JP2002231725A

JP2002231725A - 半導体装置及びその作製方法

Info

Publication number: JP2002231725A
Application number: JP2001022490A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-01-30
Filing date: 2001-01-30
Publication date: 2002-08-16

Abstract

(57)【要約】【課題】ＳＯＩでは素子形成領域と、基板バルクまた
は基板裏面との間に酸化膜が存在するため汚染不純物の
拡散が著しく抑えられてしまう。従って、ＳＯＩではゲ
ッタリング技術の適用が極めて困難な状況が発生する。
本発明は、ＳＯＩにおいて適したゲッタリング方法を適
用して得られる半導体装置及びその作製方法を提供する
ことを目的とする。【解決手段】ＳＯＩ構造を有する基板の表面シリコン
層の選択された領域に、希ガス元素を注入し、加熱処理
によりその選択された領域に表面シリコン層に含まれる
金属などの汚染物質をゲッタリングすることを特徴とし
ている。希ガス元素としては、ヘリウム（Ｈｅ）、アル
ゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、
キセノン（Ｘｅ）から選ばれた一種または複数種を用い
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特にＳＯＩ(silic
on on insulator)に形成される素子の活性領域から重金
属などの汚染物質を除去するゲッタリング方法を適用し
て得られる半導体装置及びその作製方法に関する。

【０００２】

【従来の技術】シリコン単結晶基板を用いた大規模集積
回路（ＬＳＩ）は、動作速度の高速化により種々の改善
がなされているが、さらなる高速化を実現するには寄生
容量の低減が必要不可欠であると考えられている。寄生
容量の低減には絶縁層上にシリコン単結晶層を形成する
ＳＯＩが一つの解決手段と考えられている。

【０００３】ＳＯＩには、シリコン単結晶基板に酸素を
イオン注入して埋め込み酸化膜を形成してＳＯＩ構造を
形成するＳＩＭＯＸ(Separation by Implanted Oxygen)
や、貼り合わせＳＯＩなどが知られている。

【０００４】ＳＩＭＯＸはシリコン単結晶基板に酸素イ
オンをイオン注入法により打ち込んだ後、１２００℃以
上で熱処理して埋め込み酸化膜を形成し、ＳＯＩ構造を
形成するものである。貼り合わせＳＯＩは２枚のシリコ
ン単結晶基板を接着剤を用いずに直接貼り合わせＳＯＩ
構造としたものである。

【０００５】ＳＯＩを用いた素子形成において、素子間
の分離方法にはＳＯＩ層を単にエッチングするメサ型素
子分離や、ボティ領域にコンタクトを配置するための各
種方法が提案されているが、ＬＳＩのプロセスとの整合
性や信頼性などの観点からはＬＯＣＯＳ(Local Oxidati
on of Silicon)法が多く用いられている。

【０００６】貼り合わせＳＯＩは２枚のシリコン単結晶
基板を接着剤なしで直接貼り合わせてＳＯＩ構造とする
ものである。表面に所定の厚さで酸化膜が形成された第
１シリコン単結晶基板と酸化されていない第２シリコン
単結晶基板を貼り合わせる。十分に高い接着強度を得る
ためには８００℃以上、好ましくは１１００℃、２時
間、酸素雰囲気中での熱処理が必要となる。その後、第
１シリコン単結晶基板を研磨して所定の厚さにすること
によりＳＯＩ構造を得る。製法は若干異なるが、研磨せ
ずに第１シリコン基板の所定の深さの領域に水素注入や
多孔質シリコン層を形成し、これを剥離層として用いる
方法もある。一方、ＳＩＭＯＸはシリコン単結晶基板に
酸素をイオン注入し、埋め込み酸化膜を形成しＳＯＩ構
造とするものである。このとき表面シリコン層の結晶を
破壊せずに、埋め込み酸化膜を制御された深さに絶縁分
離特性を十分満足する厚さと品質をもって形成する必要
がある。

【０００７】ＳＯＩにおいても素子の歩留まりを低下さ
せる重金属などの汚染物質を除去するゲッタリング技術
の重要性が認識されている。例えば、ＳＩＭＯＸを形成
するには、長時間のイオン注入工程や、１２００℃を超
える熱処理が必要となるため、製造過程で鉄、ニッケ
ル、銅、アルミニウムなどの不純物が表面シリコン層に
拡散することが問題となっている。また、貼り合わせＳ
ＯＩでは水素結合で貼り合わせるために高温の熱処理が
必要となる。やはり製造過程で外界から汚染物質が取り
込まれ素子の活性領域を汚染する可能性を持っている。

【０００８】ゲッタリング技術はシリコン単結晶基板の
素子形成領域外に歪みや格子欠陥を形成し、加熱処理に
よりそこに重金属などの不純物を捕獲または固着させる
ものであり、汚染による素子の劣化または特性不良を低
減する手段として積極的に導入されている。ゲッタリン
グにはシリコン単結晶基板の外部から物理的または化学
的作用を与えてゲッタリング効果をもたせるエクストリ
ンシッックと、シリコン単結晶基板の内部に生成された
酸素が関与する格子欠陥の歪み場を利用したイントリン
シックゲッタリングに大別されている。

【０００９】

【発明が解決しようとする課題】ＳＯＩの場合には、シ
リコン層の下に酸化膜が有ることがシリコン単結晶基板
との大きな違いであり、酸化膜を貫いて重金属不純物を
ゲッタリングサイトに捕獲または固着させることができ
ないか、或いは十分ゲッタリングの効果が得られないこ
とが懸念されている。

【００１０】一般的には、重金属の拡散係数は酸化膜中
ではシリコン単結晶中よりも極めて小さな値をとる。Ｓ
ＯＩでは素子形成領域と、基板バルクまたは基板裏面と
の間に酸化膜が存在するため汚染不純物の拡散が著しく
抑えられてしまう。従って、ＳＯＩではゲッタリング技
術の適用が極めて困難な状況が発生する。本発明は、Ｓ
ＯＩにおいて適したゲッタリング方法を適用して得られ
る半導体装置及びその作製方法を提供することを目的と
する。

【００１１】

【課題を解決するための手段】上記問題を解決するため
に本発明は、ＳＯＩ構造を有する基板の表面シリコン層
の選択された領域に、希ガス元素を注入し、加熱処理に
よりその選択された領域に表面シリコン層に含まれる金
属などの汚染物質をゲッタリングすることを特徴として
いる。

【００１２】希ガス元素としては、ヘリウム（Ｈｅ）、
アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋ
ｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種
を用いる。イオン注入法またはイオンドープ法（イオン
を質量分離しないで注入する方法を指していう）を採用
し、ドーズ量は１×１０¹⁴〜５×１０¹⁶/cm²として、注
入領域の結晶構造を破壊する。希ガス元素を表面シリコ
ン層に注入することの効果の一つは、注入によりダング
リングボンドを形成し半導体膜に歪みを与えることであ
り、その他に半導体膜の格子間に当該イオンを注入する
ことで格子歪みが与えることにより歪み場を形成しゲッ
タリングサイトとする効果がある。特に後者の効果はア
ルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘ
ｅ）などシリコンより原子半径の大きな元素を用いた時
に顕著に得られる。

【００１３】加熱処理の温度は不活性気体雰囲気中４５
０〜１０００℃、好ましくは７００〜９００℃で行う。
１×１０¹⁹〜１×１０²²/cm²の濃度でシリコン中に注入
された希ガス元素は、この熱処理温度範囲によっても外
部に再放出されることなく、注入領域にとどまり再結晶
化を阻害している。表面シリコン層に含まれる金属不純
物は、この歪みが蓄積した希ガス注入領域に移動し、高
いゲッタリング効率が得られる。

【００１４】その後、酸化雰囲気中で８００〜１１５０
℃の熱処理を行うと、表面シリコン層に酸化シリコン膜
を形成することができる。希ガスを注入した領域は、結
晶構造が破壊され酸素の拡散が早くなり、酸化されやす
い状況になる。１×１０⁶〜１×１０⁷Paの水蒸気雰囲気
での酸化（高圧酸化）では酸化がより促進され、７００
℃程度でも十分な速度の酸化反応が得られる。

【００１５】ＬＯＣＯＳによる素子分離構造を形成する
ためには、表面シリコン層上に酸化シリコン膜と窒化シ
リコン膜を積層し、開口部に合わせて希ガス元素を注入
する。その後、酸化雰囲気中で８００〜１１５０℃の熱
処理または、不活性気体雰囲気中４５０〜１０００℃と
酸化雰囲気中で８００〜１１５０℃の熱処理を行うこと
によりゲッタリングとフィールド酸化膜の形成をするこ
とができる。

【００１６】形成されたフィールド酸化膜には希ガス元
素が残存する領域が形成されるので歪みが残存し、金属
元素はその領域に濃集したまま存在する。その後の熱処
理によって再度表面シリコン層中に拡散することはな
い。

【００１７】希ガス元素はイオン注入法またはイオンド
ープ法で行う。この方法はイオン化した元素を質量分離
するか、或いは質量分離せずに注入するかの差はある
が、いずれにしてもイオンを電界により加速してシリコ
ン層に注入する方法に代わりはない。希ガス元素を注入
する深さは加速電圧により制御するが、表面シリコン層
の表面近傍、表面シリコン層の内部、さらに埋め込み酸
化膜にまで希ガス元素を分布させても良い。

【００１８】このように、本発明の半導体装置は、ＳＯ
Ｉの素子分離領域に希ガス元素が注入されており、そこ
に金属元素を濃集させることにより素子の特性向上を図
っている。希ガス元素を注入する深さは、表面シリコン
層、又は表面シリコン層と埋め込み酸化膜、又は薄膜シ
リコン層と、埋め込み酸化膜及びその下層の半導体に注
入することによりゲッタリングをすることができる。こ
の素子分離領域にはフィールド酸化膜が形成されＬＯＣ
ＯＳ構造が形成されていても同様な効果を得ることがで
きる。

【００１９】イオン注入法またはイオンドープ法で注入
される希ガス元素としては、ヘリウム、ネオン、アルゴ
ン、クリプトン、キセノンから選ばれた一種または複数
種を適用することができる。注入する希ガス元素の濃度
は、１０¹⁹〜１×１０²²/cm³とする。

【００２０】注入する希ガス元素は、表面シリコン層の
素子分離領域に存在する可能性のある鉄、ニッケル、
銅、アルミニウムなどの金属元素をゲッタリングするこ
とを目的としている。ＳＩＭＯＸ法や貼り合わせ法で形
成されるＳＯＩは、その製造過程で前記金属元素が混入
する可能性があるが、従来技術にあるイントリンシック
ゲッタやエクストリンシックゲッタでは埋め込み酸化膜
があるために有効に機能しない。一方、本発明にように
素子分離領域に希ガス元素を注入してゲッタリングする
方法は埋め込み酸化膜が介在せず、きわめて効果的にゲ
ッタリングをすることができる。

【００２１】このようなゲッタリングを行うために本発
明の半導体装置の作製方法は、ＳＯＩの素子分離領域に
希ガス元素を注入し、加熱処理により前記素子分離領域
に金属元素を濃集することを特徴としている。希ガス元
素を注入する深さは、イオン注入法又はイオンドープ法
において加速電圧を増減させることにより制御される
が、表面シリコン層、又は表面シリコン層と埋め込み酸
化膜、又は薄膜シリコン層と、埋め込み酸化膜及びその
下層の半導体に注入する。

【００２２】ゲッタリングのための加熱処理の温度は、
希ガス元素が注入された薄膜シリコン層が非晶質化され
歪みが蓄積されるため４００〜８００℃でゲッタリング
効果を得ることができる。また、希ガス元素が注入され
た領域は素子分離領域であり、ＬＯＣＯＳ構造を形成す
る場合、フィールド酸化膜が形成されるが、その酸化に
よっても濃集した金属元素が再拡散するとはない。

【００２３】

【発明の実施の形態】本発明に適用するＳＯＩはその作
製法や構造に特別限定を受けるものではない。代表的に
はＳＩＭＯＸ、ＥＬＴＲＡＮ（キャノン社の登録商
標）、ＵＮＩＢＯＮＤ（エス．オー．アイ．テックシ
リコンオンインシュレータテクノロジーズ社の登
録商標）などを使用することができる。

【００２４】図１（Ａ）は薄膜シリコン層１０１、埋め
込み酸化膜１０２、半導体１０３から成るＳＯＩ構造を
有する基板の断面構造図である。薄膜シリコン層１０１
上には酸化シリコン膜１０４と窒化シリコン膜１０５が
積層形成され、その開口部に形成される素子分離領域１
０６に希ガス元素をイオン注入法またはイオンドープ法
で添加する。注入する希ガス元素の濃度は１×１０¹⁹〜
１×１０²²/cm³とする。

【００２５】表面シリコン層の希ガス元素が注入された
領域では、希ガスがシリコンの格子間に挿入されること
により結晶構造が乱され、それに伴って歪みが蓄積す
る。その後、窒素雰囲気中において４００〜８００℃の
加熱処理をすることにより鉄、ニッケル、銅、マグネシ
ウムなどの金属元素をゲッタリングすることができる。
即ち、希ガス元素が注入された領域がゲッタリングサイ
トとなり、表面シリコン層の素子形成領域から金属元素
を除去することができる。

【００２６】ゲッタリングサイトの位置は希ガス元素を
注入する深さにより決めることができ、図１０（Ａ）に
示すように表面シリコン層１０１の表層部のみにゲッタ
リングサイトを形成しても良い。また、図１０（Ｂ）に
示すように表面シリコン層１０１と埋め込み酸化膜１０
２に希ガス元素を注入しても良い。また、図１０（Ｃ）
に示すように表面シリコン層１０１と埋め込み酸化膜１
０２と半導体基板１０３とに希ガス元素を注入しても良
い。

【００２７】さらに、図１（Ｂ）に示すようにドライ酸
化又はスチーム酸化により素子分離用絶縁膜（フィール
ド酸化膜）１０７を形成することにより、ＬＯＣＯＳ構
造を得ることができる。素子分離用絶縁膜１０７には希
ガス元素と濃集した金属元素が残留するが、これらが素
子形成領域に拡散することはない。

【００２８】こうして形成されるＬＯＣＯＳ構造を用い
てＭＯＳトランジスタを形成することができる。本発明
のゲッタリング方法は表面シリコン層の厚さや、埋め込
み酸化膜の厚さに影響を受けないので、完全空乏型また
は部分空乏型いずれのＭＯＳトランジスタの製造工程に
も適用することができる。また、図１及び図１０で示す
ように、希ガス元素を注入して形成されるゲッタリング
サイトは素子分離領域に残存するので、ＭＯＳトランジ
スタの製造工程の任意の段階でゲッタリングを行うこと
もできる。

【００２９】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００３０】[実施例１]本実施例では、本発明を用いて
ＳＯＩにＭＯＳトランジスタを作製する工程の一例につ
いて図３及び図４を用いて説明する。図３（Ａ）におい
て、まず、半導体基板３０３、埋め込み酸化膜３０２、
表面シリコン層３０１から成るＳＯＩ構造の基板が準備
される。ＳＯＩ構造はＳＩＭＯＸ法又は貼り合わせＳＯ
Ｉ法のいずれであっても良い。ここでは完全空乏型ＳＯ
ＩによるＣＭＯＳプロセスを中心に説明する。

【００３１】表面シリコン層上にはＣＶＤ法で５０ｎｍ
の酸化シリコン膜３０４を形成した後、１５０ｎｍの窒
化シリコン膜３０５を形成する。次いで光露光工程によ
りフォトレジストによるマスク３０６を形成する。この
マスク３０６の開口部は素子分離領域に対応して設けら
れるもので、その部分の窒化シリコン膜及び酸化シリコ
ン膜をドライエッチングにより除去する。

【００３２】その後、図３（Ｂ）に示すように、素子分
離領域にイオン注入法又はイオンドープ法により希ガス
元素としてアルゴンを１００keVの加速電圧で平均濃度
１×１０²¹/cm³となるように注入し、希ガス添加領域３
０７を形成する。そして、ファーネスアニール炉を用
い、窒素雰囲気中にて６００℃の加熱処理を行い、希ガ
ス添加領域に表面シリコン層に金属元素などの不純物を
濃集させる。

【００３３】加熱処理の方法としては、その他にハロゲ
ンランプ、メタルハライドランプ、キセノンアークラン
プ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどを用いたＲＴＡ法を採用する。ＲＴＡ
法で行う場合には、加熱用のランプ光源を１〜６０秒、
好ましくは３０〜６０秒点灯させ、それを１〜１０回、
好ましくは２〜６回繰り返す。ランプ光源の発光強度は
任意なものとするが、半導体膜が瞬間的には６００〜１
０００℃、好ましくは６５０〜８００℃程度にまで加熱
されるようにする。

【００３４】マスク３０６を除去した後、図３（Ｃ）に
示すように１０００℃の飽和水蒸気中で酸化し、素子分
離絶縁膜（フィールド酸化膜）３０８を形成することに
より、ＬＯＣＯＳ構造を得ることができる。素子分離用
絶縁膜１０７には希ガス元素と濃集した金属元素が残留
するが、これらが素子形成領域に拡散することはない。

【００３５】次いで、図３（Ｄ）に示すように、マスク
３０９を形成した後、ｎチャネル型ＭＯＳトランジスタ
を形成する領域にアクセプタとしてボロンを添加してｐ
型半導体領域３１０を形成する。

【００３６】この後、ＰＭＯＳ及びＮＭＯＳのしきい値
電圧を制御するために、アクセプタまたはドナーをイオ
ン注入法で表面シリコン層に注入しても良い。

【００３７】そして、熱酸化法によりゲート絶縁膜とな
る酸化シリコン膜３１１を７ｎｍの厚さに形成する。続
いて、ゲート用の多結晶シリコン膜をＣＶＤ法により１
００〜３００ｎｍの厚さで形成する。このゲート用の多
結晶シリコン膜は、低抵抗化するために予め１０²¹/cm³
程度の濃度でリン（Ｐ）をドープしておいても良いし、
多結晶シリコン膜を形成した後で濃いｎ型不純物を拡散
させても良い。ここでは、さらに低抵抗化するためにこ
の多結晶シリコン膜上にシリサイド膜を５０〜３００nm
の厚さで形成する。シリサイド材料は、モリブデンシリ
サイド（ＭｏＳｉｘ）、タングステンシリサイド（ＷＳ
ｉｘ）、タンタルシリサイド（ＴａＳｉｘ）、チタンシ
リサイド（ＴｉＳｉｘ）などを適用することが可能であ
り、公知の方法に従い形成すれば良い。そして、ゲート
電極に対応したレジストパターンを形成してドライエッ
チングによりゲート電極を形成する。図２（Ｅ）で示す
ように、ゲート電極は多結晶シリコン（３１２、３１
３）とシリサイド（３１４、３１５）から成るポリサイ
ドゲートが形成される。

【００３８】ゲートを形成した後、ＬＤＤを形成する不
純物領域を形成する。ＮＭＯＳを形成する素子領域に対
してリン（Ｐ）をイオン注入し、ＰＭＯＳを形成する領
域に対してボロン（Ｂ）をイオン注入する。ドーズ量は
１×１０¹³/cm²とする。図２（Ｅ）で示すように、Ｐ型
ＭＯＳＦＥＴ形成領域にマスク３１６を設け、ゲートを
マスクとしてイオン注入を行うことで、ｎ型ＭＯＳが形
成される領域にリン（Ｐ）が添加された不純物領域３１
６を形成する。また、図３（Ａ）で示すようにマスク３
１７を設けた後、ｐ型ＭＯＳＦＥＴ領域にボロン（Ｂ）
を添加し、ｐ型不純物領域３１８を形成する。

【００３９】その後、全面にＣＶＤ法で酸化シリコン膜
又は窒化シリコン膜などの絶縁膜を形成し、異方性ドラ
イエッチングでこの膜を全面にわたって均一にエッチン
グする。その結果、図３（Ｂ）に示すように絶縁膜がゲ
ートの側壁に残存し、サイドウオールスペーサ３１９、
３２０を形成する。このサイドウオールスペーサをマス
クに用い、ｎ型ＭＯＳＦＥＴの領域にドナーとなる砒素
を５×１０¹⁵/cm²のドーズ量でイオン注入し、ｎ型不純
物領域（ソースまたはドレイン領域）３２２を形成す
る。さらに図３（Ｃ）に示すように、ｐ型ＭＯＳＦＥＴ
の領域にアクセプタとなるボロン（Ｂ）をイオン注入
し、ｐ型不純物領域（ソースまたはドレイン領域）３２
４を形成する。

【００４０】そして、ｎ型不純物領域（ソースまたはド
レイン領域）３２０およびｐ型不純物領域（ソースまた
はドレイン領域）３２４上に残存する酸化シリコン膜を
エッチング除去して、層間絶縁膜３２５を全面に形成す
る。層間絶縁膜３２５は酸化シリコン膜、酸化窒化シリ
コン膜などにより１００〜２００ｎｍの厚さに形成す
る。

【００４１】その後、イオン注入した不純物元素を活性
化及び結晶性の回復のために加熱処理を行う。この加熱
処理はファーネスアニール炉や瞬間熱アニール（Rapid
Thermal Anneal）により行う。加熱処理の条件は任意な
ものとするが、ファーネスアニール炉を用いた８００℃
アニールと１０００℃の瞬間熱アニールにより行うと良
い。また、水素化処理は特性を向上させるために必要な
処理であり、水素雰囲気中で加熱処理をする方法やプラ
ズマ処理をする方法で行うことができる。層間絶縁膜を
窒化シリコン膜で形成し、３５０〜５００℃の加熱処理
を行うことで窒化シリコン膜３２０中の水素が放出され
る。この水素を半導体に拡散させることで水素化し、欠
陥を補償することもできる。

【００４２】そして、第１層間絶縁膜３２５に、ｎ型不
純物領域（ソースまたはドレイン領域）３２０およびｐ
型不純物領域（ソースまたはドレイン領域）３２４に達
するコンタクトホールを形成し、配線３２６、３２７を
形成する。配線に使用する材料に限定はないが、低抵抗
材料として通常良く用いられるアルミニウム（Ａｌ）を
用いると良い。また、Ａｌとチタン（Ｔｉ）の積層構造
としても良い。

【００４３】第２層間絶縁膜３２９はＣＶＤ法により酸
化シリコン膜を１〜２μmの厚さに形成し、その後ＣＭ
Ｐ（化学的機械的研磨）により表面を平坦化する。この
第２層間絶縁膜にコンタクトホールを形成した後、Ｗプ
ラグ電極を形成し、窒化チタン、アルミニウムの積層構
造の第２電極を形成する。図４はこのようなｎ型ＭＯＳ
ＦＥＴとｐ型ＭＯＳＦＥＴの配置に上面図を示す。

【００４４】このようにして、ｎチャネル型ＭＯＳトラ
ンジスタ３３１とｐチャネル型ＭＯＳトランジスタ３３
０が完成する。本実施形態で説明したトランジスタの構
造はあくまで一実施形態であり、図２〜３に示した作製
工程及び構造に限定される必要はない。これらのトラン
ジスタを使ってＣＭＯＳ回路やＮＭＯＳ回路、ＰＭＯＳ
回路を形成することができる。また、シフトレジスタ、
バッファ、サンプリング、Ｄ／Ａコンバータ、ラッチ、
などの各種回路を形成することが可能であり、メモリ、
ＣＰＵ、ゲートアレイ、ＲＩＳＣなどの半導体装置を作
製することができる。そしてこのような回路は、ＭＯＳ
で構成されることにより高速動作が可能であり、また、
駆動電圧を３〜５Ｖとして低消費電力化をすることもで
きる。

【００４５】[実施例２]本実施例では、サリサイド技術
を用いたＭＯＳトランジスタの製造工程の一実施例を説
明する。

【００４６】図５（Ａ）において、実施例１と同様にし
てゲート電極、サイドウオールスペーサを形成する。ゲ
ート電極は２００ｎｍの多結晶シリコンで形成し、ｎ型
及びｐ型ＭＯＳＦＥＴのそれぞれのソース及びドレイン
領域形成時にｎ型、ｐ型の不純物を同時に添加してデュ
アルゲートを形成する。

【００４７】その後、不純物の拡散、活性化及び結晶性
回復のための加熱処理を行う。加熱処理は８００℃のフ
ァーネスアアニールと１０００℃の瞬間熱アニールによ
り行う。

【００４８】次に、チタンシリサイド（ＴｉＳｉ₂）を
用いたサリサイドの形成を行う。２０ｎｍのチタン（Ｔ
ｉ）膜３４０を堆積し、１回目のＲＴＡ処理を６００〜
６５０℃で行う。その後、未反応のチタンを除去して２
回目の８５０℃のＲＴＡ処理によってＴｉＳｉ₂サリサ
イド膜３４３〜３４６が得られる。表面シリコン層上の
サリサイド層の表面抵抗は１０Ω／sq.が得られる。

【００４９】以降の工程は実施例１と同様にして行わ
れ、ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴを作製するこ
とができる。

【００５０】[実施例３]高圧水蒸気加熱処理は酸化力が
強く、低温でも欠陥密度や固定電荷密度が低い酸化膜の
形成が可能である。素子分離絶縁膜を形成する酸化処理
に高圧水蒸気酸化を用いると、酸化膜中に希ガス元素を
残した状態で、膜の緻密化が進みストレスの低い酸化膜
の形成が可能となる。希ガス元素が混入したシリコンを
酸化すると、当然のことながら希ガス元素が酸化膜中に
残留し、酸化膜中に欠陥の多い酸化膜が形成されてしま
う。しかし、１×１０6〜５×１０6Paの水蒸気雰囲気中
で加熱することにより酸化が促進され、欠陥の少ない酸
化膜の形成が可能となる。

【００５１】図６は高圧水蒸気酸化を行うための装置の
構成を説明する図である。金属でできた圧力容器２０１
の内側にヒーター２０３と石英製の反応管２０２が設け
られている。基板２０５は石英製の基板カセット２０４
に設置される。水蒸気は、純水供給手段２０７により圧
力容器２０１内に供給され、蒸発手段２０６により水蒸
気を反応管内に供給する。反応管内は飽和蒸気圧に達す
るまで水蒸気の圧力が増加する。

【００５２】高圧水蒸気加熱処理は酸化膜の形成に好適
に用いることができるが、特に本発明において希ガス元
素をイオン注入した表面シリコン層の酸化に用いると良
い。

【００５３】[実施例４]ＳＯＩ構造の半導体基板を用い
た応用の一例として表示装置の構成を図７を用いて説明
する。図７は液晶表示装置の一例であり、駆動回路４０
０のｐ型ＭＯＳＦＥＴ４０２、ｎ型ＭＯＳＦＥＴ４０３
及び画素部４０１のｎ型ＭＯＳＦＥＴ４０４は実施例１
と同様にして作製されるものである。画素を形成する画
素電極４０８は平坦化の加工処理がなされた第２層間絶
縁膜４０７上に形成されている。４０９は画素電極と同
時に形成される金属層であり、駆動回路４００上に設け
られ遮光層となっている。液晶に印加する電圧を保持す
るために補助的に設けられる補助容量は素子分離絶縁膜
上に形成された電極４０６と画素電極４０８と第２層間
絶縁膜４０７とにより形成している。

【００５４】対向側の基板４１０はガラスまたは石英材
から形成し、透明電極４１１を画素部に形成する。配向
膜４１２、４１３を形成しラビング処理をして対向側の
基板４１０とＭＯＳＦＥＴが形成された半導体基板とを
シール材を用いて貼り合わせる。液晶４１４はＴＮ液
晶、強誘電性液晶、反強誘電性液晶などを用いることが
できる。

【００５５】画素部４０１にはスイッチング用のｎ型Ｍ
ＯＳＦＥＴ４０４のみを示しているが、それ以外にもｐ
型ＭＯＳＦＥＴを形成して各画素に記憶回路（メモリ
ー）を形成しても良い。図８はそのようなメモリーを設
けた画素の構成を回路図として示している。

【００５６】図８は１画素分の回路構成を示したもので
あり、液晶のスイッチング素子７０５と、スタティック
メモリー（ＳＲＡＭ）７０７と液晶素子７０８とが設け
られている。スイッチング素子７０５やＳＲＡＭ７０７
はｐ型及びｎ型ＭＯＳＦＥＴで形成されている。

【００５７】スイッチング素子７０５のゲートは走査線
７０９に接続されている。また、スイッチング素子７０
５のソース又はドレイン領域の一方はデータ線に接続
し、他方はＳＲＡＭ７０７の入力側に接続されている。
ＳＲＡＭ７０７はｎ型及びｐ型ＭＯＳＦＥＴで構成さ
れ、ｐ型ＭＯＳＦＥＴのソース側は高電位電源線
（Ｖ_DD）接続され、Ｖ_DDが印加されている。また、ｎ型
ＭＯＳＦＥＴのソース側は低電位電源線（Ｖ_SS）に接続
されている。一対のｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥ
Ｔはそのゲート及びドレインはそれぞれ接続されてい
る。そして、一方のｐ型及びｎ型ＭＯＳＦＥＴ対のドレ
インが、他方のｐ型及びｎ型ＭＯＳＦＥＴ対のゲートと
同じ電位に保たれている。ＳＲＡＭの出力側は液晶セル
の画素電極と接続されている。

【００５８】ＳＲＡＭは入力電圧Ｖinを保持し、その反
転信号であるＶoutを出力するように設計されている。
ゲート線の選択信号によりスイッチング素子７０５がオ
ンになり、データ線のデジタルビデオ信号がＳＲＡＭに
入力される。ＳＲＡＭに入力されたデジタルビデオ信号
は、次のジタルビデオが入力するまでの間保持される。
そして、ＳＲＡＭの出力信号が液晶セルの画素電極に入
力される。こうして液晶が駆動される。これを各画素毎
に行うことにより画素部に映像を映し出すことができ
る。このように画素にＳＲＡＭを設けることにより各画
素毎にデジタルビデオ信号を記憶することが可能とな
り、それをもって映像の表示を行うことができる。デジ
タルビデオ信号が各画素毎に記憶されるので、例えば静
止画を表示するような場合には常時書き込みを繰り返す
必要がなく、低消費電力化を図ることができる。

【００５９】こうしてＳＯＩ構造の半導体基板を用い、
反射型の液晶表示装置を形成することができる。半導体
基板を用いたＭＯＳＦＥＴのプロセスはＬＳＩの生産技
術をそのまま応用することができるので画素の高密度化
に対して有利である。従って、好適な応用の一例とし
て、プロジェクターのライトバルブを形成するのに用い
ることができる。

【００６０】図９は、反射型の表示装置を三板式投影装
置に適用した一例を示している。図９において、メタル
ハライドランプ、ハロゲンランプなどからなる光源９０
１から放射された光は、偏光ビームスプリッター９０２
で反射され、クロスダイクロイックミラー９０３に進
む。尚、偏光ビームスプリッターとは光の偏光方向によ
って反射したり透過したりする機能を有した光学フィル
ターである。この場合、光源９０１からの光は偏光ビー
ムスプリッター９０２で反射されるような偏光を与えて
ある。

【００６１】クロスダイクロイックミラー９０３では、
赤（Ｒ）に対応する液晶表示装置９０４の方向に赤
（Ｒ）成分光が反射され、青（Ｂ）に対応する液晶表示
装置９０６の方向に青（Ｂ）成分光が反射される。ま
た、緑（Ｇ）成分光はクロスダイクロイックミラー９０
３を透過して、緑（Ｇ）に対応する液晶表示装置９０５
に入射する。各色に対応した液晶表示装置９０４〜９０
６は、画素がオフ状態にある時は入射光の偏光方向を変
化させないで反射するように液晶分子を配向している。
また、画素がオン状態にある時は液晶層の配向状態が変
化し、入射光の偏光方向もそれに伴って変化するように
構成されている。

【００６２】これらの液晶表示装置９０４〜９０６で反
射された光は再びクロスダイクロイックミラー９０３で
反射（緑（Ｇ）成分光は透過）して合成され、再び偏光
ビームスプリッター９０２へと入射する。この時、オン
状態にある画素領域で反射された光は偏光方向が変化す
るため偏光ビームスプリッター９０２を透過する。一
方、オフ状態にある画素領域で反射された光は偏光方向
が変化しないため偏光ビームスプリッター９０２で反射
される。このように、画素部にマトリクス状に配置され
た画素領域を複数のトランジスタでオン・オフ制御する
ことによって特定の画素領域で反射された光のみが偏光
ビームスプリッター９０２を透過できるようになる。こ
の動作は各液晶表示装置９０４〜９０６で共通である。

【００６３】以上のようにして偏光ビームスプリッター
９０２を透過した画像情報を含む光は投影レンズ等で構
成される光学系レンズ９０７でスクリーン９０８に映し
出される。ここでは、基本的な構成について示したが、
このような原理を応用して投影型の電気光学装置を実現
することができる。

【００６４】尚、図９で示すプロジェクターの構成は一
実施例であり、図９で示す光学系の構成にのみ限定され
るものではない。また、ここでは本発明を液晶表示装置
に応用した場合について示したが、その他にもマイクロ
プロセッサやメモリー、ゲートアレーによるＬＳＩなど
あらゆる集積回路に適用することができる。 [実施例５]本発明を用いることにより様々な半導体装置
を製造することができる。その様な半導体装置として、
ゴーグル型表示装置（ヘッドマウントディスプレイ）、
携帯情報端末（モバイルコンピュータ、携帯電話、携帯
型ゲーム機または電子書籍等）などが挙げられる。それ
ら半導体装置の具体例を図１１に示す。

【００６５】図１１（Ａ）は携帯電話機であり、本体３
４０１、音声出力部３４０２、音声入力部３４０３、表
示部３４０４、操作スイッチ３４０５、アンテナ３４０
６を含む。本発明を用いることにより、表示部３４０４
やその他集積回路を製造することができる。

【００６６】図１１（Ｂ）はヘッドマウントＥＬディス
プレイの一部（右片側）であり、本体３３２１、信号ケ
ーブル３３２２、頭部固定バンド３３２３、投影部３３
２４、光学系３３２５、表示部３３２６等を含む。本発
明を用いることにより、表示部３３２６やその他集積回
路を製造することができる。

【００６７】図１１（Ｃ）はゴーグル型表示装置（ヘッ
ドマウントディスプレイ）であり、本体３３４１、表示
部３３４２、アーム部３３４３を含む。本発明を用いる
ことにより、表示部３３４２やその他集積回路を製造す
ることができる。

【００６８】以上の様に、本発明の適用範囲は極めて広
く、様々な電子装置に適用することが可能である。ま
た、本実施例の電子装置は実施例１〜４のどのような組
み合わせからなる構成を用いても実現することができ
る。

【００６９】

【発明の効果】本発明を用いることにより、ＳＯＩに含
まれる金属などの汚染物質を容易にゲッタリングするこ
とができる。ゲッタリングサイトは素子分離用絶縁膜に
残るが、そこに濃集した金属元素は再放出されることは
なく、作製される素子の信頼性を損なうことはない。本
発明のゲッタリング方法は完全空乏型または部分空乏型
いずれのＭＯＳトランジスタの製造工程にも適用するこ
とができる。

【図面の簡単な説明】

【図１】本発明のゲッタリング法を用いた半導体装置
の作製方法を説明する図。

【図２】ＳＯＩ構造の基板を用いたＭＯＳＦＥＴの作
製工程を説明する断面図。

【図３】ＳＯＩ構造の基板を用いたＭＯＳＦＥＴの作
製工程を説明する断面図。

【図４】ＭＯＳＦＥＴの上面図。

【図５】ＳＯＩ構造の基板を用いたサリサイドによる
ＭＯＳＦＥＴの作製工程を説明する断面図。

【図６】高圧水蒸気酸化を行うための熱処理装置の構
成を説明する図。

【図７】ＳＯＩ構造の半導体基板を用いた液晶表示装
置の構造を説明する断面図。

【図８】ＳＲＡＭを設けた画素の回路図を説明する
図。

【図９】三板式プロジェクタターの構成を説明する
図。

【図１０】希ガス元素を注入して形成されるゲッタリ
ングサイトの形態を説明する図。

【図１１】半導体装置の一例を示す図。

フロントページの続きＦターム(参考） 5F110 AA26 BB02 BB04 DD05 DD13 DD24 EE05 EE09 EE14 EE32 EE45 FF02 FF03 FF09 FF23 FF29 GG02 GG12 GG32 GG52 HJ01 HJ04 HJ13 HJ23 HK05 HK40 HL03 HL04 HL11 HM15 NN04 NN22 NN23 NN24 NN62 NN66 QQ16 QQ19 QQ24 QQ25 QQ28

Claims

【特許請求の範囲】

【請求項１】表面シリコン層と埋め込み酸化膜が形成さ
れたＳＯＩ構造を有する半導体装置であって、前記表面
シリコン層に形成された素子分離領域には希ガス元素
と、金属元素が含まれていることを特徴とする半導体装
置。
【請求項２】ＳＯＩの表面シリコン層に形成された素子
分離領域に希ガス元素と金属元素が含まれていることを
特徴とする半導体装置。
【請求項３】ＳＯＩの表面シリコン層に形成された素子
分離領域及び埋め込み酸化膜に希ガス元素が含まれ、か
つ、前記素子分離領域には金属元素が含まれていること
を特徴とする半導体装置。
【請求項４】ＳＯＩの表面シリコン層に形成された素子
分離領域と、埋め込み酸化膜及びその下層の半導体とに
希ガス元素が含まれ、かつ、前記素子分離領域には金属
元素が含まれていることを特徴とする半導体装置。
【請求項５】ＳＯＩのフィールド酸化膜に希ガス元素
と、金属元素が含まれていることを特徴とする半導体装
置。
【請求項６】請求項１乃至請求項５のいずれか一におい
て、前記前記希ガス元素はヘリウム、ネオン、アルゴ
ン、クリプトン、キセノンから選ばれた一種または複数
種であることを特徴とする半導体装置。
【請求項７】請求項１乃至請求項６のいずれか一におい
て、前記前記希ガス元素の濃度は１×１０¹⁹〜１×１０
²²/cm³であることを特徴とする半導体装置。
【請求項８】請求項１乃至請求項５のいずれか一におい
て、前記金属元素は鉄、ニッケル、銅、アルミニウムか
ら選ばれた一種が含まれることを特徴とする半導体装
置。
【請求項９】請求項１乃至請求項５のいずれか一におい
て、前記ＳＯＩはＳＩＭＯＸ法で形成されたことを特徴
とする半導体装置。
【請求項１０】請求項１乃至請求項５のいずれか一にお
いて、前記ＳＯＩは貼り合わせ法で形成されたことを特
徴とする半導体装置。
【請求項１１】ＳＯＩの表面シリコン層に形成される素
子分離領域に希ガス元素を注入し、加熱処理により前記
素子分離領域に金属元素を濃集することを特徴とする半
導体装置の作製方法。
【請求項１２】ＳＯＩの表面シリコン層に形成される素
子分離領域に希ガス元素を注入し、加熱処理により前記
素子分離領域に金属元素を移動させることを特徴とする
半導体装置の作製方法。
【請求項１３】ＳＯＩの表面シリコン層に形成される素
子分離領域及び埋め込み酸化膜に希ガス元素を注入し、
加熱処理により前記素子分離領域に金属元素を移動させ
ることを特徴とする半導体装置の作製方法。
【請求項１４】ＳＯＩの表面シリコン層に形成される素
子分離領域と、埋め込み酸化膜及びその下層の半導体と
に希ガス元素を注入し、加熱処理により前記素子分離領
域に金属元素を移動させることを特徴とする半導体装置
の作製方法。
【請求項１５】請求項１１乃至請求項１４のいずれか一
において、前記加熱処理温度は４００〜８００℃である
ことを特徴とする半導体装置の作製方法。
【請求項１６】請求項１１乃至請求項１４のいずれか一
において、前記ＳＯＩはＳＩＭＯＸ法で形成されたこと
を特徴とする半導体装置の作製方法。
【請求項１７】請求項１１乃至請求項１４のいずれか一
において、前記ＳＯＩは貼り合わせ法で形成されたこと
を特徴とする半導体装置の作製方法。
【請求項１８】請求項１１乃至請求項１４のいずれか一
において、前記希ガス元素はヘリウム、ネオン、アルゴ
ン、クリプトン、キセノンから選ばれた一種または複数
種であることを特徴とする半導体装置の作製方法。
【請求項１９】ＳＯＩの表面シリコン層に形成される素
子分離領域に希ガス元素を注入し、第１の加熱処理によ
り前記素子分離領域に金属元素を移動させ、第２の加熱
処理によりフィールド酸化膜を形成することを特徴とす
る半導体装置の作製方法。
【請求項２０】ＳＯＩの表面シリコン層に形成される素
子分離領域に希ガス元素を注入し、第１の加熱処理によ
り前記素子分離領域に金属元素を移動させ、第２の加熱
処理により前記素子分離領域にフィールド酸化膜を形成
することを特徴とする半導体装置の作製方法。
【請求項２１】ＳＯＩの表面シリコン層に形成される素
子分離領域及び埋め込み酸化膜に希ガス元素を注入し、
第１の加熱処理により前記素子分離領域に金属元素を移
動させ、第２の加熱処理により前記素子分離領域にフィ
ールド酸化膜を形成することを特徴とする半導体装置の
作製方法。
【請求項２２】ＳＯＩの表面シリコン層に形成される素
子分離領域と、埋め込み酸化膜及びその下層の半導体と
に希ガス元素を注入し、第１の加熱処理により前記素子
分離領域に金属元素を移動させ、第２の加熱処理により
前記素子分離領域にフィールド酸化膜を形成することを
特徴とする半導体装置の作製方法。
【請求項２３】請求項１９乃至請求項２２のいずれか一
において、前記第１の加熱処理温度は４００〜８００℃
であることを特徴とする半導体装置の作製方法。
【請求項２４】請求項１９乃至請求項２２のいずれか一
において、前記ＳＯＩはＳＩＭＯＸ法で形成されたこと
を特徴とする半導体装置の作製方法。
【請求項２５】請求項１９乃至請求項２２のいずれか一
において、前記ＳＯＩは貼り合わせ法で形成されたこと
を特徴とする半導体装置の作製方法。
【請求項２６】請求項１９乃至請求２２のいずれか一に
おいて、前記希ガス元素はヘリウム、ネオン、アルゴ
ン、クリプトン、キセノンから選ばれた一種または複数
種であることを特徴とする半導体装置の作製方法。
【請求項２７】請求項１９乃至請求項２２のいずれか一
において、前記金属元素は鉄、ニッケル、銅、アルミニ
ウム一種を含むことを特徴とする半導体装置の作製方
法。