JP2002231725A - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法Info
- Publication number
- JP2002231725A JP2002231725A JP2001022490A JP2001022490A JP2002231725A JP 2002231725 A JP2002231725 A JP 2002231725A JP 2001022490 A JP2001022490 A JP 2001022490A JP 2001022490 A JP2001022490 A JP 2001022490A JP 2002231725 A JP2002231725 A JP 2002231725A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- rare gas
- isolation region
- soi
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
は基板裏面との間に酸化膜が存在するため汚染不純物の
拡散が著しく抑えられてしまう。従って、SOIではゲ
ッタリング技術の適用が極めて困難な状況が発生する。
本発明は、SOIにおいて適したゲッタリング方法を適
用して得られる半導体装置及びその作製方法を提供する
ことを目的とする。 【解決手段】 SOI構造を有する基板の表面シリコン
層の選択された領域に、希ガス元素を注入し、加熱処理
によりその選択された領域に表面シリコン層に含まれる
金属などの汚染物質をゲッタリングすることを特徴とし
ている。希ガス元素としては、ヘリウム(He)、アル
ゴン(Ar)、ネオン(Ne)、クリプトン(Kr)、
キセノン(Xe)から選ばれた一種または複数種を用い
る。
Description
on on insulator)に形成される素子の活性領域から重金
属などの汚染物質を除去するゲッタリング方法を適用し
て得られる半導体装置及びその作製方法に関する。
回路(LSI)は、動作速度の高速化により種々の改善
がなされているが、さらなる高速化を実現するには寄生
容量の低減が必要不可欠であると考えられている。寄生
容量の低減には絶縁層上にシリコン単結晶層を形成する
SOIが一つの解決手段と考えられている。
イオン注入して埋め込み酸化膜を形成してSOI構造を
形成するSIMOX(Separation by Implanted Oxygen)
や、貼り合わせSOIなどが知られている。
オンをイオン注入法により打ち込んだ後、1200℃以
上で熱処理して埋め込み酸化膜を形成し、SOI構造を
形成するものである。貼り合わせSOIは2枚のシリコ
ン単結晶基板を接着剤を用いずに直接貼り合わせSOI
構造としたものである。
の分離方法にはSOI層を単にエッチングするメサ型素
子分離や、ボティ領域にコンタクトを配置するための各
種方法が提案されているが、LSIのプロセスとの整合
性や信頼性などの観点からはLOCOS(Local Oxidati
on of Silicon)法が多く用いられている。
基板を接着剤なしで直接貼り合わせてSOI構造とする
ものである。表面に所定の厚さで酸化膜が形成された第
1シリコン単結晶基板と酸化されていない第2シリコン
単結晶基板を貼り合わせる。十分に高い接着強度を得る
ためには800℃以上、好ましくは1100℃、2時
間、酸素雰囲気中での熱処理が必要となる。その後、第
1シリコン単結晶基板を研磨して所定の厚さにすること
によりSOI構造を得る。製法は若干異なるが、研磨せ
ずに第1シリコン基板の所定の深さの領域に水素注入や
多孔質シリコン層を形成し、これを剥離層として用いる
方法もある。一方、SIMOXはシリコン単結晶基板に
酸素をイオン注入し、埋め込み酸化膜を形成しSOI構
造とするものである。このとき表面シリコン層の結晶を
破壊せずに、埋め込み酸化膜を制御された深さに絶縁分
離特性を十分満足する厚さと品質をもって形成する必要
がある。
せる重金属などの汚染物質を除去するゲッタリング技術
の重要性が認識されている。例えば、SIMOXを形成
するには、長時間のイオン注入工程や、1200℃を超
える熱処理が必要となるため、製造過程で鉄、ニッケ
ル、銅、アルミニウムなどの不純物が表面シリコン層に
拡散することが問題となっている。また、貼り合わせS
OIでは水素結合で貼り合わせるために高温の熱処理が
必要となる。やはり製造過程で外界から汚染物質が取り
込まれ素子の活性領域を汚染する可能性を持っている。
素子形成領域外に歪みや格子欠陥を形成し、加熱処理に
よりそこに重金属などの不純物を捕獲または固着させる
ものであり、汚染による素子の劣化または特性不良を低
減する手段として積極的に導入されている。ゲッタリン
グにはシリコン単結晶基板の外部から物理的または化学
的作用を与えてゲッタリング効果をもたせるエクストリ
ンシッックと、シリコン単結晶基板の内部に生成された
酸素が関与する格子欠陥の歪み場を利用したイントリン
シックゲッタリングに大別されている。
リコン層の下に酸化膜が有ることがシリコン単結晶基板
との大きな違いであり、酸化膜を貫いて重金属不純物を
ゲッタリングサイトに捕獲または固着させることができ
ないか、或いは十分ゲッタリングの効果が得られないこ
とが懸念されている。
ではシリコン単結晶中よりも極めて小さな値をとる。S
OIでは素子形成領域と、基板バルクまたは基板裏面と
の間に酸化膜が存在するため汚染不純物の拡散が著しく
抑えられてしまう。従って、SOIではゲッタリング技
術の適用が極めて困難な状況が発生する。本発明は、S
OIにおいて適したゲッタリング方法を適用して得られ
る半導体装置及びその作製方法を提供することを目的と
する。
に本発明は、SOI構造を有する基板の表面シリコン層
の選択された領域に、希ガス元素を注入し、加熱処理に
よりその選択された領域に表面シリコン層に含まれる金
属などの汚染物質をゲッタリングすることを特徴として
いる。
アルゴン(Ar)、ネオン(Ne)、クリプトン(K
r)、キセノン(Xe)から選ばれた一種または複数種
を用いる。イオン注入法またはイオンドープ法(イオン
を質量分離しないで注入する方法を指していう)を採用
し、ドーズ量は1×1014〜5×1016/cm2として、注
入領域の結晶構造を破壊する。希ガス元素を表面シリコ
ン層に注入することの効果の一つは、注入によりダング
リングボンドを形成し半導体膜に歪みを与えることであ
り、その他に半導体膜の格子間に当該イオンを注入する
ことで格子歪みが与えることにより歪み場を形成しゲッ
タリングサイトとする効果がある。特に後者の効果はア
ルゴン(Ar)、クリプトン(Kr)、キセノン(X
e)などシリコンより原子半径の大きな元素を用いた時
に顕著に得られる。
0〜1000℃、好ましくは700〜900℃で行う。
1×1019〜1×1022/cm2の濃度でシリコン中に注入
された希ガス元素は、この熱処理温度範囲によっても外
部に再放出されることなく、注入領域にとどまり再結晶
化を阻害している。表面シリコン層に含まれる金属不純
物は、この歪みが蓄積した希ガス注入領域に移動し、高
いゲッタリング効率が得られる。
℃の熱処理を行うと、表面シリコン層に酸化シリコン膜
を形成することができる。希ガスを注入した領域は、結
晶構造が破壊され酸素の拡散が早くなり、酸化されやす
い状況になる。1×106〜1×107Paの水蒸気雰囲気
での酸化(高圧酸化)では酸化がより促進され、700
℃程度でも十分な速度の酸化反応が得られる。
ためには、表面シリコン層上に酸化シリコン膜と窒化シ
リコン膜を積層し、開口部に合わせて希ガス元素を注入
する。その後、酸化雰囲気中で800〜1150℃の熱
処理または、不活性気体雰囲気中450〜1000℃と
酸化雰囲気中で800〜1150℃の熱処理を行うこと
によりゲッタリングとフィールド酸化膜の形成をするこ
とができる。
素が残存する領域が形成されるので歪みが残存し、金属
元素はその領域に濃集したまま存在する。その後の熱処
理によって再度表面シリコン層中に拡散することはな
い。
ープ法で行う。この方法はイオン化した元素を質量分離
するか、或いは質量分離せずに注入するかの差はある
が、いずれにしてもイオンを電界により加速してシリコ
ン層に注入する方法に代わりはない。希ガス元素を注入
する深さは加速電圧により制御するが、表面シリコン層
の表面近傍、表面シリコン層の内部、さらに埋め込み酸
化膜にまで希ガス元素を分布させても良い。
Iの素子分離領域に希ガス元素が注入されており、そこ
に金属元素を濃集させることにより素子の特性向上を図
っている。希ガス元素を注入する深さは、表面シリコン
層、又は表面シリコン層と埋め込み酸化膜、又は薄膜シ
リコン層と、埋め込み酸化膜及びその下層の半導体に注
入することによりゲッタリングをすることができる。こ
の素子分離領域にはフィールド酸化膜が形成されLOC
OS構造が形成されていても同様な効果を得ることがで
きる。
される希ガス元素としては、ヘリウム、ネオン、アルゴ
ン、クリプトン、キセノンから選ばれた一種または複数
種を適用することができる。注入する希ガス元素の濃度
は、1019〜1×1022/cm3とする。
素子分離領域に存在する可能性のある鉄、ニッケル、
銅、アルミニウムなどの金属元素をゲッタリングするこ
とを目的としている。SIMOX法や貼り合わせ法で形
成されるSOIは、その製造過程で前記金属元素が混入
する可能性があるが、従来技術にあるイントリンシック
ゲッタやエクストリンシックゲッタでは埋め込み酸化膜
があるために有効に機能しない。一方、本発明にように
素子分離領域に希ガス元素を注入してゲッタリングする
方法は埋め込み酸化膜が介在せず、きわめて効果的にゲ
ッタリングをすることができる。
明の半導体装置の作製方法は、SOIの素子分離領域に
希ガス元素を注入し、加熱処理により前記素子分離領域
に金属元素を濃集することを特徴としている。希ガス元
素を注入する深さは、イオン注入法又はイオンドープ法
において加速電圧を増減させることにより制御される
が、表面シリコン層、又は表面シリコン層と埋め込み酸
化膜、又は薄膜シリコン層と、埋め込み酸化膜及びその
下層の半導体に注入する。
希ガス元素が注入された薄膜シリコン層が非晶質化され
歪みが蓄積されるため400〜800℃でゲッタリング
効果を得ることができる。また、希ガス元素が注入され
た領域は素子分離領域であり、LOCOS構造を形成す
る場合、フィールド酸化膜が形成されるが、その酸化に
よっても濃集した金属元素が再拡散するとはない。
製法や構造に特別限定を受けるものではない。代表的に
はSIMOX、ELTRAN(キャノン社の登録商
標)、UNIBOND(エス.オー.アイ.テック シ
リコン オン インシュレータ テクノロジーズ社の登
録商標)などを使用することができる。
込み酸化膜102、半導体103から成るSOI構造を
有する基板の断面構造図である。薄膜シリコン層101
上には酸化シリコン膜104と窒化シリコン膜105が
積層形成され、その開口部に形成される素子分離領域1
06に希ガス元素をイオン注入法またはイオンドープ法
で添加する。注入する希ガス元素の濃度は1×1019〜
1×1022/cm3とする。
領域では、希ガスがシリコンの格子間に挿入されること
により結晶構造が乱され、それに伴って歪みが蓄積す
る。その後、窒素雰囲気中において400〜800℃の
加熱処理をすることにより鉄、ニッケル、銅、マグネシ
ウムなどの金属元素をゲッタリングすることができる。
即ち、希ガス元素が注入された領域がゲッタリングサイ
トとなり、表面シリコン層の素子形成領域から金属元素
を除去することができる。
注入する深さにより決めることができ、図10(A)に
示すように表面シリコン層101の表層部のみにゲッタ
リングサイトを形成しても良い。また、図10(B)に
示すように表面シリコン層101と埋め込み酸化膜10
2に希ガス元素を注入しても良い。また、図10(C)
に示すように表面シリコン層101と埋め込み酸化膜1
02と半導体基板103とに希ガス元素を注入しても良
い。
化又はスチーム酸化により素子分離用絶縁膜(フィール
ド酸化膜)107を形成することにより、LOCOS構
造を得ることができる。素子分離用絶縁膜107には希
ガス元素と濃集した金属元素が残留するが、これらが素
子形成領域に拡散することはない。
てMOSトランジスタを形成することができる。本発明
のゲッタリング方法は表面シリコン層の厚さや、埋め込
み酸化膜の厚さに影響を受けないので、完全空乏型また
は部分空乏型いずれのMOSトランジスタの製造工程に
も適用することができる。また、図1及び図10で示す
ように、希ガス元素を注入して形成されるゲッタリング
サイトは素子分離領域に残存するので、MOSトランジ
スタの製造工程の任意の段階でゲッタリングを行うこと
もできる。
て説明する。
SOIにMOSトランジスタを作製する工程の一例につ
いて図3及び図4を用いて説明する。図3(A)におい
て、まず、半導体基板303、埋め込み酸化膜302、
表面シリコン層301から成るSOI構造の基板が準備
される。SOI構造はSIMOX法又は貼り合わせSO
I法のいずれであっても良い。ここでは完全空乏型SO
IによるCMOSプロセスを中心に説明する。
の酸化シリコン膜304を形成した後、150nmの窒
化シリコン膜305を形成する。次いで光露光工程によ
りフォトレジストによるマスク306を形成する。この
マスク306の開口部は素子分離領域に対応して設けら
れるもので、その部分の窒化シリコン膜及び酸化シリコ
ン膜をドライエッチングにより除去する。
離領域にイオン注入法又はイオンドープ法により希ガス
元素としてアルゴンを100keVの加速電圧で平均濃度
1×1021/cm3となるように注入し、希ガス添加領域3
07を形成する。そして、ファーネスアニール炉を用
い、窒素雰囲気中にて600℃の加熱処理を行い、希ガ
ス添加領域に表面シリコン層に金属元素などの不純物を
濃集させる。
ンランプ、メタルハライドランプ、キセノンアークラン
プ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどを用いたRTA法を採用する。RTA
法で行う場合には、加熱用のランプ光源を1〜60秒、
好ましくは30〜60秒点灯させ、それを1〜10回、
好ましくは2〜6回繰り返す。ランプ光源の発光強度は
任意なものとするが、半導体膜が瞬間的には600〜1
000℃、好ましくは650〜800℃程度にまで加熱
されるようにする。
示すように1000℃の飽和水蒸気中で酸化し、素子分
離絶縁膜(フィールド酸化膜)308を形成することに
より、LOCOS構造を得ることができる。素子分離用
絶縁膜107には希ガス元素と濃集した金属元素が残留
するが、これらが素子形成領域に拡散することはない。
309を形成した後、nチャネル型MOSトランジスタ
を形成する領域にアクセプタとしてボロンを添加してp
型半導体領域310を形成する。
電圧を制御するために、アクセプタまたはドナーをイオ
ン注入法で表面シリコン層に注入しても良い。
る酸化シリコン膜311を7nmの厚さに形成する。続
いて、ゲート用の多結晶シリコン膜をCVD法により1
00〜300nmの厚さで形成する。このゲート用の多
結晶シリコン膜は、低抵抗化するために予め1021/cm3
程度の濃度でリン(P)をドープしておいても良いし、
多結晶シリコン膜を形成した後で濃いn型不純物を拡散
させても良い。ここでは、さらに低抵抗化するためにこ
の多結晶シリコン膜上にシリサイド膜を50〜300nm
の厚さで形成する。シリサイド材料は、モリブデンシリ
サイド(MoSix)、タングステンシリサイド(WS
ix)、タンタルシリサイド(TaSix)、チタンシ
リサイド(TiSix)などを適用することが可能であ
り、公知の方法に従い形成すれば良い。そして、ゲート
電極に対応したレジストパターンを形成してドライエッ
チングによりゲート電極を形成する。図2(E)で示す
ように、ゲート電極は多結晶シリコン(312、31
3)とシリサイド(314、315)から成るポリサイ
ドゲートが形成される。
純物領域を形成する。NMOSを形成する素子領域に対
してリン(P)をイオン注入し、PMOSを形成する領
域に対してボロン(B)をイオン注入する。ドーズ量は
1×1013/cm2とする。図2(E)で示すように、P型
MOSFET形成領域にマスク316を設け、ゲートを
マスクとしてイオン注入を行うことで、n型MOSが形
成される領域にリン(P)が添加された不純物領域31
6を形成する。また、図3(A)で示すようにマスク3
17を設けた後、p型MOSFET領域にボロン(B)
を添加し、p型不純物領域318を形成する。
又は窒化シリコン膜などの絶縁膜を形成し、異方性ドラ
イエッチングでこの膜を全面にわたって均一にエッチン
グする。その結果、図3(B)に示すように絶縁膜がゲ
ートの側壁に残存し、サイドウオールスペーサ319、
320を形成する。このサイドウオールスペーサをマス
クに用い、n型MOSFETの領域にドナーとなる砒素
を5×1015/cm2のドーズ量でイオン注入し、n型不純
物領域(ソースまたはドレイン領域)322を形成す
る。さらに図3(C)に示すように、p型MOSFET
の領域にアクセプタとなるボロン(B)をイオン注入
し、p型不純物領域(ソースまたはドレイン領域)32
4を形成する。
レイン領域)320およびp型不純物領域(ソースまた
はドレイン領域)324上に残存する酸化シリコン膜を
エッチング除去して、層間絶縁膜325を全面に形成す
る。層間絶縁膜325は酸化シリコン膜、酸化窒化シリ
コン膜などにより100〜200nmの厚さに形成す
る。
化及び結晶性の回復のために加熱処理を行う。この加熱
処理はファーネスアニール炉や瞬間熱アニール(Rapid
Thermal Anneal)により行う。加熱処理の条件は任意な
ものとするが、ファーネスアニール炉を用いた800℃
アニールと1000℃の瞬間熱アニールにより行うと良
い。また、水素化処理は特性を向上させるために必要な
処理であり、水素雰囲気中で加熱処理をする方法やプラ
ズマ処理をする方法で行うことができる。層間絶縁膜を
窒化シリコン膜で形成し、350〜500℃の加熱処理
を行うことで窒化シリコン膜320中の水素が放出され
る。この水素を半導体に拡散させることで水素化し、欠
陥を補償することもできる。
純物領域(ソースまたはドレイン領域)320およびp
型不純物領域(ソースまたはドレイン領域)324に達
するコンタクトホールを形成し、配線326、327を
形成する。配線に使用する材料に限定はないが、低抵抗
材料として通常良く用いられるアルミニウム(Al)を
用いると良い。また、Alとチタン(Ti)の積層構造
としても良い。
化シリコン膜を1〜2μmの厚さに形成し、その後CM
P(化学的機械的研磨)により表面を平坦化する。この
第2層間絶縁膜にコンタクトホールを形成した後、Wプ
ラグ電極を形成し、窒化チタン、アルミニウムの積層構
造の第2電極を形成する。図4はこのようなn型MOS
FETとp型MOSFETの配置に上面図を示す。
ンジスタ331とpチャネル型MOSトランジスタ33
0が完成する。本実施形態で説明したトランジスタの構
造はあくまで一実施形態であり、図2〜3に示した作製
工程及び構造に限定される必要はない。これらのトラン
ジスタを使ってCMOS回路やNMOS回路、PMOS
回路を形成することができる。また、シフトレジスタ、
バッファ、サンプリング、D/Aコンバータ、ラッチ、
などの各種回路を形成することが可能であり、メモリ、
CPU、ゲートアレイ、RISCなどの半導体装置を作
製することができる。そしてこのような回路は、MOS
で構成されることにより高速動作が可能であり、また、
駆動電圧を3〜5Vとして低消費電力化をすることもで
きる。
を用いたMOSトランジスタの製造工程の一実施例を説
明する。
てゲート電極、サイドウオールスペーサを形成する。ゲ
ート電極は200nmの多結晶シリコンで形成し、n型
及びp型MOSFETのそれぞれのソース及びドレイン
領域形成時にn型、p型の不純物を同時に添加してデュ
アルゲートを形成する。
回復のための加熱処理を行う。加熱処理は800℃のフ
ァーネスアアニールと1000℃の瞬間熱アニールによ
り行う。
用いたサリサイドの形成を行う。20nmのチタン(T
i)膜340を堆積し、1回目のRTA処理を600〜
650℃で行う。その後、未反応のチタンを除去して2
回目の850℃のRTA処理によってTiSi2サリサ
イド膜343〜346が得られる。表面シリコン層上の
サリサイド層の表面抵抗は10Ω/sq.が得られる。
れ、p型MOSFETとn型MOSFETを作製するこ
とができる。
強く、低温でも欠陥密度や固定電荷密度が低い酸化膜の
形成が可能である。素子分離絶縁膜を形成する酸化処理
に高圧水蒸気酸化を用いると、酸化膜中に希ガス元素を
残した状態で、膜の緻密化が進みストレスの低い酸化膜
の形成が可能となる。希ガス元素が混入したシリコンを
酸化すると、当然のことながら希ガス元素が酸化膜中に
残留し、酸化膜中に欠陥の多い酸化膜が形成されてしま
う。しかし、1×106〜5×106Paの水蒸気雰囲気中
で加熱することにより酸化が促進され、欠陥の少ない酸
化膜の形成が可能となる。
構成を説明する図である。金属でできた圧力容器201
の内側にヒーター203と石英製の反応管202が設け
られている。基板205は石英製の基板カセット204
に設置される。水蒸気は、純水供給手段207により圧
力容器201内に供給され、蒸発手段206により水蒸
気を反応管内に供給する。反応管内は飽和蒸気圧に達す
るまで水蒸気の圧力が増加する。
に用いることができるが、特に本発明において希ガス元
素をイオン注入した表面シリコン層の酸化に用いると良
い。
た応用の一例として表示装置の構成を図7を用いて説明
する。図7は液晶表示装置の一例であり、駆動回路40
0のp型MOSFET402、n型MOSFET403
及び画素部401のn型MOSFET404は実施例1
と同様にして作製されるものである。画素を形成する画
素電極408は平坦化の加工処理がなされた第2層間絶
縁膜407上に形成されている。409は画素電極と同
時に形成される金属層であり、駆動回路400上に設け
られ遮光層となっている。液晶に印加する電圧を保持す
るために補助的に設けられる補助容量は素子分離絶縁膜
上に形成された電極406と画素電極408と第2層間
絶縁膜407とにより形成している。
から形成し、透明電極411を画素部に形成する。配向
膜412、413を形成しラビング処理をして対向側の
基板410とMOSFETが形成された半導体基板とを
シール材を用いて貼り合わせる。液晶414はTN液
晶、強誘電性液晶、反強誘電性液晶などを用いることが
できる。
OSFET404のみを示しているが、それ以外にもp
型MOSFETを形成して各画素に記憶回路(メモリ
ー)を形成しても良い。図8はそのようなメモリーを設
けた画素の構成を回路図として示している。
あり、液晶のスイッチング素子705と、スタティック
メモリー(SRAM)707と液晶素子708とが設け
られている。スイッチング素子705やSRAM707
はp型及びn型MOSFETで形成されている。
709に接続されている。また、スイッチング素子70
5のソース又はドレイン領域の一方はデータ線に接続
し、他方はSRAM707の入力側に接続されている。
SRAM707はn型及びp型MOSFETで構成さ
れ、p型MOSFETのソース側は高電位電源線
(VDD)接続され、VDDが印加されている。また、n型
MOSFETのソース側は低電位電源線(VSS)に接続
されている。一対のp型MOSFETとn型MOSFE
Tはそのゲート及びドレインはそれぞれ接続されてい
る。そして、一方のp型及びn型MOSFET対のドレ
インが、他方のp型及びn型MOSFET対のゲートと
同じ電位に保たれている。SRAMの出力側は液晶セル
の画素電極と接続されている。
転信号であるVoutを出力するように設計されている。
ゲート線の選択信号によりスイッチング素子705がオ
ンになり、データ線のデジタルビデオ信号がSRAMに
入力される。SRAMに入力されたデジタルビデオ信号
は、次のジタルビデオが入力するまでの間保持される。
そして、SRAMの出力信号が液晶セルの画素電極に入
力される。こうして液晶が駆動される。これを各画素毎
に行うことにより画素部に映像を映し出すことができ
る。このように画素にSRAMを設けることにより各画
素毎にデジタルビデオ信号を記憶することが可能とな
り、それをもって映像の表示を行うことができる。デジ
タルビデオ信号が各画素毎に記憶されるので、例えば静
止画を表示するような場合には常時書き込みを繰り返す
必要がなく、低消費電力化を図ることができる。
反射型の液晶表示装置を形成することができる。半導体
基板を用いたMOSFETのプロセスはLSIの生産技
術をそのまま応用することができるので画素の高密度化
に対して有利である。従って、好適な応用の一例とし
て、プロジェクターのライトバルブを形成するのに用い
ることができる。
置に適用した一例を示している。図9において、メタル
ハライドランプ、ハロゲンランプなどからなる光源90
1から放射された光は、偏光ビームスプリッター902
で反射され、クロスダイクロイックミラー903に進
む。尚、偏光ビームスプリッターとは光の偏光方向によ
って反射したり透過したりする機能を有した光学フィル
ターである。この場合、光源901からの光は偏光ビー
ムスプリッター902で反射されるような偏光を与えて
ある。
赤(R)に対応する液晶表示装置904の方向に赤
(R)成分光が反射され、青(B)に対応する液晶表示
装置906の方向に青(B)成分光が反射される。ま
た、緑(G)成分光はクロスダイクロイックミラー90
3を透過して、緑(G)に対応する液晶表示装置905
に入射する。各色に対応した液晶表示装置904〜90
6は、画素がオフ状態にある時は入射光の偏光方向を変
化させないで反射するように液晶分子を配向している。
また、画素がオン状態にある時は液晶層の配向状態が変
化し、入射光の偏光方向もそれに伴って変化するように
構成されている。
射された光は再びクロスダイクロイックミラー903で
反射(緑(G)成分光は透過)して合成され、再び偏光
ビームスプリッター902へと入射する。この時、オン
状態にある画素領域で反射された光は偏光方向が変化す
るため偏光ビームスプリッター902を透過する。一
方、オフ状態にある画素領域で反射された光は偏光方向
が変化しないため偏光ビームスプリッター902で反射
される。このように、画素部にマトリクス状に配置され
た画素領域を複数のトランジスタでオン・オフ制御する
ことによって特定の画素領域で反射された光のみが偏光
ビームスプリッター902を透過できるようになる。こ
の動作は各液晶表示装置904〜906で共通である。
902を透過した画像情報を含む光は投影レンズ等で構
成される光学系レンズ907でスクリーン908に映し
出される。ここでは、基本的な構成について示したが、
このような原理を応用して投影型の電気光学装置を実現
することができる。
実施例であり、図9で示す光学系の構成にのみ限定され
るものではない。また、ここでは本発明を液晶表示装置
に応用した場合について示したが、その他にもマイクロ
プロセッサやメモリー、ゲートアレーによるLSIなど
あらゆる集積回路に適用することができる。 [実施例5]本発明を用いることにより様々な半導体装置
を製造することができる。その様な半導体装置として、
ゴーグル型表示装置(ヘッドマウントディスプレイ)、
携帯情報端末(モバイルコンピュータ、携帯電話、携帯
型ゲーム機または電子書籍等)などが挙げられる。それ
ら半導体装置の具体例を図11に示す。
401、音声出力部3402、音声入力部3403、表
示部3404、操作スイッチ3405、アンテナ340
6を含む。本発明を用いることにより、表示部3404
やその他集積回路を製造することができる。
プレイの一部(右片側)であり、本体3321、信号ケ
ーブル3322、頭部固定バンド3323、投影部33
24、光学系3325、表示部3326等を含む。本発
明を用いることにより、表示部3326やその他集積回
路を製造することができる。
ドマウントディスプレイ)であり、本体3341、表示
部3342、アーム部3343を含む。本発明を用いる
ことにより、表示部3342やその他集積回路を製造す
ることができる。
く、様々な電子装置に適用することが可能である。ま
た、本実施例の電子装置は実施例1〜4のどのような組
み合わせからなる構成を用いても実現することができ
る。
まれる金属などの汚染物質を容易にゲッタリングするこ
とができる。ゲッタリングサイトは素子分離用絶縁膜に
残るが、そこに濃集した金属元素は再放出されることは
なく、作製される素子の信頼性を損なうことはない。本
発明のゲッタリング方法は完全空乏型または部分空乏型
いずれのMOSトランジスタの製造工程にも適用するこ
とができる。
の作製方法を説明する図。
製工程を説明する断面図。
製工程を説明する断面図。
MOSFETの作製工程を説明する断面図。
成を説明する図。
置の構造を説明する断面図。
図。
図。
ングサイトの形態を説明する図。
Claims (27)
- 【請求項1】表面シリコン層と埋め込み酸化膜が形成さ
れたSOI構造を有する半導体装置であって、前記表面
シリコン層に形成された素子分離領域には希ガス元素
と、金属元素が含まれていることを特徴とする半導体装
置。 - 【請求項2】SOIの表面シリコン層に形成された素子
分離領域に希ガス元素と金属元素が含まれていることを
特徴とする半導体装置。 - 【請求項3】SOIの表面シリコン層に形成された素子
分離領域及び埋め込み酸化膜に希ガス元素が含まれ、か
つ、前記素子分離領域には金属元素が含まれていること
を特徴とする半導体装置。 - 【請求項4】SOIの表面シリコン層に形成された素子
分離領域と、埋め込み酸化膜及びその下層の半導体とに
希ガス元素が含まれ、かつ、前記素子分離領域には金属
元素が含まれていることを特徴とする半導体装置。 - 【請求項5】SOIのフィールド酸化膜に希ガス元素
と、金属元素が含まれていることを特徴とする半導体装
置。 - 【請求項6】請求項1乃至請求項5のいずれか一におい
て、前記前記希ガス元素はヘリウム、ネオン、アルゴ
ン、クリプトン、キセノンから選ばれた一種または複数
種であることを特徴とする半導体装置。 - 【請求項7】請求項1乃至請求項6のいずれか一におい
て、前記前記希ガス元素の濃度は1×1019〜1×10
22/cm3であることを特徴とする半導体装置。 - 【請求項8】請求項1乃至請求項5のいずれか一におい
て、前記金属元素は鉄、ニッケル、銅、アルミニウムか
ら選ばれた一種が含まれることを特徴とする半導体装
置。 - 【請求項9】請求項1乃至請求項5のいずれか一におい
て、前記SOIはSIMOX法で形成されたことを特徴
とする半導体装置。 - 【請求項10】請求項1乃至請求項5のいずれか一にお
いて、前記SOIは貼り合わせ法で形成されたことを特
徴とする半導体装置。 - 【請求項11】SOIの表面シリコン層に形成される素
子分離領域に希ガス元素を注入し、加熱処理により前記
素子分離領域に金属元素を濃集することを特徴とする半
導体装置の作製方法。 - 【請求項12】SOIの表面シリコン層に形成される素
子分離領域に希ガス元素を注入し、加熱処理により前記
素子分離領域に金属元素を移動させることを特徴とする
半導体装置の作製方法。 - 【請求項13】SOIの表面シリコン層に形成される素
子分離領域及び埋め込み酸化膜に希ガス元素を注入し、
加熱処理により前記素子分離領域に金属元素を移動させ
ることを特徴とする半導体装置の作製方法。 - 【請求項14】SOIの表面シリコン層に形成される素
子分離領域と、埋め込み酸化膜及びその下層の半導体と
に希ガス元素を注入し、加熱処理により前記素子分離領
域に金属元素を移動させることを特徴とする半導体装置
の作製方法。 - 【請求項15】請求項11乃至請求項14のいずれか一
において、前記加熱処理温度は400〜800℃である
ことを特徴とする半導体装置の作製方法。 - 【請求項16】請求項11乃至請求項14のいずれか一
において、前記SOIはSIMOX法で形成されたこと
を特徴とする半導体装置の作製方法。 - 【請求項17】請求項11乃至請求項14のいずれか一
において、前記SOIは貼り合わせ法で形成されたこと
を特徴とする半導体装置の作製方法。 - 【請求項18】請求項11乃至請求項14のいずれか一
において、前記希ガス元素はヘリウム、ネオン、アルゴ
ン、クリプトン、キセノンから選ばれた一種または複数
種であることを特徴とする半導体装置の作製方法。 - 【請求項19】SOIの表面シリコン層に形成される素
子分離領域に希ガス元素を注入し、第1の加熱処理によ
り前記素子分離領域に金属元素を移動させ、第2の加熱
処理によりフィールド酸化膜を形成することを特徴とす
る半導体装置の作製方法。 - 【請求項20】SOIの表面シリコン層に形成される素
子分離領域に希ガス元素を注入し、第1の加熱処理によ
り前記素子分離領域に金属元素を移動させ、第2の加熱
処理により前記素子分離領域にフィールド酸化膜を形成
することを特徴とする半導体装置の作製方法。 - 【請求項21】SOIの表面シリコン層に形成される素
子分離領域及び埋め込み酸化膜に希ガス元素を注入し、
第1の加熱処理により前記素子分離領域に金属元素を移
動させ、第2の加熱処理により前記素子分離領域にフィ
ールド酸化膜を形成することを特徴とする半導体装置の
作製方法。 - 【請求項22】SOIの表面シリコン層に形成される素
子分離領域と、埋め込み酸化膜及びその下層の半導体と
に希ガス元素を注入し、第1の加熱処理により前記素子
分離領域に金属元素を移動させ、第2の加熱処理により
前記素子分離領域にフィールド酸化膜を形成することを
特徴とする半導体装置の作製方法。 - 【請求項23】請求項19乃至請求項22のいずれか一
において、前記第1の加熱処理温度は400〜800℃
であることを特徴とする半導体装置の作製方法。 - 【請求項24】請求項19乃至請求項22のいずれか一
において、前記SOIはSIMOX法で形成されたこと
を特徴とする半導体装置の作製方法。 - 【請求項25】請求項19乃至請求項22のいずれか一
において、前記SOIは貼り合わせ法で形成されたこと
を特徴とする半導体装置の作製方法。 - 【請求項26】請求項19乃至請求22のいずれか一に
おいて、前記希ガス元素はヘリウム、ネオン、アルゴ
ン、クリプトン、キセノンから選ばれた一種または複数
種であることを特徴とする半導体装置の作製方法。 - 【請求項27】請求項19乃至請求項22のいずれか一
において、前記金属元素は鉄、ニッケル、銅、アルミニ
ウム一種を含むことを特徴とする半導体装置の作製方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001022490A JP2002231725A (ja) | 2001-01-30 | 2001-01-30 | 半導体装置及びその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001022490A JP2002231725A (ja) | 2001-01-30 | 2001-01-30 | 半導体装置及びその作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011252561A Division JP2012080110A (ja) | 2011-11-18 | 2011-11-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002231725A true JP2002231725A (ja) | 2002-08-16 |
JP2002231725A5 JP2002231725A5 (ja) | 2008-02-14 |
Family
ID=18887900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001022490A Pending JP2002231725A (ja) | 2001-01-30 | 2001-01-30 | 半導体装置及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002231725A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005129559A (ja) * | 2003-10-21 | 2005-05-19 | Oki Electric Ind Co Ltd | 半導体ウェーハの不純物除去方法及び半導体装置 |
CN1323428C (zh) * | 2004-03-03 | 2007-06-27 | 中国科学院半导体研究所 | 制造半导体双极器件的方法 |
JPWO2006117900A1 (ja) * | 2005-04-26 | 2008-12-18 | シャープ株式会社 | 半導体装置の製造方法及び半導体装置 |
US20100016520A1 (en) * | 2006-12-19 | 2010-01-21 | Mitsubishi Chemical Corporation | Radiation-curable composition for optical recording medium, and optical recording medium |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116038A (ja) * | 1994-10-13 | 1996-05-07 | Nec Corp | 半導体装置及びその製造方法 |
JPH1032209A (ja) * | 1996-07-17 | 1998-02-03 | Hitachi Ltd | Soiウエハおよびその製造方法ならびにそのsoiウエハを用いた半導体集積回路装置 |
JPH10135226A (ja) * | 1996-10-31 | 1998-05-22 | Motorola Inc | 横方向ゲッタリングを用いた半導体素子の製造方法 |
JPH10189609A (ja) * | 1996-12-26 | 1998-07-21 | Sumitomo Metal Ind Ltd | 半導体装置及びその製造方法 |
JPH10214844A (ja) * | 1997-01-31 | 1998-08-11 | Sharp Corp | 半導体基板の製造方法 |
JP2000114265A (ja) * | 1998-10-01 | 2000-04-21 | Nec Corp | 半導体装置の製造方法 |
-
2001
- 2001-01-30 JP JP2001022490A patent/JP2002231725A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116038A (ja) * | 1994-10-13 | 1996-05-07 | Nec Corp | 半導体装置及びその製造方法 |
JPH1032209A (ja) * | 1996-07-17 | 1998-02-03 | Hitachi Ltd | Soiウエハおよびその製造方法ならびにそのsoiウエハを用いた半導体集積回路装置 |
JPH10135226A (ja) * | 1996-10-31 | 1998-05-22 | Motorola Inc | 横方向ゲッタリングを用いた半導体素子の製造方法 |
JPH10189609A (ja) * | 1996-12-26 | 1998-07-21 | Sumitomo Metal Ind Ltd | 半導体装置及びその製造方法 |
JPH10214844A (ja) * | 1997-01-31 | 1998-08-11 | Sharp Corp | 半導体基板の製造方法 |
JP2000114265A (ja) * | 1998-10-01 | 2000-04-21 | Nec Corp | 半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005129559A (ja) * | 2003-10-21 | 2005-05-19 | Oki Electric Ind Co Ltd | 半導体ウェーハの不純物除去方法及び半導体装置 |
CN1323428C (zh) * | 2004-03-03 | 2007-06-27 | 中国科学院半导体研究所 | 制造半导体双极器件的方法 |
JPWO2006117900A1 (ja) * | 2005-04-26 | 2008-12-18 | シャープ株式会社 | 半導体装置の製造方法及び半導体装置 |
US20100016520A1 (en) * | 2006-12-19 | 2010-01-21 | Mitsubishi Chemical Corporation | Radiation-curable composition for optical recording medium, and optical recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7199024B2 (en) | Method of manufacturing a semiconductor device | |
US7176525B2 (en) | Process for production of SOI substrate and process for production of semiconductor device | |
CN101308783B (zh) | 半导体衬底、半导体装置、以及其制造方法 | |
US20030155594A1 (en) | Semiconductor display device and manufacturing method method thereof | |
JPH10214974A (ja) | 半導体装置およびその作製方法 | |
JP2009260328A (ja) | 薄膜半導体装置およびその製造方法 | |
JP2002231725A (ja) | 半導体装置及びその作製方法 | |
JP2012080110A (ja) | 半導体装置 | |
TWI272667B (en) | Semiconductor device and manufacture method thereof | |
JP4326734B2 (ja) | 半導体装置の作製方法 | |
US20090223628A1 (en) | Manufacturing apparatus of composite substrate and manufacturing method of composite substrate with use of the manufacturing apparatus | |
JP2003031589A (ja) | 半導体装置およびその作製方法 | |
JP2004095621A (ja) | 半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器 | |
JP2004095620A (ja) | 半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |