JP2004095621A - 半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器 - Google Patents
半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器 Download PDFInfo
- Publication number
- JP2004095621A JP2004095621A JP2002251123A JP2002251123A JP2004095621A JP 2004095621 A JP2004095621 A JP 2004095621A JP 2002251123 A JP2002251123 A JP 2002251123A JP 2002251123 A JP2002251123 A JP 2002251123A JP 2004095621 A JP2004095621 A JP 2004095621A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- substrate
- semiconductor device
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】本発明の半導体基板600によると、支持基板500上に第1絶縁層550を介して配設された半導体装置620を備え、半導体装置620と支持基板500との間に第1遮光層530を備え、半導体装置620は、少なくとも2つの半導体層220,240の間に第2絶縁層210を含んでなる構成の積層膜を具備し、該第2絶縁層210の上層に形成された上側半導体層220を当該半導体装置620の能動層として具備するとともに、該第2絶縁層210の下層に形成された下側半導体層240を第2遮光層として具備するため、能動層に光が入射し難くなる。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、半導体基板、半導体基板の製造方法、この半導体基板を備えた電気光学装置、この電気光学装置を備えた電子機器に関するもので、特に半導体基板上に形成する半導体装置の構成に関するものである。
【0002】
【従来の技術】
絶縁体層上に設けられたシリコン層を半導体装置の形成に利用するSOI(Silicon On Insulator)技術は、α線耐性、ラッチアップ特性、あるいはショートチャネルの抑制効果など、通常の単結晶シリコン基板では達成し得ない優れた特性を示すため、半導体装置の高集積化を目的として開発が進められている。
【0003】
最近では、100nm以下の厚さにまで薄膜化されたSOI層にデバイスを形成したものによって、優れたショートチャネル抑制効果が見いだされている。また、このようにして形成されたSOIデバイスは、放射線耐性に優れるため高信頼性を備えるとともに、寄生容量の低減による素子の高速化や低消費電力化を図れるなどの優れた点を備えている。
【0004】
このようなSOI構造を形成する方法として、単結晶シリコン基板の貼り合わせによるSOI基板の製造方法がある。一般に貼り合わせ法と呼ばれるこの方法は、単結晶シリコン基板と支持基板とを貼り合わせた後、700〜1200℃程度の熱処理によって貼り合わせ強度を強化し、次に単結晶シリコン基板を研削や研磨、またはエッチングによって薄膜化することにより、単結晶シリコン層を支持基板上に形成するものである。この手法では、単結晶シリコン基板を直接、薄膜化するので、シリコン薄膜の結晶性に優れ、高性能のデバイスを作成できる。
【0005】
また、この貼り合わせ法を応用したものとして、単結晶シリコン基板に水素イオンを注入し、これを支持基板と貼り合わせた後、400〜600℃程度の熱処理によって薄膜シリコン層を単結晶シリコン基板の水素注入領域から分離し、次に1100℃程度までの熱処理で貼り合わせ強度を上げる手法(M. Bruel et al., Electrochem. Soc. Proc. Vol.97−27, p.3)や、表面を多孔質化したシリコン基板上に単結晶シリコン層をエピタキシャル成長させ、これを支持基板と貼り合わせた後にシリコン基板を除去し、多孔質シリコン層をエッチングすることにより支持基板上にエピタキシャル単結晶シリコン薄膜を形成する手法(特開平4−346418号公報)などが知られている。
【0006】
貼り合わせ法によるSOI基板は通常のバルク半導体基板(半導体集積回路)と同様に、様々なデバイスの作製に用いることができるが、従来のバルク基板と異なる点として、支持基板に様々な材料を使用することが可能である点を挙げることができる。すなわち、支持基板としては、通常のシリコン基板はもちろんのこと、透明な石英基板、あるいはガラス基板などを用いることができる。従って、透明な基板上に単結晶シリコン薄膜を形成することによって、光透過性を必要とするデバイス、例えば、透過型の液晶装置などの電気光学装置においても、アクティブマトリクス基板上に、結晶性に優れた単結晶シリコン層を用いて高性能なトランジスタ素子を形成することができる。すなわち、画素電極を駆動する画素スイッチング用MIS形トランジスタや、画像表示領域の周辺領域で駆動回路を構成する駆動回路用MIS形トランジスタを単結晶シリコン層であるSOI層に形成することにより表示の微細化、高速化を図ることができる。
【0007】
【発明が解決しようとする課題】
ここで、画像表示領域で画素スイッチング用MIS形トランジスタを構成する単結晶シリコン層は、光リーク電流を抑制するために薄く形成することが好ましい。これに対して、駆動回路用MIS形トランジスタには高速動作が求められることから、駆動回路用MIS形トランジスタを構成する単結晶シリコン層についてはシート抵抗を小さくしておくことが好ましく、したがって画像表示領域の周辺領域では単結晶シリコン層は厚く形成しておくことが好ましい。
【0008】
しかしながら、従来の製造方法では、単結晶シリコン層の厚さが一定の半導体基板しか作製することができない。このため、単結晶シリコン層全体を画像表示領域で要求される例えば100nm以下程度の厚さに形成すると、周辺の駆動回路の動作速度が低下する。逆に、駆動回路での高速動作を達成するために単結晶シリコン層全体を例えば200nm程度の厚さで形成した場合には、画素スイッチング用MIS形トランジスタで光リーク電流の影響が大きくなる。
【0009】
そこで、単結晶シリコン基板の表面を選択的に酸化した後、この表面酸化によって形成された酸化膜をウエットエッチングにより除去する方法(選択的酸化法)が考えられる。この方法によれば、酸化膜を除去した後の状態において、酸化膜が形成されていた領域では、単結晶シリコン層が薄く残るのに対して、酸化膜が形成されていなかった領域には、単結晶シリコン層が厚く残ることになる。
【0010】
しかしながら、表面酸化とウエットエッチングを用いる方法を貼り合せ基板に適用すると、ウエットエッチングに用いたエッチング液が単結晶半導体基板と支持基板との間に入り込んで、単結晶半導体基板と支持基板とを貼り合せている酸化膜もエッチング除去してしまう結果、単結晶シリコン基板が支持基板から剥がれてしまうという問題点がある。また、このような表面酸化とウェットエッチングを用いる場合にあっては、支持基板に非常に高温で長時間の熱処理を必要とするため、該支持基板に反りが発生し、表示品位の低下を引き起こしたり、露光装置等のステージ吸着異常等を招いたり、製造工程数が著しく増す等、製造プロセスが極めて煩雑となるため製造コストが増加する場合がある。また、仮に好適な条件で画素表示領域の単結晶シリコン層を薄膜化したとしても、その光リークの抑制効果は完全なものではなく、更なる改善も望まれている。
【0011】
本発明は、かかる問題点に鑑みてなされたものであって、能動層において光リーク電流の生じ難い構成を備えた半導体基板と、該半導体基板を簡便且つ効果的に製造可能な製造方法と、この半導体基板を備えた電気光学装置、並びに電子機器を提供することにある。
【0012】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体基板は、支持基板上に第1絶縁層を介して配設された半導体装置を備えてなる半導体基板であって、前記半導体装置と前記支持基板との間に第1遮光層を備え、前記半導体装置は、少なくとも2つの半導体層の間に第2絶縁層を含んでなる構成の積層膜を具備し、該第2絶縁層の上層に形成された上側半導体層を当該半導体装置の能動層として具備するとともに、該第2絶縁層の下層に形成された下側半導体層を第2遮光層として具備することを特徴とする。
【0013】
このような半導体基板によると、支持基板と半導体装置の間に配設された第1遮光層の他に、半導体装置の能動層(上側半導体層)の下側に第2絶縁層を介して形成された第2遮光層(下側半導体層)を含んでなるため、少なくとも2つの遮光層により当該能動層への光の入射を一層高く防止ないし抑制することが可能となり、該能動層における光リークの発生をより高く防止ないし抑制することが可能となる。しかも、第1遮光層及び第1絶縁層が形成された支持基板上に、所定の膜厚の半導体層を成膜し、これに対して例えば酸素イオン及び/又は窒素イオン等を注入して、該半導体層の内部に酸化物及び/又は窒化物を形成する工程を具備した方法により、簡便に製造することができる。また、この場合、イオン注入条件により、能動層たる上側半導体層の層厚を自由に設計することが可能で、例えば薄く設計することにより上述した光リーク電流が発生し難い構成とすることができ、また、イオンの注入深さも自由に設計することができるため、下側半導体層の層厚も自由に設計でき、ひいては該下側半導体層たる遮光層の層厚を厚く設計することで遮光性を一層高めることが可能となる。
【0014】
さらに本発明では、前記半導体装置が第1半導体装置と第2半導体装置とを含み、前記第1半導体装置が、前記第1絶縁層上に形成された半導体層を能動層として具備する一方、前記第2半導体装置は、前記第1半導体装置を構成する半導体層と同層の半導体層の内部に前記第2絶縁層を含んでなる構成の前記積層膜を具備し、該第2絶縁層を介して前記上側半導体層及び前記下側半導体層を含むものとすることができる。
【0015】
この場合、第1半導体装置の能動層たる半導体層(第1半導体層)と同一の半導体層を、その内部に第2絶縁層を形成して、該第2絶縁層を境に上側半導体層と下側半導体層とを形成し、これらの半導体層のうち上側半導体層(第2半導体層)を第2半導体装置の能動層として形成したため、第1半導体装置における半導体層よりも第2半導体装置における半導体層が薄膜な構成となる。したがって、相対的に厚膜の半導体層を備える第1半導体装置は、その半導体層のシート抵抗が相対的に小さく、比較的大きな電流を導通させることが可能で、例えば電気光学装置等にあっては画素周辺の駆動回路用トランジスタ等に適用できる。一方、相対的に薄膜の半導体層を備える第2半導体装置は、その半導体層において光リーク電流が発生し難く、例えば電気光学装置等にあっては画素スイッチング用トランジスタ等に適用できる。
【0016】
すなわち、上記構成では、半導体基板に形成される半導体装置のうち、大電流、高周波で駆動される半導体装置は、厚い第1半導体層に形成し、低電圧で駆動される半導体装置は、薄い第2半導体層に形成するといった設計を行うことができ、半導体層に形成される個々の半導体装置に対して最適な厚さの半導体層を提供できるので、半導体層に形成される半導体装置の特性を最大限に利用することが可能となる。さらにまた、第1遮光層を例えば第2半導体装置の形成領域に対応して配設することで、第2遮光層との遮光効果と相俟って、当該第2半導体装置における光リークの発生を一層防止ないし抑制することができる。
【0017】
また、上記構成にあっては、その製造プロセスにおいて、第1半導体装置及び第2半導体装置について共通の半導体層を形成し、第2半導体装置の半導体層に対してのみ酸素イオン及び/又は窒素イオン等を注入することで、該第2半導体装置の半導体層の所定位置に酸化物及び/又は窒化物にて構成される絶縁層(第2絶縁層)を形成することができ、この絶縁層を介して上側に形成された半導体層を第2半導体層として適用することができる。この場合、酸素イオン及び/又は窒素イオン等のイオン注入の条件により、第2絶縁層の形成位置及び層厚を制御すれば、上側半導体層の層厚を制御することが可能となり、ひいては第2半導体装置の特性を制御することも可能となる。また、このような製造プロセスにおいては、基板に大きなダメージを与えるほどの加熱処理を必要とせず、基板における反り発生に基づく表示品位の低下等も生じ難い。
【0018】
すなわち上記構成において積層膜は、第1半導体装置に形成された半導体層(第1半導体層)と略同一の層厚を備えるものとすることができる。この場合、上述した通り、基板上に半導体層を形成し、第2半導体装置に対応する領域のみに上記イオン注入を行って絶縁層(酸化物層及び/又は窒化物層)を形成するとともに、該イオンの注入領域と非注入領域とでパターニングする方法により、第1半導体装置及び第2半導体装置を得ることが可能で、非常に簡便な方法により半導体層の層厚分離を実現可能となる。なお、積層膜に形成した絶縁層は、半導体層を構成する半導体材料の酸化物及び/又は窒化物を主体として構成されることとなる。なお、本発明において、前記半導体層は例えば単結晶シリコンを用いることができ、その他例えば単結晶ゲルマニウムなどを用いてもよい。
【0019】
なお、前記半導体装置をトランジスタとした場合、前記能動層はチャネル領域を形成する。この場合、チャネル領域を形成する半導体層の層厚を調整して完全空乏型、並びに部分空乏型のMISトランジスタの混載によりCMOS回路を構成することができるようになる。また、このCMOS回路を電気光学装置に適用し、第1半導体装置を周辺回路駆動用トランジスタとして、第2半導体装置を画素スイッチング用トランジスタとして用いることができる。この場合、画素スイッチング用トランジスタを備える画素表示領域においては、チャネル領域を形成する半導体層を薄層化したため、光リークによる電子正孔対の発生を抑制でき、ひいてはチャネル部における電位変化に起因するフリッカ等が発生し難く、優れた表示品位を提供可能となる。また、周辺回路駆動用トランジスタにおいては、チャネル領域を形成する半導体層を厚層化したため、耐電圧が高まり、画素スイッチング用トランジスタに比して大きな電流を導通させることが可能となる。
【0020】
次に、本発明において第1遮光層は金属膜を主体として構成することができる。具体的には、クロム、ニッケル、タングステン等を主体とするもの、若しくはこれらの酸化膜を主体として構成することができ、例えば支持基板上にスパッタリング等の手法を用いて成膜することができる。
【0021】
次に、支持基板としては、例えば通常のシリコン基板はもちろんのこと、透明な石英基板、あるいはガラス基板などの透光性基板を用いることができる。従って、透明な基板上に単結晶シリコン層などの半導体層を形成することによって、光透過性を必要とするデバイス、例えば、透過型の液晶装置などの電気光学装置においても、アクティブマトリクス基板上に、半導体層として結晶性に優れた単結晶シリコン層を用いて高性能なトランジスタ素子を形成することができる。
【0022】
すなわち、電気光学装置において画素電極を駆動する画素スイッチング用MIS形トランジスタや、画像表示領域の周辺領域で駆動回路を構成する駆動回路用MIS形トランジスタを単結晶シリコン層であるSOI層に形成することにより表示の微細化、高速化を図ることができる。また、SOI構造を形成するために上述のように支持基板上に絶縁体層を介して半導体基板を形成した場合にも、半導体基板に対して表面酸化およびウエットエッチングを行う上記選択的酸化法を採用しなくてもよいため、例えばウエットエッチングに用いたエッチング液が半導体基板と支持基板との間に入り込んで半導体基板と支持基板とを貼り合せている酸化膜もエッチング除去してしまうという問題が生じ難くなる。それ故、貼り合わせ基板において、半導体基板が支持基板から剥がれてしまうという問題を回避することも可能となる。
【0023】
次に、上記課題を解決するために、本発明の半導体基板の製造方法は、支持基板上に第1絶縁層を介して配設された半導体装置を備えてなる半導体基板の製造方法であって、支持基板上の所定領域に遮光膜を形成する工程と、前記支持基板及び遮光膜を覆うように絶縁膜を形成する工程とを含む支持基板側形成工程と、単結晶シリコン基板に絶縁膜を形成する工程を含む単結晶シリコン基板側形成工程と、前記支持基板と前記単結晶シリコン基板とを、それぞれ形成した絶縁膜が互いに接合面となるように貼り合わせる貼合せ基板生成工程と、前記単結晶シリコン層に酸素イオン及び/又は窒素イオンを選択的に注入するイオン注入工程と、該イオン注入後、単結晶シリコン層をパターニングするパターニング工程と、を含むことを特徴とする。なお、イオン注入を行った後、単結晶シリコン層を熱処理する熱処理工程を含むものとすることもできる。
【0024】
このような製造方法により、支持基板上に遮光膜及び絶縁層を介して形成された単結晶シリコン基板について、イオン注入のされていない領域と、イオン注入され絶縁層(第2絶縁層)を備える領域とにパターン化することができ、イオン注入されていない単結晶シリコン層を上記半導体基板の第1半導体装置の能動層として適用し、イオン注入された単結晶シリコン層を上記半導体基板の第2半導体装置の能動層として適用することが可能となる。また、結晶性回復等を目的として熱処理を行う場合には、その処理時間は、従来の技術で示した選択的酸化法における熱処理時間よりも短時間で済み、基板に与えるダメージも低減され、しかも該選択的酸化法よりも簡便であるため、本発明の製造方法により、信頼性の高い半導体基板を簡便且つ安価に提供することが可能となる。
【0025】
次に上述したように、本発明の半導体基板は電気光学装置に適用することができる。すなわち、第2半導体装置を利用して画素スイッチング用MIS形トランジスタをマトリクス状に形成するとともに、第1半導体装置を利用して画素スイッチング用MIS形トランジスタを駆動するための駆動回路用MIS形トランジスタを形成することができる。このように構成すると、画素スイッチング用MIS形トランジスタについては、それを構成する半導体層が薄いので、光の入射による光電効果で発生するリーク電流を抑制することができる、また、駆動回路では半導体層のシート抵抗を低く抑えることができるので、大電流駆動や高周波駆動させる状況下においても特性が劣化し難い。それ故、駆動回路用MIS形トランジスタについては信頼性を高めることができる。
【0026】
また、本発明の電気光学装置は、各種の電子機器に用いることができる。すなわち、本発明の電子機器は上記半導体基板を備えた電気光学装置を表示部として具備することを特徴とし、このような電子機器は、その表示部において表示特性に優れた表示を提供することが可能となる。
【0027】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【0028】
[実施の形態1]
図1〜図3は、本発明の実施の形態1に係る半導体基板の製造方法を示す工程断面図である。
【0029】
本実施形態では、図1(A)に示すように、厚さが例えば、750μmの単結晶シリコン基板200と、石英基板やガラス基板などの支持基板500とを準備する。
【0030】
ここで、支持基板500については、好ましくは窒素ガスなどの不活性ガス雰囲気下、約850〜1300℃、より好ましくは1000℃の高温でアニール処理し、後に実施される高温プロセスにおいて歪みが発生しないように前処理しておくことが望ましい。すなわち、製造工程おいて処理される最高温度に合わせて、支持基板500を同じ温度かそれ以上の温度で熱処理しておくことが望ましい。
【0031】
このように処理された支持基板500の所定領域(この場合、遮光性を必要とする領域)に、スパッタリング法などにより金属クロム膜(第1遮光膜)530を成膜する。続いて、金属クロム膜530及び支持基板500を覆う態様にてスパッタリング法、CVD法などにより、シリコン酸化膜、NSG(ノンドープトシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)などの絶縁膜510を形成する。さらに、この絶縁膜510の表面をCMP法などの方法を用いて研磨して、表面を平坦化しておく。ここで、絶縁膜510の膜厚は、例えば、約400〜1000nm、より好ましくは800nm程度とする。
【0032】
これに対して、単結晶シリコン基板200にも絶縁膜260を形成しておく。この絶縁膜260の形成方法は、特に限定されるものではないが、単結晶シリコン基板200を熱酸化するほか、CVD法により酸化膜を形成する方法などがある。ここで、単結晶シリコン基板200が厚さ300μm〜900μmであれば、絶縁膜260は、例えば、400nm〜800nmの厚さとする。
【0033】
次に、図1(B)に示すように、単結晶シリコン基板200と支持基板500とを絶縁膜260、510が接合面となるように重ねた状態で、例えば、室温〜200℃で2時間程度熱処理することにより、図1(C)に示すように、単結晶シリコン基板200と支持基板500とを貼り合わせ、単結晶シリコン基板200と支持基板500とが第1絶縁膜550(絶縁膜260、510)を介して貼り合わされるとともに、単結晶シリコン基板200と支持基板500との間の所定領域に金属クロム膜530を備えた貼り合わせ基板(半導体基板)601を形成する。この後、必要に応じて既知の技術により単結晶シリコン層の薄膜化を行う。
【0034】
このようにして貼り合わせ基板6010を形成した後、図2(A)に示すように、単結晶シリコン基板200の表面全体に、感光性レジスト、金属膜、金属酸化膜、あるいは金属シリサイド膜からイオン遮蔽材300を形成した後、フォトリソグラフィ技術を用いてパターニングし、図2(B)に示すように、所定のパターン形状を備えたイオン遮蔽用マスク300aを形成する。
【0035】
次に、図2(B)に示すように、イオン遮蔽用マスク300aを介して、単結晶シリコン基板200の表面側から単結晶シリコン基板200内に酸素イオン400を注入する。この際、酸素イオン400に対する加速電圧によって、酸素イオン400の単結晶シリコン基板200内での到達ピーク位置を調整する。本実施形態では、図2(B)に実線L1で示す位置に酸素イオン400の到達ピーク位置を設定する。
【0036】
具体的にイオン注入の条件は、加速電圧を10KeV〜200KeV程度(本実施形態では35KeV)とし、酸素イオンの注入量を1×1017ions/cm2〜1.8×1018ions/cm2程度(本実施形態では4×1017ions/cm2)とした。
【0037】
その結果、図2(C)に示すように、単結晶シリコン基板200中には、酸素イオン400の到達ピーク位置を中心にシリコン酸化膜(第2絶縁層)210が形成され、このシリコン酸化膜210の上層側には、薄い第1の単結晶半導体層(上側半導体層)220が残り、シリコン酸化膜210の下層側には下側半導体層240が残る。この場合、イオン注入の加速電圧により到達ピーク位置が定まり、さらにイオン注入量により形成されるシリコン酸化膜210の膜厚、及び第1の単結晶半導体層(上側半導体層)220の膜厚、下側半導体層240の膜厚が定まることとなる。
【0038】
これに対して、イオン遮蔽用マスク300aで覆われていた部分(酸素イオンの非導入領域)では、注入された酸素イオンによる酸化が起こらないので、この部分の第2の単結晶半導体層230の厚さは、単結晶シリコン基板200の厚さのままであり、第1の単結晶半導体層220と比較してかなり分厚い。
【0039】
次に、図2(D)に示すように、イオン遮蔽用マスク300aを除去すると、薄い第1の単結晶半導体層220と、分厚い第2の単結晶半導体層230とを備えた半導体基板450を形成できる。なお、結晶性回復を目的として高温アニールを行うことができ、例えば800℃〜1500℃(本実施形態では1350℃程度)で、1時間〜6時間(本実施形態では4時間程度)の熱処理を行うものとすることができる。
【0040】
ここで、単結晶シリコン基板200中に酸素イオン400を注入してシリコン酸化膜210を形成すると、その体積膨張によって、第1の単結晶半導体層220が形成されている部分が表面側に膨らむ。従って、半導体基板450の表面をCMP(Chemical Mechanical Polishing)処理などの方法により清浄化、および平坦化すれば、図3(A)に示すように、表面が平滑な半導体基板450を形成することができ、半導体装置の特性が良好になる。なお、表面処理方法は上記CMP処理に限らず、表面を清浄化ないし平坦化可能な種々の方法を採用可能である。
【0041】
なお、イオン遮蔽用マスク300aを構成する材料によっては、酸素イオン400がイオン遮蔽用マスク300aによって減速し、酸素イオン400が単結晶シリコン基板200まで届かない場合と、図2(B)に一点鎖線L2で示す位置をピークとして酸素イオン400が単結晶シリコン基板200中に進入する場合とがある。後者の場合には、イオン遮蔽用マスク300aで覆われていた部分であっても、単結晶シリコン基板200の表面近傍にシリコン酸化膜210が形成されるが、このようなシリコン酸化膜210は、CMP処理によって除去されるので問題がない。
【0042】
このように本実施形態では、単結晶シリコン基板200の表面側の所定領域から単結晶シリコン基板200内に酸素イオン400を選択的に導入してシリコン酸化膜(第2絶縁層)210を所定領域に形成することにより、薄い第1の単結晶半導体層220と、厚い第2の単結晶半導体層230とを形成する。従って、単結晶シリコン基板200に対して表面酸化およびウエットエッチングを行う方法を採用せずに、SOI構造を有し、かつ、部分的に異なる厚さの単結晶半導体層220、230を備える半導体基板450を製造することができる。しかも、表面酸化およびウエットエッチングを行う方法に比して簡便で、熱処理時間も長時間を要しない為、信頼性の高い半導体基板450を備える図3(A)に示した構成の貼合せ半導体基板460を提供可能となる。
【0043】
従って、このような貼合せ半導体基板460を用いた半導体装置では、例えば、単結晶半導体層220、230に形成される半導体デバイスのうち、大電流、高周波で駆動される半導体デバイスについては、厚い第2の単結晶半導体層230に形成し、低電圧で駆動される半導体デバイスは、薄い第1の単結晶半導体層220に形成するなどといった設計を実施することが可能である。また、Nチャネル型のMIS型トランジスタやPチャネル型のMIS型トランジスタなどで単結晶半導体層膜厚を最適化することもできる。すなわち、貼合せ半導体基板460の表面に形成される個々の半導体デバイスに対して最適な厚さの単結晶半導体層220、230を提供できるので、半導体デバイスの特性を最大限に利用することができる。
【0044】
また、当該貼合せ半導体基板460を用いた半導体装置を、例えば透過型の液晶装置などに用いる場合には、画素用スイッチング素子として第1の単結晶半導体層220を備える半導体デバイスを、周辺回路駆動用素子として第2の単結晶半導体層230を備える半導体デバイスを用いることができる。なお、この場合、下側半導体層240を、画素表示領域において遮光層(第2遮光層)として機能させることが可能となる。また、支持基板500上に形成された金属クロム膜530も第1遮光層として機能するため、能動層として機能する第1の単結晶半導体層220への光の入射が一層防止ないし抑制され、光リークが発生し難い構成となる。
【0045】
また、酸素イオン400の加速電圧によって単結晶シリコン基板200に対する進入深さを確実に制御することができるので、第1の単結晶半導体層220の厚さ又は形成位置を任意に設定することができる。ここで、本実施の形態では、酸素イオンを注入する例を示したが、これに代えて窒素イオンを注入することもでき、さらに酸素イオンと窒素イオンとをそれぞれ注入するものとすることもできる。
【0046】
さらに、イオン遮蔽用マスク300aのパターン形状によって、単結晶シリコン基板200中に酸素イオン400が導入される領域を任意の場所に設定できるので、単結晶シリコン基板200の表面上の任意の位置に第1の単結晶半導体層220、および第2の単結晶半導体層230を形成することができる。
【0047】
このようにして形成した図3(A)に示す貼合せ半導体基板460について、例えば、薄い第1の単結晶半導体層(上側半導体層)220を利用して画素スイッチング用のMIS型トランジスタを形成し、厚い第2の単結晶半導体層230を利用して駆動回路用のMIS型トランジスタを形成する例について説明する。
【0048】
まず、図3(B)に示すように、貼合せ半導体基板460の半導体層450をフォトリソグラフィ工程により所定形状にパターニングし、さらに図3(C)に示すように熱酸化法などを用いて、半導体層230及び半導体層220の表面にシリコン酸化膜からなるゲート絶縁膜2を形成する。次に、スパッタ法などにより、ゲート電極を形成するための多結晶シリコン膜、およびモリブデン膜、タングステン膜、チタン膜、コバルト膜、またはこれらの金属のシリサイド膜からなる導電膜を例えば350nm程度の厚さに形成した後、図3(C)に示すように、フォトリソグラフィ技術を用いてパターニングし、ゲート電極3aを形成する。
【0049】
以上の工程により、図3(C)に示すような、特に駆動回路用MIS型トランジスタ(第1半導体装置)610と、画素スイッチング用MIS型トランジスタ(第2半導体装置)620とを備えた半導体基板600を得ることができる。
【0050】
[実施の形態2]
次に、実施の形態1で説明した半導体基板600を用いて、代表的な電気光学装置としての液晶装置に用いるアクティブマトリクス基板を構成する例を説明する。
【0051】
(液晶装置の全体構成)
図4は、液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図5は、対向基板を含めて示す図4のH−H′断面図である。
【0052】
図4において、液晶装置100のアクティブマトリクス基板10の上には、シール材52がその縁に沿って設けられており、その内側領域には、遮光性材料からなる額縁53が形成されている。シール材52の外側の領域には、データ線駆動回路101および実装端子102がアクティブマトリクス基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って形成されている。
【0053】
ここで、走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路104は片側だけでも良いことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列しても良い。例えば、奇数列のデータ線は画像表示領域10aの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は画像表示領域10aの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。
【0054】
このようにデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路101の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。更にアクティブマトリクス基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられており、更に、額縁53の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板20のコーナー部の少なくとも1箇所においては、アクティブマトリクス基板10と対向基板20との間で電気的導通をとるための上下導通材106が形成されている。
【0055】
そして、図5に示すように、図4に示したシール材52とほぼ同じ輪郭をもつ対向基板20がこのシール材52によりアクティブマトリクス基板10に固着されている。なお、シール材は、アクティブマトリクス基板10と対向基板20とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【0056】
アクティブマトリクス基板10には、画素電極9aがマトリクス状に形成されている。これに対して、対向基板20には、アクティブマトリクス基板10に形成されている画素電極の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜23が形成され、その上層側には、ITO膜からなる対向電極21が形成されている。
【0057】
このように形成した電気光学装置は、例えば後述する投射型表示装置(液晶プロジェクタ)において使用される。この場合、3枚の液晶装置100がRGB用のライトバルブとして各々使用され、各液晶装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、前記した各形態の液晶装置100にはカラーフィルタが形成されていない。
【0058】
但し、対向基板20において各画素電極9aに対向する領域にRGBのカラーフィルタをその保護膜とともに形成することにより、投射型表示装置以外にも、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【0059】
さらに、対向基板20に対して、各画素に対応するようにマイクロレンズを形成することにより、入射光の画素電極9aに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板20に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、RGB色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【0060】
(液晶装置の構成及び動作)
次に、アクティブマトリクス型の液晶装置(電気光学装置)の電気的構成および動作について、図6ないし図8を参照して説明する。
【0061】
図6は、液晶装置100の画像表示領域10aを構成するためにマトリクス状に形成された複数の画素における各種素子、および配線などの等価回路図である。図7は、データ線、走査線、画素電極などが形成されたアクティブマトリクス基板において相隣接する画素の平面図である。図8は、図7のA−A′線に相当する位置での断面、およびアクティブマトリクス基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。なお、これらの図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0062】
図6において、液晶装置100の画像表示領域10aにおいて、マトリクス状に形成された複数の画素の各々には、画素電極9a、および画素電極9aを制御するための画素スイッチング用のMIS形トランジスタ30が形成されており、画素信号を供給するデータ線6aが当該MIS形トランジスタ30のソースに電気的に接続されている。データ線6aに書き込む画素信号S1、S2・・・Snは、この順に線順次に供給する。また、MIS形トランジスタ30のゲートには走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2・・・Gmを、この順に線順次で印加するように構成されている。画素電極9aは、MIS形トランジスタ30のドレインに電気的に接続されており、スイッチング素子であるMIS形トランジスタ30を一定期間だけそのオン状態とすることにより、データ線6aから供給される画素信号S1、S2・・・Snを各画素に所定のタイミングで書き込む。このようにして画素電極9aを介して液晶に書き込まれた所定レベルの画素信号S1、S2、・・・Snは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【0063】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70(キャパシタ)を付加することがある。この蓄積容量70によって、画素電極9aの電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置が実現できる。なお、蓄積容量70を形成する方法としては、容量を形成するための配線である容量線3bとの間に形成する場合、あるいは前段の走査線3aとの間に形成する場合もいずれであってもよい。
【0064】
図7において、液晶装置100のアクティブマトリクス基板10上には、マトリクス状に複数の透明な画素電極9a(点線で囲まれた領域)が各画素毎に形成され、画素電極9aの縦横の境界領域に沿ってデータ線6a(一点鎖線で示す)、走査線3a(実線で示す)、および容量線3b(実線で示す)が形成されている。
【0065】
さらに図8に示すように、液晶装置100は、アクティブマトリクス基板10と、これに対向配置される対向基板20とを備えている。本実施形態において、アクティブマトリクス基板10の基体は、実施の形態1で示した半導体基板601からなり、対向基板20の基体は、石英基板や耐熱性ガラス板などの透明基板20bからなる。アクティブマトリクス基板10には画素電極9aが形成されており、その上側には、ラビング処理等の所定の配向処理が施されたポリイミド薄膜などからなる配向膜16が形成されている。画素電極9aは、たとえばITO(Indium Tin Oxide)膜等の透明な導電性薄膜からなる。また、配向膜16は、たとえばポリイミド薄膜などの有機薄膜に対してラビング処理を行うことにより形成される。なお、対向基板20において、対向電極21の上層側にも、ポリイミド膜からなる配向膜22が形成され、この配向膜22も、ポリイミド膜に対してラビング処理が施された膜である。
【0066】
アクティブマトリクス基板10の画像表示領域10aにおいて、各画素電極9aに隣接する位置には、各画素電極9aをスイッチング制御する画素スイッチング用のMIS形トランジスタ30が形成されている。また、半導体基板601の内部には、MIS形トランジスタ30と平面的に重なる領域に、実施の形態1の金属クロム膜530(図3参照)に対応した遮光膜11aが形成されている。この遮光膜11aの表面側には層間絶縁膜12が形成され、この層間絶縁膜12の表面側にMIS形トランジスタ30が形成されている。すなわち、層間絶縁膜12は、MIS形トランジスタ30を構成する半導体層1aを遮光膜11aから電気的に絶縁するために設けられるものである。なお、遮光膜11aは、層間絶縁膜12に形成されたコンタクトホール13を介して、後述する容量線3bに電気的に接続している。
【0067】
図7および図8に示すように、画素スイッチング用のMIS形トランジスタ30は、LDD(Lightly Doped Drain)構造を有しており、半導体層1aには、走査線3aからの電界によりチャネルが形成されるチャネル領域1a′、低濃度ソース領域1b、低濃度ドレイン領域1c、高濃度ソース領域1d、並びに高濃度ドレイン領域1eが形成されている。また、半導体層1aの上層側には、この半導体層1aと走査線3aとを絶縁するゲート絶縁膜2が形成されている。ここで、半導体層1aは上述した薄い単結晶シリコン層(第1の単結晶半導体層)220にて構成されており、その下層側(アクティブマトリクス基板10側)には絶縁層210及び下側半導体層240が形成され、該下側半導体層240は遮光層としての機能も具備している。なお、下側半導体層240は所定の定電位線にコンタクトされており、電位が固定され、上側に形成されるMIS形トランジスタ30への電位変化による影響を防止ないし抑制している。
【0068】
このように構成したMIS形トランジスタ30の表面側には、シリコン酸化膜からなる層間絶縁膜4、7が形成されている。層間絶縁膜4の表面には、データ線6aが形成され、このデータ線6aは、層間絶縁膜4に形成されたコンタクトホール5を介して高濃度ソース領域1dに電気的に接続している。層間絶縁膜7の表面にはITO膜からなる画素電極9aが形成されている。画素電極9aは、層間絶縁膜4、7およびゲート絶縁膜2に形成されたコンタクトホール8を介して高濃度ドレイン領域1eに電気的に接続している。この画素電極9aの表面側にはポリイミド膜からなる配向膜16が形成されている。
【0069】
また、高濃度ドレイン領域1eからの延設部分1f(下電極)に対しては、ゲート絶縁膜2aと同時形成された絶縁膜(誘電体膜)を介して、走査線3aと同層の容量線3bが上電極として対向することにより、蓄積容量70が構成されている。
【0070】
なお、MIS形トランジスタ30は、好ましくは上述のようにLDD構造をもつが、低濃度ソース領域1b、および低濃度ドレイン領域1cに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、MIS形トランジスタ30は、ゲート電極(走査線3aの一部)をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のTFTであってもよい。また、本実施形態では、MIS形トランジスタ30のゲート電極(走査線3a)をソース−ドレイン領域の間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート(ダブルゲート)、あるいはトリプルゲート以上でMIS形トランジスタ30を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも1個をLDD構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【0071】
このように構成したアクティブマトリクス基板10と対向基板20とは、画素電極9aと対向電極21とが対面するように配置され、かつ、これらの基板間には、前記のシール材53(図6および図7を参照)により囲まれた空間内に電気光学物質としての液晶50が封入され、挟持されている。液晶50は、画素電極9aからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶50は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
【0072】
なお、対向基板20およびアクティブマトリクス基板10の光入射側の面あるいは光出射側には、使用する液晶50の種類、すなわち、TN(ツイステッドネマティック)モード、STN(スーパーTN)モード等々の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【0073】
(駆動回路の構成)
図4に戻り、本実施形態の液晶装置100では、アクティブマトリクス基板10の表面側のうち、画像表示領域10aの周辺領域を利用してデータ線駆動回路101および走査線駆動回路104が形成されている。このようなデータ線駆動回路101および走査線駆動回路104は、基本的には、図9および図10に示すNチャネル型のMIS形トランジスタとPチャネル型のMIS形トランジスタとによって構成されている。
【0074】
図9は、走査線駆動回路104およびデータ線駆動回路101等の周辺回路を構成するMIS形トランジスタの構成を示す平面図である。図10は、この周辺回路を構成するMIS形トランジスタを図9のB−B′線で切断したときの断面図である。なお、図10にはアクティブマトリクス基板10の画像表示領域10aに形成した画素スイッチング用MIS形トランジスタ30も示してある。
【0075】
図9および図10において、周辺回路を構成するMIS形トランジスタは、Pチャネル型のMIS形トランジスタ80とNチャネル型のMIS形トランジスタ90とからなる相補型MIS形トランジスタとして構成されている。これらの駆動回路用のMIS形トランジスタ80、90を構成する半導体層60(図9では輪郭を点線で示す)は、貼り合せ基板600上に形成された下地膜12を介して島状に形成されており、上述した厚い単結晶シリコン層(第2の単結晶半導体層)230にて構成されている。
【0076】
MIS形トランジスタ80、90には、高電位線71と低電位線72がコンタクトホール63、64を介して、半導体層60のソース領域に電気的にそれぞれ接続されている。また、入力配線66は、共通のゲート電極65にそれぞれ接続されており、出力配線67は、コンタクトホール68、69を介して、半導体層60のドレイン領域に電気的にそれぞれ接続されている。
【0077】
このような周辺回路領域も、画像表示領域10aと同様なプロセスを経て形成されるため、周辺回路領域にも、層間絶縁膜4、7およびゲート絶縁膜2が形成されている。また、駆動回路用のMIS形トランジスタ80、90も、画素スイッチング用のMIS形トランジスタ30と同様、LDD構造を有しており、チャネル形成領域81、91の両側には、高濃度ソース領域82、92および低濃度ソース領域83、93からなるソース領域と、高濃度ドレイン領域84、94および低濃度ドレイン領域85、95からなるドレイン領域とを備えている。
【0078】
(画像表示領域と周辺回路領域との相違)
このように構成した画像表示領域10aおよび周辺回路領域においては、図10からわかるように、画素スイッチング用のMIS形トランジスタ30を構成する半導体層1aは、駆動回路用のMIS形トランジスタ80、90を構成する半導体層60と比較して薄く形成されている。例えば、画素スイッチング用のMIS形トランジスタ30を構成する半導体層1aは、厚さが100nm以下の単結晶シリコン層であり、駆動回路用のMIS形トランジスタ80、90を構成する半導体層60は、厚さが200〜500nm程度の単結晶シリコン層である。
【0079】
このため、画素スイッチング用のMIS形トランジスタ30では、それを構成する半導体層1aが薄いので、光リーク電流を抑制することができる。これに対して、駆動回路用のMIS形トランジスタ80、90では、それを構成する半導体層60が厚いため、シート抵抗が低い分、大電流を流せるなど、高速動作が可能である。さらに、画素スイッチング用のMIS形トランジスタ30では、アクティブマトリクス基板10との間において第1遮光層11aと、能動層たる半導体層1aから絶縁層210を介して配設された第2遮光層240とを備えてなるため、該半導体層1aへの光の入射を高く防止ないし抑制することが可能となっており、光リーク電流の発生を一層防止ないし抑制可能としている。
【0080】
[電子機器への適用]
次に、電気光学装置を備えた電子機器の一例を、図11〜図14を参照して説明する。まず、図11は、上記の実施形態に係る電気光学装置と同様に構成された液晶装置100を備えた電子機器の構成をブロック図で示してある。
【0081】
図11において、電子機器が、表示情報出力源1000、表示情報処理回路1002、駆動回路1004、液晶装置100、クロック発生回路1008、および電源回路1010を含んで構成される。表示情報出力源1000は、ROM(Read Only Memory)、RAM(Randam Access Memory)、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路1008からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路1002に出力する。
【0082】
この表示情報出力回路1002は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKとともに駆動回路1004に出力する。駆動回路1004は、液晶装置100を駆動する。電源回路1010は、上述の各回路に所定の電源を供給する。なお、液晶装置100を構成するアクティブマトリクス基板の上に駆動回路1004を形成してもよく、それに加えて、表示情報処理回路1002もアクティブマトリクス基板の上に形成してもよい。
【0083】
このような構成の電子機器としては、例えば図12に示す投射型液晶表示装置(液晶プロジェクタ)、マルチメディア対応のパーソナルコンピュータ(PC)、およびエンジニアリング・ワークステーション(EWS)、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルなどを挙げることができる。
【0084】
図12に示す投射型液晶表示装置1100は、前記の駆動回路1004がアクティブマトリクス基板上に搭載された液晶装置100を含む液晶モジュールを3個準備し、各々RGB用のライトバルブ100R、100G、100Bとして用いたプロジェクタとして構成されている。この液晶プロジェクタ1100では、メタルハライドランプなどの白色光源のランプユニット1102から光が出射されると、3枚のミラー1106および2枚のダイクロイックミラー1108によって、R、G、Bの3原色に対応する光成分R、G、Bに分離され(光分離手段)、対応するライトバルブ100R、100G、100B(液晶装置100/液晶ライトバルブ)に各々導かれる。
【0085】
この際に、光成分Bは、光路が長いので、光損失を防ぐために入射レンズ1122、リレーレンズ1123、および出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G、100Bによって各々変調された3原色に対応する光成分R、G、Bは、ダイクロイックプリズム1112(光合成手段)に3方向から入射され、再度合成された後、投射レンズ1114を介してスクリーン1120などにカラー画像として投射される。
【0086】
図13は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータは、キーボード81を備えた本体部82と、液晶表示ユニット83とを有する。液晶表示ユニット83は、前述した液晶装置100を含んで構成される。
【0087】
図14は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機90は、複数の操作ボタン91と液晶装置100を有している。
【0088】
なお、本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器もまた本発明の技術的範囲に含まれるものである。
また、上述した説明にあっては、電気光学装置として液晶装置を例にとって説明したが、本発明はこれに限るものではなく、エレクトロルミネッセンス(EL)、デジタルマイクロミラーデバイス(DMD)、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子を用いた電気光学装置および該電気光学装置を備えた電子機器に対しても適用可能であるということは言うまでもない。
【0089】
【発明の効果】
以上説明したように、本発明の半導体基板によると、支持基板と半導体装置の間に配設された第1遮光層の他に、半導体装置の能動層(上側半導体層)の下側に第2絶縁層を介して形成された第2遮光層(下側半導体層)を含んでなるため、少なくとも2つの遮光層により当該能動層への光の入射を一層高く防止ないし抑制することが可能となり、該能動層における光リークの発生をより高く防止ないし抑制することが可能となる。
【0090】
さらに、第1遮光層及び第1絶縁層が形成された支持基板上に、所定の膜厚の半導体層を成膜し、これに対して例えば酸素イオン及び/又は窒素イオン等を注入して、該半導体層の内部に酸化物及び/又は窒化物を形成する工程を具備した方法により、簡便に製造することができる。また、この場合、イオン注入条件により、能動層たる上側半導体層の層厚を自由に設計することが可能で、例えば薄く設計することにより上述した光リーク電流が発生し難い構成とすることができ、また、イオンの注入深さも自由に設計することができるため、下側半導体層の層厚も自由に設計でき、ひいては該下側半導体層たる遮光層の層厚を厚く設計することで遮光性を一層高めることが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る半導体基板の製造方法を示す工程断面図である。
【図2】図1に続き、本発明の実施の形態に係る半導体基板の製造方法を示す工程断面図である。
【図3】図2に続き、本発明の実施の形態に係る半導体基板の製造方法を示す工程断面図である。
【図4】本発明の実施の形態2に係る液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図5】図4のH−H′断面図である。
【図6】液晶装置の画像表示領域において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図7】液晶装置において、アクティブマトリクス基板に形成された各画素の構成を示す平面図である。
【図8】図4および図5に示す液晶装置の画像表示領域の一部を図7のA−A′線に相当する位置で切断したときの断面図である。
【図9】図4および図5に示す液晶装置の画像表示領域の周辺領域に形成した回路の平面図である。
【図10】図9に示す駆動回路用のMIS形トランジスタの断面図である。
【図11】本発明に係る液晶装置を表示部として用いた電子機器の回路構成を示すブロック図である。
【図12】本発明に係る液晶装置を用いた電子機器の一例としての投射型電気光学装置の光学系の構成を示す断面図である。
【図13】本発明に係る液晶装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図である。
【図14】本発明に係る液晶装置を用いた電子機器の一実施形態としての携帯電話機の説明図である。
【符号の説明】
10 アクティブマトリクス基板、30 画素スイッチング用のMIS型トランジスタ(第2半導体装置)、81,91 駆動回路用のMIS型トランジスタ(第1半導体装置)、100 液晶装置(電気光学装置)、200 単結晶シリコン基板、210 シリコン酸化膜(第2絶縁層)、220 第1の単結晶半導体層(上側半導体層)、230 第2の単結晶半導体層、240 下側半導体層(第2遮光層)、400 酸素イオン、500 支持基板、530 金属クロム膜(第1遮光層)、550 第1絶縁層、600 貼合せ半導体基板、601 半導体基板、610,620 半導体装置
Claims (12)
- 支持基板上に第1絶縁層を介して配設された半導体装置を備えてなる半導体基板であって、
前記半導体装置と前記支持基板との間に第1遮光層を備え、
前記半導体装置は、少なくとも2つの半導体層の間に第2絶縁層を含んでなる構成の積層膜を具備し、該第2絶縁層の上層に形成された上側半導体層を当該半導体装置の能動層として具備するとともに、該第2絶縁層の下層に形成された下側半導体層を第2遮光層として具備することを特徴とする半導体基板。 - 前記半導体装置が第1半導体装置と第2半導体装置とを含み、前記第1半導体装置が、前記第1絶縁層上に形成された半導体層を能動層として具備する一方、前記第2半導体装置は、前記第1半導体装置を構成する半導体層と同層の半導体層の内部に前記第2絶縁層を含んでなる構成の前記積層膜を具備し、該第2絶縁層を介して前記上側半導体層及び前記下側半導体層を含むことを特徴とする請求項1に記載の半導体基板。
- 前記積層膜は、前記第1半導体装置に形成された半導体層と略同一の層厚を備えることを特徴とする請求項2に記載の半導体基板。
- 前記第1遮光層が、金属膜を主体として構成されたことを特徴とする請求項1ないし3のいずれか1項に記載の半導体基板。
- 前記半導体装置がトランジスタであって、前記能動層がチャネル領域を形成することを特徴とする請求項1ないし4のいずれか1項に記載の半導体基板。
- 前記第2絶縁層は、前記半導体層を構成する半導体材料の酸化物及び/又は窒化物を主体として構成されていることを特徴とする請求項1ないし5のいずれか1項に記載の半導体基板。
- 支持基板上に第1絶縁層を介して配設された半導体装置を備えてなる半導体基板の製造方法であって、
支持基板上の所定領域に遮光膜を形成する工程と、前記支持基板及び遮光膜を覆うように絶縁膜を形成する工程とを含む支持基板側形成工程と、
単結晶シリコン基板に絶縁膜を形成する工程を含む単結晶シリコン基板側形成工程と、
前記支持基板と前記単結晶シリコン基板とを、それぞれ形成した絶縁膜が互いに接合面となるように貼り合わせる貼合せ基板生成工程と、
前記単結晶シリコン層に酸素イオン及び/又は窒素イオンを選択的に注入するイオン注入工程と、
該イオン注入後、単結晶シリコン層をパターニングするパターニング工程と、
を含むことを特徴とする半導体基板の製造方法。 - 前記イオン注入の後に熱処理を行う熱処理工程を含むことを特徴とする請求項7に記載の半導体基板の製造方法。
- 前記パターニング工程は、前記単結晶シリコン層を、少なくとも前記イオンを注入した注入領域と、非注入領域とに分割化することを特徴とする請求項7又は8に記載の半導体基板の製造方法。
- 請求項1ないし6のいずれか1項に記載の半導体基板を備えることを特徴とする電気光学装置。
- 請求項2ないし6のいずれか1項に記載の半導体基板を備えた電気光学装置であって、前記第2半導体装置を画素用半導体装置として配設し、前記第1半導体装置を周辺回路用半導体装置として配設したことを特徴とする電気光学装置。
- 請求項10又は11に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251123A JP4320533B2 (ja) | 2002-08-29 | 2002-08-29 | 半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251123A JP4320533B2 (ja) | 2002-08-29 | 2002-08-29 | 半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004095621A true JP2004095621A (ja) | 2004-03-25 |
JP4320533B2 JP4320533B2 (ja) | 2009-08-26 |
Family
ID=32057788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002251123A Expired - Fee Related JP4320533B2 (ja) | 2002-08-29 | 2002-08-29 | 半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4320533B2 (ja) |
-
2002
- 2002-08-29 JP JP2002251123A patent/JP4320533B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4320533B2 (ja) | 2009-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4653374B2 (ja) | 電気光学装置の製造方法 | |
JP4700156B2 (ja) | 半導体装置 | |
EP0991126B1 (en) | Method of manufacturing an electrooptic device | |
JP4542492B2 (ja) | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 | |
JP3909583B2 (ja) | 電気光学装置の製造方法 | |
JP4092851B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP3997682B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
JP4558121B2 (ja) | 半導体装置及びその作製方法 | |
JP2002124652A (ja) | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 | |
JP3918741B2 (ja) | 電気光学装置の製造方法、及び半導体装置の製造方法 | |
JP4366953B2 (ja) | 複合半導体基板の製造方法 | |
JP4320533B2 (ja) | 半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器 | |
JP4366954B2 (ja) | 複合半導体基板の製造方法 | |
JP4558707B2 (ja) | 半導体装置の作製方法 | |
JP4556376B2 (ja) | 半導体基板の製造方法 | |
JP2003142667A (ja) | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 | |
JP2004095620A (ja) | 半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器 | |
JP2005166911A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置および電子機器 | |
JP2005203595A (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
JP4366983B2 (ja) | 複合半導体基板の製造方法 | |
JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
JP2005251912A (ja) | 複合半導体基板の製造方法、複合半導体基板、電気光学装置および電子機器 | |
JP2004111562A (ja) | 素子基板及びその製造方法、電気光学装置、投射型表示装置 | |
JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
JP2003142665A (ja) | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090520 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |