JP2002124652A - 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 - Google Patents

半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器

Info

Publication number
JP2002124652A
JP2002124652A JP2000315822A JP2000315822A JP2002124652A JP 2002124652 A JP2002124652 A JP 2002124652A JP 2000315822 A JP2000315822 A JP 2000315822A JP 2000315822 A JP2000315822 A JP 2000315822A JP 2002124652 A JP2002124652 A JP 2002124652A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
ion
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000315822A
Other languages
English (en)
Inventor
Yasushi Yamazaki
泰志 山崎
Yukiya Hirabayashi
幸哉 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000315822A priority Critical patent/JP2002124652A/ja
Priority to US09/970,766 priority patent/US6852653B2/en
Publication of JP2002124652A publication Critical patent/JP2002124652A/ja
Priority to US10/307,297 priority patent/US20030116802A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Abstract

(57)【要約】 【課題】 ＳＯＩ構造を有する半導体基板において、部
位により異なる厚さを有する単結晶半導体層を形成する
ことができる半導体基板の製造方法を提供する。 【解決手段】 本発明の半導体基板の製造方法は、単結
晶半導体基板１に絶縁膜２を形成する工程と、該絶縁膜
２上にイオン遮蔽材３を配設する工程と、前記絶縁膜２
側から半導体基板１にイオン注入してイオン注入層１
ａ、１ｂを形成する工程と、半導体基板１を支持基板５
と貼り合わせる工程と、前記イオン注入層１ａ、１ｂで
半導体基板１を剥離させる工程とを含むことを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩ構造を有す
る半導体基板の製造技術に関し、電気光学装置に利用し
て好適な半導体基板とその製造方法に関する。
【０００２】
【従来の技術】絶縁体層上に設けられたシリコン層を半
導体装置の形成に利用するＳＯＩ（Silicon On Insulat
or）技術は、α線耐性、ラッチアップ特性、あるいはシ
ョートチャネルの抑制効果など、通常のシリコン基板で
は達成し得ない優れた特性を示すため、半導体装置の高
集積化を目的として開発が進められている。
【０００３】最近では、１００ｎｍ以下の厚さにまで薄
膜化されたＳＯＩ層にデバイスを形成したものによっ
て、優れたショートチャネル抑制効果が見いだされてい
る。また、このようにして形成されたＳＯＩデバイス
は、放射線耐性に優れることによる高信頼性を備えると
ともに、寄生容量の低減による素子の高速化、低消費電
力化をはかれること、あるいは完全空乏型電界効果トラ
ンジスタを作製できることによるプロセスルールの微細
化を図れることなどの優れた点を備えている。
【０００４】このようなＳＯＩ技術の１つとして、単結
晶シリコン基板の貼り合わせによるＳＯＩ基板の作製技
術がある。一般に貼り合わせ法と呼ばれるこの手法は、
単結晶シリコン基板と支持基板（絶縁性基板）とを水素
結合力を利用して貼り合わせた後、熱処理によって貼り
合わせ強度を強化し、次いで単結晶シリコン基板を研削
や研磨、またはエッチングによって薄膜化することによ
り、単結晶シリコン層を支持基板上に形成するものであ
る。この手法では、直接、単結晶のシリコン基板を薄膜
化するために、シリコン薄膜の結晶性に優れ、高性能の
デバイスを作成できる。
【０００５】また、この貼り合わせ法を応用したものと
して、単結晶シリコン基板に水素イオンを注入し、これ
を支持基板と貼り合わせた後、熱処理によって薄膜シリ
コン層を単結晶シリコン基板の水素注入領域から分離す
る手法（ＵＳ ＰａｔｅｎｔＮｏ.５,３７４,５６４）
や、表面を多孔質化したシリコン基板上に単結晶シリコ
ン層をエピタキシャル成長させ、これを支持基板と貼り
合わせた後にシリコン基板を除去し、多孔質シリコン層
をエッチングすることにより支持基板上にエピタキシャ
ル単結晶シリコン薄膜を形成する手法（特開平４−３４
６４１８号）などが知られている。
【０００６】このような貼り合わせ法によるＳＯＩ基板
は通常のバルク半導体基板（半導体集積回路）と同様
に、様々なデバイスの作製に用いられるが、従来のバル
ク基板と異なる点として、支持基板に様々な材料を使用
することが可能である点を挙げることができる。すなわ
ち、支持基板として通常のシリコン基板はもちろんのこ
と、透明な石英、あるいはガラス基板などを用いること
ができる。その結果、例えば透明な基板上に単結晶シリ
コン薄膜を形成することによって、光透過性を必要とす
るデバイス、例えば透過型の液晶表示デバイスなどの電
気光学装置においても、結晶性に優れた単結晶シリコン
を用いて高性能なトランジスタ素子を形成することが可
能となる。
【０００７】
【発明が解決しようとする課題】ところで、液晶装置に
上記のようなＳＯＩ基板を用いることで、単結晶半導体
基板へのデバイス形成プロセスを適用することが可能に
なる。すなわち、画素電極を駆動するＴＦＴ（薄膜トラ
ンジスタ）や、表示部周辺の駆動回路を単結晶半導体層
であるＳＯＩ層に形成することにより表示の微細化、高
速化を実現することができる。
【０００８】このような液晶装置において使用されるＳ
ＯＩ基板においては、画素が形成される領域の単結晶半
導体層は光リーク電流を抑制するために極めて薄くする
ことが好ましい。その一方で、画素が形成される領域の
周辺の駆動回路が形成される領域は、高速で駆動される
駆動回路を形成する必要があるため、シート抵抗を小さ
くしておくことが好ましいので、単結晶半導体層は厚く
形成しておく方が有利である。
【０００９】しかしながら、前記公報に開示されている
製造方法では、一定の単結晶半導体層厚の半導体基板し
か作製することができず、例えば画素形成領域に要求さ
れる１００ｎｍ以下の厚さで単結晶半導体層を形成する
と、周辺の駆動回路の形成が非常に困難なものとなって
しまう。逆に、駆動回路の形成を容易にするために、全
体を２００ｎｍ程度の厚さで形成した場合には、改めて
画素形成領域の単結晶半導体層を薄膜化する必要があ
り、この薄膜化には極めて高度な制御技術が必要であ
る。
【００１０】本発明は、上記の課題を解決するためにな
されたものであって、ＳＯＩ構造を有する半導体基板に
おいて、部分的に異なる厚さを有する単結晶半導体層を
備える半導体基板の製造方法を提供することを目的とす
る。
【００１１】また、本発明の他の目的は、上記の半導体
基板上に画素や駆動回路を形成して作製された電気光学
装置を提供することにある。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体基板の製造方法は、単結晶半導体
素基板の片面に絶縁膜を形成する工程と、前記半導体基
板の絶縁膜側にイオン遮蔽材を形成する工程と、前記半
導体基板の絶縁膜側から半導体基板中にイオンを注入し
てイオン注入層を形成する工程と、前記半導体基板を前
記イオン注入層の部分で分離する工程とを含むことを特
徴とするものである。
【００１３】本発明の係る構成によれば、前記イオン遮
蔽材の形状と厚さによって、上記注入イオンが半導体基
板中への進入深さを制御することができる。すなわち、
半導体基板内に形成されるイオン注入層の深さと形状を
制御することができるので、上記イオン注入層で分離さ
れて形成される単結晶半導体層を、その層内において異
なる厚さを具備するものとすることができる。
【００１４】従来、単結晶半導体層の厚さを層内で異な
らしめるためには、一様な厚さの単結晶半導体層のエッ
チング等の方法で、その後層厚の薄い部分を形成するこ
とが必要であった。これに対して、本発明の製造方法に
よれば、単結晶半導体層の層内に厚さが異なる部位を任
意の位置に任意の厚さで１度に形成することができる。
その結果、半導体デバイス形成工程における単結晶半導
体層の厚さを調整するための工程が不要になり、工程を
簡略化することができる。
【００１５】また、単結晶半導体層の特定の領域のみを
後から１００ｎｍ以下に薄膜化するプロセスは、極めて
高度な膜厚制御を必要とするために層厚のばらつきが発
生しやすいが、本発明の製造方法によれば、膜厚が異な
る部位を一度に形成することができるため、膜厚のばら
つきが発生しにくくなる。その結果、工程の管理が容易
になるとともに、製品の歩留まりの向上を図ることがで
きる。
【００１６】上記の半導体基板の製造方法において、前
記半導体基板を前記イオン注入層の部分で分離する工程
は、前記イオン注入層におけるイオン濃度のピーク位置
で前記半導体基板を分離する工程であることが好まし
い。
【００１７】本発明の係る構成によれば、イオン注入に
より半導体基板中に形成されるイオンの濃度分布におい
て、イオン濃度のピーク位置で半導体基板を分離するの
で、分離位置をより正確に決定することができる。これ
により、形成される単結晶半導体層の層厚をより正確に
制御することができる。
【００１８】上記の半導体基板の製造方法において、イ
オン遮蔽材を形成する工程は、酸化膜またはレジストか
らなるイオン遮蔽材を形成する工程と、前記イオン遮蔽
材を所定の形状にパターニングする工程とを含むことが
好ましい。
【００１９】本発明の係る構成によれば、イオン遮蔽材
として上記に挙げた材料を用いることで効果的にイオン
を遮蔽することができるため、イオン遮蔽材が複雑な形
状であっても、それに対応する形状のイオン注入層を半
導体基板内に形成することができる。そのため、本発明
によれば複雑な形状を有する単結晶半導体層を形成する
ことができる。
【００２０】上記の半導体装置の製造方法において、イ
オン遮蔽材の外端部の形状は、最外端に向かって細くな
るテーパー状であることが好ましい。
【００２１】本発明の係る構成によれば、イオン注入層
において深さが変化する境界を垂直な段差ではなく、あ
る程度の傾斜角度を有して深さが変化する形状で構成す
ることができる。
【００２２】つまり、イオン遮蔽材の外端部を垂直な段
差とした場合には、半導体基板内のイオン注入層も垂直
な段差を有する形状となり、半導体基板を分離する工程
において、この段差部分が正確に分離されずに欠陥とな
ることがあるが、上記の構成とすることで上記段差部分
における半導体基板の分離を容易にし、半導体基板の分
離不良を防止することができる。
【００２３】上記の半導体基板の製造方法において、前
記単結晶半導体素基板はシリコンからなるものであるこ
とが好ましい。
【００２４】本発明の係る構成によれば、形成される単
結晶半導体層がシリコンからなる単結晶シリコン層とな
るので、この単結晶シリコン層にトランジスタのチャネ
ル領域を形成すれば、トランジスタ特性に優れたシリコ
ントランジスタを形成することが可能となる。尚、単結
晶半導体基板としては単結晶シリコン以外にも、単結晶
ゲルマニウム等を用いてもよい。
【００２５】上記の半導体基板の支持基板は、光透過性
材料からなることが好ましい。
【００２６】本発明の係る構成によれば、支持基板が光
透過性を有するため、従来の単結晶シリコン基板を用い
る場合と異なり、光透過性の支持基板上に形成された単
結晶半導体層を用いて半導体デバイスを形成することが
可能となり、例えば支持基板の所定領域を光が透過する
とともにそれ以外の領域に半導体デバイスが形成されて
なる各種の電気光学装置を製造するなどの応用が可能に
なる。従って、本発明を適用可能な用途を広げることが
できる。
【００２７】上記の光透過性材料は、ガラスからなるこ
とが好ましい。
【００２８】本発明の係る構成によれば、支持基板とし
てガラスからなる基板を用いるため、例えば液晶パネル
のように比較的安価で汎用的なデバイスにも本発明を適
用することが可能となる。
【００２９】上記の光透過性材料は、石英からなること
が好ましい。
【００３０】本発明の係る構成によれば、支持基板とし
て石英ガラスからなる基板を用いるため、支持基板の耐
熱性が向上し、単結晶半導体層へのデバイスプロセスに
おける高温での熱処理などの半導体基板と支持基板との
貼り合わせ後の高温プロセスが可能になる。例えば、薄
膜トランジスタ等の半導体デバイスの特性を向上させる
ための熱処理や、熱酸化膜の形成、高温アニール等のプ
ロセスを適用することにより、高性能の半導体デバイス
を半導体基板上に形成することができる。
【００３１】また、上記の課題を解決するために、本発
明の半導体基板は、支持基板と、該支持基板の表面に張
り合わされた絶縁膜と、該絶縁膜上に形成された単結晶
半導体層とを有する半導体基板であって、前記単結晶半
導体層が、その層内において異なる厚さを有する構造で
あることを特徴とするものである。
【００３２】本発明の係る構成によれば、単結晶半導体
層がその層内において厚さの異なる部位を有する構造で
あるため、例えば単結晶半導体層に形成される半導体デ
バイスのうち、大電流、高周波で駆動される半導体デバ
イスは、単結晶半導体層が厚く形成された領域に形成
し、低電圧で駆動される半導体デバイスは、単結晶半導
体層が薄く形成された領域に形成するという設計が可能
になる。すなわち、単結晶半導体層に形成される個々の
半導体デバイスに対して最適な半導体層厚を与えること
が可能になるので、単結晶半導体層に形成される半導体
デバイスの特性を最大限に利用することができる。
【００３３】上記の課題を解決するために本発明の電気
光学装置用半導体基板は、支持基板と、該支持基板の表
面に貼り合わされた絶縁膜と、該絶縁膜上に形成された
単結晶半導体層とを有する半導体基板であって、前記単
結晶半導体層の画像表示領域に画素配列に対応してマト
リクス状に配置された複数の第１スイッチング素子と、
前記画像表示領域の周辺に位置する周辺領域に配置され
ており周辺回路を少なくとも部分的に構成する複数の第
２スイッチング素子とを備え、前記第１スイッチング素
子が形成されている画像表示領域の単結晶半導体層の厚
さは、前記第２スイッチング素子が形成されている周辺
領域よりも薄いことを特徴とするものである。
【００３４】本発明の係る構成によれば、画像表示領域
の単結晶半導体層の厚さを、周辺領域よりも薄く形成し
ているため、画像表示領域に形成される第１スイッチン
グ素子においては、光の入射による光電効果で発生する
リーク電流を抑制することができ、かつ周辺領域におい
ては、半導体層のシート抵抗を低く抑えることができる
ので、大電流駆動や高周波駆動させる状況下においても
特性が劣化し難い第２のスイッチング素子を形成するこ
とができる。そのため、電気光学装置の信頼性を高める
ことができる。
【００３５】上記の電気光学装置用半導体基板ににおい
て、前記周辺回路は、駆動回路からなるものであること
が好ましい。
【００３６】本発明の係る構成によれば、周辺回路を、
例えば走査線駆動回路やデータ線駆動回路などの駆動回
路とすることで、これを構成する第２スイッチング素子
は大電力駆動や高周波駆動されるため、本発明による周
辺回路のシート抵抗低減効果が極めて有効に作用する。
【００３７】上記の課題を解決するために本発明の電子
機器は、光源と、前記光源から出射される光が入射され
て画像情報に対応した変調を施す、上記の電気光学装置
と、前記電気光学装置により変調された光を投射する投
射手段とを具備することを特徴とするものである。
【００３８】本発明の係る構成によれば、上記の本発明
の電気光学装置を備えているので、表示領域においては
高精細の表示が可能で、かつ光リーク電流が抑制されて
信頼性に優れており、また、周辺領域においては周辺回
路の安定的な大電流駆動や講習白銅が可能である。これ
らの結果高品位の画像表示が可能で装置信頼性の高いプ
ロジェクタ等の電子機器を実現できる。
【００３９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
【００４０】（半導体基板の製造方法）図１は本発明の
一実施の形態である半導体基板の製造工程を示す部分断
面構成図であり、（ａ）〜（ｅ）は工程順を示す。
【００４１】まず、図１（ａ）に示すように、半導体基
板１上に絶縁膜２を形成する。絶縁膜２の形成方法に
は、特に限定されるものではないが、酸素イオン注入に
よって埋め込み絶縁層を形成する方法、あるいは半導体
基板１の表面を熱酸化する方法、あるいは半導体基板１
の片面にＣＶＤ法により酸化層を形成する方法などが挙
げられる。尚、上記絶縁膜２は、半導体基板１が例えば
厚さ３００μｍ〜９００μｍのシリコン基板であれば、
４００ｎｍ〜８００ｎｍの厚さとすることが好ましい。
【００４２】次に、図１（ｂ）に示すように、絶縁膜２
の表面の所定の領域に、イオン遮蔽材３を形成する。こ
のイオン遮蔽材３として用いられる材料には、レジス
ト、金属およびその酸化物、あるいは金属シリサイド等
を挙げることができ、後に述べる工程において絶縁膜２
側から注入されるイオンの種類や目的とする単結晶半導
体層の厚さ等により最適なものを選択し、単独もしくは
複数を組合わせて用いればよい。また、イオン遮蔽材３
の形成方法としては、レジストをリソグラフィ技術によ
って選択的に形成してイオン遮蔽材とする方法や、リソ
グラフィ技術及びドライエッチング技術を用いてＷ、Ａ
ｌなどの金属膜、酸化膜、金属シリサイド膜を選択的に
形成してイオン遮蔽材３とする方法などを挙げることが
できる。
【００４３】また、イオン遮蔽材３の厚さも、イオン遮
蔽材３の材質あるいは目的とする単結晶半導体層の厚さ
等により異なるものであるが、具体的に一例を挙げるな
らば、イオン遮蔽材３の材料として例えば酸化シリコン
膜を用い、注入イオンとして例えば水素イオンを用いる
場合、イオン遮蔽材３の厚さは１５０ｎｍ程度とすれ
ば、後述する如く厚さ２００ｎｍの単結晶半導体層内に
深さ１５０ｎｍ程度の凹部を有する構造の半導体基板を
製造することができる。
【００４４】次に、図１（ｂ）に示すように、イオン遮
蔽材３側からイオン４を絶縁体層２が形成された半導体
基板１に注入する。この時、イオン遮蔽材３を通過して
注入されたイオン４は、イオン遮蔽材３により減速され
るために、イオン遮蔽材３を通過せずに半導体基板１に
注入されたイオン４と比較して半導体基板１への進入深
さが小さくなる。この作用により、図１（ｂ）の点線で
示すように、イオン遮蔽材３の形状に相当する進入深さ
分布を備えるイオン注入層が半導体基板１の内部に形成
される。すなわち、絶縁膜２上に設けられたイオン遮蔽
材３が厚い部分には浅いイオン注入層１ｂが形成され、
イオン遮蔽材３が薄い部分、あるいはイオン遮蔽材３が
設けられていない部分には深いイオン注入層１ａが形成
される。
【００４５】この時のイオン注入条件は例えば、加速エ
ネルギ１００ｋｅＶ、ドーズ量５×１０16ｃｍ-2〜１０
×１０16ｃｍ-2である。より具体的に述べるならば、半
導体基板１として単結晶シリコン基板を用い、イオン遮
蔽材３として１５０ｎｍのシリコン酸化膜を用い、イオ
ン遮蔽材３を介してイオン注入された部分で形成される
単結晶半導体層の厚さを５０ｎｍとする場合には、加速
エネルギ１００ｋｅＶ、ドーズ量１０×１０16ｃｍ- 2に
設定すればよい。
【００４６】上記のイオン注入条件は、一例として挙げ
たものであり、作製しようとする単結晶半導体層の厚
さ、イオン遮蔽材３の材質などにより最適な条件が選択
されることはもちろんである。
【００４７】次に、絶縁膜２側に配設されているイオン
遮蔽材３をエッチング等の公知の手段により除去する。
また、イオン遮蔽材３を除去した後の絶縁膜２の表面
は、ＣＭＰ（Chemical Mechanical Polishing）等の手
段により清浄化及び／または平坦化しておくことが好ま
しい。
【００４８】次に、図１（ｃ）に示すように、支持基板
５の片面にＣＶＤ法、熱酸化法などにより絶縁膜６を形
成したものと、上記半導体基板１を、絶縁膜２と絶縁膜
６が接合面となるように貼り合わせる。尚、この絶縁膜
６は、半導体基板１と、支持基板５の密着性を確保する
ために設けられるものであり、必要に応じて支持基板５
の片面に形成すればよい。支持基板５には、シリコン、
ガラス、石英ガラスなどからなるものを用いることがで
き、場合によっては可とう性を有する基板であっても構
わない。支持基板５として、ガラスや石英ガラスなどの
光透過性材料からなる基板を用いるならば、本発明を透
過型の電気光学装置などへの応用することが可能にな
る。
【００４９】また、上記支持基板５と絶縁膜６の間に、
モリブデン、タングステンなどからなる熱伝導性膜をス
パッタ法などの成膜法により形成した構成とすることも
可能である。このような構成とするならば、上記絶縁膜
下に設けられた熱伝導性膜により支持基板５の温度分布
が改善される。例えば、支持基板５と半導体基板１を貼
り合わせる工程においては、この熱伝導性膜によって貼
り合わせ界面の温度分布が均一化するので、この界面で
の貼り合わせが均一になり、貼り合わせ強度を向上させ
ることができる。さらに、透過型の電気光学装置などに
応用する場合にはこの熱伝導性膜は遮光層として機能さ
せることができる。尚、この熱伝導性膜に用いることが
できる材料は上記に挙げたもの以外にも、タンタル、コ
バルト、チタン等の高融点金属またはそれらを含む合
金、もしくは多結晶シリコン、タングステンシリサイ
ド、モリブデンシリサイド等に代表されるシリサイドを
好ましい材料として挙げることができる。また、成膜法
もスパッタ法の他、ＣＶＤ法や電子ビーム蒸着法等の成
膜法を用いることができる。
【００５０】次に、上記半導体基板１と支持基板５を貼
り付けたものを、４００℃〜６００℃の低温にてアニー
ルする。この熱処理により半導体基板１は、図１（ｄ）
に示すように、前記イオン注入層１ａ、１ｂの位置で容
易に分離される。この現象は半導体基板１内に導入され
たイオンにより半導体基板１を構成する半導体結晶の結
合が分断されるために生じるものであり、イオン注入層
１ａ、１ｂにおけるイオン濃度のピーク位置でより顕著
なものとなる、従って熱処理により分離される位置は、
前記イオン濃度のピーク位置と同一となる。このように
して支持基板５上に絶縁膜と、層内に異なる厚さの部位
を有する単結晶半導体層とが形成された図１（ｅ）に示
す半導体基板７が得られる。この半導体基板７の単結晶
半導体層１ｃは、例えば層厚２００ｎｍである場合、５
％以内の層厚の均一性のものが得られる。尚、上記の分
離により露出した単結晶半導体層１ｃの表面は数ｎｍ程
度の凹凸を有するため、研削量１０ｎｍ以下のタッチポ
リッシュを行うことにより単結晶半導体層１ｃの表面の
平坦化を行うか、若しくは水素雰囲気中で熱処理を行う
水素アニール法によって表面の平坦化しておくことが好
ましい。
【００５１】以上の工程により、部位により厚さを異な
らしめた単結晶半導体層１ｂを有する半導体基板７を製
造することができる。尚、本実施の形態では、１枚の半
導体基板７を作製する例について説明したが、実用的に
は複数の半導体基板を作製することができる大型の製造
用支持基板を用いて上記のプロセスは行われる。そし
て、半導体基板の作製後あるいは、半導体基板上に半導
体デバイスが形成された後に個々の半導体基板に切断さ
れる。このような製造プロセスを採用することで、より
効率的で、製品のばらつきが小さい製造を行うことがで
きるので、歩留まりの向上を図ることができる。
【００５２】上記の半導体基板の製造方法によれば、単
結晶基板と同程度の欠陥の少ない極めて高品質な単結晶
半導体層を得ることができるため、半導体基板上に高速
なデバイスを形成することが可能になる。加えて、この
単結晶半導体層へのデバイスの形成においては従来から
用いられている単結晶基板へのプロセスが適用可能であ
るため、何ら新たなプロセスを追加することなく高性能
な半導体デバイスを形成することができる。そのため、
本発明に係る半導体基板の製造方法を採用するならば、
半導体デバイスの製造プロセスにおけるコストの増加を
抑制することができる。
【００５３】また、ＳＯＩ構造を有する半導体基板の単
結晶半導体層の厚さを任意の位置で制御して半導体基板
を製造することができるため、例えば本発明の半導体基
板の製造方法を適用して液晶装置を作製する場合におい
ては、半導体基板の画素が形成される領域と周辺回路が
形成される領域の単結晶半導体層の厚さをそれぞれ独立
して決定して形成することができる。すなわち、画素形
成領域においては、単結晶半導体層を薄く形成すること
により、画素を駆動する半導体デバイスにおいて光の照
射により励起される電子正孔対の生成を抑制してリーク
電流を抑えることができる。また、周辺の駆動回路が形
成される領域においては、単結晶半導体層を厚く形成す
ることによりシート抵抗を小さくすることができるの
で、大電流駆動、高周波駆動される駆動回路の形成に有
利である。
【００５４】また、上記の半導体基板の製造方法によれ
ば、単結晶半導体層の厚さの調整をイオン注入工程で自
在に行うことができるので、一様な厚さの単結晶半導体
層を形成した後に必要な部分の層厚を薄くする手法と比
較して工数を削減することが可能になり、ＳＯＩ構造を
有する半導体基板の製造コストの低減が図れる。
【００５５】本実施の形態においては、図１（ｂ）に示
すように、一様な厚さを有するイオン遮蔽材３を絶縁膜
２上に形成する例を示したが、イオン遮蔽材３の外端部
の形状を、最外端に向かって細くなるテーパー状にして
用いることもできる。このような形状のイオン遮蔽材３
を用いるならば、イオン注入層１ａの深さが変化する境
界部分を垂直な段差ではなく、ある程度の傾斜角度を有
して深さが変化するような形状とすることができる。す
なわち、前記単結晶半導体基板１の分離に際して半導体
層の面に垂直な面で分離される部分がなくなるため、単
結晶半導体基板１の分離がより容易なものとなり、分離
の際の不良の発生を抑えて製品の歩留まりの向上を図る
ことができる。
【００５６】また、図１（ｂ）に示す工程においては、
部位により厚さの異なるイオン遮蔽材３を用いることも
できる。このような構造のイオン遮蔽材３を用いるなら
ば、部位によって厚さの異なる、より複雑な形状のイオ
ン注入層を形成することができるため、より複雑な形状
を有する単結晶半導体層１ｃを形成することが可能にな
る。
【００５７】また、イオン遮蔽材３を介してイオン注入
を行った後にイオン遮蔽材３を除去し、更にもう一度イ
オン注入を行うことにより、イオン注入層１ａ、１ｂの
深さを変化させることもできる。上記に示したいずれの
方法を用いるにしても、本発明によればイオン注入層１
ａ、１ｂの深さを部位により制御することができる。
【００５８】本実施の形態においては、単結晶半導体層
の層厚を制御する手法について説明したが、本発明によ
れば、単結晶半導体層の面内における形状も同時に制御
することが可能である。すなわち、図１（ｂ）に示すイ
オン遮蔽材３の面内における形状を変化させることによ
り、形成される単結晶半導体層１ｃの面内の形状を変化
させることができる。例えば、絶縁膜２上にレジストを
塗布し、このレジストをパターニングすることによって
形成されたレジストパターンをイオン遮蔽材３として用
いることにより、イオン注入層の面内の形状を制御する
ことができる。より具体的な例を挙げるならば、単結晶
半導体層にＴＦＴ（薄膜トランジスタ）を形成する場合
には、ソース／ドレイン領域を形成するために半導体層
をパターニングする必要があるが、本発明によれば、半
導体層を予めソース／ドレイン領域が形成可能な形状に
半導体層をパターニングしておくことができる。これに
より、ＴＦＴなどの半導体デバイスを半導体層に形成す
る工程を簡略化することが可能になる。尚、このイオン
遮蔽材３のパターニングは、イオン遮蔽材３としてレジ
スト以外の材料を用いる場合であっても、公知のリソグ
ラフィ技術やエッチング技術を用いることにより行うこ
とが可能であり、複数の材料を組み合わせてイオン遮蔽
材３を形成するならば、より複雑な形状を有する単結晶
半導体層１ｃを形成することが可能になる。
【００５９】（液晶装置）以下に、本発明の半導体基板
の製造方法により製造された半導体基板を用いた電気光
学装置の好適な例である液晶装置について、図２〜図７
を参照して説明する。図２は、本例の液晶装置の画像表
示領域を構成する複数の画素における各種素子、配線等
の等価回路である。図３は、第１スイッチング素子の一
例であるＴＦＴとともにデータ線、走査線、画素電極な
どが形成されたＴＦＴアレイ基板における隣接する複数
の画素群の平面図である。図４の左側はＴＦＴ部を示す
図２のＢ−Ｂ’線に沿う断面図であり、同右側は蓄積容
量を示す図２のＡ−Ａ’線に沿う断面図である。図５
は、ＴＦＴアレイ基板２７をその上に形成された各構成
要素とともに対向基板３５の側から見た平面図である。
図６は、第２スイッチング素子の一例である駆動回路等
の周辺回路を構成するＴＦＴの構成を示す平面図であ
る。尚、以下の各図面においては、各層や各部材を図面
上で認識可能な程度の大きさとするため、各層や各部材
ごとに縮尺を異ならしめてある。
【００６０】図２に示すように、本例の液晶装置の画像
表示領域を構成するマトリクス状に配置された複数の画
素は、画素電極２１と当該画素電極２１を制御するため
の第１スイッチング素子としてのＴＦＴ２２がマトリク
ス状に複数形成されており、画像信号を供給するデータ
線２３（信号線）が当該ＴＦＴ２２のソース領域に電気
的に接続されている。データ線２３に書き込む画像信号
Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても
構わないし、相隣接する複数のデータ線２３同士に対し
て、グループ毎に供給するようにしても良い。また、Ｔ
ＦＴ２２のゲート電極に走査線２４（信号線）が電気的
に接続されており、所定のタイミングで走査線２４に対
してパルス的に操作信号Ｇ１、Ｇ２、…、Ｇｍを、この
順に線順次で印加するように構成されている。画素電極
２１は、ＴＦＴ２２のドレイン領域に電気的に接続され
ており、（第１）スイッチング素子であるＴＦＴ２２を
一定期間だけそのスイッチを閉じることにより、データ
線２３から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを
所定のタイミングで液晶に書き込む。
【００６１】画素電極２１を介して液晶に書き込まれた
所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基
板（後述する）に形成された対向電極（後述する）との
間で一定期間保持される。ここで、保持された画像信号
がリークするのを防ぐために、画素電極２１と対向電極
との間に形成される液晶容量と並列に蓄積容量部２５を
付加する。符号２６は、蓄積容量を成すＭＯＳトランジ
スタのゲート線に相当する容量線である。この蓄積容量
部２５により、画素電極２１の電圧はソース電圧が印加
された時間よりも３桁も長い時間だけ保持される。これ
により、保持特性はさらに改善され、コントラスト比の
高い液晶装置を実現することができる。尚、蓄積容量部
を形成する方法としては、容量線２６を設ける代わり
に、前段の走査線２４との間で容量を形成しても良い。
【００６２】図３に示すように、液晶装置の一方の基板
をなすＴＦＴアレイ基板２７上には、インジウム錫酸化
物（ＩＴＯ）等の透明導電膜からなる複数の画素電極２
１（輪郭を破線で示す）がマトリクス状に配置されてお
り、画素電極２１の紙面縦方向に延びる辺に沿ってデー
タ線２３（輪郭を２点鎖線で示す）が設けられ、紙面横
方向に延びる辺に沿って走査線２４及び容量線２６（と
もに輪郭を実線で示す）が設けられている。本例の液晶
装置において単結晶シリコン層からなる半導体層２８
（輪郭を１点鎖線で示す）は、データ線２３と走査線２
４の交差点の近傍でＵ字状に形成され、そのＵ字状部２
８ａの一端が隣接するデータ線２３の方向（紙面右方
向）及び当該データ線２３に沿う方向（紙面上方向）に
長く延びている。半導体層２８のＵ字状部２８ａの両端
にはコンタクトホール２９、３０が形成されており、一
方のコンタクトホール２９はデータ線２３と半導体層２
８のソース領域とを電気的に接続するソースコンタクト
ホールとなり、他方のコンタクトホール３０はドレイン
電極３１（輪郭を２点鎖線で示す）と半導体層２８のド
レイン領域とを電気的に接続するドレインコンタクトホ
ールとなっている。ドレイン電極３１上のドレインコン
タクトホール３０が設けられた側の端部には、ドレイン
電極３１と画素電極２１とを電気的に接続するための画
素コンタクトホール３２が形成されている。
【００６３】図３に示す本例のＴＦＴ２２は、ｎチャネ
ル型ＴＦＴであって、半導体層２８のＵ字状部２８ａ
が、走査線２４と交差しており、半導体層２８と走査線
２４が２回交差していることになるため、１つの半導体
層上に２つのゲートを有するＴＦＴ、いわゆるデュアル
ゲート型ＴＦＴを構成している。また、容量線２６は走
査線２４に沿って紙面横方向に並ぶ画素を貫くように延
びるとともに、分岐した一部２６ａがデータ線２３に沿
って長く延びる半導体層２８と容量線２６とによって蓄
積容量部２５が形成されている。
【００６４】本例の液晶装置は、図４に示すように一対
の透明基板３３、３４を有しており、その一方の基板を
なすＴＦＴアレイ基板２７と、これに対向配置される他
方の基板をなす対向基板３５とを備え、これら基板２
７、３５間に液晶３６が挟持されている。透明基板３
３、３４は、例えばガラス基板や石英基板からなるもの
である。
【００６５】図４の左側に示すＴＦＴ部においては、Ｔ
ＦＴアレイ基板２７上に下地絶縁膜３７が設けられ、下
地絶縁膜３７上には、例えば層厚５０ｎｍ程度の単結晶
シリコン層からなる半導体層２８が設けられ、この半導
体層２８を覆うように膜厚５０〜１５０ｎｍ程度のゲー
ト絶縁膜をなす絶縁薄膜３８が全面に形成されている。
下地絶縁膜３７上には各画素電極２１をスイッチング制
御するＴＦＴ２２が設けられ、ＴＦＴ２２は、タンタル
等の金属からなる走査線２４、当該走査線２４からの電
解によりチャネルが形成される半導体層２８のチャネル
領域３９、走査線２４と半導体層２８とを絶縁するゲー
ト絶縁膜をなす絶縁薄膜３８、アルミニウム等の金属か
らなるデータ線２３、半導体層２８のソース領域４０及
びドレイン領域４１を備えている。
【００６６】図４の右側に示す蓄積容量部２５の部分に
おいて、ＴＦＴアレイ基板２７上には下地絶縁膜３７が
設けられ、下地絶縁膜３７上には半導体層２８が設けら
れ、この半導体層２８を覆うように絶縁薄膜３８（誘電
体膜）が全面に形成されている。絶縁薄膜３８上に、走
査線２４と同一レイヤーの金属からなる容量線２６が形
成され、容量線２６を覆うように第１層間絶縁膜４２が
全面に形成されている。第１層間絶縁膜４２上にドレイ
ン電極３１が形成されている。そして、第２層間絶縁膜
４３を貫通してドレイン電極３１表面に達する画素コン
タクトホール３２が設けられ、画素コンタクトホール３
２の部分でドレイン電極３１に電気的に接続されるＩＴ
Ｏ等の透明導電膜からなる画素電極２１が設けられてい
る。尚、第２層間絶縁膜４３は平坦化膜として用いられ
るものであり、例えば平坦性の高い樹脂膜の一種である
アクリル膜が２μｍ程度に厚く形成される。
【００６７】他方、対向基板３５上には、例えば、クロ
ム等の金属膜、樹脂ブラックレジスト等からなる第１遮
光膜４４（ブラックマトリクス）が格子状に形成され、
第１遮光膜４４間にはＲ（赤）、Ｇ（緑）、Ｂ（青）の
３原色に対応するカラーフィルタ層４５が形成されてい
る。カラーフィルタ層４５を覆うようにオーバーコート
膜４６が形成され、オーバーコート膜４６上には、画素
電極２１と同様、ＩＴＯ等の透明導電膜からなる対向電
極４７が全面に形成されている。尚、ＴＦＴアレイ基板
２７、対向基板３５ともに液晶３６に接する面にはポリ
イミド等からなる配向膜４８、４９がそれぞれ設けられ
ている。
【００６８】図５において、ＴＦＴアレイ基板２７の上
には、シール材５４がその縁に沿って設けられており、
その内側に並行して、遮光性材料からなる周辺見切り５
５が設けられている。シール材５４の外側の領域には、
データ線駆動回路５６および実装端子５７がＴＦＴアレ
イ基板２７の一辺に沿って設けられており、走査線駆動
回路５８が、この一辺に隣接する２辺に沿って設けられ
ている。走査線に供給される走査信号遅延が問題になら
ないのならば、走査線駆動回路５８は片側だけでもよい
ことは言うまでもない。また、データ線駆動回路５６を
画面表示領域の辺に沿って両側に配置してもよい。例え
ば奇数列のデータ線は画面表示領域の一方の辺に沿って
配設されたデータ線駆動回路から画像信号を供給し、偶
数列のデータ線は前記画面表示領域の反対側の辺に沿っ
て配設されたデータ線駆動回路から画像信号を供給する
ようにしてもよい。このようにデータ線２３を櫛歯状に
駆動するようにすれば、データ線駆動回路の占有面積を
拡張することができるため、複雑な回路を構成すること
が可能となる。更にＴＦＴアレイ基板２７の残る一辺に
は、画面表示領域の両側に設けられた走査線駆動回路５
８間を結ぶための複数の配線５９が設けられている。ま
た、対向基板３５のコーナー部の少なくとも１箇所に
は、ＴＦＴアレイ基板２７と対向基板３５との間で電気
的導通をとるための上下導通材６１が設けられている。
そして、シール材５４とほぼ同じ輪郭を有する対向基板
３５が当該シール材５４によりＴＦＴアレイ基板２７に
固着されている。
【００６９】図６は、図５に示す走査線駆動回路５８お
よびデータ線駆動回路５６等の周辺回路を構成する第２
スイッチング素子の一例としてのＴＦＴの構成を示す平
面図である。この図において、周辺回路を構成するＴＦ
Ｔは、ｐチャネル型のＴＦＴ６２ｐとｎチャネル型のＴ
ＦＴ６２ｎとからなる相補型ＴＦＴ６２として構成され
ている。ＴＦＴ６２ｐとＴＦＴ６２ｎを構成する半導体
層７０（輪郭を点線で示す）は、基板上に形成された下
地絶縁膜３７を介して島状に形成されており、この半導
体層７０にはチャネル領域等が形成されている。ＴＦＴ
６２ｐ及びＴＦＴ６２ｎには、高電位線７１と低電位線
７２がコンタクトホール６３及び６４を介して半導体層
７０に形成されたソース領域に電気的にそれぞれ接続さ
れており、入力配線６６がゲート電極６５にそれぞれ接
続されており、出力配線６７がコンタクトホール６８及
び６９を介して半導体層７０に形成されたドレイン領域
に電気的にそれぞれ接続されている。
【００７０】以上の構成の液晶装置においては、図３及
び図４に示す画素を構成するＴＦＴ２２の半導体層２８
の層厚が、図５に示すデータ線駆動回路５６及び走査線
駆動回路５８を構成するＴＦＴ６２の半導体層７０より
も薄くなるように形成されたＴＦＴアレイ基板２７が用
いられている。これにより、画素の半導体層２８におい
ては、外部からの光の照射による電子正孔対の生成量を
低減できることにより、リーク電流による誤動作等を防
止することができる。また、駆動回路５６、５８の半導
体層７０においては、半導体層が厚いためにシート抵抗
が減少するので、上記駆動回路５６、５８の大電流駆
動、高周波駆動が可能になり、より高性能な液晶表示装
置を提供することができる。
【００７１】また、上記の液晶装置には本発明にかかる
半導体基板が適用されているが、先述の支持基板と絶縁
膜との間に熱伝導性膜を挿入した構成の半導体基板を用
いることもできる。このような構成の半導体基板を用い
て液晶装置を構成するならば、例えば、大電流駆動、高
周波駆動される駆動回路５６、５８から発生する熱を、
この熱伝導性膜へと効率的に排出することができるの
で、誤動作を防止することができ、より信頼性の高い液
晶装置とすることができる。また、上記の熱伝導性膜を
遮光性材料で構成することにより、画素や駆動回路を構
成する半導体装置への外部からの光の照射による光リー
ク電流の生成を防ぐことができるので、さらに信頼性の
高い液晶装置とすることができる。
【００７２】上記の液晶装置のＴＦＴアレイ基板２７上
には、更に製造途中や出荷時の当該液晶装置の品質、欠
陥等を検査するための検査回路等を形成してもよい。ま
た、対向基板３５の投射光が入射する側及びＴＦＴアレ
イ基板２７の出射光が出射する側には各々、例えばＴＮ
（ツイステッドネマティック）モード、ＳＴＮ（スーパ
ーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴ
Ｎ）モード等の動作モードや、ノーマリーホワイトモー
ド／ノーマリーブラックモードの別に応じて、偏光フィ
ルム、位相差フィルム、偏光手段などが所定の方向で配
置される。
【００７３】以上説明した液晶装置は、例えばカラー液
晶プロジェクタ（投射型表示装置）に適用される場合に
は、３枚の液晶装置がＲＧＢ用のライトバルブとして各
々用いられ、各パネルには各々ＲＧＢ色分解用のダイク
ロイックミラーを介して分解された各色の光が投射光と
して各々入射されることになる。従って、その場合には
上記実施の形態で示したように、対向基板３５に、カラ
ーフィルタは設けられていない。しかしながら、対向基
板３５において画素電極に対向する所定領域にＲＧＢの
カラーフィルタをその保護膜とともに形成してもよい。
このような構成とするならば、液晶プロジェクタ以外の
直視型や反射型のカラー液晶テレビなどのカラー液晶装
置に各実施の形態における液晶装置を適用することがで
きる。更に、対向基板３５上に１画素に１個対応するよ
うにマイクロレンズを形成してもよい。このようにすれ
ば、入射光の集光効率を向上させることができるので、
明るい液晶装置が実現できる。更にまた、対向基板３５
上に、何層もの屈折率の相違する干渉層を堆積すること
で、光の干渉を利用してＲＧＢ色を作り出すダイクロイ
ックフィルタを形成してもよい。このダイクロイックフ
ィルタ付き対向基板によれば、より明るいカラー液晶装
置が実現できる。
【００７４】（電子機器）更に、本発明の液晶装置は、
様々な電子機器に用いることが可能である。
【００７５】このような構成の電子機器の一例として、
図７に示す液晶プロジェクタを挙げることができる。あ
るいは携帯電話、ワードプロセッサ、テレビ、ビューフ
ァインダ型又はモニタ直視型のビデオテープレコーダ、
電子手帳、電子卓上計算機、カーナビゲーション装置、
ＰＯＳ端末、タッチパネルを備えた装置などを挙げるこ
とができる。
【００７６】図７は、投写型表示装置の要部を示す概略
構成図である。図中、１１０は光源、１１３，１１４は
ダイクロイックミラー、１１５，１１６，１１７は反射
ミラー、１１８，１１９，１２０はリレーレンズ、１２
２，１２３，１２４は本発明の液晶装置を用いた液晶ラ
イトバルブ、１２５はクロスダイクロイックプリズム、
１２６は投写レンズを示す。光源１１０はメタルハライ
ド等のランプ１１１とランプの光を反射するリフレクタ
１１２とからなる。青色光・緑色光反射のダイクロイッ
クミラー１１３は、光源１１０からの白色光束のうちの
赤色光を透過させるとともに、青色光と緑色光とを反射
する。透過した赤色光は反射ミラー１１７で反射され
て、赤色光用液晶ライトバルブ１２２に入射される。一
方、ダイクロイックミラー１１３で反射された色光のう
ち緑色光は緑色光反射のダイクロイックミラー１１４に
よって反射され、緑色光用液晶ライトバルブ１２３に入
射される。一方、青色光は第２のダイクロイックミラー
１１４も透過する。青色光に対しては、長い光路による
光損失を防ぐため、入射レンズ１１８、リレーレンズ１
１９、出射レンズ１２０を含むリレーレンズ系からなる
導光手段１２１が設けられ、これを介して青色光が青色
光用液晶ライトバルブ１２４に入射される。
【００７７】各ライトバルブにより変調された３つの色
光はクロスダイクロイックプリズム１２５に入射する。
このプリズムは４つの直角プリズムが貼り合わされ、そ
の内面に赤光を反射する誘電体多層膜と青光を反射する
誘電体多層膜とが十字状に形成されている。これらの誘
電体多層膜によって３つの色光が合成されて、カラー画
像を表す光が形成される。合成された光は、投写光学系
である投写レンズ１２６によってスクリーン１２７上に
投写され、画像が拡大されて表示される。この各液晶ラ
イトバルブには本発明の液晶装置が用いられる。
【００７８】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。
【００７９】
【発明の効果】以上、詳細に説明したように、本発明の
半導体基板の製造方法によれば、単結晶半導体層の厚さ
を層内で異ならしめた半導体基板が得られる。
【００８０】また本発明によれば、上記の半導体基板の
製造方法を適用した液晶装置が得られる。
【００８１】また本発明によれば、上記の液晶装置を適
用した電子機器が得られる。
【図面の簡単な説明】
【図１】 図１は、本発明に係る半導体基板の製造工程
を示す断面構成図である。
【図２】 図２は、本発明に係る液晶装置の等価回路図
である。
【図３】 図３は、本発明に係る液晶装置の画素構成を
示す拡大平面図である。
【図４】 図４は、図３のＡ−Ａ'線及びＢ−Ｂ'線に沿
う断面図である。
【図５】 図５は、本発明に係る液晶装置の全体構成を
示す平面図である。
【図６】 図６は、本発明の液晶装置の周辺回路に用い
られるＴＦＴの拡大平面図である。
【図７】 図７は、本発明の液晶装置を用いた電子機器
である投射型表示装置の構成例を示すブロック図であ
る。
【符号の説明】
１ 半導体基板 １ａ、１ｂ イオン注入層 １ｃ 単結晶半導体層 ２、６ 絶縁膜 ３ イオン遮蔽材 ４ イオン ５ 支持基板 ７ 半導体基板 ２１ 画素電極 ２２ 薄膜トランジスタ（ＴＦＴ：第１スイッチング素
子） ６２ 薄膜トランジスタ（ＴＦＴ：第２スイッチング素
子） ２３ データ線 ２４ 走査線 ２５ 蓄積容量部 ２６ 容量線 ２７ ＴＦＴアレイ基板 ２８、７０ 半導体層 ３５ 対向基板 ３６ 液晶 ３８ 絶縁薄膜（誘電体膜）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３３８ Ｇ０２Ｆ 1/136 ５００ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１８Ｄ 21/336 ６２６Ｃ ６２７Ｄ Ｆターム(参考） 2H090 HC12 JA03 JA19 JB04 JC07 JC14 JC17 JD15 JD18 KA05 KA08 LA04 LA05 2H092 GA59 JA23 JA25 JA29 JA38 JA42 JA46 JB13 JB23 JB32 JB51 JB57 JB63 JB69 KA03 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA25 PA01 PA06 PA09 QA07 QA10 RA05 5C094 BA03 BA43 CA19 DA15 EA04 EA05 EA07 EB02 EB05 FB14 FB15 FB19 5F110 AA01 BB02 BB04 CC02 DD02 DD03 DD05 DD13 DD17 EE04 GG02 GG12 GG25 NN46 NN72 NN73 QQ17 5G435 AA17 BB12 BB15 BB17 DD06 GG02 GG08 GG23 LL15

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の一面に絶縁膜を形成する工
    程と、前記半導体基板の絶縁膜上に所定の形状を有する
    イオン遮蔽材を形成する工程と、 前記半導体基板の絶縁膜が形成されている側から前記半
    導体基板中にイオンを注入してイオン注入層を形成する
    工程と、 前記イオン遮蔽材を除去して前記半導体基板の絶縁膜と
    支持基板とを貼り合わせる工程と、 前記半導体基板を前記イオン注入層の部分で分離する工
    程とを含むことを特徴とする半導体基板の製造方法。
  2. 【請求項２】 前記半導体基板を前記イオン注入層の部
    分で分離する工程が、前記イオン注入層におけるイオン
    濃度のピーク位置で前記半導体基板を分離する工程であ
    ることを特徴とする請求項１に記載の半導体基板の製造
    方法。
  3. 【請求項３】 前記イオン遮蔽材を形成する工程が、レ
    ジストまたは酸化膜からなるイオン遮蔽材を前記半導体
    基板の絶縁膜上に形成する工程と、前記イオン遮蔽材を
    所定の形状にパターニングする工程とを含むことを特徴
    とする請求項１または２に記載の半導体基板の製造方
    法。
  4. 【請求項４】 前記イオン遮蔽材の外端部の形状が、最
    外端に向かって細くなるテーパー状であることを特徴と
    する請求項１ないし３に記載の半導体基板の製造方法。
  5. 【請求項５】 前記単結晶半導体基板が、単結晶シリコ
    ンからなることを特徴とする請求項１ないし４に記載の
    半導体基板の製造方法。
  6. 【請求項６】 前記支持基板が光透過性材料からなるこ
    とを特徴とする請求項１ないし５に記載の半導体基板の
    製造方法。
  7. 【請求項７】 前記光透過性材料がガラスからなること
    を特徴とする請求項６に記載の半導体基板の製造方法。
  8. 【請求項８】 前記光透過性材料が石英からなることを
    特徴とする請求項６に記載の半導体基板の製造方法。
  9. 【請求項９】 支持基板と、該支持基板の表面に張り合
    わされた絶縁膜と、該絶縁膜上に形成された単結晶半導
    体層とを有する半導体基板であって、前記単結晶半導体
    層が、その層内において異なる厚さを有する構造である
    ことを特徴とする半導体基板。
  10. 【請求項１０】 支持基板と、対向基板との間に電気光
    学物質を挟持してなり、前記支持基板の単結晶半導体層
    の画像表示領域に画素配列に対応してマトリクス状に配
    置された複数の第１スイッチング素子と、 前記画像表示領域の周辺に位置する周辺領域に配置され
    ており、周辺回路を少なくとも部分的に構成する複数の
    第２スイッチング素子とを備え、 前記第１スイッチング素子を構成する画像表示領域の単
    結晶半導体層の厚さが、前記第２スイッチング素子を構
    成する周辺領域の単結晶半導体層よりも薄いことを特徴
    とする電気光学装置。
  11. 【請求項１１】 前記周辺回路が駆動回路であることを
    特徴とする請求項９に記載の電気光学装置。
  12. 【請求項１２】 光源と、前記光源から出射される光が
    入射されて画像情報に対応した変調を施す請求項１０に
    記載の電気光学装置と、前記電気光学装置により変調さ
    れた光を投射する投射手段とを具備することを特徴とす
    る電子機器。
JP2000315822A 2000-10-16 2000-10-16 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 Withdrawn JP2002124652A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000315822A JP2002124652A (ja) 2000-10-16 2000-10-16 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
US09/970,766 US6852653B2 (en) 2000-10-16 2001-10-05 Method of manufacturing semiconductor substrate, semiconductor substrate, electro-optical apparatus and electronic equipment
US10/307,297 US20030116802A1 (en) 2000-10-16 2002-12-02 Method of manufacturing semiconductor substrate, semiconductor substrate, electro-optical apparatus and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000315822A JP2002124652A (ja) 2000-10-16 2000-10-16 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器

Publications (1)

Publication Number Publication Date
JP2002124652A true JP2002124652A (ja) 2002-04-26

Family

ID=18794865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000315822A Withdrawn JP2002124652A (ja) 2000-10-16 2000-10-16 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器

Country Status (2)

Country Link
US (2) US6852653B2 (ja)
JP (1) JP2002124652A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157952A (ja) * 2005-12-05 2007-06-21 Sumco Corp 貼合せ基板の製造方法及びこの方法により製造された貼合せ基板
JP2009157367A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
JP2012507868A (ja) * 2008-10-30 2012-03-29 コーニング インコーポレイテッド 有向表面剥離を用いる絶縁体上半導体構造作成方法及び装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
FR2847077B1 (fr) * 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP2008204966A (ja) * 2005-05-23 2008-09-04 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
JP2007058172A (ja) * 2005-07-28 2007-03-08 Mitsubishi Electric Corp 遮光膜付き基板、カラーフィルタ基板及びこれらの製造方法、並びに遮光膜付き基板を備えた表示装置。
US7486854B2 (en) * 2006-01-24 2009-02-03 Uni-Pixel Displays, Inc. Optical microstructures for light extraction and control
JP5041714B2 (ja) * 2006-03-13 2012-10-03 信越化学工業株式会社 マイクロチップ及びマイクロチップ製造用ｓｏｉ基板
US20090020838A1 (en) 2007-07-17 2009-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for reducing optical cross-talk in image sensors
CN102645785B (zh) 2012-02-24 2014-08-13 京东方科技集团股份有限公司 一种彩膜基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04181227A (ja) * 1990-04-27 1992-06-29 Seiko Instr Inc 半導体装置及びその製造方法
JPH07215800A (ja) * 1993-12-23 1995-08-15 Commiss Energ Atom 半導体材料支持体上へのレリーフ構造の製造方法
JPH10125879A (ja) * 1996-10-18 1998-05-15 Sony Corp 張り合わせｓｏｉ基板、その作製方法及びそれに形成されたｍｏｓトランジスター

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770524B2 (ja) * 1987-08-19 1995-07-31 富士通株式会社 半導体装置の製造方法
JPH0425114A (ja) * 1990-05-21 1992-01-28 Matsushita Electron Corp レジストパターン形成方法
JPH04346418A (ja) 1991-05-24 1992-12-02 Canon Inc 半導体基材の作製方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2850072B2 (ja) * 1992-05-13 1999-01-27 セイコーインスツルメンツ株式会社 半導体装置
JPH06204162A (ja) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp 半導体装置の製造方法および該方法に用いられるレジスト組成物
JP3108296B2 (ja) 1994-01-26 2000-11-13 三洋電機株式会社 表示装置の製造方法
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US6027988A (en) 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US5973358A (en) 1997-07-01 1999-10-26 Citizen Watch Co., Ltd. SOI device having a channel with variable thickness
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3943245B2 (ja) 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JP4312851B2 (ja) 1998-04-27 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2001230315A (ja) 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04181227A (ja) * 1990-04-27 1992-06-29 Seiko Instr Inc 半導体装置及びその製造方法
JPH07215800A (ja) * 1993-12-23 1995-08-15 Commiss Energ Atom 半導体材料支持体上へのレリーフ構造の製造方法
JPH10125879A (ja) * 1996-10-18 1998-05-15 Sony Corp 張り合わせｓｏｉ基板、その作製方法及びそれに形成されたｍｏｓトランジスター

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157952A (ja) * 2005-12-05 2007-06-21 Sumco Corp 貼合せ基板の製造方法及びこの方法により製造された貼合せ基板
JP2009157367A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
US8802462B2 (en) 2007-12-03 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2012507868A (ja) * 2008-10-30 2012-03-29 コーニング インコーポレイテッド 有向表面剥離を用いる絶縁体上半導体構造作成方法及び装置
KR101568898B1 (ko) * 2008-10-30 2015-11-12 코닝 인코포레이티드 방향성 박리를 사용한 반도체 온 절연체 구조를 생성하기 위한 방법 및 장치

Also Published As

Publication number Publication date
US20030116802A1 (en) 2003-06-26
US6852653B2 (en) 2005-02-08
US20020047159A1 (en) 2002-04-25

Similar Documents

Publication Publication Date Title
US6232142B1 (en) Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device
KR100505804B1 (ko) 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기
KR100490496B1 (ko) 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기
JP3575402B2 (ja) 電気光学装置の製造方法、電気光学装置及び電子機器
JP2002170942A (ja) Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2005203596A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
JP2001343912A (ja) 電気光学装置、その製造方法および電子機器
JP2007102054A (ja) 電気光学装置及びその製造方法、電子機器、並びに半導体装置
JP2002124652A (ja) 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
JP3997682B2 (ja) 電気光学装置の製造方法及び電気光学装置
JP2003172950A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2001257355A (ja) 電気光学基板、電気光学装置及び電子機器
JP2000221541A (ja) 電気光学装置の製造方法、電気光学装置及び電子機器
JP4366953B2 (ja) 複合半導体基板の製造方法
JP2001343913A (ja) 電気光学装置、その製造方法および電子機器
JP2002353466A (ja) 電気光学装置の製造方法および電気光学装置
JP4366954B2 (ja) 複合半導体基板の製造方法
JP4701487B2 (ja) 電気光学装置用基板の製造方法
JP2005275179A (ja) 反射型液晶装置及び投射型表示装置、並びに電子機器
JP2003142667A (ja) 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
JP4320533B2 (ja) 半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器
JP4843840B2 (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP4366983B2 (ja) 複合半導体基板の製造方法
JP4556376B2 (ja) 半導体基板の製造方法
JP2003142665A (ja) 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110526