JP4320533B2

JP4320533B2 - 半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器

Info

Publication number: JP4320533B2
Application number: JP2002251123A
Authority: JP
Inventors: 潤齊藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-08-29
Filing date: 2002-08-29
Publication date: 2009-08-26
Anticipated expiration: 2022-08-29
Also published as: JP2004095621A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板、半導体基板の製造方法、この半導体基板を備えた電気光学装置、この電気光学装置を備えた電子機器に関するもので、特に半導体基板上に形成する半導体装置の構成に関するものである。
【０００２】
【従来の技術】
絶縁体層上に設けられたシリコン層を半導体装置の形成に利用するＳＯＩ（Silicon On Insulator）技術は、α線耐性、ラッチアップ特性、あるいはショートチャネルの抑制効果など、通常の単結晶シリコン基板では達成し得ない優れた特性を示すため、半導体装置の高集積化を目的として開発が進められている。
【０００３】
最近では、１００ｎｍ以下の厚さにまで薄膜化されたＳＯＩ層にデバイスを形成したものによって、優れたショートチャネル抑制効果が見いだされている。また、このようにして形成されたＳＯＩデバイスは、放射線耐性に優れるため高信頼性を備えるとともに、寄生容量の低減による素子の高速化や低消費電力化を図れるなどの優れた点を備えている。
【０００４】
このようなＳＯＩ構造を形成する方法として、単結晶シリコン基板の貼り合わせによるＳＯＩ基板の製造方法がある。一般に貼り合わせ法と呼ばれるこの方法は、単結晶シリコン基板と支持基板とを貼り合わせた後、７００〜１２００℃程度の熱処理によって貼り合わせ強度を強化し、次に単結晶シリコン基板を研削や研磨、またはエッチングによって薄膜化することにより、単結晶シリコン層を支持基板上に形成するものである。この手法では、単結晶シリコン基板を直接、薄膜化するので、シリコン薄膜の結晶性に優れ、高性能のデバイスを作成できる。
【０００５】
また、この貼り合わせ法を応用したものとして、単結晶シリコン基板に水素イオンを注入し、これを支持基板と貼り合わせた後、４００〜６００℃程度の熱処理によって薄膜シリコン層を単結晶シリコン基板の水素注入領域から分離し、次に１１００℃程度までの熱処理で貼り合わせ強度を上げる手法（M. Bruel et al., Electrochem. Soc. Proc. Vol.97-27, p.3）や、表面を多孔質化したシリコン基板上に単結晶シリコン層をエピタキシャル成長させ、これを支持基板と貼り合わせた後にシリコン基板を除去し、多孔質シリコン層をエッチングすることにより支持基板上にエピタキシャル単結晶シリコン薄膜を形成する手法（特開平４−３４６４１８号公報）などが知られている。
【０００６】
貼り合わせ法によるＳＯＩ基板は通常のバルク半導体基板（半導体集積回路）と同様に、様々なデバイスの作製に用いることができるが、従来のバルク基板と異なる点として、支持基板に様々な材料を使用することが可能である点を挙げることができる。すなわち、支持基板としては、通常のシリコン基板はもちろんのこと、透明な石英基板、あるいはガラス基板などを用いることができる。従って、透明な基板上に単結晶シリコン薄膜を形成することによって、光透過性を必要とするデバイス、例えば、透過型の液晶装置などの電気光学装置においても、アクティブマトリクス基板上に、結晶性に優れた単結晶シリコン層を用いて高性能なトランジスタ素子を形成することができる。すなわち、画素電極を駆動する画素スイッチング用ＭＩＳ形トランジスタや、画像表示領域の周辺領域で駆動回路を構成する駆動回路用ＭＩＳ形トランジスタを単結晶シリコン層であるＳＯＩ層に形成することにより表示の微細化、高速化を図ることができる。
【０００７】
【発明が解決しようとする課題】
ここで、画像表示領域で画素スイッチング用ＭＩＳ形トランジスタを構成する単結晶シリコン層は、光リーク電流を抑制するために薄く形成することが好ましい。これに対して、駆動回路用ＭＩＳ形トランジスタには高速動作が求められることから、駆動回路用ＭＩＳ形トランジスタを構成する単結晶シリコン層についてはシート抵抗を小さくしておくことが好ましく、したがって画像表示領域の周辺領域では単結晶シリコン層は厚く形成しておくことが好ましい。
【０００８】
しかしながら、従来の製造方法では、単結晶シリコン層の厚さが一定の半導体基板しか作製することができない。このため、単結晶シリコン層全体を画像表示領域で要求される例えば１００ｎｍ以下程度の厚さに形成すると、周辺の駆動回路の動作速度が低下する。逆に、駆動回路での高速動作を達成するために単結晶シリコン層全体を例えば２００ｎｍ程度の厚さで形成した場合には、画素スイッチング用ＭＩＳ形トランジスタで光リーク電流の影響が大きくなる。
【０００９】
そこで、単結晶シリコン基板の表面を選択的に酸化した後、この表面酸化によって形成された酸化膜をウエットエッチングにより除去する方法（選択的酸化法）が考えられる。この方法によれば、酸化膜を除去した後の状態において、酸化膜が形成されていた領域では、単結晶シリコン層が薄く残るのに対して、酸化膜が形成されていなかった領域には、単結晶シリコン層が厚く残ることになる。
【００１０】
しかしながら、表面酸化とウエットエッチングを用いる方法を貼り合せ基板に適用すると、ウエットエッチングに用いたエッチング液が単結晶半導体基板と支持基板との間に入り込んで、単結晶半導体基板と支持基板とを貼り合せている酸化膜もエッチング除去してしまう結果、単結晶シリコン基板が支持基板から剥がれてしまうという問題点がある。また、このような表面酸化とウェットエッチングを用いる場合にあっては、支持基板に非常に高温で長時間の熱処理を必要とするため、該支持基板に反りが発生し、表示品位の低下を引き起こしたり、露光装置等のステージ吸着異常等を招いたり、製造工程数が著しく増す等、製造プロセスが極めて煩雑となるため製造コストが増加する場合がある。また、仮に好適な条件で画素表示領域の単結晶シリコン層を薄膜化したとしても、その光リークの抑制効果は完全なものではなく、更なる改善も望まれている。
【００１１】
本発明は、かかる問題点に鑑みてなされたものであって、能動層において光リーク電流の生じ難い構成を備えた半導体基板と、該半導体基板を簡便且つ効果的に製造可能な製造方法と、この半導体基板を備えた電気光学装置、並びに電子機器を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体基板は、支持基板上に第１絶縁層を介して配設された半導体装置を備えてなる半導体基板であって、前記半導体装置と前記支持基板との間に第１遮光層を備え、前記半導体装置は、少なくとも２つの半導体層の間に第２絶縁層を含んでなる構成の積層膜を具備し、該第２絶縁層の上層に形成された上側半導体層を当該半導体装置の能動層として具備するとともに、該第２絶縁層の下層に形成された下側半導体層を第２遮光層として具備することを特徴とする。
【００１３】
このような半導体基板によると、支持基板と半導体装置の間に配設された第１遮光層の他に、半導体装置の能動層（上側半導体層）の下側に第２絶縁層を介して形成された第２遮光層（下側半導体層）を含んでなるため、少なくとも２つの遮光層により当該能動層への光の入射を一層高く防止ないし抑制することが可能となり、該能動層における光リークの発生をより高く防止ないし抑制することが可能となる。しかも、第１遮光層及び第１絶縁層が形成された支持基板上に、所定の膜厚の半導体層を成膜し、これに対して例えば酸素イオン及び／又は窒素イオン等を注入して、該半導体層の内部に酸化物及び／又は窒化物を形成する工程を具備した方法により、簡便に製造することができる。また、この場合、イオン注入条件により、能動層たる上側半導体層の層厚を自由に設計することが可能で、例えば薄く設計することにより上述した光リーク電流が発生し難い構成とすることができ、また、イオンの注入深さも自由に設計することができるため、下側半導体層の層厚も自由に設計でき、ひいては該下側半導体層たる遮光層の層厚を厚く設計することで遮光性を一層高めることが可能となる。
【００１４】
さらに本発明では、前記半導体装置が第１半導体装置と第２半導体装置とを含み、前記第１半導体装置が、前記第１絶縁層上に形成された半導体層を能動層として具備する一方、前記第２半導体装置は、前記第１半導体装置を構成する半導体層と同層の半導体層の内部に前記第２絶縁層を含んでなる構成の前記積層膜を具備し、該第２絶縁層を介して前記上側半導体層及び前記下側半導体層を含むものとすることができる。
【００１５】
この場合、第１半導体装置の能動層たる半導体層（第１半導体層）と同一の半導体層を、その内部に第２絶縁層を形成して、該第２絶縁層を境に上側半導体層と下側半導体層とを形成し、これらの半導体層のうち上側半導体層（第２半導体層）を第２半導体装置の能動層として形成したため、第１半導体装置における半導体層よりも第２半導体装置における半導体層が薄膜な構成となる。したがって、相対的に厚膜の半導体層を備える第１半導体装置は、その半導体層のシート抵抗が相対的に小さく、比較的大きな電流を導通させることが可能で、例えば電気光学装置等にあっては画素周辺の駆動回路用トランジスタ等に適用できる。一方、相対的に薄膜の半導体層を備える第２半導体装置は、その半導体層において光リーク電流が発生し難く、例えば電気光学装置等にあっては画素スイッチング用トランジスタ等に適用できる。
【００１６】
すなわち、上記構成では、半導体基板に形成される半導体装置のうち、大電流、高周波で駆動される半導体装置は、厚い第１半導体層に形成し、低電圧で駆動される半導体装置は、薄い第２半導体層に形成するといった設計を行うことができ、半導体層に形成される個々の半導体装置に対して最適な厚さの半導体層を提供できるので、半導体層に形成される半導体装置の特性を最大限に利用することが可能となる。さらにまた、第１遮光層を例えば第２半導体装置の形成領域に対応して配設することで、第２遮光層との遮光効果と相俟って、当該第２半導体装置における光リークの発生を一層防止ないし抑制することができる。
【００１７】
また、上記構成にあっては、その製造プロセスにおいて、第１半導体装置及び第２半導体装置について共通の半導体層を形成し、第２半導体装置の半導体層に対してのみ酸素イオン及び／又は窒素イオン等を注入することで、該第２半導体装置の半導体層の所定位置に酸化物及び／又は窒化物にて構成される絶縁層（第２絶縁層）を形成することができ、この絶縁層を介して上側に形成された半導体層を第２半導体層として適用することができる。この場合、酸素イオン及び／又は窒素イオン等のイオン注入の条件により、第２絶縁層の形成位置及び層厚を制御すれば、上側半導体層の層厚を制御することが可能となり、ひいては第２半導体装置の特性を制御することも可能となる。また、このような製造プロセスにおいては、基板に大きなダメージを与えるほどの加熱処理を必要とせず、基板における反り発生に基づく表示品位の低下等も生じ難い。
【００１８】
すなわち上記構成において積層膜は、第１半導体装置に形成された半導体層（第１半導体層）と略同一の層厚を備えるものとすることができる。この場合、上述した通り、基板上に半導体層を形成し、第２半導体装置に対応する領域のみに上記イオン注入を行って絶縁層（酸化物層及び／又は窒化物層）を形成するとともに、該イオンの注入領域と非注入領域とでパターニングする方法により、第１半導体装置及び第２半導体装置を得ることが可能で、非常に簡便な方法により半導体層の層厚分離を実現可能となる。なお、積層膜に形成した絶縁層は、半導体層を構成する半導体材料の酸化物及び／又は窒化物を主体として構成されることとなる。なお、本発明において、前記半導体層は例えば単結晶シリコンを用いることができ、その他例えば単結晶ゲルマニウムなどを用いてもよい。
【００１９】
なお、前記半導体装置をトランジスタとした場合、前記能動層はチャネル領域を形成する。この場合、チャネル領域を形成する半導体層の層厚を調整して完全空乏型、並びに部分空乏型のＭＩＳトランジスタの混載によりＣＭＯＳ回路を構成することができるようになる。また、このＣＭＯＳ回路を電気光学装置に適用し、第１半導体装置を周辺回路駆動用トランジスタとして、第２半導体装置を画素スイッチング用トランジスタとして用いることができる。この場合、画素スイッチング用トランジスタを備える画素表示領域においては、チャネル領域を形成する半導体層を薄層化したため、光リークによる電子正孔対の発生を抑制でき、ひいてはチャネル部における電位変化に起因するフリッカ等が発生し難く、優れた表示品位を提供可能となる。また、周辺回路駆動用トランジスタにおいては、チャネル領域を形成する半導体層を厚層化したため、耐電圧が高まり、画素スイッチング用トランジスタに比して大きな電流を導通させることが可能となる。
【００２０】
次に、本発明において第１遮光層は金属膜を主体として構成することができる。具体的には、クロム、ニッケル、タングステン等を主体とするもの、若しくはこれらの酸化膜を主体として構成することができ、例えば支持基板上にスパッタリング等の手法を用いて成膜することができる。
【００２１】
次に、支持基板としては、例えば通常のシリコン基板はもちろんのこと、透明な石英基板、あるいはガラス基板などの透光性基板を用いることができる。従って、透明な基板上に単結晶シリコン層などの半導体層を形成することによって、光透過性を必要とするデバイス、例えば、透過型の液晶装置などの電気光学装置においても、アクティブマトリクス基板上に、半導体層として結晶性に優れた単結晶シリコン層を用いて高性能なトランジスタ素子を形成することができる。
【００２２】
すなわち、電気光学装置において画素電極を駆動する画素スイッチング用ＭＩＳ形トランジスタや、画像表示領域の周辺領域で駆動回路を構成する駆動回路用ＭＩＳ形トランジスタを単結晶シリコン層であるＳＯＩ層に形成することにより表示の微細化、高速化を図ることができる。また、ＳＯＩ構造を形成するために上述のように支持基板上に絶縁体層を介して半導体基板を形成した場合にも、半導体基板に対して表面酸化およびウエットエッチングを行う上記選択的酸化法を採用しなくてもよいため、例えばウエットエッチングに用いたエッチング液が半導体基板と支持基板との間に入り込んで半導体基板と支持基板とを貼り合せている酸化膜もエッチング除去してしまうという問題が生じ難くなる。それ故、貼り合わせ基板において、半導体基板が支持基板から剥がれてしまうという問題を回避することも可能となる。
【００２３】
次に、上記課題を解決するために、本発明の半導体基板の製造方法は、支持基板上に第１絶縁層を介して配設された半導体装置を備えてなる半導体基板の製造方法であって、支持基板上の所定領域に遮光膜を形成する工程と、前記支持基板及び遮光膜を覆うように絶縁膜を形成する工程とを含む支持基板側形成工程と、単結晶シリコン基板に絶縁膜を形成する工程を含む単結晶シリコン基板側形成工程と、前記支持基板と前記単結晶シリコン基板とを、それぞれ形成した絶縁膜が互いに接合面となるように貼り合わせる貼合せ基板生成工程と、前記単結晶シリコン層に酸素イオン及び／又は窒素イオンを選択的に注入するイオン注入工程と、該イオン注入後、単結晶シリコン層をパターニングするパターニング工程と、を含むことを特徴とする。なお、イオン注入を行った後、単結晶シリコン層を熱処理する熱処理工程を含むものとすることもできる。
【００２４】
このような製造方法により、支持基板上に遮光膜及び絶縁層を介して形成された単結晶シリコン基板について、イオン注入のされていない領域と、イオン注入され絶縁層（第２絶縁層）を備える領域とにパターン化することができ、イオン注入されていない単結晶シリコン層を上記半導体基板の第１半導体装置の能動層として適用し、イオン注入された単結晶シリコン層を上記半導体基板の第２半導体装置の能動層として適用することが可能となる。また、結晶性回復等を目的として熱処理を行う場合には、その処理時間は、従来の技術で示した選択的酸化法における熱処理時間よりも短時間で済み、基板に与えるダメージも低減され、しかも該選択的酸化法よりも簡便であるため、本発明の製造方法により、信頼性の高い半導体基板を簡便且つ安価に提供することが可能となる。
【００２５】
次に上述したように、本発明の半導体基板は電気光学装置に適用することができる。すなわち、第２半導体装置を利用して画素スイッチング用ＭＩＳ形トランジスタをマトリクス状に形成するとともに、第１半導体装置を利用して画素スイッチング用ＭＩＳ形トランジスタを駆動するための駆動回路用ＭＩＳ形トランジスタを形成することができる。このように構成すると、画素スイッチング用ＭＩＳ形トランジスタについては、それを構成する半導体層が薄いので、光の入射による光電効果で発生するリーク電流を抑制することができる、また、駆動回路では半導体層のシート抵抗を低く抑えることができるので、大電流駆動や高周波駆動させる状況下においても特性が劣化し難い。それ故、駆動回路用ＭＩＳ形トランジスタについては信頼性を高めることができる。
【００２６】
また、本発明の電気光学装置は、各種の電子機器に用いることができる。すなわち、本発明の電子機器は上記半導体基板を備えた電気光学装置を表示部として具備することを特徴とし、このような電子機器は、その表示部において表示特性に優れた表示を提供することが可能となる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２８】
［実施の形態１］
図１〜図３は、本発明の実施の形態１に係る半導体基板の製造方法を示す工程断面図である。
【００２９】
本実施形態では、図１（Ａ）に示すように、厚さが例えば、７５０μｍの単結晶シリコン基板２００と、石英基板やガラス基板などの支持基板５００とを準備する。
【００３０】
ここで、支持基板５００については、好ましくは窒素ガスなどの不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおいて歪みが発生しないように前処理しておくことが望ましい。すなわち、製造工程おいて処理される最高温度に合わせて、支持基板５００を同じ温度かそれ以上の温度で熱処理しておくことが望ましい。
【００３１】
このように処理された支持基板５００の所定領域（この場合、遮光性を必要とする領域）に、スパッタリング法などにより金属クロム膜（第１遮光膜）５３０を成膜する。続いて、金属クロム膜５３０及び支持基板５００を覆う態様にてスパッタリング法、ＣＶＤ法などにより、シリコン酸化膜、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの絶縁膜５１０を形成する。さらに、この絶縁膜５１０の表面をＣＭＰ法などの方法を用いて研磨して、表面を平坦化しておく。ここで、絶縁膜５１０の膜厚は、例えば、約４００〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。
【００３２】
これに対して、単結晶シリコン基板２００にも絶縁膜２６０を形成しておく。この絶縁膜２６０の形成方法は、特に限定されるものではないが、単結晶シリコン基板２００を熱酸化するほか、ＣＶＤ法により酸化膜を形成する方法などがある。ここで、単結晶シリコン基板２００が厚さ３００μｍ〜９００μｍであれば、絶縁膜２６０は、例えば、４００ｎｍ〜８００ｎｍの厚さとする。
【００３３】
次に、図１（Ｂ）に示すように、単結晶シリコン基板２００と支持基板５００とを絶縁膜２６０、５１０が接合面となるように重ねた状態で、例えば、室温〜２００℃で２時間程度熱処理することにより、図１（Ｃ）に示すように、単結晶シリコン基板２００と支持基板５００とを貼り合わせ、単結晶シリコン基板２００と支持基板５００とが第１絶縁膜５５０（絶縁膜２６０、５１０）を介して貼り合わされるとともに、単結晶シリコン基板２００と支持基板５００との間の所定領域に金属クロム膜５３０を備えた貼り合わせ基板（半導体基板）６０１を形成する。この後、必要に応じて既知の技術により単結晶シリコン層の薄膜化を行う。
【００３４】
このようにして貼り合わせ基板６０１０を形成した後、図２（Ａ）に示すように、単結晶シリコン基板２００の表面全体に、感光性レジスト、金属膜、金属酸化膜、あるいは金属シリサイド膜からイオン遮蔽材３００を形成した後、フォトリソグラフィ技術を用いてパターニングし、図２（Ｂ）に示すように、所定のパターン形状を備えたイオン遮蔽用マスク３００ａを形成する。
【００３５】
次に、図２（Ｂ）に示すように、イオン遮蔽用マスク３００ａを介して、単結晶シリコン基板２００の表面側から単結晶シリコン基板２００内に酸素イオン４００を注入する。この際、酸素イオン４００に対する加速電圧によって、酸素イオン４００の単結晶シリコン基板２００内での到達ピーク位置を調整する。本実施形態では、図２（Ｂ）に実線Ｌ１で示す位置に酸素イオン４００の到達ピーク位置を設定する。
【００３６】
具体的にイオン注入の条件は、加速電圧を１０ＫｅＶ〜２００ＫｅＶ程度（本実施形態では３５ＫｅＶ）とし、酸素イオンの注入量を１×１０^１７ｉｏｎｓ／ｃｍ^２〜１．８×１０^１８ｉｏｎｓ／ｃｍ^２程度（本実施形態では４×１０^１７ｉｏｎｓ／ｃｍ^２）とした。
【００３７】
その結果、図２（Ｃ）に示すように、単結晶シリコン基板２００中には、酸素イオン４００の到達ピーク位置を中心にシリコン酸化膜（第２絶縁層）２１０が形成され、このシリコン酸化膜２１０の上層側には、薄い第１の単結晶半導体層（上側半導体層）２２０が残り、シリコン酸化膜２１０の下層側には下側半導体層２４０が残る。この場合、イオン注入の加速電圧により到達ピーク位置が定まり、さらにイオン注入量により形成されるシリコン酸化膜２１０の膜厚、及び第１の単結晶半導体層（上側半導体層）２２０の膜厚、下側半導体層２４０の膜厚が定まることとなる。
【００３８】
これに対して、イオン遮蔽用マスク３００ａで覆われていた部分（酸素イオンの非導入領域）では、注入された酸素イオンによる酸化が起こらないので、この部分の第２の単結晶半導体層２３０の厚さは、単結晶シリコン基板２００の厚さのままであり、第１の単結晶半導体層２２０と比較してかなり分厚い。
【００３９】
次に、図２（Ｄ）に示すように、イオン遮蔽用マスク３００ａを除去すると、薄い第１の単結晶半導体層２２０と、分厚い第２の単結晶半導体層２３０とを備えた半導体基板４５０を形成できる。なお、結晶性回復を目的として高温アニールを行うことができ、例えば８００℃〜１５００℃（本実施形態では１３５０℃程度）で、１時間〜６時間（本実施形態では４時間程度）の熱処理を行うものとすることができる。
【００４０】
ここで、単結晶シリコン基板２００中に酸素イオン４００を注入してシリコン酸化膜２１０を形成すると、その体積膨張によって、第１の単結晶半導体層２２０が形成されている部分が表面側に膨らむ。従って、半導体基板４５０の表面をＣＭＰ（Chemical Mechanical Polishing）処理などの方法により清浄化、および平坦化すれば、図３（Ａ）に示すように、表面が平滑な半導体基板４５０を形成することができ、半導体装置の特性が良好になる。なお、表面処理方法は上記ＣＭＰ処理に限らず、表面を清浄化ないし平坦化可能な種々の方法を採用可能である。
【００４１】
なお、イオン遮蔽用マスク３００ａを構成する材料によっては、酸素イオン４００がイオン遮蔽用マスク３００ａによって減速し、酸素イオン４００が単結晶シリコン基板２００まで届かない場合と、図２（Ｂ）に一点鎖線Ｌ２で示す位置をピークとして酸素イオン４００が単結晶シリコン基板２００中に進入する場合とがある。後者の場合には、イオン遮蔽用マスク３００ａで覆われていた部分であっても、単結晶シリコン基板２００の表面近傍にシリコン酸化膜２１０が形成されるが、このようなシリコン酸化膜２１０は、ＣＭＰ処理によって除去されるので問題がない。
【００４２】
このように本実施形態では、単結晶シリコン基板２００の表面側の所定領域から単結晶シリコン基板２００内に酸素イオン４００を選択的に導入してシリコン酸化膜（第２絶縁層）２１０を所定領域に形成することにより、薄い第１の単結晶半導体層２２０と、厚い第２の単結晶半導体層２３０とを形成する。従って、単結晶シリコン基板２００に対して表面酸化およびウエットエッチングを行う方法を採用せずに、ＳＯＩ構造を有し、かつ、部分的に異なる厚さの単結晶半導体層２２０、２３０を備える半導体基板４５０を製造することができる。しかも、表面酸化およびウエットエッチングを行う方法に比して簡便で、熱処理時間も長時間を要しない為、信頼性の高い半導体基板４５０を備える図３（Ａ）に示した構成の貼合せ半導体基板４６０を提供可能となる。
【００４３】
従って、このような貼合せ半導体基板４６０を用いた半導体装置では、例えば、単結晶半導体層２２０、２３０に形成される半導体デバイスのうち、大電流、高周波で駆動される半導体デバイスについては、厚い第２の単結晶半導体層２３０に形成し、低電圧で駆動される半導体デバイスは、薄い第１の単結晶半導体層２２０に形成するなどといった設計を実施することが可能である。また、Ｎチャネル型のＭＩＳ型トランジスタやＰチャネル型のＭＩＳ型トランジスタなどで単結晶半導体層膜厚を最適化することもできる。すなわち、貼合せ半導体基板４６０の表面に形成される個々の半導体デバイスに対して最適な厚さの単結晶半導体層２２０、２３０を提供できるので、半導体デバイスの特性を最大限に利用することができる。
【００４４】
また、当該貼合せ半導体基板４６０を用いた半導体装置を、例えば透過型の液晶装置などに用いる場合には、画素用スイッチング素子として第１の単結晶半導体層２２０を備える半導体デバイスを、周辺回路駆動用素子として第２の単結晶半導体層２３０を備える半導体デバイスを用いることができる。なお、この場合、下側半導体層２４０を、画素表示領域において遮光層（第２遮光層）として機能させることが可能となる。また、支持基板５００上に形成された金属クロム膜５３０も第１遮光層として機能するため、能動層として機能する第１の単結晶半導体層２２０への光の入射が一層防止ないし抑制され、光リークが発生し難い構成となる。
【００４５】
また、酸素イオン４００の加速電圧によって単結晶シリコン基板２００に対する進入深さを確実に制御することができるので、第１の単結晶半導体層２２０の厚さ又は形成位置を任意に設定することができる。ここで、本実施の形態では、酸素イオンを注入する例を示したが、これに代えて窒素イオンを注入することもでき、さらに酸素イオンと窒素イオンとをそれぞれ注入するものとすることもできる。
【００４６】
さらに、イオン遮蔽用マスク３００ａのパターン形状によって、単結晶シリコン基板２００中に酸素イオン４００が導入される領域を任意の場所に設定できるので、単結晶シリコン基板２００の表面上の任意の位置に第１の単結晶半導体層２２０、および第２の単結晶半導体層２３０を形成することができる。
【００４７】
このようにして形成した図３（Ａ）に示す貼合せ半導体基板４６０について、例えば、薄い第１の単結晶半導体層（上側半導体層）２２０を利用して画素スイッチング用のＭＩＳ型トランジスタを形成し、厚い第２の単結晶半導体層２３０を利用して駆動回路用のＭＩＳ型トランジスタを形成する例について説明する。
【００４８】
まず、図３（Ｂ）に示すように、貼合せ半導体基板４６０の半導体層４５０をフォトリソグラフィ工程により所定形状にパターニングし、さらに図３（Ｃ）に示すように熱酸化法などを用いて、半導体層２３０及び半導体層２２０の表面にシリコン酸化膜からなるゲート絶縁膜２を形成する。次に、スパッタ法などにより、ゲート電極を形成するための多結晶シリコン膜、およびモリブデン膜、タングステン膜、チタン膜、コバルト膜、またはこれらの金属のシリサイド膜からなる導電膜を例えば３５０ｎｍ程度の厚さに形成した後、図３（Ｃ）に示すように、フォトリソグラフィ技術を用いてパターニングし、ゲート電極３ａを形成する。
【００４９】
以上の工程により、図３（Ｃ）に示すような、特に駆動回路用ＭＩＳ型トランジスタ（第１半導体装置）６１０と、画素スイッチング用ＭＩＳ型トランジスタ（第２半導体装置）６２０とを備えた半導体基板６００を得ることができる。
【００５０】
［実施の形態２］
次に、実施の形態１で説明した半導体基板６００を用いて、代表的な電気光学装置としての液晶装置に用いるアクティブマトリクス基板を構成する例を説明する。
【００５１】
（液晶装置の全体構成）
図４は、液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図５は、対向基板を含めて示す図４のＨ−Ｈ′断面図である。
【００５２】
図４において、液晶装置１００のアクティブマトリクス基板１０の上には、シール材５２がその縁に沿って設けられており、その内側領域には、遮光性材料からなる額縁５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１および実装端子１０２がアクティブマトリクス基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って形成されている。
【００５３】
ここで、走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列しても良い。例えば、奇数列のデータ線は画像表示領域１０ａの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は画像表示領域１０ａの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。
【００５４】
このようにデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路１０１の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。更にアクティブマトリクス基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、額縁５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、アクティブマトリクス基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【００５５】
そして、図５に示すように、図４に示したシール材５２とほぼ同じ輪郭をもつ対向基板２０がこのシール材５２によりアクティブマトリクス基板１０に固着されている。なお、シール材は、アクティブマトリクス基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【００５６】
アクティブマトリクス基板１０には、画素電極９ａがマトリクス状に形成されている。これに対して、対向基板２０には、アクティブマトリクス基板１０に形成されている画素電極の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。
【００５７】
このように形成した電気光学装置は、例えば後述する投射型表示装置（液晶プロジェクタ）において使用される。この場合、３枚の液晶装置１００がＲＧＢ用のライトバルブとして各々使用され、各液晶装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、前記した各形態の液晶装置１００にはカラーフィルタが形成されていない。
【００５８】
但し、対向基板２０において各画素電極９ａに対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型表示装置以外にも、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００５９】
さらに、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成することにより、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００６０】
（液晶装置の構成及び動作）
次に、アクティブマトリクス型の液晶装置（電気光学装置）の電気的構成および動作について、図６ないし図８を参照して説明する。
【００６１】
図６は、液晶装置１００の画像表示領域１０ａを構成するためにマトリクス状に形成された複数の画素における各種素子、および配線などの等価回路図である。図７は、データ線、走査線、画素電極などが形成されたアクティブマトリクス基板において相隣接する画素の平面図である。図８は、図７のＡ−Ａ′線に相当する位置での断面、およびアクティブマトリクス基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。なお、これらの図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００６２】
図６において、液晶装置１００の画像表示領域１０aにおいて、マトリクス状に形成された複数の画素の各々には、画素電極９ａ、および画素電極９ａを制御するための画素スイッチング用のＭＩＳ形トランジスタ３０が形成されており、画素信号を供給するデータ線６ａが当該ＭＩＳ形トランジスタ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給する。また、ＭＩＳ形トランジスタ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＭＩＳ形トランジスタ３０のドレインに電気的に接続されており、スイッチング素子であるＭＩＳ形トランジスタ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【００６３】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０（キャパシタ）を付加することがある。この蓄積容量７０によって、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置が実現できる。なお、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００６４】
図７において、液晶装置１００のアクティブマトリクス基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線で囲まれた領域）が各画素毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、および容量線３ｂ（実線で示す）が形成されている。
【００６５】
さらに図８に示すように、液晶装置１００は、アクティブマトリクス基板１０と、これに対向配置される対向基板２０とを備えている。本実施形態において、アクティブマトリクス基板１０の基体は、実施の形態１で示した半導体基板６０１からなり、対向基板２０の基体は、石英基板や耐熱性ガラス板などの透明基板２０ｂからなる。アクティブマトリクス基板１０には画素電極９ａが形成されており、その上側には、ラビング処理等の所定の配向処理が施されたポリイミド薄膜などからなる配向膜１６が形成されている。画素電極９ａは、たとえばＩＴＯ（Indium Tin Oxide）膜等の透明な導電性薄膜からなる。また、配向膜１６は、たとえばポリイミド薄膜などの有機薄膜に対してラビング処理を行うことにより形成される。なお、対向基板２０において、対向電極２１の上層側にも、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２も、ポリイミド膜に対してラビング処理が施された膜である。
【００６６】
アクティブマトリクス基板１０の画像表示領域１０ａにおいて、各画素電極９ａに隣接する位置には、各画素電極９ａをスイッチング制御する画素スイッチング用のＭＩＳ形トランジスタ３０が形成されている。また、半導体基板６０１の内部には、ＭＩＳ形トランジスタ３０と平面的に重なる領域に、実施の形態１の金属クロム膜５３０（図３参照）に対応した遮光膜１１ａが形成されている。この遮光膜１１ａの表面側には層間絶縁膜１２が形成され、この層間絶縁膜１２の表面側にＭＩＳ形トランジスタ３０が形成されている。すなわち、層間絶縁膜１２は、ＭＩＳ形トランジスタ３０を構成する半導体層１ａを遮光膜１１ａから電気的に絶縁するために設けられるものである。なお、遮光膜１１ａは、層間絶縁膜１２に形成されたコンタクトホール１３を介して、後述する容量線３ｂに電気的に接続している。
【００６７】
図７および図８に示すように、画素スイッチング用のＭＩＳ形トランジスタ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、半導体層１ａには、走査線３ａからの電界によりチャネルが形成されるチャネル領域１ａ′、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ、並びに高濃度ドレイン領域１ｅが形成されている。また、半導体層１ａの上層側には、この半導体層１ａと走査線３ａとを絶縁するゲート絶縁膜２が形成されている。ここで、半導体層１ａは上述した薄い単結晶シリコン層（第１の単結晶半導体層）２２０にて構成されており、その下層側（アクティブマトリクス基板１０側）には絶縁層２１０及び下側半導体層２４０が形成され、該下側半導体層２４０は遮光層としての機能も具備している。なお、下側半導体層２４０は所定の定電位線にコンタクトされており、電位が固定され、上側に形成されるＭＩＳ形トランジスタ３０への電位変化による影響を防止ないし抑制している。
【００６８】
このように構成したＭＩＳ形トランジスタ３０の表面側には、シリコン酸化膜からなる層間絶縁膜４、７が形成されている。層間絶縁膜４の表面には、データ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホール５を介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜７の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁膜４、７およびゲート絶縁膜２に形成されたコンタクトホール８を介して高濃度ドレイン領域１ｅに電気的に接続している。この画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。
【００６９】
また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、蓄積容量７０が構成されている。
【００７０】
なお、ＭＩＳ形トランジスタ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＭＩＳ形トランジスタ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。また、本実施形態では、ＭＩＳ形トランジスタ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＭＩＳ形トランジスタ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００７１】
このように構成したアクティブマトリクス基板１０と対向基板２０とは、画素電極９ａと対向電極２１とが対面するように配置され、かつ、これらの基板間には、前記のシール材５３（図６および図７を参照）により囲まれた空間内に電気光学物質としての液晶５０が封入され、挟持されている。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
【００７２】
なお、対向基板２０およびアクティブマトリクス基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【００７３】
（駆動回路の構成）
図４に戻り、本実施形態の液晶装置１００では、アクティブマトリクス基板１０の表面側のうち、画像表示領域１０ａの周辺領域を利用してデータ線駆動回路１０１および走査線駆動回路１０４が形成されている。このようなデータ線駆動回路１０１および走査線駆動回路１０４は、基本的には、図９および図１０に示すＮチャネル型のＭＩＳ形トランジスタとＰチャネル型のＭＩＳ形トランジスタとによって構成されている。
【００７４】
図９は、走査線駆動回路１０４およびデータ線駆動回路１０１等の周辺回路を構成するＭＩＳ形トランジスタの構成を示す平面図である。図１０は、この周辺回路を構成するＭＩＳ形トランジスタを図９のＢ−Ｂ′線で切断したときの断面図である。なお、図１０にはアクティブマトリクス基板１０の画像表示領域１０ａに形成した画素スイッチング用ＭＩＳ形トランジスタ３０も示してある。
【００７５】
図９および図１０において、周辺回路を構成するＭＩＳ形トランジスタは、Ｐチャネル型のＭＩＳ形トランジスタ８０とＮチャネル型のＭＩＳ形トランジスタ９０とからなる相補型ＭＩＳ形トランジスタとして構成されている。これらの駆動回路用のＭＩＳ形トランジスタ８０、９０を構成する半導体層６０（図９では輪郭を点線で示す）は、貼り合せ基板６００上に形成された下地膜１２を介して島状に形成されており、上述した厚い単結晶シリコン層（第２の単結晶半導体層）２３０にて構成されている。
【００７６】
ＭＩＳ形トランジスタ８０、９０には、高電位線７１と低電位線７２がコンタクトホール６３、６４を介して、半導体層６０のソース領域に電気的にそれぞれ接続されている。また、入力配線６６は、共通のゲート電極６５にそれぞれ接続されており、出力配線６７は、コンタクトホール６８、６９を介して、半導体層６０のドレイン領域に電気的にそれぞれ接続されている。
【００７７】
このような周辺回路領域も、画像表示領域１０ａと同様なプロセスを経て形成されるため、周辺回路領域にも、層間絶縁膜４、７およびゲート絶縁膜２が形成されている。また、駆動回路用のＭＩＳ形トランジスタ８０、９０も、画素スイッチング用のＭＩＳ形トランジスタ３０と同様、ＬＤＤ構造を有しており、チャネル形成領域８１、９１の両側には、高濃度ソース領域８２、９２および低濃度ソース領域８３、９３からなるソース領域と、高濃度ドレイン領域８４、９４および低濃度ドレイン領域８５、９５からなるドレイン領域とを備えている。
【００７８】
（画像表示領域と周辺回路領域との相違）
このように構成した画像表示領域１０ａおよび周辺回路領域においては、図１０からわかるように、画素スイッチング用のＭＩＳ形トランジスタ３０を構成する半導体層１ａは、駆動回路用のＭＩＳ形トランジスタ８０、９０を構成する半導体層６０と比較して薄く形成されている。例えば、画素スイッチング用のＭＩＳ形トランジスタ３０を構成する半導体層１ａは、厚さが１００ｎｍ以下の単結晶シリコン層であり、駆動回路用のＭＩＳ形トランジスタ８０、９０を構成する半導体層６０は、厚さが２００〜５００ｎｍ程度の単結晶シリコン層である。
【００７９】
このため、画素スイッチング用のＭＩＳ形トランジスタ３０では、それを構成する半導体層１ａが薄いので、光リーク電流を抑制することができる。これに対して、駆動回路用のＭＩＳ形トランジスタ８０、９０では、それを構成する半導体層６０が厚いため、シート抵抗が低い分、大電流を流せるなど、高速動作が可能である。さらに、画素スイッチング用のＭＩＳ形トランジスタ３０では、アクティブマトリクス基板１０との間において第１遮光層１１ａと、能動層たる半導体層１ａから絶縁層２１０を介して配設された第２遮光層２４０とを備えてなるため、該半導体層１ａへの光の入射を高く防止ないし抑制することが可能となっており、光リーク電流の発生を一層防止ないし抑制可能としている。
【００８０】
［電子機器への適用］
次に、電気光学装置を備えた電子機器の一例を、図１１〜図１４を参照して説明する。まず、図１１は、上記の実施形態に係る電気光学装置と同様に構成された液晶装置１００を備えた電子機器の構成をブロック図で示してある。
【００８１】
図１１において、電子機器が、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Randam Access Memory）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。
【００８２】
この表示情報出力回路１００２は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、液晶装置１００を構成するアクティブマトリクス基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もアクティブマトリクス基板の上に形成してもよい。
【００８３】
このような構成の電子機器としては、例えば図１２に示す投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【００８４】
図１２に示す投射型液晶表示装置１１００は、前記の駆動回路１００４がアクティブマトリクス基板上に搭載された液晶装置１００を含む液晶モジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。この液晶プロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶装置１００／液晶ライトバルブ）に各々導かれる。
【００８５】
この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。
【００８６】
図１３は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータは、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した液晶装置１００を含んで構成される。
【００８７】
図１４は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機９０は、複数の操作ボタン９１と液晶装置１００を有している。
【００８８】
なお、本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器もまた本発明の技術的範囲に含まれるものである。
また、上述した説明にあっては、電気光学装置として液晶装置を例にとって説明したが、本発明はこれに限るものではなく、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子を用いた電気光学装置および該電気光学装置を備えた電子機器に対しても適用可能であるということは言うまでもない。
【００８９】
【発明の効果】
以上説明したように、本発明の半導体基板によると、支持基板と半導体装置の間に配設された第１遮光層の他に、半導体装置の能動層（上側半導体層）の下側に第２絶縁層を介して形成された第２遮光層（下側半導体層）を含んでなるため、少なくとも２つの遮光層により当該能動層への光の入射を一層高く防止ないし抑制することが可能となり、該能動層における光リークの発生をより高く防止ないし抑制することが可能となる。
【００９０】
さらに、第１遮光層及び第１絶縁層が形成された支持基板上に、所定の膜厚の半導体層を成膜し、これに対して例えば酸素イオン及び／又は窒素イオン等を注入して、該半導体層の内部に酸化物及び／又は窒化物を形成する工程を具備した方法により、簡便に製造することができる。また、この場合、イオン注入条件により、能動層たる上側半導体層の層厚を自由に設計することが可能で、例えば薄く設計することにより上述した光リーク電流が発生し難い構成とすることができ、また、イオンの注入深さも自由に設計することができるため、下側半導体層の層厚も自由に設計でき、ひいては該下側半導体層たる遮光層の層厚を厚く設計することで遮光性を一層高めることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体基板の製造方法を示す工程断面図である。
【図２】図１に続き、本発明の実施の形態に係る半導体基板の製造方法を示す工程断面図である。
【図３】図２に続き、本発明の実施の形態に係る半導体基板の製造方法を示す工程断面図である。
【図４】本発明の実施の形態２に係る液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図５】図４のＨ−Ｈ′断面図である。
【図６】液晶装置の画像表示領域において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図７】液晶装置において、アクティブマトリクス基板に形成された各画素の構成を示す平面図である。
【図８】図４および図５に示す液晶装置の画像表示領域の一部を図７のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図９】図４および図５に示す液晶装置の画像表示領域の周辺領域に形成した回路の平面図である。
【図１０】図９に示す駆動回路用のＭＩＳ形トランジスタの断面図である。
【図１１】本発明に係る液晶装置を表示部として用いた電子機器の回路構成を示すブロック図である。
【図１２】本発明に係る液晶装置を用いた電子機器の一例としての投射型電気光学装置の光学系の構成を示す断面図である。
【図１３】本発明に係る液晶装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図である。
【図１４】本発明に係る液晶装置を用いた電子機器の一実施形態としての携帯電話機の説明図である。
【符号の説明】
１０アクティブマトリクス基板、３０画素スイッチング用のＭＩＳ型トランジスタ（第２半導体装置）、８１，９１駆動回路用のＭＩＳ型トランジスタ（第１半導体装置）、１００液晶装置（電気光学装置）、２００単結晶シリコン基板、２１０シリコン酸化膜（第２絶縁層）、２２０第１の単結晶半導体層（上側半導体層）、２３０第２の単結晶半導体層、２４０下側半導体層（第２遮光層）、４００酸素イオン、５００支持基板、５３０金属クロム膜（第１遮光層）、５５０第１絶縁層、６００貼合せ半導体基板、６０１半導体基板、６１０，６２０半導体装置

Claims

支持基板上に第１絶縁層を介して配設された半導体装置を備えてなる半導体基板であって、
前記第１絶縁層と前記支持基板との間の所定領域に第１遮光層を備え、
前記半導体装置は、第１半導体装置と第２半導体装置とを含み、前記第１半導体装置が、前記第１絶縁層上に形成された半導体層を能動層として具備する一方、前記第２半導体装置は、前記第１半導体装置を構成する半導体層と同層の半導体層の内部に前記第２絶縁層を含んでなる構成の前記積層膜を具備し、該第２絶縁層を介して前記上側半導体層及び前記下側半導体層を含み、
前記積層膜は、前記第１半導体装置に形成された半導体層と略同一の層厚を備え、
前記上側半導体層を前記第２半導体装置の能動層として具備するとともに、前記下側半導体層を第２遮光層として具備し、
前記第２半導体装置は、前記第１遮光層上に配置されることを特徴とする半導体基板。
前記第１遮光層が、金属膜を主体として構成されたことを特徴とする請求項１に記載の半導体基板。
前記第１及び第２半導体装置がトランジスタであって、前記第１及び第２半導体装置の前記能動層がチャネル領域を形成することを特徴とする請求項１または２に記載の半導体基板。
前記第２絶縁層は、前記半導体層を構成する半導体材料の酸化物及び／又は窒化物を主体として構成されていることを特徴とする請求項１ないし３のいずれか１項に記載の半導体基板。
支持基板上に第１絶縁層を介して配設された半導体装置を備えてなる半導体基板の製造方法であって、
支持基板上の所定領域に遮光膜を形成する工程と、前記支持基板及び遮光膜を覆うように絶縁膜を形成する工程、前記絶縁膜を平坦化する工程とを含む支持基板側形成工程と、
単結晶シリコン基板に絶縁膜を形成する工程を含む単結晶シリコン基板側形成工程と、
前記支持基板と前記単結晶シリコン基板とを、それぞれ形成した絶縁膜が互いに接合面となるように貼り合わせる貼合せ基板生成工程と、
前記所定領域に対応する前記単結晶シリコン層に酸素イオン及び／又は窒素イオンを選択的に注入して、第２の絶縁膜を形成することにより、前記単結晶シリコン層のうち、前記第２の絶縁膜の上側層を上側半導体層、前記第２の絶縁膜の下側層を下側半導体層とするイオン注入工程と、
該イオン注入後、前記単結晶シリコン層をパターニングして、前記イオンを注入した注入領域と、非注入領域とに分割化するパターニング工程と、
を含むことを特徴とする半導体基板の製造方法。
前記イオン注入の後に熱処理を行う熱処理工程を含むことを特徴とする請求項５に記載の半導体基板の製造方法。
請求項１ないし４のいずれか１項に記載の半導体基板を備えることを特徴とする電気光学装置。
請求項１ないし４のいずれか１項に記載の半導体基板を備えた電気光学装置であって、前記第２半導体装置を画素用半導体装置として配設し、前記第１半導体装置を周辺回路用半導体装置として配設したことを特徴とする電気光学装置。
請求項７又は８に記載の電気光学装置を備えることを特徴とする電子機器。