JP2003084307A - 電気光学装置、その製造方法、および投射型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 同一導電型の画素スイッチング用のＴＦＴと
周辺回路用のＴＦＴとにおいて単結晶半導体層の膜厚を
変えた場合でも、チャネルドープを１回で済ませること
により、製造工程を短縮し、低コスト化を図ることので
きる電気光学装置、その製造方法、および投射型表示装
置を提供すること。 【解決手段】 液晶装置１００において、画素スイッチ
ング用のＴＦＴ３０と駆動回路用のＴＦＴ８０とは、同
じＰチャネル型であるが、チャネル領域１ａ′、８１の
膜厚が異なる。それでも、チャネル領域１ａ′、８１へ
のチャネルドープ条件については同一条件で同時に行
う。このときの条件は、画素スイッチング用のトランジ
スタ３０の閾値電圧を最適化する条件にしてある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＳＯＩ構造を備え
たトランジスタアレイ基板を用いた電気光学装置、この
電気光学装置の製造方法、および投射型表示装置に関す
るものである、さらに詳しくは、トランジスタアレイ基
板に形成する薄膜トランジスタ（以下、薄膜トランジス
タ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）とい
う）の構成に関するものである。

【０００２】

【従来の技術】絶縁体層上に設けられた単結晶シリコン
層を半導体装置の形成に利用するＳＯＩ（Ｓｉｌｉｃｏ
ｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術は、α線耐性、ラ
ッチアップ特性、あるいはショートチャネルの抑制効果
など、通常の単結晶シリコン基板では達成し得ない優れ
た特性を示すため、各種の電気光学装置にも用いられつ
つある。

【０００３】例えば、各種の電気光学装置のうち、投射
型表示装置のライトバルブとして用いられているアクテ
ィブマトリクス型の液晶装置のＴＦＴアレイ基板では、
支持基板上に絶縁膜を介して形成された単結晶半導体層
のうち、画像表示領域内に形成された第１の単結晶半導
体層を用いて画素スイッチング用のＴＦＴがマトリクス
状に形成されるとともに、画像表示領域の周辺領域に形
成された第２の単結晶半導体層を用いて周辺回路用のＴ
ＦＴが形成される。

【０００４】ここで、画像表示領域で画素スイッチング
用のＴＦＴを構成する単結晶シリコン層は、光リーク電
流を抑制するために極めて薄くすることが好ましい。光
リーク電流を抑制するという観点では、従来も、ＴＦＴ
アレイ基板を裏面側（光入射側）からみたときに、画素
スイッチング用のＴＦＴに重なる領域に遮光層を形成す
る対策が採られているが、単結晶シリコン層を用いて高
性能のＴＦＴを形成すると、単結晶シリコンの高い光起
電能力に起因して、通常の遮光層だけでは防ぐことの出
来ない層間などからの迷光によりＴＦＴに光リーク電流
が流れる。その結果、光リーク電流により、画素部の液
晶に印加される電圧が変動し、フリッカなどで表示品位
が著しく低下するという問題がある。このような光リー
ク電流の問題は、直視型に比較して強い光が入射する液
晶装置、具体的には、投射型表示装置のライトバルブと
して用いられた場合、特に顕著である。

【０００５】一方、周辺回路用のＴＦＴでは、耐電圧が
高く、かつ、大電流を流せることが求められるが、上記
の光リーク電流対策として、単結晶シリコン層を薄くし
た場合には、このような要求に対応することができな
い。

【０００６】そこで、従来は、画像表示領域で画素スイ
ッチング用のＴＦＴについては薄い単結晶シリコン層か
ら形成し、周辺回路用のＴＦＴについては厚い単結晶シ
リコン膜から形成することが検討されている。但し、こ
のように単結晶シリコン層の膜厚を変えた場合、画素ス
イッチング用のＴＦＴと周辺回路用のＴＦＴの閾値電圧
を最適化するには、それぞれにチャネルドープを一度ず
つ行い、不純物イオンのドーズ量を各々に最適な条件に
設定している。

【０００７】

【発明が解決しようとする課題】このように、従来は、
同一導電型のＴＦＴであっても、チャネルドープを２回
行い、同一導電型の画素スイッチング用のＴＦＴと周辺
回路用のＴＦＴにおいて、チャネルドープを行う際の不
純物イオンのドーズ量を異なる条件に設定しているた
め、製造工程数が増えるという問題点がある。

【０００８】また、トランジスタが絶縁膜によって分離
されたＳＯＩ構造の場合、トランジスタにおけるチャネ
ル領域を所定の電位に固定させることができず、チャネ
ル領域が電気的に浮いた状態となる。特に、電子がキャ
リアであるＮ型トランジスタでは、チャネル内を移動す
るキャリアの移動度が高いためにドレイン領域近傍の電
界で加速されたキャリアと結晶格子との衝突によってイ
ンパクトイオン化と呼ばれる現象が起こり、電子正孔対
が生成する。その際、Ｎ型ＴＦＴのチャネル下部に正孔
が蓄積する。このようにチャネルに正孔の電荷が蓄積す
ると、ＴＦＴのＮＰＮ（Ｎチャネル型の場合）構造が見
掛け上のバイポーラトランジスタとして動作するため、
異常電流により素子のソース・ドレイン耐圧が劣化する
など電気的な特性が悪化する。従って、画素スイッチン
グ用のＴＦＴをＮチャネル型とした場合、画素領域の開
口率を犠牲にしてでも、チャネルの電位を固定するボデ
ィコンタクトを設置する必要があるという問題点もあ
る。

【０００９】以上の問題点に鑑みて、本発明の課題は、
同一導電型の画素スイッチング用のＴＦＴと周辺回路用
のＴＦＴとにおいて単結晶半導体層の膜厚を変えた場合
でも、チャネルドープを１回で済ませることにより、製
造工程を短縮し、低コスト化を図ることのできる電気光
学装置、その製造方法、および投射型表示装置を提供す
ることにある。

【００１０】また、本発明の課題は、画素スイッチング
用のＴＦＴにおいて、画素領域の開口率が犠牲になるボ
ディコンタクトを行わなくても電子正孔対の生成に起因
する不具合の発生を解消することのできる電気光学装
置、その製造方法、および投射型表示装置を提供するこ
とにある。

【００１１】

【課題を解決するための手段】上記課題を解決するた
め、本発明では、支持基板上に絶縁膜を介して形成され
た半導体層のうち、画像表示領域内に形成された第１の
半導体層を用いて第１導電型の画素スイッチング用のＴ
ＦＴがマトリクス状に形成されているとともに、前記画
像表示領域の周辺領域に形成された第２の半導体層を用
いて周辺回路用のＴＦＴが形成されたトランジスタアレ
イ基板と、該トランジスタアレイ基板に保持された電気
光学物質とを有する電気光学装置において、前記第１の
半導体層および前記第２の半導体層は、単結晶半導体層
であり、前記周辺回路用のＴＦＴには、前記画素スイッ
チング用のＴＦＴと導電型が同一の第１の周辺回路用の
ＴＦＴと、導電型が異なる第２の周辺回路用のＴＦＴと
が含まれ、前記第１の周辺回路用のＴＦＴは、前記画素
スイッチング用のＴＦＴと比較してチャネル領域が厚
く、かつ、閾値電圧が異なることを特徴とする。

【００１２】本発明では、画像表示領域で画素スイッチ
ング用のＴＦＴを構成する第１の半導体層を薄くして完
全空乏型のＴＦＴとすることにより、光リーク電流を抑
制している。一方、周辺回路用のＴＦＴを構成する第２
の半導体層を厚くして部分空乏型のＴＦＴとすることに
より、耐電圧を高め、かつ、大電流を流せるようにして
ある。このようにＴＦＴの用途によって半導体層の厚さ
を変えてあるが、画素スイッチング用のＴＦＴと、第１
の周辺回路用のＴＦＴとは、チャネルドープされた不純
物イオンのドーズ量が等しく、閾値電圧が異なる。すな
わち、不純物イオンのドーズ量を前記画素スイッチング
用のトランジスタの閾値電圧を最適化する条件に設定す
ると、周辺回路用のＴＦＴでは最適な閾値電圧がずれる
が、それでも、本発明では、ＴＦＴを構成する半導体層
として単結晶半導体層を用いたため、トランジスタ特性
が高いので、周辺回路用のＴＦＴの閾値電圧が最適値か
らずれていても、周辺回路を十分、駆動することができ
る。それ故、本発明によれば、同一導電型の画素スイッ
チング用のＴＦＴと周辺回路用のＴＦＴとにおいて単結
晶半導体層の膜厚を変えた場合でも、チャネルドープを
１回で済ませることができ、製造工程を短縮できるの
で、低コスト化を図ることができる。

【００１３】本発明において、前記第１導電型はＰ型で
あり、前記第２導電型はＮ型であることが好ましい。こ
のように構成すると、半導体層がキャリアの移動度の高
い単結晶シリコン層などからなる場合であっても、Ｐ型
のトランジスタではキャリアが正孔であり、電子と比較
して１／３程度の移動度になる。従って、キャリアによ
る電子正孔対の生成を抑制することができるため、チャ
ネルの電位を固定するボディコンタクトを設置する必要
がないので、画素領域の開口率を大きく取ることができ
る。

【００１４】また、本発明の別の形態では、支持基板上
に絶縁膜を介して形成された半導体層のうち、画像表示
領域内に形成された第１の半導体層を用いて第１導電型
の画素スイッチング用のＴＦＴがマトリクス状に形成さ
れているとともに、前記画像表示領域の周辺領域に形成
された第２の半導体層を用いて周辺回路用のＴＦＴが形
成されたトランジスタアレイ基板と、該トランジスタア
レイ基板に保持された電気光学物質とを有する電気光学
装置において、前記第１の半導体層および前記第２の半
導体層は、単結晶半導体層であり、前記周辺回路用のＴ
ＦＴは、前記画素スイッチング用のＴＦＴと導電型が同
一の周辺回路用のＴＦＴにより構成され、前記第１の周
辺回路用のＴＦＴは、前記画素スイッチング用のＴＦＴ
と比較してチャネル領域が厚く、かつ、閾値電圧が異な
ることを特徴とする。

【００１５】本発明では、画像表示領域で画素スイッチ
ング用のＴＦＴを構成する第１の半導体層を薄くして完
全空乏型のＴＦＴとすることにより、光リーク電流を抑
制している。一方、周辺回路用のＴＦＴを構成する第２
の半導体層を厚くして部分空乏型のＴＦＴとすることに
より、耐電圧を高め、かつ、大電流を流せるようにして
ある。このようにＴＦＴの用途によって半導体層の厚さ
を変えてあるが、画素スイッチング用のＴＦＴと、周辺
回路用のＴＦＴとは、チャネルドープされた不純物イオ
ンのドーズ量が等しく、閾値電圧が異なる。すなわち、
不純物イオンのドーズ量を前記画素スイッチング用のト
ランジスタの閾値電圧を最適化する条件に設定すると、
周辺回路用のＴＦＴでは最適な閾値電圧がずれるが、そ
れでも、本発明では、ＴＦＴを構成する半導体層として
単結晶半導体層を用いたため、トランジスタ特性が高い
ので、周辺回路用のＴＦＴの閾値電圧が最適値からずれ
ていても、周辺回路を十分、駆動することができる。そ
れ故、本発明によれば、同一導電型の画素スイッチング
用のＴＦＴと周辺回路用のＴＦＴとにおいて単結晶半導
体層の膜厚を変えた場合でも、チャネルドープを１回で
済ませることができ、製造工程を短縮できるので、低コ
スト化を図ることができる。さらに、周辺回路を画素ス
イッチング用のＴＦＴと同一導電型のＴＦＴのみで構成
することにより、製造工程を大きく短縮でき、さらなる
低コスト化を図ることができる。

【００１６】本発明において、前記第１導電型はＰ型で
あることが好ましい。すなわち、画素スイッチング用の
ＴＦＴ、および周辺回路用のＴＦＴのいずれもが、Ｐ型
であることが好ましい。このように構成すると、半導体
層がキャリアの移動度の高い単結晶シリコン層などから
なる場合であっても、Ｐ型のトランジスタではキャリア
が正孔であり、電子と比較して１／３程度の移動度にな
る。従って、キャリアによる電子正孔対の生成を抑制す
ることができるため、チャネルの電位を固定するボディ
コンタクトを設置する必要がないので、画素領域の開口
率を大きく取ることができる。

【００１７】本発明において、前記第１の半導体層の厚
さは３０ｎｍから８０ｎｍまでの範囲内であることが好
ましく、前記第２の半導体層の厚さは１５０ｎｍから５
００ｎｍまでの範囲内であることが好ましい。チャネル
領域の厚さが８０ｎｍ以下であれば、チャネル領域の不
純物濃度が高くても、空乏層の拡がりよりもチャネル層
の膜厚が薄くなる結果、完全空乏型のトランジスタを得
ることが可能となる。一方、チャネル領域の厚さが３０
ｎｍ以上であれば、トランジスタの閾値電圧などのばら
つきを小さくすることも可能となる。さらに、このよう
な膜厚に設定されたチャネル領域では、光励起によって
生じた電子正孔対による光リーク電流が小さいので、高
い表示品位の電気光学装置を得ることが可能となる。

【００１８】本発明において、前記第１の周辺回路用の
ＴＦＴは、部分空乏型のチャネル領域を備え、前記画素
スイッチング用のＴＦＴは、完全空乏型のチャネル領域
を備えていることが好ましい。

【００１９】本発明において、前記画素スイッチング用
のＴＦＴと、該画素スイッチング用のＴＦＴと導電型が
同一の前記周辺回路用のＴＦＴとは、チャネルドープさ
れた不純物イオンのドーズ量が等しい。

【００２０】ここで、前記不純物イオンのドーズ量は、
前記画素スイッチング用のトランジスタの閾値電圧を最
適化する条件に設定されている。

【００２１】本発明において、前記単結晶半導体層は、
例えば、単結晶シリコン層である。

【００２２】本発明において、前記支持基板は、石英基
板であることが好ましい。支持基板として、石英基板を
用いれば、ＴＦＴの製造工程に対して、１１５０℃程度
までの高温プロセスを適用できる。このため、高性能な
ＴＦＴを得ることが可能となる。

【００２３】本発明において、前記支持基板としてガラ
ス基板を用いてもよい。このようにガラス基板を用いれ
ば、液晶装置の低コスト化を図ることができる。

【００２４】本発明に係る電気光学装置は、例えば、液
晶装置である。このような液晶装置では、前記電気光学
物質として、前記トランジスタアレイ基板と、該トラン
ジスタアレイ基板に対して対向配置された対向基板との
間に保持された液晶が用いられる。

【００２５】本発明では、支持基板上に絶縁膜を介して
形成された半導体層のうち、画像表示領域内に形成され
た第１の半導体層を用いて第１導電型の画素スイッチン
グ用のＴＦＴがマトリクス状に形成されているととも
に、前記画像表示領域の周辺領域に形成された第２の半
導体層を用いて周辺回路用のＴＦＴが形成されたトラン
ジスタアレイ基板と、該トランジスタアレイ基板に保持
された電気光学物質とを有し、前記周辺回路用のＴＦＴ
には、前記画素スイッチング用のＴＦＴと導電型が同一
の第１の周辺回路用のＴＦＴと、導電型が異なる第２の
周辺回路用のＴＦＴとが含まれた電気光学装置の製造方
法において、前記第１の半導体層および前記第２の半導
体層を単結晶半導体層から形成するとともに、前記第１
の周辺回路用のＴＦＴのチャネル領域については、前記
画素スイッチング用のＴＦＴのチャネル領域よりも厚く
し、前記第１の周辺回路用のＴＦＴのチャネル領域、お
よび前記画素スイッチング用のＴＦＴのチャネル領域に
対するチャネルドープは、同一の不純物イオン、および
同一のドーズ量で同時に行うことを特徴とする。

【００２６】本発明では、支持基板上に絶縁膜を介して
形成された半導体層のうち、画像表示領域内に形成され
た第１の半導体層を用いて第１導電型の画素スイッチン
グ用のＴＦＴがマトリクス状に形成されているととも
に、前記画像表示領域の周辺領域に形成された第２の半
導体層を用いて周辺回路用のＴＦＴが形成されたトラン
ジスタアレイ基板と、該トランジスタアレイ基板に保持
された電気光学物質とを有し、前記周辺回路用のＴＦＴ
には、前記画素スイッチング用のＴＦＴと導電型が同一
の周辺回路用のＴＦＴにより構成された電気光学装置の
製造方法において、前記第１の半導体層および前記第２
の半導体層を単結晶半導体層から形成するとともに、前
記周辺回路用のＴＦＴのチャネル領域については、前記
画素スイッチング用のＴＦＴのチャネル領域よりも厚く
し、前記周辺回路用のＴＦＴのチャネル領域、および前
記画素スイッチング用のＴＦＴのチャネル領域に対する
チャネルドープは、同一の不純物イオン、および同一の
ドーズ量で同時に行うことを特徴とする。

【００２７】この場合、前記チャネルドープを行う際の
不純物イオンのドーズ量を、前記画素スイッチング用の
ＴＦＴの閾値電圧を最適化する条件に設定することが好
ましい。

【００２８】本発明に係る電気光学装置は、投射型表示
装置のライトバルブなどとして用いられる。

【００２９】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００３０】（液晶装置の全体構成）図１は、本発明が
適用される液晶装置（電気光学装置）をその上に形成さ
れた各構成要素と共に対向基板の側から見た平面図であ
り、図２は、対向基板を含めて示す図１のＨ−Ｈ′断面
図である。

【００３１】図１において、液晶装置１００のＴＦＴア
レイ基板１０の上には、シール材５２がその縁に沿って
設けられており、その内側領域では、遮光性材料からな
る見切り用の額縁５３によって画像表示領域１０ａが規
定されている。画像表示領域１０ａの外側領域（周辺領
域）には、データ線駆動回路１０１および実装端子１０
２がＴＦＴアレイ基板１０の一辺に沿って設けられてお
り、走査線駆動回路１０４が、この一辺に隣接する２辺
に沿って形成されている。

【００３２】走査線に供給される走査信号の遅延が問題
にならないのならば、走査線駆動回路１０４は片側だけ
でも良いことは言うまでもない。また、データ線駆動回
路１０１を画像表示領域１０ａの辺に沿って両側に配列
してもよい。例えば、奇数列のデータ線は画像表示領域
１０ａの一方の辺に沿って配設されたデータ線駆動回路
から画像信号を供給し、偶数列のデータ線は画像表示領
域１０ａの反対側の辺に沿って配設されたデータ線駆動
回路から画像信号を供給するようにしてもよい。このよ
うにデータ線を櫛歯状に駆動するようにすれば、データ
線駆動回路１０１の形成面積を拡張することが出来るた
め、複雑な回路を構成することが可能となる。さらに、
ＴＦＴアレイ基板１０の残る一辺には、画像表示領域１
０ａの両側に設けられた走査線駆動回路１０４間をつな
ぐための複数の配線１０５が設けられており、さらにま
た、額縁５３の下などを利用して、プリチャージ回路や
検査回路が設けられることもある。また、対向基板２０
のコーナー部の少なくとも１箇所においては、ＴＦＴア
レイ基板１０と対向基板２０との間で電気的導通をとる
ための上下導通材１０６が形成されている。

【００３３】そして、図２に示すように、図１に示した
シール材５２とほぼ同じ輪郭をもつ対向基板２０がこの
シール材５２によりＴＦＴアレイ基板１０に固着されて
いる。なお、シール材５２は、ＴＦＴアレイ基板１０と
対向基板２０とをそれらの周辺で貼り合わせるための光
硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両
基板間の距離を所定値とするためのグラスファイバー、
あるいはガラスビーズ等のギャップ材が配合されてい
る。

【００３４】詳しくは後述するが、ＴＦＴアレイ基板１
０には、画素電極９ａがマトリクス状に形成されてい
る。これに対して、対向基板２０には、ＴＦＴアレイ基
板１０に形成されている画素電極９ａの縦横の境界領域
と対向する領域にブラックマトリクス、あるいはブラッ
クストライプなどと称せられる遮光膜２３が形成され、
その上層側にはＩＴＯ膜からなる対向電極２１が形成さ
れている。

【００３５】このように形成した液晶装置１００は、た
とえば、後述する投射型液晶表示装置（液晶プロジェク
タ）において使用される。この場合、３枚の液晶装置１
００がＲＧＢ用のライトバルブとして各々使用され、各
液晶装置１００の各々には、ＲＧＢ色分解用のダイクロ
イックミラーを介して分解された各色の光が投射光とし
て各々入射されることになる。従って、前記した各形態
の液晶装置１００にはカラーフィルタが形成されていな
い。

【００３６】但し、対向基板２０において各画素電極９
ａに対向する領域にＲＧＢのカラーフィルタをその保護
膜とともに形成することにより、投射型液晶表示装置以
外にも、後述するモバイルコンピュータ、携帯電話機、
液晶テレビなどといった電子機器において直視型のカラ
ー液晶表示装置として用いることができる。

【００３７】さらに、対向基板２０に対して、各画素に
対応するようにマイクロレンズを形成することにより、
入射光の画素電極９ａに対する集光効率を高めることが
できるので、明るい表示を行うことができる。さらにま
た、対向基板２０に何層もの屈折率の異なる干渉層を積
層することにより、光の干渉作用を利用して、ＲＧＢ色
をつくり出すダイクロイックフィルタを形成してもよ
い。このダイクロイックフィルタ付きの対向基板によれ
ば、より明るいカラー表示を行うことができる。

【００３８】次に、アクティブマトリクス型の液晶装置
の電気的構成および動作について、図３ないし図８を参
照して説明する。

【００３９】図３は、液晶装置１００の画像表示領域１
０aを構成するためにマトリクス状に形成された複数の
画素における各種素子、および配線などの等価回路図で
ある。図４は、データ線、走査線、画素電極などが形成
されたＴＦＴアレイ基板において相隣接する画素の平面
図である。図５は、図４のＡ−Ａ′線に相当する位置で
の断面、およびＴＦＴアレイ基板と対向基板との間に電
気光学物質としての液晶を封入した状態の断面を示す説
明図である。なお、これらの図においては、各層や各部
材を図面上で認識可能な程度の大きさとするため、各層
や各部材毎に縮尺を異ならしめてある。

【００４０】図３において、液晶装置１００の画像表示
領域１０aにおいて、マトリクス状に形成された複数の
画素の各々には、画素電極９ａ、および画素電極９ａを
制御するための画素スイッチング用のＴＦＴ３０が形成
されており、画素信号を供給するデータ線６ａが当該Ｔ
ＦＴ３０のソースに電気的に接続されている。データ線
６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この
順に線順次に供給する。また、ＴＦＴ３０のゲートには
走査線３ａが電気的に接続されており、所定のタイミン
グで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・
・Ｇｍを、この順に線順次で印加するように構成されて
いる。

【００４１】画素電極９ａは、ＴＦＴ３０のドレインに
電気的に接続されており、スイッチング素子であるＴＦ
Ｔ３０を一定期間だけそのオン状態とすることにより、
データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・
Ｓｎを各画素に所定のタイミングで書き込む。このよう
にして画素電極９ａを介して液晶に書き込まれた所定レ
ベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、後述する対
向基板に形成された対向電極との間で一定期間保持され
る。

【００４２】液晶は、印加される電圧レベルにより分子
集合の配向や秩序が変化することにより、光を変調し、
階調表示を可能にする。ノーマリーホワイトモードであ
れば、印加された電圧に応じて入射光がこの液晶部分を
通過する際に変調され、液晶パネルの外部にある偏光フ
ィルムにより遮られ、階調表示を行う。ノーマリーブラ
ックモードであれば、印加された電圧に応じて入射光が
この液晶部分を通過する際に変調とされ、液晶パネルの
外部にある偏光フィルムにより通過する光量により、全
体として液晶装置１００からは画像信号に応じたコント
ラストを持つ光が出射する。

【００４３】ここで、保持された画素信号がリークする
のを防ぐことを目的に、画素電極９ａと対向電極との間
に形成される液晶容量と並列に蓄積容量７０（キャパシ
タ）を付加することがある。この蓄積容量７０によっ
て、画素電極９ａの電圧は、例えば、ソース電圧が印加
された時間よりも３桁も長い時間だけ保持される。これ
により、電荷の保持特性は改善され、コントラスト比の
高い表示を行うことのできる液晶装置が実現できる。な
お、蓄積容量７０を形成する方法としては、容量を形成
するための配線である容量線３ｂとの間に形成する場
合、あるいは前段の走査線３ａとの間に形成する場合も
いずれであってもよい。

【００４４】（画素の構成）図４において、液晶装置１
００のＴＦＴアレイ基板１０上には、マトリクス状に複
数の透明な画素電極９ａ（点線で囲まれた領域）が各画
素毎に形成され、画素電極９ａの縦横の境界領域に沿っ
てデータ線６ａ（一点鎖線で示す）、走査線３ａ（実線
で示す）、および容量線３ｂ（実線で示す）が形成され
ている。

【００４５】これらの配線のうち、データ線６ａは、コ
ンタクトホール５を介して単結晶シリコン層からなる半
導体層１ａのうち、後述するソース領域に電気的接続さ
れており、また、画素電極９ａは、コンタクトホール８
を介して半導体層１ａのドレイン領域に電気的接続され
ている。さらに、半導体層１ａのうち、チャネル領域に
対向するように走査線３ａが配置されており、走査線３
ａはゲート電極として機能する。容量線３ｂは、走査線
３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的
に見て、走査線３ａに沿って形成された第１領域）と、
データ線６ａと交差する箇所からデータ線６ａに沿って
前段側（図中、上向き）に突出した突出部（平面的に見
て、データ線６ａに沿って延設された第２領域）とを有
する。

【００４６】また、ＴＦＴアレイ基板１０には、図４に
右上がりの斜線を付して示すように、遮光膜１１ａが形
成されている。この遮光膜１１ａは、各画素において、
半導体層１ａのチャネル領域を含むＴＦＴ３０を、ＴＦ
Ｔアレイ基板１０の側から見て覆うように形成され、容
量線３ｂの本線部に対向して走査線３ａに沿って直線状
に伸びる本線部と、データ線６ａと交差する箇所からデ
ータ線６ａに沿って隣接する段側（即ち、図中下向き）
に突出した突出部とを有する。この遮光膜１１ａの各段
（画素行）における下向きの突出部の先端は、データ線
６ａ下において次段における容量線３ｂの上向きの突出
部の先端と重ねられている。

【００４７】図５において、ＴＦＴアレイ基板１０の基
体は、後述する貼り合せ基板６００からなり、対向基板
２０の基体は、石英基板や耐熱性ガラス板などの透明基
板２０ｂからなる。

【００４８】ＴＦＴアレイ基板１０には画素電極９ａが
形成されており、その上側には、ラビング処理等の所定
の配向処理が施された配向膜１６が形成されている。画
素電極９ａは、たとえばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ
Ｏｘｉｄｅ）膜等の透明な導電性薄膜からなる。配向
膜１６は、たとえばポリイミド薄膜などの有機薄膜に対
してラビング処理を行うことや、ＳｉＯ等の無機物を斜
方蒸着により成膜することにより形成される。

【００４９】ＴＦＴアレイ基板１０の画像表示領域１０
ａにおいて、各画素電極９ａに隣接する位置には、各画
素電極９ａをスイッチング制御する画素スイッチング用
のＴＦＴ３０が形成されている。

【００５０】本形態において、画素スイッチング用のＴ
ＦＴ３０は、Ｐチャネル型として構成されている。

【００５１】また、貼り合せ基板６００の内部には、Ｔ
ＦＴ３０と平面的に重なる領域に遮光膜１１ａが形成さ
れている。従って、ＴＦＴアレイ基板１０の側からの戻
り光などが画素スイッチング用ＴＦＴ３０のチャネル領
域１ａ’、低濃度ソース領域１ｂ、低濃度ドレイン領域
１ｃに入射することを防ぐことができができる。なお、
遮光膜１１ａは、不透明な高融点金属であるＴｉ、Ｃ
ｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂの単体膜や合金膜、あるいは
金属シリサイドなどから構成される。このような材料か
ら構成すれば、ＴＦＴアレイ基板１０を製造する際、遮
光膜１１ａの形成工程以降に行われる画素スイッチング
用のＴＦＴ３０の形成工程で行う高温処理に遮光膜１１
ａが耐えることができる。

【００５２】また、遮光膜１１ａの表面側には、ＮＳＧ
（ノンドープトシリケートガラス）、ＰＳＧ（リンシリ
ケートガラス）、ＢＳＧ（ボロンシリケートガラス）、
ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁
性ガラスやシリコン酸化膜からなる層間絶縁膜１２が形
成され、この層間絶縁膜１２の表面側にＴＦＴ３０が形
成されている。すなわち、層間絶縁膜１２は、ＴＦＴ３
０を構成する半導体層１ａを遮光膜１１ａから電気的に
絶縁するために設けられるものである。

【００５３】画素スイッチング用のＴＦＴ３０は、ＬＤ
Ｄ（Ｌｉｇｈｔｌｙ ＤｏｐｅｄＤｒａｉｎ）構造を有
しており、半導体層１ａには、走査線３ａからの電界に
よりチャネルが形成されるチャネル領域１ａ′、低濃度
ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソー
ス領域１ｄ、並びに高濃度ドレイン領域１ｅが形成され
ている。また、半導体層１ａの上層側には、この半導体
層１ａと走査線３ａとを絶縁するゲート絶縁膜２が形成
されている。

【００５４】ここで、ＴＦＴ３０を構成するのに用いた
半導体層１ａ（第１の半導体層）は、単結晶シリコン層
であり、チャネル領域１ａ′には、後述する条件で不純
物イオンがドープされている。

【００５５】このように構成したＴＦＴ３０の表面側に
は、シリコン酸化膜などからなる層間絶縁膜４、７が形
成されている。層間絶縁膜４の表面には、データ線６ａ
が形成され、このデータ線６ａは、層間絶縁膜４に形成
されたコンタクトホール５を介して高濃度ソース領域１
ｄに電気的に接続している。層間絶縁膜７の表面にはＩ
ＴＯ膜からなる画素電極９ａが形成されている。画素電
極９ａは、層間絶縁膜４、７およびゲート絶縁膜２に形
成されたコンタクトホール８を介して高濃度ドレイン領
域１eに電気的に接続している。この画素電極９ａの表
面側にはポリイミド膜からなる配向膜１６が形成されて
いる。

【００５６】また、高濃度ドレイン領域１ｅからの延設
部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同
時形成された絶縁膜（誘電体膜）を介して、走査線３ａ
と同層の容量線３ｂが上電極として対向することによ
り、蓄積容量７０が構成されている。また、遮光膜１１
ａは、層間絶縁膜１１ａに形成されたコンタクトホール
１３を介して容量線３ｂに電気的に接続して、蓄積容量
７０の一部を担っている。

【００５７】なお、ＴＦＴ３０は、好ましくは上述のよ
うにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、およ
び低濃度ドレイン領域１ｃに相当する領域に不純物イオ
ンの打ち込みを行わないオフセット構造を有していても
よい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの
一部）をマスクとして高濃度で不純物イオンを打ち込
み、自己整合的に高濃度のソースおよびドレイン領域を
形成したセルフアライン型のＴＦＴであってもよい。ま
た、本形態では、ＴＦＴ３０のゲート電極（走査線３
ａ）をソース−ドレイン領域の間に１個のみ配置したシ
ングルゲート構造としたが、これらの間に２個以上のゲ
ート電極を配置してもよい。この際、各々のゲート電極
には同一の信号が印加されるようにする。このようにデ
ュアルゲート（ダブルゲート）、あるいはトリプルゲー
ト以上でＴＦＴ３０を構成すれば、チャネルとソース−
ドレイン領域の接合部でのリーク電流を防止でき、オフ
時の電流を低減することが出来る。これらのゲート電極
の少なくとも１個をＬＤＤ構造或いはオフセット構造に
すれば、さらにオフ電流を低減でき、安定したスイッチ
ング素子を得ることができる。

【００５８】これに対して、対向基板２０には、その全
面に渡って対向電極（共通電極）２１が形成されてお
り、その下側には、ラビング処理等の所定の配向処理が
施された配向膜２２が設けられている。対向電極２１
は、例えば、ＩＴＯ膜などの透明導電性薄膜からなる。
配向膜２２は、ポリイミド薄膜などの有機薄膜に対して
ラビング処理が施された膜や、ＳｉＯ等の無機物を斜方
蒸着により成膜した薄膜である。また、対向基板２０に
は、各画素部の開口領域以外の領域に遮光膜２３が形成
されている。このため、対向基板２０の側から入射光
が、画素スイッチング用のＴＦＴ３０の半導体層１ａの
チャネル領域１ａ’、低濃度ソース領域１ｂ、および低
濃度ドレイン領域１ｃに届くことはない。なお、遮光膜
２３は、コントラストの向上、色材の混色防止などの機
能も有する。

【００５９】このように構成したＴＦＴアレイ基板１０
と対向基板２０とは、画素電極９ａと対向電極２１とが
対面するように配置され、かつ、これらの基板は、前記
のシール材５２（図１および図６を参照）により貼り合
わされる。この状態で、シール材５２より囲まれた空間
内に電気光学物質としての液晶５０が封入され、挟持さ
れる。液晶５０は、画素電極９ａからの電界が印加され
ていない状態で配向膜により所定の配向状態をとる。液
晶５０は、例えば一種または数種のネマティック液晶を
混合したものなどからなる。

【００６０】なお、対向基板２０およびＴＦＴアレイ基
板１０の光入射側の面あるいは光出射側には、使用する
液晶５０の種類、すなわち、ＴＮ（ツイステッドネマテ
ィック）モード、ＳＴＮ（スーパーＴＮ）モード等々の
動作モードや、ノーマリホワイトモード／ノーマリブラ
ックモードの別に応じて、偏光フィルム、位相差フィル
ム、偏光板などが所定の向きに配置される。

【００６１】（周辺回路の構成）再び図１において、本
形態の液晶装置１００では、ＴＦＴアレイ基板１０の表
面側のうち、画像表示領域１０ａの周辺領域を利用して
データ線駆動回路１０１および走査線駆動回路１０４
（周辺回路）が形成されている。このようなデータ線駆
動回路１０１および走査線駆動回路１０４は、基本的に
は、図６および図７に示すように構成される。

【００６２】図６は、走査線駆動回路１０４およびデー
タ線駆動回路１０１等の周辺回路を構成するＰチャネル
型ＴＦＴおよびＮチャネル型ＴＦＴの構成の一例として
インバーター回路を示す平面図である。図７は、この周
辺回路を構成するＴＦＴを図６のＢ−Ｂ′線で切断した
ときの断面図である。なお、図７にはＴＦＴアレイ基板
１０の画像表示領域１０ａに形成した画素スイッチング
用ＴＦＴ３０も示してある。

【００６３】図６および図７において、周辺回路を構成
するＴＦＴは、Ｐチャネル型のＴＦＴ８０とＮチャネル
型のＴＦＴ９０とからなる相補型ＴＦＴとして構成され
ている。これらの駆動回路用のＴＦＴ８０、９０を構成
する半導体層６０（輪郭を点線で示す）は、貼り合せ基
板６００上に形成された層間絶縁膜１２を介して島状に
形成されている。

【００６４】ＴＦＴ８０、９０には、高電位線７１と低
電位線７２がコンタクトホール６３、６４を介して、半
導体層６０のソース領域に電気的にそれぞれ接続されて
いる。また、入力配線６６は、共通のゲート電極６５に
それぞれ接続されており、出力配線６７は、コンタクト
ホール６８、６９を介して、半導体層６０のドレイン領
域に電気的にそれぞれ接続されている。

【００６５】このような周辺回路領域も、画像表示領域
１０ａと同様なプロセスを経て形成されるため、周辺回
路領域にも、層間絶縁膜４、７およびゲート絶縁膜２が
形成されている。また、駆動回路用のＴＦＴ８０、９０
も、画素スイッチング用のＴＦＴ３０と同様、ＬＤＤ構
造を有しており、チャネル形成領域８１、９１の両側に
は、高濃度ソース領域８２、９２および低濃度ソース領
域８３、９３からなるソース領域と、高濃度ドレイン領
域８４、９４および低濃度ドレイン領域８５、９５から
なるドレイン領域とを備えている。

【００６６】ここでは、Ｎ型トランジスタとＰ型トラン
ジスタによる相補型の回路の説明を行ったが、画素トラ
ンジスタと同一のＰ型のトランジスタのみで周辺回路を
構成することも可能である。

【００６７】また、半導体層６０は、半導体層１ａと同
様、後述する方法で形成された単結晶シリコン層であ
り、かつ、チャネル領域８１、９１には、後述する条件
で不純物イオンがドープされている。

【００６８】（画像表示領域と周辺回路領域との相違）
このように構成した画像表示領域１０ａおよび周辺回路
領域においては、図７からわかるように、画素スイッチ
ング用のＴＦＴ３０を構成する半導体層１ａは、駆動回
路用のＴＦＴ８０、９０を構成する半導体層６０と比較
して薄く形成されている。例えば、画素スイッチング用
のＴＦＴ３０を構成する半導体層１ａは、厚さが３０ｎ
ｍ〜８０ｎｍ程度、例えば、４０ｎｍの単結晶シリコン
層であり、駆動回路用のＴＦＴ８０、９０を構成する半
導体層６０は、厚さが１５０〜５００ｎｍ程度、例え
ば、４００ｎｍの単結晶シリコン層である。

【００６９】このように画素スイッチング用のＴＦＴ３
０では、半導体層１ａの膜厚が薄いので、チャネル領域
の不純物濃度によらずゲート電極が制御する空乏層が半
導体層１ａよりも大きく拡がるため、画素スイッチング
用ＴＦＴ３０は、完全空乏型のＰ型トランジスタとな
る。従って、画素スイッチング用ＴＦＴ３０では、単結
晶シリコンの光起電能力が高くても、半導体層１ａが薄
いので、遮光層１１、２３やデータ線６ａの遮光機能で
は防ぐことのできない迷光が届いても、光励起の電子正
孔対の生成量が小さく抑えることができるので、光リー
ク電流が流れない。従って、光リーク電流に起因するフ
リッカなどの発生を防止できるので、表示品位が高い。
それ故、本形態の液晶装置１００は、直視型に比較して
強い光が入射する投射型表示装置のライトバルブに適し
ている。

【００７０】また、本形態において、画素スイッチング
用ＴＦＴ３０は、Ｐ型トランジスタであるため、寄生バ
イポーラ効果が起こりにくい。従って、チャネル領域の
電位を固定するためのボディコンタクトが必要がないの
で、画素領域の開口率を高くできる。

【００７１】これに対して、駆動回路用のＴＦＴ８０、
９０では、それを構成する半導体層６０が厚いため、シ
ート抵抗が低い分、大電流を流せるなど、高速動作が可
能である。

【００７２】なお、周辺回路において、駆動周波数を高
めたい場合、シフトレジスタは高速で駆動する必要があ
る。その際には、寄生容量を小さくすることの出来る完
全空乏型のトランジスタが相応しい。バッファは走査線
３ａを駆動するために大きな電流駆動能力が必要になる
ので、部分空乏型のトランジスタが相応しい。従って、
本発明では、周辺回路に部分空乏型のトランジスタが含
まれておれば、周辺回路全体が部分空乏型のトランジス
タであってもよいし、その一部が完全空乏型のトランジ
スタであってもよい。但し、周辺回路の一部に、画素ス
イッチング用のＴＦＴ３０と同様な完全空乏型のトラン
ジスタを構成する場合には、完全空乏型のトランジスタ
の全てにおいて半導体層の膜厚を一定にすることが好ま
しい。すなわち、周辺回路に含まれる完全空乏型のトラ
ンジスタを構成する半導体層を画素スイッチング用のＴ
ＦＴ３０を構成する半導体層と同一の膜厚にすれば、製
造工程を簡素化することができる。

【００７３】（チャネルドープ条件）図８は、チャネル
領域の膜厚が異なるＴＦＴにおいて、チャネルドープを
行った際の不純物イオンのドーズ量と閾値電圧との関係
を示すグラフである。

【００７４】ＴＦＴアレイ基板１０を構成するにあたっ
て、本形態では、画素スイッチング用のＴＦＴ３０のチ
ャネル領域１ａ′、および駆動回路用のＴＦＴ８０、９
０のチャネル領域８１、９１の各々に、Ｂ⁺、ＢＦ²⁺、
Ｐ⁺不純物イオンをドープして、その閾値電圧を調整し
てある。ここで、画素スイッチング用のＴＦＴ３０と駆
動回路用のＴＦＴ８０とは、同じＰチャネル型である
が、チャネル領域１ａ′、８１の膜厚が異なるので、そ
れぞれの閾値電圧を最適化するには、チャネルドープを
行う際の不純物イオンのドーズ量が異なる。

【００７５】しかるに本形態では、チャネル領域１
ａ′、８１へのチャネルドープ条件については同一条件
とし、その条件は、画素スイッチング用のトランジスタ
３０の閾値電圧を最適化する条件にしてある。従って、
画素スイッチング用のＴＦＴ３０と駆動回路用のＴＦＴ
８０とでは、閾値電圧が異なり、かつ、駆動回路用のＴ
ＦＴ８０では、閾値電圧が最適条件からずれている。

【００７６】すなわち、図８に、チャネル領域の膜厚が
４０ｎｍの画素スイッチング用のＴＦＴ３０においてチ
ャネルドープを行った際の不純物イオンのドーズ量と閾
値電圧との関係を実線Ｌ１で示し、チャネル領域の膜厚
が４００ｎｍの駆動回路用のＴＦＴ８０においてチャネ
ルドープを行った際の不純物イオンのドーズ量と閾値電
圧との関係を点線Ｌ２で示すように、同一のドーズ量で
チャネルドープを行っても、チャネル領域の膜厚が４０
ｎｍのＴＦＴ３０と比較して、チャネル領域の膜厚が４
００ｎｍのＴＦＴ８０では閾値電圧の絶対値が高い。従
って、これら双方のＴＦＴ３０、８０において、最適な
閾値電圧が−１．２Ｖであるとすると、チャネル領域の
膜厚が４０ｎｍのＴＦＴ３０ではドーズ量を３．０×１
０¹¹ｃｍ ²とし、チャネル領域の膜厚が４００ｎｍのＴ
ＦＴ８０ではドーズ量を１．８×１０¹¹ｃｍ²とすべき
ところ、本形態では、画素スイッチング用のトランジス
タ３０の閾値電圧を最適化することを優先してドーズ量
を３．０×１０¹¹ｃｍ²にしてある。このため、チャネ
ル領域の膜厚が４０ｎｍのＴＦＴ３０では、閾値電圧が
−１．２Ｖであり、最適値になるのに対して、チャネル
領域の膜厚が４００ｎｍのＴＦＴ８０では、閾値電圧が
−１．５Ｖであり、最適値からずれている。

【００７７】それでも本形態では、ＴＦＴ３０、８０を
構成する半導体層１ａ、６０として単結晶シリコン層を
用いたため、トランジスタ特性が高い。従って、周辺回
路用のＴＦＴ８０では閾値電圧が最適値からずれていて
も、周辺回路を十分、駆動することができる。一方、画
素スイッチング用のＴＦＴ３０では、閾値電圧が最適値
であるため、品位の高い表示を行うことができる。ま
た、本形態によれば、同一導電型（Ｐ型）の画素スイッ
チング用のＴＦＴ３０と駆動回路用のＴＦＴ８０とにお
いて半導体層１ａ、８０の膜厚を変えた場合でも、以下
に説明するように、チャネルドープを１回で済ませるこ
とができるため、製造工程を短縮できるので、低コスト
化を図ることができる。

【００７８】（ＴＦＴアレイ基板の製造方法）図９は、
本形態のＴＦＴアレイ基板１０の製造に用いたＳＯＩ構
造の貼り合わせ基板を製造する方法の一例を示す工程断
面図である。図１０ないし図１２はいずれも、図９に示
す方法で製造したＳＯＩ構造の貼り合わせ基板からＴＦ
Ｔアレイ基板１０を製造する方法を示す工程断面図であ
る。

【００７９】まず、図９（Ａ）に示すように、石英基板
あるいは耐熱性ガラス基板などどといった透光性を備え
た支持基板５００の表面全体に、タングステンシリサイ
ド膜などといった遮光膜を形成した後、この遮光膜をフ
ォトリソグラフィ技術を用いてパターニングし、遮光膜
１１ａを形成する。次に、支持基板５００の表面全体
に、スパッタリング法、ＣＶＤ法などにより、シリコン
酸化膜、ＮＳＧ（ノンドープトシリケートガラス）、Ｐ
ＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケ
ートガラス）、ＢＰＳＧ（ボロンリンシリケートガラ
ス）などの酸化膜５１０を形成した後、この酸化膜５１
０の表面をＣＭＰ法などの方法を用いて研磨して、表面
を平坦化しておく。ここで、酸化膜５１０の膜厚は、例
えば、約４００〜１０００ｎｍ、より好ましくは８００
ｎｍ程度とする。支持基板５００については、好ましく
は窒素ガスなどの不活性ガス雰囲気下、約８５０〜１３
００℃、より好ましくは１０００℃の高温でアニール処
理し、後に実施される高温プロセスにおいて歪みが発生
しないように前処理しておくことが望ましい。すなわ
ち、製造工程おいて処理される最高温度に合わせて、支
持基板５００を同じ温度かそれ以上の温度で熱処理して
おくことが望ましい。

【００８０】これに対して、単結晶シリコン基板２００
の第１の面２０１の側にも酸化膜２４０を形成した後、
ＣＭＰ法などの方法を用いて研磨して、表面を平坦化し
ておく。この絶縁膜２４０の形成方法には、特に限定さ
れるものではないが、単結晶シリコン基板２００の裏面
にＣＶＤ法により酸化膜を形成する方法などがある。こ
こで、単結晶シリコン基板２００が厚さ３００μｍ〜９
００μｍであれば、絶縁膜２４０は、例えば、４００ｎ
ｍ〜８００ｎｍの厚さとする。

【００８１】このような酸化膜２４０、５１０は、単結
晶シリコン基板２００と支持基板５００の密着性を確保
するために設けられるものである。

【００８２】次に、図９（Ｂ）に示すように、単結晶シ
リコン基板２００の第1の面５０１と、支持基板５００
の表面とを絶縁膜２４０、５１０が接合面となるように
重ねた状態で、例えば、３００℃で２時間熱処理するこ
とにより、単結晶シリコン基板２００と支持基板５００
とを貼り合わせ、単結晶シリコン基板２００と支持基板
５００とが層間絶縁膜１２（酸化膜２４０、５１０）を
介して貼り合わされた、貼り合わせ基板６００を形成す
る（貼り合せ工程）。

【００８３】次に、単結晶シリコン基板２００の第２面
２０２の側をＣＭＰ法などによって研磨し、単結晶シリ
コン基板２００を所定の厚さ、例えば、４００ｎｍとす
る。

【００８４】次に、単結晶シリコン基板２００の第２の
面２０２の全面にシリコン酸化膜、およびシリコン窒化
膜をこの順に積層した後、シリコン酸化膜およびシリコ
ン窒化膜をフォトリソグラフィ技術を用いてパターニン
グし、図９（Ｃ）に示すように、単結晶シリコン基板２
００の第２の面２０２にシリコン窒化膜からなる耐酸化
マスク層２７５を形成する。この耐酸化マスク層２７５
と単結晶シリコン基板２００との間には薄いシリコン酸
化膜２６０が介在している。ここで、シリコン酸化膜２
６０は、応力などを緩和する目的で形成されており、省
略することも可能である。

【００８５】次に、図９（Ｄ）に示すように、水蒸気を
含む雰囲気での熱処理によって、結晶シリコン基板２０
０の第２の面２０２で耐酸化マスク層２７５から露出し
ている部分を酸化し、シリコン酸化膜からなる犠牲酸化
膜２１０を形成する（犠牲酸化工程）。

【００８６】次に、シリコン窒化膜からなる耐酸化マス
ク層２７５、および緩衝用のシリコン酸化膜２６０を除
去する。ここで、犠牲酸化膜２１０は単結晶シリコン基
板２００を部分的に酸化してなるものであるため、それ
を除去した後、犠牲酸化膜２１０が形成されていた領域
には、膜厚が３０ｎｍから８０ｎｍ、例えば、４０ｎｍ
の薄い第1の単結晶半導体層２２０が残される。これに
対して、単結晶シリコン基板２００において犠牲酸化膜
２１０が形成されなかった領域には、第２の単結晶シリ
コン基板２００の厚さ相当（１５０ｎｍから５００ｎ
ｍ、例えば、４００ｎｍ）の厚い第２の単結晶半導体層
２３０が形成され、その厚さは、第1の単結晶半導体層
２２０と比較してかなり分厚い。また、第１の単結晶半
導体層２２０および第２の単結晶半導体層２３０のいず
れにおいても、その下層側には層間絶縁膜１２が形成さ
れている。

【００８７】本形態では、このようにして製造した貼り
合わせ基板６００において、薄い第1の単結晶半導体層
２２０が形成されている領域を画像表示領域１０ａとし
て利用し、厚い第２の単結晶半導体層２３０が形成され
ている領域を周辺領域として利用する。

【００８８】すなわち、図１０（Ａ）に示すように、フ
ォトリソグラフィ技術を用いて、第1の単結晶半導体層
２２０および第２の単結晶半導体層２３０をパターニン
グし、画素スイッチング用のＴＦＴ３０を構成する半導
体層１ａと、駆動回路用のＴＦＴ８０、９０を構成する
半導体層６０とを島状に形成する。ここで、画素スイッ
チング用のＴＦＴ３０を構成する半導体層１ａは、厚さ
が１００ｎｍ以下の単結晶シリコン層であり、駆動回路
用のＴＦＴ８０、９０を構成する半導体層６０は、厚さ
が２００〜５００ｎｍ程度の単結晶シリコン層である。

【００８９】次に、図１０（Ｂ）に示すように、熱酸化
法などを用いて、半導体膜１ａ、６０の表面に、厚さが
例えば６０ｎｍのシリコン酸化膜からなるゲート絶縁膜
２を形成する。

【００９０】次に、図１０（Ｃ）に示すように、Ｎチャ
ネル型の駆動回路用のＴＦＴ９０を形成するための半導
体層６０をレジストマスク４０１で覆った状態で、画素
スイッチング用のＴＦＴ３０を構成する半導体層１ａ
と、Ｐチャネル型の駆動回路用のＴＦＴ９０を構成する
半導体層６０とに対して、Ｐ⁺イオンなどのＮ型の不純
物イオンを導入してチャネルドープを行う。このときの
条件は、加速電圧が１００ＫｅＶ、ドーズ量が３．０×
１０¹¹ｃｍ²であり、画素スイッチング用のトランジス
タ３０の閾値電圧を最適化する条件に設定してある。こ
の際、半導体膜１ａの延設部分１ｆにも不純物イオンを
打ち込まれ、容量線３ｂとの間に蓄積容量７０を構成す
るための下電極が形成される。

【００９１】次に、図１０（Ｄ）に示すように、画素ス
イッチング用のＴＦＴ３０を形成するための半導体層１
ａ、およびＰチャネル型の駆動回路用のＴＦＴ８０を形
成するための半導体層６０をレジストマスク４０２で覆
った状態でＮチャネル型の駆動回路用のＴＦＴ９０を構
成する半導体層６０とに対して、Ｂ⁺イオンなどのＰ型
の不純物イオンを導入してチャネルドープを行う。

【００９２】次に、ＣＶＤ法などにより、基板表面全体
に、走査線３ａ、容量線３ｂ、およびゲート電極６５を
形成するためのＮ型のポリシリコン単体、またはＮ型の
ポリシリコンとタングステン、モリブデン、チタンなど
の金属とシリコンの合金膜の積層膜からなる導電膜を３
００ｎｍ〜８００ｎｍの厚さに形成した後、図１１
（Ａ）に示すように、フォトリソグラフィ技術を用いて
パターニングし、走査線３ａ、容量線３ｂ、およびゲー
ト電極６５を形成する。

【００９３】次に、図１１（Ｂ）に示すようにＮチャネ
ル型の駆動回路用のＴＦＴ９０を形成するための半導体
層６０をレジストマスク３０１で覆った状態で、画素ス
イッチング用のＴＦＴ３０を構成する半導体層１ａと、
Ｐチャネル型の駆動回路用のＴＦＴ８０を構成する半導
体層６０とに対して、走査線３ａやゲート電極６５をマ
スクとして、約０．１×１０¹³／ｃｍ²〜約１０×１０
¹³／ｃｍ²のドーズ量で低濃度Ｐ型の不純物イオンを打
ち込んで、走査線３ａおよびゲート電極６５に対して自
己整合的に低濃度ソース領域１ｂ、８５、および低濃度
ドレイン領域１ｃ、８３を形成する。ここで、走査線３
ａやゲート電極６５の真下に位置しているため、不純物
イオンが導入されなかった部分は半導体膜１ａ、６０の
ままのチャネル領域１ａ′、８１となる。

【００９４】次に、図１１（Ｃ）に示すように、走査線
３ａおよびゲート電極６５より幅が広く、かつ、Ｎチャ
ネル型の駆動回路用のＴＦＴ９０を形成するための半導
体層６０を覆うレジストマスク３０２を形成し、この状
態で、高濃度Ｐ型の不純物イオンを約０．１×１０¹⁵／
ｃｍ²〜約１０×１０¹⁵／ｃｍ²のドーズ量で打ち込み、
高濃度ソース領域１ｂ、８４、およびドレイン領域１
ｄ、８２を形成する。

【００９５】なお、図示を省略するが、Ｐチャネル型の
ＴＦＴ３０、８０の側を覆った状態でゲート電極６５を
マスクとして、Ｎチャネル型の駆動回路用のＴＦＴ９０
を形成するための半導体層６０に対して、約０．１×１
０¹⁵／ｃｍ²〜約１０×１０^{1 5}／ｃｍ²のドーズ量で低濃
度Ｎ型の不純物イオンを打ち込んだ後、ゲート電極６５
より幅の広いマスクを形成した状態で、Ｎチャネル型の
駆動回路用のＴＦＴ９０を形成するための半導体層６０
に対して高濃度Ｎ型の不純物イオンを約０．１×１０¹⁵
／ｃｍ²〜約１０×１０¹⁵／ｃｍ²のドーズ量で打ち込ん
で、図１２（Ａ）に示すように、低濃度ソース領域９
５、低濃度ドレイン領域９３、およびチャネル領域８１
を形成するとともに、高濃度ソース領域９４、および高
濃度ドレイン領域９２を形成する。

【００９６】次に、走査線３ａの表面側にＣＶＤ法など
により、シリコン酸化膜などからなる層間絶縁膜４を形
成した後、フォトリソグラフィ技術を用いてコンタクト
ホール５、６３、６４、６８、６９をそれぞれ形成す
る。

【００９７】次に、図１２（Ｂ）に示すように、層間絶
縁膜４の表面側に、データ線６ａ（ソース電極）などを
構成するためのアルミニウム膜、チタン膜、タングステ
ン膜、銅膜またはこれらの金属のいずれかを主成分とす
る合金膜からなる導電膜をスパッタ法などで３００ｎｍ
〜８００ｎｍの厚さに形成した後、フォトリソグラフィ
技術を用いてパターニングし、データ線６ａ、高電位線
７１、低電位線７２、入力配線６６、出力配線６７を形
成する。その結果、周辺回路領域では、Ｐチャネル型お
よびＮチャネル型のＴＦＴ８０、９０が完成する。

【００９８】次に、図１２（Ｃ）に示すように、データ
線６ａなどの表面側にＣＶＤ法などにより、シリコン窒
化膜あるいはアクリル樹脂などからなる層間絶縁膜７を
形成した後、フォトリソグラフィ技術を用いて、ゲート
絶縁膜２および層間絶縁膜４、７にコンタクトホール８
を形成する。

【００９９】しかる後に、図７に示すように、画素電極
９ａを所定パターンに形成した後、配向膜１６を形成す
る。その結果、ＴＦＴアレイ基板１０が完成する。

【０１００】ここでは周辺回路をＮ型トランジスタとＰ
型トランジスタによる相補型の回路で構成する例を示し
たが、Ｐ型トランジスタのみで周辺回路を構成する場合
には、上記製造方法のうちＮ型トランジスタを形成する
工程を削減すること以外はすべて同じ工程である。

【０１０１】［電子機器への適用］次に、本発明を適用
した液晶装置１００を備えた電子機器の一例を、図１３
および図１４を参照して説明する。

【０１０２】まず、図１３には、上記形態に係る液晶装
置１００と同様に構成された液晶装置を備えた電子機器
の構成をブロック図で示してある。

【０１０３】図１３において、電子機器が、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、液晶装置１００、クロック発生回路１００８、
および電源回路１０１０を含んで構成される。表示情報
出力源１０００は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅ
ｍｏｒｙ）、ＲＡＭ（Ｒａｎｄａｍ ＡｃｃｅｓｓＭｅ
ｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画
信号を同調して出力する同調回路などを含んで構成さ
れ、クロック発生回路１００８からのクロックに基づい
て、所定フォーマットの画像信号を処理して表示情報処
理回路１００２に出力する。この表示情報出力回路１０
０２は、たとえば増幅・極性反転回路、相展開回路、ロ
ーテーション回路、ガンマ補正回路、あるいはクランプ
回路等の周知の各種処理回路を含んで構成され、クロッ
ク信号に基づいて入力された表示情報からデジタル信号
を順次生成し、クロック信号ＣＬＫとともに駆動回路１
００４に出力する。駆動回路１００４は、液晶装置１０
０を駆動する。電源回路１０１０は、上述の各回路に所
定の電源を供給する。なお、液晶装置１００を構成する
ＴＦＴアレイ基板の上に駆動回路１００４を形成しても
よく、それに加えて、表示情報処理回路１００２もＴＦ
Ｔアレイ基板の上に形成してもよい。

【０１０４】このような構成の電子機器としては、図１
４を参照して後述する投射型液晶表示装置（液晶プロジ
ェクタ）、マルチメディア対応のパーソナルコンピュー
タ（ＰＣ）、およびエンジニアリング・ワークステーシ
ョン（ＥＷＳ）、ページャ、あるいは携帯電話、ワード
プロセッサ、テレビ、ビューファインダ型またはモニタ
直視型のビデオテープレコーダ、電子手帳、電子卓上計
算機、カーナビゲーション装置、ＰＯＳ端末、タッチパ
ネルなどを挙げることができる。

【０１０５】図１４に示す投射型表示装置１１００は、
前記の駆動回路１００４がＴＦＴアレイ基板上に搭載さ
れた液晶装置１００を含む液晶モジュールを３個準備
し、各々ＲＧＢ用の液晶モジュール９６２Ｒ、９６２
Ｇ、９６２Ｂとして用いられている。この投射型表示装
置１１００の光学系には、光源装置９２０と、均一照明
光学系９２３が採用されている。そして、投射型表示装
置１１００は、この均一照明光学系９２３から出射され
る光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色
分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂをそれぞれ変
調するライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、
変調された後の色光束を再合成する色合成プリズム９１
０と、合成された光束を投射面１００の表面に拡大投射
する投射手段としての投射レンズユニット９０６を備え
ている。また、青色光束Ｂを対応するライトバルブ９２
５Ｂに導く導光系９２７をも備えている。

【０１０６】均一照明光学系９２３は、２つのレンズ板
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。

【０１０７】各色分離光学系９２４は、青緑反射ダイク
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３とから構成される。まず、
青緑反射ダイクロイックミラー９４１において、光束Ｗ
に含まれている青色光束Ｂおよび緑色光束Ｇが直角に反
射され、緑反射ダイクロイックミラー９４２の側に向か
う。一方、赤色光束Ｒは、青緑反射ダイクロイックミラ
ー９４１を通過して、後方の反射ミラー９４３で直角に
反射されて、赤色光束Ｒの出射部９４４から色合成光学
系の側に出射される。

【０１０８】次に、青緑反射ダイクロイックミラー９４
１により反射された青色光束Ｂ、緑色光束Ｇのうち、緑
色光束Ｇのみが、緑反射ダイクロイックミラー９４２に
おいて直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。また、緑反射ダイク
ロイックミラー９４２を通過した青色光束Ｂは、青色光
束Ｂの出射部９４６から導光系９２７の側に出射され
る。本例では、均一照明光学素子の光束Ｗの出射部か
ら、色分離光学系９２４における各色光束の出射部９４
４、９４５、９４６までの距離が互いにほぼ等しくなる
ように設定されている。

【０１０９】色分離光学系９２４による赤色光束Ｒの出
射部９４４の出射側、および、緑色光束Ｇの出射部９４
５の出射側には、それぞれ集光レンズ９５１、９５２が
配置されている。したがって、各出射部から出射した赤
色光束Ｒ、緑色光束Ｇは、これらの集光レンズ９５１、
９５２にそれぞれ入射して平行化される。

【０１１０】このように平行化された赤色光束Ｒ、緑色
光束Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、図示しない駆動手段によ
って画像情報に応じてスイッチング制御されて、これに
より、ここを通過する各色光の変調が行われる。

【０１１１】一方、青色光束Ｂは、導光系９２７を介し
て対応するライトバルブ９２５Ｂに導かれ、ここにおい
て、同様に画像情報に応じて変調が施される。尚、本例
のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それ
ぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０
Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂ
と、これらの間に配置された液晶モジュール９６２Ｒ、
９６２Ｇ、９６２Ｂとからなるものである。

【０１１２】ところで、導光系９２７は、青色光束Ｂの
出射部９４６の出射側に配置された集光レンズ９５４
と、入射側反射ミラー９７１と、出射側反射ミラー９７
２と、これらの反射ミラーの間に配置した中間レンズ９
７３と、ライトバルブ９２５Ｂの手前側に配置した集光
レンズ９５３とから構成されている。出射部９４６から
出射された青色光束Ｂは、導光系９２７を介して液晶モ
ジュール９６２Ｂに導かれて変調される。各色光束の光
路長、すなわち、光束Ｗの出射部から各液晶モジュール
９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は、青色光束
Ｂが最も長くなり、したがって、青色光束の光量損失が
最も多くなる。しかし、導光系９２７を介在させること
により、光量損失を抑制することができる。

【０１１３】各ライトバルブ９２５Ｒ、９２５Ｇ、９２
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１１２０の表面に拡大投射されるようになってい
る。

【０１１４】本例では、液晶モジュール９６２Ｒ、９６
２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光層が設けられ
ているため、当該液晶モジュール９６２Ｒ、９６２Ｇ、
９６２Ｂからの投射光に基づく液晶プロジェクタ内の投
射光学系による反射光や、投射光が通過する際のＴＦＴ
アレイ基板の表面からの反射光、他の液晶装置から出射
した後に投射光学系を突き抜けてくる投射光の一部等
が、戻り光としてＴＦＴアレイ基板の側から入射して
も、画素電極のスイッチング用のＴＦＴのチャネルに対
する遮光を十分に行うことができる。

【０１１５】このため、小型化に適した色合成プリズム
９１０を用いても、各液晶モジュール９６２Ｒ、９６２
Ｇ、９６２Ｂと当該色合成プリズム９１０との間におい
て、戻り光防止用のフィルムを別途配置したり、偏光手
段に戻り光防止処理を施したりすることが不要となるの
で、構成を小型且つ簡易化する上で大変有利である。

【０１１６】また、本例では、戻り光によるＴＦＴのチ
ャネル領域への影響を抑えることができるため、液晶装
置に対して、戻り光防止処理を施した偏光手段９６１
Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。すな
わち、偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂを液晶モ
ジュール９６２Ｒ、９６２Ｇ、９６２Ｂから離して形成
してもよい。例えば、一方の偏光手段９６１Ｒ、９６１
Ｇ、９６１Ｂは色合成プリズム９１０に貼り付け、他方
の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ
９５１、９５２、９５３に貼り付けることが可能であ
る。このように、偏光手段を色合成プリズム９１０ある
いは集光レンズ９５１、９５２、９５３に貼り付ける
と、偏光手段の熱が、色合成プリズム９１０あるいは集
光レンズ９５１、９５２、９５３に吸収されるため、液
晶装置の温度上昇を抑制して、その誤動作を未然に防止
することができる。

【０１１７】また、図示を省略するが、液晶モジュール
９６２Ｒ、９６２Ｇ、９６２Ｂと、偏光手段とを離間形
成することにより、液晶モジュール９６２Ｒ、９６２
Ｇ、９６２Ｂと偏光手段との間には空気層ができる。従
って、ここに冷却手段を設け、液晶モジュール９６２
Ｒ、９６２Ｇ、９６２Ｂと偏光手段との間に冷風等の送
風を送り込むことにより、液晶モジュール９６２Ｒ、９
６２Ｇ、９６２Ｂの温度上昇を抑制すれば、液晶モジュ
ール９６２Ｒ、９６２Ｇ、９６２Ｂの温度上昇による誤
動作をより確実に防止することが可能となる。

【０１１８】なお、上述した説明にあっては、電気光学
装置を、液晶装置として説明したが、これに限るもので
はなく、エレクトロルミネッセンスや、プラズマディス
プレイ等の種々の電気光学装置にも本発明は適用可能で
ある。

【０１１９】

【発明の効果】以上説明したように、本発明では、画像
表示領域で画素スイッチング用のＴＦＴを構成する第１
の半導体層を薄くすることにより、光リーク電流を抑制
している一方、周辺回路用のＴＦＴを構成する第２の半
導体層を厚くして、耐電圧を高め、かつ、大電流を流せ
るようにしてある。このようにＴＦＴの用途によって半
導体層の厚さを変えてあるが、画素スイッチング用のＴ
ＦＴと、第１の周辺回路用のＴＦＴとは、チャネルドー
プされた不純物イオンのドーズ量が等しく、閾値電圧が
異なる。すなわち、不純物イオンのドーズ量を前記画素
スイッチング用のトランジスタの閾値電圧を最適化する
ことを優先してある。それでも本発明では、ＴＦＴを構
成する半導体層として単結晶半導体層を用いたため、ト
ランジスタ特性が高いので、周辺回路用のＴＦＴの閾値
電圧が最適値からずれていても、周辺回路を十分、駆動
することができる。それ故、本発明によれば、同一導電
型の画素スイッチング用のＴＦＴと周辺回路用のＴＦＴ
とにおいて単結晶半導体層の膜厚を変えた場合でも、チ
ャネルドープを１回で済ませることができるのでに、製
造工程を短縮できるので、低コスト化を図ることができ
る。

【図面の簡単な説明】

【図１】本発明を適用した液晶装置をその上に形成され
た各構成要素と共に対向基板の側から見た平面図であ
る。

【図２】図１のＨ−Ｈ′断面図である。

【図３】液晶装置の画像表示領域において、マトリクス
状に配置された複数の画素に形成された各種素子、配線
などの等価回路図である。

【図４】液晶装置において、ＴＦＴアレイ基板に形成さ
れた各画素の構成を示す平面図である。

【図５】図１および図２に示す液晶装置の画像表示領域
の一部を図４のＡ−Ａ′線に相当する位置で切断したと
きの断面図である。

【図６】図１および図２に示す液晶装置の画像表示領域
の周辺領域に形成した回路の平面図である。

【図７】図６に示す駆動回路用のＴＦＴの断面図であ
る。

【図８】チャネル領域の膜厚が異なるＴＦＴにおいて、
チャネルドープを行った際の不純物イオンのドーズ量と
閾値電圧との関係を示すグラフである。

【図９】（Ａ）〜（Ｅ）は、図１および図２に示す液晶
装置に用いたＴＦＴアレイ基板の製造方法を示す工程断
面図である。

【図１０】（Ａ）〜（Ｄ）は、図１および図２に示す液
晶装置に用いたＴＦＴアレイ基板の製造方法を示す工程
断面図である。

【図１１】（Ａ）〜（Ｃ）は、図１および図２に示す液
晶装置に用いたＴＦＴアレイ基板の製造方法を示す工程
断面図である。

【図１２】（Ａ）〜（Ｃ）は、図１および図２に示す液
晶装置に用いたＴＦＴアレイ基板の製造方法を示す工程
断面図である。

【図１３】本発明に係る液晶装置を表示部として用いた
電子機器の回路構成を示すブロック図である。

【図１４】本発明に係る液晶装置を用いた電子機器の一
例としての投射型表示装置の光学系の構成を示す断面図
である。

【符号の説明】

１ａ 画像表示領域の半導体層（第１の半導体層） １ａ′、８１、９１ チャネル領域 １０ ＴＦＴアレイ基板 ３０ Ｐ型の画素スイッチング用のＴＦＴ ６０ 周辺領域の半導体層（第２の半導体層） ８０ Ｐ型の駆動回路用のＴＦＴ（第１の駆動回路用の
ＴＦＴ） ９０ Ｎ型の駆動回路用のＴＦＴ（第２の駆動回路用の
ＴＦＴ） １００ 液晶装置 ２００ 単結晶シリコン基板 ２２０ 第1の単結晶半導体層 ２３０ 第２の単結晶半導体層 ５００ 支持基板 ６００ 貼り合わせ基板

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１８Ｆ ６１２Ｂ Ｆターム(参考） 2H092 GA59 GA60 HA03 JA25 JA33 JB51 JB56 KA03 KA11 MA27 MA43 NA27 PA01 PA06 PA07 QA05 RA05 5F048 AA09 AB10 AC04 BA17 BB15 BD04 BD10 BG07 5F110 AA01 AA06 AA07 AA13 AA16 BB02 BB04 CC02 DD02 DD03 DD12 DD13 EE05 EE09 EE14 EE27 EE45 FF02 FF23 GG02 GG12 GG24 GG25 GG32 GG34 GG41 GG52 GG58 HJ01 HJ04 HJ13 HL02 HL03 HL04 HL06 HL07 HL23 HM14 HM15 NN03 NN23 NN24 NN27 NN35 NN45 NN46 NN72 NN73 NN78 QQ16 QQ19

Claims (17)

【特許請求の範囲】
1. 【請求項１】 支持基板上に絶縁膜を介して形成された
   半導体層のうち、画像表示領域内に形成された第１の半
   導体層を用いて第１導電型の画素スイッチング用の薄膜
   トランジスタがマトリクス状に形成されているととも
   に、前記画像表示領域の周辺領域に形成された第２の半
   導体層を用いて周辺回路用の薄膜トランジスタが形成さ
   れたトランジスタアレイ基板と、該トランジスタアレイ
   基板に保持された電気光学物質とを有する電気光学装置
   において、 前記第１の半導体層および前記第２の半導体層は、単結
   晶半導体層であり、 前記周辺回路用の薄膜トランジスタには、前記画素スイ
   ッチング用の薄膜トランジスタと導電型が同一の第１の
   周辺回路用の薄膜トランジスタと、導電型が異なる第２
   の周辺回路用の薄膜トランジスタとが含まれ、 前記第１の周辺回路用の薄膜トランジスタは、前記画素
   スイッチング用の薄膜トランジスタと比較してチャネル
   領域が厚く、かつ、前記画素スイッチング用の薄膜トラ
   ンジスタと閾値電圧が異なることを特徴とする電気光学
   装置。
2. 【請求項２】 請求項１において、前記第１導電型はＰ
   型であり、前記第２導電型はＮ型であることを特徴とす
   る電気光学装置。
3. 【請求項３】 支持基板上に絶縁膜を介して形成された
   半導体層のうち、画像表示領域内に形成された第１の半
   導体層を用いて第１導電型の画素スイッチング用の薄膜
   トランジスタがマトリクス状に形成されているととも
   に、前記画像表示領域の周辺領域に形成された第２の半
   導体層を用いて周辺回路用の薄膜トランジスタが形成さ
   れたトランジスタアレイ基板と、該トランジスタアレイ
   基板に保持された電気光学物質とを有する電気光学装置
   において、 前記第１の半導体層および前記第２の半導体層は、単結
   晶半導体層であり、 前記周辺回路用の薄膜トランジスタには、前記画素スイ
   ッチング用の薄膜トランジスタと導電型が同一の周辺回
   路用の薄膜トランジスタにより構成され、 前記周辺回路用の薄膜トランジスタは、前記画素スイッ
   チング用の薄膜トランジスタと比較してチャネル領域が
   厚く、かつ、前記画素スイッチング用の薄膜トランジス
   タと閾値電圧が異なることを特徴とする電気光学装置。
4. 【請求項４】 請求項３において、前記第１導電型はＰ
   型であることを特徴とする電気光学装置。
5. 【請求項５】 請求項１ないし４のいずれかにおいて、
   前記第１の半導体領域の厚さは３０ｎｍから８０ｎｍま
   での範囲であることを特徴とする電気光学装置。
6. 【請求項６】 請求項１ないし５のいずれかにおいて、
   前記第２の半導体領域の厚さは１５０ｎｍから５００ｎ
   ｍまでの範囲であることを特徴とする電気光学装置。
7. 【請求項７】 請求項１ないし請求項６のいずれかにお
   いて、前記周辺回路用の薄膜トランジスタは、部分空乏
   型のチャネル領域を備え、前記画素スイッチング用の薄
   膜トランジスタは、完全空乏型のチャネル領域を備えて
   いることを特徴とする電気光学装置。
8. 【請求項８】 請求項１ないし７のいずれかにおいて、
   前記画素スイッチング用の薄膜トランジスタ、および該
   画素スイッチング用の薄膜トランジスタと導電型が同一
   の前記周辺回路用の薄膜トランジスタは、チャネルドー
   プされた不純物イオンのドーズ量が等しいことを特徴と
   する電気光学装置。
9. 【請求項９】 請求項８において、前記不純物イオンの
   ドーズ量は、前記画素スイッチング用のトランジスタの
   閾値電圧を最適化する条件に設定されていることを特徴
   とする電気光学装置。
10. 【請求項１０】 請求項１ないし９のいずれかにおい
    て、前記半導体層は、単結晶シリコン層から構成されて
    いることを特徴とする電気光学装置。
11. 【請求項１１】 請求項１ないし１０のいずれかにおい
    て、前記支持基板は、石英基板であることを特徴とする
    電気光学装置。
12. 【請求項１２】 請求項１ないし１０のいずれかにおい
    て、前記支持基板は、ガラス基板であることを特徴とす
    る電気光学装置。
13. 【請求項１３】 請求項１ないし１２のいずれかにおい
    て、前記電気光学物質は、前記トランジスタアレイ基板
    と、該トランジスタアレイ基板に対して対向配置された
    対向基板との間に保持された液晶であることを特徴とす
    る電気光学装置。
14. 【請求項１４】 支持基板上に絶縁膜を介して形成され
    た半導体層のうち、画像表示領域内に形成された第１の
    半導体層を用いて第１導電型の画素スイッチング用の薄
    膜トランジスタがマトリクス状に形成されているととも
    に、前記画像表示領域の周辺領域に形成された第２の半
    導体層を用いて周辺回路用の薄膜トランジスタが形成さ
    れたトランジスタアレイ基板と、該トランジスタアレイ
    基板に保持された電気光学物質とを有し、前記周辺回路
    用の薄膜トランジスタには、前記画素スイッチング用の
    薄膜トランジスタと導電型が同一の第１の周辺回路用の
    薄膜トランジスタと、導電型が異なる第２の周辺回路用
    の薄膜トランジスタとが含まれた電気光学装置の製造方
    法において、 前記第１の半導体層および前記第２の半導体層を単結晶
    半導体層から形成するとともに、前記第１の周辺回路用
    の薄膜トランジスタのチャネル領域については、前記画
    素スイッチング用の薄膜トランジスタのチャネル領域よ
    りも厚くし、 前記第１の周辺回路用の薄膜トランジスタのチャネル領
    域、および前記画素スイッチング用の薄膜トランジスタ
    のチャネル領域に対するチャネルドープは、同一の不純
    物イオン、および同一のドーズ量で同時に行うことを特
    徴とする電気光学装置の製造方法。
15. 【請求項１５】 支持基板上に絶縁膜を介して形成され
    た半導体層のうち、画像表示領域内に形成された第１の
    半導体層を用いて第１導電型の画素スイッチング用の薄
    膜トランジスタがマトリクス状に形成されているととも
    に、前記画像表示領域の周辺領域に形成された第２の半
    導体層を用いて周辺回路用の薄膜トランジスタが形成さ
    れたトランジスタアレイ基板と、該トランジスタアレイ
    基板に保持された電気光学物質とを有し、前記周辺回路
    用の薄膜トランジスタには、前記画素スイッチング用の
    薄膜トランジスタと導電型が同一の周辺回路用の薄膜ト
    ランジスタによって構成された電気光学装置の製造方法
    において、 前記第１の半導体層および前記第２の半導体層を単結晶
    半導体層から形成するとともに、前記周辺回路用の薄膜
    トランジスタのチャネル領域については、前記画素スイ
    ッチング用の薄膜トランジスタのチャネル領域よりも厚
    くし、 前記周辺回路用の薄膜トランジスタのチャネル領域、お
    よび前記画素スイッチング用の薄膜トランジスタのチャ
    ネル領域に対するチャネルドープは、同一の不純物イオ
    ン、および同一のドーズ量で同時に行うことを特徴とす
    る電気光学装置の製造方法。
16. 【請求項１６】 請求項１４または請求項１５におい
    て、前記チャネルドープを行う際の不純物イオンのドー
    ズ量を、前記画素スイッチング用の薄膜トランジスタの
    閾値電圧を最適化する条件に設定することを特徴とする
    電気光学装置の製造方法。
17. 【請求項１７】 請求項１ないし１３のいずれかに規定
    する電気光学装置をライトバルブとして用いたことを特
    徴とする投射型表示装置。