JP3633255B2 - 電気光学装置の駆動回路、電気光学装置及び電子機器 - Google Patents
電気光学装置の駆動回路、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP3633255B2 JP3633255B2 JP1514598A JP1514598A JP3633255B2 JP 3633255 B2 JP3633255 B2 JP 3633255B2 JP 1514598 A JP1514598 A JP 1514598A JP 1514598 A JP1514598 A JP 1514598A JP 3633255 B2 JP3633255 B2 JP 3633255B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- precharge
- drive
- line
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴと称す。）駆動等によるアクティブマトリクス駆動方式の液晶パネル等の電気光学装置の駆動回路、該駆動回路を備えた電気光学装置、該駆動回路が基板上に設けられた電気光学装置、または当該電気光学装置を用いた電子機器の技術分野に属し、特に、プリチャージ回路を備えた駆動回路、電気光学装置、及び電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶パネルにおいては、縦横に各々配列された多数の走査線及びデータ線と、走査線及びデータ線の各交点に対応する多数の画素電極がＴＦＴアレイ基板上に設けられている。そして、これらに加えて、走査線駆動回路、データ線駆動回路、サンプリング回路などのＴＦＴを構成要素とする各種の周辺回路が、このようなＴＦＴアレイ基板上に設けられる場合がある。
【０００３】
これらの周辺回路のうち、サンプリング回路は、高周波数の画像信号を各データ線に所定のタイミングで安定的に走査信号と同期して供給するために、画像信号をサンプリングする回路である。
【０００４】
また、プリチャージ回路は、コントラスト比の向上、データ線の電位レベルの安定、表示画面上のラインむらの低減等を目的として、データ線に対し、前記サンプリング回路により画像信号がサンプリングされるタイミングに先行するタイミングで、プリチャージ信号（画像補助信号）を供給することにより、画像信号をデータ線に書き込む際の負荷を軽減する回路である。特に液晶を交流駆動するために通常行われるデータ線の電圧位相を１水平走査期間毎に反転して駆動する所謂１Ｈ反転駆動方式においては、１水平有効表示期間前の１水平帰線期間において、画像信号の位相が切り換わってから後に、所定電位のプリチャージ信号をデータ線に予め書き込んでおけば、画像信号をデータ線に書き込む際に必要な電荷量を顕著に少なくできる。
【０００５】
ここで、ＴＦＴアレイ基板上にマトリクス状に配置された複数の画素により規定される画面表示領域、即ち液晶パネル上で実際に液晶の配向状態の変化により画像が表示される領域において、前記複数の画素に各々設けられる画素スイッチング用ＴＦＴを制御するために、該画面表示領域の周囲に設けられる周辺回路を形成するための領域は基本的要請として大きい程よいとされている。
【０００６】
ここで、従来における前記プリチャージ回路に着目する。図１６に従来のプリチャージ回路のレイアウト平面図を示す。当該プリチャージ回路を構成する各スイッチング素子としてのＴＦＴ２０２は、各々のデータ線３５毎に設ける必要があり、該ＴＦＴ２０２のドレイン電極はデータ線３５と電気的に接続され、該ＴＦＴのソース電極はプリチャージ信号を供給するプリチャージ信号線２０４から延設された供給線と各々が電気的に接続された構成とされていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来のプリチャージ回路の構成によると、プリチャージ回路を構成する各スイッチング素子としてのＴＦＴは、ＴＦＴアレイ基板上の所定の範囲の領域を占有することとなるため、プリチャージ回路の集積化、及び当該プリチャージ回路を含む液晶パネルの小型化が困難であるという問題点があった。
【０００８】
すなわち、前記プリチャージ回路を構成するスイッチング素子としてのＴＦＴはデータ線毎に構成する必要があり、各々のＴＦＴ毎にソース領域、ゲート領域、ドレイン領域を形成すると、必然的に該ＴＦＴを形成するために必要な領域が広くなり、結果として該ＴＦＴにより構成されるプリチャージ回路の集積化が図れない。これにより、前記プリチャージ回路を含む液晶パネルにおいてそれ自体を小型化することができないのである。また、更なる解像度の向上を図るために液晶パネルの高精細化や、或いは、マザー基板からの取れ個数を増加することで歩留まりを向上したり、持ち運び自由なモバイル用途に使用するために液晶パネル自体の小型化を望む声が多くなっている。このように、液晶パネルの高精細化、或いは小型化が進むと、画素サイズの微細化が必然となり、それに伴い同一基板上に形成された周辺回路の集積化を図る必要がある。
【０００９】
そこで、本発明は、前記の問題点に鑑みてなされたもので、その課題は、前記プリチャージ回路をＴＦＴアレイ基板上に効率的に配置して、液晶パネルを小型化することが可能な液晶パネルの駆動装置及び当該液晶パネルを備えた液晶装置並びに当該液晶装置を備えた電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
前記の課題を解決するために、請求項１に記載の電気光学装置の駆動回路は、画像信号が供給される複数のデータ線と、前記データ線と交差し、走査信号が供給される複数の走査線と、前記データ線及び走査線の交点に対応して設けられた第１スイッチング手段と、前記各第１スイッチング手段に対応するとともに前記データ線に対してアレイ状に各々配置された複数の画素電極とを備えた電気光学装置の駆動回路であって、
プリチャージ信号を供給するプリチャージ信号線と前記複数のデータ線との間に複数の第２スイッチング手段を有し、前記第２スイッチング手段の導通により前記データ線に前記プリチャージ信号を各々供給するプリチャージ回路を備え、前記第２スイッチング手段は薄膜トランジスタであり、相隣接する２本の前記データ線に対応する各々の該薄膜トランジスタは前記プリチャージ信号線から延設された供給線を共通のソース電極とすると共に、該薄膜トランジスタのドレイン電極は各々対応する前記データ線に電気的に接続され、前記相隣接する２本の前記データ線に対応する各々の薄膜トランジスタの半導体層は、互いに分離されることなく、同一の島状パターンを共用して形成されていることを特徴とする。
【００１１】
請求項１に記載の電気光学装置の駆動回路によれば、プリチャージ信号線から延設された複数の供給線によって、プリチャージ回路へ所定電圧レベルのプリチャージ信号が供給される。そして、各データ線毎に設けられた複数の第２スイッチング手段は、１水平走査期間における１水平帰線期間毎に画像信号のデータ線への供給に先立って、供給されたプリチャージ信号を各データ線に対して各々供給する。このとき、相隣接する２本のデータ線に対応する２つの第２スイッチング手段に対して同時に前記供給線からプリチャージ信号を供給するように、供給線を共通に配置するようにする。これにより、相隣接する２つのデータ線に対応する第２スイッチング手段で前記供給線を共通に使用するので、各第２スイッチング手段毎に供給線を設ける場合に比して供給線の数を減少させることができると共に、各第２スイッチング手段を繰り返しアレイ状に配列する際の間隔（配列ピッチ）を短縮することができるため、形成領域を効率的に使用することができる。これにより、前記プリチャージ回路の集積化が図れ、電気光学装置の小型化を実現することができる。
【００１２】
請求項２に記載の電気光学装置の駆動回路は、前記課題を解決するために、請求項１に記載の電気光学装置の駆動回路において、前記第２スイッチング手段を駆動するために、プリチャージ回路駆動信号を供給するプリチャージ回路駆動信号線から延設された駆動線を更に備え、前記駆動線は前記データ線毎に各々対応する複数の前記第２スイッチング手段に対して、前記プリチャージ回路駆動信号線から前記プリチャージ回路駆動信号を供給するように、各々の前記駆動線が配置されていることを特徴とする。
【００１３】
請求項２に記載の電気光学装置の駆動回路によれば、前記第２スイッチング手段を駆動するためのプリチャージ回路駆動信号線から延設された駆動線によって、プリチャージ回路駆動信号が供給される。この際、各データ線毎に設けられる前記第２スイッチング手段を駆動するためのプリチャージ回路駆動信号を供給する前記駆動線を、複数の該第２スイッチング手段に対して共通に設けるようにする。このような構成を採れば、１本の前記駆動線で複数の該第２スイッチング手段を同時に駆動できるため、該第２スイッチング手段毎に該駆動線を設ける必要がないため、形成領域を効率的に使用することができる。これにより、前記プリチャージ回路の集積化が図れ、電気光学装置の小型化を実現することができる。
【００１４】
請求項３に記載の液晶パネルの駆動装置は、前記課題を解決するために、請求項１又は２に記載の電気光学装置の駆動回路において、前記第２スイッチング手段は、薄膜トランジスタであると共に、前記プリチャージ信号線から延設された供給線が、相隣接する２本の前記データ線に対応する各々の該薄膜トランジスタのソース電極に共通に電気的に接続されていることを特徴とする。
【００１５】
また、請求項１又は２に記載の電気光学装置の駆動回路における構成によれば、相隣接する二つの前記ＴＦＴにおいて、ソース電極を形成する占有面積を削減できるため、形成領域を効率的に使用することができる。これにより、前記プリチャージ回路の集積化が図れ、液晶パネルの小型化を実現することができる。
【００１７】
さらに、前記プリチャージ回路の第２スイッチング手段を構成するＴＦＴは、その半導体層をデータ線に各々接続された複数のＴＦＴに亘って、分離せずに共通で設けたことで、各々のデータ線に接続される前記プリチャージ回路の第２スイッチング手段としてのＴＦＴの半導体層を、該ＴＦＴ毎に各々分離する必要がないため、半導体層を分離する際の間隔を設ける必要がなくなる。従って、その間隔分だけプリチャージ回路を形成する占有面積を削減することが可能となり、形成領域を効率的に使用することができる。これにより、前記プリチャージ回路の集積化が図れ、電気光学装置の小型化を実現することができる。
【００１８】
請求項３に記載の電気光学装置の駆動回路は、前記課題を解決するために、請求項１または２に記載の電気光学装置の駆動回路において、前記第２スイッチング手段は、少なくともＰチャネル型トランジスタ、Ｎチャネル型トランジスタ又は相補型トランジスタのうちいずれかで構成されていることを特徴とする。
【００１９】
請求項３に記載の電気光学装置の駆動回路によれば、第２スイッチング手段をＰチャネル型ＴＦＴ、或いはＮチャネル型ＴＦＴといった片チャネル型ＴＦＴで構成することにより、占有面積の少ない領域に効率的に配置することができる。これにより、前記プリチャージ回路の集積化が図れ、電気光学装置の小型化を実現することができる。また、前記第２スイッチング手段をＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴから成る相補型ＴＦＴで形成することができる。このように、相補型ＴＦＴで構成すれば、片チャネル型ＴＦＴに比して占有面積が少し大きくなるが、プリチャージ回路の第２スイッチング手段の配列ピッチは片チャネル型ＴＦＴの場合と同一に形成できるので、特に問題とはならない。また、プリチャージ回路の第２スイッチング手段を相補型ＴＦＴで構成するようにすれば、データ線の電位揺れを防止することが可能となり、高品位な画質の電気光学装置が実現できる。
【００２０】
請求項９に記載の電気光学装置は、前記課題を解決するために、請求項１乃至請求項８のいずれか一項に記載の電気光学装置の駆動回路を備えたことを特徴とする。
【００２１】
請求項９に記載の電気光学装置によれば、請求項１乃至請求項９のいずれか一項に記載の電気光学装置の駆動回路を備えているので、各第２スイッチング手段毎に供給線を設ける場合に比して供給線の数を減少させることができると共に、各第２スイッチング手段の配列ピッチを短縮して形成領域を効率的に使用することができるので、プリチャージ回路を小面積化して電気光学装置自体を小型化できる。
【００２２】
請求項１０に記載の電子機器は、前記課題を解決するために、請求項９の電気光学装置を備えたことを特徴とする。
【００２３】
請求項１０に記載の電子機器によれば、電子機器は上述した本願発明の電気光学装置を備えており、該電気光学装置の小型化が可能なので、電子機器の小型化を実現することができる。
【００２４】
本発明のこのような作用及び他の利得は、次に説明する実施の形態から明らかにする。
【００２５】
【発明の実施の形態】
以下に、本発明に好適な実施の形態について、図面に基づいて説明する。
【００２６】
（液晶パネルの構成と駆動）
先ず、電気光学装置の一例として、液晶装置の全体構成について、図１から図２を参照して説明する。図１は、液晶装置の実施の形態におけるＴＦＴアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図であり、図２は、プリチャージ回路を含めた液晶パネルの１水平走査期間のタイミングチャートである。
【００２７】
図１において、液晶装置２００は、例えば石英基板、ハードガラス等からなるＴＦＴアレイ基板１を備えている。ＴＦＴアレイ基板１上には、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており各々がＹ方向に沿って伸びるデータ線３５と、Ｙ方向に複数配列されており各々がＸ方向に沿って伸びる走査線３１と、各データ線３５と画素電極１１との間に各々介在すると共に該間における導通状態及び非導通状態を、走査線３１を介して各々供給される走査信号に応じて各々制御するスイッチング素子の一例としての複数のＴＦＴ３０とが形成されている。またＴＦＴアレイ基板１上には、蓄積容量のための配線である容量線３１’を走査線３１に沿ってほぼ平行に配設しても良いし、前段の走査線下を利用して蓄積容量を形成しても良い。なお、本実施形態においては、容量線３１’は定電位線５０１を介して走査線駆動回路１０４の正電源或いは負電源等に接続されている。このように、ＴＦＴアレイ基板１上の周辺回路の電源等の定電位線を利用すれば、容量線３１’に定電位を供給するための引き回し配線及び該配線に接続された実装端子１０２を設ける必要がないため、実装端子数の削減が図れ、液晶装置２００の小型化が実現できる。
【００２８】
ＴＦＴアレイ基板１上には更に、複数のデータ線３５に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路２０１と、画像信号をサンプリングして複数のデータ線３５に各々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。図１においては走査線駆動回路１０４は走査線の両端に配置されているが、走査線の信号遅延等が問題にならない場合は、どちらか一方のみに形成してもよいことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線３５を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。なお、上述した櫛歯状に駆動する方法は、走査線駆動回路１０４に適用できることは言うまでもない。
【００２９】
走査線駆動回路１０４は、外部制御回路から供給される電源、基準クロック等に基づいて、所定タイミングで走査線３１に走査信号をパルス的に線順次で印加する。
【００３０】
データ線駆動回路１０１は、外部制御回路から供給される電源、基準クロック等に基づいて、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、画像入力信号線ＶＩＤ（例えば図１に示すように、６つの画像入力信号線ＶＩＤ１〜ＶＩＤ６）について、データ線３５毎にサンプリング回路駆動信号をサンプリング回路３０１にサンプリング回路駆動信号線３０６を介して供給する。
【００３１】
プリチャージ回路２０１は、ＴＦＴ２０２を各データ線３５毎に備えており、プリチャージ信号線２０４がＴＦＴ２０２のソース電極に接続されており、プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極に接続されている。そして、プリチャージ信号線２０４を介して、外部電源からプリチャージ信号を書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線２０６を介して、各データ線３５について画像信号に先行するタイミングでプリチャージ信号を書き込むように、外部制御回路からプリチャージ回路駆動信号が供給される。プリチャージ回路２０１は、好ましくは中間階調レベルの画素データに相当するプリチャージ信号（画像補助信号）を供給する。
【００３２】
サンプリング回路３０１は、ＴＦＴ３０２を各データ線３５毎に備えており、画像入力信号線ＶＩＤ１〜ＶＩＤ６がＴＦＴ３０２のソース電極に接続されており、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。そして、画像入力信号線ＶＩＤ１〜ＶＩＤ６を介して、６つのパラレルな画像信号が入力されると、これらの画像信号をサンプリングする。また、サンプリング回路駆動信号線３０６を介して、データ線駆動回路１０１からサンプリング回路駆動信号が入力されると、６本の画像入力信号線ＶＩＤ１〜ＶＩＤ６各々についてサンプリングされた画像信号の印加をデータ線３５毎に順次に行う。即ち、データ線駆動回路１０１とサンプリング回路３０１とは、６相展開されて画像入力信号線ＶＩＤ１〜ＶＩＤ６から入力された６つのパラレルな画像信号を、データ線３５に供給するように構成されている。
【００３３】
なお、以上説明した実施の形態では、外部制御回路により例えば６相展開された６つの画像信号ＶＩＤ１〜ＶＩＤ６が画像入力信号線を介してサンプリング回路３０１のスイッチング手段であるＴＦＴ３０２のソース電極に供給され、該ＴＦＴ３０２のゲート電極に順次にサンプリング回路駆動信号を印加するように構成されているため、データ線３５毎に相展開された画像信号が順次印加される構成となっている。また他の駆動方法として、例えば隣接する６つのＴＦＴ３０２のゲート電極に対して同時にサンプリング回路駆動信号を印加し、複数のデータ線３５をグループ毎に順次選択するようにしてもよい。この場合、外部制御回路により例えば６相展開された６つの画像信号ＶＩＤ１〜ＶＩＤ６の位相タイミングを合わせ、ＴＦＴ３０２を介してデータ線３５に供給するようにしても、同様の表示を行えることができる。また、画像信号の相展開数は６に限られない。例えば、当該サンプリング回路３０１を構成するＴＦＴ３０２におけるサンプリング能力が高ければ、相展開数は６以下でも構わないし、サンプリング能力が低ければ、相展開数は６以上でもよい。画像信号の相展開数が少ない方が外部制御回路に係るコストを低減できる。また、少なくとも画像信号の相展開数分だけ、画像入力信号線が必要であることは言うまでもない。更に、画像信号の相展開数を３、６、１２、１８、２４、…といった３の倍数に設定すれば、画像入力信号線が３の倍数で形成できるため、ビデオ表示する際に有利である。これは、カラー画像信号が３つの色（赤、緑、青）に係る信号からなることとの関係から、３の倍数であると、ＮＴＳＣ表示やＰＡＬ表示等のビデオ表示をする際に制御や回路を簡易化する上で好ましいからである。
【００３４】
ここで、図２を参照して、プリチャージ回路２０１によるプリチャージについて更に説明を加える。
【００３５】
図２に示すように、データ線駆動回路１０１が有するシフトレジスタには、一画素当りの選択時間ｔ１（ドット周波数）を規定するクロック信号ＣＬＸが水平走査の基準として入力されるが、転送スタート信号ＤＸが入力されると、このシフトレジスタから転送信号Ｘ１、Ｘ２、…が順次供給される。ここで図１に示した本実施の形態の回路構成では、データ線毎に順次サンプリング回路３０１を駆動するので、クロック信号ＣＬＸの半周期の期間がドット周波数と同じになる。また、例えば隣接する６本のデータ線に接続されるサンプリング回路３０１を同時に駆動するようにすれば、クロック信号ＣＬＸの半周期の期間はドット周波数ｔ１の６倍となる。各水平走査期間において、このような転送スタート信号ＤＸの入力に先行するタイミングで、プリチャージ回路駆動信号ＮＲＧが供給される。より具体的には、垂直走査の基準とされるクロック信号ＣＬＹがハイレベルとなると共に画像信号ＶＩＤが信号の電圧中心値ＶＩＤ中心を基準として極性反転した後、この極性反転からプリチャージをするまでのマージンである時間ｔ３経過後に、プリチャージ回路駆動信号ＮＲＧは、ハイレベルとされる。他方、プリチャージ信号ＮＲＳは、画像信号ＶＩＤの反転に対応して、水平帰線期間で画像信号ＶＩＤと同極性の所定レベルとされる。従って、プリチャージ回路駆動信号ＮＲＧがハイレベルとされる時間ｔ２において、プリチャージが行われる。そして、水平帰線期間が終了して有効表示期間が始まる時点よりも時間ｔ４だけ前に、即ち、プリチャージが終了してから画像信号が書き込まれるまでのマージンを時間ｔ４として、プリチャージ回路駆動信号ＮＲＧは、ローレベルとされる。以上のように、プリチャージ回路２０１は、各水平帰線期間において、プリチャージ信号ＮＲＳを画像信号に先行して複数のデータ線３５に供給する。
【００３６】
次に、プリチャージ回路２０１及びサンプリング回路３０１を構成するＴＦＴ２０２及び３０２の具体的な回路構成について図３及び図４を参照して各々説明する。なお、図３は、プリチャージ回路２０１のＴＦＴ２０２を構成する各種のＴＦＴを示す回路図であり、図４は、サンプリング回路３０１のＴＦＴ３０２を構成する各種のＴＦＴを示す回路図である。
【００３７】
図３（１）に示すようにプリチャージ回路２０１のＴＦＴ２０２（図１参照）は、Ｎチャネル型ＴＦＴ２０２Ａから構成されてもよいし、図３（２）に示すようにＰチャネル型ＴＦＴ２０２Ｂから構成されてもよいし、図３（３）に示すようにＮチャネル型ＴＦＴ及びＰチャネル型ＴＦＴから成る相補型ＴＦＴ２０２Ｃから構成されてもよい。なお、図３（１）から図３（３）において、図１に示したプリチャージ回路駆動信号線２０６を介して入力されるプリチャージ回路駆動信号２０６Ａ、２０６Ｂは、ゲート電圧として各ＴＦＴ２０２Ａ〜２０２Ｃに入力される。同じく図１に示したプリチャージ信号線２０４を介して入力されるプリチャージ信号ＮＲＳは、ソース電圧として各ＴＦＴ２０２Ａ〜２０２Ｃに入力される。Ｎチャネル型ＴＦＴ２０２Ａにゲート電圧として印加されるプリチャージ回路駆動信号２０６Ａと、Ｐチャネル型ＴＦＴ２０２Ｂにゲート電圧として印加されるプリチャージ回路駆動信号２０６Ｂとは、相互に反転信号である。従って、プリチャージ回路２０１を相補型ＴＦＴ２０２Ｃで構成する場合には、プリチャージ回路駆動信号線２０６が少なくとも２本以上必要となる。或いは、例えば、ＴＦＴ２０２Ｃの手前でプリチャージ回路駆動信号２０６Ａをインバータにより反転させて、プリチャージ回路駆動信号２０６Ｂを形成してもよい。
【００３８】
図４（１）に示すようにサンプリング回路３０１のＴＦＴ３０２（図１参照）は、Ｎチャネル型のＴＦＴ３０２Ａから構成されてもよいし、図４（２）に示すようにＰチャネル型のＴＦＴ３０２Ｂから構成されてもよいし、図４（３）に示すように相補型ＴＦＴ３０２Ｃから構成されてもよい。なお、図４（１）から図４（３）において、図１に示した画像入力信号線３０４を介して入力される画像信号ＶＩＤは、ソース電圧として各ＴＦＴ３０２Ａ〜３０２Ｃに入力される。同じく図１に示したデータ線駆動回路１０１からサンプリング回路駆動信号線３０６を介して入力されるサンプリング回路駆動信号３０６Ａ、３０６Ｂは、ゲート電圧として各ＴＦＴ３０２Ａ〜３０２Ｃに入力される。また、サンプリング回路３０１においても、前述のプリチャージ回路２０１の場合と同様に、Ｎチャネル型のＴＦＴ３０２Ａにゲート電圧として印加されるサンプリング回路駆動信号３０６Ａと、Ｐチャネル型のＴＦＴ３０２Ｂにゲート電圧として印加されるサンプリング回路駆動信号３０６Ｂとは、相互に反転信号である。従って、サンプリング回路３０１を相補型ＴＦＴ３０２Ｃで構成する場合には、サンプリング回路駆動信号３０６Ａ、３０６Ｂ用のサンプリング回路駆動信号線３０６が少なくとも２本以上必要となる。
【００３９】
（第１実施形態）
前記の構成を有する液晶装置において、第１実施形態のプリチャージ回路２０１の構成について図５（１）を用いて説明する。なお、図５は、プリチャージ回路２０１のスイッチング手段であるＴＦＴがＮチャネル型ＴＦＴ又はＰチャネル型ＴＦＴのいずれか一方により形成されている場合を示している。
【００４０】
図５（１）に示すように、第１実施形態のプリチャージ回路２０１においては、隣接する奇数列のデータ線３５ａに対応するスイッチング手段としてのＴＦＴ２０２ａのソース電極と、偶数列のデータ線３５ｂに対応するスイッチング手段としてのＴＦＴ２０２ｂのソース電極が、プリチャージ信号線２０４から延設された供給線２０４ａをコンタクトホール３８ａを介して共通に電気的に接続されている。
【００４１】
すなわち、図５（ａ）に示すＴＦＴ２０２ａはプリチャージ信号線２０４から延設された供給線２０４ａをソース電極線とし、プリチャージ回路駆動信号線２０６から延設された駆動線２０６ａをゲート電極線とし、ドレイン電極においてデータ線３５ａとコンタクトホール３８ｂを介して電気的に接続されている。
【００４２】
また、ＴＦＴ２０２ｂはプリチャージ信号線２０４から延設された供給線２０４ａをＴＦＴ２０２ａと共通のソース電極線とし、プリチャージ回路駆動信号線２０６から延設された駆動線２０４ａをゲート電極線とし、ドレイン電極においてデータ線３５ｂとコンタクトホール３８ｂを介して電気的に接続されている。
【００４３】
図１６に示すように、従来のプリチャージ回路２０１は、スイッチング手段としての各々のＴＦＴ２０２毎にプリチャージ信号線２０４から延設された供給線２０４ａを設けていたために、アレイ状に配列されたデータ線３５の配列ピッチＬを短縮することができなかった。しかし、本実施の形態のプリチャージ回路２０１の構成を採れば、図５（ａ）に示すように奇数列のデータ線３５ａに対応するＴＦＴ２０２ａと偶数列のデータ線に対応するＴＦＴ２０２ｂへのプリチャージ信号線２０４から延設された供給線２０４ａが共用できるため、アレイ状に配列された奇数列のデータ線３５ａと偶数列のデータ線３５ｂの配列ピッチＬは従来よりも短縮できる。従って、各々のデータ線にアレイ状に接続配置される画素の配列ピッチ（画素ピッチ）を短縮することができるのである。例えば、配線及び間隔等の設計ルールを２μｍで設計したとすると、図１６に示す従来の形態では、配列ピッチＬを２０μｍ以下で形成することができなかったが、図５（ａ）に示す本実施の形態によれば、配列ピッチＬを１５μｍ程度で形成することができる。これは、設計ルールが２μｍでも画素ピッチが１５μｍ程度で形成できることを意味しており、歩留まりの低下を招くことなく、プリチャージ回路を備えることで画質品位の高い超小型液晶パネルが実現できる。
【００４４】
更に、プリチャージ回路駆動信号線２０６からコンタクトホール３８ｃを介して電気的に接続された走査線と同一工程で形成されるポリシリコン膜から成る駆動線２０６ａは、複数のＴＦＴ２０２ａ及び２０２ｂのゲート電極として形成してもよい。すなわち、隣接する複数のＴＦＴ２２０ａ及び２２０ｂのゲート電極となる駆動線２２２を共通化するのである。このような構成を採れば、プリチャージ回路駆動信号線２０６と駆動線２０６ａとの電気的な接続を採るためのコンタクトホール３８ｃの数を少なくすることができ、他の配線の引き回しに余裕を持たせることができる。また、複数の駆動線２０６ａをプリチャージ回路駆動信号線２０６とＴＦＴ２０２ａ及び２０２ｂ間で格子状に形成することで、冗長構造とすることもできる。
【００４５】
また、奇数列のデータ線３５ａに電気的に接続されるＴＦＴ２０２ａ及び偶数列のデータ線３５ｂに電気的に接続される２０２ｂの半導体層６２を図１６に示す従来例のように互いに分離することなく、同一の島状パターンで共用するように形成するとよい。このような構成を採れば、隣合うＴＦＴ２０２ａ及び２０２ｂの半導体層間の間隔を設ける必要がないため、配列ピッチＬを更に短縮することができるのである。なお、更に複数のＴＦＴ２０２ａ及び２０２ｂの半導体層６２を分離することなく、同一の島状パターンで形成することもできる。
【００４６】
図５（ｂ）は図５（ａ）のＡ−Ａ’に沿った断面図である。また、図６（ａ）は、液晶装置２００が含むＴＦＴアレイ基板１上の周辺回路と画面表示領域を構成する隣接する画素群の平面図であり、図６（ｂ）は図６（ａ）のＢ−Ｂ’に沿った断面図である。ここで、図５及び図６を用いて第１実施形態のプリチャージ回路２０１と画素スイッチング用のＴＦＴ３０の構造について更に説明する。なお、図５（ｂ）及び図６（ｂ）において、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４７】
先ず、図６に示す画面表示領域を構成する画素について説明する。ここで、図６（ａ）に示すように、画素電極１１は、ＴＦＴアレイ基板１上にマトリクス状に配列され、各画素電極１１に隣接してＴＦＴ３０が設けられており、また画素電極１１の縦横の境界に各々沿ってデータ線３５（ソース電極）及び走査線３１（ゲート電極）が設けられている。また、本実施例では画素電極１１を制御する画素スイッチング用のＴＦＴ３０は、各画素電極１１に対して１個しか設けられていないが、ＴＦＴ３０のソース・ドレイン間、すなわちコンタクトホール３８からコンタクトホール３９の間でゲート電極３１を２個直列に配設し、デュアルゲート構造としても良いし、３個以上直列に配設しても良い。このように、ＴＦＴ３０にゲート電極を多段設けることにより、抵抗成分が大きくなり、ＴＦＴ３０がオフ時のリーク電流を低減できる利点がある。なお、図６（ｂ）は、説明の都合上、画素電極１１のマトリクス状配列等を簡略化して示すためのものであり、実際の各電極は層間絶縁層の間や上をコンタクトホール等を介して配線されており、図６（ｂ）から分かるように３次元的により複雑な構成を有している。
【００４８】
図６（ｂ）の断面図において、液晶パネル１０は、各画素に設けられるＴＦＴ３０部分において、ＴＦＴアレイ基板１並びにその上に積層された第１層間絶縁層４１、半導体層３２、ゲート絶縁層３３、走査線３１（ゲート電極）、第２層間絶縁層４２、データ線３５（ソース電極）、第３層間絶縁層４３、画素電極１１を備えている。
【００４９】
ＴＦＴ３０の下地となるＴＦＴアレイ基板１は、ガラスや石英等により形成される絶縁基板であり、このＴＦＴアレイ基板１上に、第１層間絶縁層４１を介して、走査線３１からの電界によりチャネルが形成される半導体層３２が設けられる。
【００５０】
半導体層３２は、例えば、下地としてのＴＦＴアレイ基板１上にａ−Ｓｉ（アモルファスシリコン）膜を形成後、アニール処理を施して約５００〜２０００Åの厚さに固相成長させることにより形成する。その後、ゲート絶縁膜３３を熱酸化等で形成し、ゲート絶縁膜３３の上にゲート電極３１を形成する。そしてＮチャネル型ＴＦＴを形成する場合には、半導体層３２のソース・ドレイン領域となる部分に選択的にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを用いたイオン注入等によりドープを行って、ソース領域及びドレイン領域を形成する。また、Ｐチャネル型ＴＦＴを形成する場合には、半導体層３２のソース・ドレイン領域となる部分に選択的にＡｌ（アルミニウム）、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのＩＩＩ族元素のドーパントを用いたイオン注入等によりドープを行ってソース領域及びドレイン領域を形成する。そして、これらのドープは、ゲート電極３１をマスクとして行われるため、ドープが行われなかった領域がチャネル領域３２ａとして形成される。特にＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を持つＮチャネル型ＴＦＴとする場合、ソース領域及びドレイン領域のうちチャネル領域３２ａ側に各々隣接する一部にＰなどのＶ族元素のドーパントにより低濃度ソース領域３２ｂ及び低濃度ドレイン領域３２ｃを形成し、同じくＰなどのＶ族元素のドーパントにより高濃度ソース領域３２ｄ及び高濃度ドレイン領域３２ｅを形成する。また、Ｐチャネル型ＴＦＴとする場合、ソース・ドレイン領域のうちチャネル領域３２ａの側に各々隣接する一部に、 ＢなどのＩＩＩ族元素のドーパントを用いて低濃度ソース領域３２ｂ及び高濃度ソース領域３２ｄと、低濃度ドレイン領域３２ｃ及び高濃度ドレイン領域３２ｅを形成する。 なお、Ｎチャネル型ＴＦＴは、動作速度が速いという利点があり、画素スイッチング用のＴＦＴ３０として用いられることが多い。
【００５１】
また、このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。なお、ＴＦＴ３０は、低濃度ソース・ドレイン領域３２ｂ、３２ｃに不純物のイオンを打ち込まないオフセット構造のＴＦＴとしてもよいし、ゲート電極３１をマスクとして高濃度な不純物イオンを打ち込み自己整合的に高濃度ソース・ドレイン領域３２ａ、３２ｅを形成するセルフアライン型のＴＦＴとしてもよい。
【００５２】
ゲート絶縁層３３は、半導体層３２を約９００〜１３００℃の温度により熱酸化することにより、３００〜１５００Å程度の比較的薄い厚さの熱酸化膜を形成して得る。
【００５３】
また、第１層間絶縁層４１、第２層間絶縁層４２及び第３層間絶縁層４３は各々、５０００〜１５０００Å程度の厚みを持つＮＳＧ、ＰＳＧ（Ｐ２Ｏ５を含むＳｉＯ２）、ＢＳＧ（Ｂ２Ｏ３を含むＳｉＯ２）、ＢＰＳＧ（ Ｐ２Ｏ５とＢ２Ｏ３を含むＳｉＯ２）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。なお、第３層間絶縁層４３の上に更に平坦化膜をスピンコート等で塗布してもよく、又はＣＭＰ処理を施してもよい。また、第３層間絶縁層４３の表面を平坦にするように処理してもよいことは言うまでもない。このように、画素電極１１を形成する表面を平坦化することで、ラビング時の配向不良により生じる液晶のディスクリネーションの発生領域を極力低減することができる。
【００５４】
第２層間絶縁層４２には、高濃度ソース領域３２ｄへ通じるコンタクトホール３８が形成され、第２層間絶縁層４２及び第３層間絶縁層４３には、高濃度ドレイン領域３２ｅへ通じるコンタクトホール３９が各々形成されている。この高濃度ソース領域３２ｄへのコンタクトホール３８を介して、データ線３５（ソース電極）は高濃度ソース領域３２ｄに電気的接続される。また、高濃度ドレイン領域３２ｅへのコンタクトホール３９を介して、画素電極１１が高濃度ドレイン領域３２ｅに電気的接続される。各コンタクトホールは、例えば、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成すれば、寸法精度よく開孔できる。また、ドライエッチングにウエットエッチングを組み合わせれば、コンタクトホール部の側壁をテーパー状に形成することができるため、コンタクトホール部の段差により、配線が断線することがない。なお、コンタクトホール部の側壁をテーパー状にするのに、ドライエッチングによりレジストを後退させても形成できる。
【００５５】
一般に、チャネルが形成される半導体層３２を形成するポリシリコン膜等は、光が入射するとポリシリコン膜が有する光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、図６（ｂ）に示すように対向基板２に各ＴＦＴ３０に各々対向する位置にＣｒ膜から成るブラックマトリクス等の遮光層２３が形成されているので、入射光が半導体層３２に直接入射することが防止される。更にこれに加えて又は代えて、ゲート電極を上側から覆うようにデータ線３５（ソース電極）をＡｌ等の不透明な金属薄膜から形成すれば、遮光層２３と共に又は単独で、半導体層３２への入射光（即ち、図１９（ｂ）で上側からの光）の入射を効果的に防ぐことができる。なお、工程増を招くが、半導体層３２の少なくともチャネル領域及び、該チャネル領域とソース・ドレインの接合部に重なるように、その下層に酸化シリコン膜や窒化シリコン膜等の第１層間絶縁層４１を介して、Ｗ（タングステン）やＭｏ（モリブデン）等の高融点金属或いは金属シリサイド膜等の金属合金膜等により遮光膜４４を設けることにより、ＴＦＴアレイ基板裏面からの戻り光を遮断してもよい。このような構成を採れば、強い光を入射しても、光によるＴＦＴ３０のトランジスタ特性の劣化を招くことがないため、光を入射する光源を明るくすることができる。すなわち、例えばマイクロレンズ等の光利用効率を向上させるための手段を用いる必要が無いので、明るい液晶パネルを低コストで提供することができる。なお、前記遮光膜４４は周辺回路の電源等と接続することにより、定電位を供給することで、画素スイッチング用ＴＦＴ３０のトランジスタ特性の劣化を防止してもよい。なお、遮光膜４４を形成しない場合、第１層間絶縁層４１を下地膜として用いずに工程を省略してもよい。
【００５６】
走査線３１（ゲート電極）は、減圧ＣＶＤ法等によりポリシリコン膜を堆積した後、フォトリソグラフィ工程やエッチング工程等により形成される。或いは、Ｗ（タングステン）やＭｏ（モリブデン）等の金属膜又は金属シリサイド膜等の合金膜から形成されてもよい。このような構成を採れば、走査線３１の低抵抗化が図れるため、走査信号の遅延による表示品位の劣化を防止できる。また、走査線３１自体の線幅を細めることが可能となり、液晶パネルが小型化しても画素開口部（光透過部）への影響を少なくできる。更に、走査線３１が遮光膜として代用できるため、対向基板２上の遮光層２３を省くことができる。これにより、ＴＦＴアレイ基板１と対向基板２との貼り合わせ時における精度を無視することができるので、透過率がばらつかない液晶パネルを提供することができる。
【００５７】
データ線３５（ソース電極）は、スパッタリング処理等により、約１０００〜５０００Åの厚さに堆積されたＡｌ等の低抵抗金属や金属シリサイド等の合金膜をフォトリソグラフィ工程、エッチング工程等を施すことにより形成する。なお、上述したプリチャージ信号線２０４やプリチャージ回路駆動信号線２０６をデータ線３５と同一膜で形成すると、低抵抗で信号遅延が生じにくいため、各種配線材料として使用される。
【００５８】
画素電極１１は例えば、ＩＴＯ膜（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ膜）などの透明導電性薄膜からなり、上述した第２層間絶縁層４２の上面に設けられている。この画素電極１１は、スパッタリング処理等によりＩＴＯ膜等を約５００〜２０００Åの厚さに堆積した後、フォトリソグラフィ工程、エッチング工程等を施すことにより形成される。なお、当該液晶パネル１０を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極１１を形成してもよい。
【００５９】
一方、上述したプリチャージ回路２０１を制御するスイッチング手段としてのＴＦＴ２０２ａ及び２０２ｂは、図５（ｂ）に示すような断面構造をしている。このように、前記ＴＦＴ２０２ａ及び２０２ｂと、図６（ａ）に示した画素スイッチング用のＴＦＴ３０との違いは、 ＴＦＴ３０のドレイン電極としての画素電極１１にＩＴＯ等を用い、 ＴＦＴ２０２ａ及び２０２ｂのドレイン電極にアルミニウム等の低抵抗金属を用いる点のみであり、画素領域におけるＴＦＴ３０の形成時とほぼ同一な薄膜形成工程で形成できる。
【００６０】
具体的には、まず、ＴＦＴアレイ基板１上にＴＦＴ２０２ａ及び２０２ｂの半導体層６２が分離されずに連続して形成され、当該半導体層６２には、チャネル領域６２ａ、低濃度ソース領域６２ｂ、高濃度ソース領域６２ｄ、低濃度ドレイン領域６２ｃ、及び高濃度ドレイン領域６２ｅが形成される。この際、ＴＦＴ２０２ａ及び２０２ｂの高濃度ソース領域６２ｄが共通領域として形成される。また、半導体層６２上にはゲート絶縁層６３が形成され、当該ゲート絶縁層６３上にはゲート電極として駆動線２０６ａが形成される。そして、第２層間絶縁層４２に形成されたコンタクトホール３８ａを介してプリチャージ信号線２０４から延設された供給線２０４ａと高濃度ソース領域６２ｄが電気的に接続される。従って、隣り合うプリチャージ回路２０１のスイッチング手段としてのＴＦＴ２０２ａ及び２０２ｂは供給線２０４ａを共用化することができるため、プリチャージ回路の占有面積を集積化できるのである。また、ＴＦＴ２０２ａにおける高濃度ドレイン領域６２ｅでは、コンタクトホール３８ｂを介して奇数列のデータ線３５ａと電気的に接続され、 ＴＦＴ２０２ｂにおける高濃度ドレイン領域６２ｅでは、コンタクトホール３８ｂを介して偶数列のデータ線３５ｂと電気的に接続され。更に、データ線３５ａ、３５ｂ及び供給線２０４ａを覆うように、第３層間絶縁層４３が形成される。
【００６１】
そして、半導体層６２は上述した画素スイッチング用ＴＦＴ３０の半導体層３２に、チャネル領域６２ａはＴＦＴ３０のチャネル領域３２ａに、低濃度ソース領域６２ｂはＴＦＴ３０の低濃度ソース領域３２ｂ に、高濃度ソース領域６２ｄはＴＦＴ３０の高濃度ソース領域３２ｄに 、低濃度ドレイン領域６２ｃはＴＦＴ３０の低濃度ドレイン領域３２ｃに、及び高濃度ドレイン領域６２ｅはＴＦＴ３０の高濃度ドレイン領域３２ｅに各々対応しており同一の工程により形成される。なお、画素スイッチング用ＴＦＴ３０をＮチャネル型ＴＦＴで形成する場合、周辺回路をＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴから成る相補型ＴＦＴで構成されるので、Ｐチャネル型ＴＦＴを形成するために、ＩＩＩ族元素のドーパントを用いたイオン注入等によりドープを行う工程を追加する。これにより、相補型ＴＦＴを形成することができる。
【００６２】
更には、ゲート絶縁層６３はＴＦＴ３０のゲート絶縁層３３に対応し、駆動線（ゲート電極）２０６ａはＴＦＴ３０のゲート電極３１に対応しており同一の工程により形成される。
【００６３】
また、データ線３５ａ、３５ｂ及び供給線２０４ａは、ＴＦＴ３０のソース電極３５に対応し、同一の工程により形成される。即ち、低抵抗なＡｌ等の金属膜、或いは金属シリサイド等の金属合金膜から形成される。プリチャージ信号線２０４やプリチャージ回路駆動信号線２０６も配線の時定数を低減するため、 ＴＦＴ３０のソース電極３５と同一の工程で形成される。なお、供給線２０４ａはＡｌ等の低抵抗金属膜のみで形成する場合もあるが、他の信号配線を重畳するためにポリシリコン膜等の中継配線を用いることもある。
【００６４】
本実施形態では、プリチャージ回路を構成するＴＦＴ２０２ａ及び２０２ｂも画素スイッチング用ＴＦＴ３０と同様にＬＤＤ構造で形成したが、上述したオフセット構造のＴＦＴでも良いし、セルフアライン型のＴＦＴでも良い。なお、セルフアライン型のＴＦＴで形成すれば、高い移動度が得られるため、高速な駆動回路が実現できる。
【００６５】
また、画面表示領域を構成する画素スイッチング用ＴＦＴ３０と同様に半導体層６２の下層に酸化シリコン膜や窒化シリコン膜等の第１層間絶縁膜４１を介して遮光膜４４を形成してもよい。このような構成を採れば、ＴＦＴアレイ基板１裏面からの戻り光により、ＴＦＴ２０２ａ及び２０２ｂがリーク電流を発生することを防止できるため、表示品位の劣化を招くことがない。なお、前記遮光膜は周辺回路の電源等と接続することにより、定電位を供給することで、画素スイッチング用ＴＦＴのトランジスタ特性の劣化を防止してもよい。
【００６６】
ところで、後述するその他の実施形態のプリチャージ回路やデータ線駆動回路、走査線駆動回路等を含む周辺回路を構成するＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴに関しても、画素スイッチング用ＴＦＴ３０とほぼ同一の薄膜形成工程で形成することができ、製造上有利である。
【００６７】
また、図６には示されていないが、対向基板２の投射光が入射する側及びＴＦＴアレイ基板１の投射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００６８】
（第２実施形態）
次に、本発明に係る他の実施形態である第２実施形態について、図７を用いて説明する。なお、図７において、図５と同様の部材については、同一の部材番号を付して細部説明は省略する。また、第２実施形態においては、液晶装置２００全体の構成は第１実施形態と同様であり、異なるのは、以下に説明するプリチャージ回路の構成のみである。
【００６９】
上述の第１実施形態においては、図５（ａ）に示すように、隣接するデータ線に接続されるＴＦＴ２０２ａ及び２０２ｂを制御するゲート電極は、プリチャージ回路駆動信号線２０６からコンタクトホール３８ｃ部分で電気的に接続され延設された駆動線２０６ａにより構成していたが、これ以外に、図７に示すプリチャージ回路２０１’のように、ＴＦＴ２２０ａ及び２２０ｂに接続する駆動線２０２ａの形状を工夫することで、更なるプリチャージ回路の集積化が実現できる。更に、プリチャージ信号線２０４から延設された供給線２０４ａとＴＦＴ２０２ａ及び２０２ｂのソース領域とを電気的に接続するコンタクトホール３８ａと、奇数列のデータ線３５ａ及び偶数列のデータ線３５ｂとＴＦＴ２０２ａ及び２０２ｂのソース領域とを電気的に接続するコンタクトホール３８ｂとを千鳥状に配置すると共に当該コンタクトホール３８ａ及び３８ｂを回避するように「８」の字形に駆動線２０６ａを配置するように構成する。
【００７０】
このような構成を採れば、隣接する２本のデータ線３５について、第１実施形態のプリチャージ回路２０１に比して、プリチャージ回路駆動信号線１本分の間隔を更に短縮してプリチャージ回路を更に小型化することができる。すなわち、アレイ状に配列された奇数列のデータ線３５ａと偶数列のデータ線３５ｂの配列ピッチＬは第１実施形態よりも更に短縮できる。従って、各々のデータ線３５にアレイ状に接続配置される画素の配列ピッチ（画素ピッチ）を更に短縮することができるのである。例えば、配線及び間隔等の設計ルールを２μｍで設計したとすると、図５に示す第１実施形態では、配列ピッチＬを１５μｍ程度まで短縮して形成することができたが、図７に示す第２実施形態によれば、配列ピッチＬを１０μｍ程度まで短縮して形成することができる。これは、設計ルールが２μｍでも画素ピッチが１０μｍ程度まで微細化して形成できることを意味しており、歩留まりの低下を招くことなく、プリチャージ回路を備えることで画質品位の高い超小型液晶パネルが実現できる。
【００７１】
（第３実施形態）
次に、本発明に係る他の実施形態である第３実施形態について、図８を用いて説明する。なお、図８において、図５（ａ）と同様の部材については、同一の部材番号を付して細部説明は省略する。また、第３実施形態においても、液晶装置２００全体の構成は第１実施形態と同様であり、異なるのは、以下に説明するプリチャージ回路の構成のみである。
【００７２】
図５（ａ）に示す第１実施形態においては、ＴＦＴ２０１としてＰチャネル型ＴＦＴ又はＮチャネル型ＴＦＴのうち、いずれか一方を使用した構成について説明したが、本発明は、上述のように図３（ｃ）に示す相補型ＴＦＴに対しても適用可能である。
【００７３】
すなわち、図８に示すように、Ｐチャネル型ＴＦＴ３１０と、当該Ｐチャネル型ＴＦＴと相補的に配置されたＮチャネル型ＴＦＴ３１１と、Ｐチャネル型ＴＦＴ３１０に対してプリチャージ回路駆動信号を供給するプリチャージ回路駆動信号線２０６Ｐから延設された駆動線２０６ｐと、Ｎチャネル型ＴＦＴ３１１に対してプリチャージ回路駆動信号を供給するプリチャージ回路駆動信号線２０６Ｎから延設された駆動線２０６ｎと、を含む相補型ＴＦＴのプリチャージ回路２０１’’において、隣接する奇数列のデータ線３５ａ及び偶数列のデータ線３５ｂに接続される各々のＴＦＴ間でプリチャージ信号線２０４から延設された供給線２０４ａを共通的に使用するように構成することができる。このような構成を採れば、プリチャージ回路２０１’’のスイッチング手段としてのＴＦＴをアレイ状に配列した場合の配列ピッチＬを、図５で示したプリチャージ回路２０１のＰチャネル型ＴＦＴ或いはＮチャネル型ＴＦＴといった片チャネル型ＴＦＴから形成される場合の配列ピッチＬと同一に形成できる。従って、相補型ＴＦＴをスイッチング手段として用いたプリチャージ回路２０１’’において、第１実施形態のプリチャージ回路２０１と同様に、表示品位を低下させることなく、液晶パネルの小型化が実現できる。更に相補型ＴＦＴを用いれば、サンプリング回路３０１のＴＦＴ３０２の寄生容量が原因で生じる画像信号の電位揺れを防止することができる。
【００７４】
なお、第３実施形態のプリチャージ回路２０１’’において、Ｐチャネル型ＴＦＴ３１０を制御する前記プリチャージ回路駆動信号線２０６Ｐと、 Ｎチャネル型ＴＦＴ３１１を制御するプリチャージ回路駆動信号線２０６Ｎの間では、相互に信号の極性を反転させた波形を有するプリチャージ回路駆動信号が対応するＴＦＴに対して各々供給される。また、第３実施形態ではデータ線３５ａ及び３５ｂに近接している方にＮチャネル型ＴＦＴ３１１を設けたが、Ｐチャネル型ＴＦＴ３１０であっても構わない。この際、プリチャージ回路駆動信号線２０６Ｐと２０６Ｎが入れ替わることは言うまでもない。
【００７５】
また更に、第３実施形態のプリチャージ回路２０１’’においては、データ線３５ａ又は３５ｂと前記プリチャージ回路駆動信号線２０６Ｎとの短絡を防止するため、当該プリチャージ回路駆動信号線２０６Ｎとは異なる層に形成されている中継配線３２０を介して画面表示領域までデータ線３５ａ又は３５ｂを形成する必要がある。
【００７６】
（第４実施形態）
次に、本発明に係る他の実施形態である第４実施形態について、図９及び図１０を用いて説明する。なお、図９において、図５（ａ）と同様の部材については、同一の部材番号を付して細部説明は省略する。また、第４実施形態においても、液晶装置２００全体の構成は第１実施形態と同様であり、異なるのは、以下に説明するプリチャージ回路の構成のみである。
【００７７】
上述の第３実施形態においては、相補型ＴＦＴのプリチャージ回路２０１’’において、Ｐチャネル型ＴＦＴ３１０に対してプリチャージ回路駆動信号を供給するプリチャージ回路駆動信号線２０６Ｐと、Ｎチャネル型ＴＦＴ３１１に対してプリチャージ回路駆動信号を供給するプリチャージ回路駆動信号線２０６Ｎとを別に設けた構成としたが、これ以外に、プリチャージ回路駆動信号を外部から印加するときは１本のプリチャージ回路駆動信号線２０６Ｎで印加し、例えば、印加された駆動信号をそのままＮチャネル型ＴＦＴ３１１に対して供給すると共に、これを位相反転させてからＰチャネル型ＴＦＴ３１０に対して供給するように構成することもできる。
【００７８】
すなわち、図９に示すように、第４実施形態のプリチャージ回路２０１’’’では、プリチャージ回路駆動信号線２０６Ｎから供給されるプリチャージ回路駆動信号の位相を反転する位相反転回路２１２を形成し、これにより位相反転されたプリチャージ回路駆動信号を駆動線２０６ｐを介してＰチャネル型ＴＦＴ２３１に供給すると共に、当該プリチャージ回路駆動信号２０６Ｎを位相反転せずに、駆動線２０６ｎを介して、そのままＮチャネル型ＴＦＴ３１１に供給している。
【００７９】
ここで、位相反転回路２１２は、プリチャージ回路駆動信号線２０６Ｎから延設された駆動線毎に、Ｐチャネル型ＴＦＴ３１０と、Ｎチャネル型ＴＦＴ３１１と、位相反転回路２１２に対して正電源を供給する正電源線４１０と、負電源を供給する負電源線４２０とを含むインバータ回路を構成している。
【００８０】
また、第４実施形態では、プリチャージ回路２０１’’’中では、図９において上段側にＰチャネル型ＴＦＴ３１０とＮチャネル型ＴＦＴ３１１が交互に配置されていると共に、図９において下段側に当該上段側と逆の順序でＰチャネル型ＴＦＴ３１０とＮチャネル型ＴＦＴ３１１が交互に配置されている。そして、データ線３５に着目すると、奇数列のデータ線３５ａには上段側（位相反転回路２１２に近い側）がＮチャネル型ＴＦＴ３１１で下段側はＰチャネル型ＴＦＴ３１０が相補的に接続されており、偶数列のデータ線３５ｂには上段側がＰチャネル型ＴＦＴ３１０で下段側はＮチャネル型ＴＦＴ３１１が相補的に接続されている構成をしている。なお、この順序は逆であってもよいことは言うまでもない。
【００８１】
そして、隣接するデータ線３５ａ及び３５ｂに対応する各々の相補型ＴＦＴのソース電極に電気的に接続されるプリチャージ信号線２０４からの供給線２０４ａを共通に使用するように構成される。
【００８２】
このような構成を採れば、第４実施形態における相補型ＴＦＴのプリチャージ回路２０１’’’において、第１から第３実施形態のプリチャージ回路と同様な効果を得ることができると共に、外部からプリチャージ回路駆動信号を供給するための実装端子と当該実装端子から延設されるプリチャージ回路駆動信号線が各々一つで構成できるので、相補型ＴＦＴをスイッチング手段としたプリチャージ回路を備える液晶装置を小型化することができ、かつ実装端子の削減が可能となる。実装端子が削減できれば、液晶装置を駆動させるための外部情報処理回路からの入力信号を削減できるため、当該外部情報処理回路の負荷を軽減することができる。
なお、前記位相反転回路２１２については、図９に示す配置及び回路構成の他に、種々の配置及び回路構成を採ることができる。
【００８３】
すなわち、図９に示す場合では、図１０（ａ）に示すようにプリチャージ回路２０１’’’を形成する各々の相補形ＴＦＴに対して各々インバータ等からなる位相反転回路２１２が接続されていることとなるが、これ以外に、図１０（ｂ）に示すようにプリチャージ回路２０１’’’の前にインバータ等からなる位相反転回路２１２を設け、一括して位相反転した後にプリチャージ回路駆動信号を各々の相補形ＴＦＴに共通的に供給するようにしてもよい。このような構成を採れば、各々の相補型ＴＦＴに対して位相反転回路２１２を設ける必要がないので、プリチャージ回路２０１の占有面積を小さくできる利点がある。
【００８４】
また、図１０（ｃ）に示すように、図１０（ｂ）の構成に加えて、位相反転後のプリチャージ回路駆動信号の位相を補正するためにインバータによりプリチャージ回路駆動信号線２０６と反転のプリチャージ回路駆動信号線をたすき状にした位相補正回路２１３を介してプリチャージ回路駆動信号を供給してもよい。このような構成を採れば、プリチャージ回路駆動信号と反転のプリチャージ回路駆動信号の位相差を合わせ込むことができるので、確実なプリチャージ動作が行える。
【００８５】
更に、図１０（ｄ）に示すように、図１０（ａ）に示す各相補形ＴＦＴ毎に位相反転回路２１２を設ける構成に加えて、各相補形ＴＦＴ毎に前記位相補正回路２１３を設けてもよい。このような構成を採れば、プリチャージ回路駆動信号と反転のプリチャージ回路駆動信号の位相差を合わせ込むことができるので、確実なプリチャージ動作が行える。
【００８６】
更にまた、図１０（ｅ）に示すように、複数の相補形ＴＦＴ毎に一つずつ位相反転回路２１２のみ或いは当該位相反転回路２１２と位相補正回路２１３をセットで設けてプリチャージ回路駆動信号及びその反転信号を供給するように構成することもできる。このような構成を採れば、プリチャージ回路駆動信号と反転のプリチャージ回路駆動信号の位相差を合わせ込むことができるので、確実なプリチャージ動作が行えるばかりでなく、ブロック毎に位相反転回路２１２と位相補正回路２１３を設ければよいので、プリチャージ回路の占有面積を小さくできるので、液晶パネルの小型化が実現できる。
【００８７】
（プリチャージ回路の変形形態）
次に、本発明を適用した液晶装置２００におけるプリチャージ回路２０１の種々の回路構成例について、図１１乃至図１３を用いて説明する。
【００８８】
始めに、図１に示した液晶装置２００と同様に、画像信号（例えばＶＩＤ１〜６）を供給するサンプリング回路３０１を、画面表示領域を挟んでプリチャージ信号を供給するプリチャージ回路２０１と反対側のＴＦＴアレイ基板１上に形成した場合である第１の変形形態について、図１１を用いて説明する。
【００８９】
図１１に示すように、第１変形形態においては、データ線駆動回路１０１と、プリチャージ駆動信号線２０６を介して入力されるプリチャージ回路駆動信号に基づいてプリチャージ回路２０１を構成するＴＦＴ２０２を各々駆動するプリチャージ専用シフトレジスタ回路４０１とが、画素電極１１等を含む画面表示領域を挟んで対向して配置される。
【００９０】
そして、プリチャージ回路２０１においては、相隣接するデータ線３５に接続されているＴＦＴ２０２間で、プリチャージ信号線２０４から延設された供給線２２１を共有している。
【００９１】
この第１変形形態の構成によると、プリチャージ専用のシフトレジスタを備えているため、プリチャージ信号をデータ線３５に対して順次に供給できる。従って、すべてのデータ線に接続されるプリチャージ回路２０１のスイッチング手段としてのＴＦＴ２０２を一括して駆動することがないため、短期間で十分なプリチャージが行える利点がある。
【００９２】
次に、図１に示した液晶装置２００と異なり、画面表示領域に対してデータ線駆動回路１０１と同じ側にプリチャージ回路２０１を形成した場合である第２の変形形態について、図１２を用いて説明する。
【００９３】
図１２に示すように、第２変形形態においては、データ線駆動回路１０１内に、プリチャージ回路駆動信号線２０６を介して入力されるプリチャージ回路駆動信号に基づいてプリチャージ信号供給用のＴＦＴ２０２を駆動するプリチャージ専用シフトレジスタ回路と画像信号供給用のＴＦＴ３０２を駆動する画像信号用シフトレジスタ回路とを併せて構成し、当該プリチャージ専用シフトレジスタ回路の各々の出力段とＴＦＴ２０２とが駆動線２０６ａで接続されており、さらに当該画像信号用シフトレジスタ回路の各々の出力段とＴＦＴ３０２とがサンプリング回路駆動信号線３０６で接続されている。
【００９４】
そして、各々のデータ線３５に対応するＴＦＴ２０２とＴＦＴ３０２とが相隣接して形成され、更に相隣接するデータ線３５に対応するＴＦＴ２０２も相隣接して形成されている。
【００９５】
そして、当該相隣接するデータ線３５に接続されているＴＦＴ２０２間で、プリチャージ信号線２０４からの供給線２０４ａを共有している。
【００９６】
この第２変形形態の構成によると、プリチャージ回路２０１とサンプリング回路３０１とが画面表示領域に対して同じ側に配置されているので、第１変形形態と同様の効果の他に、画像信号用シフトレジスタ回路を駆動するためのクロック信号線をプリチャージ専用シフトレジスタでも共用でき、更に周辺回路の集積化が可能となり、液晶パネルの小型化が実現できる。
【００９７】
最後に、前記第２変形形態と同様に、サンプリング回路３０１を画面表示領域に対してプリチャージ回路２０１と同じ側に形成した他の場合である第３変形形態について、図１３を用いて説明する。
【００９８】
図１３に示すように、第３変形形態においては、データ線駆動回路１０１内には画像信号供給用のＴＦＴ３０２を駆動する画像信号用シフトレジスタ回路のみを有し、前記プリチャージ専用シフトレジスタ回路は用いていない。
【００９９】
そして、プリチャージ回路駆動信号線２０６から延設された駆動線２０６ａは直接ＴＦＴ２０２に接続されており、画像信号用シフトレジスタ回路とＴＦＴ３０２とがサンプリング回路駆動信号線３０６で接続されている。各々のデータ線３５に対応するＴＦＴ２０２とＴＦＴ３０２とが相隣接して形成され、更に相隣接するデータ線３５に対応するＴＦＴ２０２も相隣接して形成されている。
【０１００】
そして、当該相隣接するデータ線３５に接続されているＴＦＴ２０２間で、プリチャージ信号線２０４から延設された供給線２０４ａを互いに共有している。
【０１０１】
この第３変形形態のように構成しても、プリチャージ回路２０１とサンプリング回路３０１とが画面表示領域に対して同じ側に配置されているので、基板１上の回路を更に集積化することができるばかりでなく、図示していないがデータ線３５のプリチャージ回路２０１及びサンプリング回路３０１のと接続されている側とは反対側において、データ線の短絡や開放を検査するための検査回路を設けることが容易になる利点がある。
【０１０２】
なお、第１から第３変形形態の回路構成は、本願発明の第１から第４実施形態の全てにおいて適用可能であることは言うまでもない。
【０１０３】
（液晶パネルの構成）
上述した実施の形態及び変形例に記載されたＴＦＴ基板と対向基板とを貼り合わせた液晶パネルの構成例について説明する。本実施の形態では特に、プリチャージ回路２０１及びサンプリング回路３０１は、図１４及び図１５に示すように、対向基板２に形成された遮光性の周辺見切り５３に対向する位置においてＴＦＴアレイ基板１上に設けるような構成を採っている。これは、従来まではデッドスペースであった周辺見切り５３の領域においてプリチャージ回路２０１やサンプリング回路３０１を設けることで、液晶パネルを小型化することが可能になるからである。また、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面しないＴＦＴアレイ基板１の狭く細長い周辺部分上に設けられている。
【０１０４】
これらのプリチャージ回路２０１、サンプリング回路３０１、データ線駆動回路１０１及び走査線駆動回路１０４等の周辺回路は、主にＴＦＴから構成されており、例えば各ＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形成用の領域に光が入射すると、この領域において光電変換効果により光電流が発生してしまい当該ＴＦＴのトランジスタ特性が劣化する。このため、本実施の形態では、データ線駆動回路１０１及び走査線駆動回路１０４が形成されるＴＦＴアレイ基板１の周辺部分は、プラスチック等からなる遮光性のケースの内部に納められ、プリチャージ回路２０１及びサンプリング回路３０１は、遮光性の周辺見切り５３の下にあるＴＦＴアレイ基板１部分に少なくともその一部が形成されるのである。従って例えば、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための回路であり、やはり主にＴＦＴからなる検査回路を、同様にＴＦＴアレイ基板１の周辺部分や遮光層の下の空きスペースに設けることも可能である。その他にも、液晶表示における画質の向上、消費電力の低減、コストの低減等の観点から、ＴＦＴを用いた各種の周辺回路を、同様にＴＦＴアレイ基板１の周辺部分や周辺見切り５３の下の空きスペースに設けることも可能である。また、本実施の形態ではプリチャージ回路２０１を画面表示領域を挟んでデータ線駆動回路１０１と反対側に設けているが、第２変形形態及び第３変形形態で説明したように、データ線駆動回路１０１と同じ側に設けてもよい。更に、本実施の形態では水平帰線期間中に全てのプリチャージ回路２０１を一括して駆動させるようにしたが、本実施の変形形態で説明したようにデータ線毎或いは隣接する複数のデータ線数本分を同時に時系列で順次シフトさせてプリチャージを行えるように、プリチャージ回路２０１を駆動させるための専用のシフトレジスタ回路を設けてもよいし、画像信号用のサンプリング回路３０１を駆動するためのサンプリング回路駆動信号によりプリチャージ回路を駆動してもよい。このような構成を採れば、プリチャージ回路２０１を駆動するための負荷が軽減でき、十分なプリチャージ効果が得られる。
【０１０５】
図１４及び図１５において、ＴＦＴアレイ基板１の上には、複数の画素電極１１により規定される画面表示領域（即ち、実際に液晶層５０の配向状態変化により画像が表示される液晶パネルの領域）の周囲において両基板を貼り合わせて液晶層５０を包囲するシール部材の一例としての光硬化性樹脂からなるシール材５２が、画面表示領域に沿って設けられている。そして、対向基板２上における画面表示領域とシール材５２との間には、遮光性の周辺見切り５３が設けられている。
【０１０６】
周辺見切り５３は、後に画面表示領域に対応して開口部が設けられた遮光性のケースにＴＦＴアレイ基板１が入れられた場合に、当該画面表示領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えばＴＦＴアレイ基板１のケースに対する数百μｍ程度のずれを許容するように、画面表示領域の周囲に少なくとも５００μｍ以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り５３は、例えば、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより対向基板２に形成される。或いは、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成される。前記遮光性の周辺見切り５３を画素スイッチング用ＴＦＴ等を遮光するための遮光層２３と同一膜で一括形成するようにすればよい。
【０１０７】
シール材５２の外側の領域には、画面表示領域の下辺に沿ってデータ線駆動回路１０１及び実装端子１０２が設けられており、画面表示領域の左右の２辺に沿って走査線駆動回路１０４が画面表示領域の両側に設けられている。更に画面表示領域の上辺には、複数の配線１０５が設けられている。また、対向基板２のコーナー部の少なくとも１ヶ所で、ＴＦＴアレイ基板１と対向基板２との間で電気的導通をとるための導通材からなる銀点１０６が設けられている。そして、シール材５２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２によりＴＦＴアレイ基板１に固着されている。
【０１０８】
プリチャージ回路２０１及びサンプリング回路３０１は、基本的に交流駆動の回路である。このため、シール材５２により包囲され両基板間に挟持された液晶層５０に面するＴＦＴアレイ基板１部分にこれらのプリチャージ回路２０１及びサンプリング回路３０１を設けても、直流電圧印加による液晶層５０の劣化という問題は生じない。これに対して、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面することのないＴＦＴアレイ基板１の周辺部分に設けられている。従って、液晶層５０に、特に直流駆動されるデータ線駆動回路１０１や走査線駆動回路１０４からの直流電圧成分が、印加されることを未然に防止できる。ただし、データ線駆動回路１０１や走査線駆動回路１０４上にパッシベーション膜を形成して保護すれば、液晶層５０中に形成しても問題はない。
【０１０９】
そして、このように周辺見切り５３下に、プリチャージ回路２０１及びサンプリング回路３０１を設けることで、走査線駆動回路１０４やデータ線駆動回路１０１をＴＦＴアレイ基板１の周辺部分に余裕を持って形成することができ、特定の仕様に沿うようにこれらの周辺回路を設計することが容易になる。また、従来はデッドスペースであった周辺見切り５３下に、プリチャージ回路２０１やサンプリング回路３０１を設けることで、液晶装置２００における画面表示領域の面積の減少を招くこともなく、同時に、特に周辺見切り５３は遮光性であるので、画面表示領域を介して入射される光に対する遮光をプリチャージ回路２０１やサンプリング回路３０１を構成するＴＦＴ２０２及び３０２に施す必要も無い。加えて、シール材５２に面するＴＦＴアレイ基板１部分にプリチャージ回路２０１やサンプリング回路３０１を形成する訳ではないので、これらの回路を構成するＴＦＴ２０２及び３０２をシール材５２に混入されたスペーサにより破壊する恐れはない。また、両基板のシール材５２に対向する位置には、遮光層を設ける必要はないので、シール材５２を光硬化させる工程で両基板側から光を十分に照射でき、良好に光硬化を行える。このため、基板の変形等が懸念される熱硬化性樹脂をシール材５２として使用しなくて済み有利である。
【０１１０】
（電子機器）
次に、以上詳細に説明した液晶装置２００を備えた電子機器の実施の形態について図１７から図２０を参照して説明する。
【０１１１】
先ず図１７に、このように液晶装置２００を備えた電子機器の概略構成を示す。
【０１１２】
図１７において、電子機器は、表示情報出力源１０００、上述した外部表示情報処理回路１００２、前述の走査線駆動回路１０４及びデータ線駆動回路１０１を含む表示駆動回路１００４、液晶パネル１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含んで構成され、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック発生回路１００８からのクロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫと共に表示駆動回路１００４に出力する。表示駆動回路１００４は、走査線駆動回路１０４及びデータ線駆動回路１０１によって前述の駆動方法により液晶パネル１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。なお、液晶パネル１０を構成するＴＦＴアレイ基板の上に、表示駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１１３】
このような構成の電子機器として、図１８に示す液晶プロジェクタ、図１９に示すマルチメディア対応のパーソナルコンピユータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテーブレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【０１１４】
次に図１８から図２０に、このように構成された電子機器の具体例を各々示す。図１８において、電子機器の一例たる液晶プロジェクタ１１００は、投射型の液晶プロジェクタであり、光源１１１０と、ダイクロイックミラー１１１３，１１１４と、反射ミラー１１１５，１１１６，１１１７と、入射レンズ１１１８，リレーレンズ１１１９，出射レンズ１１２０と、液晶ライトバルブ１１２２，１１２３，１１２４と、クロスダイクロイックプリズム１１２５と、投射レンズ１１２６とを備えて構成されている。液晶ライトバルブ１１２２，１１２３，１１２４は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶パネル１０を含む液晶モジュールを３個用意し、各々液晶ライトバルブとして用いたものである。また、光源１１１０はメタルハライド等のランプ１１１１とランプ１１１１の光を反射するリフレクタ１１１２とからなる。
【０１１５】
以上のように構成される液晶プロジェクタ１１００においては、青色光・緑色光反射のダイクロイックミラー１１１３は、光源１１１０からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１１７で反射されて、赤色光用液晶ライトバルブ１１２２に入射される。一方、ダイクロイックミラー１１１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１１１４によって反射され、緑色光用液晶ライトバルブ１１２３に入射される。また、青色光は第２のダイクロイックミラー１１１４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１１８、リレーレンズ１１１９、出射レンズ１１２０を含むリレーレンズ系からなる導光手段１１２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ１１２４に入射される。各ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム１１２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１１２６によってスクリーン１１２７上に投射され、画像が拡大されて表示される。
【０１１６】
図１９において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶パネル１０がトップカバーケース内に備えられた液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体部１２０４とを有する。
【０１１７】
また、図２０に示すように、液晶を２枚の透明基板１３０４ａ，１３０４ｂの間に封入し、上述した駆動回路１００４をＴＦＴアレイ基板上に搭載した液晶装置用基板１３０４を備え、当該液晶装置用基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテーブ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶装置として生産、販売、使用することもできる。
【０１１８】
以上、図１８から図２０を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダー型またはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が図２１に示した電子機器の例として挙げられる。
【０１１９】
なお、本発明は前記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレ一装置にも適用可能である。
【０１２０】
本実施の形態によれば、小型であり、かつ、十分なプリチャージ機能により画像信号の信号源の負荷を著しく軽減し、安定した画像表示の可能な液晶装置２００を備えた各種の電子機器を実現できる。
【０１２１】
【発明の効果】
以上説明したように、本発明によれば、相隣接する２本のデータ線に対応するプリチャージ回路のスイッチング手段で、プリチャージ信号線から延設された供給線を共通的に使用するので、各スイッチング手段毎に供給線を設ける場合に比して供給線の数を減少させることができると共に、各スイッチング手段の配列ピッチを短縮して形成領域を効率的に使用することができる。
【０１２２】
従って、電気光学装置を小型化することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるＴＦＴアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図２】液晶パネルの水平走査期間の駆動を示すタイミング図である。
【図３】ＴＦＴアレイ基板上に設けられたプリチャージ回路を構成するスイッチング手段の等価回路図であり、（１）はＮチャネル型ＴＦＴの回路図であり、（２）Ｐチャネル型ＴＦＴの回路図であり、（３）は相補型ＴＦＴの回路図である。
【図４】ＴＦＴアレイ基板上に設けられたサンプリング回路を構成するスイッチング手段の等価回路図であり、（１）はＮチャネル型ＴＦＴの回路図であり、（２）Ｐチャネル型ＴＦＴの回路図であり、（３）は相補型ＴＦＴの回路図である。
【図５】本発明の第１実施形態におけるプリチャージ回路の構成を示す図であり、（ａ）はパターン平面図であり、（ｂ）はＡ―Ａ’に沿った断面図である。
【図６】ＴＦＴアレイ基板上に設けられた画面表示領域を構成する隣接する画素群を示す図であり、（ａ）はパターン平面図であり、（ｂ）は（ａ）のＢ―Ｂ’線に沿った断面図である。
【図７】本発明の第２実施形態のプリチャージ回路の構成を示すパターン平面図である。
【図８】本発明の第３実施形態のプリチャージ回路の構成を示すパターン平面図である。
【図９】本発明の第４実施形態のプリチャージ回路の構成を示すパターン平面図である。
【図１０】本発明の第４実施形態における位相反転回路の配置の形態を示す回路図であり、（ａ）は各相補型ＴＦＴ毎に位相反転回路を設けた場合の回路図であり、（ｂ）は位相反転回路を一つだけ備えた構成を示す回路図であり、（ｃ）は位相反転回路と位相補正回路を設けた場合の回路図であり、（ｄ）は各相補型ＴＦＴ毎に位相反転回路と位相補正回路を設けた場合の回路図であり、（ｅ）は相補型ＴＦＴをブロック毎に位相反転回路と位相補正回路を設けた場合の回路図である。
【図１１】本発明の実施形態の第１変形形態に係る液晶装置の構成を示すブロック図である。
【図１２】本発明の実施形態の第２変形形態に係る液晶装置の構成を示すブロック図である。
【図１３】本発明の実施形態の第３変形形態に係る液晶装置の構成を示すブロック図である。
【図１４】図１の液晶装置の全体構成を示す平面図である。
【図１５】図１４のＨ−Ｈ’線に沿った断面図である。
【図１６】従来のプリチャージ回路の構成を示すパターン平面図である。
【図１７】電子機器の概要構成を示すブロック図である。
【図１８】電子機器の一例としての液晶プロジェクタの構成を示す断面図である。
【図１９】電子機器の一例としてのパーソナルコンピュータの外観を示す正面図である。
【図２０】電子機器の一例としてのＴＣＰを用いた液晶装置の外観を示す斜視図である。
【符号の説明】
１…ＴＦＴアレイ基板
２…対向基板
１１…画素電極
１２…配向膜
２１…共通電極
２２…配向膜
３０…画素スイッチング用ＴＦＴ
３１…走査線（ゲート電極）
３２…半導体層
３３…ゲート絶縁層
３４…ソース領域
３５、３５ａ、３５ｂ…データ線（ソース電極）
３６…ドレイン領域
３８…コンタクトホール
４１…第１層間絶縁層
４２…第２層間絶縁層
４３…第３層間絶縁層
５０…液晶層
５２…シール材
５３…周辺見切り
１０１…データ線駆動回路
１０２…実装端子
１０４…走査線駆動回路
２００…液晶装置
２０１、２０１’、２０１”、２０１”’…プリチャージ回路
２０４…プリチャージ信号線
２０４ａ…供給線
２０６、２０６Ｐ、２０６Ｎ…プリチャージ回路駆動信号線
２０６ａ…駆動線
２１２…位相反転回路
２１３…位相補正回路
３０１…サンプリング回路
３１０…Ｐチャネル型ＴＦＴ
３１１…Ｎチャネル型ＴＦＴ
３２０…中継配線
４０１…プリチャージ専用シフトレジスタ
４１０…正電源線
４１１…負電源線
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴと称す。）駆動等によるアクティブマトリクス駆動方式の液晶パネル等の電気光学装置の駆動回路、該駆動回路を備えた電気光学装置、該駆動回路が基板上に設けられた電気光学装置、または当該電気光学装置を用いた電子機器の技術分野に属し、特に、プリチャージ回路を備えた駆動回路、電気光学装置、及び電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶パネルにおいては、縦横に各々配列された多数の走査線及びデータ線と、走査線及びデータ線の各交点に対応する多数の画素電極がＴＦＴアレイ基板上に設けられている。そして、これらに加えて、走査線駆動回路、データ線駆動回路、サンプリング回路などのＴＦＴを構成要素とする各種の周辺回路が、このようなＴＦＴアレイ基板上に設けられる場合がある。
【０００３】
これらの周辺回路のうち、サンプリング回路は、高周波数の画像信号を各データ線に所定のタイミングで安定的に走査信号と同期して供給するために、画像信号をサンプリングする回路である。
【０００４】
また、プリチャージ回路は、コントラスト比の向上、データ線の電位レベルの安定、表示画面上のラインむらの低減等を目的として、データ線に対し、前記サンプリング回路により画像信号がサンプリングされるタイミングに先行するタイミングで、プリチャージ信号（画像補助信号）を供給することにより、画像信号をデータ線に書き込む際の負荷を軽減する回路である。特に液晶を交流駆動するために通常行われるデータ線の電圧位相を１水平走査期間毎に反転して駆動する所謂１Ｈ反転駆動方式においては、１水平有効表示期間前の１水平帰線期間において、画像信号の位相が切り換わってから後に、所定電位のプリチャージ信号をデータ線に予め書き込んでおけば、画像信号をデータ線に書き込む際に必要な電荷量を顕著に少なくできる。
【０００５】
ここで、ＴＦＴアレイ基板上にマトリクス状に配置された複数の画素により規定される画面表示領域、即ち液晶パネル上で実際に液晶の配向状態の変化により画像が表示される領域において、前記複数の画素に各々設けられる画素スイッチング用ＴＦＴを制御するために、該画面表示領域の周囲に設けられる周辺回路を形成するための領域は基本的要請として大きい程よいとされている。
【０００６】
ここで、従来における前記プリチャージ回路に着目する。図１６に従来のプリチャージ回路のレイアウト平面図を示す。当該プリチャージ回路を構成する各スイッチング素子としてのＴＦＴ２０２は、各々のデータ線３５毎に設ける必要があり、該ＴＦＴ２０２のドレイン電極はデータ線３５と電気的に接続され、該ＴＦＴのソース電極はプリチャージ信号を供給するプリチャージ信号線２０４から延設された供給線と各々が電気的に接続された構成とされていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来のプリチャージ回路の構成によると、プリチャージ回路を構成する各スイッチング素子としてのＴＦＴは、ＴＦＴアレイ基板上の所定の範囲の領域を占有することとなるため、プリチャージ回路の集積化、及び当該プリチャージ回路を含む液晶パネルの小型化が困難であるという問題点があった。
【０００８】
すなわち、前記プリチャージ回路を構成するスイッチング素子としてのＴＦＴはデータ線毎に構成する必要があり、各々のＴＦＴ毎にソース領域、ゲート領域、ドレイン領域を形成すると、必然的に該ＴＦＴを形成するために必要な領域が広くなり、結果として該ＴＦＴにより構成されるプリチャージ回路の集積化が図れない。これにより、前記プリチャージ回路を含む液晶パネルにおいてそれ自体を小型化することができないのである。また、更なる解像度の向上を図るために液晶パネルの高精細化や、或いは、マザー基板からの取れ個数を増加することで歩留まりを向上したり、持ち運び自由なモバイル用途に使用するために液晶パネル自体の小型化を望む声が多くなっている。このように、液晶パネルの高精細化、或いは小型化が進むと、画素サイズの微細化が必然となり、それに伴い同一基板上に形成された周辺回路の集積化を図る必要がある。
【０００９】
そこで、本発明は、前記の問題点に鑑みてなされたもので、その課題は、前記プリチャージ回路をＴＦＴアレイ基板上に効率的に配置して、液晶パネルを小型化することが可能な液晶パネルの駆動装置及び当該液晶パネルを備えた液晶装置並びに当該液晶装置を備えた電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
前記の課題を解決するために、請求項１に記載の電気光学装置の駆動回路は、画像信号が供給される複数のデータ線と、前記データ線と交差し、走査信号が供給される複数の走査線と、前記データ線及び走査線の交点に対応して設けられた第１スイッチング手段と、前記各第１スイッチング手段に対応するとともに前記データ線に対してアレイ状に各々配置された複数の画素電極とを備えた電気光学装置の駆動回路であって、
プリチャージ信号を供給するプリチャージ信号線と前記複数のデータ線との間に複数の第２スイッチング手段を有し、前記第２スイッチング手段の導通により前記データ線に前記プリチャージ信号を各々供給するプリチャージ回路を備え、前記第２スイッチング手段は薄膜トランジスタであり、相隣接する２本の前記データ線に対応する各々の該薄膜トランジスタは前記プリチャージ信号線から延設された供給線を共通のソース電極とすると共に、該薄膜トランジスタのドレイン電極は各々対応する前記データ線に電気的に接続され、前記相隣接する２本の前記データ線に対応する各々の薄膜トランジスタの半導体層は、互いに分離されることなく、同一の島状パターンを共用して形成されていることを特徴とする。
【００１１】
請求項１に記載の電気光学装置の駆動回路によれば、プリチャージ信号線から延設された複数の供給線によって、プリチャージ回路へ所定電圧レベルのプリチャージ信号が供給される。そして、各データ線毎に設けられた複数の第２スイッチング手段は、１水平走査期間における１水平帰線期間毎に画像信号のデータ線への供給に先立って、供給されたプリチャージ信号を各データ線に対して各々供給する。このとき、相隣接する２本のデータ線に対応する２つの第２スイッチング手段に対して同時に前記供給線からプリチャージ信号を供給するように、供給線を共通に配置するようにする。これにより、相隣接する２つのデータ線に対応する第２スイッチング手段で前記供給線を共通に使用するので、各第２スイッチング手段毎に供給線を設ける場合に比して供給線の数を減少させることができると共に、各第２スイッチング手段を繰り返しアレイ状に配列する際の間隔（配列ピッチ）を短縮することができるため、形成領域を効率的に使用することができる。これにより、前記プリチャージ回路の集積化が図れ、電気光学装置の小型化を実現することができる。
【００１２】
請求項２に記載の電気光学装置の駆動回路は、前記課題を解決するために、請求項１に記載の電気光学装置の駆動回路において、前記第２スイッチング手段を駆動するために、プリチャージ回路駆動信号を供給するプリチャージ回路駆動信号線から延設された駆動線を更に備え、前記駆動線は前記データ線毎に各々対応する複数の前記第２スイッチング手段に対して、前記プリチャージ回路駆動信号線から前記プリチャージ回路駆動信号を供給するように、各々の前記駆動線が配置されていることを特徴とする。
【００１３】
請求項２に記載の電気光学装置の駆動回路によれば、前記第２スイッチング手段を駆動するためのプリチャージ回路駆動信号線から延設された駆動線によって、プリチャージ回路駆動信号が供給される。この際、各データ線毎に設けられる前記第２スイッチング手段を駆動するためのプリチャージ回路駆動信号を供給する前記駆動線を、複数の該第２スイッチング手段に対して共通に設けるようにする。このような構成を採れば、１本の前記駆動線で複数の該第２スイッチング手段を同時に駆動できるため、該第２スイッチング手段毎に該駆動線を設ける必要がないため、形成領域を効率的に使用することができる。これにより、前記プリチャージ回路の集積化が図れ、電気光学装置の小型化を実現することができる。
【００１４】
請求項３に記載の液晶パネルの駆動装置は、前記課題を解決するために、請求項１又は２に記載の電気光学装置の駆動回路において、前記第２スイッチング手段は、薄膜トランジスタであると共に、前記プリチャージ信号線から延設された供給線が、相隣接する２本の前記データ線に対応する各々の該薄膜トランジスタのソース電極に共通に電気的に接続されていることを特徴とする。
【００１５】
また、請求項１又は２に記載の電気光学装置の駆動回路における構成によれば、相隣接する二つの前記ＴＦＴにおいて、ソース電極を形成する占有面積を削減できるため、形成領域を効率的に使用することができる。これにより、前記プリチャージ回路の集積化が図れ、液晶パネルの小型化を実現することができる。
【００１７】
さらに、前記プリチャージ回路の第２スイッチング手段を構成するＴＦＴは、その半導体層をデータ線に各々接続された複数のＴＦＴに亘って、分離せずに共通で設けたことで、各々のデータ線に接続される前記プリチャージ回路の第２スイッチング手段としてのＴＦＴの半導体層を、該ＴＦＴ毎に各々分離する必要がないため、半導体層を分離する際の間隔を設ける必要がなくなる。従って、その間隔分だけプリチャージ回路を形成する占有面積を削減することが可能となり、形成領域を効率的に使用することができる。これにより、前記プリチャージ回路の集積化が図れ、電気光学装置の小型化を実現することができる。
【００１８】
請求項３に記載の電気光学装置の駆動回路は、前記課題を解決するために、請求項１または２に記載の電気光学装置の駆動回路において、前記第２スイッチング手段は、少なくともＰチャネル型トランジスタ、Ｎチャネル型トランジスタ又は相補型トランジスタのうちいずれかで構成されていることを特徴とする。
【００１９】
請求項３に記載の電気光学装置の駆動回路によれば、第２スイッチング手段をＰチャネル型ＴＦＴ、或いはＮチャネル型ＴＦＴといった片チャネル型ＴＦＴで構成することにより、占有面積の少ない領域に効率的に配置することができる。これにより、前記プリチャージ回路の集積化が図れ、電気光学装置の小型化を実現することができる。また、前記第２スイッチング手段をＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴから成る相補型ＴＦＴで形成することができる。このように、相補型ＴＦＴで構成すれば、片チャネル型ＴＦＴに比して占有面積が少し大きくなるが、プリチャージ回路の第２スイッチング手段の配列ピッチは片チャネル型ＴＦＴの場合と同一に形成できるので、特に問題とはならない。また、プリチャージ回路の第２スイッチング手段を相補型ＴＦＴで構成するようにすれば、データ線の電位揺れを防止することが可能となり、高品位な画質の電気光学装置が実現できる。
【００２０】
請求項９に記載の電気光学装置は、前記課題を解決するために、請求項１乃至請求項８のいずれか一項に記載の電気光学装置の駆動回路を備えたことを特徴とする。
【００２１】
請求項９に記載の電気光学装置によれば、請求項１乃至請求項９のいずれか一項に記載の電気光学装置の駆動回路を備えているので、各第２スイッチング手段毎に供給線を設ける場合に比して供給線の数を減少させることができると共に、各第２スイッチング手段の配列ピッチを短縮して形成領域を効率的に使用することができるので、プリチャージ回路を小面積化して電気光学装置自体を小型化できる。
【００２２】
請求項１０に記載の電子機器は、前記課題を解決するために、請求項９の電気光学装置を備えたことを特徴とする。
【００２３】
請求項１０に記載の電子機器によれば、電子機器は上述した本願発明の電気光学装置を備えており、該電気光学装置の小型化が可能なので、電子機器の小型化を実現することができる。
【００２４】
本発明のこのような作用及び他の利得は、次に説明する実施の形態から明らかにする。
【００２５】
【発明の実施の形態】
以下に、本発明に好適な実施の形態について、図面に基づいて説明する。
【００２６】
（液晶パネルの構成と駆動）
先ず、電気光学装置の一例として、液晶装置の全体構成について、図１から図２を参照して説明する。図１は、液晶装置の実施の形態におけるＴＦＴアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図であり、図２は、プリチャージ回路を含めた液晶パネルの１水平走査期間のタイミングチャートである。
【００２７】
図１において、液晶装置２００は、例えば石英基板、ハードガラス等からなるＴＦＴアレイ基板１を備えている。ＴＦＴアレイ基板１上には、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており各々がＹ方向に沿って伸びるデータ線３５と、Ｙ方向に複数配列されており各々がＸ方向に沿って伸びる走査線３１と、各データ線３５と画素電極１１との間に各々介在すると共に該間における導通状態及び非導通状態を、走査線３１を介して各々供給される走査信号に応じて各々制御するスイッチング素子の一例としての複数のＴＦＴ３０とが形成されている。またＴＦＴアレイ基板１上には、蓄積容量のための配線である容量線３１’を走査線３１に沿ってほぼ平行に配設しても良いし、前段の走査線下を利用して蓄積容量を形成しても良い。なお、本実施形態においては、容量線３１’は定電位線５０１を介して走査線駆動回路１０４の正電源或いは負電源等に接続されている。このように、ＴＦＴアレイ基板１上の周辺回路の電源等の定電位線を利用すれば、容量線３１’に定電位を供給するための引き回し配線及び該配線に接続された実装端子１０２を設ける必要がないため、実装端子数の削減が図れ、液晶装置２００の小型化が実現できる。
【００２８】
ＴＦＴアレイ基板１上には更に、複数のデータ線３５に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路２０１と、画像信号をサンプリングして複数のデータ線３５に各々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。図１においては走査線駆動回路１０４は走査線の両端に配置されているが、走査線の信号遅延等が問題にならない場合は、どちらか一方のみに形成してもよいことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線３５を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。なお、上述した櫛歯状に駆動する方法は、走査線駆動回路１０４に適用できることは言うまでもない。
【００２９】
走査線駆動回路１０４は、外部制御回路から供給される電源、基準クロック等に基づいて、所定タイミングで走査線３１に走査信号をパルス的に線順次で印加する。
【００３０】
データ線駆動回路１０１は、外部制御回路から供給される電源、基準クロック等に基づいて、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、画像入力信号線ＶＩＤ（例えば図１に示すように、６つの画像入力信号線ＶＩＤ１〜ＶＩＤ６）について、データ線３５毎にサンプリング回路駆動信号をサンプリング回路３０１にサンプリング回路駆動信号線３０６を介して供給する。
【００３１】
プリチャージ回路２０１は、ＴＦＴ２０２を各データ線３５毎に備えており、プリチャージ信号線２０４がＴＦＴ２０２のソース電極に接続されており、プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極に接続されている。そして、プリチャージ信号線２０４を介して、外部電源からプリチャージ信号を書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線２０６を介して、各データ線３５について画像信号に先行するタイミングでプリチャージ信号を書き込むように、外部制御回路からプリチャージ回路駆動信号が供給される。プリチャージ回路２０１は、好ましくは中間階調レベルの画素データに相当するプリチャージ信号（画像補助信号）を供給する。
【００３２】
サンプリング回路３０１は、ＴＦＴ３０２を各データ線３５毎に備えており、画像入力信号線ＶＩＤ１〜ＶＩＤ６がＴＦＴ３０２のソース電極に接続されており、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。そして、画像入力信号線ＶＩＤ１〜ＶＩＤ６を介して、６つのパラレルな画像信号が入力されると、これらの画像信号をサンプリングする。また、サンプリング回路駆動信号線３０６を介して、データ線駆動回路１０１からサンプリング回路駆動信号が入力されると、６本の画像入力信号線ＶＩＤ１〜ＶＩＤ６各々についてサンプリングされた画像信号の印加をデータ線３５毎に順次に行う。即ち、データ線駆動回路１０１とサンプリング回路３０１とは、６相展開されて画像入力信号線ＶＩＤ１〜ＶＩＤ６から入力された６つのパラレルな画像信号を、データ線３５に供給するように構成されている。
【００３３】
なお、以上説明した実施の形態では、外部制御回路により例えば６相展開された６つの画像信号ＶＩＤ１〜ＶＩＤ６が画像入力信号線を介してサンプリング回路３０１のスイッチング手段であるＴＦＴ３０２のソース電極に供給され、該ＴＦＴ３０２のゲート電極に順次にサンプリング回路駆動信号を印加するように構成されているため、データ線３５毎に相展開された画像信号が順次印加される構成となっている。また他の駆動方法として、例えば隣接する６つのＴＦＴ３０２のゲート電極に対して同時にサンプリング回路駆動信号を印加し、複数のデータ線３５をグループ毎に順次選択するようにしてもよい。この場合、外部制御回路により例えば６相展開された６つの画像信号ＶＩＤ１〜ＶＩＤ６の位相タイミングを合わせ、ＴＦＴ３０２を介してデータ線３５に供給するようにしても、同様の表示を行えることができる。また、画像信号の相展開数は６に限られない。例えば、当該サンプリング回路３０１を構成するＴＦＴ３０２におけるサンプリング能力が高ければ、相展開数は６以下でも構わないし、サンプリング能力が低ければ、相展開数は６以上でもよい。画像信号の相展開数が少ない方が外部制御回路に係るコストを低減できる。また、少なくとも画像信号の相展開数分だけ、画像入力信号線が必要であることは言うまでもない。更に、画像信号の相展開数を３、６、１２、１８、２４、…といった３の倍数に設定すれば、画像入力信号線が３の倍数で形成できるため、ビデオ表示する際に有利である。これは、カラー画像信号が３つの色（赤、緑、青）に係る信号からなることとの関係から、３の倍数であると、ＮＴＳＣ表示やＰＡＬ表示等のビデオ表示をする際に制御や回路を簡易化する上で好ましいからである。
【００３４】
ここで、図２を参照して、プリチャージ回路２０１によるプリチャージについて更に説明を加える。
【００３５】
図２に示すように、データ線駆動回路１０１が有するシフトレジスタには、一画素当りの選択時間ｔ１（ドット周波数）を規定するクロック信号ＣＬＸが水平走査の基準として入力されるが、転送スタート信号ＤＸが入力されると、このシフトレジスタから転送信号Ｘ１、Ｘ２、…が順次供給される。ここで図１に示した本実施の形態の回路構成では、データ線毎に順次サンプリング回路３０１を駆動するので、クロック信号ＣＬＸの半周期の期間がドット周波数と同じになる。また、例えば隣接する６本のデータ線に接続されるサンプリング回路３０１を同時に駆動するようにすれば、クロック信号ＣＬＸの半周期の期間はドット周波数ｔ１の６倍となる。各水平走査期間において、このような転送スタート信号ＤＸの入力に先行するタイミングで、プリチャージ回路駆動信号ＮＲＧが供給される。より具体的には、垂直走査の基準とされるクロック信号ＣＬＹがハイレベルとなると共に画像信号ＶＩＤが信号の電圧中心値ＶＩＤ中心を基準として極性反転した後、この極性反転からプリチャージをするまでのマージンである時間ｔ３経過後に、プリチャージ回路駆動信号ＮＲＧは、ハイレベルとされる。他方、プリチャージ信号ＮＲＳは、画像信号ＶＩＤの反転に対応して、水平帰線期間で画像信号ＶＩＤと同極性の所定レベルとされる。従って、プリチャージ回路駆動信号ＮＲＧがハイレベルとされる時間ｔ２において、プリチャージが行われる。そして、水平帰線期間が終了して有効表示期間が始まる時点よりも時間ｔ４だけ前に、即ち、プリチャージが終了してから画像信号が書き込まれるまでのマージンを時間ｔ４として、プリチャージ回路駆動信号ＮＲＧは、ローレベルとされる。以上のように、プリチャージ回路２０１は、各水平帰線期間において、プリチャージ信号ＮＲＳを画像信号に先行して複数のデータ線３５に供給する。
【００３６】
次に、プリチャージ回路２０１及びサンプリング回路３０１を構成するＴＦＴ２０２及び３０２の具体的な回路構成について図３及び図４を参照して各々説明する。なお、図３は、プリチャージ回路２０１のＴＦＴ２０２を構成する各種のＴＦＴを示す回路図であり、図４は、サンプリング回路３０１のＴＦＴ３０２を構成する各種のＴＦＴを示す回路図である。
【００３７】
図３（１）に示すようにプリチャージ回路２０１のＴＦＴ２０２（図１参照）は、Ｎチャネル型ＴＦＴ２０２Ａから構成されてもよいし、図３（２）に示すようにＰチャネル型ＴＦＴ２０２Ｂから構成されてもよいし、図３（３）に示すようにＮチャネル型ＴＦＴ及びＰチャネル型ＴＦＴから成る相補型ＴＦＴ２０２Ｃから構成されてもよい。なお、図３（１）から図３（３）において、図１に示したプリチャージ回路駆動信号線２０６を介して入力されるプリチャージ回路駆動信号２０６Ａ、２０６Ｂは、ゲート電圧として各ＴＦＴ２０２Ａ〜２０２Ｃに入力される。同じく図１に示したプリチャージ信号線２０４を介して入力されるプリチャージ信号ＮＲＳは、ソース電圧として各ＴＦＴ２０２Ａ〜２０２Ｃに入力される。Ｎチャネル型ＴＦＴ２０２Ａにゲート電圧として印加されるプリチャージ回路駆動信号２０６Ａと、Ｐチャネル型ＴＦＴ２０２Ｂにゲート電圧として印加されるプリチャージ回路駆動信号２０６Ｂとは、相互に反転信号である。従って、プリチャージ回路２０１を相補型ＴＦＴ２０２Ｃで構成する場合には、プリチャージ回路駆動信号線２０６が少なくとも２本以上必要となる。或いは、例えば、ＴＦＴ２０２Ｃの手前でプリチャージ回路駆動信号２０６Ａをインバータにより反転させて、プリチャージ回路駆動信号２０６Ｂを形成してもよい。
【００３８】
図４（１）に示すようにサンプリング回路３０１のＴＦＴ３０２（図１参照）は、Ｎチャネル型のＴＦＴ３０２Ａから構成されてもよいし、図４（２）に示すようにＰチャネル型のＴＦＴ３０２Ｂから構成されてもよいし、図４（３）に示すように相補型ＴＦＴ３０２Ｃから構成されてもよい。なお、図４（１）から図４（３）において、図１に示した画像入力信号線３０４を介して入力される画像信号ＶＩＤは、ソース電圧として各ＴＦＴ３０２Ａ〜３０２Ｃに入力される。同じく図１に示したデータ線駆動回路１０１からサンプリング回路駆動信号線３０６を介して入力されるサンプリング回路駆動信号３０６Ａ、３０６Ｂは、ゲート電圧として各ＴＦＴ３０２Ａ〜３０２Ｃに入力される。また、サンプリング回路３０１においても、前述のプリチャージ回路２０１の場合と同様に、Ｎチャネル型のＴＦＴ３０２Ａにゲート電圧として印加されるサンプリング回路駆動信号３０６Ａと、Ｐチャネル型のＴＦＴ３０２Ｂにゲート電圧として印加されるサンプリング回路駆動信号３０６Ｂとは、相互に反転信号である。従って、サンプリング回路３０１を相補型ＴＦＴ３０２Ｃで構成する場合には、サンプリング回路駆動信号３０６Ａ、３０６Ｂ用のサンプリング回路駆動信号線３０６が少なくとも２本以上必要となる。
【００３９】
（第１実施形態）
前記の構成を有する液晶装置において、第１実施形態のプリチャージ回路２０１の構成について図５（１）を用いて説明する。なお、図５は、プリチャージ回路２０１のスイッチング手段であるＴＦＴがＮチャネル型ＴＦＴ又はＰチャネル型ＴＦＴのいずれか一方により形成されている場合を示している。
【００４０】
図５（１）に示すように、第１実施形態のプリチャージ回路２０１においては、隣接する奇数列のデータ線３５ａに対応するスイッチング手段としてのＴＦＴ２０２ａのソース電極と、偶数列のデータ線３５ｂに対応するスイッチング手段としてのＴＦＴ２０２ｂのソース電極が、プリチャージ信号線２０４から延設された供給線２０４ａをコンタクトホール３８ａを介して共通に電気的に接続されている。
【００４１】
すなわち、図５（ａ）に示すＴＦＴ２０２ａはプリチャージ信号線２０４から延設された供給線２０４ａをソース電極線とし、プリチャージ回路駆動信号線２０６から延設された駆動線２０６ａをゲート電極線とし、ドレイン電極においてデータ線３５ａとコンタクトホール３８ｂを介して電気的に接続されている。
【００４２】
また、ＴＦＴ２０２ｂはプリチャージ信号線２０４から延設された供給線２０４ａをＴＦＴ２０２ａと共通のソース電極線とし、プリチャージ回路駆動信号線２０６から延設された駆動線２０４ａをゲート電極線とし、ドレイン電極においてデータ線３５ｂとコンタクトホール３８ｂを介して電気的に接続されている。
【００４３】
図１６に示すように、従来のプリチャージ回路２０１は、スイッチング手段としての各々のＴＦＴ２０２毎にプリチャージ信号線２０４から延設された供給線２０４ａを設けていたために、アレイ状に配列されたデータ線３５の配列ピッチＬを短縮することができなかった。しかし、本実施の形態のプリチャージ回路２０１の構成を採れば、図５（ａ）に示すように奇数列のデータ線３５ａに対応するＴＦＴ２０２ａと偶数列のデータ線に対応するＴＦＴ２０２ｂへのプリチャージ信号線２０４から延設された供給線２０４ａが共用できるため、アレイ状に配列された奇数列のデータ線３５ａと偶数列のデータ線３５ｂの配列ピッチＬは従来よりも短縮できる。従って、各々のデータ線にアレイ状に接続配置される画素の配列ピッチ（画素ピッチ）を短縮することができるのである。例えば、配線及び間隔等の設計ルールを２μｍで設計したとすると、図１６に示す従来の形態では、配列ピッチＬを２０μｍ以下で形成することができなかったが、図５（ａ）に示す本実施の形態によれば、配列ピッチＬを１５μｍ程度で形成することができる。これは、設計ルールが２μｍでも画素ピッチが１５μｍ程度で形成できることを意味しており、歩留まりの低下を招くことなく、プリチャージ回路を備えることで画質品位の高い超小型液晶パネルが実現できる。
【００４４】
更に、プリチャージ回路駆動信号線２０６からコンタクトホール３８ｃを介して電気的に接続された走査線と同一工程で形成されるポリシリコン膜から成る駆動線２０６ａは、複数のＴＦＴ２０２ａ及び２０２ｂのゲート電極として形成してもよい。すなわち、隣接する複数のＴＦＴ２２０ａ及び２２０ｂのゲート電極となる駆動線２２２を共通化するのである。このような構成を採れば、プリチャージ回路駆動信号線２０６と駆動線２０６ａとの電気的な接続を採るためのコンタクトホール３８ｃの数を少なくすることができ、他の配線の引き回しに余裕を持たせることができる。また、複数の駆動線２０６ａをプリチャージ回路駆動信号線２０６とＴＦＴ２０２ａ及び２０２ｂ間で格子状に形成することで、冗長構造とすることもできる。
【００４５】
また、奇数列のデータ線３５ａに電気的に接続されるＴＦＴ２０２ａ及び偶数列のデータ線３５ｂに電気的に接続される２０２ｂの半導体層６２を図１６に示す従来例のように互いに分離することなく、同一の島状パターンで共用するように形成するとよい。このような構成を採れば、隣合うＴＦＴ２０２ａ及び２０２ｂの半導体層間の間隔を設ける必要がないため、配列ピッチＬを更に短縮することができるのである。なお、更に複数のＴＦＴ２０２ａ及び２０２ｂの半導体層６２を分離することなく、同一の島状パターンで形成することもできる。
【００４６】
図５（ｂ）は図５（ａ）のＡ−Ａ’に沿った断面図である。また、図６（ａ）は、液晶装置２００が含むＴＦＴアレイ基板１上の周辺回路と画面表示領域を構成する隣接する画素群の平面図であり、図６（ｂ）は図６（ａ）のＢ−Ｂ’に沿った断面図である。ここで、図５及び図６を用いて第１実施形態のプリチャージ回路２０１と画素スイッチング用のＴＦＴ３０の構造について更に説明する。なお、図５（ｂ）及び図６（ｂ）において、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４７】
先ず、図６に示す画面表示領域を構成する画素について説明する。ここで、図６（ａ）に示すように、画素電極１１は、ＴＦＴアレイ基板１上にマトリクス状に配列され、各画素電極１１に隣接してＴＦＴ３０が設けられており、また画素電極１１の縦横の境界に各々沿ってデータ線３５（ソース電極）及び走査線３１（ゲート電極）が設けられている。また、本実施例では画素電極１１を制御する画素スイッチング用のＴＦＴ３０は、各画素電極１１に対して１個しか設けられていないが、ＴＦＴ３０のソース・ドレイン間、すなわちコンタクトホール３８からコンタクトホール３９の間でゲート電極３１を２個直列に配設し、デュアルゲート構造としても良いし、３個以上直列に配設しても良い。このように、ＴＦＴ３０にゲート電極を多段設けることにより、抵抗成分が大きくなり、ＴＦＴ３０がオフ時のリーク電流を低減できる利点がある。なお、図６（ｂ）は、説明の都合上、画素電極１１のマトリクス状配列等を簡略化して示すためのものであり、実際の各電極は層間絶縁層の間や上をコンタクトホール等を介して配線されており、図６（ｂ）から分かるように３次元的により複雑な構成を有している。
【００４８】
図６（ｂ）の断面図において、液晶パネル１０は、各画素に設けられるＴＦＴ３０部分において、ＴＦＴアレイ基板１並びにその上に積層された第１層間絶縁層４１、半導体層３２、ゲート絶縁層３３、走査線３１（ゲート電極）、第２層間絶縁層４２、データ線３５（ソース電極）、第３層間絶縁層４３、画素電極１１を備えている。
【００４９】
ＴＦＴ３０の下地となるＴＦＴアレイ基板１は、ガラスや石英等により形成される絶縁基板であり、このＴＦＴアレイ基板１上に、第１層間絶縁層４１を介して、走査線３１からの電界によりチャネルが形成される半導体層３２が設けられる。
【００５０】
半導体層３２は、例えば、下地としてのＴＦＴアレイ基板１上にａ−Ｓｉ（アモルファスシリコン）膜を形成後、アニール処理を施して約５００〜２０００Åの厚さに固相成長させることにより形成する。その後、ゲート絶縁膜３３を熱酸化等で形成し、ゲート絶縁膜３３の上にゲート電極３１を形成する。そしてＮチャネル型ＴＦＴを形成する場合には、半導体層３２のソース・ドレイン領域となる部分に選択的にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを用いたイオン注入等によりドープを行って、ソース領域及びドレイン領域を形成する。また、Ｐチャネル型ＴＦＴを形成する場合には、半導体層３２のソース・ドレイン領域となる部分に選択的にＡｌ（アルミニウム）、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのＩＩＩ族元素のドーパントを用いたイオン注入等によりドープを行ってソース領域及びドレイン領域を形成する。そして、これらのドープは、ゲート電極３１をマスクとして行われるため、ドープが行われなかった領域がチャネル領域３２ａとして形成される。特にＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を持つＮチャネル型ＴＦＴとする場合、ソース領域及びドレイン領域のうちチャネル領域３２ａ側に各々隣接する一部にＰなどのＶ族元素のドーパントにより低濃度ソース領域３２ｂ及び低濃度ドレイン領域３２ｃを形成し、同じくＰなどのＶ族元素のドーパントにより高濃度ソース領域３２ｄ及び高濃度ドレイン領域３２ｅを形成する。また、Ｐチャネル型ＴＦＴとする場合、ソース・ドレイン領域のうちチャネル領域３２ａの側に各々隣接する一部に、 ＢなどのＩＩＩ族元素のドーパントを用いて低濃度ソース領域３２ｂ及び高濃度ソース領域３２ｄと、低濃度ドレイン領域３２ｃ及び高濃度ドレイン領域３２ｅを形成する。 なお、Ｎチャネル型ＴＦＴは、動作速度が速いという利点があり、画素スイッチング用のＴＦＴ３０として用いられることが多い。
【００５１】
また、このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。なお、ＴＦＴ３０は、低濃度ソース・ドレイン領域３２ｂ、３２ｃに不純物のイオンを打ち込まないオフセット構造のＴＦＴとしてもよいし、ゲート電極３１をマスクとして高濃度な不純物イオンを打ち込み自己整合的に高濃度ソース・ドレイン領域３２ａ、３２ｅを形成するセルフアライン型のＴＦＴとしてもよい。
【００５２】
ゲート絶縁層３３は、半導体層３２を約９００〜１３００℃の温度により熱酸化することにより、３００〜１５００Å程度の比較的薄い厚さの熱酸化膜を形成して得る。
【００５３】
また、第１層間絶縁層４１、第２層間絶縁層４２及び第３層間絶縁層４３は各々、５０００〜１５０００Å程度の厚みを持つＮＳＧ、ＰＳＧ（Ｐ２Ｏ５を含むＳｉＯ２）、ＢＳＧ（Ｂ２Ｏ３を含むＳｉＯ２）、ＢＰＳＧ（ Ｐ２Ｏ５とＢ２Ｏ３を含むＳｉＯ２）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。なお、第３層間絶縁層４３の上に更に平坦化膜をスピンコート等で塗布してもよく、又はＣＭＰ処理を施してもよい。また、第３層間絶縁層４３の表面を平坦にするように処理してもよいことは言うまでもない。このように、画素電極１１を形成する表面を平坦化することで、ラビング時の配向不良により生じる液晶のディスクリネーションの発生領域を極力低減することができる。
【００５４】
第２層間絶縁層４２には、高濃度ソース領域３２ｄへ通じるコンタクトホール３８が形成され、第２層間絶縁層４２及び第３層間絶縁層４３には、高濃度ドレイン領域３２ｅへ通じるコンタクトホール３９が各々形成されている。この高濃度ソース領域３２ｄへのコンタクトホール３８を介して、データ線３５（ソース電極）は高濃度ソース領域３２ｄに電気的接続される。また、高濃度ドレイン領域３２ｅへのコンタクトホール３９を介して、画素電極１１が高濃度ドレイン領域３２ｅに電気的接続される。各コンタクトホールは、例えば、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成すれば、寸法精度よく開孔できる。また、ドライエッチングにウエットエッチングを組み合わせれば、コンタクトホール部の側壁をテーパー状に形成することができるため、コンタクトホール部の段差により、配線が断線することがない。なお、コンタクトホール部の側壁をテーパー状にするのに、ドライエッチングによりレジストを後退させても形成できる。
【００５５】
一般に、チャネルが形成される半導体層３２を形成するポリシリコン膜等は、光が入射するとポリシリコン膜が有する光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、図６（ｂ）に示すように対向基板２に各ＴＦＴ３０に各々対向する位置にＣｒ膜から成るブラックマトリクス等の遮光層２３が形成されているので、入射光が半導体層３２に直接入射することが防止される。更にこれに加えて又は代えて、ゲート電極を上側から覆うようにデータ線３５（ソース電極）をＡｌ等の不透明な金属薄膜から形成すれば、遮光層２３と共に又は単独で、半導体層３２への入射光（即ち、図１９（ｂ）で上側からの光）の入射を効果的に防ぐことができる。なお、工程増を招くが、半導体層３２の少なくともチャネル領域及び、該チャネル領域とソース・ドレインの接合部に重なるように、その下層に酸化シリコン膜や窒化シリコン膜等の第１層間絶縁層４１を介して、Ｗ（タングステン）やＭｏ（モリブデン）等の高融点金属或いは金属シリサイド膜等の金属合金膜等により遮光膜４４を設けることにより、ＴＦＴアレイ基板裏面からの戻り光を遮断してもよい。このような構成を採れば、強い光を入射しても、光によるＴＦＴ３０のトランジスタ特性の劣化を招くことがないため、光を入射する光源を明るくすることができる。すなわち、例えばマイクロレンズ等の光利用効率を向上させるための手段を用いる必要が無いので、明るい液晶パネルを低コストで提供することができる。なお、前記遮光膜４４は周辺回路の電源等と接続することにより、定電位を供給することで、画素スイッチング用ＴＦＴ３０のトランジスタ特性の劣化を防止してもよい。なお、遮光膜４４を形成しない場合、第１層間絶縁層４１を下地膜として用いずに工程を省略してもよい。
【００５６】
走査線３１（ゲート電極）は、減圧ＣＶＤ法等によりポリシリコン膜を堆積した後、フォトリソグラフィ工程やエッチング工程等により形成される。或いは、Ｗ（タングステン）やＭｏ（モリブデン）等の金属膜又は金属シリサイド膜等の合金膜から形成されてもよい。このような構成を採れば、走査線３１の低抵抗化が図れるため、走査信号の遅延による表示品位の劣化を防止できる。また、走査線３１自体の線幅を細めることが可能となり、液晶パネルが小型化しても画素開口部（光透過部）への影響を少なくできる。更に、走査線３１が遮光膜として代用できるため、対向基板２上の遮光層２３を省くことができる。これにより、ＴＦＴアレイ基板１と対向基板２との貼り合わせ時における精度を無視することができるので、透過率がばらつかない液晶パネルを提供することができる。
【００５７】
データ線３５（ソース電極）は、スパッタリング処理等により、約１０００〜５０００Åの厚さに堆積されたＡｌ等の低抵抗金属や金属シリサイド等の合金膜をフォトリソグラフィ工程、エッチング工程等を施すことにより形成する。なお、上述したプリチャージ信号線２０４やプリチャージ回路駆動信号線２０６をデータ線３５と同一膜で形成すると、低抵抗で信号遅延が生じにくいため、各種配線材料として使用される。
【００５８】
画素電極１１は例えば、ＩＴＯ膜（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ膜）などの透明導電性薄膜からなり、上述した第２層間絶縁層４２の上面に設けられている。この画素電極１１は、スパッタリング処理等によりＩＴＯ膜等を約５００〜２０００Åの厚さに堆積した後、フォトリソグラフィ工程、エッチング工程等を施すことにより形成される。なお、当該液晶パネル１０を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極１１を形成してもよい。
【００５９】
一方、上述したプリチャージ回路２０１を制御するスイッチング手段としてのＴＦＴ２０２ａ及び２０２ｂは、図５（ｂ）に示すような断面構造をしている。このように、前記ＴＦＴ２０２ａ及び２０２ｂと、図６（ａ）に示した画素スイッチング用のＴＦＴ３０との違いは、 ＴＦＴ３０のドレイン電極としての画素電極１１にＩＴＯ等を用い、 ＴＦＴ２０２ａ及び２０２ｂのドレイン電極にアルミニウム等の低抵抗金属を用いる点のみであり、画素領域におけるＴＦＴ３０の形成時とほぼ同一な薄膜形成工程で形成できる。
【００６０】
具体的には、まず、ＴＦＴアレイ基板１上にＴＦＴ２０２ａ及び２０２ｂの半導体層６２が分離されずに連続して形成され、当該半導体層６２には、チャネル領域６２ａ、低濃度ソース領域６２ｂ、高濃度ソース領域６２ｄ、低濃度ドレイン領域６２ｃ、及び高濃度ドレイン領域６２ｅが形成される。この際、ＴＦＴ２０２ａ及び２０２ｂの高濃度ソース領域６２ｄが共通領域として形成される。また、半導体層６２上にはゲート絶縁層６３が形成され、当該ゲート絶縁層６３上にはゲート電極として駆動線２０６ａが形成される。そして、第２層間絶縁層４２に形成されたコンタクトホール３８ａを介してプリチャージ信号線２０４から延設された供給線２０４ａと高濃度ソース領域６２ｄが電気的に接続される。従って、隣り合うプリチャージ回路２０１のスイッチング手段としてのＴＦＴ２０２ａ及び２０２ｂは供給線２０４ａを共用化することができるため、プリチャージ回路の占有面積を集積化できるのである。また、ＴＦＴ２０２ａにおける高濃度ドレイン領域６２ｅでは、コンタクトホール３８ｂを介して奇数列のデータ線３５ａと電気的に接続され、 ＴＦＴ２０２ｂにおける高濃度ドレイン領域６２ｅでは、コンタクトホール３８ｂを介して偶数列のデータ線３５ｂと電気的に接続され。更に、データ線３５ａ、３５ｂ及び供給線２０４ａを覆うように、第３層間絶縁層４３が形成される。
【００６１】
そして、半導体層６２は上述した画素スイッチング用ＴＦＴ３０の半導体層３２に、チャネル領域６２ａはＴＦＴ３０のチャネル領域３２ａに、低濃度ソース領域６２ｂはＴＦＴ３０の低濃度ソース領域３２ｂ に、高濃度ソース領域６２ｄはＴＦＴ３０の高濃度ソース領域３２ｄに 、低濃度ドレイン領域６２ｃはＴＦＴ３０の低濃度ドレイン領域３２ｃに、及び高濃度ドレイン領域６２ｅはＴＦＴ３０の高濃度ドレイン領域３２ｅに各々対応しており同一の工程により形成される。なお、画素スイッチング用ＴＦＴ３０をＮチャネル型ＴＦＴで形成する場合、周辺回路をＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴから成る相補型ＴＦＴで構成されるので、Ｐチャネル型ＴＦＴを形成するために、ＩＩＩ族元素のドーパントを用いたイオン注入等によりドープを行う工程を追加する。これにより、相補型ＴＦＴを形成することができる。
【００６２】
更には、ゲート絶縁層６３はＴＦＴ３０のゲート絶縁層３３に対応し、駆動線（ゲート電極）２０６ａはＴＦＴ３０のゲート電極３１に対応しており同一の工程により形成される。
【００６３】
また、データ線３５ａ、３５ｂ及び供給線２０４ａは、ＴＦＴ３０のソース電極３５に対応し、同一の工程により形成される。即ち、低抵抗なＡｌ等の金属膜、或いは金属シリサイド等の金属合金膜から形成される。プリチャージ信号線２０４やプリチャージ回路駆動信号線２０６も配線の時定数を低減するため、 ＴＦＴ３０のソース電極３５と同一の工程で形成される。なお、供給線２０４ａはＡｌ等の低抵抗金属膜のみで形成する場合もあるが、他の信号配線を重畳するためにポリシリコン膜等の中継配線を用いることもある。
【００６４】
本実施形態では、プリチャージ回路を構成するＴＦＴ２０２ａ及び２０２ｂも画素スイッチング用ＴＦＴ３０と同様にＬＤＤ構造で形成したが、上述したオフセット構造のＴＦＴでも良いし、セルフアライン型のＴＦＴでも良い。なお、セルフアライン型のＴＦＴで形成すれば、高い移動度が得られるため、高速な駆動回路が実現できる。
【００６５】
また、画面表示領域を構成する画素スイッチング用ＴＦＴ３０と同様に半導体層６２の下層に酸化シリコン膜や窒化シリコン膜等の第１層間絶縁膜４１を介して遮光膜４４を形成してもよい。このような構成を採れば、ＴＦＴアレイ基板１裏面からの戻り光により、ＴＦＴ２０２ａ及び２０２ｂがリーク電流を発生することを防止できるため、表示品位の劣化を招くことがない。なお、前記遮光膜は周辺回路の電源等と接続することにより、定電位を供給することで、画素スイッチング用ＴＦＴのトランジスタ特性の劣化を防止してもよい。
【００６６】
ところで、後述するその他の実施形態のプリチャージ回路やデータ線駆動回路、走査線駆動回路等を含む周辺回路を構成するＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴに関しても、画素スイッチング用ＴＦＴ３０とほぼ同一の薄膜形成工程で形成することができ、製造上有利である。
【００６７】
また、図６には示されていないが、対向基板２の投射光が入射する側及びＴＦＴアレイ基板１の投射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００６８】
（第２実施形態）
次に、本発明に係る他の実施形態である第２実施形態について、図７を用いて説明する。なお、図７において、図５と同様の部材については、同一の部材番号を付して細部説明は省略する。また、第２実施形態においては、液晶装置２００全体の構成は第１実施形態と同様であり、異なるのは、以下に説明するプリチャージ回路の構成のみである。
【００６９】
上述の第１実施形態においては、図５（ａ）に示すように、隣接するデータ線に接続されるＴＦＴ２０２ａ及び２０２ｂを制御するゲート電極は、プリチャージ回路駆動信号線２０６からコンタクトホール３８ｃ部分で電気的に接続され延設された駆動線２０６ａにより構成していたが、これ以外に、図７に示すプリチャージ回路２０１’のように、ＴＦＴ２２０ａ及び２２０ｂに接続する駆動線２０２ａの形状を工夫することで、更なるプリチャージ回路の集積化が実現できる。更に、プリチャージ信号線２０４から延設された供給線２０４ａとＴＦＴ２０２ａ及び２０２ｂのソース領域とを電気的に接続するコンタクトホール３８ａと、奇数列のデータ線３５ａ及び偶数列のデータ線３５ｂとＴＦＴ２０２ａ及び２０２ｂのソース領域とを電気的に接続するコンタクトホール３８ｂとを千鳥状に配置すると共に当該コンタクトホール３８ａ及び３８ｂを回避するように「８」の字形に駆動線２０６ａを配置するように構成する。
【００７０】
このような構成を採れば、隣接する２本のデータ線３５について、第１実施形態のプリチャージ回路２０１に比して、プリチャージ回路駆動信号線１本分の間隔を更に短縮してプリチャージ回路を更に小型化することができる。すなわち、アレイ状に配列された奇数列のデータ線３５ａと偶数列のデータ線３５ｂの配列ピッチＬは第１実施形態よりも更に短縮できる。従って、各々のデータ線３５にアレイ状に接続配置される画素の配列ピッチ（画素ピッチ）を更に短縮することができるのである。例えば、配線及び間隔等の設計ルールを２μｍで設計したとすると、図５に示す第１実施形態では、配列ピッチＬを１５μｍ程度まで短縮して形成することができたが、図７に示す第２実施形態によれば、配列ピッチＬを１０μｍ程度まで短縮して形成することができる。これは、設計ルールが２μｍでも画素ピッチが１０μｍ程度まで微細化して形成できることを意味しており、歩留まりの低下を招くことなく、プリチャージ回路を備えることで画質品位の高い超小型液晶パネルが実現できる。
【００７１】
（第３実施形態）
次に、本発明に係る他の実施形態である第３実施形態について、図８を用いて説明する。なお、図８において、図５（ａ）と同様の部材については、同一の部材番号を付して細部説明は省略する。また、第３実施形態においても、液晶装置２００全体の構成は第１実施形態と同様であり、異なるのは、以下に説明するプリチャージ回路の構成のみである。
【００７２】
図５（ａ）に示す第１実施形態においては、ＴＦＴ２０１としてＰチャネル型ＴＦＴ又はＮチャネル型ＴＦＴのうち、いずれか一方を使用した構成について説明したが、本発明は、上述のように図３（ｃ）に示す相補型ＴＦＴに対しても適用可能である。
【００７３】
すなわち、図８に示すように、Ｐチャネル型ＴＦＴ３１０と、当該Ｐチャネル型ＴＦＴと相補的に配置されたＮチャネル型ＴＦＴ３１１と、Ｐチャネル型ＴＦＴ３１０に対してプリチャージ回路駆動信号を供給するプリチャージ回路駆動信号線２０６Ｐから延設された駆動線２０６ｐと、Ｎチャネル型ＴＦＴ３１１に対してプリチャージ回路駆動信号を供給するプリチャージ回路駆動信号線２０６Ｎから延設された駆動線２０６ｎと、を含む相補型ＴＦＴのプリチャージ回路２０１’’において、隣接する奇数列のデータ線３５ａ及び偶数列のデータ線３５ｂに接続される各々のＴＦＴ間でプリチャージ信号線２０４から延設された供給線２０４ａを共通的に使用するように構成することができる。このような構成を採れば、プリチャージ回路２０１’’のスイッチング手段としてのＴＦＴをアレイ状に配列した場合の配列ピッチＬを、図５で示したプリチャージ回路２０１のＰチャネル型ＴＦＴ或いはＮチャネル型ＴＦＴといった片チャネル型ＴＦＴから形成される場合の配列ピッチＬと同一に形成できる。従って、相補型ＴＦＴをスイッチング手段として用いたプリチャージ回路２０１’’において、第１実施形態のプリチャージ回路２０１と同様に、表示品位を低下させることなく、液晶パネルの小型化が実現できる。更に相補型ＴＦＴを用いれば、サンプリング回路３０１のＴＦＴ３０２の寄生容量が原因で生じる画像信号の電位揺れを防止することができる。
【００７４】
なお、第３実施形態のプリチャージ回路２０１’’において、Ｐチャネル型ＴＦＴ３１０を制御する前記プリチャージ回路駆動信号線２０６Ｐと、 Ｎチャネル型ＴＦＴ３１１を制御するプリチャージ回路駆動信号線２０６Ｎの間では、相互に信号の極性を反転させた波形を有するプリチャージ回路駆動信号が対応するＴＦＴに対して各々供給される。また、第３実施形態ではデータ線３５ａ及び３５ｂに近接している方にＮチャネル型ＴＦＴ３１１を設けたが、Ｐチャネル型ＴＦＴ３１０であっても構わない。この際、プリチャージ回路駆動信号線２０６Ｐと２０６Ｎが入れ替わることは言うまでもない。
【００７５】
また更に、第３実施形態のプリチャージ回路２０１’’においては、データ線３５ａ又は３５ｂと前記プリチャージ回路駆動信号線２０６Ｎとの短絡を防止するため、当該プリチャージ回路駆動信号線２０６Ｎとは異なる層に形成されている中継配線３２０を介して画面表示領域までデータ線３５ａ又は３５ｂを形成する必要がある。
【００７６】
（第４実施形態）
次に、本発明に係る他の実施形態である第４実施形態について、図９及び図１０を用いて説明する。なお、図９において、図５（ａ）と同様の部材については、同一の部材番号を付して細部説明は省略する。また、第４実施形態においても、液晶装置２００全体の構成は第１実施形態と同様であり、異なるのは、以下に説明するプリチャージ回路の構成のみである。
【００７７】
上述の第３実施形態においては、相補型ＴＦＴのプリチャージ回路２０１’’において、Ｐチャネル型ＴＦＴ３１０に対してプリチャージ回路駆動信号を供給するプリチャージ回路駆動信号線２０６Ｐと、Ｎチャネル型ＴＦＴ３１１に対してプリチャージ回路駆動信号を供給するプリチャージ回路駆動信号線２０６Ｎとを別に設けた構成としたが、これ以外に、プリチャージ回路駆動信号を外部から印加するときは１本のプリチャージ回路駆動信号線２０６Ｎで印加し、例えば、印加された駆動信号をそのままＮチャネル型ＴＦＴ３１１に対して供給すると共に、これを位相反転させてからＰチャネル型ＴＦＴ３１０に対して供給するように構成することもできる。
【００７８】
すなわち、図９に示すように、第４実施形態のプリチャージ回路２０１’’’では、プリチャージ回路駆動信号線２０６Ｎから供給されるプリチャージ回路駆動信号の位相を反転する位相反転回路２１２を形成し、これにより位相反転されたプリチャージ回路駆動信号を駆動線２０６ｐを介してＰチャネル型ＴＦＴ２３１に供給すると共に、当該プリチャージ回路駆動信号２０６Ｎを位相反転せずに、駆動線２０６ｎを介して、そのままＮチャネル型ＴＦＴ３１１に供給している。
【００７９】
ここで、位相反転回路２１２は、プリチャージ回路駆動信号線２０６Ｎから延設された駆動線毎に、Ｐチャネル型ＴＦＴ３１０と、Ｎチャネル型ＴＦＴ３１１と、位相反転回路２１２に対して正電源を供給する正電源線４１０と、負電源を供給する負電源線４２０とを含むインバータ回路を構成している。
【００８０】
また、第４実施形態では、プリチャージ回路２０１’’’中では、図９において上段側にＰチャネル型ＴＦＴ３１０とＮチャネル型ＴＦＴ３１１が交互に配置されていると共に、図９において下段側に当該上段側と逆の順序でＰチャネル型ＴＦＴ３１０とＮチャネル型ＴＦＴ３１１が交互に配置されている。そして、データ線３５に着目すると、奇数列のデータ線３５ａには上段側（位相反転回路２１２に近い側）がＮチャネル型ＴＦＴ３１１で下段側はＰチャネル型ＴＦＴ３１０が相補的に接続されており、偶数列のデータ線３５ｂには上段側がＰチャネル型ＴＦＴ３１０で下段側はＮチャネル型ＴＦＴ３１１が相補的に接続されている構成をしている。なお、この順序は逆であってもよいことは言うまでもない。
【００８１】
そして、隣接するデータ線３５ａ及び３５ｂに対応する各々の相補型ＴＦＴのソース電極に電気的に接続されるプリチャージ信号線２０４からの供給線２０４ａを共通に使用するように構成される。
【００８２】
このような構成を採れば、第４実施形態における相補型ＴＦＴのプリチャージ回路２０１’’’において、第１から第３実施形態のプリチャージ回路と同様な効果を得ることができると共に、外部からプリチャージ回路駆動信号を供給するための実装端子と当該実装端子から延設されるプリチャージ回路駆動信号線が各々一つで構成できるので、相補型ＴＦＴをスイッチング手段としたプリチャージ回路を備える液晶装置を小型化することができ、かつ実装端子の削減が可能となる。実装端子が削減できれば、液晶装置を駆動させるための外部情報処理回路からの入力信号を削減できるため、当該外部情報処理回路の負荷を軽減することができる。
なお、前記位相反転回路２１２については、図９に示す配置及び回路構成の他に、種々の配置及び回路構成を採ることができる。
【００８３】
すなわち、図９に示す場合では、図１０（ａ）に示すようにプリチャージ回路２０１’’’を形成する各々の相補形ＴＦＴに対して各々インバータ等からなる位相反転回路２１２が接続されていることとなるが、これ以外に、図１０（ｂ）に示すようにプリチャージ回路２０１’’’の前にインバータ等からなる位相反転回路２１２を設け、一括して位相反転した後にプリチャージ回路駆動信号を各々の相補形ＴＦＴに共通的に供給するようにしてもよい。このような構成を採れば、各々の相補型ＴＦＴに対して位相反転回路２１２を設ける必要がないので、プリチャージ回路２０１の占有面積を小さくできる利点がある。
【００８４】
また、図１０（ｃ）に示すように、図１０（ｂ）の構成に加えて、位相反転後のプリチャージ回路駆動信号の位相を補正するためにインバータによりプリチャージ回路駆動信号線２０６と反転のプリチャージ回路駆動信号線をたすき状にした位相補正回路２１３を介してプリチャージ回路駆動信号を供給してもよい。このような構成を採れば、プリチャージ回路駆動信号と反転のプリチャージ回路駆動信号の位相差を合わせ込むことができるので、確実なプリチャージ動作が行える。
【００８５】
更に、図１０（ｄ）に示すように、図１０（ａ）に示す各相補形ＴＦＴ毎に位相反転回路２１２を設ける構成に加えて、各相補形ＴＦＴ毎に前記位相補正回路２１３を設けてもよい。このような構成を採れば、プリチャージ回路駆動信号と反転のプリチャージ回路駆動信号の位相差を合わせ込むことができるので、確実なプリチャージ動作が行える。
【００８６】
更にまた、図１０（ｅ）に示すように、複数の相補形ＴＦＴ毎に一つずつ位相反転回路２１２のみ或いは当該位相反転回路２１２と位相補正回路２１３をセットで設けてプリチャージ回路駆動信号及びその反転信号を供給するように構成することもできる。このような構成を採れば、プリチャージ回路駆動信号と反転のプリチャージ回路駆動信号の位相差を合わせ込むことができるので、確実なプリチャージ動作が行えるばかりでなく、ブロック毎に位相反転回路２１２と位相補正回路２１３を設ければよいので、プリチャージ回路の占有面積を小さくできるので、液晶パネルの小型化が実現できる。
【００８７】
（プリチャージ回路の変形形態）
次に、本発明を適用した液晶装置２００におけるプリチャージ回路２０１の種々の回路構成例について、図１１乃至図１３を用いて説明する。
【００８８】
始めに、図１に示した液晶装置２００と同様に、画像信号（例えばＶＩＤ１〜６）を供給するサンプリング回路３０１を、画面表示領域を挟んでプリチャージ信号を供給するプリチャージ回路２０１と反対側のＴＦＴアレイ基板１上に形成した場合である第１の変形形態について、図１１を用いて説明する。
【００８９】
図１１に示すように、第１変形形態においては、データ線駆動回路１０１と、プリチャージ駆動信号線２０６を介して入力されるプリチャージ回路駆動信号に基づいてプリチャージ回路２０１を構成するＴＦＴ２０２を各々駆動するプリチャージ専用シフトレジスタ回路４０１とが、画素電極１１等を含む画面表示領域を挟んで対向して配置される。
【００９０】
そして、プリチャージ回路２０１においては、相隣接するデータ線３５に接続されているＴＦＴ２０２間で、プリチャージ信号線２０４から延設された供給線２２１を共有している。
【００９１】
この第１変形形態の構成によると、プリチャージ専用のシフトレジスタを備えているため、プリチャージ信号をデータ線３５に対して順次に供給できる。従って、すべてのデータ線に接続されるプリチャージ回路２０１のスイッチング手段としてのＴＦＴ２０２を一括して駆動することがないため、短期間で十分なプリチャージが行える利点がある。
【００９２】
次に、図１に示した液晶装置２００と異なり、画面表示領域に対してデータ線駆動回路１０１と同じ側にプリチャージ回路２０１を形成した場合である第２の変形形態について、図１２を用いて説明する。
【００９３】
図１２に示すように、第２変形形態においては、データ線駆動回路１０１内に、プリチャージ回路駆動信号線２０６を介して入力されるプリチャージ回路駆動信号に基づいてプリチャージ信号供給用のＴＦＴ２０２を駆動するプリチャージ専用シフトレジスタ回路と画像信号供給用のＴＦＴ３０２を駆動する画像信号用シフトレジスタ回路とを併せて構成し、当該プリチャージ専用シフトレジスタ回路の各々の出力段とＴＦＴ２０２とが駆動線２０６ａで接続されており、さらに当該画像信号用シフトレジスタ回路の各々の出力段とＴＦＴ３０２とがサンプリング回路駆動信号線３０６で接続されている。
【００９４】
そして、各々のデータ線３５に対応するＴＦＴ２０２とＴＦＴ３０２とが相隣接して形成され、更に相隣接するデータ線３５に対応するＴＦＴ２０２も相隣接して形成されている。
【００９５】
そして、当該相隣接するデータ線３５に接続されているＴＦＴ２０２間で、プリチャージ信号線２０４からの供給線２０４ａを共有している。
【００９６】
この第２変形形態の構成によると、プリチャージ回路２０１とサンプリング回路３０１とが画面表示領域に対して同じ側に配置されているので、第１変形形態と同様の効果の他に、画像信号用シフトレジスタ回路を駆動するためのクロック信号線をプリチャージ専用シフトレジスタでも共用でき、更に周辺回路の集積化が可能となり、液晶パネルの小型化が実現できる。
【００９７】
最後に、前記第２変形形態と同様に、サンプリング回路３０１を画面表示領域に対してプリチャージ回路２０１と同じ側に形成した他の場合である第３変形形態について、図１３を用いて説明する。
【００９８】
図１３に示すように、第３変形形態においては、データ線駆動回路１０１内には画像信号供給用のＴＦＴ３０２を駆動する画像信号用シフトレジスタ回路のみを有し、前記プリチャージ専用シフトレジスタ回路は用いていない。
【００９９】
そして、プリチャージ回路駆動信号線２０６から延設された駆動線２０６ａは直接ＴＦＴ２０２に接続されており、画像信号用シフトレジスタ回路とＴＦＴ３０２とがサンプリング回路駆動信号線３０６で接続されている。各々のデータ線３５に対応するＴＦＴ２０２とＴＦＴ３０２とが相隣接して形成され、更に相隣接するデータ線３５に対応するＴＦＴ２０２も相隣接して形成されている。
【０１００】
そして、当該相隣接するデータ線３５に接続されているＴＦＴ２０２間で、プリチャージ信号線２０４から延設された供給線２０４ａを互いに共有している。
【０１０１】
この第３変形形態のように構成しても、プリチャージ回路２０１とサンプリング回路３０１とが画面表示領域に対して同じ側に配置されているので、基板１上の回路を更に集積化することができるばかりでなく、図示していないがデータ線３５のプリチャージ回路２０１及びサンプリング回路３０１のと接続されている側とは反対側において、データ線の短絡や開放を検査するための検査回路を設けることが容易になる利点がある。
【０１０２】
なお、第１から第３変形形態の回路構成は、本願発明の第１から第４実施形態の全てにおいて適用可能であることは言うまでもない。
【０１０３】
（液晶パネルの構成）
上述した実施の形態及び変形例に記載されたＴＦＴ基板と対向基板とを貼り合わせた液晶パネルの構成例について説明する。本実施の形態では特に、プリチャージ回路２０１及びサンプリング回路３０１は、図１４及び図１５に示すように、対向基板２に形成された遮光性の周辺見切り５３に対向する位置においてＴＦＴアレイ基板１上に設けるような構成を採っている。これは、従来まではデッドスペースであった周辺見切り５３の領域においてプリチャージ回路２０１やサンプリング回路３０１を設けることで、液晶パネルを小型化することが可能になるからである。また、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面しないＴＦＴアレイ基板１の狭く細長い周辺部分上に設けられている。
【０１０４】
これらのプリチャージ回路２０１、サンプリング回路３０１、データ線駆動回路１０１及び走査線駆動回路１０４等の周辺回路は、主にＴＦＴから構成されており、例えば各ＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形成用の領域に光が入射すると、この領域において光電変換効果により光電流が発生してしまい当該ＴＦＴのトランジスタ特性が劣化する。このため、本実施の形態では、データ線駆動回路１０１及び走査線駆動回路１０４が形成されるＴＦＴアレイ基板１の周辺部分は、プラスチック等からなる遮光性のケースの内部に納められ、プリチャージ回路２０１及びサンプリング回路３０１は、遮光性の周辺見切り５３の下にあるＴＦＴアレイ基板１部分に少なくともその一部が形成されるのである。従って例えば、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための回路であり、やはり主にＴＦＴからなる検査回路を、同様にＴＦＴアレイ基板１の周辺部分や遮光層の下の空きスペースに設けることも可能である。その他にも、液晶表示における画質の向上、消費電力の低減、コストの低減等の観点から、ＴＦＴを用いた各種の周辺回路を、同様にＴＦＴアレイ基板１の周辺部分や周辺見切り５３の下の空きスペースに設けることも可能である。また、本実施の形態ではプリチャージ回路２０１を画面表示領域を挟んでデータ線駆動回路１０１と反対側に設けているが、第２変形形態及び第３変形形態で説明したように、データ線駆動回路１０１と同じ側に設けてもよい。更に、本実施の形態では水平帰線期間中に全てのプリチャージ回路２０１を一括して駆動させるようにしたが、本実施の変形形態で説明したようにデータ線毎或いは隣接する複数のデータ線数本分を同時に時系列で順次シフトさせてプリチャージを行えるように、プリチャージ回路２０１を駆動させるための専用のシフトレジスタ回路を設けてもよいし、画像信号用のサンプリング回路３０１を駆動するためのサンプリング回路駆動信号によりプリチャージ回路を駆動してもよい。このような構成を採れば、プリチャージ回路２０１を駆動するための負荷が軽減でき、十分なプリチャージ効果が得られる。
【０１０５】
図１４及び図１５において、ＴＦＴアレイ基板１の上には、複数の画素電極１１により規定される画面表示領域（即ち、実際に液晶層５０の配向状態変化により画像が表示される液晶パネルの領域）の周囲において両基板を貼り合わせて液晶層５０を包囲するシール部材の一例としての光硬化性樹脂からなるシール材５２が、画面表示領域に沿って設けられている。そして、対向基板２上における画面表示領域とシール材５２との間には、遮光性の周辺見切り５３が設けられている。
【０１０６】
周辺見切り５３は、後に画面表示領域に対応して開口部が設けられた遮光性のケースにＴＦＴアレイ基板１が入れられた場合に、当該画面表示領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えばＴＦＴアレイ基板１のケースに対する数百μｍ程度のずれを許容するように、画面表示領域の周囲に少なくとも５００μｍ以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り５３は、例えば、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより対向基板２に形成される。或いは、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成される。前記遮光性の周辺見切り５３を画素スイッチング用ＴＦＴ等を遮光するための遮光層２３と同一膜で一括形成するようにすればよい。
【０１０７】
シール材５２の外側の領域には、画面表示領域の下辺に沿ってデータ線駆動回路１０１及び実装端子１０２が設けられており、画面表示領域の左右の２辺に沿って走査線駆動回路１０４が画面表示領域の両側に設けられている。更に画面表示領域の上辺には、複数の配線１０５が設けられている。また、対向基板２のコーナー部の少なくとも１ヶ所で、ＴＦＴアレイ基板１と対向基板２との間で電気的導通をとるための導通材からなる銀点１０６が設けられている。そして、シール材５２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２によりＴＦＴアレイ基板１に固着されている。
【０１０８】
プリチャージ回路２０１及びサンプリング回路３０１は、基本的に交流駆動の回路である。このため、シール材５２により包囲され両基板間に挟持された液晶層５０に面するＴＦＴアレイ基板１部分にこれらのプリチャージ回路２０１及びサンプリング回路３０１を設けても、直流電圧印加による液晶層５０の劣化という問題は生じない。これに対して、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面することのないＴＦＴアレイ基板１の周辺部分に設けられている。従って、液晶層５０に、特に直流駆動されるデータ線駆動回路１０１や走査線駆動回路１０４からの直流電圧成分が、印加されることを未然に防止できる。ただし、データ線駆動回路１０１や走査線駆動回路１０４上にパッシベーション膜を形成して保護すれば、液晶層５０中に形成しても問題はない。
【０１０９】
そして、このように周辺見切り５３下に、プリチャージ回路２０１及びサンプリング回路３０１を設けることで、走査線駆動回路１０４やデータ線駆動回路１０１をＴＦＴアレイ基板１の周辺部分に余裕を持って形成することができ、特定の仕様に沿うようにこれらの周辺回路を設計することが容易になる。また、従来はデッドスペースであった周辺見切り５３下に、プリチャージ回路２０１やサンプリング回路３０１を設けることで、液晶装置２００における画面表示領域の面積の減少を招くこともなく、同時に、特に周辺見切り５３は遮光性であるので、画面表示領域を介して入射される光に対する遮光をプリチャージ回路２０１やサンプリング回路３０１を構成するＴＦＴ２０２及び３０２に施す必要も無い。加えて、シール材５２に面するＴＦＴアレイ基板１部分にプリチャージ回路２０１やサンプリング回路３０１を形成する訳ではないので、これらの回路を構成するＴＦＴ２０２及び３０２をシール材５２に混入されたスペーサにより破壊する恐れはない。また、両基板のシール材５２に対向する位置には、遮光層を設ける必要はないので、シール材５２を光硬化させる工程で両基板側から光を十分に照射でき、良好に光硬化を行える。このため、基板の変形等が懸念される熱硬化性樹脂をシール材５２として使用しなくて済み有利である。
【０１１０】
（電子機器）
次に、以上詳細に説明した液晶装置２００を備えた電子機器の実施の形態について図１７から図２０を参照して説明する。
【０１１１】
先ず図１７に、このように液晶装置２００を備えた電子機器の概略構成を示す。
【０１１２】
図１７において、電子機器は、表示情報出力源１０００、上述した外部表示情報処理回路１００２、前述の走査線駆動回路１０４及びデータ線駆動回路１０１を含む表示駆動回路１００４、液晶パネル１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含んで構成され、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック発生回路１００８からのクロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫと共に表示駆動回路１００４に出力する。表示駆動回路１００４は、走査線駆動回路１０４及びデータ線駆動回路１０１によって前述の駆動方法により液晶パネル１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。なお、液晶パネル１０を構成するＴＦＴアレイ基板の上に、表示駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１１３】
このような構成の電子機器として、図１８に示す液晶プロジェクタ、図１９に示すマルチメディア対応のパーソナルコンピユータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテーブレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【０１１４】
次に図１８から図２０に、このように構成された電子機器の具体例を各々示す。図１８において、電子機器の一例たる液晶プロジェクタ１１００は、投射型の液晶プロジェクタであり、光源１１１０と、ダイクロイックミラー１１１３，１１１４と、反射ミラー１１１５，１１１６，１１１７と、入射レンズ１１１８，リレーレンズ１１１９，出射レンズ１１２０と、液晶ライトバルブ１１２２，１１２３，１１２４と、クロスダイクロイックプリズム１１２５と、投射レンズ１１２６とを備えて構成されている。液晶ライトバルブ１１２２，１１２３，１１２４は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶パネル１０を含む液晶モジュールを３個用意し、各々液晶ライトバルブとして用いたものである。また、光源１１１０はメタルハライド等のランプ１１１１とランプ１１１１の光を反射するリフレクタ１１１２とからなる。
【０１１５】
以上のように構成される液晶プロジェクタ１１００においては、青色光・緑色光反射のダイクロイックミラー１１１３は、光源１１１０からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１１７で反射されて、赤色光用液晶ライトバルブ１１２２に入射される。一方、ダイクロイックミラー１１１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１１１４によって反射され、緑色光用液晶ライトバルブ１１２３に入射される。また、青色光は第２のダイクロイックミラー１１１４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１１８、リレーレンズ１１１９、出射レンズ１１２０を含むリレーレンズ系からなる導光手段１１２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ１１２４に入射される。各ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム１１２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１１２６によってスクリーン１１２７上に投射され、画像が拡大されて表示される。
【０１１６】
図１９において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶パネル１０がトップカバーケース内に備えられた液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体部１２０４とを有する。
【０１１７】
また、図２０に示すように、液晶を２枚の透明基板１３０４ａ，１３０４ｂの間に封入し、上述した駆動回路１００４をＴＦＴアレイ基板上に搭載した液晶装置用基板１３０４を備え、当該液晶装置用基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテーブ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶装置として生産、販売、使用することもできる。
【０１１８】
以上、図１８から図２０を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダー型またはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が図２１に示した電子機器の例として挙げられる。
【０１１９】
なお、本発明は前記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレ一装置にも適用可能である。
【０１２０】
本実施の形態によれば、小型であり、かつ、十分なプリチャージ機能により画像信号の信号源の負荷を著しく軽減し、安定した画像表示の可能な液晶装置２００を備えた各種の電子機器を実現できる。
【０１２１】
【発明の効果】
以上説明したように、本発明によれば、相隣接する２本のデータ線に対応するプリチャージ回路のスイッチング手段で、プリチャージ信号線から延設された供給線を共通的に使用するので、各スイッチング手段毎に供給線を設ける場合に比して供給線の数を減少させることができると共に、各スイッチング手段の配列ピッチを短縮して形成領域を効率的に使用することができる。
【０１２２】
従って、電気光学装置を小型化することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるＴＦＴアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図２】液晶パネルの水平走査期間の駆動を示すタイミング図である。
【図３】ＴＦＴアレイ基板上に設けられたプリチャージ回路を構成するスイッチング手段の等価回路図であり、（１）はＮチャネル型ＴＦＴの回路図であり、（２）Ｐチャネル型ＴＦＴの回路図であり、（３）は相補型ＴＦＴの回路図である。
【図４】ＴＦＴアレイ基板上に設けられたサンプリング回路を構成するスイッチング手段の等価回路図であり、（１）はＮチャネル型ＴＦＴの回路図であり、（２）Ｐチャネル型ＴＦＴの回路図であり、（３）は相補型ＴＦＴの回路図である。
【図５】本発明の第１実施形態におけるプリチャージ回路の構成を示す図であり、（ａ）はパターン平面図であり、（ｂ）はＡ―Ａ’に沿った断面図である。
【図６】ＴＦＴアレイ基板上に設けられた画面表示領域を構成する隣接する画素群を示す図であり、（ａ）はパターン平面図であり、（ｂ）は（ａ）のＢ―Ｂ’線に沿った断面図である。
【図７】本発明の第２実施形態のプリチャージ回路の構成を示すパターン平面図である。
【図８】本発明の第３実施形態のプリチャージ回路の構成を示すパターン平面図である。
【図９】本発明の第４実施形態のプリチャージ回路の構成を示すパターン平面図である。
【図１０】本発明の第４実施形態における位相反転回路の配置の形態を示す回路図であり、（ａ）は各相補型ＴＦＴ毎に位相反転回路を設けた場合の回路図であり、（ｂ）は位相反転回路を一つだけ備えた構成を示す回路図であり、（ｃ）は位相反転回路と位相補正回路を設けた場合の回路図であり、（ｄ）は各相補型ＴＦＴ毎に位相反転回路と位相補正回路を設けた場合の回路図であり、（ｅ）は相補型ＴＦＴをブロック毎に位相反転回路と位相補正回路を設けた場合の回路図である。
【図１１】本発明の実施形態の第１変形形態に係る液晶装置の構成を示すブロック図である。
【図１２】本発明の実施形態の第２変形形態に係る液晶装置の構成を示すブロック図である。
【図１３】本発明の実施形態の第３変形形態に係る液晶装置の構成を示すブロック図である。
【図１４】図１の液晶装置の全体構成を示す平面図である。
【図１５】図１４のＨ−Ｈ’線に沿った断面図である。
【図１６】従来のプリチャージ回路の構成を示すパターン平面図である。
【図１７】電子機器の概要構成を示すブロック図である。
【図１８】電子機器の一例としての液晶プロジェクタの構成を示す断面図である。
【図１９】電子機器の一例としてのパーソナルコンピュータの外観を示す正面図である。
【図２０】電子機器の一例としてのＴＣＰを用いた液晶装置の外観を示す斜視図である。
【符号の説明】
１…ＴＦＴアレイ基板
２…対向基板
１１…画素電極
１２…配向膜
２１…共通電極
２２…配向膜
３０…画素スイッチング用ＴＦＴ
３１…走査線（ゲート電極）
３２…半導体層
３３…ゲート絶縁層
３４…ソース領域
３５、３５ａ、３５ｂ…データ線（ソース電極）
３６…ドレイン領域
３８…コンタクトホール
４１…第１層間絶縁層
４２…第２層間絶縁層
４３…第３層間絶縁層
５０…液晶層
５２…シール材
５３…周辺見切り
１０１…データ線駆動回路
１０２…実装端子
１０４…走査線駆動回路
２００…液晶装置
２０１、２０１’、２０１”、２０１”’…プリチャージ回路
２０４…プリチャージ信号線
２０４ａ…供給線
２０６、２０６Ｐ、２０６Ｎ…プリチャージ回路駆動信号線
２０６ａ…駆動線
２１２…位相反転回路
２１３…位相補正回路
３０１…サンプリング回路
３１０…Ｐチャネル型ＴＦＴ
３１１…Ｎチャネル型ＴＦＴ
３２０…中継配線
４０１…プリチャージ専用シフトレジスタ
４１０…正電源線
４１１…負電源線
Claims (10)
- 画像信号が供給される複数のデータ線と、前記データ線と交差し、走査信号が供給される複数の走査線と、前記データ線及び走査線の交点に対応して設けられた第１スイッチング手段と、前記各第１スイッチング手段に対応するとともに前記データ線に対してアレイ状に各々配置された複数の画素電極とを備えた電気光学装置の駆動回路であって、
プリチャージ信号を供給するプリチャージ信号線と前記複数のデータ線との間に複数の第２スイッチング手段を有し、前記第２スイッチング手段の導通により前記データ線に前記プリチャージ信号を各々供給するプリチャージ回路を備え、
前記第２スイッチング手段は薄膜トランジスタであり、
相隣接する２本の前記データ線に対応する各々の該薄膜トランジスタは前記プリチャージ信号線から延設された供給線を共通のソース電極とすると共に、該薄膜トランジスタのドレイン電極は各々対応する前記データ線に電気的に接続され、
前記相隣接する２本の前記データ線に対応する各々の薄膜トランジスタの半導体層は、互いに分離されることなく、同一の島状パターンを共用して形成されている
ことを特徴とする電気光学装置の駆動回路。 - 前記第２スイッチング手段を駆動するために、プリチャージ回路駆動信号を供給するプリチャージ回路駆動信号線から延設された駆動線を更に備え、
前記駆動線は前記データ線毎に各々対応する複数の前記第２スイッチング手段に対して、前記プリチャージ回路駆動信号線から前記プリチャージ回路駆動信号を供給するように、各々の前記駆動線が配置されていることを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記第２スイッチング手段は、少なくともＰチャネル型トランジスタ、Ｎチャネル型トランジスタ又は相補型トランジスタのうちいずれかで構成されていることを特徴とする請求項１または２に記載の電気光学装置の駆動回路。
- 前記第２スイッチング手段はＰチャンネル型トランジスタ及びＮチャンネル型トランジスタにより構成される相補型トランジスタであり、該相補型トランジスタはプリチャージ回路駆動信号により駆動され、
前記相補型トランジスタを構成する前記Ｐチャンネル型及びＮチャンネル型トランジスタのうち、一方のトランジスタに対して前記プリチャージ回路駆動信号を供給する第１駆動線と、
前記プリチャージ回路駆動信号の位相を反転する位相反転回路と、
前記位相反転回路により位相が反転された前記プリチャージ回路駆動信号を、前記相補型トランジスタを構成する他方のトランジスタに対して供給する第２駆動線とを有することを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記第１駆動線は前記一方のトランジスタの複数に対して接続されており、前記第２駆動線は前記他方のトランジスタの複数に対して接続されていることを特徴とする請求項４に記載の電気光学装置の駆動回路。
- 前記第１駆動線に供給される前記プリチャージ回路駆動信号と、前記第２駆動線に供給される前記位相が反転されたプリチャージ回路駆動信号との位相差を補正する位相補正回路が、前記第１及び第２駆動線に対して設けられていることを特徴とする請求項５に記載の電気光学装置の駆動回路。
- 前記位相反転回路と前記位相補正回路とのうち少なくとも一方は、複数の前記相補型トランジスタを含むブロック毎に設けられていることを特徴とする請求項６に記載の電気光学装置の駆動回路。
- 前記第２スイッチング手段を順次駆動するために、プリチャージ回路駆動信号を順次供給するプリチャージ用シフトレジスタを備えたことを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置の駆動回路。
- 請求項１乃至８のいずれか一項に記載の電気光学装置の駆動回路を備えたことを特徴とする電気光学装置。
- 請求項９に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1514598A JP3633255B2 (ja) | 1998-01-09 | 1998-01-09 | 電気光学装置の駆動回路、電気光学装置及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1514598A JP3633255B2 (ja) | 1998-01-09 | 1998-01-09 | 電気光学装置の駆動回路、電気光学装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11202293A JPH11202293A (ja) | 1999-07-30 |
| JP3633255B2 true JP3633255B2 (ja) | 2005-03-30 |
Family
ID=11880648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1514598A Expired - Fee Related JP3633255B2 (ja) | 1998-01-09 | 1998-01-09 | 電気光学装置の駆動回路、電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3633255B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3636641B2 (ja) | 1999-08-20 | 2005-04-06 | セイコーエプソン株式会社 | 電気光学装置 |
| JP2001100656A (ja) | 1999-09-29 | 2001-04-13 | Sanyo Electric Co Ltd | アクティブマトリックス型ｅｌ表示装置 |
| JP2001201765A (ja) * | 2000-01-18 | 2001-07-27 | Toshiba Corp | 液晶表示装置及びその検査方法 |
| JP5335374B2 (ja) * | 2008-10-31 | 2013-11-06 | キヤノン株式会社 | 表示装置 |
-
1998
- 1998-01-09 JP JP1514598A patent/JP3633255B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11202293A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3755277B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
| US6531996B1 (en) | Electro-optical apparatus and electronic apparatus | |
| JP3900714B2 (ja) | 電気光学装置及び電子機器 | |
| JP3596471B2 (ja) | 電気光学装置、その製造方法および電子機器 | |
| WO1999023530A1 (fr) | Dispositif electro-optique et appareil electronique | |
| JP3589005B2 (ja) | 電気光学装置及び電子機器 | |
| JP4050377B2 (ja) | 液晶装置及び電子機器並びに投射型表示装置 | |
| JP2006003920A (ja) | 液晶装置及び電子機器並びに投射型表示装置 | |
| JP3648976B2 (ja) | アクティブマトリクス基板、液晶装置及び電子機器並びに該アクティブマトリクス基板の検査方法 | |
| JPH11265162A (ja) | 電気光学装置及び電子機器 | |
| JP3633255B2 (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| JP3669282B2 (ja) | 電気光学装置及び電子機器 | |
| JP3966326B2 (ja) | アクティブマトリクス基板の検査方法 | |
| JP3843658B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP3674273B2 (ja) | 液晶装置及び電子機器、液晶装置用ｔｆｔアレイ基板 | |
| JP4544239B2 (ja) | 電気光学装置及び電子機器 | |
| JP5168254B2 (ja) | 液晶装置及び電子機器 | |
| JP3649205B2 (ja) | 電気光学装置及び電子機器 | |
| JP2001343913A (ja) | 電気光学装置、その製造方法および電子機器 | |
| JP3792375B2 (ja) | 液晶装置及び電子機器 | |
| JP3564990B2 (ja) | 電気光学装置及び電子機器 | |
| JP3804596B2 (ja) | 走査線駆動回路、それを用いた電気光学装置及び電子機器 | |
| JP4406231B2 (ja) | 電気光学装置及び電子機器 | |
| JP2003195356A (ja) | 液晶装置及び電子機器並びに投射型表示装置 | |
| JP3881964B2 (ja) | アクティブマトリックス基板、液晶装置、および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |