JP2001201765A - 液晶表示装置及びその検査方法 - Google Patents

液晶表示装置及びその検査方法

Info

Publication number
JP2001201765A
JP2001201765A JP2000008731A JP2000008731A JP2001201765A JP 2001201765 A JP2001201765 A JP 2001201765A JP 2000008731 A JP2000008731 A JP 2000008731A JP 2000008731 A JP2000008731 A JP 2000008731A JP 2001201765 A JP2001201765 A JP 2001201765A
Authority
JP
Japan
Prior art keywords
array substrate
liquid crystal
electrode
wiring
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000008731A
Other languages
English (en)
Inventor
Akira Tomita
田 暁 富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000008731A priority Critical patent/JP2001201765A/ja
Priority to TW90117329A priority patent/TW523595B/zh
Publication of JP2001201765A publication Critical patent/JP2001201765A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 列電極駆動回路の面積を増大させずに、低精
度で低価格の多結晶シリコン用プローバを用いて、多結
晶シリコンアレイ基板の断線、短絡検査を行い得る液晶
表示装置及びその検査方法を提供する。 【解決手段】 基板面に行電極及び列電極、これらの各
交差部にそれぞれ設けられたスイッチング素子を介して
接続される画素電極,基板の縁端部に設けられた複数の
入出力端子、行電極駆動回路、並びに入出力端子を介し
て外部から加えられる映像信号を列電極の一端に加える
列電極駆動回路を有するマトリクスアレイ基板と、画素
電極に対向電極を対向させる対向基板と、画素電極及び
対向電極間に挟持された液晶層とを備えるものにおい
て、列電極の他端を少なくとも一つの入出力端子に共通
接続するアレイ基板上配線を基板面に形成したものであ
る。そして、アレイ基板上配線が接続された入出力端子
と、これらの入出力端子以外の少なくとも映像信号を供
給する入出力端子との間に所定の電圧を印加し、そのと
きの電流を測定して不良を検出する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置(Liqu
id Crystal Display:以下単にLCDとも言う)及びそ
の検査方法に関する。
【0002】
【従来の技術】一般に液晶表示装置は軽量、薄型で、低
消費電力であるため、テレビ、携帯情報端末あるいはグ
ラフィックディスプレイなどの表示素子として広く利用
されている。特に、スイッチング素子として薄膜トラン
ジスタ(Thin Film Transistor:TFT)を用いたマト
リクス型の液晶表示装置は、高速応答性に優れ、高精細
化に適しており、ディスプレイ画面の高画質化、大型化
及びカラー画像化を実現するものとして注目されてい
る。
【0003】従来、この種の液晶表示装置として、例え
ば図3に示すものが知られている。図3に示す液晶表示
装置は、透光性基板の一主面にマトリクス状に配設され
た走査用の行電極11及び映像信号用の列電極12を有
し、これら行電極11及び列電極12の各交差部分にそ
れぞれスイッチング素子としての薄膜トランジスタ13
が設けられている。これら各薄膜トランジスタ13には
それぞれ画素電極14が接続され、さらに、これらの画
素電極14には対向電極16が対向配置され、これらの
間に液晶層15が装入されている。
【0004】また、各行電極11は基板の図面上の側端
部に設けられた行電極駆動回路18にそれぞれ接続さ
れ、各列電極12は基板の図面上の下端部に設けられた
列電極駆動回路19にそれぞれ接続されている。各対向
電極16は対向基板上配線31に共通接続され、この対
向基板上配線31は、基板の下方の縁端に形成された入
出力端子群としてのアウタリードボンディング(Outer
Lead Bonding:以下、OLBと略記する)パット群20
中のOLBパッド26を介して、図示を省略した対向電
極駆動回路にそれぞれ接続されている。
【0005】そして、各行電極11に対しては、行電極
駆動回路18によって、上方から順に水平走査周期に対
応する電圧が印加される。また、各列電極12には列電
極駆動回路19に含まれる映像信号供給電極としてのビ
デオバスから映像信号に対応する電圧が印加される。こ
のため、薄膜トランジスタ13は、行電極11からの選
択信号が印加されるタイミングでオン状態になり、列電
極12からの映像信号に対応する電圧をサンプリングし
て画素電極14に与える。このため、液晶層15には、
画素電極14に加わった電圧と、対向電極駆動回路から
対向電極16に加わった電圧との差分が充電され、その
電界によって液晶層15が駆動されて表示動作が行われ
る。
【0006】以上は行電極駆動回路18及び列電極駆動
回路19がガラス基板上に形成される場合であり、トラ
ンジスタを形成する半導体材料として、多結晶シリコン
(polycrystalline silicon)を用いる液晶表示装置が
p−Si型TFT・LCDと呼ばれ、非晶質シリコン
(amorphous silicon)を用いる液晶表示装置がa−S
i型TFT・LCDと呼ばれる。非晶質シリコンは多結
晶シリコンに比べ、トランジスタ特性が劣るため、ガラ
ス基板上に駆動回路を設けることは困難である。従っ
て、a−Si型TFT・LCDのアレイ基板は画素部分
のみで構成され、図4に示すように駆動回路は内蔵され
ない構成となる。この駆動回路は半導体集積回路(ドラ
イバIC)としてアレイ基板とは別途作成され、アレイ基
板のOLBパッド111〜11n及び121〜12nに
TAB(Tape Automated Bonding)等の技法を用いて接
続される。
【0007】図3に示す多結晶シリコンを用いたアレイ
基板と図4に示す非晶質シリコンを用いたアレイ基板と
の相違点の一つは、OLBパッドである。非晶質シリコ
ンでは列電極と行電極が直接OLBパッドに引き出され
る。従って、OLBパッドの数やピッチは列電極や行電
極の数やピッチと同等である。一方、多結晶シリコンで
は、列電極と行電極は、内蔵駆動回路によって駆動され
るため、直接OLBパッドに引き出されることはない。
OLBパッドから入力されるのは、内蔵駆動回路の入力
であり、その本数は、一般に列電極や行電極の数より1
桁程度小さい。従って、接続の信頼性確保のためOLB
パッドのピッチも大きくできる。以上説明したOLBパ
ッドの相違点をまとめると表1のようになり、非晶質シ
リコンに比べ多結晶シリコンでは、プローバの精度は低
くてもよく、設備投資額が少なくて済むというメリット
がある。なお、表1はPC(パーソナルコンピュータ)
用として一般的な10.4インチXGA(Extended Gra
phics Array)対応の液晶表示装置の場合を示し、数値
は概略値である。
【0008】
【表1】 上記のOLBパッドの違いはアレイ工程中の検査にも影
響を与える。非晶質シリコンでは、アレイ工程中で列電
極が形成されると、短絡、断線の検査(以下、OS検査
とも言う)が実施される。これは列電極の一端に接続さ
れたOLBパッドと他端に設けられたプロービング・パ
ッドにプローブを当て、所定の電圧を印加し、このとき
流れる電流を測定する検査である。ここで、列電極が正
常に形成されておれば、印加電圧と列電極の抵抗から決
められる所定の電流が観察される。もし、列電極が断線
(オープン)しておれば電流は流れないので、断線不良
を検出できる。また、検査時に行電極や補助容量電極
に、列電極とは異なる電圧を印加しておけば、列電極が
それらと短絡(ショート)したときには異常な電流が流
れるため、短絡不良を検出することができる。
【0009】一方、多結晶シリコンのアレイ工程ではO
S検査がない。これは、列電極の端にプローブを当てる
ためのOLBパッドが無いためである。
【0010】
【発明が解決しようとする課題】上述したとおり、多結
晶シリコンアレイ工程ではOS検査は実行されない。ア
レイ工程の最後ではアレイテストを行うが、多結晶シリ
コンでは内蔵駆動回路を介して画素部分を検査するため
S/N(信号対雑音比)が悪く、線欠陥の検出率は十分
ではない。以上から非結晶シリコンに比べ多結晶シリコ
ンでは、列電極の断線、短絡等の不良の検出率は低くな
る。この結果、不良アレイのセル工程への流れ込みが多
く、セル工程で無駄な製造コストを発生させることにな
る。
【0011】また、多結晶シリコンアレイでOS検査を
実施しようとすると、列電極の両端にプローブを当てる
プロービングパッドが必要になる。このプロービングパ
ッドはOLBパッドとほぼ同じ大きさが必要となる。こ
れを列電極12と列電極駆動回路19との間に設ける
と、列電極駆動回路19の占有面積が増大することにな
る。この結果、製品である液晶モジュールのコンパクト
さが失われてしまう。
【0012】さらに、プロービングパッドを設けたとし
ても、そのピッチは列電極のピッチと同等となり、多結
晶シリコンアレイ基板の検査に高精度な非晶質シリコン
アレイ基板検査用のプローバが必要になる。これは設備
投資額の増大となる。
【0013】本発明は上記の問題点を解決するためにな
されたもので、その目的は列電極駆動回路の面積を増大
させずに、低精度で低価格の多結晶シリコン用プローバ
を用いて、多結晶シリコンアレイ基板のOS検査を行
い、不良アレイのセル工程への流れ込みを低減し、製造
コストを削減することのできる液晶表示装置及びその検
査方法を提供するにある。
【0014】
【課題を解決するための手段】請求項1に係る発明は、
透光性の基板の一主面にマトリクス状に配設された走査
用の行電極及び映像信号用の列電極、これら行電極及び
列電極の各交差部にそれぞれ設けられたスイッチング素
子、これらのスイッチング素子にそれぞれ接続される画
素電極,基板の縁端部に設けられ、外部との信号の入出
力に使用される複数の入出力端子、行電極駆動回路、並
びに入出力端子を介して外部から加えられる映像信号を
列電極の一端に加える映像信号供給電極を含んでなる列
電極駆動回路を有するマトリクスアレイ基板と、画素電
極に対向させる対向電極を有し、マトリクスアレイ基板
に対向配置された対向基板と、画素電極及び対向電極間
に挟持された液晶層とを備え、行電極からの走査信号に
より列電極からの映像信号を、スイッチング素子を介し
て、画素電極に供給し、液晶層に電界を加える液晶表示
装置において、基板の一主面に形成され、各列電極の他
端を少なくとも一つの入出力端子に共通接続するアレイ
基板上配線を備えた、ことを特徴とするものである。
【0015】請求項2に係る発明は、請求項1に記載の
液晶表示装置において、各列電極の他端を、それぞれ抵
抗を介して、アレイ基板上配線に接続したことを特徴と
してするものである。
【0016】請求項3に係る発明は、請求項1に記載の
液晶表示装置において、各列電極の他端を、それぞれ外
部からオン、オフ制御することが可能なトランジスタを
介して、アレイ基板上配線に接続したことを特徴とする
ものである。
【0017】請求項4に係る発明は、請求項1に記載の
液晶表示装置において、各列電極の他端を、それぞれダ
イオードを介して、アレイ基板上配線に接続したことを
特徴とするものである。
【0018】請求項5に係る発明は、請求項4に記載の
液晶表示装置において、アレイ基板上配線は、互いに異
なる入出力端子に接続された第1のアレイ基板上配線と
第2のアレイ基板上配線とを含み、列電極の他端にアノ
ードが接続され、第1のアレイ基板上配線にカソードが
接続された第1のダイオードと、列電極の他端にカソー
ドが接続され、第2のアレイ基板上配線にアノードが接
続された第2のダイオードとを列電極毎に設けたことを
特徴とするものである。
【0019】請求項6に係る発明は請求項5に記載の液
晶表示装置において、第1及び第2のアレイ基板上配線
は、マトリクスアレイ基板上の行電極駆動回路または列
電極駆動回路の入出力信号等の入出力端子群中の配線と
兼用することを特徴とするものである。
【0020】請求項7に係る発明は、請求項1乃至6の
いずれか1項に記載の液晶表示装置を検査するに当た
り、アレイ基板上配線が接続された入出力端子と、これ
らの入出力端子以外の少なくとも映像信号を供給する入
出力端子との間に所定の電圧を印加し、この電圧が印加
された入出力端子に流れる電流を測定することにより、
列電極の断線及び短絡、列電極の行電極を含む他の電極
に対する短絡のうち、少なくとも一つの不良を検出する
ことを特徴とする液晶表示装置の検査方法である。
【0021】
【発明の実施の形態】以下、本発明を図面に示す好適な
実施形態に基づいて詳細に説明する。
【0022】図1は本発明に係る液晶表示装置の第1の
実施形態の構成を示す等価回路図である。
【0023】この実施形態は、マトリクス状に配設され
た走査線とも呼ばれる走査用の行電極11と信号線とも
呼ばれる映像信号用の列電極12とを有し、これら行電
極11と列電極12とが交差する各交差部の近傍にそれ
ぞれスイッチング素子としての薄膜トランジスタ13が
設けられ、これら各薄膜トランジスタ13のソース電極
は列電極12に、ドレイン電極は画素電極14に、ゲー
ト電極は行電極11にそれぞれ接続され、これらがマト
リクスアレイ基板を構成している。
【0024】また、マトリクスアレイ基板の画素電極1
4に対向する対向電極16を有する対向基板が、画素電
極14と対向電極16とが所定の間隙で対向するように
配置されており、これら画素電極14と対向電極16と
の間に液晶層15が挟持されている。また、マトリクス
アレイ基板の行電極11の一方の配設端部、すなわち、
図面の左端部には行電極11を上方のものから順に駆動
する行電極駆動回路18が設けられ、列電極12の一方
の配設端部、すなわち、図面の下端部には映像信号を供
給する列電極駆動回路19が設けられている。列電極駆
動回路19はシフトレジスタ19a及びスイッチング素
子19bを含み、シフトレジスタ19aがスイッチング
素子19bを駆動することによって映像信号を列電極1
2に供給するようになっている。
【0025】さらに、列電極駆動回路19が設けられた
下端部におけるマトリクスアレイ基板の縁端に、OLB
パッド21〜26を含むOLBパッド群20が設けら
れ、このうち、OLBパッド21,22は行電極駆動回
路18の入力端子に接続され、OLBパッド23はスイ
ッチング素子19bのソースに接続されている。また、
OLBパッド24,25はシフトレジスタ19aの入力
端子に接続され、OLBパッド26は、対向基板上に配
線された対向基板上配線31に接続され、もう一つのO
LBパッド27は列電極12の他端、すなわち、図面の
上部の配設端を共通接続し、かつ、アレイ基板上に配線
されたアレイ基板上配線32に接続されている。
【0026】かかる構成により、例えば、OLBパッド
23に電圧源41を接続し、OLBパッド27にもう一
つの電圧源42を接続し、OLBパッド23及びOLB
パッド27間に所定の試験電圧を印加すると共に、電圧
源41からOLBパッド23に流れる電流値を測定する
ことによって、列電極12に映像信号を供給するビデオ
バス及び列電極12の断線や短絡を検出することができ
る。
【0027】かくして、この第1の実施形態によれば、
ビデオバス及び列電極12の断線や短絡を検査するため
に、列電極12と列電極駆動回路19との間にプロービ
ングパッドを設けないで済むことから、列電極駆動回路
19の占有面積の増大が回避され、製品モジュールのコ
ンパクトさを維持することができる。また、プローブは
これまで通りOLBパッド群20に当接させるだけで済
むため、高精度かつ高価格の非晶質シリコン用のプロー
バは不要となる。
【0028】なお表示装置として出画するときには各列
電極12が短絡していると正常に出画できないため、上
記検査の後、アレイ基板上配線32を切り離す。
【0029】ところで、図1に示した第1の実施形態で
は、列電極12の各他端をアレイ基板上配線32に直接
接続したが、各列電極12の他端部にそれぞれ抵抗を設
け、この抵抗を介して列電極12をアレイ基板上配線3
2に接続することによって、列電極12がアレイ基板上
配線32を介して短絡するという事態を未然に防ぐこと
ができる。
【0030】また、図示を省略するが、上記抵抗の代わ
りに外部からオン、オフ制御することが可能なトランジ
スタを設け、列電極12をこのトランジスタを介してア
レイ基板上配線32に接続し、ビデオバス及び列電極1
2の断線や短絡を検査する場合にこのトランジスタをオ
ン状態とし、それ以外の場合にはこのトランジスタをオ
フ状態にすることによって、検査時の電流の確保と非検
査時の各列電極12相互間の短絡をより確実に防止する
ことができる。
【0031】図2は本発明に係る液晶表示装置の第2の
実施形態の構成を示す等価回路図である。図中、図1と
同一の要素には同一の符号を付してその説明を省略す
る。この実施形態はOLBパッド群20中のOLBパッ
ド27及び28にそれぞれ一端が接続され、他端部がア
レイ基板の反対の縁端部、すなわち、図面の上端部に位
置するように引き回されたアレイ基板上配線32A 及
び32Bを設けると共に、各列電極12をアレイ基板上
配線32Aに接続する経路にダイオード33Aを設け、
各列電極12をアレイ基板上配線32Bに接続する経路
にダイオード33Bを設けた点が図1と構成を異にし、
これ以外の構成は図1に示したものと同一である。な
お、ダイオード33Aはそのアノードがアレイ基板上配
線32Aに接続され、そのカソードが列電極12に接続
されているのに対して、ダイオード33Bはそのアノー
ドが列電極12に接続され、そのカソードがアレイ基板
上配線32Bに接続されている。
【0032】上記のように構成された第2の実施形態の
検査方法について、特に、図1と構成を異にする部分を
中心にして以下に説明する。
【0033】各列電極12に対応して設けられたダイオ
ード33A,33Bは列電極12に対して異なる向きで
接続されている。ここで、OLBパッド27に電圧源4
2を接続し、OLBパッド28に電圧源43を接続す
る。そして、電圧源42によりアレイ基板上配線32A
に正常な列電極電位よりも低い電位を印加し、電圧源4
3によりアレイ基板上配線32Bに正常な列電極電位よ
りも高い電位を印加する。このとき、列電極12の電位
が正常な場合には、ダイオード33A,33Bはいずれ
もオフ状態となり、電流は流れない。
【0034】ここで、万一、列電極12に異常な電圧が
発生した場合を考える。一例として、列電極の電位が正
常な電位よりも低くなるとダイオード33Aがオン状態
となり、列電極12とアレイ基板上配線32B間に電流
が流れる。この電流は列電極の電位が正常に戻り、アレ
イ基板上配線32Aの電位よりも高くなるまで流れ続け
る。逆に、列電極の電位が正常な電位よりも高くなると
ダイオード33Bがオン状態となり、列電極12とアレ
イ基板上配線32Aとの間に電流が流れる。この電流は
列電極12の電位が正常に戻り、アレイ基板上配線32
A上の電位より低くなるまで流れ続ける。以上の動作に
より二つのダイオード33A,33Bは列電極12に発
生した異常な電圧をアレイ基板上配線32A,アレイ基
板上配線32Bを通して外部に逃がすことにより、列電
極12を破壊から保護している。これらのダイオードの
保護機能については、本願と同一の出願人によって出願
された特願平10−271514号等に提案されてい
る。
【0035】上述したように、保護機能を持たせたダイ
オード33A,33Bを備えるものにおいても、アレイ
基板上配線32A,32Bとビデオバス間の電流を、O
LBパッド23の外部にて測定することにより、列電極
12のOS検査を実施することができる。すなわち、ア
レイ基板上配線32Aを用いる場合には電圧源42によ
り、このアレイ基板上配線32Aの電位を正常な列電極
電位より高くし、ダイオード33Aをオン状態にし、ビ
デオバスからダイオード33Aまでの電流経路を確保す
る。そして、アレイ基板上配線32Aと列電極12に映
像信号を供給するビデオバスとの間に所定の電圧を印加
し、電流を測定することにより、列電極12及びビデオ
バスの断線(オープン)や短絡(ショート)の不良の有
無を検出することができる。また、アレイ基板上配線3
2Bを用いる場合は、逆に電圧源43によりアレイ基板
上配線32Bの電位を正常な列電極12の電位より低く
し、ダイオード33Bをオン状態にしてOS検査を行
う。
【0036】ここで、検査時にアレイ基板上配線32
A,33B、ビデオバス、図示省略のCs線(補助容量
線)、行電極の各電位を表2のように設定する。
【0037】
【表2】 この時は、アレイ基板上配線32Bに接続されたダイオ
ード33Bがオン状態となる。列電極が正常で断線や短
絡がない場合、ビデオバスの電圧5[V]と、アレイ基
板上配線32Bの電圧2[V]との電位差3[V]の電
圧が図示を省略した測定回路に印加される。そして、こ
の電圧と列電極やビデオバスの抵抗値によって決まる電
流(正常値)が観測される。以下、故障の種類によって
観察される電流値がどのように変化するかについて説明
する。 (1)列電極の断線 列電極が断線した場合、電流の流れる経路が無くなるた
め、観察電流はほぼ0[A]となる。 (2)列電極とCs線(補助容量線)との短絡 列電極とCs線とが短絡した場合、15[V]のCs線
から5[V]のビデオバスに向かって不良に起因する異
常電流が流れる。この異常電流は、正常電流とは向きが
逆になる。従って、列電極とCs線との短絡が発生した
場合、観察される電流値は正常値より小さくなる。 (3)列電極と行電極との短絡 列電極と行電極とが短絡した場合、5[V]のビデオバ
スから−5[V]の行電極に向かって不良に起因する異
常電流が流れる。この異常電流は、正常電流と向きが同
じとなる。従って、列電極と行電極との短絡が発生した
場合、観察される電流値は正常値より大きくなる。
【0038】上述した正常及び異常のモードと観察され
る電流値との関係をまとめると下記の表3の通りにな
る。
【0039】
【表3】 このように、図2に示した第2の実施形態においても、
各電極の電位を適宜に設定することによって、不良の有
無だけでなく、不良の種類を特定することができるた
め、有効な不良解析が可能となる。
【0040】かくして、第2の実施形態によれば、第1
の実施形態と同様に、ビデオバス及び列電極12の断線
や短絡を検査するために、列電極12と列電極駆動回路
19との間にプロービングパッドを設けないで済むこと
から、列電極駆動回路19の占有面積の増大が回避さ
れ、製品モジュールのコンパクトさを維持することがで
きる。また、プローブはこれまで通りOLBパッド群2
0に当接させるだけで済むため、高精度かつ高価格の非
晶質シリコン用のプローバは不要となる。
【0041】なお本実施例中のアレイ基板上配線32A
と32Bは検査専用の配線である必要はなく、例えば行
電極駆動回路18或いは列電極駆動回路19の電源の配
線と兼用することも可能である。
【0042】
【発明の効果】以上の説明によって明らかなように、本
発明によれば、列電極駆動回路の面積を増大させずに、
低精度で低価格の多結晶シリコン用プローバを用いて、
多結晶シリコンアレイのOS検査を行い、不良アレイの
セル工程への流れ込みを低減し、製造コストを削減する
ことができる。
【0043】また、本発明によれば、検査時に各電極の
電位を適宜設定することによって、不良の有無だけでな
く、不良の種類を特定することができるため、有効な不
良解析が可能となる。
【図面の簡単な説明】
【図1】本発明に係る液晶表示装置の第1の実施形態の
構成を示す等価回路図。
【図2】本発明に係る液晶表示装置の第2の実施形態の
構成を示す等価回路図。
【図3】従来の多結晶シリコン型液晶表示装置の構成を
示す等価回路図。
【図4】従来の非晶質シリコン型液晶表示装置の構成を
示す等価回路図。
【符号の説明】
11 行電極 12 列電極 13 薄膜トランジスタ 14 画素電極 15 液晶層 16 対向電極 18 行電極駆動回路 19 列電極駆動回路 20 アウタリードボンディングパッド群 21〜27 アウタリードボンディングパッド(入出力
端子) 31 対向基板上配線 32,32A,32B アレイ基板上配線 41,42 電圧源
フロントページの続き Fターム(参考) 2G014 AA02 AA03 AB21 AC09 AC10 2G036 AA22 AA27 BA33 BB12 CA06 2H088 EA02 FA13 HA02 HA06 HA08 MA20 2H092 GA40 GA51 GA59 JA24 JB22 JB31 KA04 KA05 NA13 NA14 NA15 NA16 NA29 PA06

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】透光性の基板の一主面にマトリクス状に配
    設された走査用の行電極及び映像信号用の列電極、これ
    ら行電極及び列電極の各交差部にそれぞれ設けられたス
    イッチング素子、これらのスイッチング素子にそれぞれ
    接続される画素電極,前記基板の縁端部に設けられ、外
    部との信号の入出力に使用される複数の入出力端子、行
    電極駆動回路、並びに前記入出力端子を介して外部から
    加えられる映像信号を前記列電極の一端に加える映像信
    号供給電極を含んでなる列電極駆動回路を有するマトリ
    クスアレイ基板と、前記画素電極に対向させる対向電極
    を有し、前記マトリクスアレイ基板に対向配置された対
    向基板と、前記画素電極及び前記対向電極間に挟持され
    た液晶層とを備え、前記行電極からの走査信号により前
    記列電極からの映像信号を、前記スイッチング素子を介
    して、前記画素電極に供給し、前記液晶層に電界を加え
    る液晶表示装置において、 前記基板の一主面に形成され、前記各列電極の他端を少
    なくとも一つの前記入出力端子に共通接続するアレイ基
    板上配線を備えた、ことを特徴とする液晶表示装置。
  2. 【請求項2】前記各列電極の他端を、それぞれ抵抗を介
    して、前記アレイ基板上配線に接続したことを特徴とす
    る請求項1に記載の液晶表示装置。
  3. 【請求項3】前記各列電極の他端を、それぞれ外部から
    オン、オフ制御することが可能なトランジスタを介し
    て、前記アレイ基板上配線に接続したことを特徴とする
    請求項1に記載の液晶表示装置。
  4. 【請求項4】前記各列電極の他端を、それぞれダイオー
    ドを介して、前記アレイ基板上配線に接続したことを特
    徴とする請求項1に記載の液晶表示装置。
  5. 【請求項5】前記アレイ基板上配線は、互いに異なる前
    記入出力端子に接続された第1のアレイ基板上配線と第
    2のアレイ基板上配線とを含み、前記列電極の他端にア
    ノードが接続され、前記第1のアレイ基板上配線にカソ
    ードが接続された第1のダイオードと、前記列電極の他
    端にカソードが接続され、前記第2のアレイ基板上配線
    にアノードが接続された第2のダイオードとを前記列電
    極毎に設けたことを特徴とする請求項4に記載の液晶表
    示装置。
  6. 【請求項6】前記第1及び第2のアレイ基板上配線は、
    前記マトリクスアレイ基板上の前記行電極駆動回路また
    は前記列電極駆動回路の入出力信号等の前記入出力端子
    群中の配線と兼用することを特徴とする請求項5に記載
    の液晶表示装置。
  7. 【請求項7】請求項1乃至6のいずれか1項に記載の液
    晶表示装置を検査するに当たり、前記アレイ基板上配線
    が接続された前記入出力端子と、これらの入出力端子以
    外の少なくとも映像信号を供給する前記入出力端子との
    間に所定の電圧を印加し、この電圧が印加された前記入
    出力端子に流れる電流を測定することにより、前記列電
    極の断線及び短絡、前記列電極の前記行電極を含む他の
    電極に対する短絡のうち、少なくとも一つの不良を検出
    することを特徴とする液晶表示装置の検査方法。
JP2000008731A 2000-01-18 2000-01-18 液晶表示装置及びその検査方法 Pending JP2001201765A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000008731A JP2001201765A (ja) 2000-01-18 2000-01-18 液晶表示装置及びその検査方法
TW90117329A TW523595B (en) 2000-01-18 2001-07-16 Matrix substrate, its inspection method and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000008731A JP2001201765A (ja) 2000-01-18 2000-01-18 液晶表示装置及びその検査方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010070646A Division JP4724249B2 (ja) 2010-03-25 2010-03-25 液晶表示装置及びその検査方法

Publications (1)

Publication Number Publication Date
JP2001201765A true JP2001201765A (ja) 2001-07-27

Family

ID=18536953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000008731A Pending JP2001201765A (ja) 2000-01-18 2000-01-18 液晶表示装置及びその検査方法

Country Status (2)

Country Link
JP (1) JP2001201765A (ja)
TW (1) TW523595B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145358B2 (en) 2004-05-31 2006-12-05 Sony Corporation Display apparatus and inspection method
JP2016166097A (ja) * 2010-05-28 2016-09-15 コーニング インコーポレイテッド フレキシブルガラスのロールおよびその巻取り方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104252259B (zh) * 2013-06-27 2017-04-12 群嘉精密股份有限公司 输入装置检测方法
CN103529354B (zh) 2013-10-31 2016-10-05 京东方科技集团股份有限公司 一种电路测试方法及电路测试系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH055897A (ja) * 1991-06-28 1993-01-14 Sharp Corp アクテイブマトリクス基板の検査方法
JPH055866A (ja) * 1991-06-28 1993-01-14 Sharp Corp アクテイブマトリクス基板の検査方法
JPH1172525A (ja) * 1997-08-28 1999-03-16 Advantest Corp Lcd基板検査方法及び装置
JPH11167123A (ja) * 1997-09-30 1999-06-22 Sanyo Electric Co Ltd 表示装置
JPH11202293A (ja) * 1998-01-09 1999-07-30 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH055897A (ja) * 1991-06-28 1993-01-14 Sharp Corp アクテイブマトリクス基板の検査方法
JPH055866A (ja) * 1991-06-28 1993-01-14 Sharp Corp アクテイブマトリクス基板の検査方法
JPH1172525A (ja) * 1997-08-28 1999-03-16 Advantest Corp Lcd基板検査方法及び装置
JPH11167123A (ja) * 1997-09-30 1999-06-22 Sanyo Electric Co Ltd 表示装置
JPH11202293A (ja) * 1998-01-09 1999-07-30 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置及び電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145358B2 (en) 2004-05-31 2006-12-05 Sony Corporation Display apparatus and inspection method
US7358757B2 (en) 2004-05-31 2008-04-15 Sony Corporation Display apparatus and inspection method
JP2016166097A (ja) * 2010-05-28 2016-09-15 コーニング インコーポレイテッド フレキシブルガラスのロールおよびその巻取り方法
US9790046B2 (en) 2010-05-28 2017-10-17 Corning Incorporated Roll of flexible glass and method for rolling

Also Published As

Publication number Publication date
TW523595B (en) 2003-03-11

Similar Documents

Publication Publication Date Title
US6924875B2 (en) Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display
US4930874A (en) Liquid crystal display device
KR100353955B1 (ko) 신호라인 검사를 위한 액정표시장치
KR100235477B1 (ko) 표시장치 및 그 검사 방법
KR100436197B1 (ko) 어레이 기판의 검사 방법
KR100800330B1 (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
US6028442A (en) Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof
JP4394660B2 (ja) 能動素子配列基板、液晶表示パネル及びその検査方法
US9298055B2 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
US20070064192A1 (en) Liquid crystal display apparatus
JP2003029296A (ja) アレイ基板及びその検査方法並びに液晶表示装置
JP2003043980A (ja) 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法
JP4724249B2 (ja) 液晶表示装置及びその検査方法
KR100576629B1 (ko) 액정표시장치의 tft어레이 기판 및 그 검사방법
JP2001201765A (ja) 液晶表示装置及びその検査方法
KR100442305B1 (ko) 어레이 기판 및 그 검사 방법 및 액정 표시 장치
JPH01130132A (ja) アクティブマトリクス基板
JP4458786B2 (ja) 液晶表示装置およびその検査方法
JP2002229056A (ja) 表示装置用電極基板及びその検査方法
JP3268102B2 (ja) アレイ基板
JP2558755B2 (ja) 液晶表示パネル用セグメントドライブic
KR20020088450A (ko) 액정표시장치 어레이 기판
JPH07287247A (ja) アクティブマトリクス基板の検査方法
KR100475638B1 (ko) 액정커패시터 신호측정을 위한 배선이 형성된액정표시장치 및 그 배선형성방법
JP2001352072A (ja) 薄膜トランジスタアレイ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101001