JP4394660B2

JP4394660B2 - 能動素子配列基板、液晶表示パネル及びその検査方法

Info

Publication number: JP4394660B2
Application number: JP2006114291A
Authority: JP
Inventors: 原豪張; 金海黄; 光祥林
Original assignee: Chunghwa Picture Tubes Ltd
Current assignee: Chunghwa Picture Tubes Ltd
Priority date: 2006-01-05
Filing date: 2006-04-18
Publication date: 2010-01-06
Anticipated expiration: 2026-04-18
Also published as: TWI323822B; TW200727058A; JP2007183527A

Description

本発明は能動素子配列基板、液晶表示パネル及びその複数の検査方法に関し、特に、本発明は能動素子配列基板、内部ショートリングを有する液晶表示パネル及びその複数の検査方法に関する。

表示装置の需要の増加に伴い、当業界は表示装置の開発に取り組んでいる。表示装置の中でも陰極線管（ＣＲＴ）はその優れた表示品質及び成熟した技術で表示装置の市場を長年にわたり独占してきた。しかし、この電力消費量の増大と放射量の増大に対する環境保全意識の高まり及び更に軽量、薄型、小型、高級と省電力とを求める市場に対する限られた扁平化性、ＣＲＴの成長余地は限られている。従って、薄膜トランジスタ液晶ディスプレ（ＴＦＴ―ＬＣＤ）は例えば高画像質、良好なスペース利用率、低電力消費、放射をしない等の優れた特性をもち、表示装置製品市場の主流になってきている。

このＴＦＴ―ＬＥＤは主に液晶表示パネル及びバックライトモジュールを有する。通常、この液晶表示パネルは薄膜トランジスタ配列基板、カラーフィルター基板、この二つの基板の間に配置された液晶層を有する。このバックライトモジュールは液晶モジュールが表示効果を達成できるように液晶表示パネルのため液晶光源を提供する。

薄膜トランジスタ配列基板は表示領域及び周辺回路領域に分かれ、表示領域に複数の画素ユニットが配列されている。各画素ユニットは薄膜トランジスタ及びこの薄膜トランジスタと接続する画素電極を有する。また、複数の走査線及びデータ線が周辺回路領域と表示領域に配置され、各画素ユニットの薄膜トランジスタは対応する走査線及びデータ線によって制御される。

一般に、薄膜トランジスタ配列基板の製造工程後、画素ユニットが正常に始動されるか否かを判断するように薄膜トランジスタ配列基板上の画素ユニットに対して電気的検査が行われている。画素ユニットが正常に始動されない場合、不良の部品（例えば薄膜トランジスタまたは画素電極）または回路を修繕することができる。しかし、画素ユニットを検査するため、薄膜トランジスタ配列基板の周辺回路領域上に検査回路（examining circuit）を加工する必要がある。注目すべき点は、検査回路は複雑で且つパネル上のレイアウト領域を減らすことがある。また、検査完了後、液晶表示パネルの表示品質への影響を避けるように検査回路はレーザ切削技術により無効にされる。

また、輸送または環境変化等の外部要因によって液晶表示パネルに静電蓄積が生じることがある。従って、電荷蓄積が一定量になると、静電気放電（ＥＳＤ）により、薄膜トランジスタ基板上の回路または薄膜トランジスタが損傷を受けることがある。通常に、このような問題を回避するため、ＥＳＤ保護回路が薄膜トランジスタ配列基板の周辺回路領域に配置されている。

しかしながら、従来、上述の検査及び静電保護機能を達成するため、薄膜トランジスタ配列基板の周辺回路基板に検査回路及びＥＳＤ回路が同時に加工される必要があった。その結果、周辺回路のレイアウトを更に複雑化し、それにより製造工程の簡素化及び生産効率の向上に対して作用するレイアウトスペースの不足が生じることになる。

上記を鑑み、本発明の目的は単純レイアウトを有する能動素子配列基板を提供することにある。

本発明の他の目的は簡素化できる検査回路を有する液晶表示パネルを提供することにある。

本発明のもう一つの目的は能動素子配列基板の配線間に短絡回路が生じるかどうかを検査する方法を提供することにある。

さらに本発明のもう一つの目的は液晶表示パネルの表示が正常であるかどうかを検査する方法を提供することにある。

上記及び他の目的を鑑み、本発明は基板、複数の画素ユニット、複数の走査線、
複数のデータ線、２つのデータテスト線、内部ショートリング、第１セグメント、第２セグメント、第１能動素子、第２能動素子、複数の第３能動素子、複数の第４能動素子を備える能動素子配列基板を提供することにある。基板は隣接した表示領域及び周辺回路領域を有する。画素ユニットは表示領域に配置されている。走査線及びデータ線は基板に配置され、画素ユニットを制御する。データ線は周辺回路領域に配置されている。この内部ショートリングは前記周辺回路領域に配置され、第１セグメントと、第２セグメント及び前記第１セグメントと前記第２セグメントとの間を電気的に接続する接続セグメントとを有する。第１能動素子、第２能動素子、各第３能動素子、各第４能動素子はゲート、ソース、ドレーンを有する。ゲート及び第１能動素子のソースは第１セグメントと接続し、ドレーンは接続セグメントと接続し、ドレーンは接続セグメントと接続している。ゲート及び第２能動素子のソースは第２セグメントと接続し、ドレーンは接続セグメントと接続している。第３能動素子はこの周辺回路領域に配置され、ゲートと、前記第３能動素子の一部分のゲート及びソースは前記第１セグメントと接続し、対応の前記ドレーンは前記複数走査線の奇数走査線と接続するが、前記第３能動素子の他方部分の前記ゲート及びソースは前記第２セグメントと接続し、対応するドレーンは前記複数走査線の偶数走査線と接続する。第４能動素子は周辺回路領域に配置され、前記第４能動素子のゲートは前記接続セグメントと接続し、前記ソースの一部分は前記データテスト線の一つとそれぞれ接続し、対応するドレーンは前記データ線の奇数データ線と接続するが、前記ソースの他方の部分はもう一つの前記データテスト線とそれぞれ接続し、対応するドレーンは前記データ線の偶数データ線と接続する。

本発明の一つの実施例によれば、前記内部ショートリングは前記データテスト線の外側に配置されている。

本発明の一つの実施例によれば、前記各画素ユニットは第５能動素子及び画素電極を有する。第５能動素子は対応の前記走査線及び前記データ線と電気的に接続し、前記画素電極は前記第３能動素子と電気的に接続している。

本発明の一つの実施例によれば、この能動素子配列基板は前記基板上の前記周辺回路領域に配置された複数の検査パッドをさらに有し、前記内部ショートリングの前記第１及び前記第２セグメントの端子はそれぞれ前記検査パッドの一つと接続し、各データテスト線の一端子はそれぞれ前記検査パッドの一つと接続する。

本発明の一つの実施例によれば、この能動素子配列基板は複数の共通線と該共通線の一端子と接続する検査線とを更に有し、前記共通線は前記基板に配置され、前記表示領域から前記周辺回路領域に延びるが、前記検査線は前記基板上の前記周辺回路領域に配置されている。

本発明の一つの実施例によれば、前記データテスト線は模擬データ線であり、前記データテスト線は前記データ線の両側に配置されている。

本発明の一つの実施例によれば、前記データテスト線は別個の内部ショートリングである。

本発明はさらに上述の能動素子配列基板、カラーフィルター基板及び液晶層を有する液晶表示パネルを提供する。前記液晶層は前記カラーフィルター基板と前記能動素子配列基板との間に配置されている。

本発明はさらに能動素子配列基板に適用した能動素子配列基板の検査方法を提供する。該能動素子配列基板の検査方法は前記第１能動素子と第４能動素子を始動するように、前記内部ショートリングの前記第１セグメントに第１走査信号を入力し、前記第１走査信号は前記第３能動素子の一部分により前記奇数走査線に入力し、
前記第２能動素子及び前記偶数走査線と接続された前記第３能動素子の一部分を停止するように第２走査信号を前記内部ショートリングの前記第２セグメントに入力し、
前記データテスト線の一つに第１データ信号を入力し、前記第1データ信号を前記第４能動素子の一部分により対応の前記データ線に入力し、
他方の前記データテスト線の電圧を測定する、ステップを備え、
前記第１走査信号は高ゲート電圧信号であり、前記第２走査信号は低ゲート電圧信号である。

本発明は上述の能動素子配列基板に適用した能動素子配列基板の検査方法を提供する。前記能動素子配列基板の検査方法は第１走査信号を前記内部ショートリングの前記第１セグメントに入力し、第２走査信号を前記内部ショートリングの前記第２セグメントに入力し、前記データテスト線の電圧を測定する、ステップを備える。

本発明の一つの実施例によれば、前記第１走査信号は高ゲート電圧信号であり、前記第２走査信号は低ゲート電圧信号である。または、前記第１走査信号及び前記第２走査信号はともに、高ゲート電圧信号である。

本発明は上述の能動素子配列基板に適用した能動素子配列基板の検査方法を提供する。前記能動素子配列基板の検査方法は、第１走査信号を前記内部ショートリングの前記第１セグメントに入力し、第２走査信号を前記内部ショートリングの前記第２セグメントに入力し、前記検査線の電圧を測定する、ステップを備えている。

本発明は上述の能動素子配列基板に適用した能動素子配列基板の検査方法を提供する。前記能動素子配列基板の検査方法は第１走査信号を前記内部ショートリングの前記第１セグメントに入力し、第２走査信号を前記内部ショートリングの前記第２セグメントに入力し、第１データ信号を前記データテスト線の一つに入力し、前記第1データ信号を前記第４能動素子の一部分により対応の前記データ線に入力し、前記検査線の電圧を測定する、ステップを備え、前記第１走査信号及び前記第２走査信号の少なくとも一つが高ゲート電圧信号である。

本発明は上述の液晶表示パネルに適用した液晶表示パネルの検査方法を提供する。この検査法は光源を提供するともに前記液晶表示パネルを前記光源の上方に配置し、第１走査信号を前記内部ショートリングの前記第１セグメントに入力し、第２走査信号を前記内部ショートリングの前記第２セグメントに入力し、第１データ信号を前記データテスト線の一つに入力し、第２データ信号を他方の前記データテスト線に入力する、ステップを備えている。

本発明の一つの実施例によれば、前記第1と第２走査信号及び第1と第２データ信号を前記第1セグメント、第２セグメント、前記データテスト線の一つ及び他方のデータテスト線に入力後、前記液晶表示パネルは黒、白、または灰色画像を表示する。

本発明の一つの実施例によれば、前記第1と第２走査信号及び第1と第２データ信号を前記第1セグメント、第２セグメント、前記データテスト線の一つ及び他方のデータテスト線に入力後、前記液晶表示パネルは明るい水平または垂直線の画像を表示する。

本発明の一つの実施例によれば、前記第1と第２走査信号及び第1と第２データ信号を前記第1セグメント、第２セグメント、前記データテスト線の一つ及び他方のデータテスト線に入力後、前記液晶表示パネルは輝点配列の画像を表示する。

上述のように、本発明は検査回路として内部ショートリング、第1及び第２能動素子を採用しているので、前記検査回路及びＥＳＤ保護回路が一体に整合することができる。従って、そのレイアウトが簡素化され、検査パッドの数が減るともに、レイアウト空間が増える。また、液晶表示パネルの表示画像は前記第３及び第4能動素子のため、検査回路による影響を受けることがない。従って、検査回路をレーザ切削工程で切断する必要も無く、または追加のレーザ光線切断機を必要としない。さらに本発明は、入力の奇数及び偶数信号が互いに影響しないように、単一検査回路は奇数または偶数走査線の判定に用いられる。

本発明の上述及び他の目的、特徴、利点をわかり易くするために、好適な実施例を、図面を参照し、次の通り詳細に説明する。

上記を鑑み、本発明の能動素子配列基板と液晶表示パネルおよびその検査方法は少なくとも次のような利点を有する。

（1）本発明は検査回路及びＥＳＤ保護回路がともに整合できるように検査回路として内部ショートリング、第１能動素子、第２能動素子を採用するのでそのレイアウトが簡素化され、検査パッドの数が減らされ、そのレイアウト空間が大きくなる。

（2）本発明の検査回路はＥＳＤ保護回路と一体に整合するので、画素ユニットの電荷（charge）及び放電は第３及び第４能動素子を用いることにより影響されない。即ち、液晶表示パネルの表示画像が検査回路による影響受けない。従って、従って、検査回路をレーザ切削工程で切断する必要も無く、または追加のレーザ光線切断機を必要としない。

(３)本発明は奇数または偶数線を検査するように単一検査回路として内部ショートリング、第１能動素子、第２能動素子を採用するので、入力された奇数及び偶数信号は互いに影響されない。

（4）本発明の能動素子配列基板及び液晶表示パネルの検査する方法をもちいることにより、能動素子配列基板の回路及び液晶表示パネルの表示画像は効率的に検査される。従って、検査時間が短縮され、検査工程の効率も向上される。

（５）本発明の検査方法は他の検査装置を必要とせず現存の配列検査機に応用されることができる。

（６）本発明の能動素子配列基板、液晶表示装置及びその両方の方法は小型の製品に応用でき、小型向上への転換及び量産を促進することができる。

図１は本発明の好適な実施例による能動素子配列基板の構造を示す。図1を参照すると、能動素子配列基板１００は基板１１０、複数の画素ユニット１２０、複数の走査線１３０、複数のデータ線１４０、二つのデータテスト線１５０、内部ショートリング１６０、第１能動素子１７２、第２能動素子１７４、複数の第３能動素子１８０と複数の第４能動素子１９０を備えている。

基板１１０は例えばガラス基板、水晶ガラスまたは他の適当な材料で作られた基板であり、隣接する表示領域１１２及び周辺回路領域１１４を有する。画素ユニット１２０は表示領域１１２内に配置されている。走査線１３０は例えばアルミニウム合金線、他の適当な材料で作られた線である。データ線１４０は例えば金属クロム線、アルミニウム合金線または他の適当な導電材料で作られた線である。走査線１３０及びデータ線１４０はともに画素ユニット１２０を制御する基板１１０に配置されている。データテスト線１５０は例えば金属コロム線、アルミニウム合金線または他の適当な導電材料で作られた線であり、周辺回路領域１１４に配置されている。内部ショートリング１６０は例えばアルミニウム合金線、2重金属層線または他の適当な導電材料で作られた線である。内部ショートリング１６０は周辺回路領域１１４内に配置され、第１セグメント１６２、第２セグメント１６４、第１セグメント１６２及び第２セグメント１６４の間を電気的に接続する接続グメント１６６を有する。

第１能動素子１７２、第２能動素子１７４、第３能動素子１８０、第４能動素子１９０は例えば薄膜トランジスタ、低温ポリシリコン薄膜トランジスタ（ＬＴＰＳ―ＴＦＴ）または３端子のスイッチ素子である。第１能動素子１７２、第２能動素子１７４、第３能動素子１８０、第４能動素子１９０はともに基板１１０に配置されている。第１能動素子１７２はゲート１７２ｇ、ソース１７２ｓ、ドレーン１７２ｄを有する。第２能動素子１７４はゲート１７４ｇ、ソース１７４ｓ、ドレーン１７４ｄを有する。各第３能動素子１８０はゲート１８０ｇ、ソース１８０ｓとドレーン１８０ｄを有する。各第４能動素子１９０はゲート１９０ｇ、ソース１９０ｓとドレーン１９０ｄを有する。

第１能動素子１７２のゲート１７２ｇ及びソース１７２ｓは第1セグメント１６２と接続し、ドレーン１７２ｄは接続セグメント１６６と接続している。第２能動素子１７４のゲート１７４ｇ及びソース１７４ｓは第２セグメント１６４と接続し、ドレーン１７４ｄは接続セグメント１６６と接続している。換言すれば、接続セグメント１６６は第１能動素子及び第２能動素子１７４により電気的に第１セグメント１６２及び第２セグメント１６４と接続している。

第３能動素子１８０は周辺回路領域１１４内に配置されており、第３能動素子１８０のゲート１８０ｇ及びソース１８０ｓは第１セグメント１６２と接続し、
対応のドレーン１８０ｄは奇数走査線１３０と接続している。第３能動素子１８０のゲート１８０ｇ及びソース１８０ｓは第２セグメント１６４と接続し、対応のドレーン１８０ｄは偶数走査線１３０と接続している。

第４能動素子１９０は周辺回路領域１１４内に配置されており、第４能動素子１９０のゲート１９０ｇは接続セグメント１６６と接続し、ソース１９０ｓの一部分はそれぞれ複数のデータテスト線１５０一つと接続している。対応のドレーン１９０ｄは奇数データ線１４０と接続しており、他方のソース１９０ｓはそれぞれ他方のデータテスト線１５０と接続している。対応するドレーン１９０ｄは偶数データ線１４０と接続している。

注目すべき点は、本発明において能動素子配列基板１００は検査パッド１６２a、１６４aと１５０aをさらに有し、基板１１０上の周辺回路領域１１４内に配置されている。内部ショートリング１６０の第１セグメント１６２及び第２セグメント１６４の端子は検査パッド１６２a、１６４aとそれぞれ接続しており、各データテスト線１５０の一端は検査パッド１５０aの一つと接続している。検査パッド１６２a、１６４aと１５０aは電圧信号を入力また読み取りするように、検査機の探針に加圧されている。検査パッド１６２a、１６４aと１５０aは検査機の探針により加圧されるように基板１１０上の適当な位置に配置されることができる。

また、データテスト線１５０は模擬データ線であり、データテスト線１５０はデータ線１４０の両側に配置されるが、内部ショートリング１６０はデータテスト線１５０の外側に配置されている。注目すべき点は、他の実施の形態において、データテスト線１５０は別個の内部ショートリング１６０であり、内部ショートリング１６０はデータテスト線１５０の外側に配置することに限定されない。

また、本実施の形態の能動素子配列基板１００は共通線Cs、共通線Csと接続された検査線Lを有し、共通線Csは基板に配置され、表示領域１１２から周辺回路領域１１４まで延びるが、検査線Lは基板１１０上の周辺回路領域１１４内に配置されている。一般的に言えば、共通線Cs及び検査線Lは必須な素子ではないので、他の実施の形態において能動素子配列基板は必ずしも共通線Cs及び検査線Lを含む必要はない。

図２は図1の領域S10の局部を示す拡大図である。図２を参照すると、能動素子配列基板１００において、画素ユニット１２０は第５能動素子１２２及び画素電極１２４を有する。第５能動素子１２２は例えば薄膜トランジスタ、低温ポリシリコン薄膜トランジスタ（ＬＴＰＳ―ＴＦＴ）、または３端子のスイッチ素子であり、対応の走査線１３０及びデータ線１４０と電気的に接続している。画素電極１２４は第３能動素子１３０と電気的に接続し、画素電極１２４は例えば透明電極、反射電極、または半貫通半反射電極（transflective electrode）であっていても良い。上述のように、画素電極１２４の材料は例えばインジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＩＺＯ：Indium Zinc Oxide）、金属または他の導電性材料であってもよい。

能動素子配列基板１００において、内部ショートリング１６０及び第３能動素子１８０は静電気損傷の保護に用いられることができ、データテスト線１５０及び第４能動素子も同じ機能を有する。例えば、静電が第１セグメント１６２に伝導されたとき、第1セグメント１６２と接続した複数の第３能動素子１８０は先に作動され、静電が走査線１３０に伝導され得る。しかし、第３能動素子１８０のゲート１８０ｇの電圧が一定の閾電圧に達したときのみ、ソース１８０s及びドレーン１８０ｄが伝導されることができる。従って、第３能動素子１８０のゲート１８０ｄに静電の一部分を蓄積することで、その残存部分は走査線１３０に伝導されることができる。内部ショートリング１６０の第1セグメント１６２は複数の第３能動素子１８０により走査線１３０と電気的に接続するので、静電は伝導通路を通過し複数の分路（shunts）を形成する。第３能動素子を始動（starting）すること、複数の通路を通過する複数の分路を形成することにより、各走査線１３０に伝導される静電流は大幅に減らされる。
換言すれば、内部ショートリング１６０及び第３能動素子１８０は静電で生じる部分回路の損傷を保護することができる。従って、第１能動素子１７２、第２能動素子１７４と内部ショートリング１６０は静電気放電（ＥＳＤ）保護回路と呼ばれることもある。また、第１能動素子１７２及び第２能動素子１７４は静電気放電（ＥＳＤ）保護素子と呼ばれることもある。さらに、データテスト線１５０及び第４能動素子１９０の静電損傷を保護する機構は上述と同様であるのでここで省く。注目すべきところは、第１能動素子１７２、第２能動素子１７４と内部ショートリング１６０は静電気放電（ＥＳＤ）保護回路だけなく能動素子配列基板１００の検査回路にも用いることができる。内部ショートリング１６０、第１能動素子１７２と第２能動素子１７４は検査回路及びＥＳＤ保護回路がともに整合するように検査回路として用いられるので、そのレイアウトが簡素化され、検査パットの数が減らされるともにレイアウト空間が大きくなる。データテスト線１５０及び第５能動素子１９０はＥＳＤ保護回路としても用いられ、また能動素子配列基板１００の検査回路としても用いることができる。
下記に、能動素子配列基板１００を検査する４種類の方法を詳細に述べる。

能動素子配列基板１００を検査する第１の方法は第１能動素子１７２及び第４能動素子１９０を始動するように第１走査信号を内部ショートリング１６０の第１セグメント１６２に入力するステップ、第２能動素子１７４及び偶数走査線１３０と接続された一部分の第３能動素子１８０を停止するように第２走査信号を内部ショートリング１６０の第２セグメント１６４に入力するステップ、を備え、第１走査信号は一部分の第３能動素子１８０により奇数走査線１３０内に入力される。注目すべきところは、この第１走査信号は高ゲート電圧（Ｖｇｈ）信号、この第２走査信号は低ゲート電圧（Ｖｇｌ）信号である。次いで、このステップはさらに第１データ信号を複数のデータテスト線１５０の一つに入力し、他方のデータテスト線１５０の電圧を測定するステップを有し、第1データ信号は複数の第４能動素子１９０の一部分により対応する前記データ線に入力される。他のデータテスト線１５０を測定するとき、第１データ信号と類似の電圧信号が測定された場合、短絡（short circuit）は奇数データ線１４０及び偶数データ線１４０の間に生じることがある。

能動素子配列基板１００を検査する第２方法は第１走査信号を内部ショートリング１６０の第１セグメント１６２に入力し、第２走査信号を内部ショートリング１６０の第２セグメント１６４に入力し、データテスト線１５０の電圧を測定する、ステップを備える。第１走査信号がＶｇｈ信号及び第２走査信号がＶｇｌ信号のとき、第１能動素子１７２及び第４能動素子１９０は始動され、一部分の第３能動素子１８０も始動される。本発明において、始動された第３能動素子１８０は奇数走査線１３０と接続する。複数のデータテスト線１５０は測定されたとき、第１走査信号と類似の電圧信号を有する複数のデータ線１５０の一つが測定されると、短絡は奇数または偶数データ線１４０の間に生じる。

上述のように、上記の状態の下、その測定結果が通常の場合、この第1及び第２走査信号がＶｇｈ信号に変わることがある。そのとき、奇数または偶数データ線１４０及び偶数走査線１３０の間に短絡が発生するか否かを判断するために、第２走査信号と類似の電圧信号であるか否かを判断するように複数のデータテスト線１５０の一つが測定される。注目すべきところは、この第１走査信号が直接にＶｇｌ信号に変わり、この第２走査信号がＶｇｈ信号に変わったとき、奇数または偶数データ線１４０及び偶数走査線１３０の間に短絡が発生するか否かを判断するために、第１走査信号と類似の電圧信号であるか否かを判断するように複数のデータテスト線１５０の一つが測定される。

能動素子配列基板１００を検査する第３方法は第１走査信号を内部ショートリング１６０の第１セグメント１６２に入力し、第２走査信号を内部ショートリング１６０の第２セグメント１６４に入力し、検査線Ｌの電圧を測定する、ステップを備える。第１走査信号がＶｇｈ信号及び第２走査信号がＶｇｌ信号のとき、第１能動素子１７２及び第４能動素子１９０は始動され、一部分の第３能動素子１８０も始動される。本発明において、始動された第３能動素子１８０は奇数走査線１３０と接続する。第１走査信号と類似の電圧信号を有する検査線Ｌが測定された場合、短絡は共通線Cs及び奇数走査線１３０の間に生じる。

上述のように、上記の状態の下、その測定結果が通常の場合、この第1及び第２走査信号がＶｇｈ信号に変わることがある。そのとき、共通線Cs及び偶数走査線１３０の間に短絡が発生するか否かを判断するために、第２走査信号と類似の電圧信号を有するか否かを判断するように検査線Lが測定される。同様に、直接に第１走査信号がＶｇｌ信号に変わり、第２走査信号がＶｇｈ信号に変わったとき、共通線Cs及び偶数走査線１３０の間に短絡が発生するか否かを判断するために、検査線Lが第１走査信号と類似の電圧信号を有するか否かを判断するように測定される。

能動素子配列基板１００を検査する第４方法は第１走査信号を内部ショートリング１６０の第１セグメント１６２に入力し、第２走査信号を内部ショートリング１６０の第２セグメント１６４に入力し、第１データ信号を複数のデータテスト線１５０の一つに入力し、検査線Lの電圧を測定するステップを備え、第1データ信号は複数の第４能動素子１９０の一部分により対応のデータ線１４０に入力される。ここで、第１走査信号及び前記第２走査信号の少なくとも一つが高ゲート電圧信号である。従って、第４能動素子１９０は始動される。検査線Lを測定するとき、第1データ信号と類似の電圧信号を有する検査線を測定した場合、短絡は共通線Cs及び奇数または偶数データ線１４０の間に生じる。

能動素子配列基板１００を検査する上記方法から、本発明は奇数または偶数走査線を検査する内部ショートリング、第１能動素子、第２能動素子を単一の検査回路として採用し、入力する奇数及び偶数信号は互いに影響されないことは明らかである。内部ショートリング１６０は静電損傷の防止だけではなく、能動素子配列基板１００の配列テストの検査回路として用いることもできる。能動素子配列基板１００を検査する方法を用いることで、能動素子配列基板１００の回路は直ちに検査されることができる。従って、検査時間は短縮され、検査工程の効率も向上される。

能動素子配列基板１００は液晶表示パネルの組立に用いても良い。図３は図１の能動素子配列基板を用い組立てられた液晶表示パネルの平面図を示す。図３を参照すると、液晶表示パネル３００は上述の能動素子配列基板１００、液晶層（図示せず）、カラーフィルター基板２００を有する。カラーフィルター基板２００は上述の能動素子配列基板１００上に配置され、液晶層は能動素子配列基板１００及びカラーフィルター基板２００の間に配置されている。液晶表示パネル３００は能動素子配列基板１００を有することで、能動素子配列基板１００上の検査回路はパネルテスト用の検査回路として用いることができる。液晶表示パネル３００を検査する方法は図１及び図３を参照し下記の通り詳細に説明する。

液晶表示パネル３００を検査する方法は光源を提供し、液晶表示パネルを光源の上方に配置し、第１走査信号を内部ショートリング１６０の第１セグメント１６２に入力し、第２走査信号を内部ショートリング１６０の第２セグメント１６４に入力し、第１データ信号を複数のデータテスト線１５０の一つに入力し、第2 データ信号を他方のデータテスト線１５０に入力する、ステップを備え、この光源はバックライトモジュールであっても良い。

第1と第２走査信号及び第1と第２データ信号を前記第1と第２セグメント、データテスト線の一つ及び他方のデータテスト線に入力後、液晶表示パネル３００は例えば黒、白、または灰色画像のような複数の異なる表示画像を表示することができる。黒の画像は液晶表示パネル３００上に輝点（bright point）または輝線(bright line)が発生されているか否かを検査するのに用いられる。白の画像は液晶表示パネル３００上に暗黒点（dark point）または暗黒線(dark line)が発生されているか否かを検査するのに用いられる。灰色の画像は液晶表示パネル３００上にムラ(mura)が現れるか否かを検査するのに用いられる。

上述の表示画像のほか、液晶表示パネル３００は明るい水平（bright horizontal ）または垂直線(vertical line)の画像をさらに表示することがある。このような表示画像の下、データ線１４０または走査線１３０に破線または短絡のような瑕疵があるか否かを容易に検査することができる。さらに、液晶表示パネル３００は輝点配列の画像をさらに表示し、このような画像の下で輝点、マイクロ輝点または閃光点（flash point）を容易に検査することができる。

液晶表示パネル３００を検査する方法を用いることにより、液晶表示パネル３００の表示画像を効率的に検査することができ、検査時間は短縮され検査工程の効率は向上される。

以上、本発明のより好ましい実施の形態について説明したが、これは本発明を限定するものではない。本発明の範囲内、発明の精神から逸脱しない限り、当業者により上記の実施の形態の均等変化や若干の変更は可能である。上記の記載を鑑み、ここで本発明の権利範囲、均等変化内にあるものは本発明にカバーされるものであることを主張する。

本発明の好適な実施例による能動素子配列基板の構造を示す説明図。図1の領域S10の局部を示す拡大図である。図1の能動素子配列基板を用い組立てられた液晶表示パネルを示す平面図である。

Claims

表示領域と周辺回路領域とを有する基板と、
該表示領域に配置された複数の画素ユニットと、
前記基板に配置された複数の走査線と、
前記基板に配置され、前記走査線とともに前記画素ユニットを制御する複数のデータ線と、
前記周辺回路領域に配置された２つのデータテスト線と、
前記周辺回路領域に配置され、第１セグメント、第２セグメント及び前記第１セグメントと前記第２セグメントとの間を電気的に接続する接続セグメントを有する内部ショートリングと、
前記第１セグメントと接続するゲート及びソース、前記接続セグメントと接続するドレーンを有する第１能動素子と、
前記第２セグメントと接続するゲート及びソースと、前記接続セグメントと接続するドレーンとを有する第２能動素子と、
前記周辺回路領域に配置され、ゲートと、ソースとドレーンとをそれぞれ有する複数の第３能動素子と、
前記周辺回路領域に配置され、ゲートと、ソースとドレーンとをそれぞれ有する複数の第４能動素子と、を備え、
前記第３能動素子の一部分のゲート及びソースは前記第１セグメントと接続し、対応するドレーンは前記複数走査線の奇数走査線と接続するが、前記第３能動素子の他方部分の前記ゲート及びソースは前記第２セグメントと接続し、対応するドレーンは前記複数走査線の偶数走査線と接続し、
前記第４能動素子のゲートは前記接続セグメントと接続し、前記ソースの一部分は前記データテスト線の一つとそれぞれ接続し、対応する前記ドレーンは前記データ線の奇数データ線と接続するが、前記ソースの他方の部分はもう一つの前記データテスト線とそれぞれ接続し、対応するドレーンは前記データ線の偶数データ線と接続することを特徴とする能動素子配列基板。
前記内部ショートリングは前記データテスト線の外側に配置されていることを特徴とする請求項１に記載の能動素子配列基板。
前記各画素ユニットは対応する走査線及び前記データ線と電気的に接続された第５能動素子と、前記第３能動素子と電気的に接続された画素電極とを備えていることを特徴とする請求項１に記載の能動素子配列基板。
前記基板上の前記周辺回路領域に配置された複数の検査パッドをさらに有し、
前記内部ショートリングの前記第１及び前記第２セグメントの端子はそれぞれ前記検査パッドの一つと接続し、各データテスト線の一端子はそれぞれ前記検査パッドの一つと接続することを特徴とする請求項１に記載の能動素子配列基板。
複数の共通線及び該共通線の一端子と接続する検査線を更に有し、
前記共通線は前記基板に配置され、かつ前記表示領域から前記周辺回路領域に延びるが、前記検査線は前記基板上の前記周辺回路領域に配置されることを特徴とする請求項１記載の能動素子配列基板。
前記データテスト線は模擬データ線であり、前記データテスト線は前記データ線の両側に配置されることを特徴とする請求項１に記載の能動素子配列基板。
前記データテスト線は別個の内部ショートリングであることを特徴とする請求項１に記載の能動素子配列基板。
隣接した表示領域及び周辺回路領域を有する基板と、
該表示領域に配置された複数の画素ユニットと、
前記基板に配置された複数の走査線と、
前記基板に配置され、前記走査線とともに前記画素ユニットを制御するデータ線と、
前記周辺回路領域に配置された２つのデータテスト線と、
前記周辺回路領域に配置され、第１セグメントと、第２セグメント及び前記第１セグメントと前記第２セグメントとの間を電気的に接続する接続セグメントとを有する内部ショートリングと、
前記第１セグメントと接続するゲート及びソースと、前記接続セグメントと接続するドレーンとを有する第１能動素子と、
前記第２セグメントと接続するゲート及びソースと、前記接続セグメントと接続するドレーンとを有する第２能動素子と、
前記周辺回路領域に配置され、ゲートと、ソースとドレーンとをそれぞれ有する複数の第３能動素子と、
前記周辺回路領域に配置され、ゲートと、ソースとドレーンとをそれぞれ有する複数の第４能動素子と、
カラーフィルター基板と、液晶層と、を有する能動素子配列基板を備え、
前記第３能動素子の一部分のゲート及びソースは前記第１セグメントと接続し、対応の前記ドレーンは前記複数走査線の奇数走査線と接続するが、前記第３能動素子の他方部分の前記ゲート及びソースは前記第２セグメントと接続し、対応の前記ドレーンは前記複数走査線の偶数走査線と接続し、
前記第４能動素子のゲートは前記接続セグメントと接続し、前記ソースの一部分は一つの前記データテスト線とそれぞれ接続し、対応の前記ドレーンは前記データ線の奇数データ線と接続するが、前記ソースの他方の部分はそれぞれもう一つの前記データテスト線と接続し、対応の前記ドレーンは前記データ線の偶数データ線と接続し、
前記液晶層は前記カラーフィルター基板と前記能動素子配列基板との間に配置されていることを特徴とする液晶表示パネル。
前記能動素子配列基板の前記内部ショートリングは前記データテスト線の外側に配置されていることを特徴とする請求項８に記載の液晶表示パネル。
前記能動素子配列基板の前記各画素ユニットは対応の前記走査線及び前記データ線と電気的に接続された第５能動素子、前記第３能動素子と電気的に接続された画素電極を備えていることを特徴とする請求項８に記載の液晶表示パネル。
前記能動素子配列基板は前記基板上の前記周辺回路領域に配置された複数の検査パッドをさらに有し、前記内部ショートリングの前記第１セグメント及び前記第２セグメントの端子はそれぞれ前記検査パッドの一つと接続し、各データテスト線の一端子はそれぞれ前記検査パッドの一つと接続することを特徴とする請求項８に記載の液晶表示パネル。
前記能動素子配列基板は複数の共通線と該共通線の一端子と接続する検査線とを更に有し、前記共通線は前記基板に配置され、前記表示領域から前記周辺回路領域に延び、前記検査線は前記基板上の前記周辺回路領域に配置されていることを特徴とする請求項８に記載の液晶表示パネル。
前記能動素子配列基板の前記データテスト線は模擬データ線であり、前記データテスト線は前記データ線の両側に配置されていることを特徴とする請求項８に記載の液晶表示パネル。
前記能動素子配列基板の前記データテスト線は別個の内部ショートリングであることを特徴とする請求項８に記載の液晶表示パネル。
請求項１に記載の能動素子配列基板に適用した能動素子配列基板の検査方法であって、
該方法は、
前記第１能動素子と第４能動素子を始動するように第１走査信号を前記内部ショートリングの前記第１セグメントに入力し、前記第１走査信号は前記第３能動素子により前記奇数走査線に入力し、
前記第２能動素子及び前記偶数走査線と接続された前記第３能動素子の一部分を停止するように第２走査信号を前記内部ショートリングの前記第２セグメントに入力し、
前記データテスト線の一つに第１データ信号を入力し、前記第1データ信号を前記第４能動素子の一部分により対応の前記データ線に入力し、
他方の前記データテスト線の電圧を測定し、
前記第１走査信号は高ゲート電圧信号であり、前記第２走査信号は低ゲート電圧信号であることを特徴とする能動素子配列基板の検査方法。
第１走査信号を前記内部ショートリングの前記第１セグメントに入力し、
第２走査信号を前記内部ショートリングの前記第２セグメントに入力し、
前記データテスト線の電圧を測定する、方法を備える請求項１に記載の能動素子配列基板に適用した能動素子配列基板の検査方法。
前記第１走査信号は高ゲート電圧信号、前記第２走査信号は低ゲート電圧信号であることを特徴とする請求項１６に記載の能動素子配列基板の検査方法。
前記第１走査信号及び前記第２走査信号は高ゲート電圧信号であることを特徴とする請求項１６に記載の能動素子配列基板の検査方法。
第１走査信号を前記内部ショートリングの前記第１セグメントに入力し、
第２走査信号を前記内部ショートリングの前記第２セグメントに入力し、
前記検査線の電圧を測定する、方法を備える請求項５に記載の能動素子配列基板に適用した能動素子配列基板の検査方法。
前記第１走査信号は高ゲート電圧信号であり、前記第２走査信号は低ゲート電圧信号であることを特徴とする請求項１９記載の能動素子配列基板検査方法。
前記第１走査信号及び前記第２走査信号は高ゲート電圧信号であることを特徴とする請求項１９に記載の能動素子配列基板の検査方法。
請求項１に記載の能動素子配列基板に適用した能動素子配列基板の検査方法であって、
該方法は、
第１走査信号を前記内部ショートリングの前記第１セグメントに入力し、
第２走査信号を前記内部ショートリングの前記第２セグメントに入力し、
第１データ信号を前記データテスト線の一つに入力し、前記第1データ信号を前記第４能動素子の一部分により対応の前記データ線に入力し、
前記検査線の電圧を測定し、
前記第１走査信号及び前記第２走査信号の少なくとも一つが高ゲート電圧信号であることを特徴とする能動素子配列基板の検査方法。
請求項8に記載の液晶表示パネルに適用する液晶表示パネル検査方法であって、
この検査方法は光源を提供するともに前記液晶表示パネルを前記光源の上方に配置し、
第１走査信号を前記内部ショートリングの前記第１セグメントに入力し、
第２走査信号を前記内部ショートリングの前記第２セグメントに入力し、
第１データ信号を前記データテスト線の一つに入力し、
第2 データ信号を他方の前記データテスト線に入力する、ステップを備えることを特徴とする液晶表示パネル検査方法。
前記第1と第２走査信号及び第1と第２データ信号を前記第1と第２セグメント、前記データテスト線の一つ及び他方のデータテスト線に入力後、
前記液晶表示パネルは黒、白、または灰色画像を表示することを特徴とする請求項２３に記載の検査方法。
前記第1と第２走査信号及び第1と第２データ信号を前記第1と第２セグメント、前記データテスト線の一つ及び他方のデータテスト線に入力後、
前記液晶表示パネルは明るい水平または垂直線の画像を表示することを特徴とする請求項２３に記載の検査方法。
前記第1と第２走査信号及び第1と第２データ信号を前記第1と第２セグメント、前記データテスト線の一つ及び他方のデータテスト線に入力後、
前記液晶表示パネルは輝点配列の画像を表示することを特徴とする請求項２３に記載の検査方法。