JPH07287247A - アクティブマトリクス基板の検査方法 - Google Patents
アクティブマトリクス基板の検査方法Info
- Publication number
- JPH07287247A JPH07287247A JP7769694A JP7769694A JPH07287247A JP H07287247 A JPH07287247 A JP H07287247A JP 7769694 A JP7769694 A JP 7769694A JP 7769694 A JP7769694 A JP 7769694A JP H07287247 A JPH07287247 A JP H07287247A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- additional capacitance
- switching element
- scanning signal
- additional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 液晶セル化する前に検査してコストを低廉化
でき、また安価なシステムを用いて、容易に走査信号線
とデータ信号線との間の短絡欠陥を検査できるようにす
る。また、データ信号線と付加容量共通配線との短絡欠
陥、走査信号線とデータ信号線との間の短絡欠陥を同様
に検査できるようにする。 【構成】 走査信号駆動回路１０５を動作させて、付加
容量共通電極１０８の電位又は付加容量共通電極１０８
に流れる電流を測定する。これによって、液晶セル化す
る前にアクティブマトリクス基板上の走査信号線１０１
と付加容量共通配線１０７との間の短絡欠陥Ａをごく簡
便なシステムで検出することができる。
でき、また安価なシステムを用いて、容易に走査信号線
とデータ信号線との間の短絡欠陥を検査できるようにす
る。また、データ信号線と付加容量共通配線との短絡欠
陥、走査信号線とデータ信号線との間の短絡欠陥を同様
に検査できるようにする。 【構成】 走査信号駆動回路１０５を動作させて、付加
容量共通電極１０８の電位又は付加容量共通電極１０８
に流れる電流を測定する。これによって、液晶セル化す
る前にアクティブマトリクス基板上の走査信号線１０１
と付加容量共通配線１０７との間の短絡欠陥Ａをごく簡
便なシステムで検出することができる。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置等を構成す
べく用いられるアクティブマトリクス基板の検査方法に
関する。
べく用いられるアクティブマトリクス基板の検査方法に
関する。
【０００２】
【従来の技術】上記アクティブマトリクス基板として駆
動回路が一体的に構成されたアクティブマトリクス基板
が知られており、その一例を図５に示す。このアクティ
ブマトリクス基板は、絵素用のスイッチング素子として
の薄膜トランジスタ（ＴＦＴ）１０４がマトリクス状に
形成された基板上に走査信号駆動回路１０５及びデータ
駆動回路１０６が形成されている。
動回路が一体的に構成されたアクティブマトリクス基板
が知られており、その一例を図５に示す。このアクティ
ブマトリクス基板は、絵素用のスイッチング素子として
の薄膜トランジスタ（ＴＦＴ）１０４がマトリクス状に
形成された基板上に走査信号駆動回路１０５及びデータ
駆動回路１０６が形成されている。
【０００３】走査信号駆動回路１０５から出力される走
査信号は走査信号線１０１を介してＴＦＴ（以下、これ
を絵素ＴＦＴと称す。）１０４に与えられ、絵素ＴＦＴ
１０４をオンオフ駆動する。データ駆動回路１０６から
出力されるデータ信号はデータ信号線１０２を介して絵
素ＴＦＴ１０４に与えられ、絵素ＴＦＴ１０４のドレイ
ン電極は絵素の付加容量１０３が接続されている。よっ
て、絵素ＴＦＴ１０４に与えられたデータ信号は、絵素
ＴＦＴ１０４がオンに駆動されているとき、絵素に供給
される。各付加容量１０３の一方の端子は付加容量共通
配線１０７を通じて付加容量共通電極１０８に接続され
ている。
査信号は走査信号線１０１を介してＴＦＴ（以下、これ
を絵素ＴＦＴと称す。）１０４に与えられ、絵素ＴＦＴ
１０４をオンオフ駆動する。データ駆動回路１０６から
出力されるデータ信号はデータ信号線１０２を介して絵
素ＴＦＴ１０４に与えられ、絵素ＴＦＴ１０４のドレイ
ン電極は絵素の付加容量１０３が接続されている。よっ
て、絵素ＴＦＴ１０４に与えられたデータ信号は、絵素
ＴＦＴ１０４がオンに駆動されているとき、絵素に供給
される。各付加容量１０３の一方の端子は付加容量共通
配線１０７を通じて付加容量共通電極１０８に接続され
ている。
【０００４】このように構成されたアクティブマトリク
ス基板は、間に表示媒体としての液晶を挟んで対向基板
と共に液晶表示装置（液晶セル）を構成する状態とされ
るが、その場合には上記付加容量共通電極１０８は接地
される。
ス基板は、間に表示媒体としての液晶を挟んで対向基板
と共に液晶表示装置（液晶セル）を構成する状態とされ
るが、その場合には上記付加容量共通電極１０８は接地
される。
【０００５】図６は上記アクティブマトリクス基板を示
す断面図である。このアクティブマトリクス基板の製造
は以下のように行われる。先ず、基板２０１上にＴＦＴ
の半導体層及び付加容量の下部電極となる多結晶シリコ
ン層２０２を形成、パターニングする。
す断面図である。このアクティブマトリクス基板の製造
は以下のように行われる。先ず、基板２０１上にＴＦＴ
の半導体層及び付加容量の下部電極となる多結晶シリコ
ン層２０２を形成、パターニングする。
【０００６】次に、多結晶シリコン層２０２を覆う状態
で基板２０１上にゲート絶縁膜２０３を形成する。
で基板２０１上にゲート絶縁膜２０３を形成する。
【０００７】次に、ＴＦＴのゲート電極及び付加容量の
上部電極、さらには走査信号線及び付加容量共通配線と
なるドーピングされた多結晶シリコン層２０４を形成
し、パターニングする。このとき、所望の場所へのイオ
ン注入によるドーピング工程等が行われる。
上部電極、さらには走査信号線及び付加容量共通配線と
なるドーピングされた多結晶シリコン層２０４を形成
し、パターニングする。このとき、所望の場所へのイオ
ン注入によるドーピング工程等が行われる。
【０００８】次に、全面に層間絶縁膜２０５を形成し、
所望の位置にコンタクトホールを開口した後、そのコン
タクトホールに一部を充填して金属配線２０６を形成し
パターニングする。
所望の位置にコンタクトホールを開口した後、そのコン
タクトホールに一部を充填して金属配線２０６を形成し
パターニングする。
【０００９】次に、第２の層間絶縁膜２０７を形成し、
所望の位置に第２の層間絶縁膜２０７を貫通するコンタ
クトホールを形成した後、絵素電極となる透明導電層２
０８を形成しパターニングする。これにより、透明導電
層２０８の一部はコンタクトホールに充填され、透明導
電層２０８と金属配線２０６とが電気的に接続されるこ
ととなる。
所望の位置に第２の層間絶縁膜２０７を貫通するコンタ
クトホールを形成した後、絵素電極となる透明導電層２
０８を形成しパターニングする。これにより、透明導電
層２０８の一部はコンタクトホールに充填され、透明導
電層２０８と金属配線２０６とが電気的に接続されるこ
ととなる。
【００１０】このように製造されるアクティブマトリク
ス基板において、前述の様に各絵素に付加容量を設ける
構成とした場合、走査信号線と付加容量共通配線とを同
一の薄膜層、つまり上記多結晶シリコン層２０４によっ
て平行に配設するレイアウトが一般的である。しかしな
がら、この場合には走査信号線と付加容量共通配線との
間に短絡欠陥が発生する頻度が高く、歩留りが低下する
という問題があった。特に、両者が平行に配設されてい
る場合には、両者の隣接する部分の長さが非常に長くな
り、それだけ欠陥が発生する確率が高くなる。また、両
者が同一の薄膜層によって形成される場合には、そのパ
ターニング工程時に発生する不良によっても欠陥が生じ
るため、さらに欠陥が発生しやすくなる。
ス基板において、前述の様に各絵素に付加容量を設ける
構成とした場合、走査信号線と付加容量共通配線とを同
一の薄膜層、つまり上記多結晶シリコン層２０４によっ
て平行に配設するレイアウトが一般的である。しかしな
がら、この場合には走査信号線と付加容量共通配線との
間に短絡欠陥が発生する頻度が高く、歩留りが低下する
という問題があった。特に、両者が平行に配設されてい
る場合には、両者の隣接する部分の長さが非常に長くな
り、それだけ欠陥が発生する確率が高くなる。また、両
者が同一の薄膜層によって形成される場合には、そのパ
ターニング工程時に発生する不良によっても欠陥が生じ
るため、さらに欠陥が発生しやすくなる。
【００１１】これらの欠陥の存在の有無及びその場所を
調べる方法として、従来より、例えば液晶セル化した後
に表示状況を目視で観察する方法や、特開昭５７−３８
４９３あるいは特開平２−７２３９２等に記載されてい
る様に、各絵素の付加容量への信号の書き込みを行うこ
とや保持特性を調べることによって点欠陥まで含めたテ
ストを行う方法が知られている。
調べる方法として、従来より、例えば液晶セル化した後
に表示状況を目視で観察する方法や、特開昭５７−３８
４９３あるいは特開平２−７２３９２等に記載されてい
る様に、各絵素の付加容量への信号の書き込みを行うこ
とや保持特性を調べることによって点欠陥まで含めたテ
ストを行う方法が知られている。
【００１２】
【発明が解決しようとする課題】液晶セル化した後に表
示状況を目視で観察することによって欠陥を調べる方法
では、その検査を行うために不良であるものも液晶セル
化する必要があり、余計なコストがかかるという問題が
ある。
示状況を目視で観察することによって欠陥を調べる方法
では、その検査を行うために不良であるものも液晶セル
化する必要があり、余計なコストがかかるという問題が
ある。
【００１３】また、特開昭５７−３８４９３で開示され
ているようにそれぞれの絵素の付加容量への信号の書き
込みを行うことや、保持特性を調べることによって点欠
陥まで含めたテストを行う方法では、点欠陥を含めたテ
ストができるものの、検出される信号が数ｍＶという微
小なものであるが、Ｓ／Ｎを改善する必要があること、
また膨大な測定データを高速で解析する必要があること
等の理由によりシステムが非常に高価なものになるとい
う問題がある。
ているようにそれぞれの絵素の付加容量への信号の書き
込みを行うことや、保持特性を調べることによって点欠
陥まで含めたテストを行う方法では、点欠陥を含めたテ
ストができるものの、検出される信号が数ｍＶという微
小なものであるが、Ｓ／Ｎを改善する必要があること、
また膨大な測定データを高速で解析する必要があること
等の理由によりシステムが非常に高価なものになるとい
う問題がある。
【００１４】また、特開平２−７２３９２においては、
走査信号を入力してデータ信号線に流れる電流を測定す
ることによって、走査信号線とデータ信号線との間の短
絡欠陥を検査する方法が開示されている。しかしなが
ら、この場合には、それぞれのデータ信号線毎にプロー
ビングして電流値の測定をする必要があり、測定系が非
常に複雑になることや、バスラインのピッチが数十μｍ
という高精細のＬＣＤに対して行うときに特にプロービ
ング自体が困難になること等の問題がある。
走査信号を入力してデータ信号線に流れる電流を測定す
ることによって、走査信号線とデータ信号線との間の短
絡欠陥を検査する方法が開示されている。しかしなが
ら、この場合には、それぞれのデータ信号線毎にプロー
ビングして電流値の測定をする必要があり、測定系が非
常に複雑になることや、バスラインのピッチが数十μｍ
という高精細のＬＣＤに対して行うときに特にプロービ
ング自体が困難になること等の問題がある。
【００１５】本発明は、このような従来技術の課題を解
決すべくなされたものであり、液晶セル化する前に検査
してコストを低廉化でき、また安価なシステムを用い
て、容易に走査信号線とデータ信号線との間の短絡欠陥
を検査できるアクティブマトリクス基板の検査方法を提
供することを目的とする。他の目的は、データ信号線と
付加容量共通配線との短絡欠陥、走査信号線とデータ信
号線との間の短絡欠陥を同様に検査できるようにする。
決すべくなされたものであり、液晶セル化する前に検査
してコストを低廉化でき、また安価なシステムを用い
て、容易に走査信号線とデータ信号線との間の短絡欠陥
を検査できるアクティブマトリクス基板の検査方法を提
供することを目的とする。他の目的は、データ信号線と
付加容量共通配線との短絡欠陥、走査信号線とデータ信
号線との間の短絡欠陥を同様に検査できるようにする。
【００１６】
【課題を解決するための手段】本発明のアクティブマト
リクス基板の検査方法は、スイッチング素子及び該スイ
ッチング素子に接続された付加容量がマトリクス状に形
成され、該付加容量のスイッチング素子に接続されてい
ない側の端子が付加容量共通配線を通じて同一の付加容
量共通電極に接続され、該スイッチング素子を制御する
走査信号を出力する走査信号駆動回路が該スイッチング
素子および該付加容量と共に同一の基板上に形成された
アクティブマトリクス基板の検査方法において、該走査
信号駆動回路を動作させた状態で、該付加容量共通電極
の電位又は該付加容量共通電極に流れる電流を測定し、
該走査信号線と該付加容量共通配線との間の短絡欠陥を
検出するので、そのことにより上記目的が達成される。
リクス基板の検査方法は、スイッチング素子及び該スイ
ッチング素子に接続された付加容量がマトリクス状に形
成され、該付加容量のスイッチング素子に接続されてい
ない側の端子が付加容量共通配線を通じて同一の付加容
量共通電極に接続され、該スイッチング素子を制御する
走査信号を出力する走査信号駆動回路が該スイッチング
素子および該付加容量と共に同一の基板上に形成された
アクティブマトリクス基板の検査方法において、該走査
信号駆動回路を動作させた状態で、該付加容量共通電極
の電位又は該付加容量共通電極に流れる電流を測定し、
該走査信号線と該付加容量共通配線との間の短絡欠陥を
検出するので、そのことにより上記目的が達成される。
【００１７】このアクティブマトリクス基板の検査方法
は、前記走査信号線及び前記付加容量共通配線が同一の
薄膜層によって形成されている場合にも適用できる。ま
た、前記走査信号線及び前記付加容量共通配線が平行に
配設されている場合にも適用できる。
は、前記走査信号線及び前記付加容量共通配線が同一の
薄膜層によって形成されている場合にも適用できる。ま
た、前記走査信号線及び前記付加容量共通配線が平行に
配設されている場合にも適用できる。
【００１８】本発明のアクティブマトリクス基板の検査
方法は、スイッチング素子及び該スイッチング素子に接
続された付加容量がマトリクス状に形成され、該付加容
量のスイッチング素子に接続されていない側の端子が付
加容量共通配線を通じて同一の付加容量共通電極に接続
され、該スイッチング素子のソース電極に接続されたデ
ータ信号線にデータ信号を供給するデータ駆動回路が該
スイッチング素子および該付加容量と共に同一の基板上
に形成されたアクティブマトリクス基板の検査方法にお
いて、該データ駆動回路を動作させた状態で、該付加容
量共通電極の電位又は該付加容量共通電極に流れる電流
を測定するか、または、該データ信号線に接続されたビ
デオ信号線の電位もしくは該ビデオ信号線に流れる電流
を測定し、該データ信号線と該付加容量共通配線との間
の短絡欠陥を検出するので、そのことにより上記他の目
的が達成される。
方法は、スイッチング素子及び該スイッチング素子に接
続された付加容量がマトリクス状に形成され、該付加容
量のスイッチング素子に接続されていない側の端子が付
加容量共通配線を通じて同一の付加容量共通電極に接続
され、該スイッチング素子のソース電極に接続されたデ
ータ信号線にデータ信号を供給するデータ駆動回路が該
スイッチング素子および該付加容量と共に同一の基板上
に形成されたアクティブマトリクス基板の検査方法にお
いて、該データ駆動回路を動作させた状態で、該付加容
量共通電極の電位又は該付加容量共通電極に流れる電流
を測定するか、または、該データ信号線に接続されたビ
デオ信号線の電位もしくは該ビデオ信号線に流れる電流
を測定し、該データ信号線と該付加容量共通配線との間
の短絡欠陥を検出するので、そのことにより上記他の目
的が達成される。
【００１９】このアクティブマトリクス基板の検査方法
は、前記データ駆動回路を、表示を行うときの動作速度
よりも低速で動作させて、前記短絡欠陥を検出するのが
好ましい。
は、前記データ駆動回路を、表示を行うときの動作速度
よりも低速で動作させて、前記短絡欠陥を検出するのが
好ましい。
【００２０】本発明のアクティブマトリクス基板の検査
方法は、スイッチング素子及び該スイッチング素子に接
続された付加容量がマトリクス状に形成され、該付加容
量のスイッチング素子に接続されていない側の端子が付
加容量共通配線を通じて同一の付加容量共通電極に接続
され、該スイッチング素子を制御する走査信号を各走査
信号線に出力する走査信号駆動回路と、各スイッチング
素子のソース電極に接続されたデータ信号線にデータを
供給するデータ駆動回路とが、該スイッチング素子およ
び該付加容量と共に同一の基板上に形成されたアクティ
ブマトリクス基板の検査方法において、該走査信号駆動
回路を動作させた状態で、該データ駆動回路に備わった
アナログスイッチを介して各データ信号線に接続された
ビデオ信号線の電位又は該ビデオ信号線に流れる電流を
測定し、該走査信号線と該データ信号線との間の短絡欠
陥を検出するので、そのことにより上記他の目的が達成
される。
方法は、スイッチング素子及び該スイッチング素子に接
続された付加容量がマトリクス状に形成され、該付加容
量のスイッチング素子に接続されていない側の端子が付
加容量共通配線を通じて同一の付加容量共通電極に接続
され、該スイッチング素子を制御する走査信号を各走査
信号線に出力する走査信号駆動回路と、各スイッチング
素子のソース電極に接続されたデータ信号線にデータを
供給するデータ駆動回路とが、該スイッチング素子およ
び該付加容量と共に同一の基板上に形成されたアクティ
ブマトリクス基板の検査方法において、該走査信号駆動
回路を動作させた状態で、該データ駆動回路に備わった
アナログスイッチを介して各データ信号線に接続された
ビデオ信号線の電位又は該ビデオ信号線に流れる電流を
測定し、該走査信号線と該データ信号線との間の短絡欠
陥を検出するので、そのことにより上記他の目的が達成
される。
【００２１】このアクティブマトリクス基板の検査方法
は、前記データ駆動回路を、表示を行うときの動作速度
よりも低速で動作させて、前記短絡欠陥を検出するのが
好ましい。
は、前記データ駆動回路を、表示を行うときの動作速度
よりも低速で動作させて、前記短絡欠陥を検出するのが
好ましい。
【００２２】
【作用】本発明のアクティブマトリクス基板の製造方法
においては、走査信号駆動回路を動作させて付加容量共
通電極の電位又は付加容量共通電極に流れる電流を測定
する。これによって、液晶セル化する前にアクティブマ
トリクス基板上の走査信号線と付加容量共通配線との間
の短絡欠陥をごく簡便なシステムで検出することができ
る。
においては、走査信号駆動回路を動作させて付加容量共
通電極の電位又は付加容量共通電極に流れる電流を測定
する。これによって、液晶セル化する前にアクティブマ
トリクス基板上の走査信号線と付加容量共通配線との間
の短絡欠陥をごく簡便なシステムで検出することができ
る。
【００２３】また、データ駆動回路または走査信号駆動
回路を動作させ、付加容量共通電極もしくはビデオ信号
線に生ずる電位又は、付加容量共通電極もしくはビデオ
信号線を流れる電流を測定することによって、データ信
号線と付加容量共通配線との短絡欠陥、または走査信号
線とデータ信号線との間の短絡欠陥についても、同様に
簡便なシステム及び簡便なプロービングによって検出す
ることができる。
回路を動作させ、付加容量共通電極もしくはビデオ信号
線に生ずる電位又は、付加容量共通電極もしくはビデオ
信号線を流れる電流を測定することによって、データ信
号線と付加容量共通配線との短絡欠陥、または走査信号
線とデータ信号線との間の短絡欠陥についても、同様に
簡便なシステム及び簡便なプロービングによって検出す
ることができる。
【００２４】
【実施例】以下に本発明の実施例を具体的に説明する。
【００２５】（実施例１）図１に本発明の実施例１とし
て走査信号線と付加容量共通配線との間の短絡欠陥の検
査に用いるアクティブマトリクス基板の構成を示す。こ
のアクティブマトリクス基板は、絵素ＴＦＴ１０４がマ
トリクス状に形成された基板上に走査信号駆動回路１０
５及びデータ駆動回路１０６が形成されている。
て走査信号線と付加容量共通配線との間の短絡欠陥の検
査に用いるアクティブマトリクス基板の構成を示す。こ
のアクティブマトリクス基板は、絵素ＴＦＴ１０４がマ
トリクス状に形成された基板上に走査信号駆動回路１０
５及びデータ駆動回路１０６が形成されている。
【００２６】走査信号駆動回路１０５から出力される走
査信号は走査信号線１０１を介して絵素ＴＦＴ１０４に
与えられ、絵素ＴＦＴ１０４をオンオフ駆動する。デー
タ駆動回路１０６から出力されるデータ信号はデータ信
号線１０２を介して絵素ＴＦＴ１０４に与えられ、絵素
ＴＦＴ１０４のドレイン電極は絵素の付加容量１０３が
接続されている。よって、絵素ＴＦＴ１０４に与えられ
たデータ信号は、絵素ＴＦＴ１０４がオンに駆動されて
いるとき、絵素に供給される。各付加容量１０３の一方
の端子は付加容量共通配線１０７を通じて付加容量共通
電極１０８に接続されている。なお、各付加容量共通配
線１０７はそれぞれ同一の付加容量共通電極１０８に接
続されている。この付加容量共通電極１０８は通常の液
晶表示装置としての駆動においては接地されるが、この
走査信号線と付加容量共通配線との短絡欠陥の検査にお
いては、モニターするプローブ以外は接続されない構成
とする。
査信号は走査信号線１０１を介して絵素ＴＦＴ１０４に
与えられ、絵素ＴＦＴ１０４をオンオフ駆動する。デー
タ駆動回路１０６から出力されるデータ信号はデータ信
号線１０２を介して絵素ＴＦＴ１０４に与えられ、絵素
ＴＦＴ１０４のドレイン電極は絵素の付加容量１０３が
接続されている。よって、絵素ＴＦＴ１０４に与えられ
たデータ信号は、絵素ＴＦＴ１０４がオンに駆動されて
いるとき、絵素に供給される。各付加容量１０３の一方
の端子は付加容量共通配線１０７を通じて付加容量共通
電極１０８に接続されている。なお、各付加容量共通配
線１０７はそれぞれ同一の付加容量共通電極１０８に接
続されている。この付加容量共通電極１０８は通常の液
晶表示装置としての駆動においては接地されるが、この
走査信号線と付加容量共通配線との短絡欠陥の検査にお
いては、モニターするプローブ以外は接続されない構成
とする。
【００２７】次に、かかるアクティブマトリクス基板に
おける走査信号線と付加容量共通配線との短絡欠陥の検
査方法について説明する。まず、上記付加容量共通電極
１０８に図示しない検査装置に備わったプローブを接続
する。
おける走査信号線と付加容量共通配線との短絡欠陥の検
査方法について説明する。まず、上記付加容量共通電極
１０８に図示しない検査装置に備わったプローブを接続
する。
【００２８】次に、図２に示す走査信号線の選択信号
（ハイレベルの信号）を走査信号駆動回路からそれぞれ
の走査信号線，Ｘｉ−１，Ｘｉ，Ｘｉ＋１、…に出力す
る。ここで、図１に示すように走査信号線Ｘｉが付加容
量共通配線１０７と欠陥部分Ａで短絡していた場合、付
加容量共通電極１０８にはその短絡している走査信号線
Ｘｉへ出力される信号に対応したタイミングで電位の変
化Ｂが生じると共にプローブを介して検査装置により観
測される。従って、この電位の変化Ｄを検査装置により
測定すれば、その信号のタイミングから走査信号線Ｘｉ
において短絡欠陥が発生しているかを判定することがで
きる。この場合の出力信号の大きさは欠陥部分Ａのイン
ピーダンスによっても多少変わるが、通常の表示に影響
を与える程度の短絡欠陥であれば、欠陥部分Ａの走査信
号線Ｘｉにおける出力パルスは数百ｍＶ以上あり、Ｓ／
Ｎが十分に大きい。このため、本実施例１にあっては、
安価なシステムの検査装置によって検査を行うことが可
能である。なお、検査においては、欠陥に対応する出力
パルスの波形はプローブのインピーダンスによっても変
わる。
（ハイレベルの信号）を走査信号駆動回路からそれぞれ
の走査信号線，Ｘｉ−１，Ｘｉ，Ｘｉ＋１、…に出力す
る。ここで、図１に示すように走査信号線Ｘｉが付加容
量共通配線１０７と欠陥部分Ａで短絡していた場合、付
加容量共通電極１０８にはその短絡している走査信号線
Ｘｉへ出力される信号に対応したタイミングで電位の変
化Ｂが生じると共にプローブを介して検査装置により観
測される。従って、この電位の変化Ｄを検査装置により
測定すれば、その信号のタイミングから走査信号線Ｘｉ
において短絡欠陥が発生しているかを判定することがで
きる。この場合の出力信号の大きさは欠陥部分Ａのイン
ピーダンスによっても多少変わるが、通常の表示に影響
を与える程度の短絡欠陥であれば、欠陥部分Ａの走査信
号線Ｘｉにおける出力パルスは数百ｍＶ以上あり、Ｓ／
Ｎが十分に大きい。このため、本実施例１にあっては、
安価なシステムの検査装置によって検査を行うことが可
能である。なお、検査においては、欠陥に対応する出力
パルスの波形はプローブのインピーダンスによっても変
わる。
【００２９】上記実施例では付加容量共通電極１０８の
電位に基づいて検査を行っているが、この場合の短絡欠
陥は付加容量共通電極１０８に流れる電流を測定しても
実施できる。このためには付加容量共通電極１０８を図
示しないＧＮＤに接地すると共に、付加容量共通電極１
０８とＧＮＤとの間に直列に抵抗を挿入し、この抵抗の
両端の電圧を測定すればよい。本実施例においては、例
えば１ＭΩの入力インピーダンスを持つプローブと並列
に１００ｋΩの抵抗を挿入して測定した。また、プロー
ブ及び抵抗のインピーダンスは、その抵抗値が低くなる
につれて測定される対象が変動していくが、Ｓ／Ｎと検
査装置の感度とを考慮して適切な値に定める。ここで
は、１ｋΩ〜１０ＭΩの範囲であれば、欠陥となってい
るバスラインの特定に十分な波形が得られる事を確認し
た。
電位に基づいて検査を行っているが、この場合の短絡欠
陥は付加容量共通電極１０８に流れる電流を測定しても
実施できる。このためには付加容量共通電極１０８を図
示しないＧＮＤに接地すると共に、付加容量共通電極１
０８とＧＮＤとの間に直列に抵抗を挿入し、この抵抗の
両端の電圧を測定すればよい。本実施例においては、例
えば１ＭΩの入力インピーダンスを持つプローブと並列
に１００ｋΩの抵抗を挿入して測定した。また、プロー
ブ及び抵抗のインピーダンスは、その抵抗値が低くなる
につれて測定される対象が変動していくが、Ｓ／Ｎと検
査装置の感度とを考慮して適切な値に定める。ここで
は、１ｋΩ〜１０ＭΩの範囲であれば、欠陥となってい
るバスラインの特定に十分な波形が得られる事を確認し
た。
【００３０】なお、本実施例においては、検査には走査
信号駆動回路を動作させる必要があるため、絵素ＴＦＴ
１０４が形成されたアクティブマトリクス基板の上には
少なくとも走査信号駆動回路が形成されていればよい。
信号駆動回路を動作させる必要があるため、絵素ＴＦＴ
１０４が形成されたアクティブマトリクス基板の上には
少なくとも走査信号駆動回路が形成されていればよい。
【００３１】（実施例２）本実施例２は、他のモードの
短絡欠陥の検出を行う場合である。
短絡欠陥の検出を行う場合である。
【００３２】図３は、データ信号線と付加容量共通配線
との短絡欠陥の検査に用いられるアクティブマトリクス
基板を示す図である。このアクティブマトリクス基板
は、図１と同様にビデオ信号線１０９から送られるビデ
オ信号を、データ駆動回路１０６により所定のデータ信
号線１０２に出力制御する構成となっている。また、走
査信号線Ｘｉに近接する付加容量共通配線１０７とデー
タ信号線１０２との間が短絡した欠陥部分Ｂとなってい
る。
との短絡欠陥の検査に用いられるアクティブマトリクス
基板を示す図である。このアクティブマトリクス基板
は、図１と同様にビデオ信号線１０９から送られるビデ
オ信号を、データ駆動回路１０６により所定のデータ信
号線１０２に出力制御する構成となっている。また、走
査信号線Ｘｉに近接する付加容量共通配線１０７とデー
タ信号線１０２との間が短絡した欠陥部分Ｂとなってい
る。
【００３３】この実施例においては、データ駆動回路１
０６を駆動させた状態で付加容量共通電極１０８の電位
を測定することにより、データ信号線と付加容量共通配
線との短絡欠陥を検査する。以下に、その検査方法を詳
細に説明する。
０６を駆動させた状態で付加容量共通電極１０８の電位
を測定することにより、データ信号線と付加容量共通配
線との短絡欠陥を検査する。以下に、その検査方法を詳
細に説明する。
【００３４】付加容量共通電極１０８に検査装置のプロ
ーブを接続し、ビデオ信号線１０９の電極部１１０に検
査信号として５Ｖ程度のバイアスを印加する。これによ
り、付加容量共通電極１０８の電位が測定される。この
とき、走査信号線Ｘｉに近接する付加容量共通配線１０
７とデータ信号線１０２との間に短絡による欠陥部分Ｂ
が存在していた場合、欠陥部分Ｂの存在するデータ信号
線１０２に対応した、データ駆動回路１０６中のアナロ
グスイッチがオンとなると、このアナログスイッチを通
じて５Ｖが印加されたビデオ信号線と付加容量共通電極
１０８とが接続され、付加容量共通電極１０８の電位が
それに対応して変動する。
ーブを接続し、ビデオ信号線１０９の電極部１１０に検
査信号として５Ｖ程度のバイアスを印加する。これによ
り、付加容量共通電極１０８の電位が測定される。この
とき、走査信号線Ｘｉに近接する付加容量共通配線１０
７とデータ信号線１０２との間に短絡による欠陥部分Ｂ
が存在していた場合、欠陥部分Ｂの存在するデータ信号
線１０２に対応した、データ駆動回路１０６中のアナロ
グスイッチがオンとなると、このアナログスイッチを通
じて５Ｖが印加されたビデオ信号線と付加容量共通電極
１０８とが接続され、付加容量共通電極１０８の電位が
それに対応して変動する。
【００３５】なお、実際の表示装置としての駆動におい
ては、データ駆動回路１０６は数ＭＨｚ程度の高い周波
数で駆動されるが、この検査においてはこの様な高い周
波数では付加容量共通電極の負荷が大きいために出力が
小さくなり、検査が難しい。ここでは、データ駆動回路
１０６を２０ｋＨｚのクロック周波数によって動作させ
たところ、欠陥となっているデータ信号線１０２の特定
に十分な１００ｍＶ程度の振幅の信号を得ることができ
た。なお、本実施例においては、ビデオ信号線１０９に
バイアスを印加して付加容量共通電極１０８の電位を測
定しているが、逆に付加容量共通電極１０８にバイアス
を印加してビデオ信号線１０９の電位を測定しても実施
できる。
ては、データ駆動回路１０６は数ＭＨｚ程度の高い周波
数で駆動されるが、この検査においてはこの様な高い周
波数では付加容量共通電極の負荷が大きいために出力が
小さくなり、検査が難しい。ここでは、データ駆動回路
１０６を２０ｋＨｚのクロック周波数によって動作させ
たところ、欠陥となっているデータ信号線１０２の特定
に十分な１００ｍＶ程度の振幅の信号を得ることができ
た。なお、本実施例においては、ビデオ信号線１０９に
バイアスを印加して付加容量共通電極１０８の電位を測
定しているが、逆に付加容量共通電極１０８にバイアス
を印加してビデオ信号線１０９の電位を測定しても実施
できる。
【００３６】本実施例においてはデータ駆動回路１０６
を動作させることにより検査を行うことが可能であるた
め、絵素ＴＦＴ１０４がマトリクス状に形成されたアク
ティブマトリクス基板上に少なくともデータ駆動回路１
０６が形成されていれば検査を行うことができる。
を動作させることにより検査を行うことが可能であるた
め、絵素ＴＦＴ１０４がマトリクス状に形成されたアク
ティブマトリクス基板上に少なくともデータ駆動回路１
０６が形成されていれば検査を行うことができる。
【００３７】本実施例においても、走査信号線と付加容
量共通電極との短絡の検査の場合と同様に、欠陥による
信号電位の検出を主に見るか或は電流を主に見るかはＳ
／Ｎと検査装置の感度とに応じて決め、適切な条件とな
る様に直列抵抗の値を選ぶと良いことは言うまでもな
い。
量共通電極との短絡の検査の場合と同様に、欠陥による
信号電位の検出を主に見るか或は電流を主に見るかはＳ
／Ｎと検査装置の感度とに応じて決め、適切な条件とな
る様に直列抵抗の値を選ぶと良いことは言うまでもな
い。
【００３８】（実施例３）本実施例３は、走査信号線と
データ信号線との間の短絡欠陥の検査を行う場合であ
る。
データ信号線との間の短絡欠陥の検査を行う場合であ
る。
【００３９】図４は、走査信号線とデータ信号線との間
の短絡欠陥の検査に用いられるアクティブマトリクス基
板を示す。このアクティブマトリクス基板は、図１およ
び図３と同様にビデオ信号線１０９を送られるビデオ信
号を、データ駆動回路１０６により所定のデータ信号線
１０２に出力制御する構成となっている。また、走査信
号線Ｘｉとデータ信号線１０２との間に短絡による短絡
欠陥Ｃが存在する。
の短絡欠陥の検査に用いられるアクティブマトリクス基
板を示す。このアクティブマトリクス基板は、図１およ
び図３と同様にビデオ信号線１０９を送られるビデオ信
号を、データ駆動回路１０６により所定のデータ信号線
１０２に出力制御する構成となっている。また、走査信
号線Ｘｉとデータ信号線１０２との間に短絡による短絡
欠陥Ｃが存在する。
【００４０】本実施例３による検査では、ビデオ信号線
１０９の電極部１１０に検査装置のプローブを接続し、
データ駆動回路１０６中のアナログスイッチをすべてオ
ンにした状態で走査信号駆動回路１０５を動作させる。
すると、短絡欠陥Ｃがある走査信号線Ｘｉに選択信号が
出力された時に、ビデオ信号線１０９にそれに対応した
電位の変動が生じ、それによって走査信号線Ｘｉとデー
タ信号線１０２との間に短絡による短絡欠陥Ｃを検査す
ることができる。
１０９の電極部１１０に検査装置のプローブを接続し、
データ駆動回路１０６中のアナログスイッチをすべてオ
ンにした状態で走査信号駆動回路１０５を動作させる。
すると、短絡欠陥Ｃがある走査信号線Ｘｉに選択信号が
出力された時に、ビデオ信号線１０９にそれに対応した
電位の変動が生じ、それによって走査信号線Ｘｉとデー
タ信号線１０２との間に短絡による短絡欠陥Ｃを検査す
ることができる。
【００４１】この場合、走査信号駆動回路１０５を動作
させると共に、データ駆動回路１０６を走査信号駆動回
路１０５のスタートパルスの周期でシフトレジスタが１
段進む形で動作させるのがよい。つまり、データ駆動回
路１０６を、表示を行うときの動作速度よりも低速で動
作させるのがよい。そうすることによって、欠陥を起こ
している走査信号線Ｘｉとともにデータ信号線１０２ま
でも特定することができる。
させると共に、データ駆動回路１０６を走査信号駆動回
路１０５のスタートパルスの周期でシフトレジスタが１
段進む形で動作させるのがよい。つまり、データ駆動回
路１０６を、表示を行うときの動作速度よりも低速で動
作させるのがよい。そうすることによって、欠陥を起こ
している走査信号線Ｘｉとともにデータ信号線１０２ま
でも特定することができる。
【００４２】本実施例３においては、ビデオ信号線１０
９の電極部１１０にプロービングするだけで良いので、
従来には信号を検出するために数百本のプロービングが
必要であったが本実施例によれば高々数本ですみ、非常
に簡便に検査を行うことができる。
９の電極部１１０にプロービングするだけで良いので、
従来には信号を検出するために数百本のプロービングが
必要であったが本実施例によれば高々数本ですみ、非常
に簡便に検査を行うことができる。
【００４３】本実施例においても、走査信号線と付加容
量共通電極との短絡の検査の場合と同様に、欠陥による
信号電位の検出を主に見るか或は電流を主に見るかはＳ
／Ｎと検査装置の感度とに応じて決め、適切な条件とな
る様に直列抵抗の値を選ぶと良いことは言うまでもな
い。
量共通電極との短絡の検査の場合と同様に、欠陥による
信号電位の検出を主に見るか或は電流を主に見るかはＳ
／Ｎと検査装置の感度とに応じて決め、適切な条件とな
る様に直列抵抗の値を選ぶと良いことは言うまでもな
い。
【００４４】
【発明の効果】本発明のアクティブマトリクス基板の検
査方法においては、走査信号駆動回路を動作させた状態
で付加容量共通電極の電位または付加容量共通電極を流
れる電流を測定するので、走査信号線と付加容量共通配
線との間の短絡欠陥を液晶セル化する前に検出できる。
よって、コストの低廉化が図れる。また、検査用のプロ
ーブを付加容量共通電極に接続するがその近傍部分に接
続することにより検査を行えるので、プロービングが容
易である。更に、Ｓ／Ｎが十分に大きいため、検査を安
価なシステムによって実現することができ、デバイスコ
ストの低減に非常に有効である。
査方法においては、走査信号駆動回路を動作させた状態
で付加容量共通電極の電位または付加容量共通電極を流
れる電流を測定するので、走査信号線と付加容量共通配
線との間の短絡欠陥を液晶セル化する前に検出できる。
よって、コストの低廉化が図れる。また、検査用のプロ
ーブを付加容量共通電極に接続するがその近傍部分に接
続することにより検査を行えるので、プロービングが容
易である。更に、Ｓ／Ｎが十分に大きいため、検査を安
価なシステムによって実現することができ、デバイスコ
ストの低減に非常に有効である。
【００４５】また、本発明のアクティブマトリクス基板
の検査方法においては、上記の場合と同様に安価なシス
テムによって、データ信号線と付加容量共通配線との短
絡欠陥、または走査信号線とデータ信号線との間の短絡
欠陥についても同様に検出することができ、デバイスの
作製コストの軽減に有効である。
の検査方法においては、上記の場合と同様に安価なシス
テムによって、データ信号線と付加容量共通配線との短
絡欠陥、または走査信号線とデータ信号線との間の短絡
欠陥についても同様に検出することができ、デバイスの
作製コストの軽減に有効である。
【図１】本発明の実施例１として走査信号線と付加容量
共通配線との間の短絡欠陥の検査に用いるアクティブマ
トリクス基板の構成を示す等価回路図である。
共通配線との間の短絡欠陥の検査に用いるアクティブマ
トリクス基板の構成を示す等価回路図である。
【図２】本発明の実施例１における検査において、走査
信号駆動回路からそれぞれの走査信号線，Ｘｉ−１，Ｘ
ｉ，Ｘｉ＋１、…に出力する走査信号線の選択信号（ハ
イレベルの信号）を示す図である。
信号駆動回路からそれぞれの走査信号線，Ｘｉ−１，Ｘ
ｉ，Ｘｉ＋１、…に出力する走査信号線の選択信号（ハ
イレベルの信号）を示す図である。
【図３】本発明の他の実施例であって、データ信号線と
付加容量共通配線との短絡欠陥の検査に用いられるアク
ティブマトリクス基板を示す等価回路図である。
付加容量共通配線との短絡欠陥の検査に用いられるアク
ティブマトリクス基板を示す等価回路図である。
【図４】本発明の他の実施例であって、走査信号線とデ
ータ信号線との間の短絡欠陥の検査に用いられるアクテ
ィブマトリクス基板を示す等価回路図である。
ータ信号線との間の短絡欠陥の検査に用いられるアクテ
ィブマトリクス基板を示す等価回路図である。
【図５】従来のアクティブマトリクス基板の構成例を示
す等価回路図である。
す等価回路図である。
【図６】従来のアクティブマトリクス基板の断面構成例
を示す図である。
を示す図である。
１０１ 走査信号線 １０２ データ信号線 １０３ 付加容量 １０４ 絵素ＴＦＴ １０５ 走査信号駆動回路 １０６ データ駆動回路 １０７ 付加容量共通配線 １０８ 付加容量共通電極 １０９ ビデオ信号線 １１０ 電極部 Ａ 欠陥部分 Ｂ 欠陥部分 Ｃ 欠陥部分
Claims (7)
- 【請求項１】 スイッチング素子及び該スイッチング素
子に接続された付加容量がマトリクス状に形成され、該
付加容量のスイッチング素子に接続されていない側の端
子が付加容量共通配線を通じて同一の付加容量共通電極
に接続され、該スイッチング素子を制御する走査信号を
出力する走査信号駆動回路が該スイッチング素子および
該付加容量と共に同一の基板上に形成されたアクティブ
マトリクス基板の検査方法において、 該走査信号駆動回路を動作させた状態で、該付加容量共
通電極の電位又は該付加容量共通電極に流れる電流を測
定し、該走査信号線と該付加容量共通配線との間の短絡
欠陥を検出するアクティブマトリクス基板の検査方法。 - 【請求項２】 前記走査信号線及び前記付加容量共通配
線が同一の薄膜層によって形成されている請求項１に記
載のアクティブマトリクス基板の検査方法。 - 【請求項３】 前記走査信号線及び前記付加容量共通配
線が平行に配設されている請求項１または２に記載のア
クティブマトリクス基板の検査方法。 - 【請求項４】 スイッチング素子及び該スイッチング素
子に接続された付加容量がマトリクス状に形成され、該
付加容量のスイッチング素子に接続されていない側の端
子が付加容量共通配線を通じて同一の付加容量共通電極
に接続され、該スイッチング素子のソース電極に接続さ
れたデータ信号線にデータ信号を供給するデータ駆動回
路が該スイッチング素子および該付加容量と共に同一の
基板上に形成されたアクティブマトリクス基板の検査方
法において、 該データ駆動回路を動作させた状態で、該付加容量共通
電極の電位もしくは該付加容量共通電極に流れる電流を
測定するか、または、該データ信号線に接続されたビデ
オ信号線の電位もしくは該ビデオ信号線に流れる電流を
測定し、該データ信号線と該付加容量共通配線との間の
短絡欠陥を検出するアクティブマトリクス基板の検査方
法。 - 【請求項５】 前記データ駆動回路を、表示を行うとき
の動作速度よりも低速で動作させて、前記短絡欠陥を検
出する請求項４に記載のアクティブマトリクス基板の検
査方法。 - 【請求項６】 スイッチング素子及び該スイッチング素
子に接続された付加容量がマトリクス状に形成され、該
付加容量のスイッチング素子に接続されていない側の端
子が付加容量共通配線を通じて同一の付加容量共通電極
に接続され、該スイッチング素子を制御する走査信号を
各走査信号線に出力する走査信号駆動回路と、各スイッ
チング素子のソース電極に接続されたデータ信号線にデ
ータを供給するデータ駆動回路とが、該スイッチング素
子および該付加容量と共に同一の基板上に形成されたア
クティブマトリクス基板の検査方法において、 該走査信号駆動回路を動作させた状態で、該データ駆動
回路に備わったアナログスイッチを介して各データ信号
線に接続されたビデオ信号線の電位又は該ビデオ信号線
に流れる電流を測定し、該走査信号線と該データ信号線
との間の短絡欠陥を検出するアクティブマトリクス基板
の検査方法。 - 【請求項７】 前記データ駆動回路を、表示を行うとき
の動作速度よりも低速で動作させて、前記短絡欠陥を検
出する請求項６に記載のアクティブマトリクス基板の検
査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7769694A JPH07287247A (ja) | 1994-04-15 | 1994-04-15 | アクティブマトリクス基板の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7769694A JPH07287247A (ja) | 1994-04-15 | 1994-04-15 | アクティブマトリクス基板の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07287247A true JPH07287247A (ja) | 1995-10-31 |
Family
ID=13641062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7769694A Withdrawn JPH07287247A (ja) | 1994-04-15 | 1994-04-15 | アクティブマトリクス基板の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07287247A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891532B2 (en) | 2001-04-23 | 2005-05-10 | Wintest Corporation | Apparatus and method for inspecting picture elements of an active matrix type display board |
| US7132842B2 (en) | 2002-12-26 | 2006-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, driving method and inspection method thereof |
| CN100388069C (zh) * | 2005-11-23 | 2008-05-14 | 友达光电股份有限公司 | 显示装置及其共同电极的配置结构 |
| US7573445B2 (en) | 2002-12-19 | 2009-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of light emitting device and electronic apparatus |
| JPWO2015132908A1 (ja) * | 2014-03-05 | 2017-03-30 | パイオニア株式会社 | 表示制御装置 |
-
1994
- 1994-04-15 JP JP7769694A patent/JPH07287247A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891532B2 (en) | 2001-04-23 | 2005-05-10 | Wintest Corporation | Apparatus and method for inspecting picture elements of an active matrix type display board |
| US7573445B2 (en) | 2002-12-19 | 2009-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of light emitting device and electronic apparatus |
| US7132842B2 (en) | 2002-12-26 | 2006-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, driving method and inspection method thereof |
| US7586324B2 (en) | 2002-12-26 | 2009-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, driving method and inspection method thereof |
| CN100388069C (zh) * | 2005-11-23 | 2008-05-14 | 友达光电股份有限公司 | 显示装置及其共同电极的配置结构 |
| JPWO2015132908A1 (ja) * | 2014-03-05 | 2017-03-30 | パイオニア株式会社 | 表示制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
| TWI266559B (en) | Method and device for inspecting active matrix substrate, program used for the inspection and information recording medium | |
| JP2758103B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR100261716B1 (ko) | 표시장치 | |
| JP2715936B2 (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| EP0321073A2 (en) | Liquid crystal display device | |
| US20030085855A1 (en) | Array substrate, method of inspecting array substrate, and liquid crystal display | |
| JP2672260B2 (ja) | Ｔｆｔ−ｌｃｄの検査方法 | |
| KR940002723B1 (ko) | 반도체소자의 테스트방법 | |
| US20070158812A1 (en) | Method of testing wires and apparatus for doing the same | |
| KR0166430B1 (ko) | 박막트랜지스터의 검사장치 | |
| WO2005010600A1 (ja) | 液晶表示パネルの検査装置及び液晶パネルの検査方法 | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| JPH07287247A (ja) | アクティブマトリクス基板の検査方法 | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| JP2516197B2 (ja) | 半導体素子の検査方法 | |
| JP2506840B2 (ja) | アクティブマトリックスアレイの検査方法 | |
| JPH0272392A (ja) | アクティブマトリクス型表示装置の検査及び修正方法 | |
| JP4724249B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH07287249A (ja) | 薄膜トランジスタアレイ及びその検査方法 | |
| JPH11274260A (ja) | 半導体素子検査装置及び半導体素子検査方法 | |
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JP3191898B2 (ja) | 薄膜トランジスタアレイの検査方法 | |
| US20020153919A1 (en) | Potential sensor for detecting voltage of inspection target at non-contact condition to attain higher speed of inspection | |
| JPH0769676B2 (ja) | アクティブマトリックスアレイおよびその検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010703 |