JP2672260B2 - Ｔｆｔ−ｌｃｄの検査方法 - Google Patents
Ｔｆｔ−ｌｃｄの検査方法Info
- Publication number
- JP2672260B2 JP2672260B2 JP6159073A JP15907394A JP2672260B2 JP 2672260 B2 JP2672260 B2 JP 2672260B2 JP 6159073 A JP6159073 A JP 6159073A JP 15907394 A JP15907394 A JP 15907394A JP 2672260 B2 JP2672260 B2 JP 2672260B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- difference
- discharge
- lcd
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＴＦＴを使用したアレ
イ及びカラー−ＬＣＤとして使用されているＴＦＴ−Ｌ
ＣＤの検査を行う為の方法に関するものである。
イ及びカラー−ＬＣＤとして使用されているＴＦＴ−Ｌ
ＣＤの検査を行う為の方法に関するものである。
【０００２】
【従来の技術】近年液晶によるカラー表示としては、ア
クティブマトリックス型ＬＣＤが大勢を占めているが、
これは、一定の短い期間だけ液晶に必要な信号を書き込
み、それ以外の期間は、液晶に対する入力回路のゲート
を開いた状態として信号を保持し、液晶はいわばダイナ
ミックメモリーとしての機能を果たす点に特徴がある。
クティブマトリックス型ＬＣＤが大勢を占めているが、
これは、一定の短い期間だけ液晶に必要な信号を書き込
み、それ以外の期間は、液晶に対する入力回路のゲート
を開いた状態として信号を保持し、液晶はいわばダイナ
ミックメモリーとしての機能を果たす点に特徴がある。
【０００３】そして、上記のような信号を書き込むため
の必要な期間だけゲートを閉じ、その余の時間はゲート
を開いた作動を行うために、ＴＦＴ（Ｔｈｉｎ Ｆｉｌ
ｍＴｒａｎｓｉｓｔｏｒ）即ち電界効果型トランジスタ
（ＦＥＴ）が通常使用されている。
の必要な期間だけゲートを閉じ、その余の時間はゲート
を開いた作動を行うために、ＴＦＴ（Ｔｈｉｎ Ｆｉｌ
ｍＴｒａｎｓｉｓｔｏｒ）即ち電界効果型トランジスタ
（ＦＥＴ）が通常使用されている。
【０００４】そして、最近の液晶を使用したカラーディ
スプレイ装置において、アクティブマトリックス方式の
中では、ＴＦＴ−ＬＣＤを使用している方式が増大して
いる。
スプレイ装置において、アクティブマトリックス方式の
中では、ＴＦＴ−ＬＣＤを使用している方式が増大して
いる。
【０００５】ＴＦＴ−ＬＣＤの概略は、図１に示す通り
であり、かつ個別のＴＦＴ−ＬＣＤの配線関係は、図２
の回路図に示す通りであるが、１枚の液晶ディスプレイ
装置における画素が多数である為、各画素に対応して配
置されたＴＦＴ４、及びそのゲート線３、データ線５も
また極めて多数となる。
であり、かつ個別のＴＦＴ−ＬＣＤの配線関係は、図２
の回路図に示す通りであるが、１枚の液晶ディスプレイ
装置における画素が多数である為、各画素に対応して配
置されたＴＦＴ４、及びそのゲート線３、データ線５も
また極めて多数となる。
【０００６】これらのＴＦＴの機能、ＴＦＴ４とデータ
線５又はゲート線３との接続関係、更には、ゲート線
間、データ線間の接続関係が常に正常であるとは限らな
い。
線５又はゲート線３との接続関係、更には、ゲート線
間、データ線間の接続関係が常に正常であるとは限らな
い。
【０００７】従って、これらの状態が正常であるか否か
を、事前に検査することが液晶ディスプレイ装置におい
ては不可欠である。
を、事前に検査することが液晶ディスプレイ装置におい
ては不可欠である。
【０００８】にも拘らず、従来ＴＦＴ−ＬＣＤにおける
前記の点に関する効率的な検査方法は確立されておら
ず、このため前記の点について事前の検査を行わずにＴ
ＦＴ−ＬＣＤの装置を組立てるか、又はせいぜい１個１
個のＴＦＴについて、その周囲の接続線との関係をチェ
ックすることがこれまで行われてきたが、このような方
法は、極めて煩雑である。
前記の点に関する効率的な検査方法は確立されておら
ず、このため前記の点について事前の検査を行わずにＴ
ＦＴ−ＬＣＤの装置を組立てるか、又はせいぜい１個１
個のＴＦＴについて、その周囲の接続線との関係をチェ
ックすることがこれまで行われてきたが、このような方
法は、極めて煩雑である。
【０００９】この点を解決する為、出願人は平成５年特
許願１３３７９６号出願において、ＴＦＴ−ＬＣＤの検
査方法及びその装置に関する技術を提唱している。
許願１３３７９６号出願において、ＴＦＴ−ＬＣＤの検
査方法及びその装置に関する技術を提唱している。
【００１０】これは、ＴＦＴのドレイン側をアースを接
続しているセルコンデンサーＣSと接続したアクティブ
カラーＬＣＤにおいて、図３（ａ）に示すように、ＴＦ
Ｔを所定時間ＯＮとして、ＬＣＤのセルコンデンサーに
データラインを通じて充電を行い、次に、ＴＦＴを所定
時間ＯＦＦの状態として当該充電状態を保持した後、再
度ＴＦＴをＯＮとして、ＴＦＴのソース及びドレインを
通じて、アース側に接続している抵抗を通して放電を行
い、且つ放電における電流波形又は電圧波形によって、
配線の接続状態が正常であるか否か等の点を判断するＴ
ＦＴ−ＬＣＤの検査方法を基本としている。
続しているセルコンデンサーＣSと接続したアクティブ
カラーＬＣＤにおいて、図３（ａ）に示すように、ＴＦ
Ｔを所定時間ＯＮとして、ＬＣＤのセルコンデンサーに
データラインを通じて充電を行い、次に、ＴＦＴを所定
時間ＯＦＦの状態として当該充電状態を保持した後、再
度ＴＦＴをＯＮとして、ＴＦＴのソース及びドレインを
通じて、アース側に接続している抵抗を通して放電を行
い、且つ放電における電流波形又は電圧波形によって、
配線の接続状態が正常であるか否か等の点を判断するＴ
ＦＴ−ＬＣＤの検査方法を基本としている。
【００１１】しかしながら、このような方法による測定
では、ＴＦＴとデータ線との浮遊キャパシタンス及びデ
ータ線とゲート線との浮遊キャパシタンス等の影響の
為、放電出力自体が、純然たるセルコンデンサーＣsの
出力に由来するものではない。
では、ＴＦＴとデータ線との浮遊キャパシタンス及びデ
ータ線とゲート線との浮遊キャパシタンス等の影響の
為、放電出力自体が、純然たるセルコンデンサーＣsの
出力に由来するものではない。
【００１２】このような場合、浮遊キャパシタンスの介
在によって、配線の接続状態が異常であるにも拘らず、
これが正常であるが如き誤った判断が行われる可能性が
ある。
在によって、配線の接続状態が異常であるにも拘らず、
これが正常であるが如き誤った判断が行われる可能性が
ある。
【００１３】特に、近年液晶の開口率を増大させる為
に、容量の小さいセルコンデンサーＣsを用いた場合に
は、このような誤った判断が行われ易い。
に、容量の小さいセルコンデンサーＣsを用いた場合に
は、このような誤った判断が行われ易い。
【００１４】
【発明が解決を必要とする課題】本願発明は、前記の如
き浮遊キャパシタンスの存在にも拘らず、正確にＴＦＴ
−ＬＣＤの接続状態もしくはＴＦＴの動作状態が正常で
あるか否かを判断することができるＴＦＴ−ＬＣＤの検
査方法を提供することを目的とする。
き浮遊キャパシタンスの存在にも拘らず、正確にＴＦＴ
−ＬＣＤの接続状態もしくはＴＦＴの動作状態が正常で
あるか否かを判断することができるＴＦＴ−ＬＣＤの検
査方法を提供することを目的とする。
【００１５】
【課題を解決する為の手段】上記の如き課題を解決する
為、本願発明の構成は、ＴＦＴを使用したアレイ及びカ
ラー−ＬＣＤにおいて、第１工程として、ＴＦＴを所定
時間ＯＮとして、ＬＣＤのセルコンデンサーにデータラ
インを通じて充電を行い、次に、ＴＦＴをＯＦＦの状態
として当該充電状態を保持した後、再度ＴＦＴを所定時
間ＯＮとして、ＴＦＴのソース及びドレインを通じて、
アース側に接続している抵抗を通して放電を行い、該放
電における放電電流（Ｉ1）又は放電電圧（Ｖ1）の推移
を順次コンピュータに記憶させ、第２工程として、ＴＦ
Ｔを当該所定時間ＯＮとし、ＬＣＤのセルコンデンサー
にデータラインを通じた充電をせずに、次にＴＦＴをＯ
ＦＦの状態として、前記充電を保持した時間と同一時間
を経過した後、再度ＴＦＴを当該所定時間ＯＮとするこ
とによって、ＴＦＴのソース及びドレインを通じてアー
ス側に接続している抵抗を通して放電を行い、該放電に
おける放電電流（Ｉ2）又は放電電圧（Ｖ2）を順次コン
ピューターに記憶し、該コンピューターによって、第１
工程によるセルコンデンサーに充電を行った場合の放電
電流（Ｉ 1 ）又は放電電圧（Ｖ 1 ）と、第２工程によるセ
ルコンデンサーに充電を行っていない場合の放電電流
（Ｉ 2 ）又は放電電圧（Ｖ 2 ）との差をそれぞれに対応す
る時間ごとに求め、当該差を所定時間内において時間積
分して出力差の積分値を求めるか、又は第１工程による
セルコンデンサーに充電を行った場合の放電電流
（Ｉ 1 ）又は放電電圧（Ｖ 1 ）について所定時間内におい
て時間積分を行うと共に、第２工程によるセルコンデン
サーに充電を行っていない場合の放電電流（Ｉ 2 ）又は
放電電圧（Ｖ 2 ）について所定時間内において時間積分
を行い、積分値の差を求め、前記出力差の積分値又は前
記積分値の差が所定の基準値以上であるか否かによっ
て、ＴＦＴ−ＬＣＤの配線の接続状態もしくはＴＦＴの
動作状態が正常であるか否かを判断するＴＦＴ−ＬＣＤ
の検査方法からなる。
為、本願発明の構成は、ＴＦＴを使用したアレイ及びカ
ラー−ＬＣＤにおいて、第１工程として、ＴＦＴを所定
時間ＯＮとして、ＬＣＤのセルコンデンサーにデータラ
インを通じて充電を行い、次に、ＴＦＴをＯＦＦの状態
として当該充電状態を保持した後、再度ＴＦＴを所定時
間ＯＮとして、ＴＦＴのソース及びドレインを通じて、
アース側に接続している抵抗を通して放電を行い、該放
電における放電電流（Ｉ1）又は放電電圧（Ｖ1）の推移
を順次コンピュータに記憶させ、第２工程として、ＴＦ
Ｔを当該所定時間ＯＮとし、ＬＣＤのセルコンデンサー
にデータラインを通じた充電をせずに、次にＴＦＴをＯ
ＦＦの状態として、前記充電を保持した時間と同一時間
を経過した後、再度ＴＦＴを当該所定時間ＯＮとするこ
とによって、ＴＦＴのソース及びドレインを通じてアー
ス側に接続している抵抗を通して放電を行い、該放電に
おける放電電流（Ｉ2）又は放電電圧（Ｖ2）を順次コン
ピューターに記憶し、該コンピューターによって、第１
工程によるセルコンデンサーに充電を行った場合の放電
電流（Ｉ 1 ）又は放電電圧（Ｖ 1 ）と、第２工程によるセ
ルコンデンサーに充電を行っていない場合の放電電流
（Ｉ 2 ）又は放電電圧（Ｖ 2 ）との差をそれぞれに対応す
る時間ごとに求め、当該差を所定時間内において時間積
分して出力差の積分値を求めるか、又は第１工程による
セルコンデンサーに充電を行った場合の放電電流
（Ｉ 1 ）又は放電電圧（Ｖ 1 ）について所定時間内におい
て時間積分を行うと共に、第２工程によるセルコンデン
サーに充電を行っていない場合の放電電流（Ｉ 2 ）又は
放電電圧（Ｖ 2 ）について所定時間内において時間積分
を行い、積分値の差を求め、前記出力差の積分値又は前
記積分値の差が所定の基準値以上であるか否かによっ
て、ＴＦＴ−ＬＣＤの配線の接続状態もしくはＴＦＴの
動作状態が正常であるか否かを判断するＴＦＴ−ＬＣＤ
の検査方法からなる。
【００１６】
【発明の作用】ここで改めて図２に示す単位回路によっ
て、本願発明の作用原理について説明する。
て、本願発明の作用原理について説明する。
【００１７】図２に示す回路において、図３（ａ）に示
すようなゲート電圧ＶG、及びデータ電圧ＶDを印加し、
当初スイッチＳdをＯＮの状態とした場合には、セルコ
ンデンサーＣsは、データ電圧ＶDによってゲート電圧Ｖ
Gのパルス電圧が存在する期間中充電される。
すようなゲート電圧ＶG、及びデータ電圧ＶDを印加し、
当初スイッチＳdをＯＮの状態とした場合には、セルコ
ンデンサーＣsは、データ電圧ＶDによってゲート電圧Ｖ
Gのパルス電圧が存在する期間中充電される。
【００１８】尚、第１スイッチＳdをＯＮとしている期
間では、第２スイッチＳrはＯＦＦとしている。これ
は、データ電圧ＶDを検査装置１１によって測定する必
要がないからである。
間では、第２スイッチＳrはＯＦＦとしている。これ
は、データ電圧ＶDを検査装置１１によって測定する必
要がないからである。
【００１９】次に、ゲート電圧ＶGのパルスの導通期間
を過ぎて、ＴＦＴがＯＦＦとなった段階では、ＴＦＴの
ソース及びドレイン間の抵抗は、ＴＦＴがゲート電圧Ｖ
GによってＯＮの場合に比し１０5ないし１０6倍の大き
さとなるので、セルコンデンサーＣsに充電された電荷
はせいぜい漏洩によって順次減少する程度であって、充
電された状態は維持される。
を過ぎて、ＴＦＴがＯＦＦとなった段階では、ＴＦＴの
ソース及びドレイン間の抵抗は、ＴＦＴがゲート電圧Ｖ
GによってＯＮの場合に比し１０5ないし１０6倍の大き
さとなるので、セルコンデンサーＣsに充電された電荷
はせいぜい漏洩によって順次減少する程度であって、充
電された状態は維持される。
【００２０】次に、再びゲート電圧ＶGのパルスの導通
によってＴＦＴのソースとドレインとの間がＯＮとなっ
たときに、第１スイッチＳdをＯＦＦとし、該ドレイン
と波形検査器との間に介在するスイッチＳrをＯＮとし
た場合には、セルコンデンサＣsに蓄電された電荷は、
ドレイン及びソースに接続された抵抗Ｒgを通じて放電
されることになる。
によってＴＦＴのソースとドレインとの間がＯＮとなっ
たときに、第１スイッチＳdをＯＦＦとし、該ドレイン
と波形検査器との間に介在するスイッチＳrをＯＮとし
た場合には、セルコンデンサＣsに蓄電された電荷は、
ドレイン及びソースに接続された抵抗Ｒgを通じて放電
されることになる。
【００２１】尚、第１スイッチＳdをＯＦＦとするの
は、放電電流によって、データ電源側に、不要なアクシ
デントを生じさせない為であるが、第１スイッチＳ
dは、本発明の製造の不可欠な構成要素ではない。
は、放電電流によって、データ電源側に、不要なアクシ
デントを生じさせない為であるが、第１スイッチＳ
dは、本発明の製造の不可欠な構成要素ではない。
【００２２】但し、抵抗Ｒgは、ＴＦＴ−ＬＣＤが製造
途中の段階で、各端子にガードリングが接続されている
場合には、各ＴＦＴのドレインと、ガードリングを含め
たアース間の抵抗であり、またガードリングを外した場
合には、検出器１１側における測定の便宜の為に、人為
的に接続された抵抗であって、通常ＴＦＴがＯＮとなっ
ている場合のソースとドレインとの間の抵抗（Ｒon）の
１００分の１以下の程度に設計されている抵抗である。
途中の段階で、各端子にガードリングが接続されている
場合には、各ＴＦＴのドレインと、ガードリングを含め
たアース間の抵抗であり、またガードリングを外した場
合には、検出器１１側における測定の便宜の為に、人為
的に接続された抵抗であって、通常ＴＦＴがＯＮとなっ
ている場合のソースとドレインとの間の抵抗（Ｒon）の
１００分の１以下の程度に設計されている抵抗である。
【００２３】第２スイッチＳrをＯＮとすることによっ
て、放電に基づく電流又は電圧は波形検査装置によって
キャッチされるが、第２スイッチＳrも又本発明の不可
欠な構成要素ではない。
て、放電に基づく電流又は電圧は波形検査装置によって
キャッチされるが、第２スイッチＳrも又本発明の不可
欠な構成要素ではない。
【００２４】放電による電圧又は電流の波形の一部は、
図３の上から３番目に示すような鋸歯状波を呈するが、
その時定数は、概ねＴ＝Ｃs（Ｒon＋Ｒg）である。
図３の上から３番目に示すような鋸歯状波を呈するが、
その時定数は、概ねＴ＝Ｃs（Ｒon＋Ｒg）である。
【００２５】セルコンデンサーＣsの大きさも事前に判
明している以上、Ｒgを導通する電流波時定数が予めの
予測と一致している場合にはＴＦＴのセルコンデンサ
ー、ゲート線及びデータ線との接続関係は、正常である
ことが判明する。
明している以上、Ｒgを導通する電流波時定数が予めの
予測と一致している場合にはＴＦＴのセルコンデンサ
ー、ゲート線及びデータ線との接続関係は、正常である
ことが判明する。
【００２６】これに対し、放電による電圧又は電流の時
定数Ｔが変化し、波形が予めの予測と一致していない場
合には、通常Ｒon又はＣsの値が規格から変動している
ことを意味しており、これはＴＦＴの動作状態又はその
周辺の接続関係が異常であることを表すことになる。
定数Ｔが変化し、波形が予めの予測と一致していない場
合には、通常Ｒon又はＣsの値が規格から変動している
ことを意味しており、これはＴＦＴの動作状態又はその
周辺の接続関係が異常であることを表すことになる。
【００２７】他方、抵抗Ｒgに何らの電流が導通しない
場合には、セルコンデンサーＣsに電荷が蓄電されなか
ったことになり、ＴＦＴとゲート線、データ線との何れ
かの接続関係に異常が存在したことになる。
場合には、セルコンデンサーＣsに電荷が蓄電されなか
ったことになり、ＴＦＴとゲート線、データ線との何れ
かの接続関係に異常が存在したことになる。
【００２８】しかし、ＴＦＴとドレイン側又はドレイン
側の導線とゲート側の導線との間の浮遊キャパシタンス
等によって、セルコンデンサーＣsの接続関係が異常を
来しているにも拘らず、これらの浮遊キャパシタンスに
よって図３（ａ）における検出電圧又は検出電流に、一
定の鋸歯状波が発生する場合もある。
側の導線とゲート側の導線との間の浮遊キャパシタンス
等によって、セルコンデンサーＣsの接続関係が異常を
来しているにも拘らず、これらの浮遊キャパシタンスに
よって図３（ａ）における検出電圧又は検出電流に、一
定の鋸歯状波が発生する場合もある。
【００２９】本願発明では、このような浮遊キャパシタ
ンスによる出力をキャンセルする為に、第１工程による
図３（ａ）に示すようなゲート電圧ＶG及びデータ電圧
ＶDの入力に対する、放電電圧（Ｖ 1）又は放電電流（Ｉ
1）を検出すると共に、第２工程による図３（ｂ）に示
すように、データ電圧ＶDを０とすることによって、セ
ルコンデンサーＣsを充電させないで、図３（ａ）の場
合と同様のゲート電圧ＶGを印加するが、これによって
放電電圧（Ｖ 2）又は放電電流（Ｉ 2）を検出した場合、
第１工程による出力は図４のに示すが如き出力が得ら
れ、第２工程による放電出力は、図４のに示すが如き
出力が得られる。
ンスによる出力をキャンセルする為に、第１工程による
図３（ａ）に示すようなゲート電圧ＶG及びデータ電圧
ＶDの入力に対する、放電電圧（Ｖ 1）又は放電電流（Ｉ
1）を検出すると共に、第２工程による図３（ｂ）に示
すように、データ電圧ＶDを０とすることによって、セ
ルコンデンサーＣsを充電させないで、図３（ａ）の場
合と同様のゲート電圧ＶGを印加するが、これによって
放電電圧（Ｖ 2）又は放電電流（Ｉ 2）を検出した場合、
第１工程による出力は図４のに示すが如き出力が得ら
れ、第２工程による放電出力は、図４のに示すが如き
出力が得られる。
【００３０】そして、図４のに示す出力と図４のに
示す出力との差（図４におけるととの差）は、浮遊
キャパシタンスによる影響を除去したことによる純然た
るセルコンデンサーの放電出力電圧又は放電出力電流を
示すことになる。
示す出力との差（図４におけるととの差）は、浮遊
キャパシタンスによる影響を除去したことによる純然た
るセルコンデンサーの放電出力電圧又は放電出力電流を
示すことになる。
【００３１】従って、図４においてととの差として
示される出力差を時間積分し、当該積分値が所定の基準
値以上である場合には、一定の容量を有しているセルコ
ンデンサーとＴＦＴとが正常な接続関係にあるか否かも
しくはＴＦＴが正常に動作しているか否かが判明する。
ここで、前記所定の基準値は、例えば、ＴＦＴ−ＬＣＤ
を構成する多数のセルの中から任意のセルを選択し、当
該選択したセルについてそれぞれ出力差の積分値を求
め、これらの積分値の中の最低値によって設定される。
示される出力差を時間積分し、当該積分値が所定の基準
値以上である場合には、一定の容量を有しているセルコ
ンデンサーとＴＦＴとが正常な接続関係にあるか否かも
しくはＴＦＴが正常に動作しているか否かが判明する。
ここで、前記所定の基準値は、例えば、ＴＦＴ−ＬＣＤ
を構成する多数のセルの中から任意のセルを選択し、当
該選択したセルについてそれぞれ出力差の積分値を求
め、これらの積分値の中の最低値によって設定される。
【００３２】逆に、前記積分値が所定の基準値に満たな
い場合には、前記接続関係が正常でなく、かつＴＦＴが
正常に機能していないことが判明する。
い場合には、前記接続関係が正常でなく、かつＴＦＴが
正常に機能していないことが判明する。
【００３３】また、図４においてととの差で示され
る出力差電圧又は出力差電流を求めた上で、これを積分
することに代えて、図３（ａ）に示す検出電圧又は検出
電流（セルコンデンサーＣ s に充電を行っている場合の
検出電圧又は検出電流）及び図３（ｂ）に示す検出電圧
又は検出電流（セルコンデンサーＣ s に充電を行ってい
ない場合の検出電圧又は検出電流）をそれぞれ所定時間
内で時間積分し、当該時間積分値の差を求めた場合で
も、ととの差で示される出力差電圧又は出力差電流
の積分値と同一の値を得ることができる。
る出力差電圧又は出力差電流を求めた上で、これを積分
することに代えて、図３（ａ）に示す検出電圧又は検出
電流（セルコンデンサーＣ s に充電を行っている場合の
検出電圧又は検出電流）及び図３（ｂ）に示す検出電圧
又は検出電流（セルコンデンサーＣ s に充電を行ってい
ない場合の検出電圧又は検出電流）をそれぞれ所定時間
内で時間積分し、当該時間積分値の差を求めた場合で
も、ととの差で示される出力差電圧又は出力差電流
の積分値と同一の値を得ることができる。
【００３４】このように、前記積分値の差が、所定の基
準値以上であるか否かによっても、セルコンデンサーと
ＴＦＴとが正常な接続関係であるか否かもしくはＴＦＴ
が正常に動作しているか否かを判断することができ、最
初に充電を行った場合と充電を行わなかった場合の出力
差を求めてからその出力差の積分を行うか、充電を行っ
た場合と充電を行わなかった場合についてそれぞれ積分
を行ってから２つの積分値の差を求めるかは、単なる数
学的処理の方法の相違に過ぎない。このような求め方を
一つの数式で表すと、下記のようになる。
準値以上であるか否かによっても、セルコンデンサーと
ＴＦＴとが正常な接続関係であるか否かもしくはＴＦＴ
が正常に動作しているか否かを判断することができ、最
初に充電を行った場合と充電を行わなかった場合の出力
差を求めてからその出力差の積分を行うか、充電を行っ
た場合と充電を行わなかった場合についてそれぞれ積分
を行ってから２つの積分値の差を求めるかは、単なる数
学的処理の方法の相違に過ぎない。このような求め方を
一つの数式で表すと、下記のようになる。
【００３５】
【数１】
【００３６】以下、放電出力と各素子又は接続関係の異
常に関する具体例に即して説明する。
常に関する具体例に即して説明する。
【００３７】実施例１において後述するように、実際の
ＴＦＴ−ＬＣＤの検査では、各画素に対応して配列され
たＴＦＴの各行に対する複数のゲート線及び各ＴＦＴの
列に対する複数のデータ線を設け、これらの複数のゲー
ト線及び複数のデータ線を、スイッチを順次切り換え
て、リレーを使用して全画素に対応したＴＦＴ−ＬＣＤ
の機能、配線の接続状態もしくはＴＦＴの動作状態が正
常か否かを判断している。
ＴＦＴ−ＬＣＤの検査では、各画素に対応して配列され
たＴＦＴの各行に対する複数のゲート線及び各ＴＦＴの
列に対する複数のデータ線を設け、これらの複数のゲー
ト線及び複数のデータ線を、スイッチを順次切り換え
て、リレーを使用して全画素に対応したＴＦＴ−ＬＣＤ
の機能、配線の接続状態もしくはＴＦＴの動作状態が正
常か否かを判断している。
【００３８】このような場合、図５（ａ）に示すよう
に、データ線が、ＴＦＴ2とＴＦＴ3との間において断線
している場合には、Ｃs1及びＣs2には充電が行われない
ので、それぞれについて図４に対応する出力差を求めた
場合には、図５（ｂ）に示すように、図４に対応する出
力差もまた０である。
に、データ線が、ＴＦＴ2とＴＦＴ3との間において断線
している場合には、Ｃs1及びＣs2には充電が行われない
ので、それぞれについて図４に対応する出力差を求めた
場合には、図５（ｂ）に示すように、図４に対応する出
力差もまた０である。
【００３９】これに対し、図５（ｂ）に示すように、Ｃ
s3には充電が行われ、かつ図４に対応する正常な出力差
が得られ、ひいては正常な積分値を得ることができる。
s3には充電が行われ、かつ図４に対応する正常な出力差
が得られ、ひいては正常な積分値を得ることができる。
【００４０】即ち、前記検出電圧又は検出電流の積分値
の差によってデータ線の断線を察知できる。
の差によってデータ線の断線を察知できる。
【００４１】図６（ａ）に示すように、ゲート線が、Ｔ
ＦＴ1とＴＦＴ2との間で断線している場合には、Ｃs1、
Ｃs2においては充電が行われないので、図６（ｂ）の出
力差波形に示すように、図４に対応する出力差もまた０
である。
ＦＴ1とＴＦＴ2との間で断線している場合には、Ｃs1、
Ｃs2においては充電が行われないので、図６（ｂ）の出
力差波形に示すように、図４に対応する出力差もまた０
である。
【００４２】これに対し、図６（ｂ）に示すように、Ｃ
s1は充電が行なわれ、かつ図４に対応する正常な出力差
が得られ、ひいては正常な積分値を得ることができる。
s1は充電が行なわれ、かつ図４に対応する正常な出力差
が得られ、ひいては正常な積分値を得ることができる。
【００４３】即ち、出力差の積分値又はこれと同一の値
を示す前記検出電圧又は検出電流の積分値の差によって
ゲート線の断線の箇所を知ることができる。
を示す前記検出電圧又は検出電流の積分値の差によって
ゲート線の断線の箇所を知ることができる。
【００４４】また、ＴＦＴのゲートによるＯＮ−ＯＦＦ
機能が作動せず、ゲート電圧を加えても、ＴＦＴがＯＮ
とならない場合には、図３（ａ）において、ゲート電圧
ＶGを印加しても、図３（ａ）に示すような検出電圧又
は検出電流が得られず、図３（ｂ）に示すが如き検出電
圧又は検出電流とならざるを得ない。
機能が作動せず、ゲート電圧を加えても、ＴＦＴがＯＮ
とならない場合には、図３（ａ）において、ゲート電圧
ＶGを印加しても、図３（ａ）に示すような検出電圧又
は検出電流が得られず、図３（ｂ）に示すが如き検出電
圧又は検出電流とならざるを得ない。
【００４５】従って、第２工程による図３（ｂ）による
検出電圧又は検出電流の差は、略０であり、その積分値
も０とならざるを得ない。
検出電圧又は検出電流の差は、略０であり、その積分値
も０とならざるを得ない。
【００４６】このように、本願発明によって、ＴＦＴの
動作が正常であるか否かの点をも判定することができ
る。
動作が正常であるか否かの点をも判定することができ
る。
【００４７】
【実施例１】以上の如き作動原理を前提として、本願発
明の実施例について説明する。図７は、本発明におい
て、実際に使用される装置の実施例を示す。
明の実施例について説明する。図７は、本発明におい
て、実際に使用される装置の実施例を示す。
【００４８】即ち、請求項３記載のように各画素に対応
して配列されたＴＦＴの各行のゲート線Ｇ1、Ｇ2、・・・
Ｇmに対し、スイッチＳg1、Ｓg2、・・・Ｓgmを設け、同様
に各ＴＦＴの列に対するデータ線Ｄ1、Ｄ2、Ｄ3、・・・Ｄ
nに対し、スイッチＳd1、Ｓd2、・・・Ｓdnを設け、かつ波
形検査装置に対しても、各データ線に対応して、スイッ
チＳr1、Ｓr2、・・・Ｓrnを設けている。
して配列されたＴＦＴの各行のゲート線Ｇ1、Ｇ2、・・・
Ｇmに対し、スイッチＳg1、Ｓg2、・・・Ｓgmを設け、同様
に各ＴＦＴの列に対するデータ線Ｄ1、Ｄ2、Ｄ3、・・・Ｄ
nに対し、スイッチＳd1、Ｓd2、・・・Ｓdnを設け、かつ波
形検査装置に対しても、各データ線に対応して、スイッ
チＳr1、Ｓr2、・・・Ｓrnを設けている。
【００４９】図７において、リレーを使用して、スイッ
チＳg1、Ｓg2、・・・Ｓgnを順次切替え、且つスイッチＳ
d1、Ｓd2、・・・Ｓdm、Ｓr1、Ｓr2、・・・Ｓrnを順次切り替
えた場合には、当該切替によって、本願発明に基づい
て、第１工程及び第２工程における放電電圧または放電
電流の差の積分値を求めることによって、全画素に対応
したＴＦＴ−ＬＣＤの接続関係が正常か異常かを順次効
率的に検査することが可能となる。
チＳg1、Ｓg2、・・・Ｓgnを順次切替え、且つスイッチＳ
d1、Ｓd2、・・・Ｓdm、Ｓr1、Ｓr2、・・・Ｓrnを順次切り替
えた場合には、当該切替によって、本願発明に基づい
て、第１工程及び第２工程における放電電圧または放電
電流の差の積分値を求めることによって、全画素に対応
したＴＦＴ−ＬＣＤの接続関係が正常か異常かを順次効
率的に検査することが可能となる。
【００５０】尚、図７においては、各データ線におい
て、リレーと接続した部位と、アースに接続した部位と
の間に設けられている抵抗Ｒgは、放電出力測定の便宜
のための抵抗であるが、測定誤差を少なくするため、Ｔ
ＦＴがＯＮとなっている場合の抵抗値Ｒonに対し、約１
００分の１以下の大きさに設計されている。
て、リレーと接続した部位と、アースに接続した部位と
の間に設けられている抵抗Ｒgは、放電出力測定の便宜
のための抵抗であるが、測定誤差を少なくするため、Ｔ
ＦＴがＯＮとなっている場合の抵抗値Ｒonに対し、約１
００分の１以下の大きさに設計されている。
【００５１】他方、測定を行うための増幅器の入力イン
ピーダンスは、極めて大きく設計されている。
ピーダンスは、極めて大きく設計されている。
【００５２】このような場合、データ線とゲート線との
間がショートしたとしても、大抵の電流は、抵抗Ｒg1、
Ｒg2、・・・を通過し、増幅器の入力機側に、ゲート電源
がそのまま入力されることを防止し、増幅器及び測定計
を保護することができる。
間がショートしたとしても、大抵の電流は、抵抗Ｒg1、
Ｒg2、・・・を通過し、増幅器の入力機側に、ゲート電源
がそのまま入力されることを防止し、増幅器及び測定計
を保護することができる。
【００５３】
【実施例２】図７に示すような全ＴＦＴに対する検査を
可能とする装置において、特に、図８（イ）に示すよう
に、全ＴＦＴ−ＬＣＤに対し、第１工程及び第２工程に
おける放電電流又は放電電圧の差の積分値を求めた場合
（点線の存在部分が、このような検出及び計算を行った
領域を示す。）、図８（ロ）に示すように各セルコンデ
ンサーにおいて、基準値よりも大きい第１工程及び第２
工程における放電電圧又は放電電流の差の積分値が得ら
れた場合（点線が存在する領域を、正常な値が得られた
領域であることを示す。尚、この点は図８（ハ）、図８
（ニ）、図８（ホ）の場合も同様である。）には、全体
が正常に作動できることになる。
可能とする装置において、特に、図８（イ）に示すよう
に、全ＴＦＴ−ＬＣＤに対し、第１工程及び第２工程に
おける放電電流又は放電電圧の差の積分値を求めた場合
（点線の存在部分が、このような検出及び計算を行った
領域を示す。）、図８（ロ）に示すように各セルコンデ
ンサーにおいて、基準値よりも大きい第１工程及び第２
工程における放電電圧又は放電電流の差の積分値が得ら
れた場合（点線が存在する領域を、正常な値が得られた
領域であることを示す。尚、この点は図８（ハ）、図８
（ニ）、図８（ホ）の場合も同様である。）には、全体
が正常に作動できることになる。
【００５４】これに対し、図８（ハ）に示すように所々
離れた場所において、第１工程及び第２工程の放電電圧
又は放電電流の差の積分値が基準値に達していない場合
には、当該場所におけるＴＦＴと、ゲート線又はデータ
線の何れかとの接続が断線していることを意味してい
る。
離れた場所において、第１工程及び第２工程の放電電圧
又は放電電流の差の積分値が基準値に達していない場合
には、当該場所におけるＴＦＴと、ゲート線又はデータ
線の何れかとの接続が断線していることを意味してい
る。
【００５５】図８（ニ）に示すように、特定列の全部又
は一部（図８（ニ）においては一部を示している）にお
いて、基準値よりも大きい第１工程及び第２工程におけ
る放電電圧又は放電電流の差の積分値が得られない場合
には、当該列を接続しているデータ線自体の接続に異常
があることを示している。
は一部（図８（ニ）においては一部を示している）にお
いて、基準値よりも大きい第１工程及び第２工程におけ
る放電電圧又は放電電流の差の積分値が得られない場合
には、当該列を接続しているデータ線自体の接続に異常
があることを示している。
【００５６】同様に、図８（ホ）に示すように、特定の
行のゲート線において、基準値よりも大きい第１工程及
び第２工程における放電電圧又は放電電流の差の積分値
が得られない場合には、当該行のゲート線の接続に異常
があることを示している。
行のゲート線において、基準値よりも大きい第１工程及
び第２工程における放電電圧又は放電電流の差の積分値
が得られない場合には、当該行のゲート線の接続に異常
があることを示している。
【００５７】
【実施例３】図７に示す全ＴＦＴに対する検査が可能で
ある装置において、特に、図９（イ）のように、ゲート
線について１行置きに全ＴＦＴ−ＬＣＤに対し、第１工
程及び第２工程における放電電圧又は放電電流の差の積
分値を求めた場合（点線の存在部分が、このような検出
及び計算を行った領域を示す。）、図９（ロ）のよう
に、当該１行置きに従って、基準値よりも大きい第１工
程及び第２工程における放電電圧又は放電電流の差の積
分値が得られた場合（点線が存在する領域を、基準値よ
りも大きい第１工程及び第２工程における放電電圧又は
放電電流の差の積分値が得られた領域であることを示
す。この点は図９（ハ）の場合も同様である。）には、
接続が正常であることを裏付けている。
ある装置において、特に、図９（イ）のように、ゲート
線について１行置きに全ＴＦＴ−ＬＣＤに対し、第１工
程及び第２工程における放電電圧又は放電電流の差の積
分値を求めた場合（点線の存在部分が、このような検出
及び計算を行った領域を示す。）、図９（ロ）のよう
に、当該１行置きに従って、基準値よりも大きい第１工
程及び第２工程における放電電圧又は放電電流の差の積
分値が得られた場合（点線が存在する領域を、基準値よ
りも大きい第１工程及び第２工程における放電電圧又は
放電電流の差の積分値が得られた領域であることを示
す。この点は図９（ハ）の場合も同様である。）には、
接続が正常であることを裏付けている。
【００５８】これに対し、図９（ハ）のように、本来Ｏ
Ｎとしていないゲート線について、基準値よりも大きい
第１工程及び第２工程における放電電圧又は放電電流の
差の積分値が得られた場合には、当該部位におけるゲー
ト線に隣接する部位との間にショートが存在することを
裏付けている。
Ｎとしていないゲート線について、基準値よりも大きい
第１工程及び第２工程における放電電圧又は放電電流の
差の積分値が得られた場合には、当該部位におけるゲー
ト線に隣接する部位との間にショートが存在することを
裏付けている。
【００５９】
【実施例４】図７に示すように全ＴＦＴの検査が可能で
ある装置において、特に、図１０（イ）に示すように、
データ線の列について１列置きに全ＴＦＴ−ＬＣＤに対
し、第１工程及び第２工程における放電電圧又は放電電
流の差の積分値を求めた場合（点線の部分が、このよう
な検出及び計算を行った領域を示す。）、図１０（ロ）
に示すように、当該１列置きに各セルコンデンサーから
の放電波形が得られた場合（点線が存在する領域を、基
準値よりも大きい第１工程及び第２工程における放電電
圧又は放電電流の差の積分値が得られた領域であること
を示す。この点は図１０（ハ）の場合も同様である。）
には、少なくとも当該充電が行われたＴＦＴの接続は正
常であることが判明する。
ある装置において、特に、図１０（イ）に示すように、
データ線の列について１列置きに全ＴＦＴ−ＬＣＤに対
し、第１工程及び第２工程における放電電圧又は放電電
流の差の積分値を求めた場合（点線の部分が、このよう
な検出及び計算を行った領域を示す。）、図１０（ロ）
に示すように、当該１列置きに各セルコンデンサーから
の放電波形が得られた場合（点線が存在する領域を、基
準値よりも大きい第１工程及び第２工程における放電電
圧又は放電電流の差の積分値が得られた領域であること
を示す。この点は図１０（ハ）の場合も同様である。）
には、少なくとも当該充電が行われたＴＦＴの接続は正
常であることが判明する。
【００６０】これに対し、図１０（ハ）に示すように、
充電を行っていない列のデータ線に、基準値よりも大き
い第１工程及び第２工程における放電電圧又は放電電流
の差の積分値が得られた場合には、データ線に隣接する
部位との間にショートが存在することを裏付けているこ
とになる。
充電を行っていない列のデータ線に、基準値よりも大き
い第１工程及び第２工程における放電電圧又は放電電流
の差の積分値が得られた場合には、データ線に隣接する
部位との間にショートが存在することを裏付けているこ
とになる。
【００６１】尚、上記の各実施例の如きＴＦＴ−ＬＣＤ
の全体の状況の検査を行うには、個々のＴＦＴの配列に
対応した表示板を用い、これに従って異常な部位を表示
した場合には、異常部位の検索に極めて好都合である。
の全体の状況の検査を行うには、個々のＴＦＴの配列に
対応した表示板を用い、これに従って異常な部位を表示
した場合には、異常部位の検索に極めて好都合である。
【００６２】
【発明の効果】以上のとおり、本願発明の方法によっ
て、極めて簡単な構成でありながら、迅速にＴＦＴ−Ｌ
ＣＤの接続関係が正常であるか否かもしくはＴＦＴの動
作状態の点をＴＦＴにおける浮遊キャパシタンス及びゲ
ート線とデータ線との浮遊キャパシタンスの影響を受け
ずに、正確に判断することができる。
て、極めて簡単な構成でありながら、迅速にＴＦＴ−Ｌ
ＣＤの接続関係が正常であるか否かもしくはＴＦＴの動
作状態の点をＴＦＴにおける浮遊キャパシタンス及びゲ
ート線とデータ線との浮遊キャパシタンスの影響を受け
ずに、正確に判断することができる。
【００６３】しかも、本願発明の方法において求める基
準値よりも大きい第１工程及び第２工程における放電電
圧又は放電電流の積分値は、各セルコンデンサーＣsに
おける真正に充電された電荷量を示すので、セルコンデ
ンサーＣsのばらつきの存否をもチェックすることがで
きる。
準値よりも大きい第１工程及び第２工程における放電電
圧又は放電電流の積分値は、各セルコンデンサーＣsに
おける真正に充電された電荷量を示すので、セルコンデ
ンサーＣsのばらつきの存否をもチェックすることがで
きる。
【００６４】このように、本願発明は、ＴＦＴ−ＬＣＤ
の製造工程において、現実にその機能をチェックできる
ことを可能ならしめるので、本願発明の価値は絶大であ
る。
の製造工程において、現実にその機能をチェックできる
ことを可能ならしめるので、本願発明の価値は絶大であ
る。
【００６５】
【図１】：見取図 液晶を構成する各セルの構成の概略を示す。
【図２】：基本回路図 本発明の前提事項であるＴＦＴ−ＬＣＤ回路の基本構成
を示す。
を示す。
【図３】（ａ），（ｂ）：出力波形グラフ 本発明の第１工程及び第２工程による各入力及び各放電
出力を示す。
出力を示す。
【図４】：出力差グラフ 図３（ａ）、図３（ｂ）の各検出された出力の差を示
す。
す。
【図５】（ａ）、（ｂ）：回路図及び検出側の出力グラ
フ データ線が断線した場合の状況及びこれに基づく各ＴＦ
Ｔ−ＬＣＤの図４に対応する検出された出力差を示す。
フ データ線が断線した場合の状況及びこれに基づく各ＴＦ
Ｔ−ＬＣＤの図４に対応する検出された出力差を示す。
【図６】（ａ）、（ｂ）：回路図及び検出側の出力グラ
フ ゲート線が断線した場合の状況及びこれに基づく各ＴＦ
Ｔ−ＬＣＤの図４に対応する検出された出力差を示す。
フ ゲート線が断線した場合の状況及びこれに基づく各ＴＦ
Ｔ−ＬＣＤの図４に対応する検出された出力差を示す。
【図７】：全体回路図 本発明を具体的に実現する実施例１の回路の構成を示
す。
す。
【図８】：ＴＦＴ−ＬＣＤの配列を模擬した表示板の平
面図 本発明を具体的に実現する実施例２における各液晶表示
領域の状況を示す。
面図 本発明を具体的に実現する実施例２における各液晶表示
領域の状況を示す。
【図９】：ＴＦＴーＬＣＤの配列を模擬した表示板の平
面図 本発明を具体的に実現する実施例３における各液晶表示
領域の状況を示す。
面図 本発明を具体的に実現する実施例３における各液晶表示
領域の状況を示す。
【図１０】：ＴＦＴーＬＣＤの配列を模擬した表示板の
平面図 本発明を具体的に実現する実施例４における各液晶表示
領域の状況を示す。
平面図 本発明を具体的に実現する実施例４における各液晶表示
領域の状況を示す。
１：液晶（ＬＣＤ） ２：画素電極 ３：ゲート線 ４：ＴＦＴ ５：データ線 ６：共通電極 ７：カラーフィルター ８：偏光板 ９：ガラス基板 １１：検査器
Claims (6)
- 【請求項１】 ＴＦＴを使用したアレイ及びカラー−Ｌ
ＣＤにおいて、第１工程として、ＴＦＴを所定時間ＯＮ
として、ＬＣＤのセルコンデンサーにデータラインを通
じて充電を行い、次に、ＴＦＴをＯＦＦの状態として当
該充電状態を保持した後、再度ＴＦＴを所定時間ＯＮと
して、ＴＦＴのソース及びドレインを通じて、アース側
に接続している抵抗を通して放電を行い、該放電におけ
る放電電流（Ｉ1）又は放電電圧（Ｖ1）の推移を順次コ
ンピュータに記憶させ、第２工程として、ＴＦＴを当該
所定時間ＯＮとし、ＬＣＤのセルコンデンサーにデータ
ラインを通じた充電をせずに、次にＴＦＴをＯＦＦの状
態として、前記充電を保持した時間と同一時間を経過し
た後、再度ＴＦＴを当該所定時間ＯＮとすることによっ
て、ＴＦＴのソース及びドレインを通じてアース側に接
続している抵抗を通して放電を行い、該放電における放
電電流（Ｉ2）又は放電電圧（Ｖ2）を順次コンピュータ
ーに記憶し、該コンピューターによって、第１工程によ
るセルコンデンサーに充電を行った場合の放電電流（Ｉ
1 ）又は放電電圧（Ｖ 1 ）と、第２工程によるセルコンデ
ンサーに充電を行っていない場合の放電電流（Ｉ 2 ）又
は放電電圧（Ｖ 2 ）との差をそれぞれに対応する時間ご
とに求め、当該差を所定時間内において時間積分して出
力差の積分値を求めるか、又は第１工程によるセルコン
デンサーに充電を行った場合の放電電流（Ｉ 1 ）又は放
電電圧（Ｖ 1 ）について所定時間内において時間積分を
行うと共に、第２工程によるセルコンデンサーに充電を
行っていない場合の放電電流（Ｉ 2 ）又は放電電圧
（Ｖ 2 ）について所定時間内において時間積分を行い、
積分値の差を求め、前記出力差の積分値又は前記積分値
の差が所定の基準値以上であるか否かによって、ＴＦＴ
−ＬＣＤの配線の接続状態もしくはＴＦＴの動作状態が
正常であるか否かを判断するＴＦＴ−ＬＣＤの検査方
法。 - 【請求項２】ＴＦＴの接続状態及びＴＦＴ−ＬＣＤの状
態が正常である場合に、前記出力差の積分値又は前記積
分値の差が最低どのような値となるかを実験によって求
め、当該最低値を基準値とすることを特徴とする請求項
１記載の検査方法。 - 【請求項３】複数のＴＦＴに接続されたゲート線、デー
タ線の配列に従って各データ線毎及び各ゲート線毎に順
次検査を行い、ＴＦＴ−ＬＣＤの配線の接続状態もしく
はＴＦＴの動作状態が異常であることを察知することを
特徴とする請求項１記載の検査方法。 - 【請求項４】全ＴＦＴ−ＬＣＤについて、出力差の積分
値又は積分値の差が基準値以上であるか否かを判別し、
これによってゲート線及びデータ線中に断線の存在を察
知することを特徴とする請求項１記載の検査方法。 - 【請求項５】全ＴＦＴ−ＬＣＤの内、ゲート線について
１行おきに配列されたＴＦＴ−ＬＣＤについて、出力差
の積分値又は積分値の差が基準値以上であるか否かを判
別し、これによってゲート線間のショートの有無を検査
することを特徴とする請求項１記載の検査方法。 - 【請求項６】全ＴＦＴ−ＬＣＤの内、データ線について
１列おきに配列されたＴＦＴ−ＬＣＤについて、出力差
の積分値又は積分値の差が基準値以上であるか否かを判
別し、これによってデータ線間のショートの有無を検査
することを特徴とする請求項１記載の検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6159073A JP2672260B2 (ja) | 1994-06-07 | 1994-06-07 | Ｔｆｔ−ｌｃｄの検査方法 |
| US08/285,971 US5539326A (en) | 1994-06-07 | 1994-08-04 | Method for testing the wiring or state of a liquid crystal display and thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6159073A JP2672260B2 (ja) | 1994-06-07 | 1994-06-07 | Ｔｆｔ−ｌｃｄの検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07333278A JPH07333278A (ja) | 1995-12-22 |
| JP2672260B2 true JP2672260B2 (ja) | 1997-11-05 |
Family
ID=15685633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6159073A Expired - Fee Related JP2672260B2 (ja) | 1994-06-07 | 1994-06-07 | Ｔｆｔ−ｌｃｄの検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5539326A (ja) |
| JP (1) | JP2672260B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4147594B2 (ja) * | 1997-01-29 | 2008-09-10 | セイコーエプソン株式会社 | アクティブマトリクス基板、液晶表示装置および電子機器 |
| JP2931975B1 (ja) * | 1998-05-25 | 1999-08-09 | アジアエレクトロニクス株式会社 | Ｔｆｔアレイ検査方法および装置 |
| US6940300B1 (en) | 1998-09-23 | 2005-09-06 | International Business Machines Corporation | Integrated circuits for testing an active matrix display array |
| US6437596B1 (en) * | 1999-01-28 | 2002-08-20 | International Business Machines Corporation | Integrated circuits for testing a display array |
| US6762735B2 (en) * | 2000-05-12 | 2004-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device and method of testing the same |
| TW538246B (en) * | 2000-06-05 | 2003-06-21 | Semiconductor Energy Lab | Display panel, display panel inspection method, and display panel manufacturing method |
| JP3707404B2 (ja) * | 2001-08-03 | 2005-10-19 | ソニー株式会社 | 検査方法、半導体装置、及び表示装置 |
| US7330583B2 (en) * | 2002-08-19 | 2008-02-12 | Photon Dynamics, Inc. | Integrated visual imaging and electronic sensing inspection systems |
| US6765203B1 (en) * | 2003-01-31 | 2004-07-20 | Shimadzu Corporation | Pallet assembly for substrate inspection device and substrate inspection device |
| JP3968032B2 (ja) * | 2003-02-14 | 2007-08-29 | ウインテスト株式会社 | アクティブマトリクス基板の検査方法及び装置 |
| DE10316901A1 (de) * | 2003-04-12 | 2004-10-28 | Roche Diagnostics Gmbh | Kontrollsystem und Kontrollverfahren zum Überprüfen der Funktion von LCD-Anzeigen |
| CN100387997C (zh) * | 2003-10-31 | 2008-05-14 | 华昀科技股份有限公司 | 薄膜晶体管显示器数组的测试电路及方法 |
| JP4207017B2 (ja) * | 2004-08-10 | 2009-01-14 | セイコーエプソン株式会社 | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 |
| JP4432829B2 (ja) | 2004-12-21 | 2010-03-17 | セイコーエプソン株式会社 | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 |
| CN102456592A (zh) * | 2010-10-15 | 2012-05-16 | 北京京东方光电科技有限公司 | 测试阵列基板上薄膜晶体管特性的方法和装置 |
| CN103926497A (zh) * | 2013-01-10 | 2014-07-16 | 上海海尔集成电路有限公司 | 触摸屏模组的测试装置和方法以及触摸屏模组 |
| CN103926496B (zh) * | 2013-01-10 | 2017-07-28 | 上海东软载波微电子有限公司 | 触摸屏模组的测试装置和方法以及触摸屏模组 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5073754A (en) * | 1990-07-24 | 1991-12-17 | Photon Dynamics, Inc. | Method and apparatus for testing LCD panel array using a magnetic field sensor |
| FR2667718B1 (fr) * | 1990-10-09 | 1992-11-27 | France Etat | Circuit de commande des colonnes d'un ecran d'affichage, comprenant des moyens de test a sortie unique. |
| US5081687A (en) * | 1990-11-30 | 1992-01-14 | Photon Dynamics, Inc. | Method and apparatus for testing LCD panel array prior to shorting bar removal |
| US5432461A (en) * | 1991-06-28 | 1995-07-11 | Photon Dynamics, Inc. | Method of testing active matrix liquid crystal display substrates |
| US5377030A (en) * | 1992-03-30 | 1994-12-27 | Sony Corporation | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor |
| US5428300A (en) * | 1993-04-26 | 1995-06-27 | Telenix Co., Ltd. | Method and apparatus for testing TFT-LCD |
-
1994
- 1994-06-07 JP JP6159073A patent/JP2672260B2/ja not_active Expired - Fee Related
- 1994-08-04 US US08/285,971 patent/US5539326A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5539326A (en) | 1996-07-23 |
| JPH07333278A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2672260B2 (ja) | Ｔｆｔ−ｌｃｄの検査方法 | |
| US6566902B2 (en) | Liquid crystal display device for testing signal line | |
| KR100222311B1 (ko) | 액정표시장치의 어레이 기판, 이 어레이 기판을 구비한 액정표시장치 및 액정표시장치의 어레이 기판의 제조방법 | |
| US4930874A (en) | Liquid crystal display device | |
| US6265889B1 (en) | Semiconductor test circuit and a method for testing a semiconductor liquid crystal display circuit | |
| US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
| JP3527726B2 (ja) | アクティブマトリクス基板の検査方法及び検査装置 | |
| US6924875B2 (en) | Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display | |
| US5057775A (en) | Method of testing control matrices for flat-panel displays | |
| US5428300A (en) | Method and apparatus for testing TFT-LCD | |
| JPH0643415A (ja) | Ｌｃｄパネルアレイの試験方法および装置 | |
| JP2007333823A (ja) | 液晶表示装置および液晶表示装置の検査方法 | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| JP4107601B2 (ja) | アレイ基板の検査方法及びその検査装置 | |
| US6985340B2 (en) | Semiconductor device with protection circuit protecting internal circuit from static electricity | |
| US8786305B2 (en) | Test circuit and test method for detecting electrical defect in TFT-LCD | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| JPH0659283A (ja) | Ｔｆｔ−ｌｃｄの検査方法及びその装置 | |
| JP3021738U (ja) | Ｔｆｔ−ｌｃｄの検査装置 | |
| JPH07287247A (ja) | アクティブマトリクス基板の検査方法 | |
| JP3268102B2 (ja) | アレイ基板 | |
| JP2010198023A (ja) | 液晶表示装置及びその検査方法 | |
| KR100206568B1 (ko) | 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치 | |
| JPH0915645A (ja) | アクティブマトリクス液晶表示素子 | |
| CN107025867B (zh) | 液晶显示装置及其测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |