JPH1172525A - Ｌｃｄ基板検査方法及び装置 - Google Patents
Ｌｃｄ基板検査方法及び装置Info
- Publication number
- JPH1172525A JPH1172525A JP9232089A JP23208997A JPH1172525A JP H1172525 A JPH1172525 A JP H1172525A JP 9232089 A JP9232089 A JP 9232089A JP 23208997 A JP23208997 A JP 23208997A JP H1172525 A JPH1172525 A JP H1172525A
- Authority
- JP
- Japan
- Prior art keywords
- video
- video signal
- scanning line
- line
- signal scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【課題】ビデオ端子からの充放電手段により、線欠陥を
検出実現するＬＣＤ基板検査方法及び装置を提供する。 【解決手段】映像信号走査線を順次走査してビデオ端子
を介して全ての映像信号走査線の信号路を所定電圧で充
電するステップを具備し、ビデオ端子の内部配線上の配
線容量に伴う電荷を放電するステップを具備し、映像信
号走査線を順次走査して映像信号走査線の信号路上の電
荷をビデオ端子を介して放電させて、放電電流を順次測
定するステップを具備する。
検出実現するＬＣＤ基板検査方法及び装置を提供する。 【解決手段】映像信号走査線を順次走査してビデオ端子
を介して全ての映像信号走査線の信号路を所定電圧で充
電するステップを具備し、ビデオ端子の内部配線上の配
線容量に伴う電荷を放電するステップを具備し、映像信
号走査線を順次走査して映像信号走査線の信号路上の電
荷をビデオ端子を介して放電させて、放電電流を順次測
定するステップを具備する。
Description
【０００１】
【発明の属する技術分野】この発明は、多結晶型ＴＦＴ
（Thin Film Transistor）による液晶表示器のＬＣＤ基
板内部のＸＹ走査線における一方の映像信号走査線に係
る線欠陥を検出するＬＣＤ基板検査方法及び装置に関す
る。
（Thin Film Transistor）による液晶表示器のＬＣＤ基
板内部のＸＹ走査線における一方の映像信号走査線に係
る線欠陥を検出するＬＣＤ基板検査方法及び装置に関す
る。
【０００２】
【従来の技術】従来技術例について図３の多結晶型ＴＦ
ＴのＬＣＤ基板の内部構成図と、図４の線欠陥を検出す
るモニタ回路を有するＬＣＤ基板の内部構成例と、図５
の試験構成図と、図６の線欠陥測定のタイミングチャー
トを参照して以下に説明する。
ＴのＬＣＤ基板の内部構成図と、図４の線欠陥を検出す
るモニタ回路を有するＬＣＤ基板の内部構成例と、図５
の試験構成図と、図６の線欠陥測定のタイミングチャー
トを参照して以下に説明する。
【０００３】先ず図３に示す被測定デバイスである被試
験ＬＣＤ基板１０の内部構成を説明する。薄膜基板上に
多数の平行したゲート線１９j（ここでj＝1〜m）と、こ
れと直交して多数の平行したデータ線（映像信号走査
線）２０i（ここでi＝1〜n）が配線されている。これら
の各交差点部には、ＴＦＴである薄膜トランジスタが配
置されていて、直近のゲート線１９jにはトランジスタ
のゲートが、直近のデータ線２０iにはトランジスタの
ソースが接続され、トランジスタのドレインには補助コ
ンデンサ１５ijが接続され、この補助コンデンサ１５ij
の他端は共通接地端子２２に接続されている。このよう
に多数の画素がマトリックス状に配置されている。この
画素数としては640×480から1,280×1,024画素と非常に
多い。尚、ビデオ端子２３は通常複数のビデオライン２
１1〜２１pを有するものが一般的である。
験ＬＣＤ基板１０の内部構成を説明する。薄膜基板上に
多数の平行したゲート線１９j（ここでj＝1〜m）と、こ
れと直交して多数の平行したデータ線（映像信号走査
線）２０i（ここでi＝1〜n）が配線されている。これら
の各交差点部には、ＴＦＴである薄膜トランジスタが配
置されていて、直近のゲート線１９jにはトランジスタ
のゲートが、直近のデータ線２０iにはトランジスタの
ソースが接続され、トランジスタのドレインには補助コ
ンデンサ１５ijが接続され、この補助コンデンサ１５ij
の他端は共通接地端子２２に接続されている。このよう
に多数の画素がマトリックス状に配置されている。この
画素数としては640×480から1,280×1,024画素と非常に
多い。尚、ビデオ端子２３は通常複数のビデオライン２
１1〜２１pを有するものが一般的である。
【０００４】一方のゲート線１９jは行選択シフトレジ
スタ１１の各シフト段にゲート１８jを介して接続さ
れ、他方のデータ線２０iは列選択スイッチ１３iを介し
てビデオライン群２１に接続されている。薄膜トランジ
スタの構成から成る列選択スイッチ１３iのゲートは、
それぞれ列選択シフトレジスタ１２のｎ個のシフト段の
対応するレジスタに順次接続されている。
スタ１１の各シフト段にゲート１８jを介して接続さ
れ、他方のデータ線２０iは列選択スイッチ１３iを介し
てビデオライン群２１に接続されている。薄膜トランジ
スタの構成から成る列選択スイッチ１３iのゲートは、
それぞれ列選択シフトレジスタ１２のｎ個のシフト段の
対応するレジスタに順次接続されている。
【０００５】行選択シフトレジスタ１１は、垂直起動信
号がＤＹ端子に与えられ、ＣＬＹ端子の垂直動作クロッ
クにより水平周期毎に順次シフト出力する。これによ
り、ゲート線１９1〜１９mは順次高レベルとなる。同様
にして列選択シフトレジスタ１２には、水平起動信号が
ＤＸ端子に与えられ、ＣＬＸ端子の画素周期毎の水平動
作クロックにより、列選択スイッチ１３1〜１３nは順次
高レベルとなる。
号がＤＹ端子に与えられ、ＣＬＹ端子の垂直動作クロッ
クにより水平周期毎に順次シフト出力する。これによ
り、ゲート線１９1〜１９mは順次高レベルとなる。同様
にして列選択シフトレジスタ１２には、水平起動信号が
ＤＸ端子に与えられ、ＣＬＸ端子の画素周期毎の水平動
作クロックにより、列選択スイッチ１３1〜１３nは順次
高レベルとなる。
【０００６】これにより対応するマトリックスの薄膜ト
ランジスタ１４ijがオンになって、ビデオライン群２１
の映像信号が補助コンデンサ１５ijにその映像入力のレ
ベルに応じた電荷が充電される。
ランジスタ１４ijがオンになって、ビデオライン群２１
の映像信号が補助コンデンサ１５ijにその映像入力のレ
ベルに応じた電荷が充電される。
【０００７】ところで従来の被試験ＬＣＤ基板１０にお
いては、図４に示すようにＬＣＤ基板内部に線欠陥を検
出する検査用のモニタ回路と検査用パッド２７、２８が
設けられていて、これにより線欠陥の検査が容易に行な
えるようになっている。
いては、図４に示すようにＬＣＤ基板内部に線欠陥を検
出する検査用のモニタ回路と検査用パッド２７、２８が
設けられていて、これにより線欠陥の検査が容易に行な
えるようになっている。
【０００８】この試験方法を図５の試験構成例と、図６
の線欠陥測定のタイミングチャートを参照して以下に説
明する。先ず検査用パッド２７をハイレベルに接続し
て、検査用のトランジスタＱ1〜ＱnをＯＮ状態にしてお
き、走査タイミング発生部３０によりビデオ端子２３へ
所望の高レベル電圧（図６Ｃ参照）を供給し、列シフト
データＤＸ（図６Ａ参照）を与えてクロックＣＬＸにク
ロックを供給する（図６Ｂ参照）。これにより列選択シ
フトレジスタ１２は順次データシフトされて対応するデ
ータ線２０iにはビデオ端子２３の電圧が順次供給され
る。この結果、ＯＮ制御されたデータ線２０iに対応す
るトランジスタＱiのソース電極から検査用パッド２８
を介してＩＶ変換部５０へ電流が流れる。このＩＶ変換
部５０の出力信号（図６Ｄ参照）をＡＤ変換器３６でデ
ジタルデータに変換し、判定処理部３８で各走査線の相
対的なレベル比較を行う。これにより、第１にデータ線
２０iが断線している場合は電流が流れないことにより
検出され、第２に隣接間ショートあるいは絶縁不良の場
合は電流が増減することにより検出される。
の線欠陥測定のタイミングチャートを参照して以下に説
明する。先ず検査用パッド２７をハイレベルに接続し
て、検査用のトランジスタＱ1〜ＱnをＯＮ状態にしてお
き、走査タイミング発生部３０によりビデオ端子２３へ
所望の高レベル電圧（図６Ｃ参照）を供給し、列シフト
データＤＸ（図６Ａ参照）を与えてクロックＣＬＸにク
ロックを供給する（図６Ｂ参照）。これにより列選択シ
フトレジスタ１２は順次データシフトされて対応するデ
ータ線２０iにはビデオ端子２３の電圧が順次供給され
る。この結果、ＯＮ制御されたデータ線２０iに対応す
るトランジスタＱiのソース電極から検査用パッド２８
を介してＩＶ変換部５０へ電流が流れる。このＩＶ変換
部５０の出力信号（図６Ｄ参照）をＡＤ変換器３６でデ
ジタルデータに変換し、判定処理部３８で各走査線の相
対的なレベル比較を行う。これにより、第１にデータ線
２０iが断線している場合は電流が流れないことにより
検出され、第２に隣接間ショートあるいは絶縁不良の場
合は電流が増減することにより検出される。
【０００９】
【発明が解決しようとする課題】上記説明のように、従
来では図４に示す線欠陥を検出する検査用のモニタ回路
が設けられていたが、ＬＣＤ基板のスペースの都合や、
モニタ回路自体の不良による歩留まり低下も生じる為こ
のモニタ回路を搭載しないＬＣＤ基板が生産されるよう
になってきた。この為、上述手法による検査ができず、
実用上の難点となっていた。そこで、本発明が解決しよ
うとする課題は、ビデオ端子２３からの充放電手段によ
り、線欠陥を検出実現するＬＣＤ基板検査方法及び装置
を提供することである。
来では図４に示す線欠陥を検出する検査用のモニタ回路
が設けられていたが、ＬＣＤ基板のスペースの都合や、
モニタ回路自体の不良による歩留まり低下も生じる為こ
のモニタ回路を搭載しないＬＣＤ基板が生産されるよう
になってきた。この為、上述手法による検査ができず、
実用上の難点となっていた。そこで、本発明が解決しよ
うとする課題は、ビデオ端子２３からの充放電手段によ
り、線欠陥を検出実現するＬＣＤ基板検査方法及び装置
を提供することである。
【００１０】
【課題を解決するための手段】第２図は、本発明に係る
解決手段を示している。第１に、上記課題を解決するた
めに、本発明の構成では、被試験ＬＣＤ基板１０内の映
像信号走査線２０iの信号路に係る線欠陥を検出するＬ
ＣＤ基板検査方法において、映像信号走査線２０1〜２
０nを順次走査してビデオ端子２３を介して全ての映像
信号走査線２０iの信号路を所定電圧で充電する電荷書
込み走査期間のステップを具備し、ビデオ端子２３の内
部配線上の配線容量に伴う電荷を放電する空走査期間の
ステップを具備し、映像信号走査線２０1〜２０nを順次
走査して映像信号走査線２０iの信号路上の電荷をビデ
オ端子２３を介して放電させて、放電電流を順次測定す
る電荷読込み走査期間のステップを具備することで、映
像信号走査線２０iの個々の放電電流値の平均値からの
偏差から映像信号走査線２０iの線欠陥を検出する検査
方法である。上述により、ビデオ端子２３からの充放電
手段により、線欠陥を検出実現するＬＣＤ基板検査方法
が実現できる。尚、上記空走査期間において、映像信号
走査線２０i上の微少な電荷のリークを検出する為に、
所定時間待ちを設けるＬＣＤ基板検査方法もある。
解決手段を示している。第１に、上記課題を解決するた
めに、本発明の構成では、被試験ＬＣＤ基板１０内の映
像信号走査線２０iの信号路に係る線欠陥を検出するＬ
ＣＤ基板検査方法において、映像信号走査線２０1〜２
０nを順次走査してビデオ端子２３を介して全ての映像
信号走査線２０iの信号路を所定電圧で充電する電荷書
込み走査期間のステップを具備し、ビデオ端子２３の内
部配線上の配線容量に伴う電荷を放電する空走査期間の
ステップを具備し、映像信号走査線２０1〜２０nを順次
走査して映像信号走査線２０iの信号路上の電荷をビデ
オ端子２３を介して放電させて、放電電流を順次測定す
る電荷読込み走査期間のステップを具備することで、映
像信号走査線２０iの個々の放電電流値の平均値からの
偏差から映像信号走査線２０iの線欠陥を検出する検査
方法である。上述により、ビデオ端子２３からの充放電
手段により、線欠陥を検出実現するＬＣＤ基板検査方法
が実現できる。尚、上記空走査期間において、映像信号
走査線２０i上の微少な電荷のリークを検出する為に、
所定時間待ちを設けるＬＣＤ基板検査方法もある。
【００１１】第１図と第２図は、本発明に係る解決手段
を示している。第２に、上記課題を解決するために、本
発明の構成では、被試験ＬＣＤ基板１０内の映像信号走
査線２０iの信号路に係る線欠陥を検出するＬＣＤ基板
検査装置において、映像信号走査線２０1〜２０nを順次
走査してビデオ端子２３を介して全ての映像信号走査線
２０iの信号路を所定電圧で充電する電荷書込み走査期
間を具備し、ビデオ端子２３の内部配線上の配線容量に
伴う電荷を放電する空走査期間を具備し、映像信号走査
線２０1〜２０nを順次走査して映像信号走査線２０iの
信号路上の電荷をビデオ端子２３を介して放電させて、
放電電流を順次測定する電荷読込み走査期間を具備する
ことで、映像信号走査線２０iの個々の放電電流値の平
均値からの偏差から映像信号走査線２０iの線欠陥を検
出する構成手段がある。上述により、ビデオ端子２３か
らの充放電手段により、線欠陥を検出実現するＬＣＤ基
板検査装置が実現できる。
を示している。第２に、上記課題を解決するために、本
発明の構成では、被試験ＬＣＤ基板１０内の映像信号走
査線２０iの信号路に係る線欠陥を検出するＬＣＤ基板
検査装置において、映像信号走査線２０1〜２０nを順次
走査してビデオ端子２３を介して全ての映像信号走査線
２０iの信号路を所定電圧で充電する電荷書込み走査期
間を具備し、ビデオ端子２３の内部配線上の配線容量に
伴う電荷を放電する空走査期間を具備し、映像信号走査
線２０1〜２０nを順次走査して映像信号走査線２０iの
信号路上の電荷をビデオ端子２３を介して放電させて、
放電電流を順次測定する電荷読込み走査期間を具備する
ことで、映像信号走査線２０iの個々の放電電流値の平
均値からの偏差から映像信号走査線２０iの線欠陥を検
出する構成手段がある。上述により、ビデオ端子２３か
らの充放電手段により、線欠陥を検出実現するＬＣＤ基
板検査装置が実現できる。
【００１２】
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に図面を参照して詳細に説明する。
例と共に図面を参照して詳細に説明する。
【００１３】本発明実施例について図１の線欠陥試験装
置の構成図と、図２の線欠陥測定のタイミングチャート
を参照して以下に説明する。尚、従来構成に対応する要
素は同一符号を付す。本発明の構成は、図１に示すよう
に、走査タイミング発生部３０と、ドライバ４０と、Ｉ
Ｖ変換回路４３と、アナログマルチプレクサ４７と、サ
ンプル／ホールド回路（Ｓ＆Ｈ）３４と、増幅器３５
と、ＡＤ変換器３６と、画像処理部３７とで成る。
置の構成図と、図２の線欠陥測定のタイミングチャート
を参照して以下に説明する。尚、従来構成に対応する要
素は同一符号を付す。本発明の構成は、図１に示すよう
に、走査タイミング発生部３０と、ドライバ４０と、Ｉ
Ｖ変換回路４３と、アナログマルチプレクサ４７と、サ
ンプル／ホールド回路（Ｓ＆Ｈ）３４と、増幅器３５
と、ＡＤ変換器３６と、画像処理部３７とで成る。
【００１４】ＩＶ変換回路４３の内部構成の一例は、ス
イッチ４１とＩＶ変換器４２と差動増幅器４４で成る。
スイッチ４１は、第１に図２に示す電荷書込み走査期間
及び空走査期間はドライバ４０側へ接続し、図２に示す
電荷読込み走査期間はビデオ端子２３1〜２３pからの充
電電荷をＩＶ変換器４２側へ接続するスイッチであっ
て、走査タイミング発生部３０により切替えタイミング
が制御される。ＩＶ変換器４２は入力電流を電圧信号に
変換出力するものである。差動増幅器４４は図２に示す
電荷読出し期間にオフセット電圧を付与するものであ
る。尚、この差動増幅器４４は所望により削除した構成
とすることも可能である。
イッチ４１とＩＶ変換器４２と差動増幅器４４で成る。
スイッチ４１は、第１に図２に示す電荷書込み走査期間
及び空走査期間はドライバ４０側へ接続し、図２に示す
電荷読込み走査期間はビデオ端子２３1〜２３pからの充
電電荷をＩＶ変換器４２側へ接続するスイッチであっ
て、走査タイミング発生部３０により切替えタイミング
が制御される。ＩＶ変換器４２は入力電流を電圧信号に
変換出力するものである。差動増幅器４４は図２に示す
電荷読出し期間にオフセット電圧を付与するものであ
る。尚、この差動増幅器４４は所望により削除した構成
とすることも可能である。
【００１５】次に映像信号走査線２０iの断線や隣接配
線とのショートや絶縁不良等の線欠陥の測定シーケンス
を図２のタイミングチャートを参照して説明する。先ず
第１に電荷書込み走査期間は、高電圧で電荷書込み走査
を実施して全ての映像信号走査線２０iの配線容量を高
電圧に充電する走査期間である。即ち、スイッチ４１を
ドライバ４０側に接続しておき、列シフトデータＤＸ
（図２Ａ参照）を１クロックサイクル与え、シフトクロ
ックＣＬＸ１〜４により映像信号走査線２０i上の図３
に示す各々の配線容量１６へドライバ４０からの高電圧
（図２Ｃ参照）例えば＋１２Ｖをビデオ端子２３1〜２
３pを介して順次充電していく。尚、ＸＹ走査線におけ
る他方の行選択シフトレジスタ１１側は測定の影響を受
けないように全てＯＦＦ状態となるように制御してお
く。
線とのショートや絶縁不良等の線欠陥の測定シーケンス
を図２のタイミングチャートを参照して説明する。先ず
第１に電荷書込み走査期間は、高電圧で電荷書込み走査
を実施して全ての映像信号走査線２０iの配線容量を高
電圧に充電する走査期間である。即ち、スイッチ４１を
ドライバ４０側に接続しておき、列シフトデータＤＸ
（図２Ａ参照）を１クロックサイクル与え、シフトクロ
ックＣＬＸ１〜４により映像信号走査線２０i上の図３
に示す各々の配線容量１６へドライバ４０からの高電圧
（図２Ｃ参照）例えば＋１２Ｖをビデオ端子２３1〜２
３pを介して順次充電していく。尚、ＸＹ走査線におけ
る他方の行選択シフトレジスタ１１側は測定の影響を受
けないように全てＯＦＦ状態となるように制御してお
く。
【００１６】第２に空走査期間は、ビデオライン２１1
〜２１p上の配線容量１７に伴う電荷を放電除去する。
即ち、ドライバ４０からゼロ電圧をビデオ端子２３1〜
２３pへ短期間供給して図３に示す各ビデオライン２１1
〜２１p上の配線容量１７に伴う電荷を放電させる。
尚、この放電時間としては数シフトクロック時間で良
い。
〜２１p上の配線容量１７に伴う電荷を放電除去する。
即ち、ドライバ４０からゼロ電圧をビデオ端子２３1〜
２３pへ短期間供給して図３に示す各ビデオライン２１1
〜２１p上の配線容量１７に伴う電荷を放電させる。
尚、この放電時間としては数シフトクロック時間で良
い。
【００１７】第３に電荷読込み走査期間は、上述各映像
信号走査線２０iの配線容量１６に充電しておいた電荷
を順次ＩＶ変換器４２に供給して放電電流とし、この放
電電流を各映像信号走査線２０i毎に測定実施する走査
期間である。即ち、スイッチ４１をＩＶ変換器４２側に
接続しておき、列シフトデータＤＸを１クロックサイク
ル与え、シフトクロックＣＬＸ１〜４により順次映像信
号走査線２０iとビデオライン２１1〜２１p間のスイッ
チ１３iを順次閉じてＩＶ変換器４２へ供給して放電電
流とする（図２Ｃ，Ｄ参照）。ここで差動増幅器４４は
ＩＶ変換器４２の出力電圧（図２Ｄ参照）を一方の入力
端で受け、ドライバ４０からの所定オフセット電圧ある
いはゼロ電圧を他方の入力端に受けて、両者の差分を出
力する。この差動増幅器４４の出力信号は、サンプル／
ホールド回路３４でピーク値をホールドし、増幅器３５
で所定に増幅され、ＡＤ変換器３６でデジタルデータに
変換された後、画像処理部３７のバッファメモリ３９へ
格納される。尚、上記読込み走査期間において、シフト
クロックＣＬＸ１〜４は、放電電流のセットリング時間
が充分与えられるように、所望の低速のシフトクロック
としても良い。尚、測定時におけるＳ／Ｎを向上させる
為に、所望により上述測定を所定複数回実施してバッフ
ァメモリ３９へ累積加算させて平均化（アベレージン
グ）する手段を追加しても良い。尚、走査タイミング発
生部３０は、上述測定動作を行う為に、被試験ＬＣＤ基
板１０のＤＸ端子とＣＬＸ１〜４端子へ所望の走査用の
タイミング信号やクロック信号を供給し、更にＩＶ変換
回路４３、アナログマルチプレクサ４７、サンプル／ホ
ールド回路３４、ＡＤ変換器３６及び画像処理部３７へ
供給されて所定の測定制御を行う。
信号走査線２０iの配線容量１６に充電しておいた電荷
を順次ＩＶ変換器４２に供給して放電電流とし、この放
電電流を各映像信号走査線２０i毎に測定実施する走査
期間である。即ち、スイッチ４１をＩＶ変換器４２側に
接続しておき、列シフトデータＤＸを１クロックサイク
ル与え、シフトクロックＣＬＸ１〜４により順次映像信
号走査線２０iとビデオライン２１1〜２１p間のスイッ
チ１３iを順次閉じてＩＶ変換器４２へ供給して放電電
流とする（図２Ｃ，Ｄ参照）。ここで差動増幅器４４は
ＩＶ変換器４２の出力電圧（図２Ｄ参照）を一方の入力
端で受け、ドライバ４０からの所定オフセット電圧ある
いはゼロ電圧を他方の入力端に受けて、両者の差分を出
力する。この差動増幅器４４の出力信号は、サンプル／
ホールド回路３４でピーク値をホールドし、増幅器３５
で所定に増幅され、ＡＤ変換器３６でデジタルデータに
変換された後、画像処理部３７のバッファメモリ３９へ
格納される。尚、上記読込み走査期間において、シフト
クロックＣＬＸ１〜４は、放電電流のセットリング時間
が充分与えられるように、所望の低速のシフトクロック
としても良い。尚、測定時におけるＳ／Ｎを向上させる
為に、所望により上述測定を所定複数回実施してバッフ
ァメモリ３９へ累積加算させて平均化（アベレージン
グ）する手段を追加しても良い。尚、走査タイミング発
生部３０は、上述測定動作を行う為に、被試験ＬＣＤ基
板１０のＤＸ端子とＣＬＸ１〜４端子へ所望の走査用の
タイミング信号やクロック信号を供給し、更にＩＶ変換
回路４３、アナログマルチプレクサ４７、サンプル／ホ
ールド回路３４、ＡＤ変換器３６及び画像処理部３７へ
供給されて所定の測定制御を行う。
【００１８】上述測定完了後に画像処理部３７は、バッ
ファメモリ３９へ格納された測定データを読み出して判
定処理を行なう。即ち、上記で測定された各映像信号走
査線２０iからの放電電流のピーク値の平均値を求め、
これからの偏差により各映像信号走査線２０iの線欠陥
の判定を行う。例えば断線欠陥の場合は映像信号走査線
２０iの寄生容量が小さくなる為に小ピーク電流（図２
Ｇ参照）として検出され、また隣接列線間とのショート
の場合は映像信号走査線２０iの寄生容量が大きくなる
為に大ピーク電流（図２Ｈ参照）として検出される。
ファメモリ３９へ格納された測定データを読み出して判
定処理を行なう。即ち、上記で測定された各映像信号走
査線２０iからの放電電流のピーク値の平均値を求め、
これからの偏差により各映像信号走査線２０iの線欠陥
の判定を行う。例えば断線欠陥の場合は映像信号走査線
２０iの寄生容量が小さくなる為に小ピーク電流（図２
Ｇ参照）として検出され、また隣接列線間とのショート
の場合は映像信号走査線２０iの寄生容量が大きくなる
為に大ピーク電流（図２Ｈ参照）として検出される。
【００１９】上述した発明構成の手法によれば、ビデオ
端子２３を介して順次走査して映像信号走査線２０iの
配線容量１６を所定高電圧に充電し、ビデオ端子２３を
介して映像信号走査線２０iの配線容量１６の電荷をＩ
Ｖ変換器へ放電電流とし、この放電電流のピーク値を測
定する手段を具備したことにより、放電電流のピーク値
の差異データから映像信号走査線２０iの配線容量ある
いは隣接回路とのショートや絶縁状態を把握することが
可能となって、映像信号走査線２０iに係る線欠陥を検
出可能となる大きな利点が得られる。
端子２３を介して順次走査して映像信号走査線２０iの
配線容量１６を所定高電圧に充電し、ビデオ端子２３を
介して映像信号走査線２０iの配線容量１６の電荷をＩ
Ｖ変換器へ放電電流とし、この放電電流のピーク値を測
定する手段を具備したことにより、放電電流のピーク値
の差異データから映像信号走査線２０iの配線容量ある
いは隣接回路とのショートや絶縁状態を把握することが
可能となって、映像信号走査線２０iに係る線欠陥を検
出可能となる大きな利点が得られる。
【００２０】尚、上述実施例の説明では、映像信号走査
線２０iに係る断線や隣接配線とのショートや絶縁不良
等の線欠陥を検出特定する具体例で説明していたが、映
像信号走査線２０iに係る微少なる電荷のリークやリー
クのばらつきを測定したい場合がある。この場合には空
走査期間の時間を微少なる電荷のリーク検出可能とする
所望時間の間の空走査期間を与える。これにより映像信
号走査線２０iに係る微少なる電荷のリークやリークの
ばらつきを測定可能となる利点が得られる。更に、前記
所望時間空走査期間を異なる複数の所望時間で測定して
検出されるピーク電流値の推移から絶縁状態特性を把握
することも可能である。
線２０iに係る断線や隣接配線とのショートや絶縁不良
等の線欠陥を検出特定する具体例で説明していたが、映
像信号走査線２０iに係る微少なる電荷のリークやリー
クのばらつきを測定したい場合がある。この場合には空
走査期間の時間を微少なる電荷のリーク検出可能とする
所望時間の間の空走査期間を与える。これにより映像信
号走査線２０iに係る微少なる電荷のリークやリークの
ばらつきを測定可能となる利点が得られる。更に、前記
所望時間空走査期間を異なる複数の所望時間で測定して
検出されるピーク電流値の推移から絶縁状態特性を把握
することも可能である。
【００２１】
【発明の効果】本発明は、上述の説明内容から、下記に
記載される効果を奏する。上述発明の手法によれば、ビ
デオ端子２３を介して順次走査して映像信号走査線２０
iの配線容量１６を所定高電圧に充電し、ビデオ端子２
３を介して映像信号走査線２０iの配線容量１６に充電
した電荷をＩＶ変換して放電電流のピーク値を測定する
手段を具備したことにより、放電電流のピーク値の相対
的なデータの差異から映像信号走査線２０iの配線容量
あるいは隣接回路とのショートや絶縁状態を把握するこ
とが可能となる結果、ＬＣＤ基板内部に線欠陥を検出す
る検査用モニタ回路を有しないＬＣＤ基板においても映
像信号走査線２０iに係る線欠陥を的確に検出可能とな
る大きな利点が得られる。
記載される効果を奏する。上述発明の手法によれば、ビ
デオ端子２３を介して順次走査して映像信号走査線２０
iの配線容量１６を所定高電圧に充電し、ビデオ端子２
３を介して映像信号走査線２０iの配線容量１６に充電
した電荷をＩＶ変換して放電電流のピーク値を測定する
手段を具備したことにより、放電電流のピーク値の相対
的なデータの差異から映像信号走査線２０iの配線容量
あるいは隣接回路とのショートや絶縁状態を把握するこ
とが可能となる結果、ＬＣＤ基板内部に線欠陥を検出す
る検査用モニタ回路を有しないＬＣＤ基板においても映
像信号走査線２０iに係る線欠陥を的確に検出可能とな
る大きな利点が得られる。
【図１】 本発明の、線欠陥試験装置の構成図である。
【図２】 本発明の、線欠陥測定のタイミングチャート
である。
である。
【図３】 多結晶型ＴＦＴのＬＣＤ基板の内部構成例で
ある。
ある。
【図４】 線欠陥を検出するモニタ回路を有するＬＣＤ
基板の内部構成例である。
基板の内部構成例である。
【図５】 従来の、線欠陥試験装置の一構成例である。
【図６】 従来の、線欠陥測定のタイミングチャートで
ある。
ある。
１０ 被試験ＬＣＤ基板 １１ 行選択シフトレジスタ １２ 列選択シフトレジスタ １３1〜１３n 列選択スイッチ １６，１７ 配線容量 ２０1〜２０n 映像信号走査線（データ線） ２１1〜２１p ビデオライン ２３，２３1〜２３p ビデオ端子 ２７，２８ 検査用パッド ３０ 走査タイミング発生部 ３４ サンプル／ホールド回路（Ｓ＆Ｈ） ３５ 増幅器 ３６ ＡＤ変換器 ３７ 画像処理部 ３８ 判定処理部 ３９ バッファメモリ ４０ ドライバ ４１ スイッチ ４２ ＩＶ変換器 ４３ ＩＶ変換回路 ４４ 差動増幅器 ４７ アナログマルチプレクサ ５０ ＩＶ変換部
Claims (3)
- 【請求項１】 被試験ＬＣＤ基板内の映像信号走査線の
信号路に係る線欠陥を検出するＬＣＤ基板検査方法にお
いて、 該映像信号走査線を順次走査してビデオ端子を介して全
ての該映像信号走査線の信号路を所定電圧で充電するス
テップと、 該ビデオ端子の内部配線上の配線容量に伴う電荷を放電
するステップと、 該映像信号走査線を順次走査して該映像信号走査線の信
号路上の電荷を該ビデオ端子を介して放電させて、該放
電電流を順次測定するステップと、 該映像信号走査線の放電電流値の偏差から該映像信号走
査線の線欠陥を検出することを特徴としたＬＣＤ基板検
査方法。 - 【請求項２】 被試験ＬＣＤ基板内の映像信号走査線の
信号路に係る線欠陥を検出するＬＣＤ基板検査方法にお
いて、 該映像信号走査線を順次走査してビデオ端子を介して全
ての該映像信号走査線の信号路を所定電圧で充電するス
テップと、 該ビデオ端子の内部配線上の配線容量に伴う電荷を放電
するステップと、 該映像信号走査線上の微少な電荷のリークを検出する所
定時間待ちするステップと、 該映像信号走査線を順次走査して該映像信号走査線の信
号路上の電荷を該ビデオ端子を介して放電させて、該放
電電流を順次測定するステップと、 該映像信号走査線の放電電流値の偏差から該映像信号走
査線の線欠陥を検出することを特徴としたＬＣＤ基板検
査方法。 - 【請求項３】 被試験ＬＣＤ基板内の映像信号走査線の
信号路に係る線欠陥を検出するＬＣＤ基板検査装置にお
いて、 該映像信号走査線を順次走査してビデオ端子を介して全
ての該映像信号走査線の信号路を所定電圧で充電する手
段と、 該ビデオ端子の内部配線上の配線容量に伴う電荷を放電
する手段と、 該映像信号走査線を順次走査して該映像信号走査線の信
号路上の電荷を該ビデオ端子を介して放電させて、該放
電電流を順次測定する手段と、 該映像信号走査線の放電電流値の偏差から該映像信号走
査線の線欠陥を検出することを特徴としたＬＣＤ基板検
査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9232089A JPH1172525A (ja) | 1997-08-28 | 1997-08-28 | Ｌｃｄ基板検査方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9232089A JPH1172525A (ja) | 1997-08-28 | 1997-08-28 | Ｌｃｄ基板検査方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1172525A true JPH1172525A (ja) | 1999-03-16 |
Family
ID=16933836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9232089A Withdrawn JPH1172525A (ja) | 1997-08-28 | 1997-08-28 | Ｌｃｄ基板検査方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1172525A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001201765A (ja) * | 2000-01-18 | 2001-07-27 | Toshiba Corp | 液晶表示装置及びその検査方法 |
| JP2003029296A (ja) * | 2001-07-13 | 2003-01-29 | Toshiba Corp | アレイ基板及びその検査方法並びに液晶表示装置 |
| JP2009257801A (ja) * | 2008-04-14 | 2009-11-05 | Hioki Ee Corp | 絶縁抵抗測定方法および絶縁抵抗測定装置 |
-
1997
- 1997-08-28 JP JP9232089A patent/JPH1172525A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001201765A (ja) * | 2000-01-18 | 2001-07-27 | Toshiba Corp | 液晶表示装置及びその検査方法 |
| JP2003029296A (ja) * | 2001-07-13 | 2003-01-29 | Toshiba Corp | アレイ基板及びその検査方法並びに液晶表示装置 |
| JP2009257801A (ja) * | 2008-04-14 | 2009-11-05 | Hioki Ee Corp | 絶縁抵抗測定方法および絶縁抵抗測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7212025B2 (en) | Testing method for array substrate | |
| KR100225006B1 (ko) | Lcd 기판 검사 장치 및 방법 | |
| CN100517432C (zh) | 测试电路及具有该测试电路的显示装置 | |
| US7269051B2 (en) | Inspection method of array board and inspection equipment thereof | |
| JP3879668B2 (ja) | 液晶表示装置とその検査方法 | |
| US6891532B2 (en) | Apparatus and method for inspecting picture elements of an active matrix type display board | |
| JPH1097203A (ja) | 表示装置 | |
| JPH1172525A (ja) | Ｌｃｄ基板検査方法及び装置 | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| WO2020059355A1 (ja) | 容量検出エリアセンサ及び、その容量検出エリアセンサを有する導電パターン検査装置 | |
| JP3963983B2 (ja) | Ｔｆｔ基板の検査方法、検査装置および検査装置の制御方法 | |
| JP2002116423A (ja) | 液晶表示装置とその検査方法 | |
| JP4239299B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP4782956B2 (ja) | アレイ基板の検査方法 | |
| JPH1195250A (ja) | Ｌｃｄ基板検査方法 | |
| JP2001318113A (ja) | 電気光学装置の検査装置及び検査方法 | |
| JPH0915645A (ja) | アクティブマトリクス液晶表示素子 | |
| JPH05288812A (ja) | 集積回路素子及びこれを用いた電子装置 | |
| JPH085691A (ja) | 薄膜トランジスタアレイの検査方法 | |
| US20020153919A1 (en) | Potential sensor for detecting voltage of inspection target at non-contact condition to attain higher speed of inspection | |
| JP3191883B2 (ja) | 液晶用アクティブマトリックス基板検査装置 | |
| JPH0777553A (ja) | 多結晶シリコン薄膜トランジスタアレイ検査装置 | |
| JPH10104300A (ja) | Ｌｃｄ基板検査装置及び方法 | |
| JP3191898B2 (ja) | 薄膜トランジスタアレイの検査方法 | |
| JP2001352072A (ja) | 薄膜トランジスタアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |