CN100517432C - 测试电路及具有该测试电路的显示装置 - Google Patents

测试电路及具有该测试电路的显示装置 Download PDF

Info

Publication number
CN100517432C
CN100517432C CNB2005101363817A CN200510136381A CN100517432C CN 100517432 C CN100517432 C CN 100517432C CN B2005101363817 A CNB2005101363817 A CN B2005101363817A CN 200510136381 A CN200510136381 A CN 200510136381A CN 100517432 C CN100517432 C CN 100517432C
Authority
CN
China
Prior art keywords
circuit
test
electrically connected
display device
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101363817A
Other languages
English (en)
Other versions
CN1801264A (zh
Inventor
野泽亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1801264A publication Critical patent/CN1801264A/zh
Application granted granted Critical
Publication of CN100517432C publication Critical patent/CN100517432C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

一种测试电路和能够容易且精确的确定缺陷是否存在以及是否存在有缺陷的点的测试方法。本发明的测试电路具有多个移位寄存器，多个门闩电路，多个第一NOR电路，多个第二NOR电路，多个第一NAND电路，多个第二NAND电路，以及多个反相器。像素区域内提供的多条源极信号线分别连接于多个门闩电路，并且由最后一级的反相器输出测试输出信号。

Description

测试电路及具有该测试电路的显示装置
技术领域
本发明涉及一种显示装置中所提供的测试电路，该显示装置具有其内象素以矩阵形式排列的象素区域，并且涉及该显示装置的一种测试方法。
背景技术
近些年来，显示装置，诸如液晶显示器(LCD)和场致发光(EL)显示器，已经提高了屏幕尺寸和分辨率，并且已经通过集成象素部分和外围电路开发了高度集成电路，用以控制同一基板上的象素部分。
如果由于制造步骤中的形状缺陷、静电放电损坏(ESD)或类似损坏造成对元件的损坏，显示装置本身就不能正常运行，因而应该通过质量控制将其去除。通常，显示装置的质量控制由图14A中所示的模块1200来完成，该模块通过将相对基板1202附着在TFT基板1201上而完成，TFT基板上形成源极驱动器1203、栅极驱动器1204、象素区域1205、信号输入端1206等等。然后，如图14B中所示，利用夹具或类似方法将信号输入到模块1200，图像(测试图案1212以及类似图案)实际显示出来，从而通过观察屏幕确定缺陷存在与否。
然而，这样的方法存在这样的缺点，即当显示装置基本上完成如模块1200的状态时测试该显示装置，因而确定为有缺陷的模块花费太多。换句话说，因为由电路故障所致的缺陷仅仅由TFT基板1201引起，所以不需附着相对基板1202以及其他类似的步骤。还有一种情况，其中只是生产基板(TFT基板)并将其作为半成品来运输，在上述基板上使用TFT以及类似元件形成象素部分和外围电路。然而在这种情况下，不能通过实际显示图像来完成质量控制，并且需要一种确定TFT基板上的电路运行是否正常的手段。
图13表示了为获得这样的质量控制的结构的示例。在基板上形成数字源极驱动器18，栅极驱动器5，以矩阵形式布置象素3的象素区域，具有驱动电路30、模拟开关25、测试线27、测试端28及其他元件的测试电路，其中数字源极驱动器18具有移位寄存器(SR)、NAND电路、门闩电路、D/A转换器(DAC)等。
在图13所示的显示装置中，每条栅极信号线6控制连接于其上的象素，视频信号输入到数字源极驱动器18，输出到源极信号线9，并写入每个象素。
在该测试电路中，模拟开关25由驱动电路30控制，当视频信号写入象素时保持的电荷通过测试线27输出到测试端28，从而确定对象素的写入是好还是坏(见专利文件1)。还有另一种测试方法，其中为每一条源极信号线9提供测试衬垫，并且通过向每一个衬垫施加探测器来测试输出(见专利文件2)。
如在TFT基板附着到相对基板之前执行测试方法，有一种方法，其中提供测试电容器以与象素部分内的驱动TFT的漏极区域相连接，检查测试电容器的充电和放电以确定驱动TFT是否正常运行(见专利文件3)。如另一种方法，来自线圈的电磁感应用于驱动元件基板上的电路，该电路内产生的电磁波或电场被监控(见专利文件4和5)。
[专利文件1]日本已公开专利No.2002-116423
[专利文件2]日本专利No.2618042号
[专利文件3]日本已公开专利No.2002-032035
[专利文件4]日本已公开专利No.2002-350513
[专利文件5]日本已公开专利No.2003-031814
发明内容
然而，前述专利文件披露的方法存在这样的问题，即具有高分辨率和大屏幕的显示装置的检测通过量显著下降，驱动电路30或类似电路的控制是必不可少的，这就导致了基板上的测试电路所占面积的增加。特别是，如专利文件1中披露的方法对于高分辨率的显示装置不适用。
考虑到前述的问题，本发明提供一种能够非常精确的确定电路运行、行缺陷以及存在缺陷的点的测试电路和测试方法。
本发明利用下面的措施解决前述的问题。
使用探测器测试输出到信号线的每个信号是不现实的，因为信号线的数目随着更高分辨率而增加。根据本发明，所有级的信号线的输出被输入到测试电路并且在所输入的信号中仅对与特定图案对应的输出进行测量。
如果一条信号线的输出不正确，则获得不同于前述的一个输出的输出。因此，能够通过测量一个或多个输出并将它们与正常获得的输出进行比较来确定缺陷的存在与否以及存在缺陷的点。
根据本发明，一种具有布置成矩阵形式的多个象素和用以输入视频信号至多个象素的每一个的多条源极信号线的显示装置的测试电路，包括多个移位寄存器，多个门闩电路，多个第一NOR电路，多个第二NOR电路，多个NAND电路，多个第二NAND电路，以及多个反相器，其中多个移位寄存器彼此串连，多个移位寄存器分别电连接于多个门闩电路，多个第一NOR电路的第一输入端分别电连接于多个移位寄存器，多个第一NOR电路的第二输入端分别电连接于多个门闩电路，多条源极信号线分别电连接于多个门闩电路，多个第二NOR电路彼此并联，多个第二NOR电路分别电连接于多个第一NOR电路，多个第一NAND电路彼此并联，多个第一NAND电路分别电连接于多个第二NOR电路，多个第一NAND电路分别电连接于多个第二NAND电路，在串连的多个第二NAND电路中，第一级的NAND电路的第二输入端电连接于电源，多个反相器的输入端电连接于多个第二NAND电路的输出端，多个反相器的输出端电连接于多个第二NAND电路的输入端，该多个第二NAND电路不同于与多个反相器的输入端连接的多个第二NAND电路，以及最后一级的反相器的输出端电连接于测试输出端。本发明还包括具有该测试电路的基板以及具有该测试电路的显示装置。
根据本发明，一种显示装置的测试方法具有利用前述的显示装置的测试电路输入测试信号到显示装置、以输出测试输出信号到测试输出端的步骤。
通过检查由本发明的测试方法获得的测试输出，能够确定存在缺陷的点。
图11A表示前述的测试电路。测试电路1102与象素TFTs同时形成在基板上，并安装在面板的外侧。为每条源极信号线提供测试衬垫，并为每个测试衬垫提供探测器1101。每条源极信号线穿过象素区域、垂直于面板的外侧延伸，从而电连接于测试电路。此时相对基板不附着于该面板，在测试完成后通过汽相沉积或类似方法将其附着。该测试电路能够在测试后分离，不影响面板尺寸。
即使如图11B所示不提供驱动电路，如果每条源极信号线通过象素部分电连接于测试电路1113，也能够完成测试。不同于用以输入的探测器1111，探测器1112可以用作测试电路的输出端。此外，即使当在测试电路与象素部分之间以将象素部分夹设在两个驱动电路中间的结构提供驱动器电路，只要源极信号线连接于测试电路，就能够完成测试。
在根据本发明的显示装置的测试方法中，用作测试视频信号的是使得象素部分内提供的源极信号线的输出信号在所有级内为高电平或低电平的视频信号。
根据本发明，当完成TFT基板时，不需观察和检查实际测试图案显示，就能够测试显示装置。而且，能够非常精确的确定存在缺陷的点，这使得能够进行有效的质量控制。例如，在由于外部杂质引起的电线或类似物之间的短路的情况下，能够立即确定存在缺陷的点，并且由于TFT基板是暴露的，因此能够去除杂质。
特别的，能够确定各种不同种类的显示装置，诸如LCD、EL显示器以及等离子体显示器中的电路是否正常运行，其中每个显示装置使用接收数字视频信号并且输出数字视频信号到源极信号线的驱动器。此外，不管源极信号线的数目，只是通过检查测试输出端的输出信号为高电平或低电平，就能够立即确定所有级内缺陷是否存在以及是否存在有缺陷的点。这样，本发明的测试方法对于用于具有大屏幕和高分辨率面板的显示装置是有效的。
根据前述的测试方法，在采用行顺序数字驱动系统的显示装置中，不需检查源极信号线的所有输出或连接于源极信号线的测试电路的所有输出，仅通过检查连接于最后一级的测试电路的测试输出端的输出信号，就能够在所有级内确定缺陷是否存在以及是否存在有缺陷的点。即使当源极信号线的数目随着分辨率和屏幕尺寸的增加而增加时，也能够以非常高的生产量完成测试。
附图说明
图1A和1B是表示本发明的一个实例模式的图。
图2是源极驱动器的时序图。
图3是正常运行中的时序图。
图4是故障模式A中的时序图。
图5是故障模式B中的时序图。
图6是故障模式C中的时序图。
图7是故障模式D中的时序图。
图8是故障模式E中的时序图。
图9是故障模式F中的时序图。
图10是故障模式G中的时序图。
图11A和11B是分别表示本发明模块和使用探测器的质量控制的示意图。
图12A至12H是分别表示具有本发明显示装置的电子设备的示意图。
图13是表示具有传统测试电路的显示装置的结构图。
图14A是表示传统模块的示意图，图14B是表示使用探测器的传统质量控制的示意图。
具体实施方式
[实施方式1]
图1A表示了本发明的一个实例。源极驱动器101、栅极驱动器102、象素区域106、测试电路、以及测试输出端107形成在基板上。象素区域106包括布置成矩阵形式的多个象素105，每个象素由源极信号线103和栅极信号线104控制。
在源极驱动器101中，当时钟信号(SCK)和起动脉冲(SSP)输入到SR和NAND电路时，SR和NAND电路顺序输出采样脉冲。然后，在电平转换器(lever shifter)和缓冲器中实现振幅的转换或放大，同时对视频信号(数据)进行采样从而顺序输出到源极信号线(S1至Sn)。
在栅极驱动器102中，当时钟信号(GCK)和起动脉冲(GSP)输入到SR和NAND电路时，由SR和NAND电路顺序输出行选择脉冲。然后，在电平转换器和缓冲器中实现振幅的转换或放大，从而顺序选择栅极信号线(G1至Gm)。
图1B表示测试电路111的结构。在测试电路111中，多个移位寄存器112与多个门闩电路113分别连接，源极信号线103与门闩电路113分别连接，多个移位寄存器112和多个门闩电路113与多个第一NOR电路114分别连接，多个第一NOR电路114和下一级的多个第一NOR电路与多个第二NOR电路115分别连接，多个第二NOR电路115和下一级的多个第二NOR电路与多个第一NAND电路116分别连接，多个第一NAND电路116和下一级的多个第一NAND电路与多个第二NAND电路117分别连接，多个第二NAND电路117通过多个反相器118串连，来自最后一级的信号输出到测试输出端107。
当时钟信号(CCK)、反相时钟信号(CCKB)、以及启动脉冲(CSP)输入到测试电路中的每个移位寄存器112时，测试电路中的每个移位寄存器112顺序输出脉冲。
测试电路中的门闩电路113与移位寄存器112分别连接。每条源极信号线103与一个计时反相器直接连接并通过反相器与另一个计时反相器连接，该反相器的位置在奇数级和偶数级内是反向的。
特别的，第m级(1＜m＜n，m和n是自然数)的门闩电路113连接于作为第m级的移位寄存器112的输出的扫描脉冲并且连接于源极信号线(Sm)。第m级的第一NOR电路114的第一输入端连接于第m级的门闩电路113的输出端，而第m级的第一NOR电路114的第二输入端连接于第m级的移位寄存器112的输出端，该移位寄存器连接于与第一输入端连接的门闩电路。第m级的第二NOR电路115的第一输入端连接于第m级的第一NOR电路114的输出端，而第m级的第二NOR电路115的第二输入端连接于下一级，也就是第(m+1)级的第一NOR电路的输出端。第m级的第一NAND电路116的第一输入端连接于第m级的第二NOR电路115的输出端，而第m级的第一NAND电路116的第二输入端连接于第(m+1)级的第二NOR电路的输出端。第一级的第二NAND电路120的第一输入端连接于电源(VDD)，而其第二输入端连接于第一级的第一NAND电路119的输出端，第一级的第二NAND电路120的输出端连接于第一级的反相器121的输入端。在第二级或后面的级中，例如在第k级(2＝k＝n，k是自然数)中，第k级的第二NAND电路的第一输入端连接于第(k-1)级的反相器118的输出端，第k级的第二NAND电路的第二输入端连接于第k级的第一NAND电路的输出端，第k级的第二NAND电路的输出端连接于第k级的反相器的输入端。第k级的反相器的输出端连接于第(k+1)级的第二NAND电路的第一输入端。来自最后一级的反相器的信号输出到测试输出端107。
下面，通过利用作为采用了行顺序数字驱动系统的源极驱动器的示例，描述实际的测试步骤。
为了完成测试，运行源极驱动器101。源极驱动器101可以与正常图像显示相同的方式运行；然而，为使所有源极信号线的输出为高电平或低电平，输入视频信号。
图2是源极驱动器101的采样时序图，下面描述其运行情况。在图2中，时钟信号(SCK)、起动脉冲(SSP)、闩脉冲(SLAT)以及数字视频信号(数据)显示为输入信号，第一至第三级以及最后一级的采样脉冲(SROut1至SROut3，以及SROut最后)以及源极信号线输出(SLine)显示为输出信号。
首先，描述第一行周期(周期1)。移位寄存器根据时钟信号和起动脉冲201操作，并顺序输出采样脉冲205。采样脉冲205对数字视频信号取样以便将数据保存在门闩电路内。
值得注意的是，在第一行周期内，数字视频信号207均为高电平。
当完成对最后一级的数字视频信号的取样后接着输入闩脉冲203，门闩电路中保存的数据同时地输出到源极信号线。此时源极信号线的输出也保存在门闩电路中，直到下一个闩脉冲204输入。
此时，源极信号线的输出在所有级(210)内为高电平。
然后，起动第二行周期(周期2)。与第一行周期类似的，根据时钟信号和起动脉冲202顺序输出取样脉冲206，并对数字视频信号取样。
值得注意的是，在第二行周期内，数字视频信号208均为低电平。
当输入闩脉冲204时，保存在门闩电路中的数据同时地输出到源极信号线。此时，源极信号线的输出在所有级(211)内为低电平。
描述测试电路的运行等情况。在周期210内，高电平信号输出到所有级内的源极信号线。同时，在周期211内，低电平信号输出到所有级内的源极信号线。如图3中所示，控制数字视频信号，使得源极信号线(SLine)的每个电平具有相同时间周期。特别的，与源极信号线具有相同电平的时钟信号(CCK)，以及作为时钟信号的反相信号的反相时钟信号(CCKB)输入到测试电路中的移位寄存器112。此外，具有与时钟信号的一个周期相同脉宽的起动脉冲信号(CSP)301输入到移位寄存器。
如图3中所示，连接于移位寄存器的门闩电路113的输出脉冲(LATOut1至LATOut3，以及LATOutn)延迟时钟信号的半个周期，门闩电路113与移位寄存器以相同的方式运行。来自第一级的输出302从CSP延迟时钟信号的一个周期，第二级或后面级的输出依次延迟半个周期(a)。
与测试电路中的第二NAND电路117输出端连接的反相器118的每个输出脉冲(INVOut1至INVOut3，以及INVOutn)在低电平周期的级每次增加时，加长时钟信号的半个周期(a)了。因此，来自第n级的、输出到测试输出端107的输出脉冲(INVOutn)的低电平周期等于a×n。
此时的测试输出端的状态为正常测试输出，其中源极信号线的输出在所有级内交替为高电平和低电平，且每个周期的长度相同。
在这里假定下列种类的故障模式A至F。
A：源极信号线(S4)的输出固定为高电平。
B：源极信号线(S4)的输出固定为低电平。
C：源极信号线(S4)的输出转变为标准电平。
D：源极信号线(S3和S5)的输出固定为高电平。
E：源极信号线(S2)的输出固定为高电平，同时源极信号线(Sn，n是偶数)的输出固定为低电平。
F：源极信号线(S2)的输出固定为低电平，同时源极信号线(Sn，n是偶数)的输出转变为标准电平。
G：源极信号线(S2)的输出固定为低电平，同时源极信号线(S3)的输出固定为高电平。
这些故障模式能够通过由于蚀刻缺陷所致的例如源极信号线和电源线或类似线之间的短路，或者通过制造步骤中的静电放电损坏所致的元件损坏所引起的电路故障而造成。下面描述在每个故障模式A至G中测试电路的运行。
图4是故障模式A的时序图，在故障模式A中，不管数字视频信号如何，源极信号线(S4)固定于高电平。在这种情况下，由第四级的门闩电路113输出固定于低电平的输出信号(LATOut4)401。参考第四级的反相器118的输出信号(INVOut4)，如果用时钟信号的半个周期分隔，则低电平周期内的第四输出信号402就变为高电平。在测试输出端(INVOutn)107的输出信号中，只有第四输出信号403在低电平周期(a×n)内变为高电平；因此，确定第四源极信号线(S4)有缺陷。
图5是故障模式B的时序图，在故障模式B中，不管数字视频信号如何，源极信号线(S4)固定于低电平。在这种情况下，第四级的门闩电路113输出具有与由移位寄存器112输入的脉冲相同波形的输出信号(LATOut4)501。参考第四级的反相器118的输出信号(INVOut4)，如果用时钟信号的半个周期分隔，低电平周期内的第四输出信号502变为高电平。在测试输出端(INVOutn)107的输出信号中，只有第四输出信号503在低电平周期(a×n)内变为高电平；因此，确定第四源极信号线(S4)有缺陷。
图6是故障模式C的时序图，在故障模式C中，源极信号线(S4)的输出信号转变为数字视频信号。在这种情况下，第四级的门闩电路113输出具有与由移位寄存器112输入的脉冲相同波形的输出信号(LATOut4)601。参考第四级的反相器118的输出信号(INVOut4)，如果用时钟信号的半个周期分隔，低电平周期内的第四输出信号602成为高电平。在测试输出端(INVOutn)107的输出信号中，只有第四输出信号603在低电平周期(a×n)内变为高电平；因此，确定第四源极信号线(S4)有缺陷。
上面描述的是在所有源极信号线中只有一条源极信号线有缺陷的情况。故障模式D至F表示了多条源极信号线有缺陷的情况。
图7是故障模式D的时序图，在故障模式D中，不管数字视频信号如何，两条源极信号线(S3和S5)固定于高电平。在这种情况下，第三级的门闩电路113输出具有与由移位寄存器112输入的脉冲相同波形的输出信号(LATOut3)701。参考第三级的反相器118的输出信号(INVOut3)，如果用时钟信号的半个周期分隔，低电平周期内的第三输出信号703成为高电平。类似的，第五级的门闩电路113输出具有与由移位寄存器112输入的脉冲相同波形的输出信号(LATOut5)702。参考第五级的反相器118的输出信号(INVOut5)，如果用时钟信号的半个周期分隔，低电平周期内的第五输出信号704变为高电平。在测试输出端(INVOutn)107的输出信号中，第三输出信号705和第五输出信号706在低电平周期(a×n)内变为高电平；因此，确定第三和第五源极信号线(S3和S5)有缺陷。以这种方式，即使多条源极信号线有缺陷，也能精确地确定有缺陷的点。
图8是故障模式E的时序图，在故障模式E中，不管数字视频信号如何，源极信号线(S2)固定于高电平，而源极信号线(Sn)固定于低电平。在这种情况下，第二级的门闩电路113输出固定于低电平的输出信号801。参考第二级的反相器118的输出信号(INVOut2)，如果用时钟信号的半个周期分隔，低电平周期内的第二输出信号803变为高电平。类似的，第n级的门闩电路113输出具有与由移位寄存器112输入的脉冲相同波形的输出信号(LATOutn)802。在测试输出端(INVOutn)107的输出信号中，第二输出信号804和第n输出信号805在低电平周期(a×n)内变为高电平；因此，确定第二和第n源极信号线(S2和Sn)为有缺陷。以这种方式，即使多条源极信号线在不同方面有缺陷，也能够在不干扰彼此的测试输出信号的情况下精确地确定有缺陷的点。
图9是故障模式F的时序图，在故障模式F中，不管数字视频信号如何，源极信号线(S2)固定于低电平，同时源极信号线(Sn)的输出信号转变为数字视频信号。在这种情况下，第二级的门闩电路113输出具有与由移位寄存器112输入的脉冲相同波形的输出信号(LATOut2)901。参考第二级的反相器118的输出信号(INVOut2)，如果用时钟信号的半个周期分隔，低电平周期内的第二输出信号903变为高电平。类似的，第n级的门闩电路113输出具有与由移位寄存器112输入的脉冲相同波形的输出信号(LATOutn)902。在测试输出端(INVOutn)107的输出信号中，第二输出信号904和第n输出信号905在低电平周期(a×n)内变为高电平；因此，确定第二和第n源极信号线(S2和Sn)为有缺陷。以这种方式，即使多条源极信号线在不同方面有缺陷，也能够在不干扰彼此的测试输出信号的情况下精确地确定有缺陷的点。
图10是故障模式G的时序图，在故障模式G中，不管数字视频信号如何，源极信号线(S2)固定于低电平，而不管数字视频信号如何，源极信号线(S3)固定于高电平。在这种情况下，第二级的门闩电路113输出具有与由移位寄存器112输入的脉冲相同波形的输出信号(LATOut2)1001。参考第二级的反相器118的输出信号(INVOut2)，如果用时钟信号的半个周期分隔，低电平周期内的第二输出信号1003变为高电平。类似的，第三级的门闩电路113输出具有与由移位寄存器112输入的脉冲相同波形的输出信号(LATOut2)1002。参考第三级的反相器118的输出信号(INVOut3)，如果用时钟信号的半个周期分隔，低电平周期内的第三输出信号1004变为高电平。在测试输出端(INVOutn)107的输出信号中，第二和第三输出信号1005在低电平周期(a×n)内变为高电平；因此，确定第二和第三源极信号线(S2和S3)有缺陷。以这种方式，即使彼此邻近的源极信号线有缺陷，也能够在不干扰彼此的测试输出信号的情况下精确地确定有缺陷的点。
如上所阐明的，根据本发明的测试电路，对于各种不同的故障模式，能够非常精确地确定缺陷是否存在以及是否存在有缺陷的点。此外，能够确定各种不同种类的显示装置，诸如LCD、EL显示器以及等离子体显示器中的电路是否运行正常，这些显示装置中的每一个都使用接收数字视频信号并且输出数字视频信号到源极信号线的驱动器。
对于显示装置的实际运行，图1A和1B中所示的测试电路不是必需的。因而，当形成象素区域并将基板切割为期望的尺寸作为成品模块时，可以将测试电路分离。
[实施方式2]
通过使用本发明的测试电路的缺陷测试确定为无缺陷的的显示装置，或通过在此测试后的改进步骤确定为无缺陷的显示装置，可以应用于各种电子设备，诸如照相机(摄像机，或数码相机)、护目镜式显示器(头戴式显示器)、导航系统、个人计算机、游戏机、便携式信息终端(移动计算机、移动电话、移动游戏机、或电子词典)、以及提供有记录介质的图像再现装置(特别的，提供有能够显示数字视频光盘(DVD)的显示器的装置)。这些电子设备的详细示例在图12A至12H中显示。值得注意的是，虽然如在实施方式1中所描述的测试电路可分离，但是也可在显示部分提供该测试电路。
图12A表示显示装置，其具有外壳13001、支撑底座13002、显示部分13003、扬声器部分13004、视频输入端13005等。本发明的显示装置能够应用于显示部分13003。值得注意的是，显示装置包括所有用于显示信息的显示装置，诸如个人计算机、TV广播接收器以及广告显示器。
图12B表示数码照相机，其具有主体13101、显示部分13102、图像接收部分13103、操作键13104、外部连接部分13105、快门13106等。本发明的显示装置能够应用于显示部分13102，从而完成数码照相机。
图12C表示笔记本个人计算机，其具有主体13201、外壳13202、显示部分13203、键盘13204、外部连接部分13205、指示鼠标13206等。本发明的显示装置能够应用于显示部分13203。
图12D表示移动计算机，其具有主体13301、显示部分13302、开关13303、操作键13304、红外端口13305等。本发明的显示装置能够应用于显示部分13302。
图12E表示提供有记录介质的便携式图像再现装置(特别的，DVD再现装置)，其具有主体13401、外壳13402、显示部分A 13403、显示部分B 13404、记录介质(诸如DVD)读取部分13405、操作键13406、扬声器部分13407等。显示部分A 13403主要显示图像信息，而显示部分B 13404主要显示字符信息和操作信息。本发明的显示装置能够应用于显示部分A 13403和显示部分B13404。值得注意的是，提供有记录介质的图像再现装置包括家用游戏机等。
图12F表示护目镜式显示器(头戴式显示器)，其具有主体13501、显示部分13502、臂部13503等。本发明的显示装置能够应用于显示部分13502。
图12G表示摄像机，其具有主体13601、显示部分13602、外壳13603、外部连接部分13604、远端控制接收部分13605、图像接收部分13606、电池13607、音频输入部分13608、操作键13609、目镜部分13610等。本发明能够应用于显示部分13602，从而完成摄像机。
图12H表示移动电话，其具有主体13701、外壳13702、显示部分13703、音频输入部分13704、音频输出部分13705、操作键13706、外部连接部分13707、天线13708等。本发明的显示装置能够应用于显示部分13703。
本申请基于2004年12月6日在日本专利局申请的No.2004-353292号日本专利申请，其全部内容在此结合作为参考。

Claims (15)

1、一种用于显示装置的测试电路，该显示装置包含布置成矩阵形式的多个象素和用于输入视频信号至该多个象素中的每一个的多条源极信号线，所述测试电路包含：
多个移位寄存器；
多个门闩电路；
多个第一NOR电路；
多个第二NOR电路；
多个第一NAND电路；
多个第二NAND电路；以及
多个反相器，
其中多个移位寄存器彼此串连；
其中多个移位寄存器分别电连接于多个门闩电路；
其中多个第一NOR电路的第一输入端分别电连接于多个移位寄存器；
其中多个第一NOR电路的第二输入端分别电连接于多个门闩电路；
其中多条源极信号线分别电连接于多个门闩电路；
其中多个第二NOR电路彼此并联；
其中多个第二NOR电路的输入端分别电连接于多个第一NOR电路的输出端；
其中多个第一NAND电路彼此并联；
其中多个第一NAND电路的输入端分别电连接于多个第二NOR电路的输出端；
其中多个第一NAND电路的输出端分别电连接于多个第二NAND电路的第一输入端；
其中在串连的多个第二NAND电路中，第一级的NAND电路的第二输入端与电源电连接；
其中多个反相器的输入端电连接于多个第二NAND电路的输出端；
其中多个反相器的输出端电连接于下一级的多个第二NAND电路的第二输入端；以及
其中最后一级的反相器的输出端电连接于测试输出端。
2、包含根据权利要求1的测试电路的显示装置，其中测试电路与多个象素形成在同一基板上。
3、根据权利要求1的用于显示装置的测试电路，其中多个移位寄存器依据时钟信号、反相时钟信号和起动脉冲的输入，顺序输出脉冲。
4、根据权利要求1的用于显示装置的测试电路，其中多条源极信号线中的每一条直接连接于一个计时反相器，并且通过在多个门闩电路的每一个中的反相器连接于另一个计时反相器。
5、根据权利要求4的用于显示装置的测试电路，其中多个门闩电路的奇数级内的反相器的位置与多个门闩电路的偶数级内的反相器的位置是反向的。
6、根据权利要求1的用于显示装置的测试电路，其中测试电路安装在面板的外侧。
7、根据权利要求1的用于显示装置的测试电路，其中测试电路能够在测试后被分离。
8、根据权利要求1的用于显示装置的测试电路，其中通过检查连接于最后一级的测试电路的测试输出端的输出信号，能够确定所有级内的有缺陷的点。
9、一种用于利用数字视频信号显示图像的显示装置的测试电路，所述测试电路包含：
多个移位寄存器；
多个门闩电路；
多个第一NOR电路；
多个第二NOR电路；
多个第一NAND电路；
多个第二NAND电路；以及
多个反相器，
其中多个移位寄存器彼此串连；
其中多个移位寄存器分别电连接于多个门闩电路；
其中多个第一NOR电路的第一输入端分别电连接于多个移位寄存器；
其中多个第一NOR电路的第二输入端分别电连接于多个门闩电路；
其中多条源极信号线分别电连接于多个门闩电路；
其中多个第二NOR电路彼此并联；
其中多个第二NOR电路的输入端分别电连接于多个第一NOR电路的输出端；
其中多个第一NAND电路彼此并联；
其中多个第一NAND电路的输入端分别电连接于多个第二NOR电路的输出端；
其中多个第一NAND电路的输出端分别电连接于多个第二NAND电路的第一输入端；
其中在串连的多个第二NAND电路中，第一级的NAND电路的第二输入端与电源电连接；
其中多个反相器的输入端电连接于多个第二NAND电路的输出端；
其中多个反相器的输出端电连接于下一级的多个第二NAND电路的第二输入端；以及
其中最后一级的反相器的输出端电连接于测试输出端。
10、根据权利要求9的用于显示装置的测试电路，其中多个移位寄存器依据时钟信号、反相时钟信号和起动脉冲的输入，顺序输出脉冲。
11、根据权利要求9的用于显示装置的测试电路，其中多条源极信号线中的每一条直接连接于一个计时反相器，并且通过在多个门闩电路的每一个中的反相器连接于另一个计时反相器。
12、根据权利要求11的用于显示装置的测试电路，其中在多个门闩电路的奇数级内的反相器的位置与在多个门闩电路的偶数级内的反相器的位置是反向的。
13、根据权利要求9的用于显示装置的测试电路，其中测试电路安装在面板的外侧。
14、根据权利要求9的用于显示装置的测试电路，其中测试电路能够在测试后被分离。
15、根据权利要求9的用于显示装置的测试电路，其中通过检查连接于最后一级的测试电路的测试输出端的输出信号，能够确定所有级内的有缺陷的点。
CNB2005101363817A 2004-12-06 2005-12-06 测试电路及具有该测试电路的显示装置 Expired - Fee Related CN100517432C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004353292 2004-12-06
JP2004353292 2004-12-06

Publications (2)

Publication Number Publication Date
CN1801264A CN1801264A (zh) 2006-07-12
CN100517432C true CN100517432C (zh) 2009-07-22

Family

ID=36654713

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101363817A Expired - Fee Related CN100517432C (zh) 2004-12-06 2005-12-06 测试电路及具有该测试电路的显示装置

Country Status (3)

Country Link
US (1) US7518602B2 (zh)
KR (1) KR101109645B1 (zh)
CN (1) CN100517432C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10227332A1 (de) * 2002-06-19 2004-01-15 Akt Electron Beam Technology Gmbh Ansteuervorrichtung mit verbesserten Testeneigenschaften
US7205986B2 (en) * 2002-12-18 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Image display device and testing method of the same
JP4624109B2 (ja) * 2003-03-25 2011-02-02 株式会社半導体エネルギー研究所 半導体装置の検査回路
JP4600147B2 (ja) * 2005-05-20 2010-12-15 エプソンイメージングデバイス株式会社 検査回路、電気光学装置および電子機器
KR100812023B1 (ko) * 2006-08-23 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 모기판
KR100732819B1 (ko) * 2006-08-30 2007-06-27 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 모기판
BRPI1011007A2 (pt) * 2009-06-09 2016-08-09 Sharp Kk dispositivo eletrônico
KR20140042484A (ko) * 2012-09-28 2014-04-07 삼성디스플레이 주식회사 표시 장치
KR102270632B1 (ko) * 2015-03-04 2021-06-30 삼성디스플레이 주식회사 표시 패널, 표시 장치 및 표시 패널의 구동 방법
CN105527558B (zh) * 2015-09-14 2019-01-11 杭州长川科技股份有限公司 测试系统的坐标图形显示单元及其显示方法
CN106782252B (zh) * 2017-02-13 2019-11-26 武汉华星光电技术有限公司 阵列基板行驱动电路的检测装置及方法
CN107967907B (zh) 2018-01-18 2021-03-09 京东方科技集团股份有限公司 反相电路、驱动方法、阵列基板、检测方法及显示装置
US20210215773A1 (en) * 2018-05-23 2021-07-15 Sakai Display Products Corporation Connection system
CN112924848B (zh) * 2021-01-25 2023-09-01 英孚康（浙江）工业技术有限公司 一种提高fct测试平台安全性的方法和系统

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775891A (en) 1984-08-31 1988-10-04 Casio Computer Co., Ltd. Image display using liquid crystal display panel
JP2618042B2 (ja) 1989-06-15 1997-06-11 松下電子工業株式会社 画像表示装置の検査方法
JP2906073B2 (ja) 1990-04-26 1999-06-14 キヤノン株式会社 Ｄｃテスト用回路を含むｌｓｉ
US5068547A (en) 1990-09-05 1991-11-26 Lsi Logic Corporation Process monitor circuit
JPH0511027A (ja) * 1991-07-04 1993-01-19 Sharp Corp スキヤン回路を内蔵した集積回路
JPH05256914A (ja) 1992-03-12 1993-10-08 Toshiba Corp テスト回路
US5825204A (en) 1996-03-21 1998-10-20 Hashimoto; Masashi Apparatus and method for a party check logic circuit in a dynamic random access memory
US6265889B1 (en) * 1997-09-30 2001-07-24 Kabushiki Kaisha Toshiba Semiconductor test circuit and a method for testing a semiconductor liquid crystal display circuit
US6178532B1 (en) * 1998-06-11 2001-01-23 Micron Technology, Inc. On-chip circuit and method for testing memory devices
EP1030313B1 (en) 1999-02-16 2015-04-01 Fujitsu Semiconductor Limited Semiconductor device having test mode entry circuit
US6542391B2 (en) 2000-06-08 2003-04-01 Netlogic Microsystems, Inc. Content addressable memory with configurable class-based storage partition
JP2001215463A (ja) * 2000-02-02 2001-08-10 Seiko Epson Corp Ｌｃｄドライバのコモン出力設定回路及び設定方法並びにｌｃｄドライバ用半導体装置
JP5057613B2 (ja) 2000-04-27 2012-10-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US6747289B2 (en) 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US6762735B2 (en) 2000-05-12 2004-07-13 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device and method of testing the same
JP5041627B2 (ja) 2000-05-12 2012-10-03 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電子機器
JP2002116423A (ja) 2000-10-10 2002-04-19 Sharp Corp 液晶表示装置とその検査方法
US6850080B2 (en) 2001-03-19 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
SG142160A1 (en) 2001-03-19 2008-05-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4255645B2 (ja) 2001-03-19 2009-04-15 株式会社半導体エネルギー研究所 検査方法及び検査装置
JP2003013814A (ja) 2001-06-26 2003-01-15 Aisan Ind Co Ltd キャニスタ
US6573774B1 (en) 2002-03-25 2003-06-03 Aeroflex Utmc Microelectronic Systems, Inc. Error correcting latch
US7205986B2 (en) 2002-12-18 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Image display device and testing method of the same
JP4624109B2 (ja) 2003-03-25 2011-02-02 株式会社半導体エネルギー研究所 半導体装置の検査回路

Also Published As

Publication number Publication date
KR20060063737A (ko) 2006-06-12
CN1801264A (zh) 2006-07-12
KR101109645B1 (ko) 2012-01-31
US7518602B2 (en) 2009-04-14
US20060156111A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
CN100517432C (zh) 测试电路及具有该测试电路的显示装置
TW550411B (en) Liquid crystal display device
US8203519B2 (en) Image display device and testing method of the same
US10241145B2 (en) Gate driving circuit and method for detecting same, array substrate and display apparatus
JP3964337B2 (ja) 画像表示装置
JP4959974B2 (ja) アレイ基板及びこれを有する表示装置
US7554359B2 (en) Circuit for inspecting semiconductor device and inspecting method
US20070080913A1 (en) Display device and testing method for display device
US20100201668A1 (en) Gate Drive Circuit and Display Apparatus Having the Same
KR101509116B1 (ko) 표시 장치와 그 구동 장치 및 구동 방법
CN108648703B (zh) 显示面板和显示装置
JP4044020B2 (ja) 双方向シフトレジスタ、および、それを備えた表示装置
KR102417204B1 (ko) 표시장치 및 이의 구동 방법
JP4974517B2 (ja) 検査回路
JP4494001B2 (ja) 表示装置の検査方法
JP4559712B2 (ja) アレイ基板およびアレイ基板の検査方法
CN100526902C (zh) 半导体装置的检查电路及检查方法
US6363508B1 (en) Method for testing reflection LCD projector and display panel pixel area thereof
JPH04288588A (ja) アクティブマトリクス型液晶表示装置
CN115938271A (zh) 显示面板及其检测方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20171206

CF01 Termination of patent right due to non-payment of annual fee