JP4559712B2 - アレイ基板およびアレイ基板の検査方法 - Google Patents
アレイ基板およびアレイ基板の検査方法 Download PDFInfo
- Publication number
- JP4559712B2 JP4559712B2 JP2003166956A JP2003166956A JP4559712B2 JP 4559712 B2 JP4559712 B2 JP 4559712B2 JP 2003166956 A JP2003166956 A JP 2003166956A JP 2003166956 A JP2003166956 A JP 2003166956A JP 4559712 B2 JP4559712 B2 JP 4559712B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- output
- stage
- register circuit
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置を構成するアレイ基板と、このアレイ基板の検査方法に関する。
【０００２】
【従来の技術】
液晶表示装置は、ノート型パーソナルコンピュータ（ノートＰＣ）のディスプレイ部、携帯電話器のディスプレイ部、テレビジョン受像機のディスプレイ部など種々の個所に使用されている。液晶表示装置は、アレイ基板と、複数の画素電極に対向する対向電極を有した対向基板と、アレイ基板と対向基板との間に保持される液晶層を有する。
【０００３】
アレイ基板は、複数の走査線および複数の信号線がマトリクス状に形成され、走査線および信号線で囲まれた領域には画素が形成されている。この各画素は、走査線および信号線の交差部に配置されたスイッチング素子と、このスイッチング素子に接続された画素電極を含む。
【０００４】
アレイ基板のタイプとして、２つのタイプがある。即ち、スイッチング素子が、アモルファスシリコンの半導体薄膜を用いた薄膜トランジスタであるアレイ基板と、スイッチング素子が、ポリシリコンの半導体薄膜を用いた薄膜トランジスタであるアレイ基板とがある。ポリシリコンは、アモルファスシリコンより高いキャリア移動度を持つ。ここで、ポリシリコンタイプのアレイ基板では、画素電極用のスイッチング素子だけでなく、走査線及び信号線の駆動回路をアレイ基板に組み込むことができる。
【０００５】
上記のアレイ基板は、その製造過程において欠陥品を検出するために、検査工程を通ることになる。検査方法及び検査装置としては、特開平１１−２７１１７７号、特開２０００−３１４２、U.S.P.5,268,638 に開示された技術がある。
【０００６】
特開平１１−２７１１７７号は、アモルファスタイプのＬＣＤ基板の検査において、点欠陥検査プロセスに特徴を持たせた技術が開示されている。ここでは、ＬＣＤ基板の全面に直流成分の直射光を当て、アモルファスシリコン膜が光感応して導通状態となることを利用する。補助容量に蓄積された電荷のリーク量を検出することで、欠陥の状況を判断できる。特開２０００−３１４２に開示された技術では、電子ビームを画素電極に照射したとき、放出される２次電子は、薄膜トランジスタにかかっている電圧に比例することを利用している。U.S.P.5,268,638の技術でも、電子ビームを画素電極に照射したときに放出される２次電子を利用するものである。
【０００７】
【特許文献１】
特開平１１−２７１１７７号
【０００８】
【特許文献２】
特開２０００−３１４２
【０００９】
【特許文献３】
Ｕ．Ｓ．Ｐ． ５，２６８，６３８
【００１０】
【発明が解決しようとする課題】
ところで、液晶表示装置の用途としては、種々の形態がある。このために、走査線駆動回路による走査方向を順方向、逆方向切換えることができるような装置が要望される。たとえば、モニタとしての液晶表示装置を置く高さと視野角方向との関係で、観察者に見える画像が変化する場合がある。例えば、画像の明るさ、色合い、およびコントラストは、視角方向により変化してしまうことがある。
【００１１】
目線より低い位置に液晶表示装置を置くと、画像を正常に見られるが、目線より高い位置に置くと画像を正常に見られないことがある。このような場合は、パネルを１８０°回転させて逆方向走査を行うと画像が良く現われる。
【００１２】
そこでこの発明は、液晶表示装置の設計を工夫することにより、液晶表示装置の走査線駆動回路が順方向,逆方向いずれの方向にも動作するようにし、装置の用途を拡大することができ、かつ、製品検査においても信頼性の高い検査を実現し歩留まりの高い液晶表示装置を提供することができるアレイ基板およびアレイ基板の検査方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、この発明に係るアレイ基板は、複数の走査線と複数の信号線とが交差して配置された基板と、前記基板上に形成され、前記走査線と信号線との交差部近傍に配置されており、薄膜トランジスタを含む複数の画素部と、前記基板上に形成され、前記複数の走査線に接続された走査線駆動回路と、を備え、前記走査線駆動回路は、前記複数の走査線にそれぞれの出力部が接続された複数の双方向シフトレジスタ回路と、前記複数の双方向シフトレジスタ回路の初段の前にさらにバッファとして設けられ前記走査線には非接続である初段側検査用シフトレジスタ回路と、前記複数の双方向シフトレジスタ回路の最終段の次にさらにバッファとして設けられ前記走査線には非接続である最終段側検査用シフトレジスタ回路とを有し、前記初段側検査用シフトレジスタ回路の出力端と、前記最終段側検査用シフトレジスタ回路の出力端とがこの走査線駆動回路の検査用出力端子であり、前記最終段側検査用シフトレジスタ回路は、前記初段側検査用シフトレジスタ回路を介すること無しに前記初段に供給され前記複数の双方向シフトレジスタ回路により順方向へシフトされるスタートパルス信号を、シリアルアウト信号として出力させ、前記初段側検査用シフトレジスタ回路は、前記最終段側検査用シフトレジスタ回路を介すること無しに前記最終段に供給され前記複数の双方向シフトレジスタ回路により逆方向へシフトされるスタートパルス信号を、シリアルアウト信号として出力させることを特徴としている。
【００１４】
また、本発明の他の態様に係るアレイ基板の検査方法は、複数の走査線と複数の信号線とが交差して配置された基板と、前記基板上に形成され、前記走査線と信号線との交差部近傍に配置されており、薄膜トランジスタを含む複数の画素部と、前記基板上に形成され、前記複数の走査線に接続された走査線駆動回路と、を備え、前記走査線駆動回路は、前記複数の走査線にそれぞれの出力部が接続された複数の双方向シフトレジスタ回路と、前記複数の双方向シフトレジスタ回路の初段の前にさらにバッファとして設けられ前記走査線には非接続である初段側検査用シフトレジスタ回路と、前記複数の双方向シフトレジスタ回路の最終段の次にさらにバッファとして設けられ前記走査線には非接続である最終段側検査用シフトレジスタ回路とを有し、前記初段側検査用シフトレジスタ回路の出力端と、前記最終段側検査用シフトレジスタ回路の出力端とがこの走査線駆動回路の検査用出力端子であり、前記初段側検査用シフトレジスタ回路を介すること無しに前記複数の双方向シフトレジスタ回路の初段にスタートパルス信号を供給し、前記最終段側検査用シフトレジスタ回路の出力をシリアルアウト信号として検出し、又は、前記最終段側検査用シフトレジスタ回路を介すること無しに前記複数の双方向シフトレジスタ回路の最終段にスタートパルス信号を供給し、前記初段側検査用シフトレジスタ回路の出力をシリアルアウト信号として検出し、前記走査線駆動回路の動作状況を検査することを特徴としている。
【００１５】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
まず、本発明の前提となる技術を説明する。図１、図２に示すように、アレイ基板のタイプとして、アモルファスシリコンタイプのアレイ基板と、ポリシリコンタイプのアレイ基板とがある。ＸＧＡ（eXtended Graphics Array）を例にとると、アモルファスシリコンタイプのアレイ基板は、画素領域３０、および外付け回路接続用の約３０００個の端子からなるパッド群ＰＤａを有する。これに対しポリシリコンタイプのアレイ基板では、画素領域３０の他に全てのＸ、Ｙ座標の画素を駆動するための走査線駆動回路４０および信号線駆動回路５０が形成され、これらの回路は薄膜トランジスタ（以下、ＴＦＴ素子と称する）で構成されている。
【００１６】
したがって、パッド群ＰＤｐの端子数は走査線駆動回路４０および信号線駆動回路５０の入力分でよいため、合計で約３００個となる。本発明の対象とするのは、ポリシリコンタイプのアレイ基板と、この基板を検査する方法についてである。ここで、上記のアレイ基板は、その製造過程において、製品検査が必要であるが、これについては後述する。
【００１７】
図３、図４を参照して、ポリシリコンタイプのアレイ基板を有した液晶表示装置について説明する。ここで、ポリシリコンタイプのアレイ基板を、以下アレイ基板１０１として説明する。図３、図４に示すように、液晶表示装置は、アレイ基板１０１と、このアレイ基板に所定の隙間を保持して対向配置された対向基板１０２と、これら両基板に狭持された液晶層１０３とを備える。アレイ基板１０１および対向基板１０２は、スペーサとして柱状スペーサ１２７により所定の隙間を保持している。アレイ基板１０１および対向基板１０２の周縁部同士はシール材１６０で接合されており、シール材の一部に形成された液晶注入口１６１は封止材１６２で封止されている。
【００１８】
図５を参照して、アレイ基板１０１について詳述する。アレイ基板１０１上の画素領域３０には、複数の走査線Ｙ１、Ｙ２、…（以下、総称Ｙ）および複数の信号線Ｘ１、Ｘ２、…（以下、総称Ｘ）がマトリクス状に配置され、複数の補助容量線Ｃｓ１、Ｃｓ２、…（以下、総称Ｃｓ）が走査線Ｙと平行に延びている。
走査線および信号線で囲まれた領域には画素が形成されている。この各画素は、走査線Ｙおよび信号線Ｘの交差部に配置されたスイッチング素子としてＴＦＴ素子ＳＷと、このＴＦＴ素子に接続された画素電極Ｐを含む。更に、アレイ基板１０１は、複数の走査線を駆動する走査線駆動回路４０、複数の信号線を駆動する信号線駆動回路５０を有する。この実施の形態において、アレイ基板１０１は、走査線駆動回路４０を２つ設けた構成としている。
【００１９】
各ＴＦＴ素子ＳＷは、対応走査線Ｙを介して駆動された時に対応信号線Ｘの信号電圧を対応画素電極Ｐに印加する。走査線駆動回路４０および信号線駆動回路５０は、アレイ基板１０１の端部に隣接するとともに画素領域３０の外側領域に配置されている。また、走査線駆動回路４０および信号線駆動回路５０は、ＴＦＴ素子ＳＷと同様なポリシリコンの半導体膜を用いたＴＦＴ素子を利用して構成している。
【００２０】
また、アレイ基板１０１は、アレイ基板の一側に沿って並ぶとともに、走査線駆動回路４０および信号線駆動回路５０に接続される複数の端子からなるパッド群ＰＤｐを備えている。パッド群ＰＤｐは、それぞれ異なる信号を入力する他、検査用の信号を入出力するために用いられる。
【００２１】
図６を参照して、図５に示した走査線駆動回路４０をとり出して更に説明する。ここでは１つの走査線駆動回路４０を代表してその構成を説明する。走査線駆動回路４０は、画素領域３０につながる走査線Ｙ１、Ｙ２、…Ｙ７６８と接続された双方向シフトレジスタ回路ＳＲ１、ＳＲ２、…ＳＲ７６８、および走査線と接続されていない検査用シフトレジスタ回路ＳＲｔ１、ＳＲｔ２が配置されている。
【００２２】
各シフトレジスタ回路の入力ラインＡ、Ｂ、Ｃには、動作のタイミング信号となるクロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３が端子ｐＣＫ１、端子ｐＣＫ２、および端子ｐＣＫ３、並びにブロックＤ１を介して供給されている。ここで、ブロックＤ１および他のブロックＤ２は、保護ダイオードを意味し、これら保護ダイオードはアレイ基板上に一体的に形成されている。端子ｐＣＫ１、端子ｐＣＫ２、および端子ｐＣＫ３は、ＣＫ１およびＣＫ２のブロックＤ１につながっており、クロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３は、３個所から各シフトレジスタ回路に入力される。
【００２３】
双方向シフトレジスタ回路ＳＲ１ないしＳＲ３の入力ラインＡ、Ｂ、Ｃと、これら入力ラインに供給されるクロック信号の組み合わせはそれぞれ異なる。双方向シフトレジスタ回路ＳＲ１の入力ラインＡ、Ｂ、Ｃに同一のクロック信号が入力される構成とした双方向シフトレジスタ回路は、３ｎ＋１段目（ｎ＝１、２…）である。その他、双方向シフトレジスタ回路ＳＲ２と同一の構成とした双方向シフトレジスタ回路は、３ｎ＋２段目、双方向シフトレジスタ回路ＳＲ３と同一の構成とした双方向シフトレジスタ回路は、３ｎ＋３段目である。
【００２４】
順方向の走査の場合、双方向シフトレジスタ回路ＳＲ１ないしＳＲ７６８はクロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３に同期して、端子ｐＳＴを介して初段の双方向シフトレジスタ回路として双方向シフトレジスタ回路ＳＲ１の入力ラインＩＮＰにスタートパルス信号ＹＳＴＵが入力される。これにより、双方向シフトレジスタ回路ＳＲ１の出力ラインＯＵＴから出力される走査信号は、走査線Ｙ１に出力されるとともに、次段の双方向シフトレジスタ回路ＳＲ２の入力ラインＩＮＰに供給される。このように、スタートパルス信号ＹＳＴＵは、各双方向シフトレジスタ回路において、一段ずつ次段にシフトするとともに、各段に対応する走査線Ｙ１、Ｙ２、…に順次走査信号として出力する。検査用シフトレジスタ回路ＳＲｔ１には、クロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３に同期して、最終段の双方向シフトレジスタ回路ＳＲ７６８から出力される走査信号が入力され、端子ｐＳＲ１にはシリアルアウト信号ＹＴＳ１として出力される。
【００２５】
この実施の形態では、走査線駆動回路４０を構成する双方向シフトレジスタ回路ＳＲ１、ＳＲ２…の回路動作が正常であればシリアルアウト信号ＹＴＳ１が出力されるが、異常があればシリアルアウト信号は出力されないため、走査線駆動回路が正常に動作しているかどうか検査することができる。
【００２６】
一方、順方向とは逆の方向に走査する逆方向の走査の場合、双方向シフトレジスタ回路ＳＲ１ないしＳＲ７６８はクロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３に同期して、初段の双方向シフトレジスタ回路として双方向シフトレジスタ回路ＳＲ７６８の入力ラインＩＮＮにスタートパルス信号ＹＳＴＵが入力される。これにより、双方向シフトレジスタ回路ＳＲ７６８の出力ラインＯＵＴから出力される走査信号は、走査線Ｙ７６８に出力されるとともに、次段の双方向シフトレジスタ回路ＳＲ７６７の入力ラインＩＮＮに供給される。
【００２７】
このように、スタートパルス信号ＹＳＴＵは、各双方向シフトレジスタ回路において、一段ずつ次段にシフトするとともに、各段に対応する走査線Ｙ７６８、Ｙ７６７…に順次走査信号として出力する。検査用シフトレジスタ回路ＳＲｔ２には、クロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３に同期して、最終段の双方向シフトレジスタ回路ＳＲ１からスタートパルス信号ＹＳＴＵがシフトされ、端子ｐＳＲ２にはシリアルアウト信号ＹＴＳ２として出力される。なお、逆方向の走査の場合、上述した順方向の走査と同様にシリアルアウト信号ＹＴＳ２の出力により走査線駆動回路が正常に動作しているかどうか検査することができる。
【００２８】
上記のように、順方向の走査および逆方向の走査をする場合、最終段の双方向シフトレジスタ回路の次段に画素領域３０と接続されていない検査用シフトレジスタ回路ＳＲｔ１、ＳＲｔ２を設けているため、画素につながる走査線Ｙの負荷が増えることがない。
【００２９】
順方向の走査および逆方向の走査の何れかを選択する際は、端子ｐＰおよび端子ｐＮを介し、各シフトレジスタの入力ラインＰ、Ｎに入力される走査方向切り替え信号ＶＳＨＩＦＴＰ、ＶＳＨＩＦＴＮにより選択される。例えば、走査方向切り替え信号ＶＳＨＩＦＴＰをハイレベル、走査方向切り替え信号ＶＳＨＩＦＴＮをロウレベルとしたとき、順方向の走査が行われる。走査方向切り替え信号ＶＳＨＩＦＴＰをロウレベル、走査方向切り替え信号ＶＳＨＩＦＴＮをハイレベルとしたとき、逆方向の走査が行われる。
【００３０】
また、各双方向シフトレジスタ回路の入力ラインＹには、端子ｐＵを介してシャット信号ＹＳＨＵＴＵが入力される。このシャット信号ＹＳＨＵＴＵは、通常はハイレベルに設定されており、この信号をロウレベルにすることで、走査線駆動回路の出力ゲートは全段オフ状態となる。この様に、シャット信号ＹＳＨＵＴＵは電源投入時の過電流対策のための信号である。
【００３１】
上記した端子ｐＰ、端子ｐＮ、および端子ｐＵはＳＨ１のブロックＤ１につながっているため、走査方向切り替え信号ＶＳＨＩＦＴＰ、ＶＳＨＩＦＴＮ、およびシャット信号ＹＳＨＵＴＵは、２個所から各シフトレジスタ回路に入力される。
【００３２】
ここで、図６に示した端子ｐＣＫ１、端子ｐＣＫ２、端子ｐＣＫ３、端子ｐＳＴ、端子ｐＳＲ１、端子ｐＳＲ２、端子ｐＰ、端子ｐＮ、端子ｐＵは、パッド群ＰＤｐ（図５参照）を構成している。その他、パッド群ＰＤｐは、ハイレベルの電源電圧ＶＤＤ用の端子や、図示しないロウレベルの電源電圧ＶＳＳの端子を含む。なお、上記した端子ｐＳＴ、端子ｐＳＲ１、端子ｐＳＲ２は、検査用の端子である。
【００３３】
次に、図７を参照して、図６に示した双方向シフトレジスタ回路ＳＲ１、ＳＲ２、…ＳＲ７６８および検査用シフトレジスタ回路ＳＲｔ１、ＳＲｔ２の具体的な回路構成を説明する。上記各シフトレジスタ回路の回路構成は同一のため、双方向シフトレジスタ回路ＳＲ１を代表して説明する。
【００３４】
双方向シフトレジスタ回路ＳＲ１は、Ｐチャネルの第１トランジスタＴ１ないし第１８とランジスタＴ１８で構成されている。このうち、第１８トランジスタＴ１８は、オン状態のとき、出力ラインＯＵＴに、入力ラインＡに与えられるクロック信号ＹＣＫＵ１の信号レベルを導出することができる。また、第１７のトランジスタＴ１７はオン状態のとき出力ラインＯＵＴに電源電圧ＶＤＤに相当するハイレベル出力を導出することができる。
【００３５】
図８は、図７に示す双方向シフトレジスタ回路ＳＲ１の順方向の走査の場合の動作を説明するために示した。順方向走査の場合、入力ラインＮに入力される走査方向切り替え信号ＶＳＨＩＦＴＮはロウレベルであり、入力ラインＰに入力される走査方向切り替え信号ＶＳＨＩＦＴＰはハイレベルである。入力ラインＩＮＰ，ＩＮＮにはスタートパルスＹＳＴＵが供給されるが、順方向走査の場合は、ＩＮＰ側にスタートパルスが与えられ、ＩＮＮ側は固定のハイレベルである。
【００３６】
時点ｔ０から時点ｔ１の直前までは、入力ラインＩＮＰのスタートパルスはハイレベル、入力ラインＡ，Ｂ，ＣのクロックＹＣＫＵ１，ＹＣＫＵ２，ＹＣＫＵ３もハイレベルである。時点ｔ１から時点ｔ２直前までは、入力ラインＩＮＰのスタートパルス信号ＹＳＴＵがロウレベルになる。すると、第１トランジスタＴ１の出力部（ノードｎ１）はローベルとなり、第１４トランジスタＴ１４がオンする。ノードｎ１がロウレベルであるから、第５トランジスタＴ５はオンし、その出力部（ノードｎ２）には電源電圧ＶＤＤに相当するハイレベルの出力があらわれる。
【００３７】
ノードｎ２がハイレベルのとき、第１７トランジスタＴ１７はオフする。このとき、第１４トランジスタＴ１４はオン第１３トランジスタＴ１３もオンであるため、ノードｎ３はロウレベルとなる。このため、第１６トランジスタＴ１６は、オン状態であり、第１８トランジスタＴ１８もオン状態である。よって出力ラインＯＵＴには、入力ラインＡに供給されているクロック信号ＹＣＫＵ１のハイレベル信号電位が現われる。
【００３８】
時点ｔ２から時点ｔ３直前では、入力ラインＩＮＰのスタートパルス信号ＹＳＴＵがハイレベルになる。第１トランジスタＴ１の出力部（ノードｎ１）はハイレベルとなる。第１４トランジスタＴ１４はオフする。ノードｎ１がハイレベルになると、第５トランジスタＴ５はオフする。このとき、ノードｎ２は、クロック信号のハイレベルに相当する電位となる。このとき、第８トランジスタＴ８及び第１７トランジスタＴ１７はオフである。第１４トランジスタＴ１４はオフ、第１３トランジスタＴ１３はオンである。
【００３９】
このとき、ノードｎ３はブートストラップノードとなるため、ロウレベルよりも更に低電圧となる。この結果、第１８トランジスタＴ１８のゲートには閾値以上の低い電圧が印加され、出力ラインＯＵＴには、クロック信号ＹＣＫＵ１のハイレベルの信号電位がそのまま現われる。ブートストラップノードとは、そのノードの電位がフローティング状態にあり、かつそのノードには寄生容量（ここでは、トランジスタのゲート〜ソース・ドレイン容量）があり、その寄生容量先のノードの電位変動に伴い電位変動するようなノードをいう。
【００４０】
時点ｔ３〜時点ｔ４の直前まで、入力ラインＡのクロック信号ＹＣＫＵ１がロウレベルになる。すると、第１２トランジスタＴ１２がオンし、トランジスタＴ１７のゲートには、電源電圧ＶＤＤの相当する電位がかかる。このためにトランジスタＴ１７はオフ状態を維持する。このとき、ノードｎ３はロウレベルよりも更に低電圧となる。この結果、第１８トランジスタＴ１８には閾値以上の低い電圧が印加され、出力ラインＯＵＴには、第１８トランジスタＴ１８は、入力ラインＡのクロック信号ＹＣＫＵ１のロウレベルの信号電位を導出することができる。
【００４１】
ｔ４の時点では、クロック信号ＹＣＫＵ１がハイレベル、第１８トランジスタＴ１８は導通状態が維持され、出力ラインＯＵＴには、クロック信号ＹＣＫＵ１のハイレベルの信号電位が現われる。
【００４２】
上記のように、ｔ１の時点で与えられた、ロウレベルのスタートパルス信号が、ｔ３の時点で出力ラインＯＵＴから出力信号として現われるシフト動作が完了したことになる。双方向シフトレジスタ回路ＳＲ１の出力ラインＯＵＴの信号は、走査線Ｙ１に出力されるとともに次段の双方向シフトレジスタ回路ＳＲ２の入力ラインＩＮＰに入力される。
【００４３】
このように、スタートパルス信号ＹＳＴＵは、クロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３に同期して、双方向シフトレジスタ回路ＳＲ１ないしＳＲ７６８、および検査用シフトレジスタ回路ＳＲｔ１を１段ずつ順次シフトされる。
このとき、双方向シフトレジスタ回路ＳＲ１ないしＳＲ７６８の出力ラインＯＵＴからの出力信号は、各段に対応する走査線Ｙに出力され、検査用シフトレジスタ回路ＳＲｔ１の出力ラインＯＵＴからの出力信号はシリアルアウト信号ＹＳＴ１として端子ｐＳＲ１に出力される。ここで検査装置によりシリアルアウト信号ＹＳＴ１を検出すれば走査線駆動回路４０の動作状態を点検検査することができる。
【００４４】
次に、各双方向シフトレジスタ回路（図６参照）を逆方向に走査する場合の走査線駆動回路の動作を、図９のタイミングチャートに示す。この場合、入力ラインＮに入力される走査方向切り替え信号ＶＳＨＩＦＴＮはハイレベルであり、入力ラインＰに入力される走査方向切り替え信号ＶＳＨＩＦＴＰはロウレベルである。クロック信号ＹＣＫＵ１およびクロック信号ＹＣＫＵ３は、順方向の走査におけるクロック信号を入れ替えて入力される。そして、スタートパルス信号ＹＳＴＵを双方向シフトレジスタ回路ＳＲ７６８に入力し、検査用シフトレジスタ回路ＳＲｔ２からシリアルアウト信号ＹＴＳ２として出力する。このシリアルアウト信号ＹＴＳ２を検出することにより、走査線駆動回路４０の動作状態が検査される。
【００４５】
以上のように構成されたこの実施の形態に係るアレイ基板およびアレイ基板の検査方法によれば、走査線駆動回路４０は、順方向へのスタートパルスシフト動作の検査と逆方向へのスタートパルスシフト動作の検査を行うことができる構成である。これにより、双方向シフトレジスタ回路を用いた走査線駆動回路４０の動作テストを確実に行うことができ、アレイ基板の製品信頼性を向上することができる。このことは、用途に応じて走査方向を切り替えることができる液晶表示装置を得ることができ、その動作信頼性が向上することを意味する。また、液晶表示装置の多面的な利用方法が拡大し、製品価値を上げることができる。
【００４６】
液晶表示装置を置く高さと視角方向に関わらずに良好な画像を表示することができる。例えば、液晶表示装置を低い位置に置く場合、順方向の走査により画像を表示し、液晶表示装置を高い位置に置く場合、液晶表示装置を１８０°回転させて配置し、逆方向の走査をすることにより画像を表示することができる。この場合、液晶表示装置を置く高さに関わらずに画像を正常に見ることができる。その他、タブレットＰＣとして用いる場合、画面を回転させても、走査方向を切り替えることにより画像を正常に見ることができる。これにより、液晶表示装置の用途を拡大することができる。
【００４７】
また、順方向の走査において、検査用シフトレジスタ回路ＳＲｔ１の出力としてシリアルアウト信号ＹＴＳ１を、逆方向の走査において、検査用シフトレジスタ回路ＳＲｔ２の出力としてシリアルアウト信号ＹＴＳ２を、それぞれ検出することにより、走査線駆動回路４０の動作状態を検査することができる。この場合、双方向シフトレジスタ回路ＳＲ１の前段および双方向シフトレジスタ回路ＳＲ７６８の後段に設けられた検査用シフトレジスタ回路ＳＲｔ１、ＳＲｔ２は、走査線Ｙと接続されていないため、走査線の負荷が増えることはない。このように、画質に影響を与えることなく双方向シフトレジスタ回路の動作を検査することにより、製品歩留まりの高い液晶表示装置を提供することができる。
【００４８】
図１０は、この発明の他の実施の形態に係るアレイ基板およびアレイ基板の検査方法を説明するために示した。図１０には、図６に示した走査線駆動回路４０（図５参照）の構成とは異なるタイプの駆動回路の例を説明する。ここでは、ＶＧＡ（Video Graphics Array）を例に説明する。走査線駆動回路４０は、画素領域３０につながる走査線Ｙ１、Ｙ２、…Ｙ４８０、および補助容量線Ｃｓ１、Ｃｓ２、…Ｃｓ４８０と接続されたシフトレジスタｓＳＲ０、ｓＳＲ１、…ｓＳＲ４８０、並びに走査線および補助容量線と接続されていない検査用シフトレジスタｓＳＲｔ１、ｓＳＲｔ２が配置されている。
【００４９】
各シフトレジスタには、クロック信号ＣＫ１／ＣＫ１Ｂ、ＣＫ２／ＣＫ２Ｂ、およびＣＫ３／ＣＫ３Ｂのいずれかの信号が入力される。ここで、クロック信号ＣＫ１／ＣＫ１Ｂは、クロック信号ＣＫ１と、この信号の相補の信号であるクロック信号ＣＫ１Ｂを含む。その他、各シフトレジスタには、信号Ｖｅ１および信号Ｖｅ２のいずれか一方の信号と、信号ＯＥＶＧ１および信号ＯＥＶＧ２のいずれか一方の信号が入力される。各シフトレジスタｓＳＲ０ないしｓＳＲ４８０から出力されるゲート出力およびＣＳｔ出力のうち、ゲート出力は走査線Ｙに出力され、ＣＳｔ出力は補助容量線Ｃｓに出力される。ここで、ゲート出力およびＣＳｔ出力は、電圧の異なる出力信号である。
【００５０】
順方向の走査において、検査用シフトレジスタｓＳＲｔ２、シフトレジスタｓＳＲ０、ｓＳＲ１の各入力ラインＤＵには、スタートパルス信号ＳＴＶが入力される。これにより、スタートパルス信号ＳＴＶは、シフトレジスタｓＳＲ０ないしｓＳＲ４８０を一段ずつ次段にシフトするとともに、各段に対応する走査線Ｙおよび補助容量線Ｃｓにはゲート出力およびＣＳｔ出力として順次出力する。各シフトレジスタから各画素に出力されるゲート出力およびＣＳｔ出力のタイミングは異なっており、例えば、シフトレジスタｓＳＲ０からＣＳｔ出力が補助容量線Ｃｓ１に供給された後、シフトレジスタｓＳＲ１からゲート出力が走査線Ｙ１に供給される。
【００５１】
検査用シフトレジスタｓＳＲｔ１は、入力ラインＤＵにシフトレジスタｓＳＲ４８０から信号が供給されることにより、検査用の端子ＴＰＹ４８１、ＴＰＣｓ４８１にそれぞれゲート出力およびＣＳｔ出力がシリアルアウト信号として出力される。シフトレジスタｓＳＲ０、ｓＳＲ１、…の回路動作が正常であればこれらシリアルアウト信号が出力される。また、ゲート出力およびＣＳｔ出力の２つの出力信号を検出することにより、ゲート出力およびＣＳｔ出力の電圧を検査することができる。
【００５２】
逆方向の走査において、検査用シフトレジスタｓＳＲｔ１、シフトレジスタｓＳＲ４８０の各入力ラインＤＤには、スタートパルス信号ＳＴＶが入力される。
これにより、スタートパルス信号ＳＴＶは、シフトレジスタｓＳＲ４８０、ｓＳＲ４７９、…ｓＳＲ０と一段ずつ次段にシフトするとともに、各段に対応する走査線Ｙおよび補助容量線Ｃｓにはゲート出力およびＣＳｔ出力として順次出力される。
【００５３】
検査用シフトレジスタｓＳＲｔ２は、入力ラインＤＤにシフトレジスタｓＳＲ０から信号が供給されることにより、シリアルアウト信号としてゲート出力およびＣＳｔ出力を、検査用の端子ＴＰＹ０、ＴＰＣｓ０にそれぞれ出力する。シフトレジスタｓＳＲ０、ｓＳＲ１、…の回路動作が正常であればこれらシリアルアウト信号が出力される。ゲート出力およびＣＳｔ出力の電圧も検査される。
【００５４】
図１１には、図１０に示したシフトレジスタの回路構成の例を示す。ここで、各シフトレジスタの回路構成は同一であるため、検査用シフトレジスタｓＳＲｔ１を例に説明する。検査用シフトレジスタｓＳＲｔ１は、双方向シフトレジスタ回路ＳＲｔ１、ゲート出力ブートストラップバッファ回路ＧＢＣ、およびＣｓｔ出力バッファ回路ＣｓＢＣを含む。
【００５５】
双方向シフトレジスタ回路ＳＲｔ１の入力ラインＣＫ、ＣＫＢにはクロック信号ＣＫ３、ＣＫ３Ｂがそれぞれ入力される。入力ラインＵＤ、ＵＤＢには、走査方向切り替え信号として、信号ＵＤとこの信号の相補の信号である信号ＵＤＢがそれぞれ入力される。出力ラインＱから出力される信号は、ゲート出力ブートストラップバッファ回路ＧＢＣ、およびＣｓｔ出力バッファ回路ＣｓＢＣの入力ラインＱ、Ｄにそれぞれ入力される。
【００５６】
ゲート出力ブートストラップバッファ回路ＧＢＣの出力ラインＧ、およびＣｓｔ出力バッファ回路ＣｓＢＣの出力ラインＣから出力されるバッファ出力により、検査用の端子ＴＰＹ４８１、ＴＰＣｓ４８１にそれぞれゲート出力およびＣＳｔ出力がシリアルアウト信号として出力される。
【００５７】
図１２、図１３には、図１１に示したゲート出力ブートストラップバッファ回路ＧＢＣ、およびＣｓｔ出力バッファ回路ＣｓＢＣの回路構成の例を示す。なお、双方向シフトレジスタ回路ＳＲｔ１の構成例は省略する。
【００５８】
以上のように構成された、この実施の形態に係るアレイ基板およびアレイ基板の検査方法によれば、走査線駆動回路４０は、順方向および逆方向ともに満たした走査を行うことのできる構成としている。これにより、液晶表示装置の用途に応じて走査方向を切り替えることができる。そのため、液晶表示装置を置く高さと視角方向に関わらずに良好な画像を表示することができ、液晶表示装置の用途を拡大することができる。
【００５９】
また、一つの走査線駆動回路４０の動作を検査するための端子として、端子ＴＰＹ０、ＴＰＣｓ０、ＴＰＹ４８１、ＴＰＣｓ４８１の合計４つの端子を含む。
これら検査用の端子には、シリアルアウト信号としてのゲートバッファ出力およびＣｓバッファ出力が、順方向の走査および逆方向の走査のそれぞれにおいて出力される。これにより、ゲートバッファ出力およびＣｓバッファ出力の電圧を検出することができる。これにより、製品歩留まりの高い液晶表示装置を提供することができる。
【００６０】
シフトレジスタｓＳＲ０の前段およびシフトレジスタｓＳＲ４８０の後段に設けられた検査用シフトレジスタｓＳＲｔ１、ｓＳＲｔ２は、走査線Ｙおよび補助容量線Ｃｓと接続されていないため、走査線および補助容量線の負荷が増えることはない。
【００６１】
なお、この発明は、上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。各シフトレジスタから各画素に出力されるゲート出力およびＣＳｔ出力のタイミングは異なる必要はなく、例えば補助容量線Ｃｓ１にＣＳｔ出力を供給するとともに走査線Ｙ１にゲート出力を供給するようシフトレジスタｓＳＲ１を構成してもよい。
【００６２】
【発明の効果】
以上詳述したようにこの発明によれば、良好な画像表示を可能とし、製品歩留まりの高い液晶表示装置を提供することができるアレイ基板およびアレイ基板の検査方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の前提となる技術を説明するために示した図であり、アモルファスシリコンタイプのアレイ基板の基本構成を示す説明図。
【図２】本発明の前提となる技術を説明するために示した図であり、ポリシリコンタイプのアレイ基板の基本構成を示す説明図。
【図３】液晶表示装置全体の概略構成を断面して示す説明図。
【図４】図３に示した液晶表示装置の一部を示す斜視図。
【図５】本発明に係るアレイ基板を取り出してその概略を示す図。
【図６】図５のアレイ基板の走査線駆動回路を更に取り出してその概略構成を示す図。
【図７】図６の走査線駆動回路のシフトレジスタ回路を更に取り出してその概略構成を示す図。
【図８】順方向の走査におけるタイミングチャートを示す図。
【図９】逆方向の走査におけるタイミングチャートを示す図。
【図１０】図６の走査線駆動回路と異なる他の走査線駆動回路の概略構成を示す図。
【図１１】図１０の走査線駆動回路のシフトレジスタを更に取り出してその概略構成を示す図。
【図１２】図１１のシフトレジスタのゲート出力ブートストラップバッファ回路ＧＢＣを更に取り出してその概略構成を示す図。
【図１３】図１１のシフトレジスタのＣｓｔ出力バッファ回路ＣｓＢＣの回路を更に取り出してその概略構成を示す図。
【符号の説明】
３０…画素領域，４０…走査線駆動回路，５０…信号線駆動回路，１０１…アレイ基板，Ｘ…走査線，Ｃｓ…補助容量線，ＳＷ…ＴＦＴ素子，ＳＲ１〜ＳＲ７６８…双方向シフトレジスタ回路，ＳＲｔ１、ＳＲｔ２…検査用シフトレジスタ回路，ＹＳＴＵ…スタートパルス信号，ＹＴＳ１、ＹＴＳ２…シリアルアウト信号，ＶＳＨＩＦＴＰ、ＶＳＨＩＦＴＮ…走査方向切り替え信号，ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３…クロック信号，ｓＳＲ０〜ｓＳＲ４８０…シフトレジスタ，ｓＳＲｔ１、ｓＳＲｔ２…検査用シフトレジスタ，ＧＢＣ…ゲート出力ブートストラップバッファ回路，ＣｓＢＣ…Ｃｓｔ出力バッファ回路
【発明の属する技術分野】
この発明は、液晶表示装置を構成するアレイ基板と、このアレイ基板の検査方法に関する。
【０００２】
【従来の技術】
液晶表示装置は、ノート型パーソナルコンピュータ（ノートＰＣ）のディスプレイ部、携帯電話器のディスプレイ部、テレビジョン受像機のディスプレイ部など種々の個所に使用されている。液晶表示装置は、アレイ基板と、複数の画素電極に対向する対向電極を有した対向基板と、アレイ基板と対向基板との間に保持される液晶層を有する。
【０００３】
アレイ基板は、複数の走査線および複数の信号線がマトリクス状に形成され、走査線および信号線で囲まれた領域には画素が形成されている。この各画素は、走査線および信号線の交差部に配置されたスイッチング素子と、このスイッチング素子に接続された画素電極を含む。
【０００４】
アレイ基板のタイプとして、２つのタイプがある。即ち、スイッチング素子が、アモルファスシリコンの半導体薄膜を用いた薄膜トランジスタであるアレイ基板と、スイッチング素子が、ポリシリコンの半導体薄膜を用いた薄膜トランジスタであるアレイ基板とがある。ポリシリコンは、アモルファスシリコンより高いキャリア移動度を持つ。ここで、ポリシリコンタイプのアレイ基板では、画素電極用のスイッチング素子だけでなく、走査線及び信号線の駆動回路をアレイ基板に組み込むことができる。
【０００５】
上記のアレイ基板は、その製造過程において欠陥品を検出するために、検査工程を通ることになる。検査方法及び検査装置としては、特開平１１−２７１１７７号、特開２０００−３１４２、U.S.P.5,268,638 に開示された技術がある。
【０００６】
特開平１１−２７１１７７号は、アモルファスタイプのＬＣＤ基板の検査において、点欠陥検査プロセスに特徴を持たせた技術が開示されている。ここでは、ＬＣＤ基板の全面に直流成分の直射光を当て、アモルファスシリコン膜が光感応して導通状態となることを利用する。補助容量に蓄積された電荷のリーク量を検出することで、欠陥の状況を判断できる。特開２０００−３１４２に開示された技術では、電子ビームを画素電極に照射したとき、放出される２次電子は、薄膜トランジスタにかかっている電圧に比例することを利用している。U.S.P.5,268,638の技術でも、電子ビームを画素電極に照射したときに放出される２次電子を利用するものである。
【０００７】
【特許文献１】
特開平１１−２７１１７７号
【０００８】
【特許文献２】
特開２０００−３１４２
【０００９】
【特許文献３】
Ｕ．Ｓ．Ｐ． ５，２６８，６３８
【００１０】
【発明が解決しようとする課題】
ところで、液晶表示装置の用途としては、種々の形態がある。このために、走査線駆動回路による走査方向を順方向、逆方向切換えることができるような装置が要望される。たとえば、モニタとしての液晶表示装置を置く高さと視野角方向との関係で、観察者に見える画像が変化する場合がある。例えば、画像の明るさ、色合い、およびコントラストは、視角方向により変化してしまうことがある。
【００１１】
目線より低い位置に液晶表示装置を置くと、画像を正常に見られるが、目線より高い位置に置くと画像を正常に見られないことがある。このような場合は、パネルを１８０°回転させて逆方向走査を行うと画像が良く現われる。
【００１２】
そこでこの発明は、液晶表示装置の設計を工夫することにより、液晶表示装置の走査線駆動回路が順方向,逆方向いずれの方向にも動作するようにし、装置の用途を拡大することができ、かつ、製品検査においても信頼性の高い検査を実現し歩留まりの高い液晶表示装置を提供することができるアレイ基板およびアレイ基板の検査方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、この発明に係るアレイ基板は、複数の走査線と複数の信号線とが交差して配置された基板と、前記基板上に形成され、前記走査線と信号線との交差部近傍に配置されており、薄膜トランジスタを含む複数の画素部と、前記基板上に形成され、前記複数の走査線に接続された走査線駆動回路と、を備え、前記走査線駆動回路は、前記複数の走査線にそれぞれの出力部が接続された複数の双方向シフトレジスタ回路と、前記複数の双方向シフトレジスタ回路の初段の前にさらにバッファとして設けられ前記走査線には非接続である初段側検査用シフトレジスタ回路と、前記複数の双方向シフトレジスタ回路の最終段の次にさらにバッファとして設けられ前記走査線には非接続である最終段側検査用シフトレジスタ回路とを有し、前記初段側検査用シフトレジスタ回路の出力端と、前記最終段側検査用シフトレジスタ回路の出力端とがこの走査線駆動回路の検査用出力端子であり、前記最終段側検査用シフトレジスタ回路は、前記初段側検査用シフトレジスタ回路を介すること無しに前記初段に供給され前記複数の双方向シフトレジスタ回路により順方向へシフトされるスタートパルス信号を、シリアルアウト信号として出力させ、前記初段側検査用シフトレジスタ回路は、前記最終段側検査用シフトレジスタ回路を介すること無しに前記最終段に供給され前記複数の双方向シフトレジスタ回路により逆方向へシフトされるスタートパルス信号を、シリアルアウト信号として出力させることを特徴としている。
【００１４】
また、本発明の他の態様に係るアレイ基板の検査方法は、複数の走査線と複数の信号線とが交差して配置された基板と、前記基板上に形成され、前記走査線と信号線との交差部近傍に配置されており、薄膜トランジスタを含む複数の画素部と、前記基板上に形成され、前記複数の走査線に接続された走査線駆動回路と、を備え、前記走査線駆動回路は、前記複数の走査線にそれぞれの出力部が接続された複数の双方向シフトレジスタ回路と、前記複数の双方向シフトレジスタ回路の初段の前にさらにバッファとして設けられ前記走査線には非接続である初段側検査用シフトレジスタ回路と、前記複数の双方向シフトレジスタ回路の最終段の次にさらにバッファとして設けられ前記走査線には非接続である最終段側検査用シフトレジスタ回路とを有し、前記初段側検査用シフトレジスタ回路の出力端と、前記最終段側検査用シフトレジスタ回路の出力端とがこの走査線駆動回路の検査用出力端子であり、前記初段側検査用シフトレジスタ回路を介すること無しに前記複数の双方向シフトレジスタ回路の初段にスタートパルス信号を供給し、前記最終段側検査用シフトレジスタ回路の出力をシリアルアウト信号として検出し、又は、前記最終段側検査用シフトレジスタ回路を介すること無しに前記複数の双方向シフトレジスタ回路の最終段にスタートパルス信号を供給し、前記初段側検査用シフトレジスタ回路の出力をシリアルアウト信号として検出し、前記走査線駆動回路の動作状況を検査することを特徴としている。
【００１５】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
まず、本発明の前提となる技術を説明する。図１、図２に示すように、アレイ基板のタイプとして、アモルファスシリコンタイプのアレイ基板と、ポリシリコンタイプのアレイ基板とがある。ＸＧＡ（eXtended Graphics Array）を例にとると、アモルファスシリコンタイプのアレイ基板は、画素領域３０、および外付け回路接続用の約３０００個の端子からなるパッド群ＰＤａを有する。これに対しポリシリコンタイプのアレイ基板では、画素領域３０の他に全てのＸ、Ｙ座標の画素を駆動するための走査線駆動回路４０および信号線駆動回路５０が形成され、これらの回路は薄膜トランジスタ（以下、ＴＦＴ素子と称する）で構成されている。
【００１６】
したがって、パッド群ＰＤｐの端子数は走査線駆動回路４０および信号線駆動回路５０の入力分でよいため、合計で約３００個となる。本発明の対象とするのは、ポリシリコンタイプのアレイ基板と、この基板を検査する方法についてである。ここで、上記のアレイ基板は、その製造過程において、製品検査が必要であるが、これについては後述する。
【００１７】
図３、図４を参照して、ポリシリコンタイプのアレイ基板を有した液晶表示装置について説明する。ここで、ポリシリコンタイプのアレイ基板を、以下アレイ基板１０１として説明する。図３、図４に示すように、液晶表示装置は、アレイ基板１０１と、このアレイ基板に所定の隙間を保持して対向配置された対向基板１０２と、これら両基板に狭持された液晶層１０３とを備える。アレイ基板１０１および対向基板１０２は、スペーサとして柱状スペーサ１２７により所定の隙間を保持している。アレイ基板１０１および対向基板１０２の周縁部同士はシール材１６０で接合されており、シール材の一部に形成された液晶注入口１６１は封止材１６２で封止されている。
【００１８】
図５を参照して、アレイ基板１０１について詳述する。アレイ基板１０１上の画素領域３０には、複数の走査線Ｙ１、Ｙ２、…（以下、総称Ｙ）および複数の信号線Ｘ１、Ｘ２、…（以下、総称Ｘ）がマトリクス状に配置され、複数の補助容量線Ｃｓ１、Ｃｓ２、…（以下、総称Ｃｓ）が走査線Ｙと平行に延びている。
走査線および信号線で囲まれた領域には画素が形成されている。この各画素は、走査線Ｙおよび信号線Ｘの交差部に配置されたスイッチング素子としてＴＦＴ素子ＳＷと、このＴＦＴ素子に接続された画素電極Ｐを含む。更に、アレイ基板１０１は、複数の走査線を駆動する走査線駆動回路４０、複数の信号線を駆動する信号線駆動回路５０を有する。この実施の形態において、アレイ基板１０１は、走査線駆動回路４０を２つ設けた構成としている。
【００１９】
各ＴＦＴ素子ＳＷは、対応走査線Ｙを介して駆動された時に対応信号線Ｘの信号電圧を対応画素電極Ｐに印加する。走査線駆動回路４０および信号線駆動回路５０は、アレイ基板１０１の端部に隣接するとともに画素領域３０の外側領域に配置されている。また、走査線駆動回路４０および信号線駆動回路５０は、ＴＦＴ素子ＳＷと同様なポリシリコンの半導体膜を用いたＴＦＴ素子を利用して構成している。
【００２０】
また、アレイ基板１０１は、アレイ基板の一側に沿って並ぶとともに、走査線駆動回路４０および信号線駆動回路５０に接続される複数の端子からなるパッド群ＰＤｐを備えている。パッド群ＰＤｐは、それぞれ異なる信号を入力する他、検査用の信号を入出力するために用いられる。
【００２１】
図６を参照して、図５に示した走査線駆動回路４０をとり出して更に説明する。ここでは１つの走査線駆動回路４０を代表してその構成を説明する。走査線駆動回路４０は、画素領域３０につながる走査線Ｙ１、Ｙ２、…Ｙ７６８と接続された双方向シフトレジスタ回路ＳＲ１、ＳＲ２、…ＳＲ７６８、および走査線と接続されていない検査用シフトレジスタ回路ＳＲｔ１、ＳＲｔ２が配置されている。
【００２２】
各シフトレジスタ回路の入力ラインＡ、Ｂ、Ｃには、動作のタイミング信号となるクロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３が端子ｐＣＫ１、端子ｐＣＫ２、および端子ｐＣＫ３、並びにブロックＤ１を介して供給されている。ここで、ブロックＤ１および他のブロックＤ２は、保護ダイオードを意味し、これら保護ダイオードはアレイ基板上に一体的に形成されている。端子ｐＣＫ１、端子ｐＣＫ２、および端子ｐＣＫ３は、ＣＫ１およびＣＫ２のブロックＤ１につながっており、クロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３は、３個所から各シフトレジスタ回路に入力される。
【００２３】
双方向シフトレジスタ回路ＳＲ１ないしＳＲ３の入力ラインＡ、Ｂ、Ｃと、これら入力ラインに供給されるクロック信号の組み合わせはそれぞれ異なる。双方向シフトレジスタ回路ＳＲ１の入力ラインＡ、Ｂ、Ｃに同一のクロック信号が入力される構成とした双方向シフトレジスタ回路は、３ｎ＋１段目（ｎ＝１、２…）である。その他、双方向シフトレジスタ回路ＳＲ２と同一の構成とした双方向シフトレジスタ回路は、３ｎ＋２段目、双方向シフトレジスタ回路ＳＲ３と同一の構成とした双方向シフトレジスタ回路は、３ｎ＋３段目である。
【００２４】
順方向の走査の場合、双方向シフトレジスタ回路ＳＲ１ないしＳＲ７６８はクロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３に同期して、端子ｐＳＴを介して初段の双方向シフトレジスタ回路として双方向シフトレジスタ回路ＳＲ１の入力ラインＩＮＰにスタートパルス信号ＹＳＴＵが入力される。これにより、双方向シフトレジスタ回路ＳＲ１の出力ラインＯＵＴから出力される走査信号は、走査線Ｙ１に出力されるとともに、次段の双方向シフトレジスタ回路ＳＲ２の入力ラインＩＮＰに供給される。このように、スタートパルス信号ＹＳＴＵは、各双方向シフトレジスタ回路において、一段ずつ次段にシフトするとともに、各段に対応する走査線Ｙ１、Ｙ２、…に順次走査信号として出力する。検査用シフトレジスタ回路ＳＲｔ１には、クロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３に同期して、最終段の双方向シフトレジスタ回路ＳＲ７６８から出力される走査信号が入力され、端子ｐＳＲ１にはシリアルアウト信号ＹＴＳ１として出力される。
【００２５】
この実施の形態では、走査線駆動回路４０を構成する双方向シフトレジスタ回路ＳＲ１、ＳＲ２…の回路動作が正常であればシリアルアウト信号ＹＴＳ１が出力されるが、異常があればシリアルアウト信号は出力されないため、走査線駆動回路が正常に動作しているかどうか検査することができる。
【００２６】
一方、順方向とは逆の方向に走査する逆方向の走査の場合、双方向シフトレジスタ回路ＳＲ１ないしＳＲ７６８はクロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３に同期して、初段の双方向シフトレジスタ回路として双方向シフトレジスタ回路ＳＲ７６８の入力ラインＩＮＮにスタートパルス信号ＹＳＴＵが入力される。これにより、双方向シフトレジスタ回路ＳＲ７６８の出力ラインＯＵＴから出力される走査信号は、走査線Ｙ７６８に出力されるとともに、次段の双方向シフトレジスタ回路ＳＲ７６７の入力ラインＩＮＮに供給される。
【００２７】
このように、スタートパルス信号ＹＳＴＵは、各双方向シフトレジスタ回路において、一段ずつ次段にシフトするとともに、各段に対応する走査線Ｙ７６８、Ｙ７６７…に順次走査信号として出力する。検査用シフトレジスタ回路ＳＲｔ２には、クロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３に同期して、最終段の双方向シフトレジスタ回路ＳＲ１からスタートパルス信号ＹＳＴＵがシフトされ、端子ｐＳＲ２にはシリアルアウト信号ＹＴＳ２として出力される。なお、逆方向の走査の場合、上述した順方向の走査と同様にシリアルアウト信号ＹＴＳ２の出力により走査線駆動回路が正常に動作しているかどうか検査することができる。
【００２８】
上記のように、順方向の走査および逆方向の走査をする場合、最終段の双方向シフトレジスタ回路の次段に画素領域３０と接続されていない検査用シフトレジスタ回路ＳＲｔ１、ＳＲｔ２を設けているため、画素につながる走査線Ｙの負荷が増えることがない。
【００２９】
順方向の走査および逆方向の走査の何れかを選択する際は、端子ｐＰおよび端子ｐＮを介し、各シフトレジスタの入力ラインＰ、Ｎに入力される走査方向切り替え信号ＶＳＨＩＦＴＰ、ＶＳＨＩＦＴＮにより選択される。例えば、走査方向切り替え信号ＶＳＨＩＦＴＰをハイレベル、走査方向切り替え信号ＶＳＨＩＦＴＮをロウレベルとしたとき、順方向の走査が行われる。走査方向切り替え信号ＶＳＨＩＦＴＰをロウレベル、走査方向切り替え信号ＶＳＨＩＦＴＮをハイレベルとしたとき、逆方向の走査が行われる。
【００３０】
また、各双方向シフトレジスタ回路の入力ラインＹには、端子ｐＵを介してシャット信号ＹＳＨＵＴＵが入力される。このシャット信号ＹＳＨＵＴＵは、通常はハイレベルに設定されており、この信号をロウレベルにすることで、走査線駆動回路の出力ゲートは全段オフ状態となる。この様に、シャット信号ＹＳＨＵＴＵは電源投入時の過電流対策のための信号である。
【００３１】
上記した端子ｐＰ、端子ｐＮ、および端子ｐＵはＳＨ１のブロックＤ１につながっているため、走査方向切り替え信号ＶＳＨＩＦＴＰ、ＶＳＨＩＦＴＮ、およびシャット信号ＹＳＨＵＴＵは、２個所から各シフトレジスタ回路に入力される。
【００３２】
ここで、図６に示した端子ｐＣＫ１、端子ｐＣＫ２、端子ｐＣＫ３、端子ｐＳＴ、端子ｐＳＲ１、端子ｐＳＲ２、端子ｐＰ、端子ｐＮ、端子ｐＵは、パッド群ＰＤｐ（図５参照）を構成している。その他、パッド群ＰＤｐは、ハイレベルの電源電圧ＶＤＤ用の端子や、図示しないロウレベルの電源電圧ＶＳＳの端子を含む。なお、上記した端子ｐＳＴ、端子ｐＳＲ１、端子ｐＳＲ２は、検査用の端子である。
【００３３】
次に、図７を参照して、図６に示した双方向シフトレジスタ回路ＳＲ１、ＳＲ２、…ＳＲ７６８および検査用シフトレジスタ回路ＳＲｔ１、ＳＲｔ２の具体的な回路構成を説明する。上記各シフトレジスタ回路の回路構成は同一のため、双方向シフトレジスタ回路ＳＲ１を代表して説明する。
【００３４】
双方向シフトレジスタ回路ＳＲ１は、Ｐチャネルの第１トランジスタＴ１ないし第１８とランジスタＴ１８で構成されている。このうち、第１８トランジスタＴ１８は、オン状態のとき、出力ラインＯＵＴに、入力ラインＡに与えられるクロック信号ＹＣＫＵ１の信号レベルを導出することができる。また、第１７のトランジスタＴ１７はオン状態のとき出力ラインＯＵＴに電源電圧ＶＤＤに相当するハイレベル出力を導出することができる。
【００３５】
図８は、図７に示す双方向シフトレジスタ回路ＳＲ１の順方向の走査の場合の動作を説明するために示した。順方向走査の場合、入力ラインＮに入力される走査方向切り替え信号ＶＳＨＩＦＴＮはロウレベルであり、入力ラインＰに入力される走査方向切り替え信号ＶＳＨＩＦＴＰはハイレベルである。入力ラインＩＮＰ，ＩＮＮにはスタートパルスＹＳＴＵが供給されるが、順方向走査の場合は、ＩＮＰ側にスタートパルスが与えられ、ＩＮＮ側は固定のハイレベルである。
【００３６】
時点ｔ０から時点ｔ１の直前までは、入力ラインＩＮＰのスタートパルスはハイレベル、入力ラインＡ，Ｂ，ＣのクロックＹＣＫＵ１，ＹＣＫＵ２，ＹＣＫＵ３もハイレベルである。時点ｔ１から時点ｔ２直前までは、入力ラインＩＮＰのスタートパルス信号ＹＳＴＵがロウレベルになる。すると、第１トランジスタＴ１の出力部（ノードｎ１）はローベルとなり、第１４トランジスタＴ１４がオンする。ノードｎ１がロウレベルであるから、第５トランジスタＴ５はオンし、その出力部（ノードｎ２）には電源電圧ＶＤＤに相当するハイレベルの出力があらわれる。
【００３７】
ノードｎ２がハイレベルのとき、第１７トランジスタＴ１７はオフする。このとき、第１４トランジスタＴ１４はオン第１３トランジスタＴ１３もオンであるため、ノードｎ３はロウレベルとなる。このため、第１６トランジスタＴ１６は、オン状態であり、第１８トランジスタＴ１８もオン状態である。よって出力ラインＯＵＴには、入力ラインＡに供給されているクロック信号ＹＣＫＵ１のハイレベル信号電位が現われる。
【００３８】
時点ｔ２から時点ｔ３直前では、入力ラインＩＮＰのスタートパルス信号ＹＳＴＵがハイレベルになる。第１トランジスタＴ１の出力部（ノードｎ１）はハイレベルとなる。第１４トランジスタＴ１４はオフする。ノードｎ１がハイレベルになると、第５トランジスタＴ５はオフする。このとき、ノードｎ２は、クロック信号のハイレベルに相当する電位となる。このとき、第８トランジスタＴ８及び第１７トランジスタＴ１７はオフである。第１４トランジスタＴ１４はオフ、第１３トランジスタＴ１３はオンである。
【００３９】
このとき、ノードｎ３はブートストラップノードとなるため、ロウレベルよりも更に低電圧となる。この結果、第１８トランジスタＴ１８のゲートには閾値以上の低い電圧が印加され、出力ラインＯＵＴには、クロック信号ＹＣＫＵ１のハイレベルの信号電位がそのまま現われる。ブートストラップノードとは、そのノードの電位がフローティング状態にあり、かつそのノードには寄生容量（ここでは、トランジスタのゲート〜ソース・ドレイン容量）があり、その寄生容量先のノードの電位変動に伴い電位変動するようなノードをいう。
【００４０】
時点ｔ３〜時点ｔ４の直前まで、入力ラインＡのクロック信号ＹＣＫＵ１がロウレベルになる。すると、第１２トランジスタＴ１２がオンし、トランジスタＴ１７のゲートには、電源電圧ＶＤＤの相当する電位がかかる。このためにトランジスタＴ１７はオフ状態を維持する。このとき、ノードｎ３はロウレベルよりも更に低電圧となる。この結果、第１８トランジスタＴ１８には閾値以上の低い電圧が印加され、出力ラインＯＵＴには、第１８トランジスタＴ１８は、入力ラインＡのクロック信号ＹＣＫＵ１のロウレベルの信号電位を導出することができる。
【００４１】
ｔ４の時点では、クロック信号ＹＣＫＵ１がハイレベル、第１８トランジスタＴ１８は導通状態が維持され、出力ラインＯＵＴには、クロック信号ＹＣＫＵ１のハイレベルの信号電位が現われる。
【００４２】
上記のように、ｔ１の時点で与えられた、ロウレベルのスタートパルス信号が、ｔ３の時点で出力ラインＯＵＴから出力信号として現われるシフト動作が完了したことになる。双方向シフトレジスタ回路ＳＲ１の出力ラインＯＵＴの信号は、走査線Ｙ１に出力されるとともに次段の双方向シフトレジスタ回路ＳＲ２の入力ラインＩＮＰに入力される。
【００４３】
このように、スタートパルス信号ＹＳＴＵは、クロック信号ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３に同期して、双方向シフトレジスタ回路ＳＲ１ないしＳＲ７６８、および検査用シフトレジスタ回路ＳＲｔ１を１段ずつ順次シフトされる。
このとき、双方向シフトレジスタ回路ＳＲ１ないしＳＲ７６８の出力ラインＯＵＴからの出力信号は、各段に対応する走査線Ｙに出力され、検査用シフトレジスタ回路ＳＲｔ１の出力ラインＯＵＴからの出力信号はシリアルアウト信号ＹＳＴ１として端子ｐＳＲ１に出力される。ここで検査装置によりシリアルアウト信号ＹＳＴ１を検出すれば走査線駆動回路４０の動作状態を点検検査することができる。
【００４４】
次に、各双方向シフトレジスタ回路（図６参照）を逆方向に走査する場合の走査線駆動回路の動作を、図９のタイミングチャートに示す。この場合、入力ラインＮに入力される走査方向切り替え信号ＶＳＨＩＦＴＮはハイレベルであり、入力ラインＰに入力される走査方向切り替え信号ＶＳＨＩＦＴＰはロウレベルである。クロック信号ＹＣＫＵ１およびクロック信号ＹＣＫＵ３は、順方向の走査におけるクロック信号を入れ替えて入力される。そして、スタートパルス信号ＹＳＴＵを双方向シフトレジスタ回路ＳＲ７６８に入力し、検査用シフトレジスタ回路ＳＲｔ２からシリアルアウト信号ＹＴＳ２として出力する。このシリアルアウト信号ＹＴＳ２を検出することにより、走査線駆動回路４０の動作状態が検査される。
【００４５】
以上のように構成されたこの実施の形態に係るアレイ基板およびアレイ基板の検査方法によれば、走査線駆動回路４０は、順方向へのスタートパルスシフト動作の検査と逆方向へのスタートパルスシフト動作の検査を行うことができる構成である。これにより、双方向シフトレジスタ回路を用いた走査線駆動回路４０の動作テストを確実に行うことができ、アレイ基板の製品信頼性を向上することができる。このことは、用途に応じて走査方向を切り替えることができる液晶表示装置を得ることができ、その動作信頼性が向上することを意味する。また、液晶表示装置の多面的な利用方法が拡大し、製品価値を上げることができる。
【００４６】
液晶表示装置を置く高さと視角方向に関わらずに良好な画像を表示することができる。例えば、液晶表示装置を低い位置に置く場合、順方向の走査により画像を表示し、液晶表示装置を高い位置に置く場合、液晶表示装置を１８０°回転させて配置し、逆方向の走査をすることにより画像を表示することができる。この場合、液晶表示装置を置く高さに関わらずに画像を正常に見ることができる。その他、タブレットＰＣとして用いる場合、画面を回転させても、走査方向を切り替えることにより画像を正常に見ることができる。これにより、液晶表示装置の用途を拡大することができる。
【００４７】
また、順方向の走査において、検査用シフトレジスタ回路ＳＲｔ１の出力としてシリアルアウト信号ＹＴＳ１を、逆方向の走査において、検査用シフトレジスタ回路ＳＲｔ２の出力としてシリアルアウト信号ＹＴＳ２を、それぞれ検出することにより、走査線駆動回路４０の動作状態を検査することができる。この場合、双方向シフトレジスタ回路ＳＲ１の前段および双方向シフトレジスタ回路ＳＲ７６８の後段に設けられた検査用シフトレジスタ回路ＳＲｔ１、ＳＲｔ２は、走査線Ｙと接続されていないため、走査線の負荷が増えることはない。このように、画質に影響を与えることなく双方向シフトレジスタ回路の動作を検査することにより、製品歩留まりの高い液晶表示装置を提供することができる。
【００４８】
図１０は、この発明の他の実施の形態に係るアレイ基板およびアレイ基板の検査方法を説明するために示した。図１０には、図６に示した走査線駆動回路４０（図５参照）の構成とは異なるタイプの駆動回路の例を説明する。ここでは、ＶＧＡ（Video Graphics Array）を例に説明する。走査線駆動回路４０は、画素領域３０につながる走査線Ｙ１、Ｙ２、…Ｙ４８０、および補助容量線Ｃｓ１、Ｃｓ２、…Ｃｓ４８０と接続されたシフトレジスタｓＳＲ０、ｓＳＲ１、…ｓＳＲ４８０、並びに走査線および補助容量線と接続されていない検査用シフトレジスタｓＳＲｔ１、ｓＳＲｔ２が配置されている。
【００４９】
各シフトレジスタには、クロック信号ＣＫ１／ＣＫ１Ｂ、ＣＫ２／ＣＫ２Ｂ、およびＣＫ３／ＣＫ３Ｂのいずれかの信号が入力される。ここで、クロック信号ＣＫ１／ＣＫ１Ｂは、クロック信号ＣＫ１と、この信号の相補の信号であるクロック信号ＣＫ１Ｂを含む。その他、各シフトレジスタには、信号Ｖｅ１および信号Ｖｅ２のいずれか一方の信号と、信号ＯＥＶＧ１および信号ＯＥＶＧ２のいずれか一方の信号が入力される。各シフトレジスタｓＳＲ０ないしｓＳＲ４８０から出力されるゲート出力およびＣＳｔ出力のうち、ゲート出力は走査線Ｙに出力され、ＣＳｔ出力は補助容量線Ｃｓに出力される。ここで、ゲート出力およびＣＳｔ出力は、電圧の異なる出力信号である。
【００５０】
順方向の走査において、検査用シフトレジスタｓＳＲｔ２、シフトレジスタｓＳＲ０、ｓＳＲ１の各入力ラインＤＵには、スタートパルス信号ＳＴＶが入力される。これにより、スタートパルス信号ＳＴＶは、シフトレジスタｓＳＲ０ないしｓＳＲ４８０を一段ずつ次段にシフトするとともに、各段に対応する走査線Ｙおよび補助容量線Ｃｓにはゲート出力およびＣＳｔ出力として順次出力する。各シフトレジスタから各画素に出力されるゲート出力およびＣＳｔ出力のタイミングは異なっており、例えば、シフトレジスタｓＳＲ０からＣＳｔ出力が補助容量線Ｃｓ１に供給された後、シフトレジスタｓＳＲ１からゲート出力が走査線Ｙ１に供給される。
【００５１】
検査用シフトレジスタｓＳＲｔ１は、入力ラインＤＵにシフトレジスタｓＳＲ４８０から信号が供給されることにより、検査用の端子ＴＰＹ４８１、ＴＰＣｓ４８１にそれぞれゲート出力およびＣＳｔ出力がシリアルアウト信号として出力される。シフトレジスタｓＳＲ０、ｓＳＲ１、…の回路動作が正常であればこれらシリアルアウト信号が出力される。また、ゲート出力およびＣＳｔ出力の２つの出力信号を検出することにより、ゲート出力およびＣＳｔ出力の電圧を検査することができる。
【００５２】
逆方向の走査において、検査用シフトレジスタｓＳＲｔ１、シフトレジスタｓＳＲ４８０の各入力ラインＤＤには、スタートパルス信号ＳＴＶが入力される。
これにより、スタートパルス信号ＳＴＶは、シフトレジスタｓＳＲ４８０、ｓＳＲ４７９、…ｓＳＲ０と一段ずつ次段にシフトするとともに、各段に対応する走査線Ｙおよび補助容量線Ｃｓにはゲート出力およびＣＳｔ出力として順次出力される。
【００５３】
検査用シフトレジスタｓＳＲｔ２は、入力ラインＤＤにシフトレジスタｓＳＲ０から信号が供給されることにより、シリアルアウト信号としてゲート出力およびＣＳｔ出力を、検査用の端子ＴＰＹ０、ＴＰＣｓ０にそれぞれ出力する。シフトレジスタｓＳＲ０、ｓＳＲ１、…の回路動作が正常であればこれらシリアルアウト信号が出力される。ゲート出力およびＣＳｔ出力の電圧も検査される。
【００５４】
図１１には、図１０に示したシフトレジスタの回路構成の例を示す。ここで、各シフトレジスタの回路構成は同一であるため、検査用シフトレジスタｓＳＲｔ１を例に説明する。検査用シフトレジスタｓＳＲｔ１は、双方向シフトレジスタ回路ＳＲｔ１、ゲート出力ブートストラップバッファ回路ＧＢＣ、およびＣｓｔ出力バッファ回路ＣｓＢＣを含む。
【００５５】
双方向シフトレジスタ回路ＳＲｔ１の入力ラインＣＫ、ＣＫＢにはクロック信号ＣＫ３、ＣＫ３Ｂがそれぞれ入力される。入力ラインＵＤ、ＵＤＢには、走査方向切り替え信号として、信号ＵＤとこの信号の相補の信号である信号ＵＤＢがそれぞれ入力される。出力ラインＱから出力される信号は、ゲート出力ブートストラップバッファ回路ＧＢＣ、およびＣｓｔ出力バッファ回路ＣｓＢＣの入力ラインＱ、Ｄにそれぞれ入力される。
【００５６】
ゲート出力ブートストラップバッファ回路ＧＢＣの出力ラインＧ、およびＣｓｔ出力バッファ回路ＣｓＢＣの出力ラインＣから出力されるバッファ出力により、検査用の端子ＴＰＹ４８１、ＴＰＣｓ４８１にそれぞれゲート出力およびＣＳｔ出力がシリアルアウト信号として出力される。
【００５７】
図１２、図１３には、図１１に示したゲート出力ブートストラップバッファ回路ＧＢＣ、およびＣｓｔ出力バッファ回路ＣｓＢＣの回路構成の例を示す。なお、双方向シフトレジスタ回路ＳＲｔ１の構成例は省略する。
【００５８】
以上のように構成された、この実施の形態に係るアレイ基板およびアレイ基板の検査方法によれば、走査線駆動回路４０は、順方向および逆方向ともに満たした走査を行うことのできる構成としている。これにより、液晶表示装置の用途に応じて走査方向を切り替えることができる。そのため、液晶表示装置を置く高さと視角方向に関わらずに良好な画像を表示することができ、液晶表示装置の用途を拡大することができる。
【００５９】
また、一つの走査線駆動回路４０の動作を検査するための端子として、端子ＴＰＹ０、ＴＰＣｓ０、ＴＰＹ４８１、ＴＰＣｓ４８１の合計４つの端子を含む。
これら検査用の端子には、シリアルアウト信号としてのゲートバッファ出力およびＣｓバッファ出力が、順方向の走査および逆方向の走査のそれぞれにおいて出力される。これにより、ゲートバッファ出力およびＣｓバッファ出力の電圧を検出することができる。これにより、製品歩留まりの高い液晶表示装置を提供することができる。
【００６０】
シフトレジスタｓＳＲ０の前段およびシフトレジスタｓＳＲ４８０の後段に設けられた検査用シフトレジスタｓＳＲｔ１、ｓＳＲｔ２は、走査線Ｙおよび補助容量線Ｃｓと接続されていないため、走査線および補助容量線の負荷が増えることはない。
【００６１】
なお、この発明は、上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。各シフトレジスタから各画素に出力されるゲート出力およびＣＳｔ出力のタイミングは異なる必要はなく、例えば補助容量線Ｃｓ１にＣＳｔ出力を供給するとともに走査線Ｙ１にゲート出力を供給するようシフトレジスタｓＳＲ１を構成してもよい。
【００６２】
【発明の効果】
以上詳述したようにこの発明によれば、良好な画像表示を可能とし、製品歩留まりの高い液晶表示装置を提供することができるアレイ基板およびアレイ基板の検査方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の前提となる技術を説明するために示した図であり、アモルファスシリコンタイプのアレイ基板の基本構成を示す説明図。
【図２】本発明の前提となる技術を説明するために示した図であり、ポリシリコンタイプのアレイ基板の基本構成を示す説明図。
【図３】液晶表示装置全体の概略構成を断面して示す説明図。
【図４】図３に示した液晶表示装置の一部を示す斜視図。
【図５】本発明に係るアレイ基板を取り出してその概略を示す図。
【図６】図５のアレイ基板の走査線駆動回路を更に取り出してその概略構成を示す図。
【図７】図６の走査線駆動回路のシフトレジスタ回路を更に取り出してその概略構成を示す図。
【図８】順方向の走査におけるタイミングチャートを示す図。
【図９】逆方向の走査におけるタイミングチャートを示す図。
【図１０】図６の走査線駆動回路と異なる他の走査線駆動回路の概略構成を示す図。
【図１１】図１０の走査線駆動回路のシフトレジスタを更に取り出してその概略構成を示す図。
【図１２】図１１のシフトレジスタのゲート出力ブートストラップバッファ回路ＧＢＣを更に取り出してその概略構成を示す図。
【図１３】図１１のシフトレジスタのＣｓｔ出力バッファ回路ＣｓＢＣの回路を更に取り出してその概略構成を示す図。
【符号の説明】
３０…画素領域，４０…走査線駆動回路，５０…信号線駆動回路，１０１…アレイ基板，Ｘ…走査線，Ｃｓ…補助容量線，ＳＷ…ＴＦＴ素子，ＳＲ１〜ＳＲ７６８…双方向シフトレジスタ回路，ＳＲｔ１、ＳＲｔ２…検査用シフトレジスタ回路，ＹＳＴＵ…スタートパルス信号，ＹＴＳ１、ＹＴＳ２…シリアルアウト信号，ＶＳＨＩＦＴＰ、ＶＳＨＩＦＴＮ…走査方向切り替え信号，ＹＣＫＵ１、ＹＣＫＵ２、ＹＣＫＵ３…クロック信号，ｓＳＲ０〜ｓＳＲ４８０…シフトレジスタ，ｓＳＲｔ１、ｓＳＲｔ２…検査用シフトレジスタ，ＧＢＣ…ゲート出力ブートストラップバッファ回路，ＣｓＢＣ…Ｃｓｔ出力バッファ回路
Claims (3)
- 複数の走査線と複数の信号線とが交差して配置された基板と、前記基板上に形成され、前記走査線と信号線との交差部近傍に配置されており、薄膜トランジスタを含む複数の画素部と、前記基板上に形成され、前記複数の走査線に接続された走査線駆動回路と、を備え、
前記走査線駆動回路は、前記複数の走査線にそれぞれの出力部が接続された複数の双方向シフトレジスタ回路と、前記複数の双方向シフトレジスタ回路の初段の前にさらにバッファとして設けられ前記走査線には非接続である初段側検査用シフトレジスタ回路と、前記複数の双方向シフトレジスタ回路の最終段の次にさらにバッファとして設けられ前記走査線には非接続である最終段側検査用シフトレジスタ回路とを有し、
前記初段側検査用シフトレジスタ回路の出力端と、前記最終段側検査用シフトレジスタ回路の出力端とがこの走査線駆動回路の検査用出力端子であり、
前記最終段側検査用シフトレジスタ回路は、前記初段側検査用シフトレジスタ回路を介すること無しに前記初段に供給され前記複数の双方向シフトレジスタ回路により順方向へシフトされるスタートパルス信号を、シリアルアウト信号として出力させ、
前記初段側検査用シフトレジスタ回路は、前記最終段側検査用シフトレジスタ回路を介すること無しに前記最終段に供給され前記複数の双方向シフトレジスタ回路により逆方向へシフトされるスタートパルス信号を、シリアルアウト信号として出力させることを特徴とするアレイ基板。 - 前記基板上に配置された複数の走査線に平行な補助容量線が複数配置され、前記複数の双方向シフトレジスタ回路の各出力部は各々補助容量線とも接続されることを特徴とする請求項１に記載のアレイ基板。
- 複数の走査線と複数の信号線とが交差して配置された基板と、前記基板上に形成され、前記走査線と信号線との交差部近傍に配置されており、薄膜トランジスタを含む複数の画素部と、前記基板上に形成され、前記複数の走査線に接続された走査線駆動回路と、を備え、
前記走査線駆動回路は、前記複数の走査線にそれぞれの出力部が接続された複数の双方向シフトレジスタ回路と、前記複数の双方向シフトレジスタ回路の初段の前にさらにバッファとして設けられ前記走査線には非接続である初段側検査用シフトレジスタ回路と、前記複数の双方向シフトレジスタ回路の最終段の次にさらにバッファとして設けられ前記走査線には非接続である最終段側検査用シフトレジスタ回路とを有し、前記初段側検査用シフトレジスタ回路の出力端と、前記最終段側検査用シフトレジスタ回路の出力端とがこの走査線駆動回路の検査用出力端子であり、
前記初段側検査用シフトレジスタ回路を介すること無しに前記複数の双方向シフトレジスタ回路の初段にスタートパルス信号を供給し、前記最終段側検査用シフトレジスタ回路の出力をシリアルアウト信号として検出し、又は、前記最終段側検査用シフトレジスタ回路を介すること無しに前記複数の双方向シフトレジスタ回路の最終段にスタートパルス信号を供給し、前記初段側検査用シフトレジスタ回路の出力をシリアルアウト信号として検出し、前記走査線駆動回路の動作状況を検査することを特徴とするアレイ基板の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003166956A JP4559712B2 (ja) | 2003-06-11 | 2003-06-11 | アレイ基板およびアレイ基板の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003166956A JP4559712B2 (ja) | 2003-06-11 | 2003-06-11 | アレイ基板およびアレイ基板の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005003917A JP2005003917A (ja) | 2005-01-06 |
| JP4559712B2 true JP4559712B2 (ja) | 2010-10-13 |
Family
ID=34092947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003166956A Expired - Fee Related JP4559712B2 (ja) | 2003-06-11 | 2003-06-11 | アレイ基板およびアレイ基板の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4559712B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006276287A (ja) * | 2005-03-28 | 2006-10-12 | Nec Corp | 表示装置 |
| US9188643B2 (en) | 2012-11-13 | 2015-11-17 | Globalfoundries Inc. | Flexible performance screen ring oscillator within a scan chain |
| US9128151B1 (en) | 2014-05-08 | 2015-09-08 | International Business Machines Corporation | Performance screen ring oscillator formed from paired scan chains |
| US9097765B1 (en) | 2014-05-08 | 2015-08-04 | International Business Machines Corporation | Performance screen ring oscillator formed from multi-dimensional pairings of scan chains |
| CN106652863B (zh) * | 2017-02-22 | 2020-10-13 | 深圳市华星光电技术有限公司 | 一种检测电路 |
| JP6893589B1 (ja) * | 2019-09-24 | 2021-06-23 | 新明和工業株式会社 | 旅客搭乗橋の自動点検システム |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH055866A (ja) * | 1991-06-28 | 1993-01-14 | Sharp Corp | アクテイブマトリクス基板の検査方法 |
| JPH0962232A (ja) * | 1995-08-29 | 1997-03-07 | Sony Corp | 液晶表示装置 |
| JPH11237611A (ja) * | 1997-11-10 | 1999-08-31 | Hitachi Ltd | 液晶表示装置 |
| JP2000338526A (ja) * | 1999-05-31 | 2000-12-08 | Seiko Epson Corp | 電気光学装置用基板の検査方法 |
| JP2000352726A (ja) * | 1999-06-14 | 2000-12-19 | Matsushita Electric Ind Co Ltd | アクティブマトリックス液晶表示装置およびその検査回路 |
| JP2003036058A (ja) * | 2001-07-23 | 2003-02-07 | Toshiba Corp | 平面表示装置 |
| JP2003271109A (ja) * | 2002-03-18 | 2003-09-25 | Sharp Corp | 表示装置およびその走査回路検査方法 |
-
2003
- 2003-06-11 JP JP2003166956A patent/JP4559712B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH055866A (ja) * | 1991-06-28 | 1993-01-14 | Sharp Corp | アクテイブマトリクス基板の検査方法 |
| JPH0962232A (ja) * | 1995-08-29 | 1997-03-07 | Sony Corp | 液晶表示装置 |
| JPH11237611A (ja) * | 1997-11-10 | 1999-08-31 | Hitachi Ltd | 液晶表示装置 |
| JP2000338526A (ja) * | 1999-05-31 | 2000-12-08 | Seiko Epson Corp | 電気光学装置用基板の検査方法 |
| JP2000352726A (ja) * | 1999-06-14 | 2000-12-19 | Matsushita Electric Ind Co Ltd | アクティブマトリックス液晶表示装置およびその検査回路 |
| JP2003036058A (ja) * | 2001-07-23 | 2003-02-07 | Toshiba Corp | 平面表示装置 |
| JP2003271109A (ja) * | 2002-03-18 | 2003-09-25 | Sharp Corp | 表示装置およびその走査回路検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005003917A (ja) | 2005-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4562938B2 (ja) | 液晶表示装置 | |
| US7187373B2 (en) | Display apparatus | |
| US8223108B2 (en) | Array substrate and display apparatus having the same | |
| US20080012842A1 (en) | Image display device comprising first and second gate driver circuits formed on single substrate | |
| US7518602B2 (en) | Test circuit and display device having the same | |
| JP4600147B2 (ja) | 検査回路、電気光学装置および電子機器 | |
| US8520076B2 (en) | Liquid crystal display and method of testing the same | |
| US20050041006A1 (en) | Liquid crystal display apparatus and driving method thereof | |
| US20090015533A1 (en) | Liquid crystal device and electronic apparatus | |
| JP2002174655A (ja) | 電気光学装置の検査方法、電気光学装置の検査用回路、電気光学装置および電子機器 | |
| US20130106826A1 (en) | Liquid crystal display panel and gate driver circuit | |
| KR20090100272A (ko) | 검사 회로, 전기 광학 장치 및 전자 기기 | |
| JP5233080B2 (ja) | 電気光学装置及び電子機器 | |
| WO2015027604A1 (zh) | 液晶面板的亮点检测方法 | |
| JP4759925B2 (ja) | 電気光学装置および電子機器 | |
| JP4559712B2 (ja) | アレイ基板およびアレイ基板の検査方法 | |
| KR20100066654A (ko) | Ｇｉｐ 구조의 액정표시장치 및 그의 테스트 방법 | |
| JP4691890B2 (ja) | 電気光学装置および電子機器 | |
| US8624815B2 (en) | Liquid crystal display device | |
| JP3729032B2 (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
| JP4501376B2 (ja) | 電気光学パネル、電気光学装置及び電子機器 | |
| JP4254427B2 (ja) | 電気光学装置及び電子機器 | |
| JP2006098639A (ja) | 電気光学装置、その検査方法 | |
| JP2007003982A (ja) | 電気光学装置及び電子機器 | |
| KR20080086126A (ko) | 액정표시장치와, 이의 검사공정을 포함하는 액정표시장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100723 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4559712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |