JP2000338526A - 電気光学装置用基板の検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 画素数が多数であっても、また、画素電極が
小さく、かつ、そのピッチが狭くても、容易に画素等の
欠陥を識別する。 【解決手段】 素子基板１０１に形成された画素電極１
１８は、トランジスタ１１６を介してデータ線に接続さ
れている。また、素子基板１０１には、画像信号線に供
給される画像信号をサンプリングしてデータ線１１４に
供給するサンプリングスイッチが形成されている。検査
時には、画素電極１１８に、導電性ゴム２００を介して
交流信号ＶＡＣを印加する一方、走査線に走査信号を順
次供給するとともに、サンプリングスイッチにサンプリ
ング制御信号を順次供給する。ここで、欠陥がなけれ
ば、交流信号ＶＡＣは、画素電極１１８→トランジスタ
→データ線→サンプリングスイッチ→画像信号線という
経路を辿る。このため、有効走査期間において、画像信
号線に交流信号が現れないときがあれば欠陥があること
が解る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画素電極に接続さ
れたトランジスタ等の良否を容易かつ効率的に検査する
ことが可能な電気光学装置用基板の検査方法に関する。

【０００２】

【従来の技術】電気光学装置では、画素電極が形成され
た素子基板と対向電極が形成された対向基板との間に電
気光学材料（例えば、液晶など）を挟持するとともに、
画素電極をトランジスタなどスイッチング素子によって
駆動する構成が一般的である。ところで近年では、高精
細化の要請に伴って画素数が飛躍的に増大しているの
で、電気光学装置を構成する素子基板には、数万〜数百
万の画素電極やトランジスタが微細に配列することとな
った。

【０００３】このため、画素や周辺回路などに素子欠陥
のない素子基板を、歩留まり１００％で製造すること
は、確率的に言って不可能であるので、製造時において
欠陥のある素子基板を排除することが品質管理の面で重
要となる。そこで、このような素子基板を検査する方法
としては、例えば、特開平６−２７４９４号公報に記載
されているような技術が知られている。この技術は、被
検査画素に接続されているデータ線に交流信号を印加す
るとともに、当該画素に接続されたトランジスタをオン
させて、当該画素の画素電極の電位を、静電容量を介し
て検知して、所定の交流電位となっていなければ、当該
画素は欠陥であると判定する技術である。

【０００４】

【発明が解決しようとする課題】しかしながら、この技
術では、確かに画素の欠陥を検査できるものの、画素電
極の１つ１つについて電位を検知しなければならないの
で、画素電極の個数が非常に多い場合には、全画素の検
査に極めて長期間を要する結果、検査工程でのスループ
ットが低下する、という問題が生じる。また、この技術
では、画素電極の電位を検知するプローブを、被検査対
象となる画素電極に対して正確に位置決めする必要があ
るので、画素電極のサイズが小さく、かつ画素電極同士
ののピッチが狭い場合には、検査そのものが困難とな
る、という問題が生じる。

【０００５】本発明は、上述した問題に鑑みてなされた
ものであり、その目的とするところは、画素数が多数で
あっても、また、画素電極が小さく、かつ、そのピッチ
が狭くても、容易に画素の欠陥が検出可能な電気光学装
置用基板の検査方法を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成すべく本
発明の第１の方法にあっては、複数の走査線と複数のデ
ータ線と画像信号線とが形成されるとともに、前記走査
線と前記データ線とに接続されたトランジスタと、この
トランジスタに接続された画素電極とからなる画素と、
各データ線毎に設けられるとともに、前記画像信号線に
供給される画像信号を、サンプリング制御信号にしたが
ってサンプリングしてデータ線に供給するサンプリング
スイッチとを備える電気光学装置用基板の検査方法であ
って、画素電極に交流信号を印加する一方、前記走査線
に走査信号を順次供給するとともに、前記サンプリング
スイッチにサンプリング制御信号を順次供給して、前記
画像信号線に交流信号が現れるか否かによって欠陥検査
を行うことを特徴としている。

【０００７】第１の方法によれば、画素や配線等が正常
であれば、画素電極に印加される交流信号が、画素電極
→トランジスタ→データ線→サンプリングスイッチ→画
像信号線という経路を辿るので、画像信号線に交流信号
が現れるが、これらに欠陥があれば、画像信号線に交流
信号は現れない。このため、画素のトランジスタや画素
電極とともに、上記経路における配線の欠陥についても
検査することが可能となる。

【０００８】さらに、第１の方法では、走査信号の順次
供給と、サンプリング制御信号の順次供給によって検査
対象となる画素が順番に選択されるので、検査対象とな
る画素を特定して、その画素電極に対して交流信号を印
加する必要がない。すなわち、検査対象となる画素の画
素電極を少なくとも含むように交流信号を印加すれば足
りる。このため、画素電極のサイズが小さく、かつ画素
電極同士のピッチが狭くても、容易に画素の欠陥が検出
可能となる。また、画素電極に交流信号が印加された画
素のすべてが順番に選択されるので、多数の画素を効率
良く検査することも可能となる。

【０００９】また、上記目的を達成すべく、本発明の第
２の方法にあっては、複数の走査線と複数のデータ線と
画像信号線とが形成されるとともに、前記走査線と前記
データ線とに接続されたトランジスタと、このトランジ
スタ素子に接続された画素電極と、この画素電極に一端
が接続された蓄積容量とからなる画素と、各データ線毎
に設けられるとともに、前記画像信号線に供給される画
像信号を、サンプリング制御信号にしたがってサンプリ
ングしてデータ線に供給するサンプリングスイッチとを
備える電気光学装置用基板の検査方法であって、前記蓄
積容量の他端に交流信号を印加する一方、前記走査線に
走査信号を順次供給するとともに、前記サンプリングス
イッチにサンプリング制御信号を順次供給して、前記画
像信号線に交流信号が現れるか否かによって欠陥検査を
行うことを特徴としている。

【００１０】第２の方法によれば、画素や配線等が正常
であれば、蓄積容量の他端に印加される交流信号が、蓄
積容量→トランジスタ→データ線→サンプリングスイッ
チ→画像信号線という経路を辿るので、画像信号線に交
流信号が現れるが、これらに欠陥があれば、画像信号線
に交流信号は現れない。このため、画素のトランジスタ
や蓄積容量とともに、上記経路における配線の欠陥につ
いても検査することが可能となる。

【００１１】また、蓄積容量の他端は、通常、複数の画
素において共通化されるが、第２の方法では、第１の方
法と同様に、走査信号の順次供給と、サンプリング制御
信号の順次供給によって検査対象となる画素が順番に選
択されるので、検査対象となる画素を特定して、その蓄
積容量に対して、交流信号を印加する必要がない。この
ため、画素電極のサイズが小さく、かつ画素電極同士の
ピッチが狭くても、容易に画素の欠陥が検出可能とな
る。また、蓄積容量の他端に交流信号が印加された画素
のすべてが順番に選択されるので、多数の画素を効率良
く検査することも可能となる。

【００１２】一方、上記目的を達成すべく、本発明の第
３の方法にあっては、複数の走査線と複数のデータ線と
画像信号線とが形成されるとともに、前記走査線と前記
データ線とに接続されたトランジスタと、このトランジ
スタ素子に接続された画素電極と、この画素電極に一端
が接続された蓄積容量とからなる画素と、各データ線毎
に設けられるとともに、前記画像信号線に供給される画
像信号を、サンプリング制御信号にしたがってサンプリ
ングしてデータ線に供給するサンプリングスイッチとを
備える電気光学装置用基板の検査方法であって、前記画
素電極または蓄積容量の他端のいずれか一方に交流信号
を印加する一方、前記走査線に走査信号を順次供給する
とともに、前記サンプリングスイッチにサンプリング制
御信号を順次供給して、前記画像信号線に交流信号が現
れるか否かによって欠陥検査を行い、前記画素電極また
は蓄積容量の他端のいずれか他方に交流信号を印加する
一方、前記走査線に走査信号を順次供給するとともに、
前記サンプリングスイッチにサンプリング制御信号を順
次供給して、前記画像信号線に交流信号が現れるか否か
によって欠陥検査を再度行うことを特徴としている。

【００１３】第３の方法では、上述した第１および第２
の方法のうち、一方による検査を実行した後に、他方に
よる検査を行うので、画素を構成するトランジスタ、画
素電極および蓄積容量のすべてについて欠陥を検出する
ことが可能となる。また、第３の方法は、第１および第
２の方法と同様に、画素電極のサイズが小さく、かつ画
素電極同士のピッチが狭くても、容易に画素の欠陥が検
出可能となるだけでなく、多数の画素を効率良く検査す
ることも可能となる。

【００１４】ところで、第１、第２または第３の方法に
おいて、相隣接するデータ線に対応して設けられたサン
プリングスイッチの複数個は、互いに異なる画像信号線
に接続されるとともに、同一のサンプリング制御信号に
よってサンプリングを行うことが望ましい。これによれ
ば、複数の画素について同時に検査されるので、検査効
率の向上が図られる。また、検査後の通常表示にあっ
て、時間軸に伸長分配（シリアル−パラレル変換）した
画像信号が異なる画像信号線に供給されると、画像信号
が複数本のデータ線に同時にサンプリングされるので、
時間軸に余裕を持たせることも可能となる。

【００１５】また、第１、第２または第３の方法におい
て、前記電気光学装置用基板には、前記走査線に走査信
号を順次供給する走査線駆動回路と、前記サンプリング
制御信号を順次出力するデータ線駆動回路とが形成され
ていることが望ましい。これによれば、検査対象となる
電気光学装置用基板に、走査信号を出力する走査線駆動
回路や、サンプリング制御信号を出力するデータ線駆動
回路が形成されるので、検査時において電気光学装置用
基板に、走査線やデータ線を特定して信号を供給する必
要もなくなる。また、これら駆動回路の構成素子を、画
素電極に接続されるトランジスタと共通プロセスで形成
すれば、集積化や製造工程の簡略化などが図られる。

【００１６】一方、第１または第３の方法において、交
流信号が印加される画素電極は、複数であることが望ま
しい。上述したように、本発明では、画素電極に交流信
号が印加された画素のすべてを順次選択的に検査するこ
とが可能であるため、複数の画素電極に対して交流信号
を印加して検査する方が検査効率の向上が図られるから
である。特に、すべての画素電極に交流信号を印加し
て、画素のすべてを順次検査することが望ましい。

【００１７】ところで、本発明では、被検査画素の画素
電極を少なくとも含むように交流信号を印加すれば足り
るので、画素電極以外の部分にも交流信号が印加される
場合がある。このため、第１または第３の方法におい
て、前記画素電極の下には、絶縁膜を介して導電層が設
けられ、さらに、その下には、別の絶縁膜を介して、前
記走査線および前記データ線が設けられていることが望
ましい。これによれば、画素電極以外の部分に印加され
た交流信号は、画素電極の下に絶縁膜を介して設けられ
た導電層によって遮蔽されて、走査線やデータ線に達す
ることが防止される。

【００１８】さらに、第１または第３の方法において、
前記画素電極の表面は、絶縁膜で覆われていることが望
ましい。これによれば、画素電極の保護が図られるから
である。なお、画素電極に印加される信号は交流である
ので、画素電極の表面が絶縁膜で覆われていても、静電
容量を介して間接的に供給される。

【００１９】くわえて、第１または第３の方法におい
て、前記画素電極に対し、導電性の弾性体を介して交流
信号を印加することが望ましい。画素電極に交流信号を
間接的に供給するにしても、弾性体を介して交流信号を
印加する構成とした方が、画素電極またはその表面に形
成された保護膜を傷付ける可能性が低いからである。な
お、導電性弾性体には、導電性ゴムや、表面に導電層が
被着した樹脂などを用いることができる。

【００２０】一方、第２の方法において、すべての画素
における蓄積容量の他端は、容量線を介して共通接続さ
れていることが望ましい。上述したように、本発明で
は、画素電極に交流信号が印加された画素のすべてを順
次選択的に検査することが可能であるため、すべての画
素の蓄積容量に対して交流信号を印加して検査する方が
検査効率の向上が図られるからである。したがって、電
気光学装置用基板には、共通接続された容量線に、交流
信号を印加するための電極が形成されていることが望ま
しい。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２２】＜素子基板＞まず、本発明の実施形態に係
る検査方法について説明する前に、検査対象となる電気
光学装置用基板について説明する。ここで、本実施形態
では、電気光学材料として液晶を用いた液晶装置のう
ち、走査線やデータ線が形成された素子基板を検査する
ものである。

【００２３】図１は、本実施形態において検査対象とな
る（正常な）素子基板の電気的な構成を示すブロック図
である。この図に示されるように、素子基板１０１にお
いて画素領域１０１ａには、複数本の走査線１１２が、
図においてＸ（行）方向に延在して形成され、また、複
数本のデータ線１１４が、Ｙ（列）方向に沿って延在し
て形成されている。そして、これらの走査線１１２とデ
ータ線１１４との各交差においては、各画素のスイッチ
ングを制御するトランジスタ１１６のゲート電極が走査
線１１２に接続される一方、トランジスタ１１６のソー
ス電極がデータ線１１４に接続されるとともに、トラン
ジスタ１１６のドレイン電極が画素電極１１８に接続さ
れている。

【００２４】また、液晶容量に保持された電荷のリーク
を防止するために、蓄積容量１１９が、各画素毎に設け
られ、対応する画素電極１１８と容量線１１５との間に
おいて液晶容量に対し並列に付加されている。なお、液
晶容量は、液晶が実際に挟持された場合に、画素電極１
１８と対向電極と両電極に挟持された液晶とによって構
成されるものである。また、各容量線１１５は共通結線
されて、外部との接続用電極１０７ｂに接続されてい
る。

【００２５】次に、素子基板１０１において画素領域１
０１ａの外側には、走査線駆動回路１３０や、データ線
駆動回路１４０、サンプリングスイッチ１５１などの周
辺回路１２０が形成されている。ここで、周辺回路１２
０の構成素子は、画素電極１１８に接続されたトランジ
スタ１１６と共通または異なる製造プロセスで形成され
たものである。ここで、特にプロセスを共通化した場合
には、素子基板１０１にあっては、製造効率の向上や、
製造コストの低下、素子特性の均一化などが図られる。

【００２６】さて、周辺回路１２０のうち、走査線駆動
回路１３０は、１垂直走査期間において、走査信号Ｇ
１、Ｇ２、……、Ｇｍをパルス的に順次供給するもので
あり、また、データ線駆動回路１４０は、いずれかの走
査信号が供給される１水平走査期間において、サンプリ
ング制御信号Ｓ１、Ｓ２、……、Ｓｎをパルス的に順次
供給するものである。

【００２７】一方、本実施形態において、画像信号ＶＩ
Ｄ１、ＶＩＤ２は、実際に液晶が挟持された後において
表示を行う場合（通常表示を行う場合）には、図示しな
いシリアル−パラレル変換回路によって１系統の画像信
号Ｖｉｄｅｏ（図６参照）が時間軸に２倍に伸長分配さ
れて、２本の画像信号線１１３を介して供給されるもの
である。ただし、画像信号ＶＩＤ１、ＶＩＤ２は、検査
時には不要である。

【００２８】次に、各サンプリングスイッチ１５１は、
データ線１１４のそれぞれに１対１に対応して設けられ
るものである。ここで、各サンプリングスイッチ１５１
の一端は、対応するデータ線１１４に接続され、その他
端は、図において左から数えて奇数番目のものにあって
は画像信号ＶＩＤ１が供給される画像信号線１１３に接
続され、偶数番目のものにあっては画像信号ＶＩＤ２が
供給される画像信号線１１３に接続されている。また、
隣接するデータ線１１４に対応する２個（奇数番目、お
よび、これに続く偶数番目）のサンプリングスイッチ１
５１は、同一のサンプリング制御信号にしたがって制御
される構成となっている。すなわち、サンプリングスイ
ッチ１５１は、通常表示の場合には、２本の画像信号線
１１３に供給される画像信号ＶＩＤ１、ＶＩＤ２を、サ
ンプリング制御信号にしたがったタイミングで同時にサ
ンプリングして、対応するデータ線１１４のそれぞれに
供給する構成となっている。なお、サンプリングスイッ
チ１５１は、実際には、トランスファーゲートにより構
成されている。

【００２９】＜トランジスタ＞次に、素子基板１０１に
形成されるトランジスタについて説明する。図２は、画
素電極１１８に接続されるトランジスタ１１６およびそ
の周辺の構造を説明するための断面図である。この図に
おいて、素子基板１０１は、単結晶シリコンや多結晶シ
リコンなどの半導体基板からなるものであり、その表面
には、当該半導体基板よりも高不純物濃度のウェル領域
１２が形成されている。このウェル領域１２は、画素領
域１０１ａにおけるトランジスタ１１６のすべてに対し
て共通ウェル領域として形成されるが、周辺回路１２０
を構成する素子のウェル領域とは分離されている。

【００３０】ここで、ウェル領域１２の表面には、素子
分離用の酸化膜１３が形成されているが、１画素毎に２
カ所の開口部が設けられている。これら２カ所の開口部
のうち、１つは、トランジスタ１１６の形成領域であ
り、他の１つは、図２では省略されているが蓄積容量１
１９の形成領域である。前者の開口部の中央には、熱酸
化により形成されるゲート酸化膜１１２ａを介し、ポリ
シリコンやメタルシリサイド等からなるゲート電極が走
査線１１２として形成された後、これをマスクとした不
純物のドーピングによって、ソース領域１１４ａおよび
ドレイン領域１１８ａが形成されている。これにより、
トランジスタ１１６がＭＯＳ型ＦＥＴとして構成される
こととなる。

【００３１】次に、トランジスタ１１６や酸化膜１３な
どの上には、第１の層間絶縁膜１４が形成され、さら
に、この表面には、アルミニウムを主体とするデータ線
１１４および第１の補助配線１１８ｂが形成されてい
る。このうち、データ線１１４は、第１の層間絶縁膜１
４に設けられたコンタクトホールＣＨ１を介してソース
領域１１４ａに、また、第１の補助配線１１８ｂは、同
じく第１の層間絶縁膜１４に設けられたコンタクトホー
ルＣＨ２を介してドレイン領域１１８ａに、それぞれ電
気的に接続されている。

【００３２】続いて、データ線１１４、第１の補助配線
１１８ｂおよび第１の層間絶縁膜１４の上には、第２の
層間絶縁膜１５が形成され、さらに、この表面には、ア
ルミニウムを主体とするメタル層１６および第２の補助
配線１１８ｃが形成されている。このうち、第２の補助
配線１１８ｃは、第２の層間絶縁膜１５に設けられたコ
ンタクトホールＣＨ３を介して第１の補助配線１１８ｂ
に電気的に接続されている。ここで、メタル層１６は、
周辺回路１２０における素子間の接続配線とともに、ト
ランジスタ１１６への光進入を防止する遮光層を兼用す
るものであり、画素領域１０１ａにあっては、コンタク
トホールＣＨ３の周辺を除いて、ほぼ全面にわたって形
成されている。

【００３３】次に、メタル層１６、第２の補助配線１１
８ｃおよび第２の層間絶縁膜１５の上には、第３の層間
絶縁膜１７が形成されて、さらに、この表面には、アル
ミニウムなどの反射性金属からなる画素電極１１８が形
成されている。ここで、第３の層間絶縁膜１７には、コ
ンタクトホールＣＨ４が設けられ、ここに、タングステ
ンなどの高融点金属からなる柱状の接続プラグ１１８ｄ
が充填されて、これにより、画素電極１１８と第２の補
助配線１１８ｃとの電気的な接続が図られている。この
結果、画素電極１１８は、接続プラグ１１８ｄ→第２の
補助配線１１８ｃ→第１の補助配線１１８ｂという経路
を介して、トランジスタ１１６のドレイン領域１１８ａ
と電気的に接続されることになる。なお、画素電極１１
８は、接続プラグ１１８ｄが充填された第３の層間絶縁
膜１７をＣＭＰ（化学的機械研磨）より平坦化して形成
されるので、ほぼ完全に鏡面化される。ただし、電気光
学装置の用途が直視型表示装置である場合には、良好な
光散乱反射特性を持たせるために、画素電極１１８は、
適当な凹凸面上に形成される。

【００３４】そして、画素電極１１８の上には、画素電
極１１８を保護するための保護層１９が、素子基板１０
１の全面にわたって形成されている。なお、液晶装置が
実際に構成される場合、さらに、配向膜（図示省略）が
画素領域１０１ａの全面に形成される。

【００３５】＜走査線駆動回路＞次に、周辺回路１２０
のうち、走査線駆動回路１３０について説明する。走査
線駆動回路１３０は、垂直走査期間の最初に供給される
転送開始パルスＤＹ−ＤまたはＤＹ−Ｕを、１水平走査
期間毎に供給されるクロック信号ＣＬＹおよびその反転
クロック信号ＣＬＹINVにしたがって、順次シフトする
ことによって、走査信号Ｇ１〜Ｇｍを所定の順番で出力
するものである。

【００３６】図３は、走査線駆動回路１３０の構成を示
すブロック図である。この図において、クロック信号Ｃ
ＬＹ、その反転クロック信号ＣＬＹINVおよび転送開始
パルスＤＹ−Ｄ（ＤＹ−Ｕ）は、いずれも図示しない回
路によって、通常表示の場合には、画像信号ＶＩＤ１、
ＶＩＤ２と同期して供給されるものである。

【００３７】まず、走査線駆動回路１３０は、第０段〜
第（ｍ＋１）段のラッチ回路１３３０を備えており、各
段のラッチ回路１３３０は、それぞれクロック信号ＣＬ
Ｙおよびその反転クロック信号ＣＬＹINVのレベル遷移
（立ち下がり、または、立ち上がり）時において、その
直前の入力レベルをラッチして出力するとともに、後段
に位置するラッチ回路１３３０の入力信号として供給す
るものである。

【００３８】さて、各段のラッチ回路１３３０は、図に
おいてＤ方向およびＵ方向の双方向に転送可能である。
ここで、垂直走査方向が下方向である場合には、Ｄ方向
転送となって、転送開始パルスＤＹ−Ｄが、ラッチ回路
１３３０の上側から入力されて下側から出力される一
方、垂直走査方向が上方向である場合には、Ｕ方向転送
となって、転送開始パルスＤＹ−Ｕが、ラッチ回路１３
３０の下側から入力されて上側から出力される構成とな
っている。このため、前段（入力）とは、Ｄ方向転送の
場合には上側を意味し、Ｕ方向転送の場合には下側を意
味することになる。反対に、後段（出力）とは、Ｄ方向
転送の場合には下側を意味し、Ｕ方向転送の場合には上
側を意味することになる。

【００３９】ところで、各段のラッチ回路１３３０のう
ち、第０段、第２段、……、第ｍ段（以下、説明の便宜
上「偶数段」という）のラッチ回路１３３０は、Ｄ方向
転送の場合に、クロック信号ＣＬＹの立ち上がり（反転
クロック信号ＣＬＹINVの立ち下がり）において、その
直前の入力レベルをラッチして出力するとともに、後段
に位置するラッチ回路１３３０の入力信号として供給す
る一方、Ｕ方向転送の場合に、クロック信号ＣＬＹの立
ち下がり（反転クロック信号ＣＬＹINVの立ち上がり）
において、その直前の入力レベルをラッチして出力する
とともに、後段に位置するラッチ回路１３３０の入力信
号として供給するものである。

【００４０】また、各段のラッチ回路１３３０のうち、
第１段、第３段、……、第（ｍ＋１）段（以下、説明の
便宜上「奇数段」という）のラッチ回路１３３０は、Ｄ
方向転送の場合に、クロック信号ＣＬＹの立ち下がりに
おいて、その直前の入力レベルをラッチして出力すると
ともに、後段に位置するラッチ回路１３３０の入力信号
として供給する一方、Ｕ方向転送の場合に、クロック信
号ＣＬＹの立ち上がりにおいて、その直前の入力レベル
をラッチして出力するとともに、後段に位置するラッチ
回路１３３０の入力信号として供給するものである。

【００４１】このような構成において、Ｄ方向転送の場
合、第０段〜第ｍ段のラッチ回路１３３０から出力され
る信号Ｇ０’〜Ｇｍ’は、図４に示される通りとなる。
すなわち、第０段のラッチ回路１３３０から出力される
信号Ｇ０’は、垂直走査期間の１番最初に入力される転
送開始パルスＤＹ−Ｄを、クロック信号ＣＬＹの立ち上
がりで取り込んだものとなり、続く第１段〜第ｍ段のラ
ッチ回路１３３０からそれぞれ出力される信号Ｇ１’〜
Ｇｍ’は、信号Ｇ０’を、クロック信号ＣＬＹの半周期
ずつ順次シフトしたものとなる。

【００４２】反対に、Ｕ方向転送の場合、第（ｍ＋１）
段〜第１段のラッチ回路１３３０から出力される信号Ｇ
ｍ’〜Ｇ０’は、図４の括弧に示される通りとなる。す
なわち、第（ｍ＋１）段のラッチ回路１３３０から出力
される信号Ｇｍ’は、垂直走査期間の１番最初に入力さ
れる転送開始パルスＤＹ−Ｕを、クロック信号ＣＬＹの
立ち上がりで取り込んだものとなり、続く第ｍ段〜第１
段のラッチ回路１３３０からそれぞれ出力される信号Ｇ
ｍ−１’〜Ｇ０’は、信号Ｇｍ’を、クロック信号ＣＬ
Ｙの半周期ずつ順次シフトしたものとなる。

【００４３】さて、図３において、ＮＡＮＤ回路１３６
０は、第１段〜第ｍ段のラッチ回路１３３０に対応して
設けられ、対応するラッチ回路１３３０における入力信
号と出力信号との否定論理積を出力するものである。イ
ンバータ１３７０は、各ＮＡＮＤ回路１３６０に対応し
て設けられ、対応するＮＡＮＤ回路１３６０による否定
論理積を反転するものである。

【００４４】上述のように、Ｄ方向転送（Ｕ方向転送）
にあっては、各ラッチ回路１３３０から出力される信号
Ｇ０’〜Ｇｍ’（Ｇｍ’〜Ｇ０’）は、クロック信号Ｃ
ＬＹの半周期毎に順次シフトしているので、図４に示さ
れるように、隣接同士においてその半分期間が互いに重
複する関係にあるが、この重複期間が、ＮＡＮＤ回路１
３６０およびインバータ１３７０により取り出されて、
走査信号Ｇ１、Ｇ２、……、Ｇｍとして出力される構成
となっている。

【００４５】したがって、走査信号は、Ｄ方向転送では
Ｇ１、Ｇ２、……、Ｇｍという順番にて、Ｕ方向転送で
はＧｍ、Ｇｍ−１、……、Ｇ１という順番にて、それぞ
れクロック信号ＣＬＹの半周期毎に順次遅延して、互い
に重複することなく出力されることとなる。

【００４６】＜データ線駆動回路＞次に、データ線駆動
回路１４０について説明する。データ線駆動回路１４０
は、水平走査期間の最初に供給される転送開始パルスＤ
Ｘ−ＲまたはＤＸ−Ｌを、クロック信号ＣＬＸおよびそ
の反転クロック信号ＣＬＸINVにしたがって、順次シフ
トすることによって、サンプリング制御信号Ｓ１〜Ｓｎ
を所定の順番で出力するものである。

【００４７】したがって、その構成は、図５に示される
ように、供給される信号のタイミングについては異なる
が、走査線駆動回路１３０と類似したものとなる。すな
わち、データ線駆動回路１４０は、転送開始パルスＤＹ
−Ｄ（ＤＹ−Ｕ）の替わりに、転送開始パルスＤＸ−Ｒ
（ＤＸ−Ｌ）を入力するとともに、クロック信号ＣＬＹ
およびその反転クロック信号ＣＬＹINVの替わりに、ク
ロック信号ＣＬＸおよびその反転クロック信号ＣＬＸIN
Vを入力する構成となっている。

【００４８】まず、データ線駆動回路１４０は、第１段
〜第（ｎ＋１）段のラッチ回路１４３０を備えており、
各段のラッチ回路１４３０は、それぞれクロック信号Ｃ
ＬＸおよびその反転クロック信号ＣＬＸINVのレベル遷
移（立ち下がり、または、立ち上がり）時において、そ
の直前の入力レベルをラッチして出力するとともに、後
段に位置するラッチ回路１４３０の入力信号として供給
するものである。

【００４９】さて、各段のラッチ回路１４３０は、図に
おいてＲ方向およびＬ方向の双方向に転送可能である。
ここで、水平走査方向が右方向である場合には、Ｒ方向
転送となって、転送開始パルスＤＸ−Ｒが、ラッチ回路
１４３０の左側から入力されて右側から出力される一
方、水平走査方向が左方向である場合には、Ｌ方向転送
となって、転送開始パルスＤＸ−Ｌが、ラッチ回路１４
３０の右側から入力されて左側から出力される構成とな
っている。このため、前段（入力）とは、Ｒ方向転送の
場合には左側を意味し、Ｌ方向転送の場合には右側を意
味することになる。反対に、後段（出力）とは、Ｒ方向
転送の場合には右側を意味し、Ｌ方向転送の場合には左
側を意味することになる。

【００５０】ところで、各段のラッチ回路１４３０のう
ち、第１段、第３段、……、第（ｎ＋１）段（以下、説
明の便宜上「奇数段」という）のラッチ回路１４３０
は、Ｒ方向転送の場合に、クロック信号ＣＬＸの立ち上
がり（反転クロック信号ＣＬＸINVの立ち下がり）にお
いて、その直前の入力レベルをラッチして出力するとと
もに、後段に位置するラッチ回路１４３０の入力信号と
して供給する一方、Ｌ方向転送の場合に、クロック信号
ＣＬＸの立ち下がり（反転クロック信号ＣＬＸINVの立
ち上がり）において、その直前の入力レベルをラッチし
て出力するとともに、後段に位置するラッチ回路１４３
０の入力信号として供給するものである。また、各段の
ラッチ回路１４３０のうち、第２段、第４段、……、第
ｎ段（以下、説明の便宜上「偶数段」という）のラッチ
回路１４３０は、Ｒ方向転送の場合に、クロック信号Ｃ
ＬＸの立ち下がりにおいて、その直前の入力レベルをラ
ッチして出力するとともに、後段に位置するラッチ回路
１４３０の入力信号として供給する一方、Ｌ方向転送の
場合に、クロック信号ＣＬＸの立ち上がりにおいて、そ
の直前の入力レベルをラッチして出力するとともに、後
段に位置するラッチ回路１４３０の入力信号として供給
するものである。

【００５１】このような構成において、Ｒ方向転送の場
合、第１段〜第ｎ段のラッチ回路１４３０から出力され
る信号Ｓ１’〜Ｓｎ’は、図６に示される通りとなる。
すなわち、第１段のラッチ回路１４３０から出力される
信号Ｓ１’は、水平走査期間の１番最初に入力される転
送開始パルスＤＸ−Ｒを、クロック信号ＣＬＸの立ち上
がりで取り込んだものとなり、続く第２段〜第ｎ段のラ
ッチ回路１４３０からそれぞれ出力される信号Ｓ２’〜
Ｓｎ’は、信号Ｓ１’を、クロック信号ＣＬＸの半周期
ずつ順次シフトしたものとなる。

【００５２】反対に、Ｌ方向転送の場合、第（ｎ＋１）
段〜第２段のラッチ回路１４３０から出力される信号Ｓ
ｎ’〜Ｓ１’は、図６の括弧に示される通りとなる。す
なわち、第（ｎ＋１）段のラッチ回路１４３０から出力
される信号Ｓｎ’は、水平走査期間の１番最初に入力さ
れる転送開始パルスＤＸ−Ｌを、反転クロック信号ＣＬ
ＸINVの立ち上がりで取り込んだものとなり、続く第ｎ
段〜第２段のラッチ回路１４３０からそれぞれ出力され
る信号Ｓｎ−１’〜Ｓ１’は、信号Ｓｎ’を、クロック
信号ＣＬＸの半周期ずつ順次シフトしたものとなる。

【００５３】ところで、クロック信号ＣＬＸ（およびそ
の反転クロック信号ＣＬＸINV）の周波数は、水平走査
期間毎に供給されるクロック信号ＣＬＹ（およびその反
転クロック信号ＣＬＹINV）の周波数よりも圧倒的に高
いので、ラッチ回路１４３０の入力信号および出力信号
の否定論理積信号を反転するだけの構成（図３参照）で
は、不十分な場合がある。このため、ＮＡＮＤ回路１４
６０が、各ラッチ回路１４３０から出力される信号のパ
ルス幅を積極的に狭めるために設けられている。

【００５４】すなわち、Ｒ方向転送の場合に奇数段（Ｌ
方向転送の場合に偶数段）のラッチ回路１４３０から出
力される信号のパルス幅は、 図６に示されるように、
イネーブル信号ＥＮＢ１の信号幅にしたがって狭められ
る一方、Ｒ方向転送の場合に遇数段（Ｌ方向転送の場合
に奇数段）のラッチ回路１４３０から出力される信号の
パルス幅が、イネーブル信号ＥＮＢ２の信号幅にしたが
って狭められて、これらが、サンプリング制御信号Ｓ
１、Ｓ２、……、Ｓｎとして出力される構成となってい
る。

【００５５】したがって、サンプリング制御信号は、Ｒ
方向転送ではＳ１、Ｓ２、……、Ｓｎという順番にて、
Ｌ方向転送ではＳｎ、Ｓｎ−１、……、Ｓ１という順番
にて、それぞれクロック信号ＣＬＸの半周期毎に順次遅
延したタイミングであって、互いに重複することなく、
順次出力されることとなる。

【００５６】なお、図５では、ｎを偶数とした構成を示
しているが、ｎを奇数とした構成にすれば、イネーブル
信号ＥＮＢ１、ＥＮＢ２を転送方向によって切り換える
必要がなくなるので、また、クロック信号ＣＬＸおよび
反転クロック信号ＣＬＸINVを切り替える必要がなくな
るので、外部回路の負担が低減される。

【００５７】＜素子基板の検査＞次に、上述した素子基
板１０１の検査について説明する。また、この検査は、
素子基板１０１が形成された直後、すなわち、素子基板
１０１と対向基板との貼付前（液晶が挟持される前）で
あって、素子基板１０１の単体に対して行われるもので
あり、第１および第２の検査に分けて行われる。

【００５８】まず、第１の検査では、図７に示されるよ
うに、交流電源３００の一端が素子基板１０１における
所定の電位、例えば、基準電位Ｖｃｏｍに接続される。
ここで、基準電位Ｖｃｏｍは、液晶が実際に挟持された
場合における対向基板の電位であって、画像信号ＶＩＤ
１、ＶＩＤ２の中間電位をいう。なお、交流電源３００
における一端の電位は、基準電位Ｖｃｏｍに限られるも
のではない。

【００５９】一方、交流電源３００の他端に接続された
導電性ゴム２００が、画素電極１１８のすべてを覆うよ
うに、かつ、均等な圧力が加わるように素子基板１０１
に押圧される。ここで、画素電極１１８の表面には、図
２に示されるように、保護層１９が形成されているの
で、導電性ゴム２００は、画素電極１１８と直接接触し
ないが、保護層１９による静電容量を介して電気的に結
合する。したがって、導電性ゴム２００が押圧された場
合における素子基板１０１の等価回路は、図８に示され
る通りとなる。すなわち、各画素電極１１８には、交流
電源３００の交流信号ＶＡＣが、導電性ゴム２００と保
護層１９の静電容量とを介して印加されることとなる。
なお、導電性ゴム２００は、画素電極１１８の隙間で
は、第３の層間絶縁膜１７にも接触するので、交流信号
ＶＡＣが下層に伝搬するが、メタル層１６によって遮蔽
される。このため、交流信号ＶＡＣが、各層間絶縁膜を
介してデータ線１１４に流れることはない。

【００６０】次に、第１の検査においては、通常表示の
場合と同様に、素子基板１０１に形成される走査駆動回
路１３０やデータ線駆動回路１４０には、クロック信号
や転送開始パルスが供給される。この際、走査線駆動回
路１３０およびデータ線駆動回路１４０の転送方向はい
ずれであっても良いが、説明簡略化のため、それぞれＤ
方向およびＲ方向と規定する。このため、上述したよう
に、走査信号Ｇ１、Ｇ２、……、Ｇｍが、１垂直走査期
間において互いに重複しないように順番に出力されると
ともに、各走査信号が供給される１水平走査期間におい
て、サンプリング制御信号Ｓ１、Ｓ２、……、Ｓｎが、
互いに重複しないように順番に出力されることとなる。

【００６１】ここで、ある走査線１１２に走査信号Ｇｉ
（ここで、ｉはＧ１〜Ｇｍを一般化するためのもの）が
供給されるとともに、あるサンプリングスイッチ１５１
にサンプリング制御信号Ｓｊ（ｊはＳ１〜Ｓｎを一般化
するためのもの）が供給された場合に、図１または図８
において上から数えてｉ番目の走査線と、左から数えて
（２ｊ−１）番目のデータ線１１４との交差に対応して
設けられた画素の画素電極１１８に印加された交流信号
ＶＡＣは、当該画素のトランジスタ１１６がオンするの
で、図２に示される接続プラグ１１８ｄ→第２の補助配
線１１８ｃ→第１の補助配線１１８ｂという経路を介し
てトランジスタ１１６に、さらに、このトランジスタ１
１６→（２ｊ−１）番目のデータ線１１４→（２ｊ−
１）番目のサンプリングスイッチ１５１という経路を辿
って、上方の画像信号線１１３に信号Ｖ１として現れる
はずである。同様に、ｉ番目の走査線と、（２ｊ）番目
のデータ線１１４との交差に対応して設けられた画素の
画素電極１１８に印加された交流信号ＶＡＣは、同様な
経路を辿って、下方の画像信号線１１３に信号Ｖ２とし
て現れるはずである。しかしながら、上記画素、特にト
ランジスタ１１６の欠陥、上記経路の断線などが生じて
いると、画像信号線１１３には信号Ｖ１、Ｖ２が交流と
して現れない。

【００６２】例えば、図８においてＦ１で示されるよう
に、上から１番目の走査線１１２と、左から数えて３番
目のデータ線１１４との交差に対応して設けられた画素
において、トランジスタ１１６と画素電極１１８との間
に断線が発生していると、走査信号Ｇ１が供給されると
ともに、サンプリング制御信号Ｓ２が供給される期間ｔ
１（図６参照）に、交流信号ＶＡＣは上方の画像信号線
１１３に信号Ｖ１として現れない。

【００６３】したがって、すべての画素電極１１８に対
し、導電性ゴム２００を介して交流信号ＶＡＣを印加し
た場合に、垂直帰線期間および水平帰線期間を除く期間
において、２本の画像信号線１１３に信号Ｖ１、Ｖ２が
交流として常時現れれば、配線などに欠陥がないと識別
できる一方、この期間において信号Ｖ１、Ｖ２が交流と
して現れないときがあれば、なんらかの欠陥があると識
別できることになる。

【００６４】さて、このような第１の検査では、走査線
１１２や、データ線１１４、画像信号線１１３のほか、
トランジスタ１１６と、トランジスタ１１６／画素電極
１１８の間の断線とについての欠陥を識別することは可
能であるが、蓄積容量１１９自体や、容量線１１５の断
線、トランジスタ１１６と蓄積容量１１９との間の断線
などの欠陥については識別できない。

【００６５】そこで次に述べる第２の検査が行われる。
まず、第２の検査では、交流電源の他端を導電性ゴム２
００から解放して、図９に示されるように、端子１０７
ｂに接続する。この接続時における素子基板１０１の等
価回路は、図１０に示される通りとなる。すなわち、各
蓄積容量１１９には、交流電源３００の交流信号ＶＡＣ
が、容量線１１５を介して印加されることとなる。

【００６６】そして、導電性ゴム２００を押圧する第１
の検査と同様に、素子基板１０１に形成される走査駆動
回路１３０やデータ線駆動回路１４０には、クロック信
号や転送開始パルスが供給されて、走査信号Ｇ１、Ｇ
２、……、Ｇｍが、１垂直走査期間において互いに重複
しないように順番に出力されるとともに、各走査信号が
供給される１水平走査期間において、サンプリング制御
信号Ｓ１、Ｓ２、……、Ｓｎが、互いに重複しないよう
に順番に出力される。

【００６７】ここで、ある走査線１１２に走査信号Ｇｉ
が供給されるとともに、あるサンプリングスイッチ１５
１にサンプリング制御信号Ｓｊが供給された場合に、図
１または図１０において上から数えてｉ番目の走査線
と、左から数えて（２ｊ−１）番目のデータ線１１４と
の交差に対応して設けられた画素の蓄積容量１１９に印
加された交流信号ＶＡＣは、当該トランジスタ１１６が
オンするので、トランジスタ１１６→（２ｊ−１）番目
のデータ線１１４→（２ｊ−１）番目のサンプリングス
イッチ１５１という経路を辿って、上方の画像信号線１
１３に信号Ｖ１として現れるはずである。同様に、ｉ番
目の走査線と、（２ｊ）番目のデータ線１１４との交差
に対応して設けられた画素の蓄積容量１１９に印加され
た交流信号ＶＡＣは、同様な経路を辿って、下方の画像
信号線１１３に信号Ｖ２として現れるはずである。しか
しながら、上記画素、特に蓄積容量１１９の欠陥や、ト
ランジスタ１１６の欠陥、上記経路の断線などが生じて
いると、画像信号線１１３には信号Ｖ１、Ｖ２が交流と
して現れない。

【００６８】したがって、すべての蓄積容量１１９に対
し、端子１０７ｂおよび容量線１１５を介して交流信号
ＶＡＣを印加した場合に、垂直帰線期間および水平帰線
期間を除く期間において、２本の画像信号線１１３に信
号Ｖ１、Ｖ２が交流として常時現れれば、配線などに欠
陥がないと識別できる一方、この期間において信号Ｖ
１、Ｖ２が交流として現れないときがあれば、なんらか
の欠陥があると識別できることになる。

【００６９】こうして、画素電極１１８に交流信号ＶＡ
Ｃを印加する第１の検査の後、蓄積容量１１９に交流信
号ＶＡＣを印加する第２の検査によって、それぞれ欠陥
がなければ、当該素子基板１０１には、図１に示される
すべての素子や配線に欠陥がないことを意味する。この
ため、当該素子基板１０１は良品として判定されて、対
向基板と貼付されて液晶が挟持される一方、不良品であ
れば排除されることとなる。なお、画素個数が非常に多
数であれば、画素欠陥が数個程度存在しても表示時には
目立たないので、良品と判定する場合もある。

【００７０】また、第１および第２の検査において、周
辺回路１２０に何らかの欠陥があれば、上述したような
走査信号Ｇ１〜Ｇｍ、および、サンプリング制御信号Ｓ
１〜Ｓｎが出力されないので、画素電極１１８または蓄
積容量１１５に印加された交流信号ＶＡＣは、トランジ
スタ１１６を通過することができないので、信号Ｖ１、
Ｖ２が交流になることはない。このため、本実施形態に
おいて、すべての画素について検査することは、同時
に、周辺回路１２０についても検査することを意味する
ことになる。

【００７１】このように本実施形態によれば、走査信号
Ｇ１〜Ｇｍの順次供給と、サンプリング制御信号Ｓ１〜
Ｓｎの順次供給によって検査対象となる画素が順番に選
択されるので、交流信号ＶＡＣを印加するために、検査
対象となる画素を特定して位置決めする必要がない。こ
のため、画素電極１１８のサイズが小さく、かつ画素電
極１１８同士のピッチが狭くても、容易に欠陥が検出可
能となる。また、画素電極１１８に交流信号が印加され
た画素のすべてが順番に選択されるので、多数の画素を
効率良く検査することも可能となる。

【００７２】なお、実施形態では、導電性ゴム２００を
介して画素電極１１８に交流信号ＶＡＣを印加する第１
の検査の後、端子１０７ｂおよび容量線１１５を介して
蓄積容量１１９に交流信号ＶＡＣを印加する第２の検査
をするとしたが、順番はいずれを先としても後としても
良い。また、検査目的が、トランジスタ１１６の欠陥
や、走査線１１２、データ線１１４および画像信号線１
１３などの断線などの発見であるのであれば、第１また
は第２の検査のいずれかだけを行うこととしても良い。

【００７３】また、実施形態では、第１の検査におい
て、すべての画素電極１１８に対し、導電性ゴム２００
を介して交流信号ＶＡＣを印加するとしたが、一部分の
画素電極１１８であっても良い。この場合、交流信号Ｖ
ＡＣが印加された画素の選択期間において、２本の画像
信号線１１３に信号Ｖ１、Ｖ２が交流として現れれば、
欠陥がないと識別できる。

【００７４】＜液晶装置＞次に、実施形態の検査におい
て良品と判定された素子基板１０１を用いた電気光学装
置の全体構成について、図１１および図１２を参照して
説明する。ここで、図１１は、液晶装置１００の構成を
示す斜視図であり、図１２は、図１１におけるＡ−Ａ’
線の断面図である。

【００７５】これらの図に示されるように、液晶装置１
００は、その背面にガラスやセラミックなどからなる補
強板１０１が接着された素子基板１０１と、対向電極１
０８等が形成されたガラスなどの透明な対向基板１０２
とが、シール材１０４によって一定の間隙を保って貼り
合わせられるとともに、この間隙に電気光学材料として
の液晶１０５が挟持された構造となっている。

【００７６】ここで、素子基板１０１において、シール
材１０４の内側かつ画素領域１０１ａの外側の領域に
は、遮光膜１０６が設けられている。この遮光膜１０６
が形成される領域内のうち、領域１３０ａには走査線駆
動回路１３０が形成され、また、領域１４０ａにはデー
タ線駆動回路１４０やサンプリングスイッチ１５１が形
成される。すなわち、遮光膜１０６は、この領域に形成
される周辺回路１２０に光が入射するのを防止してい
る。この遮光膜１０６は、図２において画素電極１１８
と同一の工程で形成されるメタル層からなり、対向電極
１０８の電位である共通電位Ｖｃｏｍが印加されてい
る。このため、遮光膜１０６が形成された領域では、印
加電圧がほぼゼロとなるので、画素電極１１８の電圧無
印加状態と同じ表示状態となる。

【００７７】また、素子基板１０１において、データ線
駆動回路１４０が形成される領域１４０ａ外側であっ
て、シール材１０４を隔てた領域１０７には、複数の外
部回路接続端子が形成されて、外部からの制御信号や、
検査信号、電源などを入力する構成となっている。さら
に、領域１０７には、容量線１１５に共通接続された端
子１０７ｂも形成されている。なお、図１、図８および
図１０にあっては、端子１０７ｂは、走査線駆動回路１
３０が形成される領域１３０ａとは、画素領域１０１ａ
を挟んで対向する地点に位置していたが、この点は、あ
くまでも等価回路として示すための便宜上に過ぎない措
置であることを付記しておく。

【００７８】一方、対向基板１０２の対向電極１０８
は、貼合部分における４隅のうち、少なくとも１箇所に
おいて設けられた導通材によって、素子基板１０１との
電気的導通が図られている。

【００７９】ほかに、対向基板１０２には、液晶装置１
００の用途に応じて、例えば、直視型であれば、第１
に、ストライプ状や、モザイク状、トライアングル状等
に配列したカラーフィルタが設けられ、第２に、例え
ば、金属材料や樹脂などからなる遮光膜（ブラックマト
リクス）が設けられる。なお、色光変調の用途の場合に
は、例えば、後述するプロジェクタのライトバルブとし
て用いる場合には、カラーフィルタは形成されない。ま
た、直視型の場合、液晶装置１００に光を対向基板１０
２側から照射するフロントライトが必要に応じて設けら
れる。くわえて、素子基板１０１および対向基板１０２
の電極形成面には、それぞれ所定の方向にラビング処理
された配向膜（図示省略）などが設けられて、電圧無印
加状態における液晶分子の配向方向を規定する一方、入
出射側のそれぞれには、配向方向に応じた偏光子（図示
省略）がそれぞれ設けられる。ただし、液晶１０５とし
て、高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、前述の配向膜や偏光子などが不要となる
結果、光利用効率が高まるので、高輝度化や低消費電力
化などの点において有利である。

【００８０】次に、このような構成に係る液晶装置の表
示動作について簡単に説明する。説明便宜上、サンプリ
ング制御信号Ｓ１がＨレベルである場合を想定すると、
左から１本目および２本目のデータ線１１４に、それぞ
れ画像信号ＶＩＤ１、ＶＩＤ２がサンプリングされて、
その時点で選択された走査線１１２と交差する２個の画
素に、トランジスタ１１６によってそれぞれ書き込まれ
ることとなる。この後、サンプリング制御信号Ｓ２がＨ
レベルとなると、今度は、次の３本目および４本目のデ
ータ線１１４にそれぞれ画像信号ＶＩＤ１、ＶＩＤ２が
サンプリングされて、その時点で選択された走査線１１
２と交差する２個の画素に、トランジスタ１１６によっ
てそれぞれ書き込まれることとなる。以下同様にして、
サンプリング制御信号Ｓ３、Ｓ４、……、Ｓｎが順次Ｈ
レベルとなると、５・６本目、７・８本目、……、２ｎ
−１・２ｎ本目のデータ線に、それぞれ画像信号ＶＩＤ
１、ＶＩＤ２が順次サンプリングされて、その時点で選
択された走査線１１２と交差する２個の画素にそれぞれ
書き込まれることとなる。そして、この後、次の走査線
１１２が選択され、再び、サンプリング信号Ｓ１〜Ｓｎ
が順次出力されて、同様な書き込みが繰り返し実行され
ることとなる。

【００８１】したがって、このような駆動方式では、デ
ータ線１１４を１本毎に駆動する方式と比較すると、各
サンプリングスイッチ１５１による画像信号のサンプリ
ング時間が２倍となるので（図６参照）、各画素におけ
る充放電時間が十分に確保される。このため、高コント
ラスト化が図られることになる。さらに、データ線駆動
回路１４０におけるラッチ回路１４３０の段数、およ
び、クロック信号ＣＬＸおよびその反転クロック信号Ｃ
ＬＸINVの周波数が、それぞれ１／２に低減されるの
で、段数の低減化と併せて低消費電力化も図られること
となる。

【００８２】＜素子基板の検査時点について＞なお、上
述した実施形態では、素子基板１０１の検査を、基板単
体の状態で行うこととして説明したが、本発明は、これ
に限られない。例えば、端子１０７ｂに交流信号ＶＡＣ
を印加する場合には、対向基板と貼付した直後であっ
て、液晶のような電気光学材料を挟持する前であっても
良いし、電気光学材料を挟持した後であっても良い。す
なわち、本発明にいう電気光学装置用基板の検査とは、
基板単体の検査を意味すると同時に、電気光学装置の検
査をも意味する。ただし、液晶装置が小型高精細である
場合には、電気光学材料を挟持して実際に表示を行った
としても、目視による検査は困難である。このため、電
気光学材料を挟持する前に検査が可能な本実施形態は、
非常に有効である。

【００８３】＜変換数と１群を構成するデータ線数との
関係＞また、サンプリングスイッチ１５１において同時
駆動される個数は、上述した実施形態では２個とし、こ
れに対応して、画像信号をシリアル−パラレル変換する
構成としたが、本発明は、これに限られない。例えば、
変換数および同時に印加するデータ線の数を「３」や、
「１２」、「２４」等として、３本や、１２本、２４本
等のデータ線に対して、３系統変換や、１２系統変換、
２４系統変換等して並列供給させた画像信号を同時に供
給する構成としても良い。なお、変換数および同時に印
加するデータ線数としては、カラーの画像信号が３つの
原色に係る信号からなることとの関係から、３の倍数で
あることが制御や回路などを簡易化する上で望ましい。
ただし、色光変調の用途の場合には、３原色とは無関係
となるから、実施形態のように「２」や、このほかに
「４」、「８」等としても良い。

【００８４】＜その他＞また、各実施形態においては、
画素電極１１８に接続されるトランジスタ１１６や、周
辺回路１２０の構成素子などを、ＭＯＳ型ＦＥＴで形成
する構成としたが、種々のトランジスタを用いることが
できる。例えば、図２では、ゲート電極がチャネルより
も上方に位置する、いわゆるトップゲート型であった
が、ゲート電極を先に形成し、ゲート絶縁膜を介して、
チャネルとなる半導体層を形成した、いわゆるボトムゲ
ート型としても良い。

【００８５】さらに、電気光学材料としては、液晶のほ
かに、エレクトロルミネッセンス素子などを用いて、そ
の電気光学効果により表示を行う電気光学装置用基板に
適用可能である。すなわち、本発明は、上述した構成と
類似の構成を有するすべての電気光学装置用基板の検査
に適用可能である。

【００８６】

【発明の効果】以上説明したように本発明によれば、画
素数が多数であっても、また、画素電極が小さく、か
つ、そのピッチが狭くても、容易かつ効率的に欠陥を識
別することが可能となる。

【図面の簡単な説明】

【図１】 本発明の実施形態に係る検査方法において、
検査対象となる素子基板の電気的な構成を示すブロック
図である。

【図２】 同素子基板において画素電極に接続されたト
ランジスタおよびその周辺の構造を説明するための断面
図である。

【図３】 同素子基板における走査線駆動回路の構成を
示すブロック図である。

【図４】 同走査線駆動回路の動作を説明するためのタ
イミングチャートである。

【図５】 同素子基板におけるデータ線駆動回路の構成
を示すブロック図である。

【図６】 同データ線駆動回路の動作を説明するための
タイミングチャートである。

【図７】 同素子基板の第１の検査を説明するための斜
視図である。

【図８】 第１の検査時における素子基板の等価回路を
示す図である。

【図９】 同素子基板の第２の検査を説明するための斜
視図である。

【図１０】 第２の検査時における素子基板の等価回路
を示す図である

【図１１】 同素子基板を用いた液晶装置の構造を示す
平面図である。

【図１２】 同液晶装置の構造を説明するための断面図
である。

【符号の説明】

１００……液晶装置 １０１……素子基板 １０１ａ……画素領域 １０２……対向基板 １０５……液晶 １０７ｂ……端子 １１２……走査線 １１３……画像信号線 １１４……データ線 １１５……容量線 １１６……トランジスタ １１８……画素電極 １１９……蓄積容量 １２０……周辺回路 １３０……走査線駆動回路 １４０……データ線駆動回路 １５１……サンプリングスイッチ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｊ ５Ｃ００６ 3/36 3/36 ５Ｃ０８０ Ｆターム(参考） 2G014 AA23 AB51 AC18 2G036 AA19 AA26 AA27 BA33 BB12 CA10 2G086 EE10 2H092 JA23 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB56 JB61 KA03 KA07 KA12 KA16 KA18 MA13 MA17 MA27 MA35 MA37 MA41 MA57 NA25 NA30 2H093 NA16 NA79 NC22 NC23 NC26 NC33 NC59 NC90 ND56 NE10 5C006 AA22 AF42 BB16 BC03 BC12 BC20 BF03 BF04 BF11 BF26 BF27 BF34 EB01 EB04 5C080 AA06 AA10 BB05 DD15 FF11 JJ02 JJ04 JJ06

Claims (11)

【特許請求の範囲】
1. 【請求項１】 複数の走査線と複数のデータ線と画像信
   号線とが形成されるとともに、 前記走査線と前記データ線とに接続されたトランジスタ
   と、このトランジスタに接続された画素電極とからなる
   画素と、 各データ線毎に設けられるとともに、前記画像信号線に
   供給される画像信号を、サンプリング制御信号にしたが
   ってサンプリングしてデータ線に供給するサンプリング
   スイッチとを備える電気光学装置用基板の検査方法であ
   って、 画素電極に交流信号を印加する一方、前記走査線に走査
   信号を順次供給するとともに、前記サンプリングスイッ
   チにサンプリング制御信号を順次供給して、 前記画像信号線に交流信号が現れるか否かによって欠陥
   検査を行うことを特徴とする電気光学装置用基板の検査
   方法。
2. 【請求項２】 複数の走査線と複数のデータ線と画像信
   号線とが形成されるとともに、 前記走査線と前記データ線とに接続されたトランジスタ
   と、このトランジスタ素子に接続された画素電極と、こ
   の画素電極に一端が接続された蓄積容量とからなる画素
   と、 各データ線毎に設けられるとともに、前記画像信号線に
   供給される画像信号を、サンプリング制御信号にしたが
   ってサンプリングしてデータ線に供給するサンプリング
   スイッチとを備える電気光学装置用基板の検査方法であ
   って、 前記蓄積容量の他端に交流信号を印加する一方、前記走
   査線に走査信号を順次供給するとともに、前記サンプリ
   ングスイッチにサンプリング制御信号を順次供給して、 前記画像信号線に交流信号が現れるか否かによって欠陥
   検査を行うことを特徴とする電気光学装置用基板の検査
   方法。
3. 【請求項３】 複数の走査線と複数のデータ線と画像信
   号線とが形成されるとともに、 前記走査線と前記データ線とに接続されたトランジスタ
   と、このトランジスタ素子に接続された画素電極と、こ
   の画素電極に一端が接続された蓄積容量とからなる画素
   と、 各データ線毎に設けられるとともに、前記画像信号線に
   供給される画像信号を、サンプリング制御信号にしたが
   ってサンプリングしてデータ線に供給するサンプリング
   スイッチとを備える電気光学装置用基板の検査方法であ
   って、 前記画素電極または蓄積容量の他端のいずれか一方に交
   流信号を印加する一方、前記走査線に走査信号を順次供
   給するとともに、前記サンプリングスイッチにサンプリ
   ング制御信号を順次供給して、 前記画像信号線に交流信号が現れるか否かによって欠陥
   検査を行い、 前記画素電極または蓄積容量の他端のいずれか他方に交
   流信号を印加する一方、前記走査線に走査信号を順次供
   給するとともに、前記サンプリングスイッチにサンプリ
   ング制御信号を順次供給して、 前記画像信号線に交流信号が現れるか否かによって欠陥
   検査を再度行うことを特徴とする電気光学装置用基板の
   検査方法。
4. 【請求項４】 相隣接するデータ線に対応して設けられ
   たサンプリングスイッチの複数個は、互いに異なる画像
   信号線に接続されるとともに、同一のサンプリング制御
   信号によってサンプリングを行うことを特徴とする請求
   項１、２または３記載の電気光学装置用基板の検査方
   法。
5. 【請求項５】 前記電気光学装置用基板には、 前記走査線に走査信号を順次供給する走査線駆動回路
   と、 前記サンプリング制御信号を順次出力するデータ線駆動
   回路とが形成されていることを特徴とする請求項１、２
   または３記載の電気光学装置用基板の検査方法。
6. 【請求項６】 交流信号が印加される画素電極は、複数
   であることを特徴とする請求項１または３記載の電気光
   学装置用基板の検査方法。
7. 【請求項７】 前記画素電極の下には、絶縁膜を介して
   導電層が設けられ、さらに、その下には、別の絶縁膜を
   介して、前記走査線および前記データ線が設けられてい
   ることを特徴とする請求項１または３記載の電気光学装
   置用基板の検査方法。
8. 【請求項８】 前記画素電極の表面は、絶縁膜で覆われ
   ていることを特徴とする請求項１または３記載の電気光
   学装置用基板の検査方法。
9. 【請求項９】 前記画素電極に対し、導電性の弾性体を
   介して交流信号を印加することを特徴とする請求項１、
   ３、６、７または８記載の電気光学装置用基板の検査方
   法。
10. 【請求項１０】 すべての画素における蓄積容量の他端
    は、容量線を介して共通接続されていることを特徴とす
    る請求項２記載の電気光学装置用基板の検査方法。
11. 【請求項１１】 前記電気光学装置用基板には、 共通接続された容量線に交流信号を印加するための電極
    が形成されていることを特徴とする請求項１０記載の電
    気光学装置用基板の検査方法。