JP3719349B2 - 電気光学装置用基板の検査方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、画素電極に接続されたトランジスタ等の良否を容易かつ効率的に検査することが可能な電気光学装置用基板の検査方法に関する。
【０００２】
【従来の技術】
電気光学装置では、画素電極が形成された素子基板と対向電極が形成された対向基板との間に電気光学材料（例えば、液晶など）を挟持するとともに、画素電極をトランジスタなどスイッチング素子によって駆動する構成が一般的である。ところで近年では、高精細化の要請に伴って画素数が飛躍的に増大しているので、電気光学装置を構成する素子基板には、数万〜数百万の画素電極やトランジスタが微細に配列することとなった。
【０００３】
このため、画素や周辺回路などに素子欠陥のない素子基板を、歩留まり１００％で製造することは、確率的に言って不可能であるので、製造時において欠陥のある素子基板を排除することが品質管理の面で重要となる。そこで、このような素子基板を検査する方法としては、例えば、特開平６−２７４９４号公報に記載されているような技術が知られている。この技術は、被検査画素に接続されているデータ線に交流信号を印加するとともに、当該画素に接続されたトランジスタをオンさせて、当該画素の画素電極の電位を、静電容量を介して検知して、所定の交流電位となっていなければ、当該画素は欠陥であると判定する技術である。
【０００４】
【発明が解決しようとする課題】
しかしながら、この技術では、確かに画素の欠陥を検査できるものの、画素電極の１つ１つについて電位を検知しなければならないので、画素電極の個数が非常に多い場合には、全画素の検査に極めて長期間を要する結果、検査工程でのスループットが低下する、という問題が生じる。また、この技術では、画素電極の電位を検知するプローブを、被検査対象となる画素電極に対して正確に位置決めする必要があるので、画素電極のサイズが小さく、かつ画素電極同士ののピッチが狭い場合には、検査そのものが困難となる、という問題が生じる。
【０００５】
本発明は、上述した問題に鑑みてなされたものであり、その目的とするところは、画素数が多数であっても、また、画素電極が小さく、かつ、そのピッチが狭くても、容易に画素の欠陥が検出可能な電気光学装置用基板の検査方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成すべく本発明の第１の方法にあっては、複数の走査線と複数のデータ線と画像信号線とが形成されるとともに、前記走査線と前記データ線とに接続されたトランジスタと、このトランジスタに接続された画素電極とからなる画素と、各データ線毎に設けられるとともに、前記画像信号線に供給される画像信号を、サンプリング制御信号にしたがってサンプリングしてデータ線に供給するサンプリングスイッチとを備える電気光学装置用基板の検査方法であって、画素電極に交流信号を印加する一方、前記走査線に走査信号を順次供給するとともに、前記サンプリングスイッチにサンプリング制御信号を順次供給して、前記画像信号線に交流信号が現れるか否かによって欠陥検査を行うことを特徴としている。
【０００７】
第１の方法によれば、画素や配線等が正常であれば、画素電極に印加される交流信号が、画素電極→トランジスタ→データ線→サンプリングスイッチ→画像信号線という経路を辿るので、画像信号線に交流信号が現れるが、これらに欠陥があれば、画像信号線に交流信号は現れない。このため、画素のトランジスタや画素電極とともに、上記経路における配線の欠陥についても検査することが可能となる。
【０００８】
さらに、第１の方法では、走査信号の順次供給と、サンプリング制御信号の順次供給によって検査対象となる画素が順番に選択されるので、検査対象となる画素を特定して、その画素電極に対して交流信号を印加する必要がない。すなわち、検査対象となる画素の画素電極を少なくとも含むように交流信号を印加すれば足りる。このため、画素電極のサイズが小さく、かつ画素電極同士のピッチが狭くても、容易に画素の欠陥が検出可能となる。また、画素電極に交流信号が印加された画素のすべてが順番に選択されるので、多数の画素を効率良く検査することも可能となる。
【０００９】
また、上記目的を達成すべく、本発明の第２の方法にあっては、複数の走査線と複数のデータ線と画像信号線とが形成されるとともに、前記走査線と前記データ線とに接続されたトランジスタと、このトランジスタ素子に接続された画素電極と、この画素電極に一端が接続された蓄積容量とからなる画素と、各データ線毎に設けられるとともに、前記画像信号線に供給される画像信号を、サンプリング制御信号にしたがってサンプリングしてデータ線に供給するサンプリングスイッチとを備える電気光学装置用基板の検査方法であって、前記蓄積容量の他端に交流信号を印加する一方、前記走査線に走査信号を順次供給するとともに、前記サンプリングスイッチにサンプリング制御信号を順次供給して、前記画像信号線に交流信号が現れるか否かによって欠陥検査を行うことを特徴としている。
【００１０】
第２の方法によれば、画素や配線等が正常であれば、蓄積容量の他端に印加される交流信号が、蓄積容量→トランジスタ→データ線→サンプリングスイッチ→画像信号線という経路を辿るので、画像信号線に交流信号が現れるが、これらに欠陥があれば、画像信号線に交流信号は現れない。このため、画素のトランジスタや蓄積容量とともに、上記経路における配線の欠陥についても検査することが可能となる。
【００１１】
また、蓄積容量の他端は、通常、複数の画素において共通化されるが、第２の方法では、第１の方法と同様に、走査信号の順次供給と、サンプリング制御信号の順次供給によって検査対象となる画素が順番に選択されるので、検査対象となる画素を特定して、その蓄積容量に対して、交流信号を印加する必要がない。このため、画素電極のサイズが小さく、かつ画素電極同士のピッチが狭くても、容易に画素の欠陥が検出可能となる。また、蓄積容量の他端に交流信号が印加された画素のすべてが順番に選択されるので、多数の画素を効率良く検査することも可能となる。
【００１２】
一方、上記目的を達成すべく、本発明の第３の方法にあっては、複数の走査線と複数のデータ線と画像信号線とが形成されるとともに、前記走査線と前記データ線とに接続されたトランジスタと、このトランジスタ素子に接続された画素電極と、この画素電極に一端が接続された蓄積容量とからなる画素と、各データ線毎に設けられるとともに、前記画像信号線に供給される画像信号を、サンプリング制御信号にしたがってサンプリングしてデータ線に供給するサンプリングスイッチとを備える電気光学装置用基板の検査方法であって、前記画素電極または蓄積容量の他端のいずれか一方に交流信号を印加する一方、前記走査線に走査信号を順次供給するとともに、前記サンプリングスイッチにサンプリング制御信号を順次供給して、前記画像信号線に交流信号が現れるか否かによって欠陥検査を行い、前記画素電極または蓄積容量の他端のいずれか他方に交流信号を印加する一方、前記走査線に走査信号を順次供給するとともに、前記サンプリングスイッチにサンプリング制御信号を順次供給して、前記画像信号線に交流信号が現れるか否かによって欠陥検査を再度行うことを特徴としている。
【００１３】
第３の方法では、上述した第１および第２の方法のうち、一方による検査を実行した後に、他方による検査を行うので、画素を構成するトランジスタ、画素電極および蓄積容量のすべてについて欠陥を検出することが可能となる。また、第３の方法は、第１および第２の方法と同様に、画素電極のサイズが小さく、かつ画素電極同士のピッチが狭くても、容易に画素の欠陥が検出可能となるだけでなく、多数の画素を効率良く検査することも可能となる。
【００１４】
ところで、第１、第２または第３の方法において、相隣接するデータ線に対応して設けられたサンプリングスイッチの複数個は、互いに異なる画像信号線に接続されるとともに、同一のサンプリング制御信号によってサンプリングを行うことが望ましい。これによれば、複数の画素について同時に検査されるので、検査効率の向上が図られる。また、検査後の通常表示にあって、時間軸に伸長分配（シリアル−パラレル変換）した画像信号が異なる画像信号線に供給されると、画像信号が複数本のデータ線に同時にサンプリングされるので、時間軸に余裕を持たせることも可能となる。
【００１５】
また、第１、第２または第３の方法において、前記電気光学装置用基板には、前記走査線に走査信号を順次供給する走査線駆動回路と、前記サンプリング制御信号を順次出力するデータ線駆動回路とが形成されていることが望ましい。これによれば、検査対象となる電気光学装置用基板に、走査信号を出力する走査線駆動回路や、サンプリング制御信号を出力するデータ線駆動回路が形成されるので、検査時において電気光学装置用基板に、走査線やデータ線を特定して信号を供給する必要もなくなる。また、これら駆動回路の構成素子を、画素電極に接続されるトランジスタと共通プロセスで形成すれば、集積化や製造工程の簡略化などが図られる。
【００１６】
一方、第１または第３の方法において、交流信号が印加される画素電極は、複数であることが望ましい。上述したように、本発明では、画素電極に交流信号が印加された画素のすべてを順次選択的に検査することが可能であるため、複数の画素電極に対して交流信号を印加して検査する方が検査効率の向上が図られるからである。特に、すべての画素電極に交流信号を印加して、画素のすべてを順次検査することが望ましい。
【００１７】
ところで、本発明では、被検査画素の画素電極を少なくとも含むように交流信号を印加すれば足りるので、画素電極以外の部分にも交流信号が印加される場合がある。このため、第１または第３の方法において、前記画素電極の下には、絶縁膜を介して導電層が設けられ、さらに、その下には、別の絶縁膜を介して、前記走査線および前記データ線が設けられていることが望ましい。これによれば、画素電極以外の部分に印加された交流信号は、画素電極の下に絶縁膜を介して設けられた導電層によって遮蔽されて、走査線やデータ線に達することが防止される。
【００１８】
さらに、第１または第３の方法において、前記画素電極の表面は、絶縁膜で覆われていることが望ましい。これによれば、画素電極の保護が図られるからである。なお、画素電極に印加される信号は交流であるので、画素電極の表面が絶縁膜で覆われていても、静電容量を介して間接的に供給される。
【００１９】
くわえて、第１または第３の方法において、前記画素電極に対し、導電性の弾性体を介して交流信号を印加することが望ましい。画素電極に交流信号を間接的に供給するにしても、弾性体を介して交流信号を印加する構成とした方が、画素電極またはその表面に形成された保護膜を傷付ける可能性が低いからである。なお、導電性弾性体には、導電性ゴムや、表面に導電層が被着した樹脂などを用いることができる。
【００２０】
一方、第２の方法において、すべての画素における蓄積容量の他端は、容量線を介して共通接続されていることが望ましい。上述したように、本発明では、画素電極に交流信号が印加された画素のすべてを順次選択的に検査することが可能であるため、すべての画素の蓄積容量に対して交流信号を印加して検査する方が検査効率の向上が図られるからである。したがって、電気光学装置用基板には、共通接続された容量線に、交流信号を印加するための電極が形成されていることが望ましい。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２２】
＜素子基板＞
まず、本発明の実施形態に係る検査方法について説明する前に、検査対象となる電気光学装置用基板について説明する。ここで、本実施形態では、電気光学材料として液晶を用いた液晶装置のうち、走査線やデータ線が形成された素子基板を検査するものである。
【００２３】
図１は、本実施形態において検査対象となる（正常な）素子基板の電気的な構成を示すブロック図である。この図に示されるように、素子基板１０１において画素領域１０１ａには、複数本の走査線１１２が、図においてＸ（行）方向に延在して形成され、また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。そして、これらの走査線１１２とデータ線１１４との各交差においては、各画素のスイッチングを制御するトランジスタ１１６のゲート電極が走査線１１２に接続される一方、トランジスタ１１６のソース電極がデータ線１１４に接続されるとともに、トランジスタ１１６のドレイン電極が画素電極１１８に接続されている。
【００２４】
また、液晶容量に保持された電荷のリークを防止するために、蓄積容量１１９が、各画素毎に設けられ、対応する画素電極１１８と容量線１１５との間において液晶容量に対し並列に付加されている。なお、液晶容量は、液晶が実際に挟持された場合に、画素電極１１８と対向電極と両電極に挟持された液晶とによって構成されるものである。また、各容量線１１５は共通結線されて、外部との接続用電極１０７ｂに接続されている。
【００２５】
次に、素子基板１０１において画素領域１０１ａの外側には、走査線駆動回路１３０や、データ線駆動回路１４０、サンプリングスイッチ１５１などの周辺回路１２０が形成されている。ここで、周辺回路１２０の構成素子は、画素電極１１８に接続されたトランジスタ１１６と共通または異なる製造プロセスで形成されたものである。ここで、特にプロセスを共通化した場合には、素子基板１０１にあっては、製造効率の向上や、製造コストの低下、素子特性の均一化などが図られる。
【００２６】
さて、周辺回路１２０のうち、走査線駆動回路１３０は、１垂直走査期間において、走査信号Ｇ１、Ｇ２、……、Ｇｍをパルス的に順次供給するものであり、また、データ線駆動回路１４０は、いずれかの走査信号が供給される１水平走査期間において、サンプリング制御信号Ｓ１、Ｓ２、……、Ｓｎをパルス的に順次供給するものである。
【００２７】
一方、本実施形態において、画像信号ＶＩＤ１、ＶＩＤ２は、実際に液晶が挟持された後において表示を行う場合（通常表示を行う場合）には、図示しないシリアル−パラレル変換回路によって１系統の画像信号Ｖｉｄｅｏ（図６参照）が時間軸に２倍に伸長分配されて、２本の画像信号線１１３を介して供給されるものである。ただし、画像信号ＶＩＤ１、ＶＩＤ２は、検査時には不要である。
【００２８】
次に、各サンプリングスイッチ１５１は、データ線１１４のそれぞれに１対１に対応して設けられるものである。ここで、各サンプリングスイッチ１５１の一端は、対応するデータ線１１４に接続され、その他端は、図において左から数えて奇数番目のものにあっては画像信号ＶＩＤ１が供給される画像信号線１１３に接続され、偶数番目のものにあっては画像信号ＶＩＤ２が供給される画像信号線１１３に接続されている。また、隣接するデータ線１１４に対応する２個（奇数番目、および、これに続く偶数番目）のサンプリングスイッチ１５１は、同一のサンプリング制御信号にしたがって制御される構成となっている。すなわち、サンプリングスイッチ１５１は、通常表示の場合には、２本の画像信号線１１３に供給される画像信号ＶＩＤ１、ＶＩＤ２を、サンプリング制御信号にしたがったタイミングで同時にサンプリングして、対応するデータ線１１４のそれぞれに供給する構成となっている。なお、サンプリングスイッチ１５１は、実際には、トランスファーゲートにより構成されている。
【００２９】
＜トランジスタ＞
次に、素子基板１０１に形成されるトランジスタについて説明する。図２は、画素電極１１８に接続されるトランジスタ１１６およびその周辺の構造を説明するための断面図である。この図において、素子基板１０１は、単結晶シリコンや多結晶シリコンなどの半導体基板からなるものであり、その表面には、当該半導体基板よりも高不純物濃度のウェル領域１２が形成されている。このウェル領域１２は、画素領域１０１ａにおけるトランジスタ１１６のすべてに対して共通ウェル領域として形成されるが、周辺回路１２０を構成する素子のウェル領域とは分離されている。
【００３０】
ここで、ウェル領域１２の表面には、素子分離用の酸化膜１３が形成されているが、１画素毎に２カ所の開口部が設けられている。これら２カ所の開口部のうち、１つは、トランジスタ１１６の形成領域であり、他の１つは、図２では省略されているが蓄積容量１１９の形成領域である。前者の開口部の中央には、熱酸化により形成されるゲート酸化膜１１２ａを介し、ポリシリコンやメタルシリサイド等からなるゲート電極が走査線１１２として形成された後、これをマスクとした不純物のドーピングによって、ソース領域１１４ａおよびドレイン領域１１８ａが形成されている。これにより、トランジスタ１１６がＭＯＳ型ＦＥＴとして構成されることとなる。
【００３１】
次に、トランジスタ１１６や酸化膜１３などの上には、第１の層間絶縁膜１４が形成され、さらに、この表面には、アルミニウムを主体とするデータ線１１４および第１の補助配線１１８ｂが形成されている。このうち、データ線１１４は、第１の層間絶縁膜１４に設けられたコンタクトホールＣＨ１を介してソース領域１１４ａに、また、第１の補助配線１１８ｂは、同じく第１の層間絶縁膜１４に設けられたコンタクトホールＣＨ２を介してドレイン領域１１８ａに、それぞれ電気的に接続されている。
【００３２】
続いて、データ線１１４、第１の補助配線１１８ｂおよび第１の層間絶縁膜１４の上には、第２の層間絶縁膜１５が形成され、さらに、この表面には、アルミニウムを主体とするメタル層１６および第２の補助配線１１８ｃが形成されている。このうち、第２の補助配線１１８ｃは、第２の層間絶縁膜１５に設けられたコンタクトホールＣＨ３を介して第１の補助配線１１８ｂに電気的に接続されている。ここで、メタル層１６は、周辺回路１２０における素子間の接続配線とともに、トランジスタ１１６への光進入を防止する遮光層を兼用するものであり、画素領域１０１ａにあっては、コンタクトホールＣＨ３の周辺を除いて、ほぼ全面にわたって形成されている。
【００３３】
次に、メタル層１６、第２の補助配線１１８ｃおよび第２の層間絶縁膜１５の上には、第３の層間絶縁膜１７が形成されて、さらに、この表面には、アルミニウムなどの反射性金属からなる画素電極１１８が形成されている。ここで、第３の層間絶縁膜１７には、コンタクトホールＣＨ４が設けられ、ここに、タングステンなどの高融点金属からなる柱状の接続プラグ１１８ｄが充填されて、これにより、画素電極１１８と第２の補助配線１１８ｃとの電気的な接続が図られている。この結果、画素電極１１８は、接続プラグ１１８ｄ→第２の補助配線１１８ｃ→第１の補助配線１１８ｂという経路を介して、トランジスタ１１６のドレイン領域１１８ａと電気的に接続されることになる。なお、画素電極１１８は、接続プラグ１１８ｄが充填された第３の層間絶縁膜１７をＣＭＰ（化学的機械研磨）より平坦化して形成されるので、ほぼ完全に鏡面化される。ただし、電気光学装置の用途が直視型表示装置である場合には、良好な光散乱反射特性を持たせるために、画素電極１１８は、適当な凹凸面上に形成される。
【００３４】
そして、画素電極１１８の上には、画素電極１１８を保護するための保護層１９が、素子基板１０１の全面にわたって形成されている。なお、液晶装置が実際に構成される場合、さらに、配向膜（図示省略）が画素領域１０１ａの全面に形成される。
【００３５】
＜走査線駆動回路＞
次に、周辺回路１２０のうち、走査線駆動回路１３０について説明する。走査線駆動回路１３０は、垂直走査期間の最初に供給される転送開始パルスＤＹ−ＤまたはＤＹ−Ｕを、１水平走査期間毎に供給されるクロック信号ＣＬＹおよびその反転クロック信号ＣＬＹINVにしたがって、順次シフトすることによって、走査信号Ｇ１〜Ｇｍを所定の順番で出力するものである。
【００３６】
図３は、走査線駆動回路１３０の構成を示すブロック図である。この図において、クロック信号ＣＬＹ、その反転クロック信号ＣＬＹINVおよび転送開始パルスＤＹ−Ｄ（ＤＹ−Ｕ）は、いずれも図示しない回路によって、通常表示の場合には、画像信号ＶＩＤ１、ＶＩＤ２と同期して供給されるものである。
【００３７】
まず、走査線駆動回路１３０は、第０段〜第（ｍ＋１）段のラッチ回路１３３０を備えており、各段のラッチ回路１３３０は、それぞれクロック信号ＣＬＹおよびその反転クロック信号ＣＬＹINVのレベル遷移（立ち下がり、または、立ち上がり）時において、その直前の入力レベルをラッチして出力するとともに、後段に位置するラッチ回路１３３０の入力信号として供給するものである。
【００３８】
さて、各段のラッチ回路１３３０は、図においてＤ方向およびＵ方向の双方向に転送可能である。ここで、垂直走査方向が下方向である場合には、Ｄ方向転送となって、転送開始パルスＤＹ−Ｄが、ラッチ回路１３３０の上側から入力されて下側から出力される一方、垂直走査方向が上方向である場合には、Ｕ方向転送となって、転送開始パルスＤＹ−Ｕが、ラッチ回路１３３０の下側から入力されて上側から出力される構成となっている。このため、前段（入力）とは、Ｄ方向転送の場合には上側を意味し、Ｕ方向転送の場合には下側を意味することになる。反対に、後段（出力）とは、Ｄ方向転送の場合には下側を意味し、Ｕ方向転送の場合には上側を意味することになる。
【００３９】
ところで、各段のラッチ回路１３３０のうち、第０段、第２段、……、第ｍ段（以下、説明の便宜上「偶数段」という）のラッチ回路１３３０は、Ｄ方向転送の場合に、クロック信号ＣＬＹの立ち上がり（反転クロック信号ＣＬＹINVの立ち下がり）において、その直前の入力レベルをラッチして出力するとともに、後段に位置するラッチ回路１３３０の入力信号として供給する一方、Ｕ方向転送の場合に、クロック信号ＣＬＹの立ち下がり（反転クロック信号ＣＬＹINVの立ち上がり）において、その直前の入力レベルをラッチして出力するとともに、後段に位置するラッチ回路１３３０の入力信号として供給するものである。
【００４０】
また、各段のラッチ回路１３３０のうち、第１段、第３段、……、第（ｍ＋１）段（以下、説明の便宜上「奇数段」という）のラッチ回路１３３０は、Ｄ方向転送の場合に、クロック信号ＣＬＹの立ち下がりにおいて、その直前の入力レベルをラッチして出力するとともに、後段に位置するラッチ回路１３３０の入力信号として供給する一方、Ｕ方向転送の場合に、クロック信号ＣＬＹの立ち上がりにおいて、その直前の入力レベルをラッチして出力するとともに、後段に位置するラッチ回路１３３０の入力信号として供給するものである。
【００４１】
このような構成において、Ｄ方向転送の場合、第０段〜第ｍ段のラッチ回路１３３０から出力される信号Ｇ０’〜Ｇｍ’は、図４に示される通りとなる。すなわち、第０段のラッチ回路１３３０から出力される信号Ｇ０’は、垂直走査期間の１番最初に入力される転送開始パルスＤＹ−Ｄを、クロック信号ＣＬＹの立ち上がりで取り込んだものとなり、続く第１段〜第ｍ段のラッチ回路１３３０からそれぞれ出力される信号Ｇ１’〜Ｇｍ’は、信号Ｇ０’を、クロック信号ＣＬＹの半周期ずつ順次シフトしたものとなる。
【００４２】
反対に、Ｕ方向転送の場合、第（ｍ＋１）段〜第１段のラッチ回路１３３０から出力される信号Ｇｍ’〜Ｇ０’は、図４の括弧に示される通りとなる。すなわち、第（ｍ＋１）段のラッチ回路１３３０から出力される信号Ｇｍ’は、垂直走査期間の１番最初に入力される転送開始パルスＤＹ−Ｕを、クロック信号ＣＬＹの立ち上がりで取り込んだものとなり、続く第ｍ段〜第１段のラッチ回路１３３０からそれぞれ出力される信号Ｇｍ−１’〜Ｇ０’は、信号Ｇｍ’を、クロック信号ＣＬＹの半周期ずつ順次シフトしたものとなる。
【００４３】
さて、図３において、ＮＡＮＤ回路１３６０は、第１段〜第ｍ段のラッチ回路１３３０に対応して設けられ、対応するラッチ回路１３３０における入力信号と出力信号との否定論理積を出力するものである。インバータ１３７０は、各ＮＡＮＤ回路１３６０に対応して設けられ、対応するＮＡＮＤ回路１３６０による否定論理積を反転するものである。
【００４４】
上述のように、Ｄ方向転送（Ｕ方向転送）にあっては、各ラッチ回路１３３０から出力される信号Ｇ０’〜Ｇｍ’（Ｇｍ’〜Ｇ０’）は、クロック信号ＣＬＹの半周期毎に順次シフトしているので、図４に示されるように、隣接同士においてその半分期間が互いに重複する関係にあるが、この重複期間が、ＮＡＮＤ回路１３６０およびインバータ１３７０により取り出されて、走査信号Ｇ１、Ｇ２、……、Ｇｍとして出力される構成となっている。
【００４５】
したがって、走査信号は、Ｄ方向転送ではＧ１、Ｇ２、……、Ｇｍという順番にて、Ｕ方向転送ではＧｍ、Ｇｍ−１、……、Ｇ１という順番にて、それぞれクロック信号ＣＬＹの半周期毎に順次遅延して、互いに重複することなく出力されることとなる。
【００４６】
＜データ線駆動回路＞
次に、データ線駆動回路１４０について説明する。データ線駆動回路１４０は、水平走査期間の最初に供給される転送開始パルスＤＸ−ＲまたはＤＸ−Ｌを、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸINVにしたがって、順次シフトすることによって、サンプリング制御信号Ｓ１〜Ｓｎを所定の順番で出力するものである。
【００４７】
したがって、その構成は、図５に示されるように、供給される信号のタイミングについては異なるが、走査線駆動回路１３０と類似したものとなる。すなわち、データ線駆動回路１４０は、転送開始パルスＤＹ−Ｄ（ＤＹ−Ｕ）の替わりに、転送開始パルスＤＸ−Ｒ（ＤＸ−Ｌ）を入力するとともに、クロック信号ＣＬＹおよびその反転クロック信号ＣＬＹINVの替わりに、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸINVを入力する構成となっている。
【００４８】
まず、データ線駆動回路１４０は、第１段〜第（ｎ＋１）段のラッチ回路１４３０を備えており、各段のラッチ回路１４３０は、それぞれクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸINVのレベル遷移（立ち下がり、または、立ち上がり）時において、その直前の入力レベルをラッチして出力するとともに、後段に位置するラッチ回路１４３０の入力信号として供給するものである。
【００４９】
さて、各段のラッチ回路１４３０は、図においてＲ方向およびＬ方向の双方向に転送可能である。ここで、水平走査方向が右方向である場合には、Ｒ方向転送となって、転送開始パルスＤＸ−Ｒが、ラッチ回路１４３０の左側から入力されて右側から出力される一方、水平走査方向が左方向である場合には、Ｌ方向転送となって、転送開始パルスＤＸ−Ｌが、ラッチ回路１４３０の右側から入力されて左側から出力される構成となっている。このため、前段（入力）とは、Ｒ方向転送の場合には左側を意味し、Ｌ方向転送の場合には右側を意味することになる。反対に、後段（出力）とは、Ｒ方向転送の場合には右側を意味し、Ｌ方向転送の場合には左側を意味することになる。
【００５０】
ところで、各段のラッチ回路１４３０のうち、第１段、第３段、……、第（ｎ＋１）段（以下、説明の便宜上「奇数段」という）のラッチ回路１４３０は、Ｒ方向転送の場合に、クロック信号ＣＬＸの立ち上がり（反転クロック信号ＣＬＸINVの立ち下がり）において、その直前の入力レベルをラッチして出力するとともに、後段に位置するラッチ回路１４３０の入力信号として供給する一方、Ｌ方向転送の場合に、クロック信号ＣＬＸの立ち下がり（反転クロック信号ＣＬＸINVの立ち上がり）において、その直前の入力レベルをラッチして出力するとともに、後段に位置するラッチ回路１４３０の入力信号として供給するものである。また、各段のラッチ回路１４３０のうち、第２段、第４段、……、第ｎ段（以下、説明の便宜上「偶数段」という）のラッチ回路１４３０は、Ｒ方向転送の場合に、クロック信号ＣＬＸの立ち下がりにおいて、その直前の入力レベルをラッチして出力するとともに、後段に位置するラッチ回路１４３０の入力信号として供給する一方、Ｌ方向転送の場合に、クロック信号ＣＬＸの立ち上がりにおいて、その直前の入力レベルをラッチして出力するとともに、後段に位置するラッチ回路１４３０の入力信号として供給するものである。
【００５１】
このような構成において、Ｒ方向転送の場合、第１段〜第ｎ段のラッチ回路１４３０から出力される信号Ｓ１’〜Ｓｎ’は、図６に示される通りとなる。すなわち、第１段のラッチ回路１４３０から出力される信号Ｓ１’は、水平走査期間の１番最初に入力される転送開始パルスＤＸ−Ｒを、クロック信号ＣＬＸの立ち上がりで取り込んだものとなり、続く第２段〜第ｎ段のラッチ回路１４３０からそれぞれ出力される信号Ｓ２’〜Ｓｎ’は、信号Ｓ１’を、クロック信号ＣＬＸの半周期ずつ順次シフトしたものとなる。
【００５２】
反対に、Ｌ方向転送の場合、第（ｎ＋１）段〜第２段のラッチ回路１４３０から出力される信号Ｓｎ’〜Ｓ１’は、図６の括弧に示される通りとなる。すなわち、第（ｎ＋１）段のラッチ回路１４３０から出力される信号Ｓｎ’は、水平走査期間の１番最初に入力される転送開始パルスＤＸ−Ｌを、反転クロック信号ＣＬＸINVの立ち上がりで取り込んだものとなり、続く第ｎ段〜第２段のラッチ回路１４３０からそれぞれ出力される信号Ｓｎ−１’〜Ｓ１’は、信号Ｓｎ’を、クロック信号ＣＬＸの半周期ずつ順次シフトしたものとなる。
【００５３】
ところで、クロック信号ＣＬＸ（およびその反転クロック信号ＣＬＸINV）の周波数は、水平走査期間毎に供給されるクロック信号ＣＬＹ（およびその反転クロック信号ＣＬＹINV）の周波数よりも圧倒的に高いので、ラッチ回路１４３０の入力信号および出力信号の否定論理積信号を反転するだけの構成（図３参照）では、不十分な場合がある。このため、ＮＡＮＤ回路１４６０が、各ラッチ回路１４３０から出力される信号のパルス幅を積極的に狭めるために設けられている。
【００５４】
すなわち、Ｒ方向転送の場合に奇数段（Ｌ方向転送の場合に偶数段）のラッチ回路１４３０から出力される信号のパルス幅は、 図６に示されるように、イネーブル信号ＥＮＢ１の信号幅にしたがって狭められる一方、Ｒ方向転送の場合に遇数段（Ｌ方向転送の場合に奇数段）のラッチ回路１４３０から出力される信号のパルス幅が、イネーブル信号ＥＮＢ２の信号幅にしたがって狭められて、これらが、サンプリング制御信号Ｓ１、Ｓ２、……、Ｓｎとして出力される構成となっている。
【００５５】
したがって、サンプリング制御信号は、Ｒ方向転送ではＳ１、Ｓ２、……、Ｓｎという順番にて、Ｌ方向転送ではＳｎ、Ｓｎ−１、……、Ｓ１という順番にて、それぞれクロック信号ＣＬＸの半周期毎に順次遅延したタイミングであって、互いに重複することなく、順次出力されることとなる。
【００５６】
なお、図５では、ｎを偶数とした構成を示しているが、ｎを奇数とした構成にすれば、イネーブル信号ＥＮＢ１、ＥＮＢ２を転送方向によって切り換える必要がなくなるので、また、クロック信号ＣＬＸおよび反転クロック信号ＣＬＸINVを切り替える必要がなくなるので、外部回路の負担が低減される。
【００５７】
＜素子基板の検査＞
次に、上述した素子基板１０１の検査について説明する。また、この検査は、素子基板１０１が形成された直後、すなわち、素子基板１０１と対向基板との貼付前（液晶が挟持される前）であって、素子基板１０１の単体に対して行われるものであり、第１および第２の検査に分けて行われる。
【００５８】
まず、第１の検査では、図７に示されるように、交流電源３００の一端が素子基板１０１における所定の電位、例えば、基準電位Ｖｃｏｍに接続される。ここで、基準電位Ｖｃｏｍは、液晶が実際に挟持された場合における対向基板の電位であって、画像信号ＶＩＤ１、ＶＩＤ２の中間電位をいう。なお、交流電源３００における一端の電位は、基準電位Ｖｃｏｍに限られるものではない。
【００５９】
一方、交流電源３００の他端に接続された導電性ゴム２００が、画素電極１１８のすべてを覆うように、かつ、均等な圧力が加わるように素子基板１０１に押圧される。ここで、画素電極１１８の表面には、図２に示されるように、保護層１９が形成されているので、導電性ゴム２００は、画素電極１１８と直接接触しないが、保護層１９による静電容量を介して電気的に結合する。したがって、導電性ゴム２００が押圧された場合における素子基板１０１の等価回路は、図８に示される通りとなる。すなわち、各画素電極１１８には、交流電源３００の交流信号ＶＡＣが、導電性ゴム２００と保護層１９の静電容量とを介して印加されることとなる。なお、導電性ゴム２００は、画素電極１１８の隙間では、第３の層間絶縁膜１７にも接触するので、交流信号ＶＡＣが下層に伝搬するが、メタル層１６によって遮蔽される。このため、交流信号ＶＡＣが、各層間絶縁膜を介してデータ線１１４に流れることはない。
【００６０】
次に、第１の検査においては、通常表示の場合と同様に、素子基板１０１に形成される走査駆動回路１３０やデータ線駆動回路１４０には、クロック信号や転送開始パルスが供給される。この際、走査線駆動回路１３０およびデータ線駆動回路１４０の転送方向はいずれであっても良いが、説明簡略化のため、それぞれＤ方向およびＲ方向と規定する。このため、上述したように、走査信号Ｇ１、Ｇ２、……、Ｇｍが、１垂直走査期間において互いに重複しないように順番に出力されるとともに、各走査信号が供給される１水平走査期間において、サンプリング制御信号Ｓ１、Ｓ２、……、Ｓｎが、互いに重複しないように順番に出力されることとなる。
【００６１】
ここで、ある走査線１１２に走査信号Ｇｉ（ここで、ｉはＧ１〜Ｇｍを一般化するためのもの）が供給されるとともに、あるサンプリングスイッチ１５１にサンプリング制御信号Ｓｊ（ｊはＳ１〜Ｓｎを一般化するためのもの）が供給された場合に、図１または図８において上から数えてｉ番目の走査線と、左から数えて（２ｊ−１）番目のデータ線１１４との交差に対応して設けられた画素の画素電極１１８に印加された交流信号ＶＡＣは、当該画素のトランジスタ１１６がオンするので、図２に示される接続プラグ１１８ｄ→第２の補助配線１１８ｃ→第１の補助配線１１８ｂという経路を介してトランジスタ１１６に、さらに、このトランジスタ１１６→（２ｊ−１）番目のデータ線１１４→（２ｊ−１）番目のサンプリングスイッチ１５１という経路を辿って、上方の画像信号線１１３に信号Ｖ１として現れるはずである。同様に、ｉ番目の走査線と、（２ｊ）番目のデータ線１１４との交差に対応して設けられた画素の画素電極１１８に印加された交流信号ＶＡＣは、同様な経路を辿って、下方の画像信号線１１３に信号Ｖ２として現れるはずである。しかしながら、上記画素、特にトランジスタ１１６の欠陥、上記経路の断線などが生じていると、画像信号線１１３には信号Ｖ１、Ｖ２が交流として現れない。
【００６２】
例えば、図８においてＦ１で示されるように、上から１番目の走査線１１２と、左から数えて３番目のデータ線１１４との交差に対応して設けられた画素において、トランジスタ１１６と画素電極１１８との間に断線が発生していると、走査信号Ｇ１が供給されるとともに、サンプリング制御信号Ｓ２が供給される期間ｔ１（図６参照）に、交流信号ＶＡＣは上方の画像信号線１１３に信号Ｖ１として現れない。
【００６３】
したがって、すべての画素電極１１８に対し、導電性ゴム２００を介して交流信号ＶＡＣを印加した場合に、垂直帰線期間および水平帰線期間を除く期間において、２本の画像信号線１１３に信号Ｖ１、Ｖ２が交流として常時現れれば、配線などに欠陥がないと識別できる一方、この期間において信号Ｖ１、Ｖ２が交流として現れないときがあれば、なんらかの欠陥があると識別できることになる。
【００６４】
さて、このような第１の検査では、走査線１１２や、データ線１１４、画像信号線１１３のほか、トランジスタ１１６と、トランジスタ１１６／画素電極１１８の間の断線とについての欠陥を識別することは可能であるが、蓄積容量１１９自体や、容量線１１５の断線、トランジスタ１１６と蓄積容量１１９との間の断線などの欠陥については識別できない。
【００６５】
そこで次に述べる第２の検査が行われる。まず、第２の検査では、交流電源の他端を導電性ゴム２００から解放して、図９に示されるように、端子１０７ｂに接続する。この接続時における素子基板１０１の等価回路は、図１０に示される通りとなる。すなわち、各蓄積容量１１９には、交流電源３００の交流信号ＶＡＣが、容量線１１５を介して印加されることとなる。
【００６６】
そして、導電性ゴム２００を押圧する第１の検査と同様に、素子基板１０１に形成される走査駆動回路１３０やデータ線駆動回路１４０には、クロック信号や転送開始パルスが供給されて、走査信号Ｇ１、Ｇ２、……、Ｇｍが、１垂直走査期間において互いに重複しないように順番に出力されるとともに、各走査信号が供給される１水平走査期間において、サンプリング制御信号Ｓ１、Ｓ２、……、Ｓｎが、互いに重複しないように順番に出力される。
【００６７】
ここで、ある走査線１１２に走査信号Ｇｉが供給されるとともに、あるサンプリングスイッチ１５１にサンプリング制御信号Ｓｊが供給された場合に、図１または図１０において上から数えてｉ番目の走査線と、左から数えて（２ｊ−１）番目のデータ線１１４との交差に対応して設けられた画素の蓄積容量１１９に印加された交流信号ＶＡＣは、当該トランジスタ１１６がオンするので、トランジスタ１１６→（２ｊ−１）番目のデータ線１１４→（２ｊ−１）番目のサンプリングスイッチ１５１という経路を辿って、上方の画像信号線１１３に信号Ｖ１として現れるはずである。同様に、ｉ番目の走査線と、（２ｊ）番目のデータ線１１４との交差に対応して設けられた画素の蓄積容量１１９に印加された交流信号ＶＡＣは、同様な経路を辿って、下方の画像信号線１１３に信号Ｖ２として現れるはずである。しかしながら、上記画素、特に蓄積容量１１９の欠陥や、トランジスタ１１６の欠陥、上記経路の断線などが生じていると、画像信号線１１３には信号Ｖ１、Ｖ２が交流として現れない。
【００６８】
したがって、すべての蓄積容量１１９に対し、端子１０７ｂおよび容量線１１５を介して交流信号ＶＡＣを印加した場合に、垂直帰線期間および水平帰線期間を除く期間において、２本の画像信号線１１３に信号Ｖ１、Ｖ２が交流として常時現れれば、配線などに欠陥がないと識別できる一方、この期間において信号Ｖ１、Ｖ２が交流として現れないときがあれば、なんらかの欠陥があると識別できることになる。
【００６９】
こうして、画素電極１１８に交流信号ＶＡＣを印加する第１の検査の後、蓄積容量１１９に交流信号ＶＡＣを印加する第２の検査によって、それぞれ欠陥がなければ、当該素子基板１０１には、図１に示されるすべての素子や配線に欠陥がないことを意味する。このため、当該素子基板１０１は良品として判定されて、対向基板と貼付されて液晶が挟持される一方、不良品であれば排除されることとなる。なお、画素個数が非常に多数であれば、画素欠陥が数個程度存在しても表示時には目立たないので、良品と判定する場合もある。
【００７０】
また、第１および第２の検査において、周辺回路１２０に何らかの欠陥があれば、上述したような走査信号Ｇ１〜Ｇｍ、および、サンプリング制御信号Ｓ１〜Ｓｎが出力されないので、画素電極１１８または蓄積容量１１５に印加された交流信号ＶＡＣは、トランジスタ１１６を通過することができないので、信号Ｖ１、Ｖ２が交流になることはない。このため、本実施形態において、すべての画素について検査することは、同時に、周辺回路１２０についても検査することを意味することになる。
【００７１】
このように本実施形態によれば、走査信号Ｇ１〜Ｇｍの順次供給と、サンプリング制御信号Ｓ１〜Ｓｎの順次供給によって検査対象となる画素が順番に選択されるので、交流信号ＶＡＣを印加するために、検査対象となる画素を特定して位置決めする必要がない。このため、画素電極１１８のサイズが小さく、かつ画素電極１１８同士のピッチが狭くても、容易に欠陥が検出可能となる。また、画素電極１１８に交流信号が印加された画素のすべてが順番に選択されるので、多数の画素を効率良く検査することも可能となる。
【００７２】
なお、実施形態では、導電性ゴム２００を介して画素電極１１８に交流信号ＶＡＣを印加する第１の検査の後、端子１０７ｂおよび容量線１１５を介して蓄積容量１１９に交流信号ＶＡＣを印加する第２の検査をするとしたが、順番はいずれを先としても後としても良い。また、検査目的が、トランジスタ１１６の欠陥や、走査線１１２、データ線１１４および画像信号線１１３などの断線などの発見であるのであれば、第１または第２の検査のいずれかだけを行うこととしても良い。
【００７３】
また、実施形態では、第１の検査において、すべての画素電極１１８に対し、導電性ゴム２００を介して交流信号ＶＡＣを印加するとしたが、一部分の画素電極１１８であっても良い。この場合、交流信号ＶＡＣが印加された画素の選択期間において、２本の画像信号線１１３に信号Ｖ１、Ｖ２が交流として現れれば、欠陥がないと識別できる。
【００７４】
＜液晶装置＞
次に、実施形態の検査において良品と判定された素子基板１０１を用いた電気光学装置の全体構成について、図１１および図１２を参照して説明する。ここで、図１１は、液晶装置１００の構成を示す斜視図であり、図１２は、図１１におけるＡ−Ａ’線の断面図である。
【００７５】
これらの図に示されるように、液晶装置１００は、その背面にガラスやセラミックなどからなる補強板１０１が接着された素子基板１０１と、対向電極１０８等が形成されたガラスなどの透明な対向基板１０２とが、シール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。
【００７６】
ここで、素子基板１０１において、シール材１０４の内側かつ画素領域１０１ａの外側の領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また、領域１４０ａにはデータ線駆動回路１４０やサンプリングスイッチ１５１が形成される。すなわち、遮光膜１０６は、この領域に形成される周辺回路１２０に光が入射するのを防止している。この遮光膜１０６は、図２において画素電極１１８と同一の工程で形成されるメタル層からなり、対向電極１０８の電位である共通電位Ｖｃｏｍが印加されている。このため、遮光膜１０６が形成された領域では、印加電圧がほぼゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【００７７】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の外部回路接続端子が形成されて、外部からの制御信号や、検査信号、電源などを入力する構成となっている。さらに、領域１０７には、容量線１１５に共通接続された端子１０７ｂも形成されている。なお、図１、図８および図１０にあっては、端子１０７ｂは、走査線駆動回路１３０が形成される領域１３０ａとは、画素領域１０１ａを挟んで対向する地点に位置していたが、この点は、あくまでも等価回路として示すための便宜上に過ぎない措置であることを付記しておく。
【００７８】
一方、対向基板１０２の対向電極１０８は、貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１との電気的導通が図られている。
【００７９】
ほかに、対向基板１０２には、液晶装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、液晶装置１００に光を対向基板１０２側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、入出射側のそれぞれには、配向方向に応じた偏光子（図示省略）がそれぞれ設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００８０】
次に、このような構成に係る液晶装置の表示動作について簡単に説明する。説明便宜上、サンプリング制御信号Ｓ１がＨレベルである場合を想定すると、左から１本目および２本目のデータ線１１４に、それぞれ画像信号ＶＩＤ１、ＶＩＤ２がサンプリングされて、その時点で選択された走査線１１２と交差する２個の画素に、トランジスタ１１６によってそれぞれ書き込まれることとなる。この後、サンプリング制御信号Ｓ２がＨレベルとなると、今度は、次の３本目および４本目のデータ線１１４にそれぞれ画像信号ＶＩＤ１、ＶＩＤ２がサンプリングされて、その時点で選択された走査線１１２と交差する２個の画素に、トランジスタ１１６によってそれぞれ書き込まれることとなる。以下同様にして、サンプリング制御信号Ｓ３、Ｓ４、……、Ｓｎが順次Ｈレベルとなると、５・６本目、７・８本目、……、２ｎ−１・２ｎ本目のデータ線に、それぞれ画像信号ＶＩＤ１、ＶＩＤ２が順次サンプリングされて、その時点で選択された走査線１１２と交差する２個の画素にそれぞれ書き込まれることとなる。そして、この後、次の走査線１１２が選択され、再び、サンプリング信号Ｓ１〜Ｓｎが順次出力されて、同様な書き込みが繰り返し実行されることとなる。
【００８１】
したがって、このような駆動方式では、データ線１１４を１本毎に駆動する方式と比較すると、各サンプリングスイッチ１５１による画像信号のサンプリング時間が２倍となるので（図６参照）、各画素における充放電時間が十分に確保される。このため、高コントラスト化が図られることになる。さらに、データ線駆動回路１４０におけるラッチ回路１４３０の段数、および、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸINVの周波数が、それぞれ１／２に低減されるので、段数の低減化と併せて低消費電力化も図られることとなる。
【００８２】
＜素子基板の検査時点について＞
なお、上述した実施形態では、素子基板１０１の検査を、基板単体の状態で行うこととして説明したが、本発明は、これに限られない。例えば、端子１０７ｂに交流信号ＶＡＣを印加する場合には、対向基板と貼付した直後であって、液晶のような電気光学材料を挟持する前であっても良いし、電気光学材料を挟持した後であっても良い。すなわち、本発明にいう電気光学装置用基板の検査とは、基板単体の検査を意味すると同時に、電気光学装置の検査をも意味する。ただし、液晶装置が小型高精細である場合には、電気光学材料を挟持して実際に表示を行ったとしても、目視による検査は困難である。このため、電気光学材料を挟持する前に検査が可能な本実施形態は、非常に有効である。
【００８３】
＜変換数と１群を構成するデータ線数との関係＞
また、サンプリングスイッチ１５１において同時駆動される個数は、上述した実施形態では２個とし、これに対応して、画像信号をシリアル−パラレル変換する構成としたが、本発明は、これに限られない。例えば、変換数および同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３系統変換や、１２系統変換、２４系統変換等して並列供給させた画像信号を同時に供給する構成としても良い。なお、変換数および同時に印加するデータ線数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係から、３の倍数であることが制御や回路などを簡易化する上で望ましい。ただし、色光変調の用途の場合には、３原色とは無関係となるから、実施形態のように「２」や、このほかに「４」、「８」等としても良い。
【００８４】
＜その他＞
また、各実施形態においては、画素電極１１８に接続されるトランジスタ１１６や、周辺回路１２０の構成素子などを、ＭＯＳ型ＦＥＴで形成する構成としたが、種々のトランジスタを用いることができる。例えば、図２では、ゲート電極がチャネルよりも上方に位置する、いわゆるトップゲート型であったが、ゲート電極を先に形成し、ゲート絶縁膜を介して、チャネルとなる半導体層を形成した、いわゆるボトムゲート型としても良い。
【００８５】
さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う電気光学装置用基板に適用可能である。すなわち、本発明は、上述した構成と類似の構成を有するすべての電気光学装置用基板の検査に適用可能である。
【００８６】
【発明の効果】
以上説明したように本発明によれば、画素数が多数であっても、また、画素電極が小さく、かつ、そのピッチが狭くても、容易かつ効率的に欠陥を識別することが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る検査方法において、検査対象となる素子基板の電気的な構成を示すブロック図である。
【図２】 同素子基板において画素電極に接続されたトランジスタおよびその周辺の構造を説明するための断面図である。
【図３】 同素子基板における走査線駆動回路の構成を示すブロック図である。
【図４】 同走査線駆動回路の動作を説明するためのタイミングチャートである。
【図５】 同素子基板におけるデータ線駆動回路の構成を示すブロック図である。
【図６】 同データ線駆動回路の動作を説明するためのタイミングチャートである。
【図７】 同素子基板の第１の検査を説明するための斜視図である。
【図８】 第１の検査時における素子基板の等価回路を示す図である。
【図９】 同素子基板の第２の検査を説明するための斜視図である。
【図１０】 第２の検査時における素子基板の等価回路を示す図である
【図１１】 同素子基板を用いた液晶装置の構造を示す平面図である。
【図１２】 同液晶装置の構造を説明するための断面図である。
【符号の説明】
１００……液晶装置
１０１……素子基板
１０１ａ……画素領域
１０２……対向基板
１０５……液晶
１０７ｂ……端子
１１２……走査線
１１３……画像信号線
１１４……データ線
１１５……容量線
１１６……トランジスタ
１１８……画素電極
１１９……蓄積容量
１２０……周辺回路
１３０……走査線駆動回路
１４０……データ線駆動回路
１５１……サンプリングスイッチ

Claims (10)

1. 複数の走査線と複数のデータ線と画像信号線とが形成されるとともに、前記走査線と前記データ線とに接続されたトランジスタと、当該トランジスタに接続された画素電極とからなる画素と、各データ線毎に設けられるとともに前記画像信号線に供給される画像信号を、サンプリング制御信号にしたがってサンプリングして前記データ線に供給するサンプリングスイッチと、を備える電気光学装置用基板の検査方法であって、
   前記画素電極に所定の電位を基準とする交流信号を印加する一方、前記走査線に走査信号を順次供給するとともに、前記サンプリングスイッチにサンプリング制御信号を順次供給し、前記画像信号線に前記交流信号に対応した信号が現れるか否かによって欠陥検査を行うことを特徴とする電気光学装置用基板の検査方法。
2. 複数の走査線と複数のデータ線と画像信号線とが形成されるとともに、
   前記走査線と前記データ線とに接続されたトランジスタと、当該トランジスタ素子に接続された画素電極と、当該画素電極に一端が接続された蓄積容量とからなる画素と、
   各データ線毎に設けられるとともに、前記画像信号線に供給される画像信号を、サンプリング制御信号にしたがってサンプリングしてデータ線に供給するサンプリングスイッチと、を備える電気光学装置用基板の検査方法であって、
   前記画素電極または前記蓄積容量の他端のいずれか一方に所定の電位を基準とする交流信号を印加する一方、前記走査線に走査信号を順次供給するとともに、前記サンプリングスイッチにサンプリング制御信号を順次供給し、
   前記画像信号線に前記交流信号に対応した信号が現れるか否かによって欠陥検査を行い、
   前記画素電極または前記蓄積容量の他端のいずれか他方に前記所定の電位を基準とする交流信号を印加する一方、前記走査線に走査信号を順次供給するとともに、前記サンプリングスイッチにサンプリング制御信号を順次供給し、
   前記画像信号線に前記交流信号に対応した信号が現れるか否かによって欠陥検査を再度行うことを特徴とする電気光学装置用基板の検査方法。
3. 相隣接するデータ線に対応して設けられたサンプリングスイッチの複数個は、互いに異なる画像信号線に接続されるとともに、同一のサンプリング制御信号によってサンプリングを行う
   ことを特徴とする請求項１または２に記載の電気光学装置用基板の検査方法。
4. 前記電気光学装置用基板には、
   前記走査線に走査信号を順次供給する走査線駆動回路と、
   前記サンプリング制御信号を順次出力するデータ線駆動回路とが形成されている
   ことを特徴とする請求項１または２記載の電気光学装置用基板の検査方法。
5. 前記交流信号が印加される画素電極は、複数であることを特徴とする請求項１または２記載の電気光学装置用基板の検査方法。
6. 前記画素電極の下には、絶縁膜を介して導電層が設けられ、さらに、その下には、別の絶縁膜を介して、前記走査線および前記データ線が設けられていることを特徴とする請求項１または２記載の電気光学装置用基板の検査方法。
7. 前記画素電極の表面は、絶縁膜で覆われていることを特徴とする請求項１または２記載の電気光学装置用基板の検査方法。
8. 前記画素電極に対し、導電性の弾性体を介して前記交流信号を印加することを特徴とする請求項１、２、５、６または７記載の電気光学装置用基板の検査方法。
9. すべての画素における蓄積容量の他端は、容量線を介して共通接続されていることを特徴とする請求項２記載の電気光学装置用基板の検査方法。
10. 前記電気光学装置用基板には、
    共通接続された容量線に前記交流信号を印加するための電極が形成されていることを特徴とする請求項９記載の電気光学装置用基板の検査方法。

Images