JP3966326B2 - アクティブマトリクス基板の検査方法 - Google Patents

アクティブマトリクス基板の検査方法 Download PDF

Info

Publication number
JP3966326B2
JP3966326B2 JP2004368856A JP2004368856A JP3966326B2 JP 3966326 B2 JP3966326 B2 JP 3966326B2 JP 2004368856 A JP2004368856 A JP 2004368856A JP 2004368856 A JP2004368856 A JP 2004368856A JP 3966326 B2 JP3966326 B2 JP 3966326B2
Authority
JP
Japan
Prior art keywords
precharge
circuit
sampling
line
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004368856A
Other languages
English (en)
Other versions
JP2005208611A (ja
Inventor
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004368856A priority Critical patent/JP3966326B2/ja
Publication of JP2005208611A publication Critical patent/JP2005208611A/ja
Application granted granted Critical
Publication of JP3966326B2 publication Critical patent/JP3966326B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、基板上に走査線やデータ線などの各種配線、薄膜トランジスタ(以下適宜、TFTと称する)などの駆動素子等が形成されており、対向基板との間に液晶を挟持することにより、アクティブマトリクス駆動方式の液晶装置等を構成するアクティブマトリクス基板、これを備えた液晶装置及び電子機器、並びにこのようなアクティブマトリクス基板における各種の電気特性検査方法の技術分野に属し、特に、プリチャージ回路及び検査回路などの周辺回路が基板上に形成される形式のアクティブマトリクス基板等の技術分野に属する。
従来、TFT駆動によるアクティブマトリクス駆動方式の液晶装置用のアクティブマトリクス基板においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数の画素電極やTFTがガラス基板上に設けられるのが一般的である。このようなアクティブマトリクス基板は、対向基板とシール材により貼り合わされ且つ両基板間に液晶が封入されることにより、液晶装置を構成する。ここで特に、基板上に形成された各種配線等が断線や短絡していたり、或いはTFTがリーク電流を生じていたりする不良なアクティブマトリクス基板は、当該アクティブマトリクス基板を液晶装置に組み立てる組み立て工程の前や、マザー基板上に複数形成された当該アクティブマトリクス基板を相互に切り離すスクライブ工程等の前に発見して、次工程に持ち込まないことが製造の効率化や低コスト化等の観点から望ましい。そこで、この種のアクティブマトリクス基板には、走査線駆動回路、データ線駆動回路、サンプリング回路、プリチャージ回路等に加えて、画面表示領域の周辺領域に形成される周辺回路の一つとして、液晶装置に組み立てられる前における当該アクティブマトリクス基板の電気特性検査を実行可能に構成された検査回路が設けられる場合がある。
このような検査回路は例えば、複数のデータ線に夫々接続された複数のTFT等のスイッチング素子を備えており、また、これらのスイッチング素子を駆動するための検査用駆動信号やこれらのスイッチング素子等を介してデータ線に供給される検査信号を入力したり測定したりするための複数の検査用端子が基板上に専用に設けられ、更にこれらの検査用端子から検査回路までを結ぶ検査用配線が専用に設けられる。そして、例えば検査用端子にプローブを当てて所定電圧の検査用信号を入力しつつ検査用駆動信号を所定のタイミングで入力することにより、複数のデータ線の開放検査、断線検査、更にはサンプリングスイッチのリーク検査などの電気特性検査を各データ線の単位で或いは複数のデータ線のグループの単位で行えるように構成されている。
他方、上述の周辺回路のうち、プリチャージ回路は特に、コントラスト比の向上、データ線の電位レベルの安定、表示画面上のラインむらの低減等を目的として、データ線に対し、データ線駆動回路から供給される画像信号に先行するタイミングで、プリチャージ信号を供給することにより、画像信号をデータ線に書き込む際の負荷を軽減する回路である。特に液晶を交流駆動するために通常行われるデータ線の電圧極性を所定周期で反転して駆動する、例えば走査線毎に液晶に印加する電圧を反転する、1H反転駆動方式においては、プリチャージ信号をデータ線に予め書き込んでおけば、画像信号をデータ線に書き込む際に必要な電気量を顕著に少なくできる。例えば、特許文献1に、このようなプリチャージ回路の一例が開示されている。また、サンプリング回路は、高周波数の画像信号を各データ線に所定のタイミングで安定的に走査信号と同期して供給するために、画像信号をサンプリングする回路である。
ここで、上述のように周辺回路を基板上に備えた液晶装置の基板サイズが同じであれば、マトリクス状に配置された複数の画素部により規定される画面表示領域、即ち液晶装置上で実際に液晶の配向状態の変化により画像が表示される領域は、表示装置の基本的要請として大きい程よいとされている。従って、上述した検査回路やプリチャージ回路を含めて周辺回路は、画面表示領域の周囲に位置する基板の狭く細長い周辺部分に設けられるのが一般的である。
特開平7−295520号公報
しかしながら、上述した検査回路とプリチャージ回路との両方をアクティブマトリクス基板の周辺部分に設けようとすると、これらの回路を構成するTFTの形成領域の確保や配線の引き回しなどが困難になるという問題点が生じる。即ち、走査線駆動回路やデータ線駆動回路に加えてサンプリング回路、プリチャージ回路、検査回路等までも前述の狭く細長い周辺部分に設けると、特定の仕様に沿うようにこれらの周辺回路を設計することが困難になるという問題点がある。
特に検査回路を設ける場合に必要となる検査用端子については、プローブを立てること等との関係から、端子部の面積が例えば100μm×100μm程度にもなる。即ち、液晶装置の組み立て前に行われる検査のために、このような基板面上の貴重な領域が占められてしまうという問題点がある。加えて、このように基板面上に設けられた検査用端子は、通常Al(アルミニウム)等の金属薄膜などからなり、検査後の不使用時にもそのまま残されるため、製品化された後に腐食して液晶装置を不良化させたり、表示画像の品質を低下させかねないという問題点もある。
本発明は上述した問題点に鑑みなされたものであり、基板上における比較的狭い領域を用いてプリチャージ機能と検査機能とを実現する液晶装置用のアクティブマトリクス基板、これを用いた液晶装置及び電子機器並びに該アクティブマトリクス基板の検査方法を提供することを課題とする。
上記課題を解決するために、本発明は、基板上に、相交差する複数の走査線及び複数のデータ線と、画像信号線を介して入力される画像信号をサンプリング回路駆動信号に応じて夫々サンプリングして前記画像信号として前記複数のデータ線に夫々供給する複数のサンプリングスイッチを持つサンプリング回路と、前記サンプリング回路駆動信号を前記複数のサンプリングスイッチに夫々供給するデータ線駆動回路と、前記複数の走査線及び前記複数のデータ線の交差に対応してマトリクス状に設けられた複数の画素部と、プリチャージ信号線を介して入力されるプリチャージ信号をプリチャージ回路駆動信号に応じて夫々スイッチング出力して前記プリチャージ信号として前記複数のデータ線に夫々供給する複数のプリチャージスイッチを含むプリチャージ回路とを備えたアクティブマトリクス基板の検査方法であって、 (i)前記データ線駆動回路を通常動作させると共に前記複数のプリチャージスイッチ全てをオン状態としつつ、前記プリチャージ信号線に所定電圧を印加して前記画像信号線に流れる電流を測定することにより、或いは、(ii)前記データ線駆動回路を通常動作させると共に前記プリチャージ回路駆動信号により同時に駆動される複数のプリチャージスイッチ全てをオン状態としつつ、前記画像信号線に所定電圧を印加して前記プリチャージ信号線に流れる電流を測定することにより、前記複数のデータ線の開放又は断線検査を行うことを特徴とする。
本検査方法によれば、(i)データ線駆動回路を通常動作させると共に複数のプリチャージスイッチ全てをオン状態としつつ、プリチャージ信号線に所定電圧を印加する。すると、プリチャージ信号線に印加された所定電圧は、オン状態とされたプリチャージスイッチを介して各データ線に印加される。そして、サンプリングスイッチがデータ線単位又は複数のデータ線からなるグループ単位でオンされているので、各データ線と各画像信号線とが導通状態とされた時点で、画像信号線に電流が流れる。そこで、この画像信号線に流れる電流を測定して、データ線やこれに接続された画素部が正常状態にある場合に得られる基準電流と比較すれば、データ線単位又は複数のデータ線からなるグループ単位で、データ線の開放又は断線を検査できる。或いは、(ii)データ線駆動回路を通常動作させると共にプリチャージ回路駆動信号により同時に駆動される複数のプリチャージスイッチ全てをオン状態としつつ、画像信号線に所定電圧を印加する。すると、画像信号線に印加された所定電圧は、サンプリングスイッチによりサンプリングされて、各データ線に印加される。そして、プリチャージスイッチがオンされているため各データ線とプリチャージ信号線とが導通状態とされているので、各データ線に印加された電圧により、プリチャージ信号線に電流が流れる。そこで、このプリチャージ信号線に流れる電流を測定して、データ線等が正常状態にある場合に得られる基準電流と比較すれば、データ線単位又は複数のデータ線からなるグループ単位で、データ線の開放又は断線を検査できる。
また、本発明は上述のアクティブマトリクス基板を検査する検査方法であって、(i)前記サンプリングスイッチ全てをオン状態とすると共に前記複数のプリチャージスイッチ全てをオフ状態としつつ、相隣接するデータ線に電気的接続される画像信号線の間に所定電圧を印加して該相隣接するデータ線に電気的接続される画像信号線間に流れる電流を測定することにより、或いは、(ii)前記サンプリングスイッチ全てをオフ状態とすると共に前記複数のプリチャージスイッチ全てをオン状態としつつ、相隣接するデータ線に電気的接続されるプリチャージ信号線の間に所定電圧を印加して該相隣接するデータ線に電気的接続されるプリチャージ信号線間に流れる電流を測定することにより、前記複数のデータ線の短絡検査を行うことを特徴とする。本検査方法によれば、(i)サンプリングスイッチ全てをオン状態とすると共に複数のプリチャージスイッチ全てをオフ状態としつつ、相隣接するデータ線に電気的接続される画像信号線の間に所定電圧を印加する。すると、サンプリングスイッチを介して画像信号線からデータ線に所定電圧が印加されるが、プリチャージスイッチが全てオフされているため、相隣接するデータ線は相互にほぼ絶縁されており画像信号線間には電流は流れない筈である。そこで、この状態で、相隣接するデータ線に電気的接続される画像信号線間に流れる電流を測定して、データ線等が正常状態にある場合に得られる(ほぼ零に近い)基準電流と比較すれば、データ線単位又は複数のデータ線からなるグループ単位で、データ線の短絡を検査できる。或いは、(ii)サンプリングスイッチ全てをオフ状態とすると共に複数のプリチャージスイッチ全てをオン状態としつつ、相隣接するデータ線に電気的接続されるプリチャージ信号線の間に所定電圧を印加する。すると、プリチャージスイッチを介してプリチャージ信号線からデータ線に所定電圧が印加されるが、サンプリングスイッチが全てオフされているため、相隣接するデータ線は相互にほぼ絶縁されておりプリチャージ信号線間には電流は流れない筈である。そこで、この状態で、相隣接するデータ線に電気的接続されるプリチャージ信号線間に流れる電流を測定して、データ線が正常状態にある場合に得られる(ほぼ零に近い)基準電流と比較すれば、データ線単位又は複数のデータ線からなるグループ単位で、データ線の短絡を検査できる。
また、本発明のアクティブマトリクス基板の検査方法は、 (i)前記サンプリングスイッチ全てをオフ状態とすると共に前記複数のプリチャージスイッチ全てをオン状態としつつ、前記プリチャージ信号線に所定電圧を印加して前記画像信号線に流れる電流を測定することにより、或いは、(ii)前記サンプリングスイッチ全てをオフ状態とすると共に前記プリチャージ回路駆動信号により同時に駆動される複数のプリチャージスイッチ全てをオン状態としつつ、前記画像信号線に所定電圧を印加して前記プリチャージ信号線に流れる電流を測定することにより、前記サンプリングスイッチのリーク検査を行うことを特徴とする。
本検査方法によれば、(i)サンプリングスイッチ全てをオフ状態とすると共に複数のプリチャージスイッチ全てをオン状態としつつ、プリチャージ信号線に所定電圧を印加する。すると、プリチャージスイッチを介してプリチャージ信号線からデータ線に所定電圧が印加されるが、サンプリングスイッチが全てオフされているため、データ線の所定電圧によりデータ線から画像信号線に電流が流れない筈である。そこで、この状態で、画像信号線に流れる電流を測定して、サンプリングスイッチが正常状態にある場合に得られる(ほぼ零に近い)基準電流と比較すれば、データ線単位又は複数のデータ線からなるグループ単位で、サンプリングスイッチのリークを検査できる。或いは、(ii)サンプリングスイッチ全てをオフ状態とすると共にプリチャージ回路駆動信号により同時に駆動される複数のプリチャージスイッチ全てをオン状態としつつ、画像信号線に所定電圧を印加する。すると、サンプリングスイッチが全てオフされているため、画像信号線の所定電圧によりデータ線及びプリチャージスイッチを介してプリチャージ信号線に電流が流れない筈である。そこで、この状態で、プリチャージ信号線に流れる電流を測定して、サンプリングスイッチが正常状態にある場合に得られる(ほぼ零に近い)基準電流と比較すれば、データ線単位又は複数のデータ線からなるグループ単位で、サンプリングスイッチのリークを検査できる。
また、本発明のアクティブマトリクス基板の検査方法は、上述のアクティブマトリクス基板を検査する検査方法であって、(i)前記サンプリングスイッチ全てをオン状態とすると共に前記複数のプリチャージスイッチ全てをオフ状態としつつ、前記プリチャージ信号線に所定電圧を印加して前記画像信号線に流れる電流を測定することにより、或いは、(ii)前記サンプリングスイッチ全てをオン状態とすると共に前記複数のプリチャージスイッチ全てをオフ状態としつつ、前記画像信号線に所定電圧を印加して前記プリチャージ信号線に流れる電流を測定することにより、前記プリチャージスイッチのリーク検査を行うことを特徴とする。本検査方法によれば、(i)サンプリングスイッチ全てをオン状態とすると共に複数のプリチャージスイッチ全てをオフ状態としつつ、プリチャージ信号線に所定電圧を印加する。すると、プリチャージスイッチが全てオフされているため、プリチャージ信号線の所定電圧によりデータ線及びサンプリングスイッチを介して画像信号線に電流が流れない筈である。そこで、この状態で、画像信号線に流れる電流を測定して、プリチャージスイッチが正常状態にある場合に得られる(ほぼ零に近い)基準電流と比較すれば、データ線単位又は複数のデータ線からなるグループ単位で、プリチャージスイッチのリークを検査できる。或いは、(ii)サンプリングスイッチ全てをオン状態とすると共に複数のプリチャージスイッチ全てをオフ状態としつつ、画像信号線に所定電圧を印加する。すると、サンプリングスイッチを介して画像信号線からデータ線に所定電圧が印加されるが、プリチャージスイッチが全てオフされているため、データ線の所定電圧によりデータ線からプリチャージ信号線に電流が流れない筈である。そこで、この状態で、プリチャージ信号線に流れる電流を測定して、プリチャージスイッチが正常状態にある場合に得られる(ほぼ零に近い)基準電流と比較すれば、データ線単位又は複数のデータ線からなるグループ単位で、プリチャージスイッチのリークを検査できる。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
以下、本発明の実施の形態を図面に基づいて説明する。
(アクティブマトリクス基板の構成)
本発明のアクティブマトリクス基板の実施の形態の構成について図1から図3に基づいて説明する。先ず、アクティブマトリクス基板全体の回路構成について、図1を参照して説明する。図1は、アクティブマトリクス基板に設けられた各種配線、周辺回路等の等価回路図である。
図1において、アクティブマトリクス基板は、例えば石英基板、ハードガラス、シリコン基板等からなるTFTアレイ基板1を備えている。TFTアレイ基板1上には、マトリクス状に設けられた複数の画素電極11と、X方向に複数配列されており夫々がY方向に沿って伸びるデータ線35と、Y方向に複数配列されており夫々がX方向に沿って伸びる走査線31と、各データ線35と画素電極11との間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線31を介して夫々供給される走査信号Y1、Y2、…、Ymに応じて夫々制御するスイッチング素子の一例としての複数のTFT30とが形成されている。またTFTアレイ基板1上には、蓄積容量70のための配線である容量線31’が、走査線31に沿ってほぼ平行に形成されており、画素電極11に蓄積容量70が付加されるようにする。これにより、寄生容量が原因で生じるフリッカ等の表示品位の劣化を防ぐことができる。尚、蓄積容量70を形成するのに、前段の走査線31を蓄積容量形成のための電極として用いてもよい。このような構成を採れば、容量線31’を設ける必要がないため、画素開口率を向上させることができ、明るい液晶装置を提供することができる。ところで、データ線35に書込まれる画像信号S1、S2、…、Snは、この順に線順次に供給しても良いし、相隣接する複数のデータ線35同士に対してグループ毎に供給するようにしても良い。このように、相隣接する複数のデータ線35を同時に駆動し、画像信号の位相をずらすことで、データ線駆動回路の駆動周波数を低減することが可能となり、回路の信頼性や低消費電力化が実現できる。
TFTアレイ基板1上には更に、液晶装置200(後述する)に組み立てられる前段階における検査時に、データ線35やこれに接続された画素部のTFT30等の開放又は断線検査、短絡検査などの各種の電気的検査を行う検査機能と、液晶装置200の通常動作時に複数のデータ線35に所定電圧レベルのプリチャージ信号NRSを画像信号S1、S2、…、Snに先行して夫々供給するプリチャージ機能との両機能を備えた検査兼プリチャージ回路201と、画像信号S1、S2、…、Snをサンプリングして複数のデータ線35に夫々供給するサンプリング回路301と、データ線駆動回路101と、走査線駆動回路104とが形成されている。
走査線駆動回路104は、外部制御回路から供給される電源、基準クロックCLY及びその反転クロック等に基づいて、所定タイミングで走査線31(ゲート電極線)に走査信号Y1、Y2、…、Ymをパルス的に線順次で印加する。データ線駆動回路101は、外部制御回路から供給される電源、基準クロックCLX及びその反転クロック等に基づいて、走査線駆動回路104が走査信号Y1、Y2、…、Ymを印加するタイミングに合わせて、画像信号線304夫々について、データ線35毎にサンプリング回路駆動信号SH1、SH2、…、SHnをサンプリング回路301にサンプリング回路駆動信号線306を介して所定タイミングで供給する。
検査兼プリチャージ回路201は、スイッチング素子として、例えばTFT202を各データ線35毎に備えており、プリチャージ信号線204がTFT202のドレイン又はソース電極に接続されており、プリチャージ回路駆動信号線206がTFT202のゲート電極に接続されている。そして、通常動作時には、プリチャージ信号線204を介して、外部電源からプリチャージ信号NRSを書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線206を介して、各データ線35について画像信号S1、S2、…、Snに先行するタイミングでプリチャージ信号NRSを書き込むように、外部制御回路からプリチャージ回路駆動信号NRGが供給される。検査兼プリチャージ回路201は、好ましくは中間階調レベルの画像信号S1、S2、…、Snに相当するプリチャージ信号NRS(画像補助信号)を供給する。また、検査兼プリチャージ回路201は、検査時には、後述のように所定種類の電気的検査を実施すべく検査用の電圧をデータ線35に印加したり、検査用の電流を流すことが可能なように構成されている。
サンプリング回路301は、TFT302を各データ線35毎に備えており、画像信号線304がTFT302のソース電極に接続されており、サンプリング回路駆動信号線306がTFT302のゲート電極に接続されている。そして、画像信号線304を介して、画像信号S1、S2、…、Snが入力されると、これらをサンプリングする。即ち、サンプリング回路駆動信号線306を介してデータ線駆動回路101からサンプリング回路駆動信号SH1、SH2、…、SHnが入力されると、画像信号線304夫々について画像信号S1、S2、…、Snをデータ線35に順次印加する。
このように本実施の形態では、データ線35を一本毎に選択するように構成されているが、データ線35を複数本毎にまとめて同時選択するように構成してもよい。例えば、サンプリング回路301を構成するTFT302の書き込み特性及び画像信号の周波数に応じて、複数相(例えば、3相、6相、12相、…)に相展開された画像信号S1、S2、…、Snを画像信号線304から供給して、これらをグループ毎に同時にサンプリングするように構成してもよい。この際、少なくとも相展開数だけ画像信号線304が必要なことは言うまでもない。
次に、検査兼プリチャージ回路201及びサンプリング回路301を構成するTFT202及び302の具体的な回路構成について図2及び図3を参照して夫々説明する。尚、図2は、検査兼プリチャージ回路201のTFT202を構成する各種のTFTを示す回路図であり、図3は、サンプリング回路301のTFT302を構成する各種のTFTを示す回路図である。
図2(1)に示すようにプリチャージ回路201のTFT202(図1参照)は、Nチャネル型TFT202aから構成されてもよいし、図2(2)に示すようにPチャネル型TFT202bから構成されてもよいし、図2(3)に示すようにNチャネル型TFT及びPチャネル型TFTから成る相補型TFT202cから構成されてもよい。なお、図2(1)から図2(3)において、図1に示したプリチャージ回路駆動信号線206を介して入力されるプリチャージ回路駆動信号206a、206bは、ゲート電圧として各TFT202a〜202cに入力される。同じく図1に示したプリチャージ信号線204を介して入力されるプリチャージ信号NRSは、ソース電圧として各TFT202a〜202cに入力される。Nチャネル型TFT202aにゲート電圧として印加されるプリチャージ回路駆動信号206aと、Pチャネル型TFT202bにゲート電圧として印加されるプリチャージ回路駆動信号206bとは、相互に反転信号である。従って、プリチャージ回路201を相補型TFT202cで構成する場合には、プリチャージ回路駆動信号線206が少なくとも2本以上必要となる。このようにプリチャージ回路駆動信号線206が2本以上になる場合、画面表示領域の一方の側に集中して配線してもよいし、プリチャージ信号線204と組み合わせて、画面表示領域の両側から配線してもよい。或いは、例えば、各々の或いは複数の相隣接する相補型TFT202cの手前でプリチャージ回路駆動信号206aをインバータにより反転させて、プリチャージ回路駆動信号206bを形成してもよい。
図3(1)に示すようにサンプリング回路301のTFT302(図1参照)は、Nチャネル型TFT302aから構成されてもよいし、図3(2)に示すようにPチャネル型TFT302bから構成されてもよいし、図3(3)に示すように相補型TFT302cから構成されてもよい。なお、図3(1)から図3(3)において、図1に示した画像信号線304を介して入力される画像信号VIDは、ソース電圧として各TFT302a〜302cに入力される。同じく図1に示したデータ線駆動回路101からサンプリング回路駆動信号線306を介して入力されるサンプリング回路駆動信号306a、306bは、ゲート電圧として各TFT302a〜302cに入力される。また、サンプリング回路301においても、前述のプリチャージ回路201の場合と同様に、Nチャネル型TFT302aにゲート電圧として印加されるサンプリング回路駆動信号306aと、Pチャネル型TFT302bにゲート電圧として印加されるサンプリング回路駆動信号306bとは、相互に反転信号である。従って、サンプリング回路301を相補型TFT302cで構成する場合には、サンプリング回路駆動信号306a、306b用のサンプリング回路駆動信号線306が少なくとも2本以上必要となる。
次に、液晶装置200に備えられた検査兼プリチャージ回路201の構成及び動作について更に詳細に説明する。
(検査兼プリチャージ回路のプリチャージ機能)
先ず、図4を参照して、液晶装置200の通常動作時における検査兼プリチャージ回路201によるプリチャージ機能について説明する。尚、図4は、検査兼プリチャージ回路の通常動作時における各種信号のタイミングチャートである。
図4に示すように、データ線駆動回路101が有するシフトレジスタには、一画素当りの選択時間t1(ドット周波数)を規定するクロック信号(CLX)が水平走査の基準として入力されるが、転送スタート信号(DX)が入力されると、このシフトレジスタから転送信号X1、X2、…が順次供給される。各水平走査期間において、このような転送スタート信号(DX)の入力に先行するタイミングで、プリチャージ回路駆動信号(NRG)が供給される。より具体的には、垂直走査の基準とされるクロック信号(CLY)がハイレベルとなると共に画像信号(VID)が信号の電圧中心値(VID中心)を基準として極性反転した後、この極性反転からプリチャージをするまでのマージンである時間t3経過後に、プリチャージ回路駆動信号(NRG)は、ハイレベルとされる。他方、プリチャージ信号(NRS)は、画像信号(VID)の反転に対応して、水平帰線期間で画像信号(VID)と同極性の所定レベルとされる。従って、プリチャージ回路駆動信号(NRG)がハイレベルとされる時間t2において、プリチャージが行われる。そして、水平帰線期間が終了して有効表示期間が始まる時点よりも時間t4だけ前に、即ち、プリチャージが終了してから画像信号が書き込まれるまでのマージンを時間t4として、プリチャージ回路駆動信号(NRG)は、ローレベルとされる。以上のように、検査兼プリチャージ回路201は、各水平帰線期間において、プリチャージ信号(NRS)を画像信号に先行して複数のデータ線35に供給する。
(検査兼プリチャージ回路の検査機能)
次に、図5から図8を参照して、検査兼プリチャージ回路201の検査機能について説明する。尚、図5(a)は、データ線の開放検査を行っている状態における、データ線駆動回路101の一構成例及び検査兼プリチャージ回路201の回路図であり、図5(b)は、そのタイミングチャートである。図6は、データ線の短絡検査を行っている状態における、データ線駆動回路101の一構成例及び検査兼プリチャージ回路201の回路図である。図7は、データ線駆動回路101の他の構成例及び検査兼プリチャージ回路201の回路図である。図8(a)は、当該他の構成例が備えたシフトレジスタの一系列部分の回路図であり、図8(b)は、そのタイミングチャートである。
本実施の形態では特に、図1に示したようにデータ線駆動回路101及びサンプリング回路301は、複数のデータ線35の一端側に設けられており、検査兼プリチャージ回路201は、複数のデータ線の他端側に設けられている。また、図5から図7では、データ線の中央に位置する画素領域を省略し、データ線の一端側の回路構成と他端側の回路構成とを示している。そして、検査時には、検査兼プリチャージ回路201に含まれるTFT202は夫々、プリチャージ回路駆動信号線206を介してゲート電極にプリチャージ回路駆動信号(NRG)が供給されるとオン状態となり、プリチャージ信号線204を介してドレイン電極に供給されるプリチャージ信号(NRS)を、ソース電極からデータ線35に対して、検査時には検査信号として供給する。或いは、プリチャージ信号線204を介して流れる電流が検査電流として測定される。
従って、検査兼プリチャージ回路201のTFT202のスイッチング動作を利用して、これらのTFT202とサンプリング回路301のTFT302との間に夫々位置する各データ線35やこれに接続された画素部のTFT等に対する所定種類の電気特性検査を以下に説明するように行うことが出来る。
尚、本実施の形態では、6相展開された画像信号VID1〜VID6に対応して画像信号線304が6本並列に設けられている場合について説明するが、相展開数や画像信号線304の本数は、これに限られるものではない。
(1)第1の検査方法
先ず、データ線駆動回路101が、図5及び図6に示すように、各段から転送信号を順次出力する1系列のシフトレジスタ303と、シフトレジスタ303における相隣接する二つの段から相前後して出力される転送信号が時間的に相互に重ならないように転送信号の時間長さを制限した後に、サンプリング回路駆動信号Qn(n=1、2、3、…)として出力する波形制御回路307を備えた場合について説明する。
この場合、図5(b)に示したタイミングで、シフトレジスタ303は、スタート信号DXが入力されると、クロック信号CLX及びその反転信号に同期して順次転送信号を出力する。そして、図5(a)において、波形制御回路307では、一方で、イネーブル信号ENB1と奇数段から出力される転送信号との非論理積をNAND回路によりとり更にバッファ回路308により波形を整形し、他方で、イネーブル信号ENB2と偶数段から出力される転送信号との非論理積をNAND回路によりとり更にバッファ回路308により波形を整形して、時間的に相互に重ならないサンプリング回路駆動信号Qn(n=1、2、3、…)を順次出力する。このようにデータ線駆動回路101を構成すると、相前後する転送信号における時間的な重なりに対応して画像信号及び検査信号やプリチャージ信号(NRS)が複数のデータ線35に跨って供給されてしまう事態を未然に防げる。そして、このように構成すれば、検査兼プリチャージ回路201に供給するプリチャージ信号(NRS)やプリチャージ回路駆動信号(NRG)は夫々、前述の如き1H反転駆動を行わない場合であれば1系列で足りる。また、前述の1H反転駆動を行う場合でもプリチャージ信号(NRS)を2系列にすれば(プリチャージ回路駆動信号(NRG)は1系列のままで)足りる。従って、後述する複数系列のシフトレジスタから出力される複数系列の転送信号に基づいてデータ線駆動回路によりサンプリング回路を駆動する場合(図7参照)と比較して、検査兼プリチャージ回路201に係る、プリチャージ信号やプリチャージ回路駆動信号用の入出力配線や入出力端子の数を大幅に減らすことが出来る。尚、図2(3)に示したように相補型TFTからTFT202を構成する場合には、プリチャージ回路駆動信号NRGとその反転信号を各TFT202の二つのゲートに入力する必要がある。この場合、プリチャージ回路駆動信号NRGとその反転信号とは、2本のプリチャージ回路駆動信号線206を介して供給してもよいし、液晶装置200の内部で、プリチャージ回路駆動信号NRGから反転信号を生成するようにしてもよい。
本実施の形態では、1系列のシフトレジスタ303及び波形制御回路307を用いているので、画像信号線304における電流を測定して以下に説明する検査をデータ線35毎に行う(即ち、データ線の単位で不良箇所を発見する)ために、プリチャージ回路駆動信号(NRG)やプリチャージ信号(NRS)の系列数を次式を満たすように設定する。
「 画像信号系列数
≧ シフトレジスタの系列数 × 同時にオンするデータ線数」
或いは、画像信号線304における電流測定の代わりに、後述の第2の検査方法と同様にプリチャージ信号線204における電流測定により検査をデータ線毎に行うのであれば、プリチャージ回路駆動信号(NRG)やプリチャージ信号(NRS)の系列数を次式を満たすように設定する。
「 プリチャージ信号の系列数 × プリチャージ回路駆動信号の系列数
≧ シフトレジスタの系列数 × 同時にオンするデータ線数」
尚、これらの式を満たさない場合でも、複数のデータ線からなるグループ単位での検査(不良箇所の発見)は可能であり、単純に製造ラインにおいて不良品を発見して組立工程等の次工程に回さない目的は達成される。但し、不良箇所の分析は、その後の製造技術における不良品率の改善に大変役立つので、本実施の形態のようにデータ線の単位で不良箇所を発見することは非常に重要である。
(1−1)データ線の開放又は断線検査
この場合、図5(a)に示すように、データ線駆動回路101及び走査線駆動回路104を通常動作させる。そして、プリチャージ回路202における複数のTFT202全てをオン状態としつつ(即ち、プリチャージ回路駆動信号(NRG)をハイレベルとしつつ)、プリチャージ信号線204に例えば5Vといった所定電圧を持つプリチャージ信号(NRS)を印加する。すると、プリチャージ信号線204に印加された所定電圧は、オン状態とされたTFT202を介して各データ線35に印加される。そして、各データ線35に印加された電圧により、サンプリング回路301における複数のTFT301がサンプリング回路駆動信号Sn(n=1、2、…)により順次オンされることにより各データ線35と各画像信号線304とが導通状態とされた時点で、画像信号線304に電流が流れる。そこで、この画像信号線304に流れる電流を測定して、データ線35やこれに接続された画素部のTFT30等が正常状態にある場合に得られる基準電流Iと比較する。そして、測定電流が基準電流I±εの範囲(ε:許容或いは誤差範囲)に入っていれば、各データ線35には、開放又は断線がないと判定できる。逆にこの範囲に入っていなければ各データ線35には、開放又は断線があると判定できる。
尚、この例では、画像信号線304の総数が偶数であるので、これらに順にH(ハイレベル)、L(ローレベル)、H、L、H、Lのように交互にレベルの異なる電圧を印加すれば一回で、検査が可能である。仮に、画像信号線304の総数が奇数であれば、これらにH、H、L、H、H、L、H、H、L、…のようにレベルの異なる電圧を一回印加した後、L、L、H、L、L、H、L、L、H、…のようにレベルの異なる電圧をもう一回印加すれば、合計2回の電圧印加により同内容の検査が可能となる。
(1−2)データ線の短絡検査
この場合、先ず走査線駆動回路104の動作を停止させる。そして、図6に示すように、サンプリング回路301のTFT302全てをオン状態とする(即ち、シフトレジスタ303のスタート信号DXをハイレベルとする)と共にプリチャージ回路201のTFT202全てをオフ状態としつつ(即ち、プリチャージ回路駆動信号(NRG)をローレベルとしつつ)、相隣接する画像信号線304間に所定電圧を印加する。具体的には、画像信号VID1、3、5に対応する画像信号線304に例えば、15Vのハイレベル電圧を印加すると共に画像信号VID2、4、6に対応する画像信号線304に例えば、0Vのローレベル電圧を印加する。すると、TFT302を介して画像信号線304からデータ線35に所定電圧が印加されるが、TFT202が全てオフされているため、相隣接するデータ線35は相互にほぼ絶縁されておりこれらの相隣接する画像信号線304間には電流は流れない筈である。そこで、この状態で、相隣接する画像信号線304間に流れる電流を測定して、データ線35等が正常状態にある場合に得られる(ほぼ零に近い)基準電流±iと比較する。そして、測定電流が基準電流±iの範囲に入っていれば、各データ線35には、短絡がないと判定できる。逆にこの範囲に入っていなければ各データ線35には、短絡があると判定できる。
(1−3)サンプリング回路のTFTのリーク検査
この場合、先ず走査線駆動回路104の動作を停止させる。そして、図6において、サンプリング回路301のTFT302全てをオフ状態とする(即ち、シフトレジスタ303のスタート信号DXをローレベルとする)と共にプリチャージ回路201のTFT202全てをオン状態としつつ(即ち、プリチャージ回路駆動信号(NRG)をハイレベルとしつつ)、プリチャージ信号線204に、例えば12Vといった所定電圧を印加する。すると、TFT202を介してプリチャージ信号線204からデータ線35に所定電圧が印加されるが、サンプリング回路301のTFT302スイッチが全てオフされているため、データ線35の所定電圧によりデータ線35から画像信号線304に電流が流れない筈である。そこで、この状態で、画像信号線304に流れる電流を測定して、サンプリング回路301のTFT302等が正常状態にある場合に得られる(ほぼ零に近い)基準電流±iと比較する。そして、測定電流が基準電流±iの範囲に入っていれば、各TFT302には、リークがないと判定できる。逆にこの範囲に入っていなければ各TFT302には、リークがあると判定できる。
(1−4)プリチャージ回路のTFTのリーク検査
この場合、先ず走査線駆動回路104の動作を停止させる。そして、図6において、サンプリング回路301のTFT302全てをオン状態とする(即ち、シフトレジスタのスタート信号DXをハイレベルとする)と共にプリチャージ回路201のTFT202全てをオフ状態としつつ(即ち、プリチャージ回路駆動信号(NRG)をローレベルとしつつ)、プリチャージ信号線204に、例えば12Vといった所定電圧を印加する。すると、TFT202が全てオフされているため、プリチャージ信号線204の所定電圧によりデータ線35及びサンプリング回路301のTFT302を介して画像信号線304に電流が流れない筈である。そこで、この状態で、画像信号線304に流れる電流を測定して、プリチャージ回路201のTFT202等が正常状態にある場合に得られる(ほぼ零に近い)基準電流±iと比較する。そして、測定電流が基準電流±iの範囲に入っていれば、各TFT202には、リークがないと判定できる。逆にこの範囲に入っていなければ各TFT202には、リークがあると判定できる。
(2)第2の検査方法
次に、データ線駆動回路101が、図7に示すように、例えば各段から転送信号を順次出力する4系列8相のシフトレジスタ303’を備えた場合(即ち、図5及び図6に示したような波形制御回路307を備えない場合)における検査方法について説明する。
図7において、シフトレジスタ303’の各系列は、スタート信号DXが入力されると、クロック信号CLX1及びその反転信号、クロック信号CLX2及びその反転信号、クロック信号CLX3及びその反転信号、クロック信号CLX4及びその反転信号に同期して夫々、順次転送信号(即ち、サンプリング回路駆動信号Q1、Q2、…)を出力する。
この場合におけるシフトレジスタの1系列(サンプリング回路駆動信号Q1、Q5、Q9…を出力する系列)を構成する回路部分を抜き出して図8(a)に示し、そのタイミングチャートを図8(b)に示す。図8(b)に示したように、シフトレジスタ303’の各系列において相隣接する二つの段から相前後して出力される転送信号(即ち、サンプリング回路駆動信号Q1、Q5、Q9、…)は、時間的に相互に重なる。また、他の系列についても同様に、相隣接する二つの段から相前後して出力される転送信号(即ち、サンプリング回路駆動信号Q2、Q6、Q10、…)は、時間的に相互に重なり、転送信号(即ち、サンプリング回路駆動信号Q3、Q7、Q11、…)は、時間的に相互に重なり、転送信号(即ち、サンプリング回路駆動信号Q2、Q6、Q10、…)は、時間的に相互に重なる。
従って、データ線駆動回路101がこのように構成された場合には、6相展開された画像信号線304を利用して同時にオンするデータ線35の数を制限することにより、図8(b)に示したように相互に重なるサンプリング回路駆動信号Qiにより同一の画像信号線304に接続されたサンプリング回路301のTFT302を同時に駆動しない構成が採られる。
第2の検査方法では、複数系列のシフトレジスタ303’を用いているので、プリチャージ信号線204における電流を測定して以下に説明する検査をデータ線35毎に行う(即ち、データ線の単位で不良箇所を発見する)ために、プリチャージ回路駆動信号(NRG)やプリチャージ信号(NRS)の系列数を次式を満たすように設定する。
「 プリチャージ信号の系列数 ×(プリチャージ回路駆動信号の系列数×2)
≧(シフトレジスタの系列数×2)× 同時にオンするデータ線数」
従って、図7に示した構成例では、プリチャージ回路駆動信号(NRG)は2系列(NRG1及びNRG2)とされ、プリチャージ信号(NRS)は4系列(NRS1、NRS2、NRS3及びNRS4)とされる。
尚、上記式を満たさない場合でも、或いは、前述した第1の検査方法と同様に画像信号線304における電流を測定することによっても、複数のデータ線からなるグループ単位での検査(不良箇所の発見)は可能であり、単純に製造ラインにおいて不良品を発見して組立工程等の次工程に回さない目的は達成される。
このように複数系列のシフトレジスタ303’を用いる場合には、前述の1系列のシフトレジスタ303を用いた場合(図5及び図6参照)と比較すると、プリチャージ信号(NRS)やプリチャージ回路駆動信号(NRG)用の入出力配線や入出力端子の数は多いが、なお検査回路とプリチャージ回路とを兼用することによる従来の技術に対する本実施の形態における長所が失われるものではない。
(2−1)データ線の開放又は断線検査
この場合、図7において、データ線駆動回路101及び走査線駆動回路104を通常動作させる。
そして、先ず、プリチャージ回路202におけるNRG1系列の複数のTFT202をオン状態とし(即ち、プリチャージ回路駆動信号(NRG1)をハイレベルとし)且つ、NRG2系列の複数のTFT202をオフ状態としつつ(即ち、プリチャージ回路駆動信号(NRG2)をローレベルとしつつ)、画像信号線304に例えば5Vといった所定電圧を印加する。すると、画像信号線304に印加された所定電圧は、サンプリング回路301における複数のTFT301がサンプリング回路駆動信号Sn(n=1、2、…)により順次オンされることにより各データ線35と各画像信号線304とが導通状態とされた時点で、NRG1系列に対応するプリチャージ信号線204に電流が流れる。そこで、このプリチャージ信号線204に流れる電流を測定して、データ線35等が正常状態にある場合に得られる基準電流と比較することにより、NRG1系列に対応する各データ線35における開放又は断線の有無を判定できる。
次に、プリチャージ回路202におけるNRG2系列の複数のTFT202をオフ状態とし(即ち、プリチャージ回路駆動信号(NRG1)をローレベルとし)且つ、NRG2系列の複数のTFT202をオン状態としつつ(即ち、プリチャージ回路駆動信号(NRG2)をハイレベルとしつつ)、画像信号線304に例えば5Vといった所定電圧を印加して、上述のNRG1系列の場合と同様に、NRG2系列に対応する各データ線35における開放又は断線の有無を判定できる。
(2−2)データ線の短絡検査
この場合、先ず走査線駆動回路104の動作を停止させる。そして、図7において、サンプリング回路301のTFT302全てをオフ状態とする(即ち、シフトレジスタのスタート信号DXをローレベルとする)と共にプリチャージ回路201のTFT202全てをオン状態としつつ(即ち、プリチャージ回路駆動信号(NRG1及びNRG2)をハイレベルとしつつ)、相隣接するプリチャージ信号線間に所定電圧を印加する。具体的には、プリチャージ信号NRS1及びNRS3に対応するプリチャージ信号線204を、例えば12Vのハイレベルにすると共にプリチャージ信号NRS2及びNRS4に対応するプリチャージ信号線204を例えば0Vのローレベルにする。すると、TFT202を介してプリチャージ信号線204からデータ線35に所定電圧が印加されるが、TFT302が全てオフされているため、相隣接するデータ線35は相互にほぼ絶縁されておりこれらの相隣接するプリチャージ信号線204間には電流は流れない筈である。そこで、この状態で、相隣接するプリチャージ信号線204間に流れる電流を測定して、データ線35等が正常状態にある場合に得られる(ほぼ零に近い)基準電流と比較することにより、各データ線35における短絡の有無を判定できる。
(2−3)サンプリング回路のTFTのリーク検査
この場合、先ず走査線駆動回路104の動作を停止させ、図7において、サンプリング回路301のTFT302全てをオフ状態とする(即ち、シフトレジスタのスタート信号DXをローレベルとする)。
そして、先ず、プリチャージ回路202におけるNRG1系列の複数のTFT202をオン状態とし(即ち、プリチャージ回路駆動信号(NRG1)をハイレベルとし)且つ、NRG2系列の複数のTFT202をオフ状態としつつ(即ち、プリチャージ回路駆動信号(NRG2)をローレベルとしつつ)、画像信号線304に例えば12Vといった所定電圧を印加する。すると、画像信号線304に印加された所定電圧は、サンプリング回路301のTFT302スイッチが全てオフされているため、データ線35及びTFT202を介してプリチャージ信号線204に電流が流れない筈である。そこで、この状態で、プリチャージ信号線204に流れる電流を測定して、サンプリング回路301のTFT302等が正常状態にある場合に得られる(ほぼ零に近い)基準電流と比較することにより、NRG1系列に対応するサンプリング回路301の各TFT302におけるリークの有無を判定できる。
次に、プリチャージ回路202におけるNRG2系列の複数のTFT202をオフ状態とし(即ち、プリチャージ回路駆動信号(NRG1)をローレベルとし)且つ、NRG2系列の複数のTFT202をオン状態としつつ(即ち、プリチャージ回路駆動信号(NRG2)をハイレベルとしつつ)、画像信号線304に例えば12Vといった所定電圧を印加して、上述のNRG1系列の場合と同様に、NRG2系列に対応するサンプリング回路301の各TFT302におけるリークの有無を判定できる。
(2−4)プリチャージ回路のTFTのリーク検査
この場合、先ず走査線駆動回路104の動作を停止させる。そして、図7において、サンプリング回路301のTFT302全てをオン状態とする(即ち、シフトレジスタのスタート信号DXをハイレベルとする)と共にプリチャージ回路201のTFT202全てをオフ状態としつつ(即ち、プリチャージ回路駆動信号(NRG1及びNRG2)をローレベルとしつつ)、画像信号線304に例えば12Vといった所定電圧を印加する。すると、画像信号線304に印加された所定電圧は、プリチャージ回路302のTFT202スイッチが全てオフされているため、TFT302及びデータ線35を介してプリチャージ信号線204に電流が流れない筈である。そこで、この状態で、プリチャージ信号線204に流れる電流を測定して、プリチャージ回路201のTFT202等が正常状態にある場合に得られる(ほぼ零に近い)基準電流と比較することにより、プリチャージ回路201の各TFT202におけるリークの有無を判定できる。
以上のように本実施の形態における検査兼プリチャージ回路201は、液晶装置200への組み立て工程前やスクライブ工程前などに実施される検査の際には検査機能を持ち、液晶装置200への組み立て後の通常動作の際にはプリチャージ機能を持つ。このため、従来のように検査回路とプリチャージ回路とを別々に基板の周辺部分に設ける場合と比較して、これら二つの機能を実現するために必要な基板上の領域が顕著に小さくて済む。特に、従来のように通常動作時には不要となる検査用端子や検査用配線を専用に設ける必要がなく、プリチャージ用の入出力配線や入出力端子などを検査用に兼用できるので、大変有利である。更に、従来のように不要となった検査用端子が腐食して当該アクティブマトリクス基板やこれを組み込んだ液晶装置に悪影響を及ぼしたり、検査用回路や検査用配線の不良化が、当該アクティブマトリクス基板や液晶装置全体としての不良化に繋がる可能性が低減されるため、二重に有利である。
(液晶装置の全体構成)
次に、以上説明した検査兼プリチャージ回路201を含むアクティブマトリクス基板を備えた液晶装置の全体構成例を、図9及び図10を参照して説明する。ここに、図9は、液晶装置を対向基板の側から見た平面図であり、図10は、図9のH−H’断面図である。
図9及び図10において、TFTアレイ基板1の上には、複数の画素電極11により規定される画面表示領域(即ち、実際に液晶層50の配向状態変化により画像が表示される液晶装置の領域)の周囲において両基板を貼り合わせて液晶層50を包囲するシール部材の一例としての光硬化性樹脂からなるシール材52が、画面表示領域に沿って設けられている。そして、対向基板2上における画面表示領域とシール材52との間には、遮光性の周辺見切り53が設けられている。
周辺見切り53は、後に画面表示領域に対応して開口が開けられた遮光性のケースにTFTアレイ基板1が入れられた場合に、画面表示領域が製造誤差等によりケースの開口の縁に隠れてしまわないように、即ち、例えばTFTアレイ基板1のケースに対する数百μm程度のずれを許容するように、画面表示領域の周囲に500μm以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り53は、例えば、Cr(クロム)、Ni(ニッケル)、Al(アルミニウム)等の金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより対向基板2に形成される。或いは、カーボンやTi(チタン)をフォトレジストに分散した樹脂ブラックなどの材料から形成される。
シール材52の外側の領域には、画面表示領域の下辺に沿ってデータ線駆動回路101及び実装端子102が設けられており、画面表示領域の左右の2辺に沿って走査線駆動回路104が画面表示領域の両側に設けられている。更に画面表示領域の上辺には、画面表示領域の両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。また、対向基板2のコーナー部の少なくとも1箇所において、TFTアレイ基板1と対向基板2との間で電気的導通をとるための導通材からなる銀点106が設けられている。そして、シール材52とほぼ同じ輪郭を持つ対向基板2が当該シール材52によりTFTアレイ基板1に固着されている。
本実施の形態では特に、検査兼プリチャージ回路201及びサンプリング回路301は、対向基板2に形成された遮光性の周辺見切り53に対向する位置においてTFTアレイ基板1上に設けられており、データ線駆動回路101及び走査線駆動回路104は、液晶層50に面しないTFTアレイ基板1の狭く細長い周辺部分上に設けられている。
検査兼プリチャージ回路201及びサンプリング回路301は、通常動作時には、基本的に交流駆動の回路である。このため、シール材52により包囲され両基板間に挟持された液晶層50に面するTFTアレイ基板1部分にこれらの検査兼プリチャージ回路201及びサンプリング回路301を設けても、直流電圧印加による液晶層50の劣化という問題は生じない。これに対して、データ線駆動回路101及び走査線駆動回路104は、液晶層50に面することのないTFTアレイ基板1の周辺部分に設けられている。従って、液晶層50に、特に直流駆動されるデータ線駆動回路101や走査線駆動回路104からの直流電圧成分が、漏れ込んで印加されることを未然に防止できる。
そして、このように周辺見切り53下に、検査兼プリチャージ回路201及びサンプリング回路301を設けることで、走査線駆動回路104やデータ線駆動回路101をTFTアレイ基板1の周辺部分に余裕を持って形成することができ、特定の仕様に沿うようにこれらの周辺回路を設計することが容易になる。
本実施の形態では更に、プリチャージ信号線204及びプリチャージ回路駆動信号線206(図1参照)についても、周辺見切り53に対向する位置においてTFTアレイ基板1に設けられている。この場合、検査兼プリチャージ回路201は、通常動作時には、基本的に交流駆動の回路であるため、液晶層50に面するTFTアレイ基板1部分にこのようなプリチャージ信号線204とプリチャージ回路駆動信号線206とを設けても、直流電圧印加による液晶の劣化という問題は生じない。そして、このように周辺見切り53下に、2種類の入出力配線を設ければ、液晶装置における有効表示面積の減少を招くことはない。
(液晶装置の細部構成)
次に、液晶装置の各画素部等の具体的構成について図11から図14を参照して説明する。ここに、図11は、液晶装置の相隣接する画素部の平面図であり、図12は、液晶装置の検査兼プリチャージ回路を構成するTFTの平面図である。また、図13は、図11のA−A’断面及び図12のB−B’断面を示す断面図であり、図14は、図11のC−C’断面を示しており、液晶装置の周辺見切り下に配線されたプリチャージ信号線に沿った断面図である。尚、図13及び図14においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
図11の平面図に示すように、画面表示領域内において、複数の画素電極11は、TFTアレイ基板1上にマトリクス状に配列され、各画素電極11に隣接してTFT30(破線で囲った領域)が設けられており、また画素電極11の縦横の境界に夫々沿ってデータ線35並びに走査線31及び容量線31’が設けられている。データ線35は、コンタクトホール37を介して半導体層32のソース領域と電気的接続されており、半導体層32のチャネル領域(図11の右下がり斜線部)において走査線31の一部であるゲート電極により制御される。半導体層32のドレイン領域はコンタクトホール38を介して画素電極11と電気的接続されている。また、画素電極11に蓄積容量を付加するために、容量線31’を配設する。蓄積容量は、半導体層32のドレイン領域から延設された第1蓄積容量電極32’と前記容量線(第2蓄積容量電極)31’との間の層間絶縁層(例えば後述するゲート絶縁層)を誘電体として形成する。尚、容量線31’を走査線と同一工程でポリシリコン膜等により形成する場合は、データ線と同一工程で形成されるAl等の低抵抗金属や金属シリサイドからなる定電位線501とコンタクトホール502を介して電気的接続すると良い。このような構成を採ることにより、容量線31’の低抵抗化が実現できる。また、図11に示すように定電位線501は画面表示領域の周辺に設けられる周辺回路に供給される電源等から延設し、周辺見切り53の領域に配線するようにすれば、専用の外部入力端子を設ける必要がなくなり、更に周辺見切り53といった従来デッドスペースであった領域に配線を形成することにより、液晶装置の小型化が実現できる。
また、図12の平面図に示すように、検査兼プリチャージ回路201においては、プリチャージ信号線204、プリチャージ回路駆動信号線206及びデータ線35が平行に配置されている。プリチャージ信号線204は、各コンタクトホール37”を介して各TFT202のソース領域に電気的接続されており、データ線35は各コンタクトホール38”を介して各TFT202のドレイン領域に電気的接続されている。また、プリチャージ回路駆動信号線206はTFT202のゲート電極として、これらのソース領域とドレイン領域とを結ぶチャネル部分にゲート絶縁膜を介して対向配置されている。
図13の断面図における図11のA−A’断面部分に示すように、液晶装置は画素部において、TFTアレイ基板1並びにその上に積層された第1層間絶縁層41、半導体層32、ゲート絶縁層33、走査線31(ゲート電極)、第2層間絶縁層42、データ線35(ソース電極)、第3層間絶縁層43、画素電極11及び配向膜12を備えており、画素毎にTFT30が設けられている。また、液晶装置は画素部において、例えばガラス基板から成る対向基板2並びにその上に積層された共通電極21、配向膜22及び遮光膜23を備えており、更に、これらの両基板間に挟持された液晶層50を備えている。
第1層間絶縁層41、第2層間絶縁層42及び第3層間絶縁層43は夫々、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。画素電極11は例えば、ITO膜(インジウム・ティン・オキサイド膜)などの透明導電性薄膜やAl等の反射率の高い不透明な材料からなる。配向膜12及び22は、例えばポリイミド薄膜などの有機薄膜からなる。共通電極21は、ITO膜等からなり、対向基板2の全面に渡って形成されている。遮光膜23は、TFT30に対向する所定領域に設けられており、前述の周辺見切り53同様に金属材料や樹脂ブラックなどから形成され、TFT30の半導体層32に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。液晶層50は、TFTアレイ基板1と対向基板2との間において、シール材52(図9及び図10参照)により囲まれた空間に液晶が真空吸引等により封入されることにより形成され、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材52は、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのスペーサが混入されている。
TFT30は、走査線31(ゲート電極)、走査線31からの電界によりチャネルが形成される半導体層32、走査線31と半導体層32とを絶縁するゲート絶縁層33、半導体層32に形成されたソース領域34、データ線35(ソース電極)、及び半導体層32に形成されたドレイン領域36を備えている。ドレイン領域36には、複数の画素電極11のうちの対応する一つが接続されている。ソース領域34及びドレイン領域36は後述のように、半導体層32に対し、N型又はP型のチャネルを形成するかに応じて所定濃度のN型用又はP型用のドーパントをドープすることにより形成されている。
TFT30を構成する半導体層32は、例えば、下地としての第1層間絶縁層41上にa−Si(アモルファスシリコン)膜を形成後、アニール処理を施して約500〜2000Åの厚さに固相成長させることにより形成する。前記半導体層32は、Pチャネル型のTFT30の場合には、Sb(アンチモン)、As(砒素)、P(リン)などのV族元素のドーパントを用いたイオン注入等によりドープする。また、Nチャネル型のTFT30の場合には、B(ボロン)、Ga(ガリウム)、In(インジウム)などのIII族元素のドーパントを用いたイオン注入等によりドープすることにより、ソース領域34およびドレイン領域36を形成する。また、TFT30をLDD(Lightly Doped Drain Structure)構造を持つNチャネル型のTFTとする場合、ソース領域34及びドレイン領域36のうちチャネル側に夫々隣接する一部にP(リン)などのV族元素のドーパントにより低濃度ドープ領域を形成し、同じくP(リン)などのV族元素のドーパントにより高濃度ドープ領域を形成する。また、Pチャネル型のTFT30とする場合、B(ボロン)などのIII族元素のドーパントを用いてソース領域34及びドレイン領域36を形成する。尚、TFT30は、オフセット構造のTFTとしてもよいし、セルフアライン型のTFTとしてもよい。また、画素スイッチング用のTFT30は、高速に書き込むことが可能なNチャネル型TFTを用いることが多い。
このように、本実施の形態の液晶装置は、画素スイッチング用のTFT30を形成するTFTアレイ基板1上にPチャネル型TFT及びNチャネル型TFTがほぼ同一工程で形成することが可能なため、画面表示領域の外側の周辺部に図9に示すようにデータ線駆動回路101や走査線駆動回路104等の周辺回路を画素と同一基板上に形成することができる。これにより、駆動回路を外付けする必要がなくなり、コスト及び液晶装置の小型化に大変有利になる。
ゲート絶縁層33は、半導体層32を約900〜1300℃の温度により熱酸化することにより、300〜1500Å程度の比較的薄い厚さの熱酸化膜を形成して得る。或いは、熱による基板のそりを防ぐために、前記熱酸化膜上に酸化シリコン膜や窒化シリコン膜を形成し、多層なゲート絶縁層33を形成しても良い。
走査線31(ゲート電極)は、減圧CVD法等によりポリシリコン膜を堆積した後、フォトリソグラフィ工程、エッチング工程等により形成される。或いは、W(タングステン)、Mo(モリブデン)、Ta(タンタル)等の高融点金属膜や金属シリサイド膜等の金属合金膜から形成されてもよい。この場合、走査線31(ゲート電極)を、遮光膜23が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、遮光膜23の一部又は全部を省略することも可能となる。この場合特に、対向基板2とTFTアレイ基板1との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
データ線35(ソース電極)は、画素電極11と同様にITO膜等の透明導電性薄膜から形成してもよい。或いは、スパッタリング処理等により、約1000〜5000Åの厚さに堆積されたAl(アルミニウム)等の低抵抗金属や金属シリサイド等の金属合金膜から形成してもよい。Al(アルミニウム)のような遮光性の高い膜でデータ線35を形成すれば、データ線35を対向基板上に設けられた遮光膜23の代用が可能となり、この場合にも、対向基板2とTFTアレイ基板1との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
また、第2層間絶縁層42には、データ線35と半導体層のソース領域34を電気的接続するためのコンタクトホール37が開孔されている。更に、第2相関絶縁層42及び第3層間絶縁層43には、半導体層のドレイン領域36へのコンタクトホール38が開孔されている。この半導体層のドレイン領域36へのコンタクトホール38を介して、画素電極11は半導体層のドレイン領域36に電気的接続される。前述の画素電極11は、このように構成された第3層間絶縁層43の上面に設けられている。
画素電極11には、TFT30に隣接して蓄積容量70が夫々付加されている。この蓄積容量70は、より具体的には、半導体層32のドレイン領域36から延設された第1蓄積容量電極32’、ゲート絶縁層33と同一工程により形成される絶縁層33’、走査線31と同一工程により形成される容量線31’(第2蓄積容量電極)、第2及び第3層間絶縁層42及び43、並びに第2及び第3層間絶縁層42及び43を介して容量線31’に対向する画素電極11の一部から構成されている。このように蓄積容量70が設けられているため、デューティー比が小さくても高精細な表示が可能とされる。
次に、図13の断面図における図12のB−B’断面部分(図の左側)に示すように、液晶装置には、検査兼プリチャージ回路201のTFT202(図1参照)がデータ線35毎に設けられている。このTFT202は、より具体的には、半導体層32と同一工程により形成される半導体層32”、ゲート絶縁層33と同一工程により形成されるゲート絶縁層33”及び走査線31と同一工程により形成されるプリチャージ回路駆動信号線206を備えている。半導体層32”には、TFT30の場合と同様に、チャネル領域を挟んでソース領域34”及びドレイン領域36”が設けられ、第2層間絶縁層42に開孔されたコンタクトホール37”及び38”を夫々通じてドレイン領域36”にはデータ線35が接続され、ソース領域34”にはプリチャージ信号線204が接続されている。そして、このような層構造を持つTFT202は、対向基板2に設けられた遮光性の周辺見切り53に対向する位置において、TFTアレイ基板1上に設けるようにするとよい。これにより、従来デッドスペースであった周辺見切り53の領域を有効利用することができるため、液晶装置の小型化が実現できる。
図14の断面図に示すように、周辺見切り53に対向する位置において複数の走査線31上の第2層間絶縁層42上部をプリチャージ信号線204やプリチャージ回路駆動信号線206が通過する。そして、これらのプリチャージ信号線204及びプリチャージ回路駆動信号線206は、その殆どの部分がデータ線35と同一工程で形成されたAl等の金属薄膜で形成された低抵抗な配線である。このように、周辺見切り53の領域にプリチャージ信号線204及びプリチャージ回路駆動信号線206を配線形成することにより、従来デッドスペースであった領域を有効利用することができるため、液晶装置の小型化が実現できる。
尚、図11から図14には図示していないが、サンプリング回路301のTFT302(図1参照)は、検査兼プリチャージ回路201のTFT202と同様に構成されており、対向基板2に設けられた遮光性の周辺見切り53に対向する位置において、TFTアレイ基板1上に設けるようにするとよい。これにより、データ線駆動回路101の占有面積を拡大することができるため、より多機能な液晶装置を実現することができる。或いは、液晶装置を小型化する際に有利であることは、言うまでもない。
尚、図11から図14には示されていないが、対向基板2の投射光が入射する側及びTFTアレイ基板1の投射光が出射する側には夫々、例えば、TN(ツイステッドネマティック)モード、 STN(スーパーTN)モード、D−STN(ダブル−STN)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。また、対向基板2には適宜、RGBのカラーフィルタ、ダイクロイックフィルタ、マイクロレンズ等を形成してもよい。更に、TFTアレイ基板1に、特開平9−127497号公報、特公平3−52611号公報、特開平3−125123号公報、特開平8−171101号公報等に開示されているように、TFT30の下側にも、例えば高融点金属からなる遮光層を設けてもよい。
本実施の形態の液晶装置は、各種の液晶材料(液晶相)、動作モード、液晶配列、駆動方法等に適用可能である。
(電子機器)
次に、以上詳細に説明した実施の形態における液晶装置100を備えた電子機器の実施の形態について図15から図18を参照して説明する。
先ず図15に、液晶装置100及びその駆動回路1004を備えた電子機器の概略構成を示す。
図15において、電子機器は、表示情報出力源1000、表示情報処理回路1002、駆動回路1004、液晶装置100、クロック発生回路1008並びに電源回路1010を備えて構成されている。表示情報出力源1000は、ROM(Read Only Memory)、RAM(Random Access Memory)、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路1008からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路1002に出力する。表示情報処理回路1002は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路1004に出力する。駆動回路1004は、液晶装置100を駆動する。電源回路1010は、上述の各回路に所定電源を供給する。尚、液晶装置100を構成するTFTアレイ基板の上に、駆動回路1004を搭載してもよく、これに加えて表示情報処理回路1002を搭載してもよい。
次に図16から図18に、このように構成された電子機器の具体例を夫々示す。
図16において、電子機器の一例たる液晶プロジェクタ1100は、上述した駆動回路1004がTFTアレイ基板上に搭載された液晶装置100を含む液晶モジュールを3個用意し、夫々RGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロイックミラー1108によって、RGBの3原色に対応する光成分R、G、Bに分けられ、各色に対応するライトバルブ100R、100G及び100Bに夫々導かれる。この際特にB光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bにより夫々変調された3原色に対応する光成分は、ダイクロイックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
図17において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ(PC)1200は、上述した液晶装置100がトップカバーケース内に備えられており、更にCPU、メモリ、モデム等を収容すると共にキーボード1202が組み込まれた本体1204を備えている。
また図18に示すように、駆動回路1004や表示情報処理回路1002を搭載しない液晶装置100の場合には、駆動回路1004や表示情報処理回路1002を含むIC1324がポリイミドテープ1322上に実装されたTCP(Tape Carrier Package)1320に、TFTアレイ基板1の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、液晶装置100として、生産、販売、使用等することも可能である。
以上図16から図18を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション(EWS)、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが図15に示した電子機器の例として挙げられる。
本発明によるアクティブマトリクス基板の実施の形態に設けられた各種配線、周辺回路等の等価回路図である。 アクティブマトリクス基板の実施の形態に設けられた検査兼プリチャージ回路を構成するTFTの回路図である。 アクティブマトリクス基板の実施の形態に設けられたサンプリング回路を構成するTFTの回路図である。 アクティブマトリクス基板の実施の形態に設けられた検査兼プリチャージ回路の通常動作時における各種信号のタイミングチャートである。 アクティブマトリクス基板の実施の形態に設けられたデータ線駆動回路の一構成例と検査兼プリチャージ回路との回路図(図5(a))、及びそのデータ線開放検査における各種信号のタイミングチャート(図5(b))である。 図5に示した回路のデータ線短絡検査における状態を示した回路図である。 アクティブマトリクス基板の実施の形態に設けられたデータ線駆動回路の他の構成例と検査兼プリチャージ回路との回路図である。 図7のデータ線駆動回路の他の構成例に備えられたシフトレジスタの一系列に係る部分を抜粋して示す回路図(図8(a))及びそのタイミングチャート(図8(b))である。 本発明による液晶装置の実施の形態の全体構成を示す平面図である。 図9のH−H’断面図である。 液晶装置の実施の形態における画素部の平面図である。 液晶装置の実施の形態における検査兼プリチャージ回路を構成するTFTの平面図である。 図11のA−A’断面及び図12のB−B’断面を示す断面図である。 図11のC−C’断面を示す断面図である。 本発明による電子機器の実施の形態の概略構成を示すブロック図である。 電子機器の一例としての液晶プロジェクタを示す断面図である。 電子機器の他の例としてのパーソナルコンピュータを示す正面図である。 電子機器の他の例としてのTCPを用いた液晶装置を示す斜視図である。
符号の説明
1…TFTアレイ基板
2…対向基板
11…画素電極
30…TFT
50…液晶層
52…シール材
53…周辺見切り
70…蓄積容量
100…液晶装置
101…データ線駆動回路
104…走査線駆動回路
201…検査兼プリチャージ回路
202…TFT
204…プリチャージ信号線
206…プリチャージ回路駆動信号線
301…サンプリング回路
302…TFT
304…画像信号線
306…サンプリング回路駆動信号線
307…波形制御回路

Claims (4)

  1. 基板上に、相交差する複数の走査線及び複数のデータ線と、画像信号線を介して入力される画像信号をサンプリング回路駆動信号に応じて夫々サンプリングして前記画像信号として前記複数のデータ線に夫々供給する複数のサンプリングスイッチを持つサンプリング回路と、前記サンプリング回路駆動信号を前記複数のサンプリングスイッチに夫々供給するデータ線駆動回路と、前記複数の走査線及び前記複数のデータ線の交差に対応してマトリクス状に設けられた複数の画素部と、プリチャージ信号線を介して入力されるプリチャージ信号をプリチャージ回路駆動信号に応じて夫々スイッチング出力して前記プリチャージ信号として前記複数のデータ線に夫々供給する複数のプリチャージスイッチを含むプリチャージ回路とを備えたアクティブマトリクス基板の検査方法であって、
    (i)前記データ線駆動回路を通常動作させると共に前記複数のプリチャージスイッチ全てをオン状態としつつ、前記プリチャージ信号線に所定電圧を印加して前記画像信号線に流れる電流を測定することにより、或いは、(ii)前記データ線駆動回路を通常動作させると共に前記プリチャージ回路駆動信号により同時に駆動される複数のプリチャージスイッチ全てをオン状態としつつ、前記画像信号線に所定電圧を印加して前記プリチャージ信号線に流れる電流を測定することにより、前記複数のデータ線の開放又は断線検査を行うことを特徴とするアクティブマトリクス基板の検査方法。
  2. 基板上に、相交差する複数の走査線及び複数のデータ線と、画像信号線を介して入力される画像信号をサンプリング回路駆動信号に応じて夫々サンプリングして前記画像信号として前記複数のデータ線に夫々供給する複数のサンプリングスイッチを持つサンプリング回路と、前記サンプリング回路駆動信号を前記複数のサンプリングスイッチに夫々供給するデータ線駆動回路と、前記複数の走査線及び前記複数のデータ線の交差に対応してマトリクス状に設けられた複数の画素部と、プリチャージ信号線を介して入力されるプリチャージ信号をプリチャージ回路駆動信号に応じて夫々スイッチング出力して前記プリチャージ信号として前記複数のデータ線に夫々供給する複数のプリチャージスイッチを含むプリチャージ回路とを備えたアクティブマトリクス基板の検査方法であって、
    (i)前記サンプリングスイッチ全てをオン状態とすると共に前記複数のプリチャージスイッチ全てをオフ状態としつつ、相隣接するデータ線に電気的接続される画像信号線の間に所定電圧を印加して該相隣接するデータ線に電気的接続される画像信号線間に流れる電流を測定することにより、或いは、(ii)前記サンプリングスイッチ全てをオフ状態とすると共に前記複数のプリチャージスイッチ全てをオン状態としつつ、相隣接するデータ線に電気的接続されるプリチャージ信号線の間に所定電圧を印加して該相隣接するデータ線に電気的接続されるプリチャージ信号線間に流れる電流を測定することにより、前記複数のデータ線の短絡検査を行うことを特徴とするアクティブマトリクス基板の検査方法。
  3. 基板上に、相交差する複数の走査線及び複数のデータ線と、画像信号線を介して入力される画像信号をサンプリング回路駆動信号に応じて夫々サンプリングして前記画像信号として前記複数のデータ線に夫々供給する複数のサンプリングスイッチを持つサンプリング回路と、前記サンプリング回路駆動信号を前記複数のサンプリングスイッチに夫々供給するデータ線駆動回路と、前記複数の走査線及び前記複数のデータ線の交差に対応してマトリクス状に設けられた複数の画素部と、プリチャージ信号線を介して入力されるプリチャージ信号をプリチャージ回路駆動信号に応じて夫々スイッチング出力して前記プリチャージ信号として前記複数のデータ線に夫々供給する複数のプリチャージスイッチを含むプリチャージ回路とを備えたアクティブマトリクス基板の検査方法であって、
    (i)前記サンプリングスイッチ全てをオフ状態とすると共に前記複数のプリチャージスイッチ全てをオン状態としつつ、前記プリチャージ信号線に所定電圧を印加して前記画像信号線に流れる電流を測定することにより、或いは、(ii)前記サンプリングスイッチ全てをオフ状態とすると共に前記プリチャージ回路駆動信号により同時に駆動される複数のプリチャージスイッチ全てをオン状態としつつ、前記画像信号線に所定電圧を印加して前記プリチャージ信号線に流れる電流を測定することにより、前記サンプリングスイッチのリーク検査を行うことを特徴とするアクティブマトリクス基板の検査方法。
  4. 基板上に、相交差する複数の走査線及び複数のデータ線と、画像信号線を介して入力される画像信号をサンプリング回路駆動信号に応じて夫々サンプリングして前記画像信号として前記複数のデータ線に夫々供給する複数のサンプリングスイッチを持つサンプリング回路と、前記サンプリング回路駆動信号を前記複数のサンプリングスイッチに夫々供給するデータ線駆動回路と、前記複数の走査線及び前記複数のデータ線の交差に対応してマトリクス状に設けられた複数の画素部と、プリチャージ信号線を介して入力されるプリチャージ信号をプリチャージ回路駆動信号に応じて夫々スイッチング出力して前記プリチャージ信号として前記複数のデータ線に夫々供給する複数のプリチャージスイッチを含むプリチャージ回路とを備えたアクティブマトリクス基板の検査方法であって、
    (i)前記サンプリングスイッチ全てをオン状態とすると共に前記複数のプリチャージスイッチ全てをオフ状態としつつ、前記プリチャージ信号線に所定電圧を印加して前記画像信号線に流れる電流を測定することにより、或いは、(ii)前記サンプリングスイッチ全てをオン状態とすると共に前記複数のプリチャージスイッチ全てをオフ状態としつつ、前記画像信号線に所定電圧を印加して前記プリチャージ信号線に流れる電流を測定することにより、前記プリチャージスイッチのリーク検査を行うことを特徴とするアクティブマトリクス基板の検査方法。
JP2004368856A 2004-12-21 2004-12-21 アクティブマトリクス基板の検査方法 Expired - Lifetime JP3966326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004368856A JP3966326B2 (ja) 2004-12-21 2004-12-21 アクティブマトリクス基板の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004368856A JP3966326B2 (ja) 2004-12-21 2004-12-21 アクティブマトリクス基板の検査方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7633798A Division JP3648976B2 (ja) 1998-03-24 1998-03-24 アクティブマトリクス基板、液晶装置及び電子機器並びに該アクティブマトリクス基板の検査方法

Publications (2)

Publication Number Publication Date
JP2005208611A JP2005208611A (ja) 2005-08-04
JP3966326B2 true JP3966326B2 (ja) 2007-08-29

Family

ID=34909616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004368856A Expired - Lifetime JP3966326B2 (ja) 2004-12-21 2004-12-21 アクティブマトリクス基板の検査方法

Country Status (1)

Country Link
JP (1) JP3966326B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070040505A (ko) * 2005-10-12 2007-04-17 삼성전자주식회사 표시 장치 및 이의 검사 방법
EP2521010A1 (en) * 2009-12-28 2012-11-07 Sharp Kabushiki Kaisha Display device
US8947337B2 (en) * 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102540508B (zh) * 2010-12-30 2015-02-04 上海天马微电子有限公司 液晶显示装置的线路检测结构及检测方法
KR102005498B1 (ko) 2013-01-02 2019-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그것을 포함하는 액정 표시 장치
JP6711376B2 (ja) 2018-08-01 2020-06-17 セイコーエプソン株式会社 電気光学装置および電子機器

Also Published As

Publication number Publication date
JP2005208611A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
JP3755277B2 (ja) 電気光学装置の駆動回路、電気光学装置、及び電子機器
JP3791208B2 (ja) 電気光学装置の駆動回路
JP3648976B2 (ja) アクティブマトリクス基板、液晶装置及び電子機器並びに該アクティブマトリクス基板の検査方法
JP3589005B2 (ja) 電気光学装置及び電子機器
JP3707472B2 (ja) 電気光学装置及び電子機器
JPH11265162A (ja) 電気光学装置及び電子機器
JP3966326B2 (ja) アクティブマトリクス基板の検査方法
JP4371121B2 (ja) 電気光学装置及び電子機器
JP3624703B2 (ja) 電気光学装置及びそれを用いた投射型表示装置
JP3674273B2 (ja) 液晶装置及び電子機器、液晶装置用tftアレイ基板
JP3792375B2 (ja) 液晶装置及び電子機器
JP5257531B2 (ja) 電気光学装置及び電子機器
JP3633255B2 (ja) 電気光学装置の駆動回路、電気光学装置及び電子機器
JP4544239B2 (ja) 電気光学装置及び電子機器
JP3649205B2 (ja) 電気光学装置及び電子機器
JP3603902B2 (ja) 液晶装置
JP3881964B2 (ja) アクティブマトリックス基板、液晶装置、および電子機器
JP3832495B2 (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP5256938B2 (ja) 電気光学装置及び電子機器
JP3674618B2 (ja) 液晶装置及び電子機器、液晶装置用tftアレイ基板
JP3671971B2 (ja) 液晶装置及び電子機器
JP4406231B2 (ja) 電気光学装置及び電子機器
JP3987450B2 (ja) 液晶装置
JP4400420B2 (ja) 電気光学装置及び電子機器
JPH11133461A (ja) 液晶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061129

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term