KR100437947B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100437947B1
KR100437947B1 KR10-2001-0044613A KR20010044613A KR100437947B1 KR 100437947 B1 KR100437947 B1 KR 100437947B1 KR 20010044613 A KR20010044613 A KR 20010044613A KR 100437947 B1 KR100437947 B1 KR 100437947B1
Authority
KR
South Korea
Prior art keywords
semiconductor integrated
integrated circuit
circuit
liquid crystal
crystal display
Prior art date
Application number
KR10-2001-0044613A
Other languages
English (en)
Other versions
KR20020014685A (ko
Inventor
고토우미츠루
하야타히로코
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20020014685A publication Critical patent/KR20020014685A/ko
Application granted granted Critical
Publication of KR100437947B1 publication Critical patent/KR100437947B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133617—Illumination with ultraviolet light; Luminescent elements or materials associated to the cell
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Optical Filters (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서 액정표시소자의 화소표시소자와 표시데이터에 대응하는 계조전압을 공급하는 영상신호구동수단을 구비하는 액정표시장치에 있어서, 각 반도체집적회로장치는 상기 반도체집적회로장치의 장변방향의 중앙부에 상기 반도체집적회로장치의 단변방향으로 설치되는 입력회로부와 상기 입력회로부의 상기 반도체 집적회로장치의 단변방향의 중앙부의 양측에 상기반도체 집적회로장치의 장변방향으로 설치되는 제 1 출력단자부와 상기 제 1 출력단자부의 상기 반도체 집적회로장치의 단변방향의 양측에 설치되고 상기 각 영상신호선에 공급하는 계조전압을 생성하는 한쌍의 출력회로부를 가지면 액정표시소자의 화소수가 증대하여도 상기에 충분하게 대처할 수 있고 또한 저가격화를 도모하는 것이 가능한 액정표시장치를 제공하는 기술이 제시된다.

Description

액정표시장치{A LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관하여 다계조표시가 가능한 액정표시장치의 영상신호선 구동수단(드레인 드라이버)에 적용하기에 유효한 기술에 관한 것이다.
화소별 능동소자(예를들면 박막트랜지스터)를 구비하고 상기 능동소자를 스위칭구동하는 액티브매트릭스형 액정표시장치는 노트형 퍼스널컴퓨터등의 표시장치로서 광역으로 사용되고 있다.
이 액티브매트릭스형 액정표시장치는 능동소자를 매개하여 화소전극에 영상신호전압(표시데이터에 대응하는 계조전압: 이하 계조전압으로 명기함.)을 인가하기 위하여 각 화소간의 크로스톡 없이 단순매트릭스형 액정표시장치와 같이 크로스톡을 방지하기 위한 특수한 구동방법을 이용할 필요 없이 다계조표시가 가능하다.
이 액티브맥트릭스형 액정표시장치의 하나로 TFT(Thin Film Transistro)방식의 액정표시(TFT-LCD)와 액정표시판넬의 상측에 배치되는 드레인드라이버와 액정표시판넬의 측면에 배치되는 게이트드라이버 및 인터페이스부를 구비하는 TFT방식의 액정표시판넬(TFT-LCD)과 액정표시판넬의 상측에 배치되는 드레인드라이버와 액정표시판넬의 측면에 배치되는 게이트드라이버 및 인터페이스부를 구비하는 TFT방식의 액정표시모듈이 알려져있다.
도 24는 종래의 TFT액정표시모듈의 일례인 개략구성을 나타내는 블록도이다.
동도에 나타나는 바와 같이 액정판넬(TFT-LCD)(10)의 장변측의 한변에 복수의 드레인드라이버(130)가 액정표시판넬(10)의 단변측의 한변에 복수의 게이트드라이버(140)가 배치된다.
퍼스널컴퓨터등의 호스트컴퓨터측으로부터 출력되는 적(R), 그린(G), 청(B)의 3색의 표시데이터(영상신호) 클록신호 표시타이밍신호 동기신호(수평동기신호, 수직동기신호)로 이루어지는 제어신호는 인터페이스부커넥터를 매개하여 표시제어장치(TFT 컨트롤러)(110)에 입력된다.
표시제어장치(110)에서 제어신호 및 표시데이터등은 TFT컨트롤러(301) 드레인드라이버기판(302)을 매개하여 각 드레인드라이버(130)에 입력된다.
또한, 표시제어장치(110)에서의 제어장치는 TFT컨트롤러기판(301) 게이트드라이버기판(303)을 매개하여 각 게이트드라이버(140)에 입력된다. 또한 도 24에 있어서 TFT컨트롤러 기판상의 배선층의 도시는 생략하고 있다.
또한 드레인드라이버기판 및 게이트드라이버기판상에는 도 24에 도시하는 배선층 이외의 배선층도 설치되지만 도 24에서는 드레인드라이버기판(302)에는 4개, 게이트드라이버기판(303)에는 2개의 배선층만을 나타내고 있다.
드레인드라이버(130) 및 게이트드라이버(140)는 반도체 칩(IC)에 의해 구성되고 이들 반도체칩(IC)은 이른반 테이프캐리방식, 또는 칩 온 필름(Chip on Film)방식에 의해 기판에 실장된다.
도 25에 나타나는 바와 같이 필름기판(310)에는 주변에서 배선층(COFA)이 형성되고 반도체 칩(IC)의 주변에 설치된 단자(BUMP)가 이 배선층(COFA)에 본딩된다.
여기에서 드레인드라이버단자(BUMP)는 그 주변에 설치되어 있는 것이 일반적이고 도 26에 일례를 나타낸다.
도 26에 나타나는 바와 같이 입력단자(BUMP 2)는 드레인드라이버기판(302)으로부터 배선을 접속할 수 있도록 한변에 배치되고 출력단자(BUMP 1)는 그 외 3변이 혹은 입력단자(BUMP 2)를 배치하고 있는 한 변의 좌우의 스페이스를 포함한 4변의 주변부에 배치되어 있다.
또한, 각 출력단자(BUMP 1)에 대응하는 드레인드라이버내부의 출력회로(330)는 출력단자위치에 맞추어서 일렬로 배열되어 배치되어 있는 것이 일반적이다.
또한, 상기와 같은 액정표시장치는 예를들면 일본국 특개평9-281930호 공보에 기재되어 있다.
최근 TFT방식의 액정표시모듈등의 액정표시장치에 있어서는 액정표시판넬의 대화면화의 요구에 따라서 액정표시판넬의 화소수의 증대화 및 고정밀미세화의 경향이고 상기에 따라서 게이트신호선 및 드레인 신호선도 증대하고 드레인 드라이버의 입출력단자수도 많아져 오고 있다.
예를들면, XGA사양의 액정표시판넬에서는 드레인신호선의 갯수는 3072(=1024×3(RGB))이고 출력단자수가 384개의 드레인드라이버를 사용하는 것으로 하여 XGA사양의 액정표시판넬에서 필요한 드레인드라이버수는 8(=3072/384)개로 한다.
상기에 대해서 UXGA사양에 고정밀 미세화가 진전하면 드레인신호선의 갯수는 4800(=1600×3(RGB))이고 상기 기술한 바와 같이 출력단자수가 384개의 드레인드라이버를 사용하면 UXGA사양의 액정표시판넬에서 필요한 드레인드라이버수는12.5(=4800/384)개가 된다.
상기와 같이 액정표시판넬의 고정밀 미세화가 진전하는 것에 대해서 액정표시판넬당 드레인선갯수가 증가하고 필요한 드레인드라이버의 개수가 증가하는 경우가 된다.
상기에 의해 표시제어장치(110)의 부하용량이 증가하고 드레인드라이버(130)를 구동할 수 없게되는 문제점이 있었다.
액정표시판넬이 고정밀 미세화하여도 드레인드라이버의 수량이 변화하지 않도록 하기위해서는 1드레인드라이버당 출력단자수를 증가할 필요가 있다.
일반적으로 드레인드라이버를 구성하는 반도체칩(IC)은 그 외형 형상이 가로변의 판형으로 되어 있지만 1드레인드라이버당 출력단자(BUMP)수를 증가하면 반도체 칩(IC)은 보다 횡방향으로 길이가 길어져야 할 필요가 있다.
또한, 반도체 칩(IC)은 한매의 반도체 웨이퍼에 복수형성한 후 절개하여 작성되지만 횡방향의 길이가 보다 긴 가로변의 반도체 칩(IC)으로 형성되는 것으로 한매의 웨이퍼에서 취득할 수 있는 칩수가 감소하고 한개의 반도체 칩(IC)의 가격이 높아져 버린다.
또한, 횡방향의 깊이가 보다 긴 가로변의 반도체 칩(IC)이 되면 한매의 반도체 웨이퍼면에 이른바 스텝 앤드 리피트(STEP-AND-REPEAT)의 노광에 의해 반도칩(IC)을 형성할 때 상기 노광범위를 넘어서버리는 염려가 있다.
상기를 해결하기 위해서는 보다 고가의 노광장치를 사용할 필요가 있고 한개의 반도쳅(IC)의 가격이 높아져 버린다.
한편, 시장의 성숙에 따라서 액정표시장치는 보다 저가격화가 요구되고 있지만 드레인드라이버(130)를 구성하는 반도체 칩(IC)이 높아지면 액정표시장치의 가격이 높아지는 문제점이 있다.
또한, 드레인신호선의 증가와 함께 필연적으로 드레인드라이버(130)의 출력단자(BUMP)의 피치가 작아지는 경향이 있고 반도체칩(IC)의 선별시에 있어서 프로핑이 곤란해지는 것이 문제가 된다.
또한, 드레인 신호선의 증가와 함께 한개의 드레인드라이버(130)의 회로규모가 크게 되는 경향이고 반도체 칩(IC)의 내부에 있어서 배선인피던스에 의한 전압하강이 무시할 수 없게되는 문제가 된다.
본 발명은 상기 종래기술의 문제점을 해결하기 위하여 이루어진 것이 본 발명의 목적은 액정표시장치에 있어서 액정표시소자의 화소수가 증대하여도 상기에 충분하게 대처할 수 있는 또한 저가격화를 도모할 수 있는 것이 가능한 기술이 제공되는 것이다.
또한, 본 발명의 다른 목적은 액정표시장치에 있어서 영상선 구동수단의 반도체집적회로장치의 출력단자수가 증가하여도 간단하게 검사를 실행하는 것이 가능해지는 기술을 제공하는 것이다.
또한, 본발명의 다른 목적은 액정표시장치에 있어서 영상선구동수단의 반도체 집적회로장치의 출력단자수가 증가하여도 반도체집적회로장치 내부의 배선층에의한 전압하강을 방지하는 것이 가능해지는 기술을 제공하는 것이다.
본 발명의 상기목적과 신규특징은 본 명세서의 기술 및 첨부도면에 의해 명확해 질것이다.
본원에 있어서, 개시되는 발명가운데 대표적인 것의 개요를 간단하게 설명하면 하기와 같다.
즉, 본 발명은 복수의 화소와 상기 복수의 화소에 표시데이터에 대응하는 계조전압을 인가하는 복수의 영상신호선을 가지는 액정표시소자와 상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선 구동수단을 구비하는 액정표시장치에 있어서 상기 영상구동수단은 반도체집적회로장치를 구비하고 상기 반도체집적회로장치는 예를들면 상기 반도체집적회로장치의 단변방향의 중앙부에 상기 반도체집적회로장치의 장변방향에 설치되는 제 1 출력단자부와 상기 제 1 출력단자부의 상기 반도체집적회로장치의 단변방향의 양측에 설치되고 상기 각 영상신호선에 공급하는 계조전압을 생성하는 한쌍의 출력회로부를 구비하는 것을 특징으로 한다.
또한, 본 발명은 복수의 화소와 상기 복수의 화소에표시데이터에 대응하는 계조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와 상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선 구동수단을 구비하는 액정표시장치에 있어서 상기 영상선구동수단은 복수의 반도체집적회로장치를 구비하고 상기 각 반도체집적회로장치는 상기 반도체집적회로장치의 단변방향으로 설치되는 입력회로부와 상기 입력회로부의 상기 반도체집적회로장치의 장변방향의 양측에 상기 반도체집적회로장치의 장변방향으로 설치되는 제 1 출력단자부와 상기 제 1 출력단자부의 상기 반도체집적회로장치의 단변방향의 양측에설치되고 상기 각영상신호선에 공급하는 계조전압을 생성하는 한쌍의 출력회로를 구비하는 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시형태에서는 상기 제 1 출력단자부 및 상기 출력회로부 이외의 영역으로 적어도 상기 각 반도체집적회로장치의 2개의 단변의 주변부에 따라서 설치되는 제 2 출력단자부를 가지는 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시형태에서는 상기 한쌍의 출력회로부는 정(正)극성의 계조전압을 생성하는 정극성 출력회로부와 부(負)극성의 계조전압을 생성하는 부극성 출력회로가 상호 설치되는 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시형태에서는 상기 한쌍의 출력회로부의 한쪽의 출력회로부에는 정극성의 계조전압을 생성하는 정극성출력회로부가 설치되고 상기 한쌍의 출력회로부의 다른쪽의 출력회로부에는 부극성의 계조전압을 생성하는 부극성 출력회로부가 설치되는 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시형태에서는 상기 출력회로부는 버퍼회로와 디코더회로와 데이터래치부와 시프트레지스터회로를 구비하고 상기 버퍼회로 디코더회로 데이터패치부 및 시프트레지스터회로는 상기 제 1 출력단자부에서 상기 반도체집적회로의 단변방향으로 상기 버퍼회로 데이터회로 데이터래치부 시프트레지스터회로의 순서로 배치되는 것을 특징으로 한다.
또한, 본 발명은 복수의 화소와 상기 복수의 화소에 표시 데이터에 대응 하는 계조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와 상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선 구동수단을 구비하는 액정표시장치에 있어서 상기 영상선구동수단은 복수의 반도체집적회로장치를 구비하고 상기 각 반도체집적회로장치는 상기 반도체집적회로장치의 단변방향으로 설치되는 입력회로부와 상기 입력회로부의 상기 반도체집적회로장치의 장변방향의 양측에 상기 반도체집적회로장치의 장변방향으로 설치되는 복수의 출력단자부와 상기 각 출력단자부별로 상기 각 출력단자부의 상기 반도체집적회로장치의 단변방향의 양측에 설치되고 상기 각 영상신호선에 공급하는 계조전압을 생성하는 한쌍의 출력회로부를 구비하는 것을 특징으로 한다.
또한, 본 발명은 복수의 화소와 상기 복수의 화소에 표시 데이터에 대응 하는 계조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와 상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선수단을 구비하는 액정표시장치에 있어서 상기 영상선구동수단은 복수의 배선층이 형성되는 필름기판과 상기 필름기판상에 탑재되는 반도체집적회로장치를 구비하고 상기 반도체집적회로장치는 상기 반도체집적회로장치의 주변부이외의 영역에 상기 반도체집적회로장치의 장변방향으로 설치되는 복수의 범프전극을 구비하고 상기 필름기판의 배선층의 일부는 일단이 상기 반도체집적회로장치의 각 범프전극과 접속되고 상기 일단으로부터 상기 필름기판의 주변부까지 연장하여 설치되고 또한 상기 일단을 포함하는 부분이 상기 반도체집적회로장치에 의해 덮혀지는 것을 특징으로 한다.
또한, 본 발명은 한쌍의 기판과 상기 한쌍의 기판간의 끼워지는 액정을 구비하는 액정표시자로서 복수의 화소와 상기 액정층의 복수의 화소에 표시데이터에 대응하는 계조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와 상기각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선 구동수단을 구비하는 액정표시장치에 있어서 상기 영상선구동수단은 상기 한쌍의 기판의 한쪽의 기판에 탑재되는 반도체집적회로장치를 귀하고 상기 반도체집적회로장치는 상기 반도체집적회로장치의 주변부 이외의 영역에 상기 반도체집적회로장치의 장변방향으로 설치되는 복수의 범프전극을 구비하고 상기 한쪽의 기판에 형성되는 영상신호선의 일부는 단자부가 상기 반도체집적회로장치의 각 범프전극과 접속되면서 상기 단자부를 포함하는 영역이 상기 반도체집적회로장치에 의해 덮혀지는 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시형태에서는 상기 복수의 범프전극은 상기 반도체집적회로장치의 장변방향으로 복수열로 형성되어 있는 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시형태에서는 상기 복수열의 일부 열의 범프전극은 상기 반도체집적회로장치의 장변방향의 길이가 해당열보다도 상기 필름기판의 배선층이 연장되는 방향으로 한 열의 범프전극의 상기 반도체집적회로장치의 장변방향의 길이보다 길어지는 것을 특징으로 한다.
또한, 본 발명은 복수의 화소와 상기 복수의 화소에 표시데이터에 대응하는 계조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와 상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선구동수단을 구비하는 액정표시장치에 있어서 상기 영상선구동수단은 복수의 배선층이 형성되는 필름기판과, 상기 필름기판상에 탑재되는 반도체집적회로장치를 구비하고 상기 반도체집적회로장치는 복수의 범프전극을 구비하고 상기 복수의 범프전극의 일부는 상기 필름기판에 설치된 배선층에 의해 상호 전기적으로 접속되어 있는 것을 특징으로 한다.
또한, 본 발명은 복수의 화소와 상기 복수의 화소에 표시데이터에 대응하는 게조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와 상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선구동수단을 구비하는 액정표시장치에 있어서 상기 영상선구동수단은 복수의 배선층이 형성되는 필름기판과 상기 필름기판상에 탑재되는 반도체집적회로장치를 구비하고 상기 반도체집적회로장치는 복수의 범프전극을 구비하고 상기 복수의 범프전극의 일부는 상기필름기판에 설치되는 배선층에 의해 상호 전긱적으로 접속되고 상기 범프전극동사를 접속하는 배선층은 외부에서 입력신호가 인가되는 것을 특징으로 한다.
도 1 은 본 발명이 적용되는 TFT방식의 액정표시모듈의 개략구성을 나타내는 블록도이다.
도 2 는 도 1 에 나타나는 액정표시판넬의 일례의 등가회로를 나타내는 도이다.
도 3 은 도 1에 나타나는 액정표시판넬의 다른 예의 등가회로를 나타내는 도이다.
도 4 는 액정표시모듈의 구동방법으로서 도트반전법을 사용한 경우에 있어서 드레인드라이버에서 드레인신호선(D)에 출력되는 액정구동전압의 극성을 설명하기 위한 도이다.
도 5 는 도 1에 나타나는 드레인드라이버의 일례의 개략구성을 나타내는 블록도이다.
도 6 은 도 5에 나타나는 드레인드라이버의 일례의 구성을 보다 구체적으로 설명하기 위한 블록도이다.
도 7 은 도 5에 나타나는 드레인드라이버의 다른 예의 구성을 보다 구체적으로 설명하기 위한 블록도이다.
도 8 은 도 6, 도 7에 나타나는 고전압용 디코더회로 및 저전압용디코더회로의 일례의 개략구성을 나타내는 회로도이다.
도 9 는 도 6, 도 7에 나타나는 고전압용 앰프회로, 저전압용앰프회로의 일례의 개략구성을 나타내는 회로도이다.
도 10 은 도 9에 나타나는 저전압용 앰프회로의 OP-앰프에 사용되는 차동증폭회로를 나타내는 회로도이다.
도 11 은 도 9에 나타나는 고전압용 앰프회로의 OP-앰프에 사용되는 차동증폭회로를 나타내는 회로도이다.
도 12 는 도 7에 나타나는 출력선택회로의 일례의 하나의 선택회로의 회로구성을 나타내는 회로도이다.
도 13 은 본 발명의 실시형태 1의 드레인드라이버를 구성하는 반도체 칩(IC)의 내부회로의 레이아웃을 나타내는 도이다.
도 14 는 본 발명의 실시형태 1의 필름기판상의 배선층(COFA)의 레이아웃을 나타내는 도이다.
도 15 는 본 발명의 실시형태 2의 드레인드라이버를 구성하는 반도체 칩(IC)의 내부회로의 레이아웃을 나타내는 도이다.
도 16 은 반도체 칩(IC)내의 종래의 디코더회로의 구조를 나타내는 모식도이다.
도 17 은 반도체 칩(IC)내의 본 발명의 실시형태 2의 디코더회로의 구조를 나타내는 모식도이다.
도 18 은 본 발명의 실시형태 3의 드레인드라이버를 구성하는 반도체 칩(IC)의 내부회로의 레이아웃을 나타내는 도이다.
도 19 은 본 발명의 실시형태 3의 필름기판상의 배선층(COFA)의 레이아웃을 나타내는 도이다.
도 20 은 본 발명의 실시형태 4의 드레인드라이버를 구성하는 반도체 칩(IC)의 출력단자(BUMP 1)의 배치를 설명하기 위한 도이다.
도 21 은 본 발명의 실시형태 5의 드레인드라이버를 구성하는 반도체 칩(IC)의 단자(BUMP)의 일부와 필름기판에 형성된 배선층(COFB)의 일부를 설명하기 위한 도이다.
도 22 는 도 21의 변형예를 설명하기 위한 도이다.
도 23 은 도 21의 변형예를 설명하기 위한 도이다.
도 24 는 종래의 TFT액정표시모듈의 일례의 개략구성을 나타내는 블록도이다.
도 25 는 종래의 드레인드라이버가 실장된 필름기판을 나타내는 도이다.
도 26 은 종래의 드레인드라이버의 단자부구성을 나타내는 도이다.
<주요부분에 대한 도면부호의 설명>
20 : 출력단자영역(a) 21 : 출력단자영역(b)
22 : 입력단자영역 23 : 입력회로 배선영역
153 : 시프트레지스터회로 157 : 디코더
158 : 버퍼 262 : 데이터래치부
COFA : 배선층
이하 본 발명의 실시형태를 도면을 참조하여 설명한다.
또한 본 발명의 실시형태를 설명하기위한 전체도면에 있어서 동일 기능을 가지는 것은 동일부호를 부여하고 그 반복설명은 생략한다.
[실시형태 1]
<본 발명이 적용되는 표시장치의 기본구성>
도 1은 본 발명이 적용되는 TFT방식의 액정표시모듈의 개략구성을 나타내는 블록도이다.
도 1에 나타나는 액정표시모듈(LCM)은 액정표시판넬(TFT-LCD)(10)의 장변측의 한변에 드레인드라이버(130)가 배치되고 또한 액정표시판넬(10)의 단변측의 한변에 게이트드라이버(140)가 배치된다.
액정표시판넬(10)은 예를들면 1600 ×800 × 3의 화소로 구성된다.
또한 여기에서 1화소는 적(R), 그린(G), 청(B)의 1픽셀(Pix)을 의미한다.
퍼스널컴퓨터등의 호스트컴퓨터측으로부터 출력되는 적(R), 그린(G), 청(B)의 3색의 표시데이터(영상신호) 클록신호 표시타이밍신호 동기신호(수평동기신호, 수직동기신호)로 이루어지는 제어신호는 인터페이스 커넥터를 매개하여 표시제어장치(TFT컨트롤러)(110)에 입력된다.
본 실시형태에 있어서서 인터페이스부(100)는 상기 기술의 도 24에 나타나는 TFT컨트롤러기판(301)에 드레인드라이버(130)은 상기 기술의 도 24에 나타나는 드레인드라이버기판(302)에 게이트드라이버(140)는 상기 기술의 도 24에 나타나는 게이트드라이버기판(303)에 실장된다.
여기에서 드레인드라이버(130) 및 게이트드라이버(140)를 구성하는 반도체 칩(IC)은 이른바 테이프캐리어(Tape Carrier Package)방식 또는 칩 온 필름(Chip On Film)방식에 의해 필름기판(310)에 실장된다.
또한 상기기술의 반도체 칩(IC)은 칩 온 글래스(Chip On Glass)방식에 의해 직접액정표시판넬(10)의 한쪽의 투명기판에 실장하여도 좋다.
<도 1에 나타나는 액정표시판넬(10)의 구성>
도 2는 도 1에 나타나는 액정표시판넬(10)의 일례의 등가회로를 나타내는 도이다.
상기 도 2에 나타나는 바와 같이 액정표시판넬(10)은 매트릭스형으로 형성되는 복수의 화소를 가진다.
각 화소는 근접하는 2개의 신호선(드레인신호선(D) 또는 게이트신호선(G))과 근접하는 2개의 신호선(게이트신호선(G) 또는 드레인신호선(D))과의 교차영역내에 배치된다.
각 화소는 박막트랜지스터(TFT 1, TFT 2)를 갖고 각 화소의 박막트랜지스터(TFT 1, TFT 2)의 소스전극은 화소전극(ITO 1)에 접속된다.
또한, 화소전극(ITO 1)과 커먼전극(ITO 2)와의 사이에 액정측이 설치되므로 화소전극(ITO 1)과 커먼전극(ITO 2)와의 사이에는 액정용량(CLC)이 등가적으로 접속된다.
또한, 박막트랜지스터(TFT 1, TFT 2)의 소스전극과 전단계의 게이트신호선(G)과의 사이에는 부가용량(CADD)이 접속된다.
도 3은 도 1에 나타나는 액정표시판넬(10)의 다른 예의 등가회로를 나타내는 도이다.
도 2에 나타나는 예에서는 전단계의 게이트신호선(G)과 소스전극과의 사이에 구가용량(CADD)이 형성되어 있지만 도 3에 나타나는 예의 등가회로에서는 공통신호선(CN)과 소스전극과의 사이에 보지용량(CSTG)이 형성되어 있는 점이 상이하다.
본 발명은 어느 쪽에서도 적용이 가능하지만 전자의 방식에서는 전단계의 게이트신호선(G) 펄스가 부가용량(CADD)을 매개하여 화소전극(ITO 1)에 돌입하는 것에 대해서 후자의 방식에서는 돌입이 없기 때문에 보다 양호한 표시가 가능해진다.
또한, 도 2, 도 3은 종형 전계방식의 액정표시판넬의 등가회로를 나타내고있고 도 2, 도 3에 있어서 AR은 표시영역이다.
또한, 도 2, 도 3은 회로도이지만 실제 기하학적 배치에 대응하여 그려지고 있다.
도 2, 도 3에 나타나는 액정표시판넬(10)에 있어서 열방향으로 배치된 각 회소의 박막트랜지스터(TFT 1, TFT 2)의 드레인 전극은 각각 드레인신호선(D)에 접속되고 각 드레인신호선(D)은 열 방향의 각 화소의 액정에 계조전압을 인가하는 드레인드라이버(130)에 접속된다.
또한, 행방향으로 배치된 각 화소에 있어서의 박막트랜지스터(TFT 1, TFT 2)의 게이트전극은 각각 게이트신호선(G)에 접속되고 각 게이트신호선(G)은 1 수평주사시간, 행방향의 각 화소의 박막트랜지스터(TFT 1, TFT 2)의 게이트전극에 주사구동전압(플러스의 바이어스 전압 혹은 마이너스의 바이어스 전압)을 공급하는 게이트드라이버(140)에 접속된다.
<도 1에 나타나는 인터페이스부(100)의 구성과 동작개요>
도 1에 나타나는 인터페이스부(100)는 표시제어장치(110)와 전원회로(120)로 구성된다.
표시제어장치(110)는 1개의 반도체집적회로(LSI)로 구성되고 컴퓨터본체측에서 송신되어 오는 클록신호, 디스플레이 타이밍신호, 수평동기신호, 수직동기신호의 각 표시제어신호 및 표시용데이터(R·G·B)를 근거로 드레인드라이버(130) 및 게이트드라이버(140)를 제어 ·구동한다.
표시제어장치(110)는 디스플레이타이밍신호가 입력되면 이것을 표시개시위치로 판단하여 개시펄스(표시데이터 변환 개시신호)를 신호선(135)을 매개하여 제 1 번째의 드레인 드라이버(130)에 출력하고 또한 수취한 단순 1열의 표시데이터를 표시데이터의 버스라인(133)을 매개하여 드레인 드라이버(130)에 출력한다.
그 때 표시제어장치(110)는 각 드레인드라이버(130)의 데이터래치회로에 표시데이터를 래치하기위한 표시제어신호인 표시데이터래치용 클록(CL 2)(이하, 단순히 클록(CL 2)으로 명기.)을 신호선(131)을 매개하여 출력한다.
또한, 본 실시형태에 있어서도 상기 기술의 도 24에 나타나는 바와 같이 표시제어장치(110)로부터 제어신호 및 표시데이터등은 TFT컨트롤러 기판(301) 드레인드라이버기판(302)을 매개하여 각 드레인드라이버(130)에 입력된다.
본체컴퓨터측으로부터 표시데이터는 예를들면 비트로 1화소단위 즉, 적(R), 그린(G), 청(B)의 각 데이터를 하나의 조로하여 단위시간별 전송된다.
또한, 제 1 번째의 드레인드라이버(130)에 입력된 개시펄스에 의해 제 1 번째의 드레인드라이버(130)에 있어서의 데이터래치회로의 래치동작이 제어된다.
이 제 1번째의 드레인드라이버(130)에 있어서의 데이터래치회로의 래치동작이 종료하면 제 1 번째의 드레인드라이버(130)에서 개시펄스가 제 2 번째의 드레인드라이버(130)에 입력되고 제 2 번째의 드레인드라이버(130)에 있어서의 데이터래치회로의 래치동작이 제어된다.
이하 동일하게 하여 각 드레인드라이버(130)에 있어서의 데이터래치회로의 래치동작이 제어되고 오류표시데이터가 데이터래치회로에 기입되는 것을 방지하고 있다.
표시제어장치(110)는 디스플레이 타이밍신호의 입력이 종료하거나 또는 디스플레이 타이밍신호가 입력되는 것으로 소정의 일정시간이 경과하면 1 수평분의 표시데이터가 수료한 것으로 하여 각 드레인드라이버(130)에 있어서의 데이터래치회로에 축적되어 있던 표시데이터를 액정표시판넬(10)의 드레인 신호선(D)에 출력하기 위한 표시제어신호인 출력타이밍제어용 클록(CL 1)(이하, 단순하게 클록(CL 1)으로 명기.)을 신호선(132)을 매개하여 각 드레인드라이버(130)에 출력한다.
또한, 표시제어장치(110)는 수직동기신호입력 후에 제 1 번째의 디스플레이 타이밍 신호가 입력되면 이것을 제 1 번째의 표시라인으로 판단하여 신호선(142)을 매개하여 게이트드라이버(140)에 프레임개시 지시신호를 출력한다.
또한, 표시제어장치(110)는 수평동기신호에 의거하여 1수평주사시간 별로 순차 액정표시판넬(10)의 각 게이트신호선(G)에 플러스의 바이어스 전압을 인가하도록 신호선(141)을 매개하여 게이트드라이버(140)로 1수평 주사시간주기의 시프트클록인 클록(CL 3)을 출력한다.
상기에 의해 액정표시판넬(10)의각 게이트신호선(G)에 접속된 복수의 박막트랜지스터(TFT 1, TFT 2)가 1 수평주사시간 사이에 도전한다.
이상의 동작에 의해 액정표시판넬(10)에 화상이 표시된다.
<도 1에 나타나는 전원회로(120)의 구성>
도 1에 나타나는 전원회로(120)는 플러스전압생성회로(121) 마이너스전압생성회로(122) 커먼전극(대향전극)전압 생성회로(123), 게이트전극 전압생성회로(124)로 구성된다.
플러스전압 생성회로(121), 마이너스전압 생성회로(122)는 각각 직렬 저항 전압회로로 구성되고 플러스전압생성회로(121)는 정(正)극성의 5값의 계조기준전압(V" 0 ~ V"4)를, 마이너스전압생성회로(122)는 부(負)극성의 5값의 계조기준전압(V" 5 ~ V"9)를 출력한다.
이 정극성의 계조기준전압(V" 0 ~ V"4) 및 부(負)극성의 계조기준전압(V" 5 ~ V"9)은 각 드레인드라이버(130)에 공급된다.
또한, 각 드레인드라이버(130)에는 표시제어장치(110)에서 극성반전신호(교류화신호 ;M)도 신호선(134)을 매개하여 공급된다.
커먼전극 전압생성회로(123)는 커먼전극(ITO 2)에 인가하는 구동전압을 게이트전극 전압생성회로(124)는 박막트랜지스터(TFT 1, TFT 2)의 게이트전극에 인가하는 구동전압(플러스의 바이어스 전압 및 마이너스 바이어스 전압)을 생성한다.
<도 1에 나타나는 액정표시모율의 교류화 구동방법>
일반적으로 액정층은 장시간 동일한 전압(직류전압)이 인가되어 있으면 액정층의 방향이 고정화되고 결과로서 잔상현상을 일으키고 액정층의 수명을 단축하는 경우가 된다.
상기를 방지하기 위하여 액정표시모듈에 있어서는 액정층에 인가하는 전압을 어느 일정시간별로 교류화 즉 커먼전극에 인가하는 전압을 기준으로 하여 화소전극에 인가하는 전압을 일전시간별로 플러스전압측/마이너스전압측으로 변화시키도록 하고 있다.
이 액정층에 교류전압을 인가하는 구동방법으로서 커먼대칭법과 커먼반전법의 2개의 방법이 알려져 있다.
커먼반전법은 커먼전극에 인가되는 전압과 화소전극에 인가하는 전압을 상호 플러스 마이너스로 반전시키는 방법이다.
또한, 커먼대칭법은 커먼전극에 인가되는 전압을 일정화하여 화소전극에 인가하는 전압을 커먼전극에 인가되는 전압을 기준으로 하여 상호 플러스 마이너스로 반전시키는 방법이다.
커먼대칭법은 화소전극(ITO 1)에 인가되는 전압의 진폭이 커먼반전법의 경우에 비하여 2배가 되고 한계치전압이 낮은 액정이 개발되지 않는 한 저내전압의 드라이버가 사용할 수 없는 차점이 있지만 저소비전력과 표시품질면에서 우수한 도트반전법 혹은 N라인반전법이 사용이 가능하다.
이하 도트반전법에 대해서 설명한다.
도 4는 액정표시모듈의 구동방법으로서 도트반전법을 사용한 경우에 있어서 드레인드라이버(130)에서 드레인신호선(D)에 출력되는 액정구동전압(즉, 화소전극(ITO 1)에 인가되는 계조전압)의 극성을 설명하기 위한 도이다.
액정표시모듈의 구동방법으로서 도트반전법을 사용하는 경우에 도 4에 나타나는 바와 같이 예를들면 기수프레임의 기수라인에서는 드레인드라이버(130)에서 기수번째의 드레인신호선(D)에 커먼전극(ITO 2)에 인가되는 액정구동전압(VCOM)에 대해서 부극성의 액정구동전압(도 4에서는로 명기)이지만 또한 우수(偶數)번째의 드레인신호선(D)에 커먼전극(ITO 2)에 인가되는 액정구동전압(VCOM)에 대해서 정극성의 액정구동전압(도 4에서는로 명기)이 인가된다.
또한, 기수프레임의 우수라인에서는 드레인드라이버(130)로부터 기수번째의 드레인신호선(D)에 정극성의 액정구동전압이 또한 우수번째의 드레인신호선(D)에 부극성의 액정구동전압이 인가된다.
또한, 각 라인별 극성은 프레임별 반전되고 즉 도 4에 나타나는 바와 같이 우수프레임의 기수라인에서는 드레인드라이버(130)로부터 기수번째의 드레인신호선(D)에 정극성의 액정구동전압이 또한 우수번째의 드레인신호선(D)에 부극성의 액정구동전압이 인가된다.
또한, 우수프레임의 우수라인에서는 드레인드라이버(130)로부터 기수번째의 드레인신호선(D)에 부극성의 액정구동전압이 또한 우수번째의 드레인신호선(D)에 정극성의 액정구동전압이 인가된다.
이 도트반전법을 사용하는 것에 의해 근접하는 드레인신호선(D)에 인가되는 전압이 역극성이 되기 때문에 커먼전극(ITO 2)과 박막트랜지스터(TFT 1, TFT 2)의 게이트전극에 흐르는 전류가 근접동지로 소비전력을 저감하는 것이 가능하다.
또한, 커먼전극(ITO 2)에 흐르는 전류가 작고 전압하강이 크게 되지 않기 때문에 커먼전극(ITO 2)의 전압레벨이 안정하고 표시품질의 저하를 최소한으로 억제하는 것이 가능하다.
<도 1에 나타는 드레인드라이버(130)의 구성>
도 5는 도 1에 나타는 드레인드라이버(130)의 일례의 개략구성을 나타내는 블록도이다.
또한, 드레인드라이버(130)는 한개의 반도체집적회로(LSI)로부터 구성된다.
동도에 있어서 계조전압생성회로(151)은 플러스전압생성회로(121)에서 입력되는 정극성의 5값의 계조기준전압(V"0 ~ V" 4)에 의거하여 정극성의 64계조의 계조전압을 또는 마이너스전압생성회로(122)로부터 입력되는 부극성의 5값의 계조기준전압(V"5 ~ V" 9)에 의거하여 부극성의 64계조의 계조전압을 생성하고 해당하는 각각 정극성 및 부극성의 64계조의 계조전압을 전압버스라인을 매개하여 디코더회로(157)에 출력한다.
또한, 시프트레지스터회로(153)는 클록제어회로(152)에서 출력되는 클록(CL 2)으로 동기한 시프트클록에 의거하여 데이터변환용 신호를 생성하고 래치회로(1)(155)에 출력한다.
표시제어장치(110)로부터 입력되는 표시데이터는 입력래치회로(154)에서 일단 래치한다.
상기 입력래치회로(154)는 클록제어회로(152)에서 클록에 의거하여 표시데이터를 래치한다.
래치회로(1)(155)는 시프트레지스터회로(153)로부터 출력되는 데이터 변환용 신호에 의거하여 표시제어장치(110)로부터 입력되는 클록(CL 2)에 동기하여 입력래치회로(154)로부터 출력되는 각 색상별 6비트의 표시데이터를 출력개수만큼 래치한다.
래치회로(2)(156)은 표시제어장치(110)로부터 입력되는 클록(CL 1)에 따라서 래치회로(1)(155)내의 표시데이터를 래치한다.
상기 래치회로(2)(156)로 변환된 표시데이터는 내부 레벨시프트회로를 매개하여 디코더회로(157)이 입력된다.
디코더회로(157)는 정극성의 64계조의 계조전압 혹은 부극성의 64계조의 계조전압으로부터 표시데이터에 대응한 하나의 계조전압(64계조중 하나의 계조전압)을 선택하여 버퍼회로(158)에 출력한다.
버퍼회로(158)는 입력된 계조전압을 증폭(전류증폭)하여 각 드레인신호선(D)에 출력한다.
도 6은 도 5에 나타나는 드레인드라이버(130)의 일례의 구성을 보다 구체적으로 설명하기 위한 블록도이다.
동도에 있어서, 153은 도 5에 나타나는 시프트레지스터회로 157은 도 5에 나타나는 디코더회로이고 또한 데이터래치부(262)는 도 5에 나타나는 래치회로(1)(155)와 래치회로(2)(156)의 래치를 나타내고 레벨시프트회로(263)는 도 5에 나타나는 래치회로(2)내부의 레벨시프트회로를 나타낸다.
또한, 앰프회로(264)와 앰프회로(264)의 출력을 절환하는 출력선택회로(265)가 도 5에 나타나는 버퍼회로(157)를 구성한다.
상기에서 표시데이터선택회로(261) 및 출력선택회로(265)는 극성반전신호(M)에 의거하여 제어된다.
또한, Y1, Y2, Y3, Y4, Y5, Y6는 각각 제 1 번째 제 2번째 제 3번째 제 4번째 제 5번째 제 6번째의 드레인신호선(D)을 나타내고 있다.
도 6에 나타나는 드레인드라이버(130)에 있어서는 표시데이터선택회로(261)에 의해 데이터래치부(262)(보다 상세하게는 도 5에 나타나는 래치회로(1)(155)에입력되는 데이터변환용 신호를 절환하여 연속하는 표시데이터를 근접하는 데이터래치부(262)에 입력한다.
디코더회로(157)는 계조전압생성회로(151)에서 공급되는 정극성의 64계조의 계조전압안에서 각 데이터래치부(262)(보다 상세하게는 도 5에 나타나는 래치회로(2)(156)에서 출력되는 표시용데이터에 대응하는 정극성의 계조전압을 선택하는 고전압용 디코더회로(251)와 계조전압 생성회로(151)에서 공급되는 부극성의 64계조의 계조전압안에서 각 데이터래치부(262)에서 출력되는 표시용데이터에 대응하는 부극성의 계조전압을 선택하는 저전압용 디코더회로(252)로 구성된다.
상기 고전압용디코더회로(251)와 저전압용 디코더회로(252)는 근접하는 데이터래치부(262)별로 설치된다.
앰프회로(264)는 고전압용앰프회로(271)와 저전압용앰프회로(272)에 의해 구성된다.
고전압용앰프회로(271)에는 고전압용 디코더회로(251)에서 생성된 정극성의 계조전압이 입력되고 고전압용 앰프회로(271)는 정극성의 계조전압을 출력한다.
저전압용 앰프회로(272)에는 저전압용 디코더회로(252)에서 생성된 부극성의 계조전압이 입력되고 저전압용 앰프회로(272)는 부극성의 계조전압을 출력한다.
도트반전법에서는 연속하는 표시데이터의 계조전압은 상호 역극성이 되고 또한 앰프회로(264) 또는 고전압용앰프회로(271) →저전압용 앰프회로(272)가 되므로 표시데이터선택회로(261)에 의해 데이터래치부(262)에 입력되는 표시데이터를 절환하여 연속하는 표시데이터를 상호 근접하는 데이터래치부(262)에 입력하고 상기에맞추어서 고전압용 앰프회로(271) 혹은 저전압용앰프회로(272)에서 출력되는 출력전압을 출력선택회로(265)에 의해 절환하고 연속하는 표시데이터의 계조전압이 출력되는 드레인신호선(D), 예를들면 제 1 번째의 드레인신호선(Y1)과 제 2 번째의 드레인신호선(Y2)으로 출력하는 것에 의해 각 드레인신호선(D)에 정극성 혹은 부극성의 계조전압을 출력하는 것이 가능해진다.
도 7은 도 5에 나타나는 드레인드라이버(130)의 다른 예를 구성을 보다 구체적으로 설명하기위한 블록도이다.
상기 도 7에 나타나는 예에서는 근접하는 각 색의표시데이터의 계조전압은 상호 역극성으로 이루어지는 것을 이용하고 표시데이터선택회로(261)에 의해 데이터래치부(262)에 입력되는 표시데이터를 절환하여 각색상별 표시데이터를 근접하는 데이터래치부(262)에 입력하고 상기에 맞추어서 고전압용앰프회로(271) 혹은 저전압용앰프회로(272)에서 출력되는 출력전압을 출력선택회로(265)에 의해 절환하고 각 색상별 계조전압이 출력되는 드레인신호선(D), 예를들면 제 1번째의 드레인신호선(Y1)과 제 4번째의 드레인신호선(Y4)으로 출력하도록 한 것이다.
도 6, 도 7에 나타나는 예에서는 저전압용회로와 고전압용회로를 각각 출력단자 전체수가 아니라 1/2의 단자수만큼으로 하는 것으로 반도체 칩(IC)의 칩사이즈의 축소를 도모하고 있다.
도 8은 도 6, 도 7에 나타나는 고전압용 디코더회로(251) 및 저전압용 디코더회로의(252)의 일례의 개략구성을 나타내는 회로도이다.
도 8에 나타나는 예에서는 도 6에 나타나는 고전압용 디코더회로(251) 또는저전압용 디코더회로(252)는 상승MOS트랜지스터 및 디플리션 MOS 트랜지스터가 직렬접속된 트랜지스터열(TRP 2, TRP 3)로 구성된다.
도 6, 도 7에 나타나는 고전압용 앰프회로(271) 및 저전압용 앰프회로(272)는 예를들면 도 9에 나타나는 바와 같이 OP앰프(Operantional Amplifier)(OP)의 반전입력단자(BUMP)(-)와 출력단자(BUMP)가 직결되고 그 비반전입력단자(BUMP)(+)가 입력단자(BUMP)가 되는 전압폴로워(Voltage Follower)회로로 구성된다.
상기에서 저전압용 앰프회로(272)에 사용되는 OP-앰프(OP)는 예를들면 도 10에 나타나는 바와 같은 차동증폭회로로 구성되고 또한 고전압용앰프회로(271)에 사용되는 OP-앰프(OP)는 예를들면 도 11에 나타나는 바와 같은 차동증폭회로로 구성된다.
도 12는 도 7에 나타나는 출력선택회로(265)의 일례의 하나의 선택회로의 회로구성을 나타내는 회로도이다.
동도에 나타나는 바와 같이 도 7에 나타나는 출력선택회로(265)의 하나의 선택회로는 고전압용 앰프회로(271)와 n번째의 드레인신호(Yn)사이에 접속되는 PMOS트랜지스터(PM1)과 고전압용앰프회로(271)와 (n + 3)번째의 드레인신호(Yn + 3)번째의 드레인신호(Yn + 3)와의 사이에 접속되는 PMOS트랜지스터(PM 2)과 저전압용 앰프회로(272)와 (n + 3)번째의 드레인신호(Yn + 3)와의 사이에 접속되는 NMOS 트랜지스터(NM 1)와 저전압용 앰프회로(272)와 n번째의 드레인신호(Yn)와의 사이에 접속되는 NMOS트랜지스터(NM2)를 가진다.
PMOS트랜지스터(PM 1)의 게이트전극에는 인버터(INV)로 반전된 노어회로(NORCircuit)의 출력이 또한 PMOS트랜지스터(PM 2)의 게이트전극에는 인버터(INV)에서 반전된 노어회로(NOR 2)의 출력이 각각 레벨시프트회로(LS)에서 레벨시프트되어 입력된다.
동일하게 NMOS트랜지스터(NM 1)의 게이트전극에는 인버터(INV)에서 반전된 낸드회로(NAND 2)의 출력이 또한 NMOS트랜지스터(NM 2)의 게이트전극에는 인버터(INV)에서 반전된 낸드회로(NAMD 1)의 출력이 각각 레벨시프트회로(LS)에서 레벨시프트되어 입력된다.
여기에서 낸드회로(NAND 1)와 노어회로(NOR 1)에는 극성반전신호(M)가 낸드회로(NAND 2) 및 노어회로(NOR 2)에는 인버터(INV)로 반전된 극성반전신호(M)가 입력된다.
또한, 낸드회로(NAND 1, NAND 2)에는 출력이네이블신호(ENB)가 노어회로(NOR 1, NOR 2)에는 인버터(INV)에서 반전된 출력이네이블신호(ENB)가 입력된다.
표 1에 낸드회로(NAND 1, NAND 2)와 노어회로(NOR 1, NOR 2)의 진리값표와 상기 경우의 각 MOS트랜지스터(PM 1, PM2, NM 1, NM 2)의 온·오프상태를 나타낸다.
ENB M NOR 1 PM 1 NAND 2 NM 1 NAND 1 PM 2 NOR2 NM 2
L * L OFF H OFF OFF OFF L OFF
H H L OFF H OFF OFF ON H ON
L H ON L ON ON OFF L OFF
*는 교류화신호(M)와 무관계인 것을 나타낸다.
표 1에 알수 있듯이 출력이네이블신호(ENB)가 LOW레벨(이하 L레벨)시에 낸드회로(NAND 1, NAND 2)는 High 레벨(이하, H 레벨), 노어회로(NOR 1, NOR 2)는 L레벨이되고 각 MOS 트랜지스터(PM 1, PM 2, NM 1, NM 2)는 오프상태가 된다.
주사라인의 절환시에는 고전압용 앰프회로(271)와 저전압용 앰프회로(272) 모두 불안정한 상태이다.
상기 출력이네이블 신호(ENB)는 주사라인의 절환기간내에 각 앰프회로(271, 272)의 출력이 각 드레인신호선(D)에 출력되는 것을 방지하기 위해 설치되어 있다.
또한, 본 실시형태에서는 상기 출력이네이블신호(ENB)로서 클록(CL 1)의 반전신호를 사용하고 있지만 클록(CL 2)을 카운트등하여 내부에서 생성하는 것도 가능하다.
또한, 표 1에서 알수 있듯이 출력이네이블신호(ENB)가 H 레벨시에는 극성반전신호(M)의 H레벨 혹은 L레벨에 따라서 각 낸드회로(NAND 1, NAND 2)가 H레벨 혹은 L레벨, 각 노어회로(NOR 1)가 H레벨 혹은 L 레벨이 된다.
상기에 의해 PMOS트랜지스터(PM 1)및 NMOS 및 트랜지스터(NM 1)가 오프 혹은 온, PMOS 트랜지스터(PM 2) 및 NMOS 트랜지스터(NM 2)가 온 혹은 오프가 되고 고전압용 앰프회로(271) 의 출력은 드레인신호선 (Yn + 3)에 저전압용 앰프회로(272)의 출력은 드레인신호선(Yn) 혹은 고전압용 앰프회로(271)의 출력은 드레인신호선(Yn)으로 저전압용 앰프회로(272)의 출력은 드레인신호선 (Yn + 3)으로 출력된다.
<본 실시형태의 액정표시모듈의 특징적 구성>
도 13은 본 실시형태의 드레인드라이버(130)를 구성하는 반도체 칩(IC)의 내부회로의 레이아웃을 나타내는 도이다.
동도에 나타나는 바와같이 본 실시형태는 시프트레지스터회로(153) 데이터래치부(262) 데이터회로(157) 및 버퍼회로(158)로 이루어지는 출력회로 블록을 출력단자수분 반도체 칩(IC)의 단변방향으로 2단으로 겹쳐서 배치하는 것을 특징으로 한다.
그리고 도 13에 나타나는 바와 같이 반도체 칩(IC)의 단변방향의 중앙부에 출력단자(뱀프전극)영역(a)(20)을 설치하고 상기 2단으로 겹쳐서 배치된 출력회로블록은 상기 출력단자영역(a)(20)으로부터 버퍼회로(158) 디코더회로(157) 데이터래치부(262) 및 시프트레지스터회로(153)의 순서로 설치된다.
또한, 반도체 칩(IC)의 장변방향의 중앙부에는 입력회로 ·배선영역(23)이 설치되고 표시데이터 클록등을 2단으로 겹쳐서 배치된 출력회로 블록에 공급하도록 하고 있다.
이와 같이 본 실시형태에서는 동일형상이 출력단자부분을 근접한 영역(출력단자영역(a))에 배치하는 것으로 불필요한 스페이스를 삭감할 수 있고 출력단자부분의 면적을 축소하는 것이 가능 하다. 또한 22는 입력단자영역이다.
본 실시형태에서는 출력회로 블록을 2단으로 겹쳐서 배치한 관계상 시프트레지스터회로(153)를 각단계별로 배치하고 있다.
이로 인하여 도 6, 도 7에 나타나는 드레인드라이버(130)에 비하여 본 실시형태의 드레인드라이버(130)에서는 시프트레지스터 회로 형성영역이 증가한다.
그런데 시프트레지스터회로(153)는 저내전압의 프로세스로 제조할 수 있는저전압회로이고 또한 회로규모가 작아 2배가 되어도 면적의 증가는 무시할 수 있는 정도이다.
상기와 같이 본 실시형태에서는 드레인드라이버(130)를 구성하는 반도체 칩(IC)의 대부분을 차지하는 계조전압 출력회로부분을 2분할하도록 한 것으로 반도체 칩(IC)의 칩의 장변방향(횡방향)의 길이를 도 26에 나타나는 계조전압출력회로를 칩의 장변방향에 일렬로 배치하는 구성에 비하여 절반(1/2배)으로 하는 것이 가능하다.
단 본 실시형태에서는 반도체 칩(IC)의 칩의 단변방향의 길이는 도 26에 나타나는 계조전압출력회로를 칩의 장변방향으로 일렬로 배치하는 구성에 비하여 대략 2배가 된다.
즉 본 실시형태에서는 드레인드라이버(130)를 구성하는 반도체칩(IC)은 그 외형형상이 가늘고 긴 판형이 아니라 보다 정방형에 가까운 것이 된다.
따라서 본 실시형태에서는 한매의 웨이퍼에서 취득할 수 있는 칩수를 종래의 가늘고 긴 판형의 것에 비하여 증가시키는 것이 가능하고 또한 한매의 반도체 웨이퍼면에 이른바 스텝 앤드 리피트의 노광에 의해 반도체 칩(IC)을 형성할 때 저가의 장치를 사용할 수 있으므로 반도체 칩(IC)의 단가를 저감하는 것이 가능하다.
또한, 본 실시형태에 있어서 출력단자(BUMP 1)의 배치는 반도체 칩(IC)사이즈와 출력단자수와 출력단자간의 거리에 의해 결정되고 반도체 칩(IC)사이즈가 큰 경우 버퍼회로(158)에 무엇보다도 가깝고 도 13안의 출력단자영역(a)(20)에 배치하지만 반도체 칩(IC)의 면적이 더욱 작아진다.
반도체 칩(IC)사이즈가 작은 경우는 출력단자영역(b)(21)을 사용하도록 하면 좋다.
또한, 본 실시형태에서는 출력단자(BUMP 1)가 반도체 칩(IC)의 중앙부근에 배치되는 것으로 칩 온 필름방식으로 반도체 칩(IC)을 필름기판상에 실장한 경우에는 반도체 칩(IC)의 출력단자(BUMP 1)와 액정표시판넬(10)의 드레인선(D)을 접속하기위한 필름기판상의 배선층(COFA)은 일부 반도체칩(IC)과 오버랩한다.
그로 인하여 본 실시형태에서는 필름기판상의 배선층(COFA)을 도 14에 나타나는 바와 같은 레이아웃하는 것으로 도13에 나타나는 바와 같이 필름기판(310)의 배선층(COFA)과 반도체 칩(IC)의 출력단자(BUMP 1)가 접촉하는 경우 없이 반도체 칩(IC)의 출력단자(BUMP 1)와 액정표시판넬(10)의 드레인선(D)을 전기적으로 접속하는 것이 가능 하다.
또한, 반도체 칩의 중앙부에 단자영역을 설치하는 것은 반도체메모리등에서 알려져 있지만 상기 반도체 메모리에서 단자영역을 중앙부에 설치하는 이유는 주로 칩내의 배선지연을 감소하는 목적이고 본 원 발명과 같이 반도체 칩의 코스트를 저감하는 것은 아니다.
[실시형태 2]
도 15는 본 발명의 실시형태 2의 드레인드라이버(130)를 구성하는 반도체 칩(IC)의 내부회로의 레이아웃을 나타내는 도이다.
본 실시형태에서는 상기 기술의 실시형태(1)에서 설명한 2단으로 겹쳐서 배치한 출력회로 블록의 각각을 정극성의 계조전압을 출력하는 출력회로블록과 부극성의 계조전압을 생성하는 출력회로블록으로 분리하도록 한 것이다.
즉 디코더회로(157)가 고전압용디코더회로(251)에서 앰프회로(264)가 고전압용 앰프회로(271)로 이루어지는 출력회로블록(도 16에서는 상측의 출력회로 블록에 상당하고 도안의 HV로 표현하고 있다.)과 디코더회로(157)가 저전압용 디코더회로(252)에서 앰프회로(264)가 저전압용 앰프회로(272)에서 이루어지는 출력회로블록(도 16에서는 하측의 출력회로블록에 상당하고 도안의 LV로 표현하고 있다.) 으로 분리한 것이다.
또한, 시프트레지스터(153)는 클록제어회로내의 시프트클록생성회로(254)에서 생성된 시프트클록에 의해 동작하고 도 15안에 시프트레지스터회로(153)의 시프트방향을 점선의 지시선으로 나타내고 있다.
도 15에 있어서 디코더회로부분에 수기해 있는 숫자는 출력단자(BUMP 1)에 대응하고 있고 상기 도 15의 숫자는 극성반전신호(M)의 레벨(H레벨 혹은 L레벨)에 따라서 예를들면 No. 1이 No. 2로 No. 2가 No. 1로 교체된다.
상기로 인하여 본 실시형태에서는 시프트레지스터회로(153)는 3출력단자(BUMP 1)별로 1회 데이터변환용 신호를 출력할 필요가 있다.
또한, 상기 기술의 실시형태에서는 시프트레지스터회로(153)는 6출력단자(BUMP 1)별로 1회 데이터변환용신호를 출력한다.
본 실시형태에서는 64계조 ×2 =128개의 전압버스라인을 갖는 디코더회로(157)와 6비트 ×6 = 36개의 표시데이터 버스를 갖는 데이터래치부(262)에 있어서 회로면적의 축소를 도모하는 것이 가능하다.
도 16은 반도체 칩(IC)내의 종래의 디코더회로(157)의 구조를 나타내는 모식도이다.
도 16에 나타나는 바와 같이 종래 디코더회로(157)는 저전압측의 64계조전압의 전압버스라인과 고전압측의 64계조의 전압버스라인의 계 128개의 알루미늄배선(이하, AL배선으로 명기.)(150)하에 스위치소자가 배치된다.
상기에서 예를들면 고전압측(도안에서 고(高)로 명기)에 주목하면 128개의 전압버스라인 가운데 사용하는 것은 고전압측 64계조분의 64개뿐이기 때문에 나머지 저전압측의 64개분의 스페이스는 스위치소자의 크기를 제약하지 않으면 불필요한 영역이 된다.
저전압측에 주목하여도 동일하고 이때의 면적을(a ×b)로 한다.
도 17은 반도체 칩(IC)내의 본 실시형태의 디코더회로(157)의 구조를 나타내는 모식도이다.
도 17에 나타나는 바와 같이 고전압측 64계조의 배선하에 고전압용 디코더(271)의 스위치소자가 저전압측 64계조의 배선하에 저전압용 디코더(272)의 스위치소자가 배치된다.
그로 인하여 본 실시형태에서는 도 17에 나타나는 종래의 디코더회로(157)과 같이 불필요한 영역은 존재하지 않는다.
또한, 현상태의 제조프로세스에 있어서는 AL배선(150)이 면적에 대해서는 지배적인 경우가 많고 스위치소자는 AL배선(150)하에 배치하는 것이 충분하다.
이 때의 면적은 (a ×b)/2로 도 17에 나타나는 종래의 디코더회로(157)의 절반이(1/2) 된다.
상기와 같이 본 실시형태에서는 기능이 동일한 것과 관계없이 회로면적을 반감할 수 있다.
데이터래치부(262)에 있어서도 전체의 동일한 이유에 의해 회로면적을 반감하는 것이 가능하고 그로 인하여 드레인드라이버 전체의 면적을 대폭으로 삭감하는 것이 가능하다.
[실시형태 3]
도 18은 본 발명의 실시형태 3의 드레인드라이버(130)를 구성하는 반도체 칩(IC)의 내부회로의 레이아웃을 나타내는 도이다.
본 실시형태에서는 상기 기술의 실시형태 1에서 설명한 출력회로블록을 4단으로 겹쳐서 배치한 것이다.
본 실시형태에서도 동일형상의 출력단자(BUMP 1)를 근접한 영역으로 배치하는 것으로 불필요한 스페이스를 삭감할 수 있고 출력단자영역(20)의 면적을 축소할 수 있다.
단 본 실시형태에서는 상기 기술의 실시형태 1의 2단 구성시에 대해서 디코더회로(157) 및 데이터래치부(262)분만큼의 면적이 증가하지만 장변방향(횡방향)의 길이를 보다 단축할 수 있다.
상기로 인하여 출력단자수의 증대에 따라서 웨이퍼에 스텝 앤드 리피트의 노광에 의해 반도체 칩(IC)을 형성할 때 상기 노광범위내에 저장하는 것이 가능 한다.
또한, 본 실시형태에서는 출력단자(BUMP 1)가 반도체 칩(IC)의 중앙부근에 2단으로 배치되므로 칩 온 필름방식에서 반도체 칩(IC)을 필름기판상에 실장한 경우에는 반도체 칩(IC)의 출력단자(BUMP 1)와 액정표시판넬(10)의 드레인선(D)을 접속하기 위하여 필름기판상의 배선층(COFA)은 일부 반도체 칩(IC)과 오버랩한다.
상기로 인하여 본 실시형태에서는 필름기판상의 배선층(COFA)을 도 19에 나타나는 바와 같은 레이아웃으로 하는 것으로 도 18에 나타나는 바와 같이 필름기판(310)의 배선층(COFA)과 반도체 칩(IC)의 단자(BUMP 1)가 접촉하는 경우 없이 반도체 칩(IC)의 출력단자(BUMP 1)와 액정표시판넬(10)의 드레인선(D)을 전기적으로 접속하는 것이 가능하다.
[실시형태 4]
도 20은 본 발명의 실시형태(4)의 드레인드라이버(130)를 구성하는 반도체 칩(IC)의 출력단자(BUMP 1)의 배치를 설명하기 위한 도이다.
동도에 나타나는 바와 같이 본 실시형태에서는 출력단자(BUMP 1)는 2열로 형성되고 이들 출력단자(BUMP 1)는 필름기판(310)에 형성된 배선층(COFA)에 의해 액정표시판넬(10)의 드레인선(D)과 전기적으로 접속된다.
상기 경우에 출력단자(BUMP 1)를 복수열로 형성하면 필름기판(310)에 형성된 배선층(COFA)의 간격이 좁아지므로 필름기판(310)의 배선층(COFA)과 근접하는 출력단자(BUMP 1)의 간격이 작아지고 단락불량이 발생하는 확립이 높아지는 불합리가 발생한다.
상기에서 본 실시형태에서는 필름기판(310)의 배선층(COFA)의 인출방향에 가까운 열의 단자(BUMP 1)만큼(즉, 도 20안의 제 1 열째의 단자(BUMP 1)에 대해서 제 2열째의 단자(BUMP 1)만큼), 출력단자(BUMP 1)의 열방향의 길이를 짧게하고 상기에 의해 필름기판(310)의 배선층(COFA)과 근접하는 출력단자(BUMP 1)와의 간격(도 20의 La)을 길게하여 단락불량발생을 회피하도록 하고 있다.
또한, 출력단자(BUMP 1)의 간격(피치)이 작아지는 것에 따라서 프로브검사를 실행하는 경우 프로브와 출력단자(BUMP 1)의 이동에 의한 불합리가 발생한다.
상기에서 본 실시형태에서는 n(n>1)단에 배치된 출력단자(BUMP 1)에 n핀 별로 프로브를 실시하는 경우 필름기판(310)에 형성된 배선층(COFA)의 인출방향에서 원거리에 배치된 출력단자(BUMP 1)( 도 15의 제 1 열째의 출력단자(BUMP 1))의 열방향의 길이를 길게하여 상기 열로 프로브검사를 실행하는 것에 의해 프로브와 출력단자(BUMP 1)의 이동에 의한 프로브검사시의 불합리를 회피하도록 하고 있다.
상기와 같이 본 실시형태에서는 필름기판(310)에 형성된 배선층(COFA)의 인출방향에 가까운 열의 출력단자(도 20안의 제 1열째의 출력단자(BUMP 1)) 만큼 열방향의 길이를 짧게하는 것에 의해 출력단자(BUMP 1)와 필름기판(310)에 형성된 배선층(COFA)와의 단락불량을 회피할 수 있고 또한 프로브시험시의 프로브와 출력단자(BUMP 1)의 이동에 의한 접속시 불합리를 회피할 수 있다.
[실시형태 5]
도 21은 본 발명의 실시형태 5의 드레인드라이버(130)를 구성하는 반도체 칩(IC)의 단자(BUMP)의 일부와 필름기판(310)에 형성된 배선층(COFB)의 일부를 설명하기 위한 도이다.
도 21에 나타나는 배선층(COFB)는 필름기판(310)에 실장되는 반도체 칩(IC)의 단자(BUMP)동사를 접속하는 것이다.
액정표시장치의 고정밀 미세화 고성능화 및 화면사이즈의 확대가 진전하는 것에 따라서 드레인드라이버(130)의 고성능화가 요구되면 드레인드라이버(130)를 구성하는 반도체 칩(IC)내의 전원배선층, 클록배선층등에 있어서 부하인피던스의 영향에 의한 출력지연이 문제가 된다.
상기에서 본 실시형태와 같이 반도체 칩(IC)의 메탈배선을 저 인피던스인 필름기판(310)의 배선층(COFB)에서 보강 또는 교체하는 것에 의해 드레인드라이버(130)의 구동능력을 향상시키는 것이 가능해진다.
또한, 도 22와 같이 복수의 단자(BUMP)를 동일 배선으로 접속하고 또한 상기 배선층(COFB)을 필름기판(310)의 외주변에 형성된 배선층의 입력단자에 접속하는 것도 가능하다.
혹은 도 23에 나타나는 바와 같이 반도체 칩(IC)의 외주변에 교체되지 않는 단자(BUMP)를 내측으로 설치하고 상기 내측에 설치된 단자(BUMP)에 필름기판(310)의 배선층(COFB)을 접속하는 것에 의해 상기 내측으로 설치된 단자(BUMP)에 전압을 공급하는 것이 가능 하다.
또한 상기 각 실시형태에서는 종형 전계방식의 액정표시판에에 본 발명을 적용한 실시형태에 대해서 설명하였지만 상기에 한정되지 않고 본 발명은 횡형 전계방식의 액정표시판넬에도 적용이 가능하다.
또한 상기 각 실시형태에서는 구동방법으로서 도트반전방식이 적용되는 실시형태에 대해서 설명하였지만 상기에 한정되지 않고 본 발명은 1라인별, 혹은 1프레임별로 화소전극(ITO 1) 및 커먼전극(ITO 2)에 인가하는 구동전압을 반전하는 커먼반전법에도 적용이 가능하다.
또한, 본 발명은 단순매트릭스형 액정표시장치에도 적용하는 것이 가능하다.
이상 본 발명자에 의해 이루어진 발명을 상기 실시형태에 의거하여 구체적으로 설명하였지만, 본 발명은 상기 실시형태에 한정되는 것은 아니고 상기 요지를 일탈하지않는 범위에 있어서 다양한 변경이 가능한 것은 물론이다.
본원에 있어서, 개시되는 발명 가운데 대표적인 것에 의해 구해지는 효과를 간단하게 설명하면 하기와 같다.
(1) 본 발명에 의하면 액정표시장치의 코스트를 저감하는 것이 가능해진다.
(2) 본 발명에 의하면 액정표시장치의 검사가 간단화하는 것이 가능해진다.
(3) 본 발명에 의하면 반도체집적회로장치 내부의 배선층에 의한 전압하강을 방지하는 것이 가능해진다.

Claims (19)

  1. 복수의 화소와 상기 복수의 화소에 표시데이터에 대응하는 계조전압을 인가하는 복수의 영상신호선을 가지는 액정표시소자와,
    상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선구동수단을 구비하는 액정표시장치로서,
    상기 영상선구동수단은 반도체집적회로장치를 구비하고,
    상기 반도체집적회로장치는 상기 반도체집적회로장치의 장변방향으로 설치되는 제 1의 출력단자부와,
    상기 제 1 출력단자부의 상기 반도체집적회로장치의 단변방향의 양측에 설치되고 상기 각 영상신호선에 공급하는 계조전압을 생성하는 한쌍의 출력회로부를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 상기 제 1 출력단자부 및 상기 출력회로부 이외의 영역에서 적어도 상기 반도체집적회로장치의 2개의 단변 주변부에 따라서 설치되는 제 2 출력단자부를 구비하는 것을 특징으로 하는 액정표시장치.
  3. 복수의 화소와,
    상기 복수의 화소에 표시데이터에 대응하는 계조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와,
    상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선 구동수단을 구비하는 액정표시장치에 있어서,
    상기 영상선구동수단은 복수의 반도체집적회로장치를 구비하고,
    상기 반도체집적회로장치의 장변방향으로 설치되는 제1 출력단자부와,
    상기 반도체집적회로장치의 단변방향으로 설치되는 제2 출력단자부와,
    상기 제1 출력단자부와 상기 제2 출력단자부와를 매개로 해서 상기 각 영상신호선에 공급하는 계조전압을 생성하고 상기 반도체집적회로장치의 단변방향에 설치된 한쌍의 출력회로부를 구비하는 것을 특징으로 하는 액정표시장치.
  4. 복수의 화소와 상기 복수의 화소에 표시데이터에 대응하는 계조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와,
    상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선 구동수단을 구비하는 액정표시장치에 있어서,
    상기 영상선구동수단은 복수의 반도체집적회로장치를 구비하고,
    상기 각 반도체집적회로장치는 상기 반도체집적회로장치의 단변방향에 설치되는 입력회로부와,
    상기 입력회로부의 상기 반도체집적회로장치의 장변방향의 양측에 상기 반도체집적회로장치의 장변방향으로 설치되는 제 1 출력단자부와,
    상기 제 1 출력단자부의 상기 반도체집적회로장치의 단변방향의 양측에 설치되고 상기 각 영상신호선에 공급하는 계조전압을 생성하는 한쌍의 출력회로부를 구비하는 것을 특징으로 하는 액정표시장치.
  5. 청구항 4에 있어서,
    상기 제 1 출력단자부 및 상기 출력회로부 이외의 영역에서 적어도 상기 반도체집적회로장치의 2개의 단변의 주변부를 따라서 설치되는 제 2 출력단자부를 구비하는 것을 특징으로 하는 액정표시장치.
  6. 청구항 4에 있어서,
    상기 출력회로부는 버퍼회로와 디코더회로와 데이터래치부와 시프트레지스터회로를 구비하고,
    상기 버퍼회로 디코더회로 데이터래치부 및 시프트레지스터회로는 상기 제 1 출력단자부로부터 상기 반도체집적회로의 단변방향으로 상기 버퍼회로 디코더회로 데이터래치부 시프트레지스터회로의 순서로 배치되는 것을 특징으로 하는 액정표시장치.
  7. 청구항 4에 있어서,
    상기 한쌍의 출력회로부는 정극성의 계조전압을 생성하는 정극성출력회로부와 부극성의 계조전압을 생성하는 부극성 출력회로부가 상호 설치되는 것을 특징으로 하는 액정표시장치.
  8. 청구항 7에 있어서,
    상기 정극성출력회로부 및 부극성출력회로부는 버퍼회로와 디코더회로와 데이터래치부와 시프트레지스터회로를 구비하고,
    상기 버퍼회로 디코더회로, 데이터래치부 및 시프트레지스터회로는 상기 제 1 출력단자부로부터 상기 반도체집적회로의 단변방향으로 상기 버퍼회로 디코더회로 데이터래치부 시프트레지스터회로의 순서로 배치되는 것을 특징으로 하는 액정표시장치.
  9. 청구항 4에 있어서,
    상기 한쌍의 출력회로부의 한쪽 출력회로부에는 정극성의 계조전압을 생성하는 정극성출력회로부가 설치되고,
    상기 한쌍의 출력회로부의 다른쪽 출력회로부에는 부극성의 계조전압을 생성하는 부극성출력회로부가 설치되는 것을 특징으로 하는 액정표시장치.
  10. 청구항 9에 있어서,
    상기 정극성출력회로부 및 부극성출력회로부는 버퍼회로와, 디코더회로와, 데이터래치부와 시프트레지스터회로를 구비하고,
    상기 버퍼회로, 디코더회로, 데이터래치부와 시프트레지스터회로는 상기 제 1 출력단자부로부터 상기 반도체집적회로의 단변방향으로 상기 버퍼회로 디코더회로 데이터래치부, 시프트레지스터회로의 순서로 배치되는 것을 특징으로 하는 액 정표시장치.
  11. 복수의 화소와 상기 복수의 화소에 표시데이터에 대응하는 계조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와,
    상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선 구동수단을 구비하는 액정표시장치에 있어서,
    상기 영상선구동수단은 복수의 반도체집적회로장치를 구비하고,
    상기 각 반도체집적회로장치는 상기 반도체집적회로장치의 단변방향으로 설치되는 입력회로부와,
    상기 입력회로부의 상기 반도체집적회로장치의 장변방향의 양측에 상기 반도체집적회로장치의 장변방향으로 설치되는 복수의 출력단자부와,
    상기 각 출력단자부별로 상기 각 출력단자부의 상기 반도체집적회로장치의 단변방향의 양측에 설치되고 상기 각 영상신호선에 공급하는 계조전압을 생성하는 한쌍의 출력회로부를 구비하는 것을 특징으로 하는 액정표시장치.
  12. 복수의 화소와 상기 복수의 화소에 표시데이터에 대응하는 계조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와,
    상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선 구동수단을 구비하는 액정표시장치에 있어서,
    상기 영상선구동수단은 복수의 배선층이 형성되는 필름기판과,
    상기 필름기판상에 탑재되는 반도체집적회로장치를 구비하고,
    상기 반도체집적회로장치는 상기 반도체집적회로장치의 주변부이외의 영역에 상기 반도체집적회로장치의 장변방향으로 설치되는 복수의 범프전극을 구비하고,
    상기 필름기판의 배선층의 일부는 일단이 상기 반도체집적회로장치의 각 범프전극과 접속되고 상기 일단에서 상기 필름기판의 주변부까지 연장하여 설치되고 또한 상기 일단을 포함하는 부분이 상기 반도체집적회로장치에 의해 덮혀지는 것을 특징으로 하는 액정표시장치.
  13. 청구항 12에 있어서,
    상기 복수의 범프전극은 상기 반도체집적회로장치의 장변방향에 복수열로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  14. 청구항 13에 있어서,
    상기 복수열의 일부열의 범프전극은 상기 반도체집적회로장치의 장변방향의 길이가 해당열보다 상기 필름기판의 배선층이 연장되는 방향에 있는 열의 범프전극의 상기 반도체집적회로장치의 장변방향의 길이보다 길게 되어 있는 것을 특징으로 하는 액정표시장치.
  15. 한쌍의 기판과 상기 한쌍의 기판간에 끼워지는 액정을 구비하는 액정표시소자에서 복수의 화소와 상기 액정층의 복수의 화소에 표시데이터에 대응하는 계조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와,
    상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선구동수단을 구비하는 액정표시장치에 있어서,
    상기 영상선구동수단은 상기 한쌍의 기판의 한쪽기판에 탑재되는 반도체집적회로장치를 구비하고,
    상기 반도체집적회로장치는 상기 반도체집적회로장치의 주변부이외의 영역에 상기 반도체집적회로장치의 장변방향으로 설치되는 복수의 범프전극을 구비하고,
    상기 한쪽의 기판에 형성되는 영상신호선의 일부는 단자부가 상기 반도체집적회로장치의 각 범프전극과 접속되고 상기 단자부를 포함하는 영역이 상기 반도체집적회로장치에 의해 덮혀지는 것을 특징으로 하는 액정표시장치.
  16. 청구항 15에 있어서,
    상기 복수의 범프전극은 상기 반도체집적회로장치의 장변방향으로 복수열로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  17. 청구항 16에 있어서,
    상기 복수열의 일부열의 범프전극은 상기 반도체집적회로장치의 장변방향의 길이가 해당열보다 상기 한쪽의 영상신호선이 연장되는 방향에 있는 열의 범프전극의 상기 반도체집적회로장치의 장변방향의 길이보다 길게되어 있는 것을 특징으로하는 액정표시장치.
  18. 복수의 화소와 상기 복수의 화소에 표시데이터에 대응하는 계조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와,
    상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선구동수단을 구비하는 액정표시장치에 있어서,
    상기 영상선구동수단은 복수의 배선층이 형성되는 필름 기판과,
    상기 필름기판상에 탑재되는 반도체집적회로장치를 구비하고,
    상기 반도체집적회로장치는 복수의 범프전극을 구비하고,
    상기 복수의 범프전극의 일부는 상기 필름기판에 설치된 배선층에 의해 상호 전기적으로 접속되어 있는 것을 특징으로 하는 액정표시장치.
  19. 복수의 화소와 상기 복수의 화소에 표시데이터에 대응하는 계조전압을 인가하는 복수의 영상신호선을 구비하는 액정표시소자와,
    상기 각 영상신호선에 표시데이터에 대응하는 계조전압을 공급하는 영상신호선구동수단을 구비하는 액정표시장치에 있어서,
    상기 영상선구동수단은 복수의 배선층이 형성되는 필름 기판과,
    상기 필름기판상에 탑재되는 반도체집적회로장치를 구비하고,
    상기 반도체집적회로장치는 복수의 범프전극을 구비하고,
    상기 복수의 범프전극의 일부는 상기 필름기판에 설치되는 배선층에 의해 상호 전기적으로 접속되고,
    상기 범프전극동사를 접속하는 배선층에는 외부에서 입력신호가 인가되는 것을 특징으로 하는 액정표시장치.
KR10-2001-0044613A 2000-07-25 2001-07-24 액정표시장치 KR100437947B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00223942 2000-07-25
JP2000223942A JP3892650B2 (ja) 2000-07-25 2000-07-25 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20020014685A KR20020014685A (ko) 2002-02-25
KR100437947B1 true KR100437947B1 (ko) 2004-07-01

Family

ID=18717976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0044613A KR100437947B1 (ko) 2000-07-25 2001-07-24 액정표시장치

Country Status (4)

Country Link
US (6) US6853416B2 (ko)
JP (1) JP3892650B2 (ko)
KR (1) KR100437947B1 (ko)
TW (1) TW518529B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767158B1 (ko) 2005-09-09 2007-10-15 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723478B2 (en) * 2000-12-08 2004-04-20 Hitachi, Ltd. Color filter and liquid crystal display provided therewith
JP3926651B2 (ja) * 2002-01-21 2007-06-06 シャープ株式会社 表示駆動装置およびそれを用いた表示装置
JP2003347926A (ja) * 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
JP3938367B2 (ja) * 2002-09-03 2007-06-27 シャープ株式会社 電子モジュールおよびそれに用いる駆動回路基板
JP4448910B2 (ja) * 2003-06-05 2010-04-14 株式会社ルネサステクノロジ 液晶駆動方法、液晶表示システム及び液晶駆動制御装置
TWI258723B (en) * 2003-10-07 2006-07-21 Samsung Electronics Co Ltd High slew-rate amplifier circuit for TFT-LCD system
KR20050071957A (ko) * 2004-01-05 2005-07-08 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR100531417B1 (ko) 2004-03-11 2005-11-28 엘지.필립스 엘시디 주식회사 액정패널의 구동장치 및 그 구동방법
KR100688498B1 (ko) * 2004-07-01 2007-03-02 삼성전자주식회사 게이트 드라이버가 내장된 액정 패널 및 이의 구동 방법
KR20060010223A (ko) * 2004-07-27 2006-02-02 삼성전자주식회사 어레이 기판과, 이를 갖는 표시 장치와, 이의 구동 장치및 구동 방법
US20060066549A1 (en) * 2004-09-24 2006-03-30 Sony Corporation Flat display apparatus and driving method for flat display apparatus
US20060087620A1 (en) * 2004-10-27 2006-04-27 Ta-Shuang Kuan Color management method of a spatial light modulator
KR101066404B1 (ko) * 2005-01-06 2011-09-21 삼성전자주식회사 표시 패널과 이를 갖는 표시 장치
KR20070024342A (ko) * 2005-08-25 2007-03-02 엘지.필립스 엘시디 주식회사 데이터전압 생성회로 및 생성방법
US20070090385A1 (en) * 2005-10-21 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI341420B (en) * 2005-10-26 2011-05-01 Epistar Corp Flat light emitting apparatus
TWI285767B (en) * 2005-11-14 2007-08-21 Au Optronics Corp Repair line framework of liquid crystal device
KR100763847B1 (ko) * 2005-12-20 2007-10-05 삼성전자주식회사 더블 칼럼 구조를 가지는 액정표시 장치의 구동 집적회로
KR20070111610A (ko) 2006-05-18 2007-11-22 엘지.필립스 엘시디 주식회사 액정 표시 장치
KR100996536B1 (ko) * 2006-06-23 2010-11-24 엘지디스플레이 주식회사 액정표시장치의 광센서 회로 및 이를 이용한 백라이트제어장치
KR101308589B1 (ko) * 2006-11-09 2013-09-13 삼성디스플레이 주식회사 표시패널 및 이의 제조 방법
JP2008180936A (ja) * 2007-01-25 2008-08-07 Nitto Denko Corp 色純度向上シート、光学装置、画像表示装置および液晶表示装置
CN100504543C (zh) * 2007-03-06 2009-06-24 孙润光 显示装置以及含有该显示装置的手机、计算机和电视机
JP4277055B2 (ja) 2007-05-29 2009-06-10 シャープ株式会社 駆動回路、表示装置、およびテレビジョンシステム
US20100188368A1 (en) * 2007-07-02 2010-07-29 Koninklijke Philips Electronics N.V. Display apparatus
TWI378435B (en) * 2007-09-11 2012-12-01 Au Optronics Corp Liquid crystal display device
JP5074916B2 (ja) * 2007-12-25 2012-11-14 ルネサスエレクトロニクス株式会社 複数の出力を備えた信号線駆動装置
JP5015037B2 (ja) * 2008-02-28 2012-08-29 シャープ株式会社 駆動回路および該駆動回路を備えた表示装置
JP5015038B2 (ja) * 2008-02-28 2012-08-29 シャープ株式会社 駆動回路および該駆動回路を備えた表示装置
JP5015041B2 (ja) * 2008-03-04 2012-08-29 シャープ株式会社 駆動回路および駆動回路を備えた表示装置
CN101960511B (zh) 2008-02-28 2013-06-26 夏普株式会社 驱动电路以及显示装置
KR20100028857A (ko) * 2008-09-05 2010-03-15 삼성전자주식회사 데이터 라인 드라이버, 디스플레이 장치, 및 데이터 처리 시스템
US8552957B2 (en) * 2009-02-02 2013-10-08 Apple Inc. Liquid crystal display reordered inversion
US20100283768A1 (en) * 2009-05-08 2010-11-11 Himax Technologies Limited Output Buffer Adapted to a Source Driver and Source Driver
JP5307240B2 (ja) * 2009-06-10 2013-10-02 シャープ株式会社 表示用駆動回路およびそれを備える基板モジュール
KR101253565B1 (ko) * 2009-09-22 2013-04-11 삼성전자주식회사 디스플레이 장치
WO2011039844A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 表示装置
JP5148751B2 (ja) * 2009-10-22 2013-02-20 パナソニック株式会社 表示パネル駆動用の半導体集積回路、表示パネルの駆動モジュールおよび表示装置
JP5448788B2 (ja) * 2009-12-22 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
KR20110085058A (ko) * 2010-01-19 2011-07-27 삼성전자주식회사 데이터 라인 드라이버와 이를 포함하는 장치들
KR101155923B1 (ko) * 2010-07-23 2012-06-20 삼성에스디아이 주식회사 광 주사형 터치 패널
JP2012103501A (ja) * 2010-11-10 2012-05-31 Rohm Co Ltd 液晶表示パネル、液晶駆動装置、液晶表示装置
WO2012161022A1 (ja) * 2011-05-20 2012-11-29 シャープ株式会社 表示装置、液晶表示装置、および駆動方法
US8698980B2 (en) * 2011-11-14 2014-04-15 Planck Co., Ltd. Color regulating device for illumination and apparatus using the same, and method of regulating color
US8755010B2 (en) * 2011-11-17 2014-06-17 Apple Inc. Displays with multilayer masks and color filters
CN102831868A (zh) * 2012-08-22 2012-12-19 北京京东方光电科技有限公司 液晶显示屏组、液晶显示屏和液晶显示装置
TWI496130B (zh) * 2013-03-13 2015-08-11 Au Optronics Corp 顯示器及其中之信號傳送方法
TWI507775B (zh) * 2013-10-24 2015-11-11 Chunghwa Picture Tubes Ltd 透明顯示裝置
KR20150068156A (ko) * 2013-12-11 2015-06-19 삼성디스플레이 주식회사 액정 표시 장치
CN103995632B (zh) * 2014-04-29 2017-03-15 京东方科技集团股份有限公司 一种触摸屏和触摸显示装置
US9645436B2 (en) * 2014-06-17 2017-05-09 Apple Inc. Color filter structures for electronic devices with color displays
KR20160056386A (ko) * 2014-11-10 2016-05-20 삼성디스플레이 주식회사 표시 장치
JP2017111396A (ja) * 2015-12-18 2017-06-22 株式会社ジャパンディスプレイ 表示装置
US9984624B2 (en) 2015-12-28 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver IC, and electronic device
DE112018001207T5 (de) 2017-03-07 2019-11-21 Semiconductor Energy Laboratory Co., Ltd. IC, Treiber-IC, Anzeigesystem und Elektronisches Gerät
TWM602715U (zh) * 2019-05-03 2020-10-11 神盾股份有限公司 顯示面板驅動裝置
US20220199652A1 (en) * 2020-06-12 2022-06-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6470727A (en) * 1987-09-10 1989-03-16 Seiko Epson Corp Liquid crystal panel structure
KR19980048656A (ko) * 1996-12-18 1998-09-15 구자홍 돌기가 형성된 범프 및 그 제조방법

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1447675A (en) * 1973-11-23 1976-08-25 Mullard Ltd Semiconductor devices
JPS54133878A (en) 1978-04-07 1979-10-17 Nec Corp Semiconductor device
EP0320011B1 (en) * 1987-12-10 1996-06-05 Canon Kabushiki Kaisha Image display apparatus
KR920702779A (ko) * 1990-04-24 1992-10-06 아이지와 스스무 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치
TW232065B (ko) * 1992-04-16 1994-10-11 Sharp Kk
KR100370698B1 (ko) * 1992-09-08 2003-03-31 세이코 엡슨 가부시키가이샤 액정표시장치
JP3321925B2 (ja) 1992-09-08 2002-09-09 セイコーエプソン株式会社 液晶表示装置、半導体チップの実装構造、電子光学装置および電子印字装置
TW340192B (en) * 1993-12-07 1998-09-11 Sharp Kk A display board having wiring with three-layered structure and a display device including the display board
JPH07221182A (ja) 1994-02-01 1995-08-18 Matsushita Electron Corp 半導体装置
JP3715996B2 (ja) * 1994-07-29 2005-11-16 株式会社日立製作所 液晶表示装置
JPH08201841A (ja) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 表示装置及びその検査方法
JP3556315B2 (ja) 1995-03-20 2004-08-18 株式会社東芝 表示装置及び半導体素子
JPH08330474A (ja) 1995-03-31 1996-12-13 Toshiba Corp 半導体用パッケージ
US5714801A (en) 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
US6900855B1 (en) * 1995-10-12 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device having resin black matrix over counter substrate
JPH09244051A (ja) 1996-03-05 1997-09-19 Hitachi Ltd 液晶駆動装置および液晶表示装置
JP3417514B2 (ja) 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
US6016178A (en) * 1996-09-13 2000-01-18 Sony Corporation Reflective guest-host liquid-crystal display device
US6323930B1 (en) * 1996-09-20 2001-11-27 Hitachi, Ltd. Liquid crystal display device, production method thereof and mobile telephone
JP3405657B2 (ja) * 1996-11-29 2003-05-12 シャープ株式会社 テープキャリアパッケージ及びそれを使った表示装置
JP3224352B2 (ja) 1997-02-21 2001-10-29 出光興産株式会社 多色発光装置
JP3328157B2 (ja) * 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
KR100368038B1 (ko) 1997-03-31 2004-02-11 이즈미덴키 가부시키가이샤 표시장치및조명장치
US6517213B1 (en) 1997-03-31 2003-02-11 Idec Izumi Corporation Indicator device and illumination device
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JPH1185092A (ja) 1997-09-01 1999-03-30 Citizen Watch Co Ltd マトリクス型表示装置の電極駆動ｉｃ
JP3464599B2 (ja) * 1997-10-06 2003-11-10 株式会社 日立ディスプレイズ 液晶表示装置
JP4090569B2 (ja) * 1997-12-08 2008-05-28 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置及びｅｌ表示装置
JPH11183922A (ja) 1997-12-25 1999-07-09 Citizen Watch Co Ltd 集積回路
JPH11202118A (ja) * 1998-01-16 1999-07-30 Sony Corp カラーフィルタ
JP3595153B2 (ja) * 1998-03-03 2004-12-02 株式会社 日立ディスプレイズ 液晶表示装置および映像信号線駆動手段
JP3610228B2 (ja) 1998-03-13 2005-01-12 キヤノン株式会社 多層プリント配線板と該多層プリント配線板を搭載した電子機器
JP3548682B2 (ja) 1998-03-25 2004-07-28 シャープ株式会社 半導体チップおよびそれを備えるテープキャリアパッケージ
JP2000019549A (ja) * 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
JP2000111939A (ja) 1998-08-03 2000-04-21 Rohm Co Ltd 液晶表示素子
TW570203U (en) * 1998-08-03 2004-01-01 Rohm Co Ltd Liquid crystal display element
US6169331B1 (en) * 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
US6806862B1 (en) * 1998-10-27 2004-10-19 Fujitsu Display Technologies Corporation Liquid crystal display device
JP3414653B2 (ja) 1998-10-28 2003-06-09 松下電器産業株式会社 多層基板の製造方法および多層基板
JP2000180891A (ja) * 1998-12-11 2000-06-30 Hitachi Ltd 液晶表示装置
KR100358644B1 (ko) * 1999-01-05 2002-10-30 삼성전자 주식회사 듀얼 시프트 클록 배선을 가지는 액정 표시 장치
JP3622559B2 (ja) * 1999-02-26 2005-02-23 株式会社日立製作所 液晶表示装置
JP3826605B2 (ja) * 1999-03-08 2006-09-27 セイコーエプソン株式会社 半導体装置の実装構造の製造方法、液晶装置、および電子機器
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
US6664942B1 (en) * 2000-04-17 2003-12-16 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
US7339568B2 (en) * 1999-04-16 2008-03-04 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
JP2001034237A (ja) * 1999-07-21 2001-02-09 Fujitsu Ltd 液晶表示装置
JP3589100B2 (ja) * 1999-07-22 2004-11-17 富士電機ホールディングス株式会社 蛍光変換フィルター及び蛍光変換フィルターを具備した有機発光素子
JP3746925B2 (ja) * 1999-08-27 2006-02-22 セイコーエプソン株式会社 液晶装置および電子機器
JP2001142090A (ja) * 1999-11-11 2001-05-25 Hitachi Ltd 液晶表示装置
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
US6922226B2 (en) * 1999-12-31 2005-07-26 Lg. Philips Lcd Co. Ltd. Liquid crystal display device implementing improved electrical lines and the fabricating method
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) * 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US7583335B2 (en) * 2000-06-27 2009-09-01 Citizen Holdings Co., Ltd. Liquid crystal display device
US6723478B2 (en) * 2000-12-08 2004-04-20 Hitachi, Ltd. Color filter and liquid crystal display provided therewith
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア
US6676763B2 (en) * 2001-07-06 2004-01-13 Ksaira Corporation Method and apparatus for cleaning an optical fiber
JP3938367B2 (ja) * 2002-09-03 2007-06-27 シャープ株式会社 電子モジュールおよびそれに用いる駆動回路基板
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6470727A (en) * 1987-09-10 1989-03-16 Seiko Epson Corp Liquid crystal panel structure
KR19980048656A (ko) * 1996-12-18 1998-09-15 구자홍 돌기가 형성된 범프 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767158B1 (ko) 2005-09-09 2007-10-15 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기

Also Published As

Publication number Publication date
JP3892650B2 (ja) 2007-03-14
US6853416B2 (en) 2005-02-08
US7034810B2 (en) 2006-04-25
US20140036216A1 (en) 2014-02-06
US20020030656A1 (en) 2002-03-14
US20060192737A1 (en) 2006-08-31
US20020011971A1 (en) 2002-01-31
US20080231573A1 (en) 2008-09-25
TW518529B (en) 2003-01-21
KR20020014685A (ko) 2002-02-25
US8299997B2 (en) 2012-10-30
US9372375B2 (en) 2016-06-21
JP2002040997A (ja) 2002-02-08
US20120327050A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
KR100437947B1 (ko) 액정표시장치
US7259738B2 (en) Liquid crystal display device
US8294662B2 (en) Electro-optical device, scan line driving circuit, and electronic apparatus
JP4277894B2 (ja) 電気光学装置、駆動回路および電子機器
KR101018755B1 (ko) 액정 표시 장치
US20070018923A1 (en) Driving circuit, display device, and driving method for the display device
KR20010015252A (ko) 액정 표시 장치
US6417827B1 (en) Liquid crystal display device having a wide dynamic range driver
WO2002017007A1 (fr) Afficheur à cristaux liquides et appareil électronique pourvu de cet afficheur
KR100548840B1 (ko) 액정 표시 장치
KR100426915B1 (ko) 액정 표시 장치
US11011091B2 (en) Array substrate for reducing coupling effect, display panel, display device, operating method, and manufacturing method
JP2001166741A (ja) 半導体集積回路装置および液晶表示装置
JP4170309B2 (ja) 液晶表示装置
JP2008292927A (ja) 集積回路装置、表示装置および電子機器
JPH08298638A (ja) 液晶表示装置
JP2000276110A (ja) 液晶表示装置
JP4970360B2 (ja) 液晶表示装置
KR20050000644A (ko) 액정표시장치의 구동장치 및 방법
KR100824420B1 (ko) 라인 온 글래스형 액정표시장치
KR101006447B1 (ko) 액정 표시 장치 및 그 구동 방법
JP2013210646A (ja) ドライバ
JP2012022324A (ja) ドライバ
KR100889538B1 (ko) 액정표시장치
KR20040058583A (ko) 액정표시장치의 구동장치 및 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 15