JP2001142090A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001142090A JP2001142090A JP32130499A JP32130499A JP2001142090A JP 2001142090 A JP2001142090 A JP 2001142090A JP 32130499 A JP32130499 A JP 32130499A JP 32130499 A JP32130499 A JP 32130499A JP 2001142090 A JP2001142090 A JP 2001142090A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film substrate
- bump
- semiconductor chip
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 画素数が増大しても、それに充分対処し得る
駆動回路を備える。 【解決手段】 液晶を介して互いに対向配置される各基
板のうち一方の基板の液晶側の面に、各画素を駆動させ
るための信号線と、この信号線に接続される駆動回路と
が備えられ、該駆動回路は、フィルム基板と、このフィ
ルム基板面に形成された配線層と、該フィルム基板に搭
載された半導体チップとから構成され、前記配線層は、
そのうちのいくつかが該半導体チップのバンプと接続さ
れた後に該半導体チップ下を走行して前記フィルム基板
の周辺部に延在されている。
駆動回路を備える。 【解決手段】 液晶を介して互いに対向配置される各基
板のうち一方の基板の液晶側の面に、各画素を駆動させ
るための信号線と、この信号線に接続される駆動回路と
が備えられ、該駆動回路は、フィルム基板と、このフィ
ルム基板面に形成された配線層と、該フィルム基板に搭
載された半導体チップとから構成され、前記配線層は、
そのうちのいくつかが該半導体チップのバンプと接続さ
れた後に該半導体チップ下を走行して前記フィルム基板
の周辺部に延在されている。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、その駆動回路の改良に関する。
り、特に、その駆動回路の改良に関する。
【０００２】
【従来の技術】アクティブ・マトリックス型の液晶表示
装置は、液晶を介して対向配置される各透明基板のうち
一方の透明基板の液晶側の面に、ｘ方向に延在しｙ方向
に並設されるゲート信号線とｙ方向に延在しｘ方向に並
設されるドレイン信号線とで囲まれる領域を画素領域と
し、これら各画素領域内にゲート信号線からの走査信号
によって駆動されるスイッチング素子と、このスイッチ
ング素子を介してドレイン信号線からの映像信号が供給
される画素電極とを備えている。そして、各ゲート信号
線へそれぞれ走査信号を供給するための走査信号駆動回
路、および各ドレイン信号線へそれぞれ映像信号を供給
するため映像信号駆動回路が搭載され、これら各駆動回
路は一方の透明基板に搭載される半導体装置（ＩＣ）に
よって構成されている。これら半導体装置は、いわゆる
テープキャリア方式によって形成されたもので、周辺を
除く中央部に孔が形成されたフィルム基板の少なくとも
一方の面に、該孔から周辺に延在する配線層が形成さ
れ、該孔内に位置づけられる半導体チップの各バンプが
該孔に突出して形成された該配線層の一端部（端子）に
ボンデングされて構成されたものとなっている。なお、
これら半導体装置は、たとえば映像信号駆動回路の場合
（走査信号駆動回路も同様）、互いに隣接する複数個の
ドレイン信号線どうしをグループ化し、これら各グルー
プごとのドレイン信号線にそれぞれ映像信号を供給する
複数の半導体装置から構成されている。
装置は、液晶を介して対向配置される各透明基板のうち
一方の透明基板の液晶側の面に、ｘ方向に延在しｙ方向
に並設されるゲート信号線とｙ方向に延在しｘ方向に並
設されるドレイン信号線とで囲まれる領域を画素領域と
し、これら各画素領域内にゲート信号線からの走査信号
によって駆動されるスイッチング素子と、このスイッチ
ング素子を介してドレイン信号線からの映像信号が供給
される画素電極とを備えている。そして、各ゲート信号
線へそれぞれ走査信号を供給するための走査信号駆動回
路、および各ドレイン信号線へそれぞれ映像信号を供給
するため映像信号駆動回路が搭載され、これら各駆動回
路は一方の透明基板に搭載される半導体装置（ＩＣ）に
よって構成されている。これら半導体装置は、いわゆる
テープキャリア方式によって形成されたもので、周辺を
除く中央部に孔が形成されたフィルム基板の少なくとも
一方の面に、該孔から周辺に延在する配線層が形成さ
れ、該孔内に位置づけられる半導体チップの各バンプが
該孔に突出して形成された該配線層の一端部（端子）に
ボンデングされて構成されたものとなっている。なお、
これら半導体装置は、たとえば映像信号駆動回路の場合
（走査信号駆動回路も同様）、互いに隣接する複数個の
ドレイン信号線どうしをグループ化し、これら各グルー
プごとのドレイン信号線にそれぞれ映像信号を供給する
複数の半導体装置から構成されている。
【０００３】
【発明が解決しようとする課題】しかし、近年における
液晶表示装置の画素数の増大化にともない、ゲート信号
線およびドレイン信号線も増大し、前記半導体装置のバ
ンプ数も多くせざるを得なくなってきた。この場合、半
導体チップはそれに接続される各信号線の並設方向の長
さが幅方向の長さよりも大きな形状となってしまい、一
枚の半導体ウェーハ面にいわゆるステップアンドリピー
トの露光によって半導体チップを形成する際に、該露光
が精度よく行い得ないという不都合が生じてしまうこと
が指摘されるに到った。本発明は、このような事情に基
づいてなされたものであり、その目的は、液晶表示装置
の画素数が増大しても、それに充分対処し得る駆動回路
を備える液晶表示装置を提供することにある。
液晶表示装置の画素数の増大化にともない、ゲート信号
線およびドレイン信号線も増大し、前記半導体装置のバ
ンプ数も多くせざるを得なくなってきた。この場合、半
導体チップはそれに接続される各信号線の並設方向の長
さが幅方向の長さよりも大きな形状となってしまい、一
枚の半導体ウェーハ面にいわゆるステップアンドリピー
トの露光によって半導体チップを形成する際に、該露光
が精度よく行い得ないという不都合が生じてしまうこと
が指摘されるに到った。本発明は、このような事情に基
づいてなされたものであり、その目的は、液晶表示装置
の画素数が増大しても、それに充分対処し得る駆動回路
を備える液晶表示装置を提供することにある。
【０００４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。すなわち、本発明による液晶表示
装置は、基本的には、液晶を介して互いに対向配置され
る各基板のうち一方の基板の液晶側の面に、各画素を駆
動させる信号線と、この信号線に接続される駆動回路と
が備えられ、該駆動回路は、フィルム基板と、このフィ
ルム基板面に形成された配線層と、該フィルム基板に搭
載された半導体チップとから構成され、前記配線層は、
そのうちのいくつかが該半導体チップのバンプと接続さ
れた後に該半導体チップ下を走行して前記フィルム基板
の周辺部に延在されていることを特徴とするものであ
る。このように構成された液晶表示装置は、その駆動回
路において、フィルム基板上の半導体チップが搭載され
る領域内に、該半導体チップのバンプを引き出す配線層
を形成していることから、限られた大きさの半導体チッ
プに多数のバンプが形成されていても、それらを該配線
層を介して充分に引き出すことができるようになる。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。すなわち、本発明による液晶表示
装置は、基本的には、液晶を介して互いに対向配置され
る各基板のうち一方の基板の液晶側の面に、各画素を駆
動させる信号線と、この信号線に接続される駆動回路と
が備えられ、該駆動回路は、フィルム基板と、このフィ
ルム基板面に形成された配線層と、該フィルム基板に搭
載された半導体チップとから構成され、前記配線層は、
そのうちのいくつかが該半導体チップのバンプと接続さ
れた後に該半導体チップ下を走行して前記フィルム基板
の周辺部に延在されていることを特徴とするものであ
る。このように構成された液晶表示装置は、その駆動回
路において、フィルム基板上の半導体チップが搭載され
る領域内に、該半導体チップのバンプを引き出す配線層
を形成していることから、限られた大きさの半導体チッ
プに多数のバンプが形成されていても、それらを該配線
層を介して充分に引き出すことができるようになる。
【０００５】
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明する。 〔実施例１〕図２は、液晶を介して対向配置される各透
明基板のうちいわゆるＴＦＴ基板１の液晶側の面を示し
た平面図である。ＴＦＴ基板１の液晶側の面には、その
ｘ方向に延在しｙ方向に並設されるゲート信号線２が形
成され、このゲート信号線２に絶縁されてｙ方向に延在
しｘ方向に並設されるドレイン信号線３が形成されてい
る。このゲート信号線２とドレイン信号線３とで囲まれ
る領域は画素領域を構成し、この画素領域には、一方の
ゲート信号線３からの走査信号の供給によってｏｎされ
る薄膜トランジスタＴＦＴと、この薄膜トランジスタＴ
ＦＴを介して一方のドレイン信号線からの映像信号が供
給される画素電極ＰＸが形成されている。
の実施例を図面を用いて説明する。 〔実施例１〕図２は、液晶を介して対向配置される各透
明基板のうちいわゆるＴＦＴ基板１の液晶側の面を示し
た平面図である。ＴＦＴ基板１の液晶側の面には、その
ｘ方向に延在しｙ方向に並設されるゲート信号線２が形
成され、このゲート信号線２に絶縁されてｙ方向に延在
しｘ方向に並設されるドレイン信号線３が形成されてい
る。このゲート信号線２とドレイン信号線３とで囲まれ
る領域は画素領域を構成し、この画素領域には、一方の
ゲート信号線３からの走査信号の供給によってｏｎされ
る薄膜トランジスタＴＦＴと、この薄膜トランジスタＴ
ＦＴを介して一方のドレイン信号線からの映像信号が供
給される画素電極ＰＸが形成されている。
【０００６】この画素電極ＰＸは画素領域のほとんどの
部分に形成された透明電極から構成され、ＴＦＴ基板に
液晶を介して対向配置されるいわゆるフィルタ基板の液
晶側に各画素領域に共通に形成された共通電極（透明基
板）との間に電界を発生させるようになっている。ま
た、この画素電極ＰＸと他方のゲート信号線２との間に
は容量素子Ｃａｄｄが形成され、薄膜トランジスタＴＦ
Ｔがｏｆｆした際に、映像信号を画素電極ＰＸに比較的
長く蓄積させるようになっている。
部分に形成された透明電極から構成され、ＴＦＴ基板に
液晶を介して対向配置されるいわゆるフィルタ基板の液
晶側に各画素領域に共通に形成された共通電極（透明基
板）との間に電界を発生させるようになっている。ま
た、この画素電極ＰＸと他方のゲート信号線２との間に
は容量素子Ｃａｄｄが形成され、薄膜トランジスタＴＦ
Ｔがｏｆｆした際に、映像信号を画素電極ＰＸに比較的
長く蓄積させるようになっている。
【０００７】各ゲート信号線２は、フィルタ基板を固定
させ液晶の封入を兼ねるシール材４を超えＴＦＴ基板１
の周辺にまで延在されてゲート信号端子２Ｔが構成され
るようになっている。この場合、ゲート信号線２は互い
に隣接するものどうしでグループ化され、このグループ
された各ゲート信号線２はその離間幅を収束させるよう
にしてＴＦＴ基板の周辺にまで延在されている。グルー
プ化された各ゲート信号線２のゲート信号端子２Ｔには
一個の走査信号駆動回路の出力バンプが接続されるよう
になっており、該走査信号線駆動回路の出力バンプのピ
ッチはゲート信号線２のピッチよりも狭く形成されてい
るからである。
させ液晶の封入を兼ねるシール材４を超えＴＦＴ基板１
の周辺にまで延在されてゲート信号端子２Ｔが構成され
るようになっている。この場合、ゲート信号線２は互い
に隣接するものどうしでグループ化され、このグループ
された各ゲート信号線２はその離間幅を収束させるよう
にしてＴＦＴ基板の周辺にまで延在されている。グルー
プ化された各ゲート信号線２のゲート信号端子２Ｔには
一個の走査信号駆動回路の出力バンプが接続されるよう
になっており、該走査信号線駆動回路の出力バンプのピ
ッチはゲート信号線２のピッチよりも狭く形成されてい
るからである。
【０００８】各ドレイン信号線３も、前記シール材４を
超えＴＦＴ基板１の周辺にまで延在されてドレイン信号
端子３Ｔが構成されるようになっている。ドレイン信号
線３も互いに隣接するものどうしでグループ化され、こ
のグループ化された各ドレイン信号線３はその離間幅を
収束させるようにしてＴＦＴ基板１の周辺にまで延在さ
れている。グループ化された各ドレイン信号線３のドレ
イン信号端子３Ｔには一個の映像信号駆動回路の出力バ
ンプが接続されるようになっており、該映像信号線駆動
回路の出力バンプのピッチはドレイン信号線３のピッチ
よりも狭く形成されているからである。
超えＴＦＴ基板１の周辺にまで延在されてドレイン信号
端子３Ｔが構成されるようになっている。ドレイン信号
線３も互いに隣接するものどうしでグループ化され、こ
のグループ化された各ドレイン信号線３はその離間幅を
収束させるようにしてＴＦＴ基板１の周辺にまで延在さ
れている。グループ化された各ドレイン信号線３のドレ
イン信号端子３Ｔには一個の映像信号駆動回路の出力バ
ンプが接続されるようになっており、該映像信号線駆動
回路の出力バンプのピッチはドレイン信号線３のピッチ
よりも狭く形成されているからである。
【０００９】図３は前記映像信号駆動回路の一実施例を
示す平面図である。同図において、フィルム基板５があ
り、このフィルム基板５の表面には配線層６が形成され
ている。この配線層６は、該フィルム基板に搭載される
半導体チップのバンプを該フィルム基板の周辺にまで引
き出すためのもので、その一部は該半導体チップ８の搭
載領域（図中、点線枠内の領域）にまで及んで形成され
ている。
示す平面図である。同図において、フィルム基板５があ
り、このフィルム基板５の表面には配線層６が形成され
ている。この配線層６は、該フィルム基板に搭載される
半導体チップのバンプを該フィルム基板の周辺にまで引
き出すためのもので、その一部は該半導体チップ８の搭
載領域（図中、点線枠内の領域）にまで及んで形成され
ている。
【００１０】すなわち、半導体チップ８は、その入力バ
ンプ９Ｉが半導体チップ８の一長辺側に並設されている
のに対して、出力バンプ９Ｏは該一長辺とそれに対向す
る他の長辺との間に該入力バンプ９Ｉと平行に並設され
ている。このため、半導体チップ８の一長辺側に並設さ
れた入力バンプ９Ｉはそれに近接するフィルム基板５の
一長辺側に引き出されて入力端子１０Ｉに接続され、半
導体チップ８のほぼ中央に並設された出力バンプ９Ｏは
前記フィルム基板５の前記一長辺に対向する他の長辺側
に引き出されて出力端子１０Ｏに接続されている。な
お、この実施例では、フィルム基板５上の前記入力端子
１０Ｉおよび出力端子１０Ｏは半導体チップ８の搭載面
側に形成されたものであるが、それら双方あるいは一方
がスルホール等を介して半導体チップ８の搭載面側と反
対側の面に形成されていてもよいことはいうまでもな
い。
ンプ９Ｉが半導体チップ８の一長辺側に並設されている
のに対して、出力バンプ９Ｏは該一長辺とそれに対向す
る他の長辺との間に該入力バンプ９Ｉと平行に並設され
ている。このため、半導体チップ８の一長辺側に並設さ
れた入力バンプ９Ｉはそれに近接するフィルム基板５の
一長辺側に引き出されて入力端子１０Ｉに接続され、半
導体チップ８のほぼ中央に並設された出力バンプ９Ｏは
前記フィルム基板５の前記一長辺に対向する他の長辺側
に引き出されて出力端子１０Ｏに接続されている。な
お、この実施例では、フィルム基板５上の前記入力端子
１０Ｉおよび出力端子１０Ｏは半導体チップ８の搭載面
側に形成されたものであるが、それら双方あるいは一方
がスルホール等を介して半導体チップ８の搭載面側と反
対側の面に形成されていてもよいことはいうまでもな
い。
【００１１】ここで、前記半導体チップ８は、図１に示
すように構成されている。同図は該半導体チップ８をバ
ンプが形成されていない側から観た図（したがって、図
８に示す半導体チップと同方向から観た図）となってい
る。半導体チップ８の一長辺側の入力端子領域には入力
バンプ９Ｉが並設され、該一長辺部と対向する他の長辺
部との間のほぼ中央部の出力端子領域には該入力バンプ
９Ｉと平行に出力バンプ９Ｏが並設されている。この場
合、出力バンプ９Ｏの並設は半導体チップ８の中央部で
分断されている。この分断された領域には階調生成電圧
回路１２が組み込まれているからである。
すように構成されている。同図は該半導体チップ８をバ
ンプが形成されていない側から観た図（したがって、図
８に示す半導体チップと同方向から観た図）となってい
る。半導体チップ８の一長辺側の入力端子領域には入力
バンプ９Ｉが並設され、該一長辺部と対向する他の長辺
部との間のほぼ中央部の出力端子領域には該入力バンプ
９Ｉと平行に出力バンプ９Ｏが並設されている。この場
合、出力バンプ９Ｏの並設は半導体チップ８の中央部で
分断されている。この分断された領域には階調生成電圧
回路１２が組み込まれているからである。
【００１２】このため、この実施例では便宜上、図中左
側の分断された出力バンプをＬ出力バンプ９ＯＬと、図
中右側の分断された出力バンプをＲ出力バンプ９ＯＲと
それぞれ称する。そして、Ｌ出力バンプ９ＯＬを間にし
たそれぞれの領域には、該Ｌ出力バンプ９ＯＬから遠い
方からシフトレジスタ、データラッチ、デコーダ、アン
プからなる第１Ｌ回路１３１Ｌおよび第２Ｌ回路１３２
Ｌが組み込まれている。また、Ｒ出力バンプ９ＯＲを間
にしたそれぞれの領域には、該Ｒ出力バンプ９ＯＲから
遠い方からシフトレジスタ、データラッチ、デコーダ、
アンプからなる第１Ｒ回路１３１Ｒおよび第２Ｒ回路１
３２Ｒが組み込まれている。
側の分断された出力バンプをＬ出力バンプ９ＯＬと、図
中右側の分断された出力バンプをＲ出力バンプ９ＯＲと
それぞれ称する。そして、Ｌ出力バンプ９ＯＬを間にし
たそれぞれの領域には、該Ｌ出力バンプ９ＯＬから遠い
方からシフトレジスタ、データラッチ、デコーダ、アン
プからなる第１Ｌ回路１３１Ｌおよび第２Ｌ回路１３２
Ｌが組み込まれている。また、Ｒ出力バンプ９ＯＲを間
にしたそれぞれの領域には、該Ｒ出力バンプ９ＯＲから
遠い方からシフトレジスタ、データラッチ、デコーダ、
アンプからなる第１Ｒ回路１３１Ｒおよび第２Ｒ回路１
３２Ｒが組み込まれている。
【００１３】すなわち、入力バンプ９Ｉからの信号は階
調生成電圧回路１２に入力され、この階調生成電圧回路
１２からの出力は第１Ｌ回路１３１Ｌ、第２Ｌ回路１３
２Ｌ、第１Ｒ回路１３１Ｒおよび第２Ｒ回路１３２Ｒの
それぞれのシフトレジスタ、データラッチ、デコーダ、
アンプを駆動させ、第１Ｌ回路１３１Ｌおよび第２Ｌ回
路１３２Ｌからの出力はＬ出力バンプ９ＯＬに導かれる
とともに、第１Ｒ回路１３１Ｒおよび第２Ｒ回路１３２
Ｒからの出力はＲ出力バンプ９ＯＲに導かれるようにな
っている。このような回路は、入力バンプ９Ｉから出力
バンプ９Ｏまでの回路を配線層上の観点から合理的に配
置させた構成となっている。
調生成電圧回路１２に入力され、この階調生成電圧回路
１２からの出力は第１Ｌ回路１３１Ｌ、第２Ｌ回路１３
２Ｌ、第１Ｒ回路１３１Ｒおよび第２Ｒ回路１３２Ｒの
それぞれのシフトレジスタ、データラッチ、デコーダ、
アンプを駆動させ、第１Ｌ回路１３１Ｌおよび第２Ｌ回
路１３２Ｌからの出力はＬ出力バンプ９ＯＬに導かれる
とともに、第１Ｒ回路１３１Ｒおよび第２Ｒ回路１３２
Ｒからの出力はＲ出力バンプ９ＯＲに導かれるようにな
っている。このような回路は、入力バンプ９Ｉから出力
バンプ９Ｏまでの回路を配線層上の観点から合理的に配
置させた構成となっている。
【００１４】なお、上述した半導体チップ８は、その主
表面に対して入力バンプ９Ｉおよび出力バンプ９Ｏが一
方の領域に集中して形成された構成となっていることか
ら、図１において、入力バンプ９Ｉが形成された一長辺
と対向する他の長辺側にいわゆるダミー用のバンプを形
成するようにしてもよいことはいうまでもない。ダミー
用のバンプとは、半導体チップ８内の回路とは接続され
ず（したがって、配線層６によって引き出されることも
ない）、他のバンプと同様して形成されるもので、これ
により半導体チップ８のフィルム基板５に対する搭載
（ボンデング）の安定化を図ることができるようにな
る。また、このように構成された映像信号駆動回路は、
画素数の増大に伴って半導体チップ８の入力バンプ９Ｉ
および出力バンプ９Ｏの数が増大した構成となっている
ものである。
表面に対して入力バンプ９Ｉおよび出力バンプ９Ｏが一
方の領域に集中して形成された構成となっていることか
ら、図１において、入力バンプ９Ｉが形成された一長辺
と対向する他の長辺側にいわゆるダミー用のバンプを形
成するようにしてもよいことはいうまでもない。ダミー
用のバンプとは、半導体チップ８内の回路とは接続され
ず（したがって、配線層６によって引き出されることも
ない）、他のバンプと同様して形成されるもので、これ
により半導体チップ８のフィルム基板５に対する搭載
（ボンデング）の安定化を図ることができるようにな
る。また、このように構成された映像信号駆動回路は、
画素数の増大に伴って半導体チップ８の入力バンプ９Ｉ
および出力バンプ９Ｏの数が増大した構成となっている
ものである。
【００１５】このことから、並設される各入力バンプ９
Ｉおよび出力バンプ９Ｏはそれぞれ図４（ａ）ないし
（ｃ）に示すように多段に配列させてもよいことはいう
までもない。図４（ａ）は２段にバンプを並設させると
ともに、各段のバンプを互いに千鳥配置させるようにし
たものである。このようにした場合、各バンプに接続さ
れる各配線層の離間距離を大きくできる効果を奏するよ
うになる。さらに、この実施例では映像信号駆動回路に
ついて説明したものである。しかし、走査信号駆動回路
においても事情が同じであることから、この走査信号駆
動回路にも適用できることはもちろんである。
Ｉおよび出力バンプ９Ｏはそれぞれ図４（ａ）ないし
（ｃ）に示すように多段に配列させてもよいことはいう
までもない。図４（ａ）は２段にバンプを並設させると
ともに、各段のバンプを互いに千鳥配置させるようにし
たものである。このようにした場合、各バンプに接続さ
れる各配線層の離間距離を大きくできる効果を奏するよ
うになる。さらに、この実施例では映像信号駆動回路に
ついて説明したものである。しかし、走査信号駆動回路
においても事情が同じであることから、この走査信号駆
動回路にも適用できることはもちろんである。
【００１６】〔実施例２〕図５は本発明による液晶表示
装置の他の実施例を示す図で、図１に対応し、フィルム
基板５上の配線層６をも併せ描いた図となっている。図
１と異なる構成は、入力バンプ９Ｉに近接しかつ該入力
バンプ９Ｉと平行して出力バンプ９Ｏが設けられ、それ
以外の領域に階調生成電圧回路１２、第１Ｌ回路１３１
Ｌ、第２Ｌ回路１３２Ｌ、第１Ｒ回路１３１Ｒ、第２Ｒ
回路１３２Ｒが形成されている。このような場合にも実
施例とほぼ同様の構成とすることができる。この場合、
入力バンプ９Ｉが形成された一長辺側と対向する他の長
辺側にダミー用バンプを形成するようにしてもよい。ダ
ミー用バンプの形成領域は出力バンプ９Ｏに接続される
配線層６が形成される領域となることから、該ダミー用
バンプは該配線層６の形成個所を避け、その数を少なく
するようにしてもよい。
装置の他の実施例を示す図で、図１に対応し、フィルム
基板５上の配線層６をも併せ描いた図となっている。図
１と異なる構成は、入力バンプ９Ｉに近接しかつ該入力
バンプ９Ｉと平行して出力バンプ９Ｏが設けられ、それ
以外の領域に階調生成電圧回路１２、第１Ｌ回路１３１
Ｌ、第２Ｌ回路１３２Ｌ、第１Ｒ回路１３１Ｒ、第２Ｒ
回路１３２Ｒが形成されている。このような場合にも実
施例とほぼ同様の構成とすることができる。この場合、
入力バンプ９Ｉが形成された一長辺側と対向する他の長
辺側にダミー用バンプを形成するようにしてもよい。ダ
ミー用バンプの形成領域は出力バンプ９Ｏに接続される
配線層６が形成される領域となることから、該ダミー用
バンプは該配線層６の形成個所を避け、その数を少なく
するようにしてもよい。
【００１７】〔実施例３〕図６は本発明による液晶表示
装置の他の実施例を示す図で、図１に対応し、フィルム
基板５上の配線層６をも併せ描いた図となっている。図
１と異なる構成は、入力バンプ９Ｉを半導体チップの両
脇のそれぞれに配置させたことにある。そして、入力バ
ンプ９Ｉに接続される配線層６はその一部が半導体チッ
プ８の搭載領域の外側に、他を半導体チップ８の搭載領
域の内側に配置させるようにしている。これにより、映
像信号駆動回路の長辺（フィルム基板５の長辺）を増大
させないようにできる。この場合、階調生成電圧回路１
２は同図に示されていないが、各入力バンプ９Ｉとシフ
トレジスタ、データラッチ、デコーダ、アンプからなる
回路の間の領域等に配置させることができる。
装置の他の実施例を示す図で、図１に対応し、フィルム
基板５上の配線層６をも併せ描いた図となっている。図
１と異なる構成は、入力バンプ９Ｉを半導体チップの両
脇のそれぞれに配置させたことにある。そして、入力バ
ンプ９Ｉに接続される配線層６はその一部が半導体チッ
プ８の搭載領域の外側に、他を半導体チップ８の搭載領
域の内側に配置させるようにしている。これにより、映
像信号駆動回路の長辺（フィルム基板５の長辺）を増大
させないようにできる。この場合、階調生成電圧回路１
２は同図に示されていないが、各入力バンプ９Ｉとシフ
トレジスタ、データラッチ、デコーダ、アンプからなる
回路の間の領域等に配置させることができる。
【００１８】〔実施例４〕図７は本発明による液晶表示
装置の他の実施例を示す図で、図１に対応し、フィルム
基板５上の配線層６をも併せ描いた図となっている。図
１と異なる構成は、入力バンプ９Ｉを半導体チップ８の
両脇にそれぞれ配置させ、出力バンプ９Ｏを他の残りの
辺側にそれぞれ配置させたことにある。この場合、入力
バンプ９Ｉに接続される配線層６および出力バンプ９Ｏ
に接続される配線層６は、それぞれ反対方向に引き出さ
れる。
装置の他の実施例を示す図で、図１に対応し、フィルム
基板５上の配線層６をも併せ描いた図となっている。図
１と異なる構成は、入力バンプ９Ｉを半導体チップ８の
両脇にそれぞれ配置させ、出力バンプ９Ｏを他の残りの
辺側にそれぞれ配置させたことにある。この場合、入力
バンプ９Ｉに接続される配線層６および出力バンプ９Ｏ
に接続される配線層６は、それぞれ反対方向に引き出さ
れる。
【００１９】〔実施例５〕図８は本発明による液晶表示
装置の他の実施例を示す図で、図７に対応し、フィルム
基板５上の配線層６をも併せ描いた図となっている。図
７と異なる構成は、入力バンプ９Ｉを半導体チップ８の
両脇のうち一方の辺側のみに配置させたことにある。出
力バンプ９Ｏの数が入力バンプ９Ｉのそれよりも極めて
多い場合等に有効となる。各出力バンプ９Ｏから引き出
される配線層６は全て一方向へ延在し、一方の長辺側の
各出力バンプ９Ｏから引き出される配線層６と他方の長
辺側の各出力バンプ９Ｏから引き出される配線層６は半
導体チップ８の搭載領域内にて交互に配置されている。
装置の他の実施例を示す図で、図７に対応し、フィルム
基板５上の配線層６をも併せ描いた図となっている。図
７と異なる構成は、入力バンプ９Ｉを半導体チップ８の
両脇のうち一方の辺側のみに配置させたことにある。出
力バンプ９Ｏの数が入力バンプ９Ｉのそれよりも極めて
多い場合等に有効となる。各出力バンプ９Ｏから引き出
される配線層６は全て一方向へ延在し、一方の長辺側の
各出力バンプ９Ｏから引き出される配線層６と他方の長
辺側の各出力バンプ９Ｏから引き出される配線層６は半
導体チップ８の搭載領域内にて交互に配置されている。
【００２０】〔実施例６〕図９は本発明による液晶表示
装置の他の実施例を示す図で、図１に対応し、フィルム
基板５上の配線層６をも併せ描いた図となっている。図
１と異なる構成は、半導体チップ８の一長辺側とこの辺
に対向する他の長辺側に出力バンプ９Ｏを配置させ、こ
れら各出力バンプ９Ｏの間に該出力バンプ９Ｏと平行に
入力バンプ９Ｉを配置させたことにある。各出力バンプ
９Ｏから引き出される配線層６は、一長辺側の各出力バ
ンプ９Ｏからの配線層６と他の長辺側の各出力バンプ９
Ｏからの配線層６とで交互配置されて一方向に延在さ
れ、それによって、比較的大きくあいた領域内に各入力
バンプ９Ｉへ接続される配線層６を配置させている。
装置の他の実施例を示す図で、図１に対応し、フィルム
基板５上の配線層６をも併せ描いた図となっている。図
１と異なる構成は、半導体チップ８の一長辺側とこの辺
に対向する他の長辺側に出力バンプ９Ｏを配置させ、こ
れら各出力バンプ９Ｏの間に該出力バンプ９Ｏと平行に
入力バンプ９Ｉを配置させたことにある。各出力バンプ
９Ｏから引き出される配線層６は、一長辺側の各出力バ
ンプ９Ｏからの配線層６と他の長辺側の各出力バンプ９
Ｏからの配線層６とで交互配置されて一方向に延在さ
れ、それによって、比較的大きくあいた領域内に各入力
バンプ９Ｉへ接続される配線層６を配置させている。
【００２１】なお、上述した実施例２ないし６におい
て、並設されるバンプは１段である必要はなく、図４に
示したように適宜多段構成としてもよいことはいうまで
もない。
て、並設されるバンプは１段である必要はなく、図４に
示したように適宜多段構成としてもよいことはいうまで
もない。
【００２２】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、その画素数が増大
しても、それに充分対処し得る駆動回路を備えることが
できるようになる。
本発明による液晶表示装置によれば、その画素数が増大
しても、それに充分対処し得る駆動回路を備えることが
できるようになる。
【図１】本発明による液晶表示装置の映像信号駆動回路
に搭載される半導体チップの一実施例を示す説明図であ
る。
に搭載される半導体チップの一実施例を示す説明図であ
る。
【図２】本発明による液晶表示装置を構成するＴＦＴ基
板の液晶側の面の構成の一実施例を示す平面図である。
板の液晶側の面の構成の一実施例を示す平面図である。
【図３】本発明による液晶表示装置の映像信号駆動回路
の一実施例を示す平面図である。
の一実施例を示す平面図である。
【図４】本発明による液晶表示装置の映像信号駆動回路
に搭載される半導体チップのバンプの並設態様を示す説
明図である。
に搭載される半導体チップのバンプの並設態様を示す説
明図である。
【図５】本発明による液晶表示装置の映像信号駆動回路
に搭載される半導体チップの他の実施例を示す説明図で
ある。
に搭載される半導体チップの他の実施例を示す説明図で
ある。
【図６】本発明による液晶表示装置の映像信号駆動回路
に搭載される半導体チップの他の実施例を示す説明図で
ある。
に搭載される半導体チップの他の実施例を示す説明図で
ある。
【図７】本発明による液晶表示装置の映像信号駆動回路
に搭載される半導体チップの他の実施例を示す説明図で
ある。
に搭載される半導体チップの他の実施例を示す説明図で
ある。
【図８】本発明による液晶表示装置の映像信号駆動回路
に搭載される半導体チップの他の実施例を示す説明図で
ある。
に搭載される半導体チップの他の実施例を示す説明図で
ある。
【図９】本発明による液晶表示装置の映像信号駆動回路
に搭載される半導体チップの他の実施例を示す説明図で
ある。
に搭載される半導体チップの他の実施例を示す説明図で
ある。
２…ゲート信号線、３…ドレイン信号線、５…フィルム
基板、６…配線層、８…半導体チップ、９Ｉ…入力バン
プ、９Ｏ…出力バンプ。
基板、６…配線層、８…半導体チップ、９Ｉ…入力バン
プ、９Ｏ…出力バンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 充 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 阿部 英明 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 並木 智 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 Ｆターム(参考） 2H092 GA32 GA40 GA51 JA24 JB22 JB31 JB61 5C094 AA15 BA03 BA43 CA19 DA09 DB02 EA03 EA04 EA07 FB12 5F044 MM03 MM16 MM25 MM26 QQ02
Claims (5)
- 【請求項１】 液晶を介して互いに対向配置される各基
板のうち一方の基板の液晶側の面に、各画素を駆動させ
る信号線と、この信号線に接続される駆動回路とが備え
られ、 該駆動回路は、フィルム基板と、このフィルム基板面に
形成された配線層と、該フィルム基板に搭載された半導
体チップとから構成され、 前記配線層は、そのうちのいくつかが該半導体チップの
バンプと接続された後に該半導体チップ下を走行して前
記フィルム基板の周辺部に延在されていることを特徴と
する液晶表示装置。 - 【請求項２】 液晶を介して互いに対向配置される各基
板のうち一方の基板の液晶側の面に、各画素を駆動させ
る信号線と、この信号線に接続される駆動回路とが備え
られ、 該駆動回路は、フィルム基板と、このフィルム基板面に
形成された配線層と、該フィルム基板に搭載された半導
体チップとから構成され、 この半導体チップはその周辺を除く中央部にバンプを備
えるとともに、このバンプは前記フィルム基板上の配線
層と接続されていることを特徴とする液晶表示装置。 - 【請求項３】 半導体チップは、シフトレジスタ、デー
タラッチ、デコーダ、アンプからなる回路が組み込まれ
ているともに、その周辺の一部に形成された入力バンプ
と出力バンプのうちの一方のバンプと、周辺を除く中央
部に形成された他方のバンプとを備え、 前記バンプのうちいずれか一方のバンプからの一部の信
号は、前記回路を構成する一の回路を介して他方のバン
プから出力されるとともに、前記回路を構成する他の回
路を介して前記他方のバンブから出力されることを特徴
とする請求項２に記載の液晶表示装置。 - 【請求項４】 半導体チップは、シフトレジスタ、デー
タラッチ、デコーダ、アンプからなる回路が組み込まれ
ているともに、その一方の側の辺とそれに対向する他方
の側の辺に入力バンプと出力バンプのうちの一方のバン
プを備え、 前記一方のバンプのうち、前記一方の側の辺に形成され
たバンプはフィルム基板上の配線層を介して前記他方の
側の辺側に引き出されていることを特徴とする請求項１
に記載の液晶表示装置。 - 【請求項５】液晶を介して互いに対向配置される各基板
のうち一方の基板の液晶側の面に、各画素を駆動させる
信号線と、この信号線に信号を供給させる駆動回路とが
備えられ、 該駆動回路は、フィルム基板と、このフィルム基板面に
形成された配線層と、該フィルム基板に搭載された半導
体チップとから構成され、 この半導体チップはその周辺の一部および周辺を除く中
央部にそれぞれバンプを備えるとともに、前記周辺の他
の部分にダミー用のバンプが形成されていることを特徴
とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32130499A JP2001142090A (ja) | 1999-11-11 | 1999-11-11 | 液晶表示装置 |
| TW089121984A TW525010B (en) | 1999-11-11 | 2000-10-19 | Liquid crystal display device |
| KR10-2000-0066039A KR100372583B1 (ko) | 1999-11-10 | 2000-11-08 | 액정표시장치 |
| US09/707,820 US6603527B1 (en) | 1999-11-11 | 2000-11-08 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32130499A JP2001142090A (ja) | 1999-11-11 | 1999-11-11 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001142090A true JP2001142090A (ja) | 2001-05-25 |
Family
ID=18131089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32130499A Pending JP2001142090A (ja) | 1999-11-10 | 1999-11-11 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6603527B1 (ja) |
| JP (1) | JP2001142090A (ja) |
| KR (1) | KR100372583B1 (ja) |
| TW (1) | TW525010B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007171965A (ja) * | 2005-12-20 | 2007-07-05 | Samsung Electronics Co Ltd | ダブルカラム構造を有する液晶表示装置の駆動集積回路 |
| WO2008069044A1 (ja) * | 2006-12-04 | 2008-06-12 | Sharp Kabushiki Kaisha | 半導体装置 |
| US7683471B2 (en) | 2005-07-18 | 2010-03-23 | Samsung Electronics Co., Ltd. | Display driver integrated circuit device, film, and module |
| JP2011133543A (ja) * | 2009-12-22 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3892650B2 (ja) * | 2000-07-25 | 2007-03-14 | 株式会社日立製作所 | 液晶表示装置 |
| KR100654338B1 (ko) * | 2003-10-04 | 2006-12-07 | 삼성전자주식회사 | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 |
| KR100632257B1 (ko) * | 2004-11-09 | 2006-10-11 | 삼성전자주식회사 | 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조 |
| JP4662339B2 (ja) * | 2005-02-04 | 2011-03-30 | エプソンイメージングデバイス株式会社 | 液晶表示パネル |
| KR101457335B1 (ko) * | 2008-01-21 | 2014-11-04 | 삼성전자주식회사 | 배선기판, 이를 갖는 테이프 패키지 및 표시장치 |
| KR20100028857A (ko) * | 2008-09-05 | 2010-03-15 | 삼성전자주식회사 | 데이터 라인 드라이버, 디스플레이 장치, 및 데이터 처리 시스템 |
| KR20110085058A (ko) * | 2010-01-19 | 2011-07-27 | 삼성전자주식회사 | 데이터 라인 드라이버와 이를 포함하는 장치들 |
| KR20130026208A (ko) * | 2011-09-05 | 2013-03-13 | 삼성전자주식회사 | 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5016986A (en) * | 1988-04-12 | 1991-05-21 | Sharp Kabushiki Kaisha | Display device having an improvement in insulating between conductors connected to electronic components |
| KR970001891B1 (ko) * | 1991-02-08 | 1997-02-18 | 가부시키가이샤 도시바 | 반도체장치와 반도체장치의 제조방법 |
| KR100370698B1 (ko) * | 1992-09-08 | 2003-03-31 | 세이코 엡슨 가부시키가이샤 | 액정표시장치 |
| JP3343642B2 (ja) * | 1996-04-26 | 2002-11-11 | シャープ株式会社 | テープキャリアパッケージ及び液晶表示装置 |
| JP3405657B2 (ja) * | 1996-11-29 | 2003-05-12 | シャープ株式会社 | テープキャリアパッケージ及びそれを使った表示装置 |
| FR2761510B1 (fr) * | 1997-03-27 | 1999-04-30 | Bull Sa | Ecran et montage des circuits de commande des pixels de l'ecran |
| US6104619A (en) * | 1997-12-16 | 2000-08-15 | Kabushiki Kaisha Toshiba | Tape carrier package and its fabrication method therefor |
-
1999
- 1999-11-11 JP JP32130499A patent/JP2001142090A/ja active Pending
-
2000
- 2000-10-19 TW TW089121984A patent/TW525010B/zh not_active IP Right Cessation
- 2000-11-08 US US09/707,820 patent/US6603527B1/en not_active Expired - Lifetime
- 2000-11-08 KR KR10-2000-0066039A patent/KR100372583B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7683471B2 (en) | 2005-07-18 | 2010-03-23 | Samsung Electronics Co., Ltd. | Display driver integrated circuit device, film, and module |
| US7999341B2 (en) | 2005-07-18 | 2011-08-16 | Samsung Electronics Co., Ltd. | Display driver integrated circuit device, film, and module |
| JP2007171965A (ja) * | 2005-12-20 | 2007-07-05 | Samsung Electronics Co Ltd | ダブルカラム構造を有する液晶表示装置の駆動集積回路 |
| WO2008069044A1 (ja) * | 2006-12-04 | 2008-06-12 | Sharp Kabushiki Kaisha | 半導体装置 |
| JP2011133543A (ja) * | 2009-12-22 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100372583B1 (ko) | 2003-02-19 |
| US6603527B1 (en) | 2003-08-05 |
| TW525010B (en) | 2003-03-21 |
| KR20010051507A (ko) | 2001-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100596143B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP3696512B2 (ja) | 表示素子駆動装置およびそれを用いた表示装置 | |
| US7714974B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101082893B1 (ko) | 어레이 기판 및 이를 갖는 표시장치 | |
| US6528360B2 (en) | Semiconductor device and process for manufacturing the same, and electronic device | |
| JPH0954333A (ja) | 表示装置及びこれに使用されるｉｃチップ | |
| KR910020471A (ko) | 구동회로를 구비한 액정 표시장치 | |
| JP2001142090A (ja) | 液晶表示装置 | |
| JPH05150263A (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JP5090745B2 (ja) | 表示装置および表示装置の製造方法 | |
| KR100781104B1 (ko) | 전기 광학 장치 및 그 제조 방법, 및 전자 기기 | |
| US6545731B2 (en) | Liquid crystal display device having light isolation structure | |
| KR102664775B1 (ko) | 표시 장치 | |
| JP2003195785A (ja) | マトリクスアレイ基板及びその製造方法 | |
| JP2005159365A (ja) | 半導体チップ、前記チップが実装されたテープキャリアパッケージ及び前記テープキャリアパッケージを含む液晶表示装置 | |
| JP2005300920A (ja) | 表示装置及び液晶表示装置 | |
| JP3552780B2 (ja) | 液晶表示装置 | |
| JP2001056479A (ja) | 半導体装置及びその接合構造 | |
| JP2005019627A (ja) | 液晶表示装置 | |
| JP2007316105A (ja) | 表示装置 | |
| JP2004184884A (ja) | 表示装置 | |
| JP2001057375A (ja) | 半導体装置の接合構造 | |
| JPS61147573A (ja) | 薄膜トランジスタアレイ | |
| KR200234566Y1 (ko) | 액정표시장치용 패널 | |
| JPH10282525A (ja) | 液晶表示装置 |