JP2005019627A

JP2005019627A - 液晶表示装置

Info

Publication number: JP2005019627A
Application number: JP2003181437A
Authority: JP
Inventors: Kazuyuki Harada; 和幸原田
Original assignee: Toshiba Matsushita Display Technology Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2003-06-25
Filing date: 2003-06-25
Publication date: 2005-01-20

Abstract

【課題】薄膜トランジスタのオフ特性に優れ、表示性能の向上した液晶表示装置を提供する。
【解決手段】基板上には薄膜トランジスタ１３が形成され、この薄膜トランジスタは、ゲート配線１２と、絶縁膜と、半導体層２４と、互いに隙間を置いて配設された第１配線２６、および第２配線２７とを有している。半導体層２４は、第１半導体層３１、第２半導体層３２、および第３半導体層３３を有しており、ゲート配線の延出方向において、第１半導体層の幅ｗ１は第１配線２６の幅ｗ３以上であり、第２半導体層の幅ｗ２は第２配線２７の幅ｗ４以上である。第３半導体層３３は少なくとも第２半導体層３２と接続されている。第２半導体層３２は、ゲート配線１２の外側に位置し、第２配線から外れた非重畳領域ｒ４を有している。非重畳領域ｒ４と第３半導体層３３は第２配線２７で区切られている。
【選択図】図６

Description

【０００１】
【発明の属する技術分野】
この発明は液晶表示装置に関する。
【０００２】
【従来の技術】
近年、画像表示装置として液晶表示装置が広く用いられている。このような液晶表示装置は、ガラス基板を有したアレイ基板を備えている。ガラス基板上には、複数の信号配線およびゲート配線が交差して配設され、信号配線およびゲート配線で囲まれた領域には画素が形成されている。この画素は、スイッチング素子としてゲート配線および半導体層等からなるＴＦＴ（薄膜トランジスタ）を有している。
【０００３】
ＴＦＴについて詳細に述べると、ガラス基板上にはゲート配線が形成され、このゲート配線およびガラス基板上には、ゲート絶縁膜が形成されている。ゲート絶縁膜上には、チャネルを形成した半導体層が形成されている。その他、ゲート絶縁膜上には、ゲート配線の一方のエッジを跨ぐ領域と、このゲート配線の他方のエッジを跨ぐ領域に、絶縁用の半導体層がそれぞれ形成されている。ゲート絶縁膜、半導体層、および絶縁用の半導体層上には、ソース配線およびドレイン配線が互いに隙間を置いて形成されている。
【０００４】
半導体層は、ガラス基板の裏側に配置されたバックライトから光の照射を受けると、特にオフ状態におけるトランジスタ特性が著しく悪化するという課題がある。そのため、ゲート配線の幅は半導体層の幅より広く形成され、半導体層のエッジからゲート配線のエッジまでの距離は数μｍ、例えば６μｍに形成されている。これにより、半導体層へ照射されるバックライト光の回り込みは、ゲート配線により遮光される。
【０００５】
絶縁用の半導体層は、ゲート配線およびソース配線の間と、ゲート配線およびドレイン配線の間に、それぞれ配置されている。絶縁用の半導体層は、ゲート絶縁膜に加えて、ゲート配線とソース配線またはドレイン配線との間のショート率を低減し、絶縁強化を図っている。
【０００６】
絶縁用の半導体層は、製造上の制約からある一定以上の面積を必要とし、小さく形成しすぎると、製造時にパターン剥がれを起し製品歩留まりを低下させる。そこで、絶縁用の半導体層は、ゲート配線と、ソース配線およびドレイン配線との絶縁強化用のため、ゲート配線のエッジから数μｍ程度はみ出して配置されている。この場合、絶縁用の半導体層にバックライト光が照射されるため、絶縁用の半導体層には、電流キャリアが発生する。
【０００７】
この電流キャリアは半導体層へ流れ込みＴＦＴのオフ特性を悪化させる。そのため、絶縁用の半導体層は、半導体層と切り離して形成されている。同一層を切り離して形成する場合、切り離された部分の間のスペースは、製造上、一定以上必要である。そのため、絶縁用の半導体層と半導体層は、例えば５μｍ程度間隔を開けて配置されている。
【０００８】
半導体層と絶縁用の半導体層が並んでいる軸方向において、半導体層および絶縁用の半導体層は、これら半導体層間を間隔を置いて設けられている。そして、半導体層のエッジからゲート配線パターンのエッジまでの距離は、半導体層へのバックライト光の回り込みを遮光するために必要な数μｍの距離よりも大きな距離をとっている。
【０００９】
ゲート配線パターンとドレイン配線パターンによって形成される寄生容量は画素の設計において重要な要素であり、表示特性を向上させるにはできるだけ小さくすることが望ましい。上述した構成では、半導体層からゲート配線パターンエッジまでの距離を必要以上に大きく取っているため、寄生容量は大きな値となっている。
ＴＦＴは、一般に、半導体層としてアモルファスシリコン（ａ−Ｓｉ）を有している（例えば、特許文献１参照）。
【００１０】
【特許文献１】
特開８−５５９９７号公報
【００１１】
【発明が解決しようとする課題】
ＴＦＴを備えた液晶表示装置の表示特性を向上させる場合、開口率を高めることが考えられる。そのためには、ＴＦＴの半導体層を形成する部分の周辺のパターンを小さくすることが考えられる。
【００１２】
その場合、上述したように、必要以上に大きくとっている半導体層のエッジからゲート配線パターンのエッジまでの距離を低減させること、他の半導体層を半導体層と接続して、これら半導体層が形成される面積を低減させることが挙げられる。
【００１３】
しかしながら、この場合、バックライト光が直接あるいは間接的にＴＦＴの半導体層へ照射され、半導体層に電流キャリアが発生することになる。そのため、ＴＦＴの良好なオフ特性が得られず、表示性能の低下を招く。
【００１４】
この発明は以上の点に鑑みなされたもので、その目的は、薄膜トランジスタのオフ特性に優れ、表示性能の向上した液晶表示装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するため、この発明に係る液晶表示装置は、基板上に交差して配設された複数の信号配線および所定の幅を有した複数のゲート配線と、前記信号配線およびゲート配線の各交差部に設けられ、前記ゲート配線に重ねて形成された絶縁膜、前記ゲート配線に重なって前記絶縁膜上に配設された半導体層、前記絶縁膜および半導体層上に前記ゲート配線の一方の端縁を跨いで配設された第１配線、並びに前記第１配線に所定の隙間を置いて設けられ、前記ゲート配線の他方の端縁を跨いで配設された第２配線を有した薄膜トランジスタと、を備え、前記半導体層は、前記ゲート配線の一方の端縁を跨いで配設され、前記第１配線と絶縁膜との間に位置しているとともに、前記ゲート配線の延出方向において、前記第１配線以上の幅を有し、この第１配線の両側に延出した第１半導体層と、前記ゲート配線の他方の端縁を跨いで配設され、前記第２配線と絶縁膜との間に位置しているとともに、前記ゲート配線の延出方向において、前記第２配線以上の幅を有し、この第２配線の両側に延出した第２半導体層と、前記第１半導体層および第２半導体層の間で前記ゲート配線と重なった領域内に設けられ、チャネルを形成した第３半導体層と、を有し、前記第３半導体層は少なくとも前記第２半導体層と接続され、この第２半導体層は、前記ゲート配線の外側に位置しているとともに前記第２配線から外れた非重畳領域を有し、前記非重畳領域と前記第３半導体層とは前記第２配線で区切られていることを特徴としている。
【００１６】
上記のように構成された液晶表示装置によれば、少なくとも第２半導体層および第３半導体層は一体に形成されているため、ゲート配線の幅を狭く形成でき、画素の開口率の向上を図ることができる。上記のように、ゲート配線を形成する場合であっても、従来半導体層の有する絶縁強化用の機能を無くさずにゲート配線と、第１配線および第２配線間の寄生容量を低く抑えることが可能であり、液晶表示装置の表示特性を向上させることができる。第２半導体層の非重畳領域に光が照射され、電流キャリアが発生する場合でも、この非重畳領域と第３半導体層は第２配線で区切られているため、電流キャリアは第３半導体層に流れ込むことはない。このため、薄膜トランジスタのオフ特性に与える影響を抑制することができる。上記のことから、薄膜トランジスタのオフ特性に優れ、表示性能の向上した液晶表示装置を提供できる。
【００１７】
【発明の実施の形態】
以下、図面を参照しながらこの発明の実施の形態に係る液晶表示装置について詳細に説明する。
図１に示すように、液晶表示装置は、アレイ基板１と、このアレイ基板に所定の隙間を保持して対向配置された対向基板２と、アレイ基板および対向基板の間に狭持された液晶層３と、を備えている。アレイ基板１および対向基板２は、これら両基板の周縁部に配置されたシール材４により互いに接合されている。アレイ基板１の外面側には、バックライト５が配置されている。このバックライト５は、アレイ基板１に対向配置された導光板６と、この導光板の一側縁に対向配置された光源７および反射板８とを有している。
【００１８】
図２に示すように、アレイ基板はガラス基板を備え、このガラス基板上には、列方向に延びた複数の信号配線１１と、行方向に延びた複数のゲート配線１２とがマトリクス状に配設されている。信号配線１１およびゲート配線１２の各交差部にはスイッチング素子としてＴＦＴ１３が設けられている。
【００１９】
次にＴＦＴ１３の一層詳しい構成を説明する。図２、図３、および図４に示すように、絶縁性を示す透明基板としてガラス基板２０上には、所定の幅を有したゲート配線１２が形成され、ゲート配線およびガラス基板上にはゲート絶縁膜２３が成膜されている。ゲート絶縁膜２３上には、ゲート配線１２と重なった半導体層２４が形成されている。
【００２０】
ゲート絶縁膜２３および半導体層２４上には、第１配線として列方向に延びたドレイン配線２６が配設されている。また、ゲート絶縁膜２３および半導体層２４上には、信号配線１１の一部を延在し、列方向に延びた第２配線としてソース配線２７が配設されている。これらドレイン配線２６およびソース配線２７は、所定の隙間を置いて設けられ、ゲート配線１２の端縁２１と、他の端縁２２とをそれぞれ跨いで配設されている。本実施の形態において、ドレイン配線２６およびソース配線２７は、同一の導電材料により形成されている。
【００２１】
半導体層２４は、第１半導体層３１、第２半導体層３２、および第３半導体層３３を有している。第１半導体層３１は、ゲート配線１２の端縁２１を跨いで配設され、ドレイン配線２６とゲート絶縁膜２３との間に位置している。第１半導体層３１は、一部はゲート配線に重なっているとともに、他の部はこの端縁からゲート配線の外側まで延出している。また、第１半導体層３１は端縁２１に沿って延び、所定の幅ｗ１を有している。
【００２２】
第２半導体層３２は、ゲート配線１２の他方の端縁２２を跨いで配設され、ソース配線２７と、ゲート絶縁膜２３との間に位置している。第２半導体層３２は、一部はゲート配線に重なっているとともに、他の部はこの端縁からゲート配線の外側まで延出している。また、第２半導体層３２は端縁２２に沿って延び、所定の幅ｗ２を有している。
【００２３】
第３半導体層３３は、ＴＦＴ１３のチャネルとして機能し、第１、第２半導体層３１、３２間に位置し、ゲート配線１２と重なった領域内に設けられている。これら第１半導体層３１、第２半導体層３２、および第３半導体層３３は、同一の半導体層により一体に連続して形成されている。
【００２４】
次に、ドレイン配線２６およびソース配線２７について説明する。ドレイン配線２６およびソース配線２７はチャネルを形成した第３半導体層３３と、それぞれ対応する絶縁強化用の第１、第２半導体層３１、３２と、に接続されている。
【００２５】
ゲート配線１２と重なった領域内において、ドレイン配線２６およびソース配線２７は、半導体層２４の周縁から外れて位置した非重畳領域ｒ１、ｒ２をそれぞれ有している。これら非重畳領域ｒ１、ｒ２は、半導体層２４と重なって位置しておらず、この半導体層に直接接続されないように位置している。そして、非重畳領域ｒ１、ｒ２は、ドレイン配線２６およびソース配線２７が半導体層２４と交差した個所に位置している。この実施の形態において、非重畳領域ｒ１、ｒ２は、半導体層２４から外れて、この半導体層両側の２個所にそれぞれ設けられている。
【００２６】
ゲート配線１２の延出方向において、ドレイン配線２６およびソース配線２７は所定の幅ｗ３、ｗ４をそれぞれ有している。そして、ゲート配線１２の延出方向において、第１半導体層３１はドレイン配線２６以上の幅を有し（ｗ１≧ｗ３）、このドレイン配線の両側に延出している。また、ゲート配線１２の延出方向において、第２半導体層３２はソース配線２７以上の幅を有し（ｗ２≧ｗ４）、このソース配線の両側に延出している。
【００２７】
ゲート配線１２の外側において、第１半導体層３１は、ドレイン配線２６から外れて位置した非重畳領域ｒ３を有している。ゲート配線１２の外側において、第２半導体層３２は、ソース配線２７から外れて位置した非重畳領域ｒ４を有している。この実施の形態において、非重畳領域ｒ３は、ドレイン配線２６両側の２個所に設けられ、非重畳領域ｒ４は、ソース配線２７両側の２個所に設けられている。
【００２８】
なお、ドレイン配線２６は、このドレイン配線およびソース配線２７と重ならずに位置した第３半導体層３３と、非重畳領域ｒ３とを区切っている。ソース配線２７は、このソース配線およびドレイン配線２６と重ならずに位置した第３半導体層３３と非重畳領域ｒ４とを区切っている。
【００２９】
２本の信号配線１１および２本のゲート配線１２で囲まれた領域内には、画素電極１４が形成されている。ソース配線２７および画素電極１４は、コンタクト２９により接続され、導通状態に維持されている。信号配線１１とゲート配線１２の間に位置し、信号配線がゲート配線を跨ぐ部分には、半導体層２４と同一材料により他の半導体層２５が設けられている。この他の半導体層２５は、信号配線１１およびゲート配線１２間の絶縁強化のために用いられている。本実施の形態において、半導体層２４および他の半導体層２５はアモルファスシリコンで形成されている。
【００３０】
このように構成された、第１の実施の形態に係る液晶表示装置によれば、半導体層２４を構成する第１ないし第３半導体層３１〜３３は一体に連続して形成されている。このように、各半導体層間のスペースを開けずに形成することにより、半導体層２４の幅は短縮される。そのため、必要以上にとっていた第１半導体層３１のエッジからゲート配線１２の端縁２１までの距離、または第２半導体層３２のエッジからゲート配線の他の端縁２２までの距離を最適な距離まで短縮できる。また、第１ないし第３半導体層３１〜３３を一体に形成することにより、ゲート配線１２の幅を狭くすることができる。そして、上記のように、省スペース化されたゲート配線１２および半導体層２４により、画素の開口率を向上させることができる。
【００３１】
ゲート配線１２の幅を狭く形成する場合であっても、従来半導体層の有する層間絶縁強化の機能を無くすことなく、ゲート配線を形成することができる。このため、ゲート配線１２と、ドレイン配線２６およびソース配線２７間の寄生容量を低く抑えることが可能であり、液晶表示装置の表示特性を向上させることができる。
【００３２】
ドレイン配線２６およびソース配線２７は、それぞれ非重畳領域ｒ１、ｒ２を有している。ゲート配線１２から外れて位置した第１半導体層３１および第２半導体層３２にバックライト５の光が照射され、電流キャリアが発生する場合、非重畳領域ｒ１、ｒ２により、第３半導体層３３への電流キャリアの流れ込みを抑制することができる。このため、ゲート配線１２から外れて位置した第１半導体層３１に発生する電流キャリアはドレイン配線２６に流れ込み、ゲート配線１２から外れて位置した第２半導体層３２に発生する電流キャリアはソース配線２７に流れ込む。これにより、ＴＦＴ１３のオフ特性に与える影響を抑制することができる。上記のことから、ＴＦＴ１３のオフ特性に優れ、表示性能の向上した液晶表示装置を得ることができる。
【００３３】
次に、この発明の第２の実施の形態に係る液晶表示装置について説明する。図５に示すように、アレイ基板はガラス基板を備え、このガラス基板上には、ゲート配線１２と、ゲート絶縁膜と、第１半導体層３１、第２半導体層３２、および第３半導体層３３を有した半導体層２４とが形成されている。ゲート絶縁膜、第１半導体層３１および第３半導体層３３上には、ゲート配線１２の一方の端縁２１を跨いで第１配線としてドレイン配線２６が配設されている。
【００３４】
ゲート絶縁膜、第２半導体層３２、および第３半導体層３３上には、ゲート配線１２の他方の端縁２２を跨いで第２配線としてソース配線２７が配設されている。ドレイン配線２６は、第１半導体層３１および第３半導体層３３と接続され、ソース配線２７は、第２半導体層３２および第３半導体層と接続されている。
【００３５】
第１半導体層３１は、ゲート配線１２の一方の端縁２１を跨いで配設され、ドレイン配線２６とゲート絶縁膜２３との間に位置している。第１半導体層３１は、一部はゲート配線１２に重なっているとともに、他の部はこの端縁からゲート配線の外側まで延出している。第２半導体層３２は、ゲート配線１２の他方の端縁２２を跨いで配設され、ソース配線２７とゲート絶縁膜２３との間に位置している。第２半導体層３２は、一部はゲート配線１２に重なっているとともに、他の部はこの端縁からゲート配線の外側まで延出している。第３半導体層３３は、ＴＦＴ１３のチャネルとして機能し、第１、第２半導体層３１、３２間に位置し、ゲート配線１２と重なった領域内に設けられている。
【００３６】
第１ないし第３半導体層３１〜３３は、同一の半導体層により形成され、第２半導体層３２および第３半導体層３３は、一体に形成されている。第１半導体層３１と第３半導体層３３は所定の隙間を置いて配設されている。
【００３７】
次いで、ドレイン配線２６、およびソース配線２７について説明する。ゲート配線１２と重なった領域において、ドレイン配線２６は、第１半導体層３１および第３半導体層３３の周縁から外れて位置した非重畳領域ｒ１を有している。そして、非重畳領域ｒ１は、ドレイン配線２６が第１半導体層３１、および第３半導体層３３と交差した個所に位置している。上記のように、ドレイン配線２６およびソース配線２７はチャネルを形成した第３半導体層３３と、それぞれ対応する絶縁強化用の第１、第２半導体層３１、３２と、に接続されている。
【００３８】
ゲート配線１２と重なった領域において、ソース配線２７は、２又に分岐してＵ字形に形成され、第１分岐部２７ａ、およびこの第１分岐部に所定の隙間を置いて配置された第２分岐部２７ｂを有している。ここで、ドレイン配線２６は、第１分岐部２７ａおよび第２分岐部２７ｂの間に設けられている。第１分岐部２７ａおよび第２分岐部２７ｂは、第３半導体層３３の周縁から外れて位置した非重畳領域ｒ２を有している。この非重畳領域ｒ２は、ソース配線２７が第３半導体層３３と交差した個所に位置している。この実施の形態において、非重畳領域ｒ２は、第１分岐部２７ａおよび第２分岐部２７ｂが第３半導体層３３と交差した２個所に位置している。
【００３９】
ゲート配線１２の延出方向において、第１半導体層３１は、ドレイン配線２６以上の幅を有し（ｗ１≧ｗ３）、このドレイン配線の両側に延出している。また、ゲート配線１２の延出方向において、第２半導体層３２は、ソース配線２７以上の幅を有し（ｗ２≧ｗ４）、このソース配線の両側に延出している。第１半導体層３１および第２半導体層３２は、非重畳領域ｒ３および非重畳領域ｒ４をそれぞれ有している。この実施の形態において、非重畳領域ｒ３は、ドレイン配線２６両側の２個所に設けられ、非重畳領域ｒ４は、ソース配線２７両側の２個所に設けられている。なお、ソース配線２７は、このソース配線と重ならずに位置した第３半導体層３３と非重畳領域ｒ４とを区切っている。
【００４０】
このように構成された、第２の実施の形態に係る液晶表示装置によれば、第２半導体層３２および第３半導体層３３は一体に形成されるため、ゲート配線１２および半導体層２４を省スペース化することができ、画素の開口率の向上を図ることができる。第１半導体層３１は、第３半導体層３３に隙間を置いて配置され、従来の技術を踏襲しているが、第３半導体層がある一定のチャネル幅を超える場合、ゲート配線１２およびドレイン配線２６間の寄生容量の値を、上述した実施の形態のそれよりも低く抑えることができる。このため、液晶表示装置の表示特性を向上させることができる。上記のように構成された場合でも、ゲート配線１２と、ドレイン配線２６およびソース配線２７間の寄生容量を低く抑えることが可能であり、液晶表示装置の表示特性を向上させることができる。
【００４１】
ドレイン配線２６およびソース配線２７は、それぞれ非重畳領域ｒ１、ｒ２を有している。ゲート配線１２から外れて位置した第２半導体層３２にバックライト５の光が照射され、電流キャリアが発生する場合、非重畳領域ｒ２により、第２半導体層３２と一体に形成された第３半導体層３３への電流キャリアの流れ込みを抑制することができる。このため、電流キャリアは、第３半導体層３３に流れ込むことなくソース配線２７に流れ込む。これにより、ＴＦＴ１３のオフ特性に与える影響を抑制することができる。上記のことから、ＴＦＴ１３のオフ特性に優れ、表示性能の向上した液晶表示装置を得ることができる。
【００４２】
次に、この発明の第３および第４の実施の形態に係る液晶表示装置について説明する。
図６に示すように、ドレイン配線２６およびソース配線２７は、上述した非重畳領域を設けていない。ゲート配線１２と重なった領域内において、ドレイン配線２６およびソース配線２７は半導体層２４から外れて位置しておらず、第３半導体層３３の両側の端縁に重なってそれぞれ設けられている。ゲート配線１２の外側において、第１、第２半導体層３１、３２は、ドレイン配線２６およびソース配線２７から外れて位置した非重畳領域ｒ３、ｒ４を有している。そして、ドレイン配線２６およびソース配線２７は、これら配線と重ならずに位置した第３半導体層３３の所定領域と、非重畳領域ｒ３、ｒ４とを区切っている。
【００４３】
図７に示すように、ソース配線２７は、非重畳領域を設けていない。ゲート配線１２と重なった領域内において、ソース配線２７は半導体層２４から外れて位置しておらず、第３半導体層３３の両側の端縁に重なって設けられている。ゲート配線１２の外側において、第２半導体層３２は、ソース配線２７と重ならずに位置した非重畳領域ｒ４を有している。そして、ソース配線２７は、このソース配線と重ならずに位置した第３半導体層３３の所定領域と、非重畳領域ｒ４とを区切っている。
【００４４】
このように構成された、第３および第４の実施の形態に係る液晶表示装置によれば、第３半導体層３３と接続された第１半導体層３１および第２半導体層３２の非重畳領域ｒ３、ｒ４と、ドレイン配線２６およびソース配線２７と重ならずに位置した第３半導体層３３の所定領域とは、ドレイン配線およびソース配線で区切られている。上記のように構成することにより、ドレイン配線２６およびソース配線２７が非重畳領域を設けていない場合であってもチャネルを形成した第３半導体層３３への電流キャリアの流れ込みを抑制することができる。これにより、ＴＦＴ１３のオフ特性に与える影響を抑制することができ、表示性能の向上した液晶表示装置を得ることができる。
【００４５】
第３および第４の実施の形態において、画素の開口率の向上を図ることができ、ゲート配線１２と、ドレイン配線２６およびソース配線２７との間の寄生容量を低く抑えられることはいうまでもない。
第２ないし第４の実施の形態において、他の構成は上述した実施の形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略した。なお、第１および第２の実施の形態において、ドレイン配線２６およびソース配線２７が非重畳領域ｒ３および非重畳領域ｒ４と、第３半導体層３３とを区切った効果は、上述した第３および第４の実施の形態と同様である。
【００４６】
その他、この発明は、上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、半導体層２４と、ドレイン配線２６およびソース配線２７とは、それぞれ接続されているが、これらはｎ^＋ａ−Ｓｉ膜を介して接続される。上述した説明ではｎ^＋ａ−Ｓｉ膜の記載を省略したが、ａ−Ｓｉからなる半導体層で構成されたＴＦＴ１３において、このｎ^＋ａ−Ｓｉ膜は必須の層である。上述した実施の形態において、ドレイン配線２６を第１配線、ソース配線２７を第２配線としたが、第１配線および第２配線のいずれか一方がドレイン配線、他方がソース配線であればよい。
【００４７】
【発明の効果】
以上のように、本発明によれば、薄膜トランジスタのオフ特性に優れ、表示性能の向上した液晶表示装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る液晶表示装置の断面図。
【図２】図１に示したアレイ基板の一部を拡大して示す平面図。
【図３】図２に示した薄膜トランジスタを拡大して示す平面図。
【図４】図３に示した薄膜トランジスタのＡ１−Ａ２断面図。
【図５】本発明の第２の実施の形態に係る薄膜トランジスタの断面図。
【図６】本発明の第３の実施の形態に係る薄膜トランジスタの断面図。
【図７】本発明の第４の実施の形態に係る薄膜トランジスタの断面図。
【符号の説明】
１…アレイ基板，２…対向基板，３…液晶層，５…バックライト，１１…信号配線，１２…ゲート配線，１３…薄膜トランジスタ，１４…画素電極，２０…基板，２１、２２…端縁，２３…ゲート絶縁膜，２４、２５…半導体層，２６…ドレイン配線，２７…ソース配線，２７ａ…第１分岐部，２７ｂ…第２分岐部，３１…第１半導体層，３２…第２半導体層，３３…第３半導体層，ｗ１〜ｗ４…幅，ｒ１〜ｒ４…非重畳領域

Claims

基板上に交差して配設された複数の信号配線および所定の幅を有した複数のゲート配線と、前記信号配線およびゲート配線の各交差部に設けられ、前記ゲート配線に重ねて形成された絶縁膜、前記ゲート配線に重なって前記絶縁膜上に配設された半導体層、前記絶縁膜および半導体層上に前記ゲート配線の一方の端縁を跨いで配設された第１配線、並びに前記第１配線に所定の隙間を置いて設けられ、前記ゲート配線の他方の端縁を跨いで配設された第２配線を有した薄膜トランジスタと、を備え、
前記半導体層は、前記ゲート配線の一方の端縁を跨いで配設され、前記第１配線と絶縁膜との間に位置しているとともに、前記ゲート配線の延出方向において、前記第１配線以上の幅を有し、この第１配線の両側に延出した第１半導体層と、前記ゲート配線の他方の端縁を跨いで配設され、前記第２配線と絶縁膜との間に位置しているとともに、前記ゲート配線の延出方向において、前記第２配線以上の幅を有し、この第２配線の両側に延出した第２半導体層と、前記第１半導体層および第２半導体層の間で前記ゲート配線と重なった領域内に設けられ、チャネルを形成した第３半導体層と、を有し、
前記第３半導体層は少なくとも前記第２半導体層と接続され、この第２半導体層は、前記ゲート配線の外側に位置しているとともに前記第２配線から外れた非重畳領域を有し、前記非重畳領域と前記第３半導体層とは前記第２配線で区切られていることを特徴とする液晶表示装置。
前記第２半導体層の非重畳領域は、前記第２配線両側の２個所に設けられていることを特徴とする請求項１に記載の液晶表示装置。
基板上に交差して配設された複数の信号配線および所定の幅を有した複数のゲート配線と、前記信号配線およびゲート配線の各交差部に設けられ、前記ゲート配線に重ねて形成された絶縁膜、前記ゲート配線に重なって前記絶縁膜上に配設された半導体層、前記絶縁膜および半導体層上に前記ゲート配線の一方の端縁を跨いで配設された第１配線、並びに前記第１配線に所定の隙間を置いて設けられ、前記ゲート配線の他方の端縁を跨いで配設された第２配線を有した薄膜トランジスタと、を備え、
前記半導体層は、前記ゲート配線の一方の端縁を跨いで配設され、前記第１配線と絶縁膜との間に位置しているとともに、前記ゲート配線の延出方向において、前記第１配線以上の幅を有し、この第１配線の両側に延出した第１半導体層と、前記ゲート配線の他方の端縁を跨いで配設され、前記第２配線と絶縁膜との間に位置しているとともに、前記ゲート配線の延出方向において、前記第２配線以上の幅を有し、この第２配線の両側に延出した第２半導体層と、前記第１半導体層および第２半導体層の間で前記ゲート配線と重なった領域内に設けられ、チャネルを形成した第３半導体層と、を有し、前記第１半導体層、第２半導体層、および第３半導体層は一体に連続して形成され、
前記第１半導体層および第２半導体層は、前記ゲート配線の外側に位置しているとともに前記第１配線および第２配線から外れた非重畳領域をそれぞれ有し、前記第１半導体層の非重畳領域は前記第１配線両側の２個所に設けられ、前記第２半導体層の非重畳領域は前記第２配線両側の２個所に設けられ、
前記ゲート配線と重なった領域内において、前記第１配線および第２配線は、前記半導体層から外れて位置した他の非重畳領域をそれぞれ有していることを特徴とする液晶表示装置。
基板上に交差して配設された複数の信号配線および所定の幅を有した複数のゲート配線と、前記信号配線およびゲート配線の各交差部に設けられ、前記ゲート配線に重ねて形成された絶縁膜、前記ゲート配線に重なって前記絶縁膜上に配設された半導体層、前記絶縁膜および半導体層上に前記ゲート配線の一方の端縁を跨いで配設された第１配線、並びに前記第１配線に所定の隙間を置いて設けられ、前記ゲート配線の他方の端縁を跨いで配設された第２配線を有した薄膜トランジスタと、を備え、
前記半導体層は、前記ゲート配線の一方の端縁を跨いで配設され、前記第１配線と絶縁膜との間に位置しているとともに、前記ゲート配線の延出方向において、前記第１配線以上の幅を有し、この第１配線の両側に延出した第１半導体層と、前記ゲート配線の他方の端縁を跨いで配設され、前記第２配線と絶縁膜との間に位置しているとともに、前記ゲート配線の延出方向において、前記第２配線以上の幅を有し、この第２配線の両側に延出した第２半導体層と、前記第１半導体層および第２半導体層の間で前記ゲート配線と重なった領域内に設けられ、チャネルを形成した第３半導体層と、を有し、前記第２半導体層および第３半導体層は一体に形成され、
前記第２半導体層は、前記ゲート配線の外側に位置しているとともに前記第２配線から外れた非重畳領域を有し、前記非重畳領域は前記第２配線両側の２個所に設けられ、
前記ゲート配線と重なった領域内において、前記第２配線は、前記半導体層から外れて位置した他の非重畳領域を有していることを特徴とする液晶表示装置。
前記第２配線は、前記ゲート配線と重なった領域内において２又に分岐され所定の隙間を置いて配置された第１分岐部および第２分岐部を有し、
前記第１配線は、前記第１分岐部および第２分岐部の間に設けられていることを特徴とする請求項１、２、および４のいずれか１項に記載の液晶表示装置。
前記他の非重畳領域は、前記半導体層から外れて２個所に設けられていることを特徴とする請求項３または４に記載の液晶表示装置。