KR100850288B1 - 액정표시장치 및 그 제조 방법 - Google Patents

액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100850288B1
KR100850288B1 KR1020060040991A KR20060040991A KR100850288B1 KR 100850288 B1 KR100850288 B1 KR 100850288B1 KR 1020060040991 A KR1020060040991 A KR 1020060040991A KR 20060040991 A KR20060040991 A KR 20060040991A KR 100850288 B1 KR100850288 B1 KR 100850288B1
Authority
KR
South Korea
Prior art keywords
source wiring
electrode
liquid crystal
electric field
insulating film
Prior art date
Application number
KR1020060040991A
Other languages
English (en)
Other versions
KR20060116711A (ko
Inventor
신고 나가노
유이치 마수타니
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20060116711A publication Critical patent/KR20060116711A/ko
Application granted granted Critical
Publication of KR100850288B1 publication Critical patent/KR100850288B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Abstract

소스 배선(2)으로부터의 누설 전계에 의한 액정(300)의 배향의 흐트러짐을 저감함과 동시에, 개구율이 크고, 제조 공정을 늘리지 않고, 소스 배선(2)과 대향 전극(6)과의 단락을 쉽게 일으키지 않는 액정표시장치 및 그 제조 방법을 얻는다. 소스 배선(2)보다 하층에 게이트 절연막(8)을 통해, 소스 배선(2)을 따라 배치된 제1의 전극 패턴(11)과, 소스 배선(2)보다 상층에 층간 절연막(9)을 통해, 소스 배선(2)을 따라, 상기 소스 배선(2)에 실질적으로 겹치지 않는 위치에 배치된 제2의 전극 패턴(12)에 의하여, 소스 배선(2)으로부터의 누설 전계를 상하층에 배치된 전극 패턴(11, 12)에 의해 효과적으로 차폐한다. 또한 제1의 전극 패턴(11)은 게이트 배선(1)과, 제2의 전극 패턴(12)은 대향 전극(6)과 동일층의 도전막으로 형성한다.
소스 배선, 게이트 절연막, 전극 패턴, 대향 전극, 도전막

Description

액정표시장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THRERFOR}
도 1은 본 발명의 실시예 1을 나타내는 액정표시장치의 화소부를 나타내는 평면도와 소스 배선 근방의 C-C단면도.
도 2는 본 발명의 실시예 1을 나타내는 액정표시장치의 제조 프로세스 플로우.
도 3은 본 발명의 실시예 2를 나타내는 액정표시장치의 화소부를 나타내는 평면도와 소스 배선 근방의 D-D단면도.
도 4는 본 발명의 실시예 3을 나타내는 액정표시장치의 화소부를 나타내는 평면도와 소스 배선 근방의 E-E단면도.
도 5는 본 발명의 실시예 4를 나타내는 액정표시장치의 화소부를 나타내는 평면도와 소스 배선 근방의 F-F단면도.
도 6은 본 발명의 실시예 5를 나타내는 액정표시장치의 화소부를 나타내는 평면도와 소스 배선 근방의 G-G단면도.
도 7은 본 발명의 실시예 6을 나타내는 액정표시장치의 화소부를 나타내는 평면도와 소스 배선 근방의 H-H단면도.
도 8은 본 발명의 실시예 7을 나타내는 액정표시장치의 화소부를 나타내는 평면도와 소스 배선 근방의 J-J단면도.
도 9는 종래의 IPS방식의 액정표시장치의 화소부를 나타내는 평면도와 소스 배선 근방의 A-A단면도.
도 10은 종래의 IPS방식의 그 외의 액정표시장치의 화소부를 나타내는 평면도와 소스 배선 근방의 B-B단면도이다.
[도면의 주요부분에 대한 부호의 설명]
1 : 게이트 배선 2 : 소스 배선
3 : 공통 배선 4 : 드레인 전극
5 : 화소 전극 6 : 대향 전극
7 : 반도체막 8 : 게이트 절연막
9 : 층간 절연막 10 : 콘택홀
11 : 제1전계 차폐전극 12 : 제2전계 차폐전극
90 : 콘택막 91 : 소스 전극
92 : 투명절연성 기판 100 : TFT어레이 기판
200 : 대향기판 300 : 액정
[기술분야]
본 발명은, 횡방향전계(In-Plane-Switching, 이하 IPS로 기재)방식의 액티브 매트릭스형의 액정표시장치 및 그 제조 방법에 관한 것이다.
[배경기술]
최근, 액티브 매트릭스형의 액정표시장치에 있어서, 액정에 인가하는 전계의 방향을 기판에 대하여 평행한 방향으로 하는 IPS방식이, 주로 초광야 시각을 얻는 방법으로서 이용되고 있다. 이 방식을 채용하면, 시각방향을 변화시켰을 때의 콘트라스트의 변화, 계조 레벨의 반전이 거의 없어지는 것을 확실하게 하고 있다(예를 들면 특허문헌 1참조).
도 9(a)는, 종래의 일반적인 IPS방식의 액정표시장치의 화소부를 나타내는 평면도이며, 도 9(b)는, 그 A-A단면도이다. 액정표시장치는, TFT어레이 기판(100)과, 대향기판(200)과, 그 사이에 주입된 액정(300)등으로 구성된다. TFT 어레이 기판(100)은, 유리 기판 등의 투명절연성 기판(92)위에 형성된 복수개의 주사 신호 선인 게이트 배선(1)과, 저장용량을 형성하는 공통 배선(3)과, 이와 게이트 절연막(8)을 통해 교차하는 신호 전압을 공급하는 복수 개의 소스 배선(2)과, 소스 배선(2)과 평행하게 설치된 복수 개의 빗살 모양의 화소 전극(5)과, 화소 전극(5)과 평행하게 교대로 배치된 복수 개의 빗살 모양의 대향 전극(6)과, 박막트랜지스터(Thin Film Transistor, 이하 TFT로 기재)로 이루어지는 스위칭 소자를 형성하는 반도체막(7), 드레인 전극(4), 소스 전극(91)과, 층간 절연막(9)등으로 구성된다.
스위칭 소자가 OFF이고, 화소 전극(5)과 대향 전극(6) 사이에 액정(300)을 구동하는 전압이 저장용량에 의해 유지된 상태에 있어서, 소스 배선(2)에 다른 화소의 서로 다른 신호 전압이 인가되면, 그 전압에 의해 소스 배선(2)으로부터 누설 전계가 발생하여, 소스 배선(2)근방의 액정(300)의 배향상태를 바꾸어버린다. 이 때문에, 소스 배선(2)방향에 크로스 토크 등의 표시 불량을 야기하고 있었다. 이 종래예에서는, 액정(300)의 배향이 흐트러진 영역의 표시로의 영향을 저감하고, 소스 배선(2)에 인접하는 대향 전극(6)이 전계 차폐전극으로서도 기능하도록, 소스 배선(2)에 인접하는 대향 전극(6)의 폭은 다른 부분의 대향 전극(6)보다 넓게 형성하고 있다. 결과적으로, 소스 배선(2)근방의 광투과에 기여하지 않는 영역의 폭 L1이 넓어져, 화소 개구율이 낮아진다는 문제점이 있었다.
이러한 문제점을 해결하기 위해서, 도 10(a), (b)에 나타내는 구조가 제안되어 있다. 도 10(a)는, 종래의 IPS방식의 액정표시장치의 화소부를 나타내는 평면도이고, 도 10(b)은, 그 B-B단면도이다. 이 구조에서는, 화소 전극(5)과 대향 전극(6)은 층간 절연막(9)위에 형성되어 있다. 게이트 절연막(8)과 층간 절연막(9)을 동일 공정으로 에칭하는 것으로, 공통 배선(3)과 대향 전극(6) 및 드레인 전극(4)과 화소 전극(5)의 전기 접속을 행하는 콘택홀(10)이 형성되어 있다. 대향 전극(6)은 소스 배선(2)을 덮어, 양자가 겹치도록 배치되어 있다.
이러한 구성에서는, 소스 배선(2)에 인접하는 대향 전극(6)이 전계 차폐전극으로서도 기능하고, 소스 배선(2)으로부터 발생하는 누설 전계를 효과적으로 차폐하므로, 액정(300)의 배향상태의 흐트러짐을 저감할 수 있다. 이 때문에, 빛의 투과를 제한하는 폭 L2를 좁게 할 수 있고, 화소 개구율을 크게 할 수 있다(예를 들면 특허문헌 2참조).
[특허문헌 1] 일본국 공개특허공보 특개평8-254712호
[특허문헌 2] 일본국 공개특허공보 특개2003-307741호
[발명의 개시]
그러나, 도 10에 도시되는 구조에서는, 소스 배선(2)과 대향 전극(6)이 겹치는 구성을 취하므로, 층간 절연막(9)의 결함 등에 의해, 소스 배선(2)과 대향 전극(6)과의 단락이 발생하기 쉽다는 문제가 있었다.
이 단락 방지를 위해, 층간 절연막(9)을 여러 번에 나누어 성막하는 등, 제조 공정의 추가를 행함으로써 단락을 대폭 저감하는 것이 가능하지만, 제조 공정의 증가를 초래하는 문제점이 있었다.
본 발명은, 이러한 문제점을 해결하기 위한 것으로서, 소스 배선(2)으로부터의 누설 전계를 효율적으로 차폐하는 것으로 액정배향의 흐트러짐을 저감함과 동시에, 화소 개구율을 크게 할 수 있고, 제조 공정을 늘리지 않고, 소스 배선(2)과 대향 전극(6)과의 단락이 쉽게 발생하지 않는 액정표시장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
본 발명에 따른 액정표시장치는, 소스 배선보다 하층에 제1의 절연막을 통해 소스 배선을 따라 제1의 전극 패턴을 배치하고, 소스 배선보다 상층에 제2의 절연막을 통해 소스 배선을 따라 제2의 전극 패턴을 소스 배선과 실질적으로 겹치지 않는 위치에 배치하여, 소스 배선으로부터의 누설 전계를 상하층에 배치된 전극 패턴에 의해 효과적으로 차폐하는 것을 특징으로 한 것이다.
[발명을 실시하기 위한 최선의 형태]
실시예 1
도 1(a), (b)에 실시예 1에 따른 어레이 기판의 화소부의 평면도 및 소스 배선 근방의 C-C단면도를 나타낸다. 소스 배선(2)을 따라 제1의 전극 패턴을 나타내는 제1전계 차폐전극(11)과, 제2의 전극 패턴을 나타내는 제2전계 차폐전극(12)이 설치된다. 도면 중에서 그 외 동일번호는 종래예와 동일하다.
도 1(a)에 있어서, 유리 기판 등의 투명 절연성 기판 위에, 게이트 배선(1)과 공통 배선(3) 및 공통 배선(3)과 일체화된 제1전계 차폐전극(11)이 동일층의 도전막으로 형성되고, 그 상층에 제1의 절연막인 게이트 절연막(8)이 설치된다. 다음에 TFT를 형성하는 반도체막(7)의 형성후, 소스 배선(2), 소스 전극(91), 드레인 전극(4)이 형성되고, 그 상층에 제2의 절연막인 층간 절연막(9)이 설치된다. 그 후에 게이트 절연막(8)과 층간 절연막(9)을 동일 공정으로 에칭하는 것으로, 공통 배선(3)과 대향 전극(6) 및 드레인 전극(4)과 화소 전극(5)과의 전기 접속을 행하는 콘택홀(10)이 형성된다. 마지막에 화소 전극(5)과 대향 전극(6) 및 대향 전 극(6)과 일체화된 제2전계 차폐전극(12)이 동일층의 도전막으로 형성된다.
본 실시예에서는, 제1전계 차폐전극(11)은, 게이트 배선(1)과 소스 배선(2)의 교차부 및 그 근방을 제외한 소스 배선(2)을 따라, 소스 배선(2)의 폭 방향 전부에 겹치도록 배치된다. 제2전계 차폐전극(12)은, 소스 배선(2)을 따라 배치하고, 소스 배선(2)과 실질적으로 겹치지 않도록 배치된다.
여기에서 도 1(b)를 사용하여, 본 실시예에 대해서 더욱 자세하게 설명한다. 도 1(b)에 있어서, 제1전계 차폐전극(11)은 소스 배선(2)보다도 폭이 넓고, 게이트 절연막(8)을 통해 양자는 서로 겹치는 구성을 취한다. 제2전계 차폐전극(12)은 소스 배선(2)의 상층에 층간 절연막(9)을 통해 설치되고, 양자는 실질적으로 서로 겹치지 않는 구성을 취한다.
또한, 본 명세서에 있어서, 실질적으로 겹치지 않는다는 것은, 완전히 전체 부분에서 겹치지 않는 것만을 의미하는 것은 아니고, 발명의 효과를 손상시키지 않는 범위이면, 일부에 겹치는 부분이 있어도 되는 것을 의미하는 것이다.
본 구성으로 하는 것으로, 소스 배선(2)으로부터의 누설 전계 E의 일부는 제1전계 차폐전극(11)의 측으로 인입하게 되고, 제2전계 차폐전극(12)에서 차폐해야 할 누설 전계 E는 감소한다. 따라서 제2전계 차폐전극(12)의 폭을 작게 설계할 수 있고, 소스 배선(2)근방의 광투과에 기여하지 않는 영역을 작게 할 수 있다. 그 결과, 화소 개구율을 향상시킬 수 있다.
또한 제2전계 차폐전극(12)과 소스 배선(2)은 실질적으로 겹치지 않는 구성을 취하므로, 도 10의 종래예에서 염려되는, 층간 절연막(9)의 결손 등에 기인하는 소스 배선(2)과 제2전계 차폐전극(12)과의 단락은 거의 없으며, 제품 비율의 향상이 가능하게 된다.
또한 단락의 대책으로서 층간 절연막(9)을 복수층으로 나누어서 성막하는 등의 제조 공정을 추가도 필요가 없으며, 또한 높은 생산성을 기대할 수 있다.
한편, 게이트 절연막(8)은, 종래에 있어서도 게이트 배선(1)과 TFT를 형성하는 반도체막(7)과의 단락을 방지하기 위해서 후막화 또는 복수층으로 나누어 성막하는 등의 단락 방지책이 취해지고 있기 때문에, 소스 배선(2)과 제1전계 차폐전극(11)과의 단락의 발생은 거의 없다.
또한, 본 실시예에서는, 제1전계 차폐전극(11)은 공통 전극(3), 대향 전극(6) 및 제2전계 차폐전극(12)과 동 전위로 하고 있다. 제1전계 차폐전극(11)과 제2전계 차폐전극(12)은, 스위칭 소자가 OFF이고 액정을 구동하는 전압의 유지 기간 동안은, 일정한 전위로 하는 것이 바람직하다.
제1전계 차폐전극(11)으로부터 액정으로의 누설 전계는 게이트 절연막(8)과 층간 절연막(9)의 영향으로, 제2전계 차폐전극(12)에서의 누설 전계와는 다소 다른 강도가 된다. 따라서, 액정을 구동하는 누설 전계로서는, 제2전계 차폐전극(12)의 영향이 지배적이 되도록, 제1전계 차폐전극(11)의 소스 배선(2)에 대한 폭 방향의 먼 단 M1, M2는, 제2전계 차폐전극(12)의 소스 배선(2)에 대한 폭 방향의 먼 단 M3, M4보다도 폭 방향으로 돌출하지 않도록, 소스 배선(2)에 가까운 측에 배치하는 것이 바람직하다.
또한, 본 실시예에서는, 제1전계 차폐전극(11)은 게이트 배선(1)과 동일층의 도전막으로 형성되는 공통 배선(3)과 일체화되어서 구성되어 있으므로 제조 공정이 늘어나는 경우는 없다. 제2전계 차폐전극(12)도 화소 전극(5)과 동일층의 도전막 으로 형성되는 대향 전극(6)과 일체화되어서 구성되어 있으므로, 제조 공정이 늘어나는 경우는 없다.
또한 본 실시예에서는, 동일층으로 형성되는 화소 전극(5), 대향 전극(6), 제2전계 차폐전극(12)을 ITO등의 투명 도전막으로 형성하면, 광투과율을 더 향상할 수 있어, 실효적인 화소 개구율을 향상시키는 효과를 얻을 수 있다.
다음에 본 발명의 실시예 1에 따른 액정표시장치의 제조 프로세스 플로우에 대해서, 도 2를 사용하여 설명한다.
우선, 도 2(a)에 나타나 있는 바와 같이 절연성 기판 위에 Cr, Al, Ta, Ti, Mo, W,, Ni, Cu, Au, Ag등이나 그것들을 주성분으로 하는 합금, 또는 ITO등의 투명도전막, 또는 그것들의 다층막을 스퍼터링법이나 증착법 등에 의해 성막후, 사진제판과 미세가공기술에 의해, 게이트 전극(1), 공통 배선(3), 제1전계 차폐전극(11)을 형성한다.
다음에 도 2(b)에 나타나 있는 바와 같이 질화 실리콘, 산화 실리콘 등으로 이루어지는 게이트 절연막(8), 비정질 실리콘, 다결정 폴리실리콘 등으로 이루어지는 반도체막(7), P등의 불순물을 고농도로 도핑한 n형 비정질 실리콘, n형 다결정 실리콘 등으로 이루어지는 콘택막(90)을, 플라즈마 CVD, 상압 CVD, 감압 CVD법 등으로 성막한다. 또한, 게이트 절연막(8)은, 핀홀 등의 막 결손 발생에 의한 단락을 방지하기 위해, 여러번에 나누어서 성막하는 것이 바람직하다. 이어서, 사진제 판, 에칭에 의해, 콘택막(90) 및 반도체막(7)을 섬 모양으로 가공한다.
다음에 도 2(c)에 나타나 있는 바와 같이 Cr, Al, Ta, Ti, Mo, W, Ni, Cu, Au, Ag등이나 그것들을 주성분으로 하는 합금, 또는 ITO등의 투명 도전막, 또는 그것들의 다층막을 스퍼터링법이나 증착법 등에 의해 성막후, 사진제판과 미세가공기술에 의해, 소스 배선(2), 소스 전극(91), 드레인 전극(4)을 형성한다. 또한, TFT의 채널을 형성하는 부위의 콘택막(90)을 소스 전극(91), 드레인 전극(4) 또는 그것들을 형성할 때에 패터닝 처리된 포토레지스트를 마스크로서 에칭한다.
이어서, 도 2(d)에 나타나 있는 바와 같이 질화 실리콘, 산화 실리콘 등의 무기절연막 또는 유기수지 등으로 이루어지는 제2의 절연막인 층간 절연막(9)을 형성한다. 그 후에 사진제판과 에칭에 의해 콘택홀(10)을 형성한다.
마지막에, 도 2(e)에 나타나 있는 바와 같이, Cr, Al, Ta, Ti, Mo, W, Ni, Cu, Au, Ag등이나 그것들을 주성분으로 하는 합금, 또는 ITO등의 투명도전막, 또는 그것들의 다층막을 스퍼터링법이나 증착법 등에 의해 성막후, 사진제판과 미세가공기술에 의해, 화소 전극(5), 대향 전극(6), 제2전계 차폐전극(12)을 형성한다.
이상의 공정에 의해, 본 실시예에 있어서의 IPS방식의 액정표시장치를 구성하는 TFT어레이 기판을 제작할 수 있다.
이렇게 하여 제작된 TFT어레이 기판은, 그 후의 셀 공정에 있어서 배향막을 도포하고, 러빙 등의 방법을 사용하여 일정한 방향으로 배향 처리를 실시한다. 마찬가지로, TFT어레이 기판과 대향하는 대향기판에도 배향막을 도포하고, 러빙 등의 방법을 사용하여 일정한 방향으로 배향 처리를 실시한다. 이들의 TFT어레이 기판 과 대향기판을 서로의 배향막이 마주 향하도록, 소정의 간격을 갖고 겹치게 하고, 기판 테두리 부분을 씰재로 접착하여 양쪽 기판 사이에 액정을 주입하여 밀봉한다. 이렇게 하여 형성한 액정 셀의 양면에 편광판을 붙인 후, 구동회로를 접속, 마지막에 백라이트 유닛을 부착함으로써, 액정표시장치를 제작한다.
실시예 2
도 3(a), (b)에 실시예 2에 따른 액정표시장치의 화소부의 평면도 및 소스 배선 근방의 D-D단면도를 나타낸다. 실시예 1과 다른 것은, 제1전계 차폐전극(11)이 소스 배선(2)의 폭 방향의 전체 면에 있는 것이 아니고, 소스 배선(2)의 폭 방향의 일부인 변 부근에서만 겹쳐 있는 점이다. 기본적인 동작, 작용은 실시예 1과 같다.
실시예 1에 비교하면, 소스 배선(2)으로부터 액정으로의 누설 전계 E의 인입 효과는 마찬가지로 가지고 있고, 제1전계 차폐전극(11)은 소스 배선(2)과의 겹침 면적이 적으므로, 소스 배선(2)과의 단락을 더 저감할 수 있을 뿐 아니라, 소스 배선(2)의 기생 용량을 실시예 1보다 억제할 수 있다.
실시예 3
도 4(a), (b)에 실시예 3에 따른 액정표시장치의 화소부의 평면도 및 소스 배선 근방의 E-E단면도를 나타낸다. 실시예 1과 다른 것은, 제1전계 차폐전극(11)이 소스 배선(2)의 폭 방향의 전체 면에 있는 것이 아니고, 소스 배선(2)과는 겹치지 않도록 소스 배선(2)을 따라 배치되어 있는 점이다. 기본적인 동작, 작용은 실시예 1과 같다.
실시예 1 및 2에 비교하면, 소스 배선(2)으로부터 액정으로의 누설 전계 E의 인입 효과는 마찬가지로 가지고 있고, 제1전계 차폐전극(11)은 소스 배선(2)과 겹치지 않으므로 단락이 거의 없고, 소스 배선(2)의 기생 용량을 실시예 1 및 2보다 억제 할 수 있다.
실시예 4
도 5(a), (b)에 실시예 4에 따른 액정표시장치의 화소부의 평면도 및 소스 배선 근방의 F-F단면도를 나타낸다. 본 실시예에서는 제1전계 차폐전극(11)은 게이트 배선(1)과 일체화되어서 구성되고, 소스 배선(2)을 따라 소스 배선(2)의 폭 방향의 전부에 있어서 겹치도록 배치되어 있다. 또한, 제2전계 차폐전극(12)은 대향 전극(6)과 일체화되어서 구성되고, 소스 배선(2)을 따라 소스 배선(2)의 상층에 층간 절연막(9)을 통해 소스 배선(2)과 겹치지 않도록 배치되어 있다. 여기에서, 실시예 1과 다른 것은, 저장용량의 구성이 게이트 배선(1)과 화소 전극(5) 사이에 저장용량을 형성하는 CS온 게이트의 구성이며, 공통 배선(3)이 없는 점이다.
다음에 동작에 관하여 설명한다. 제1전계 차폐전극(11)은 게이트 전극(1)의 전위이며, 제2전계 차폐전극(12)은 대향 전극(6)의 전위이다. 여기에서, 제1전계 차폐전극(11)의 전위는 대향 전극(6)의 전위는 아니지만, 소스 배선(2)으로부터 액정으로의 누설 전계 E의 인입 효과는 실시예 1과 동일하다. 또한, 제2전계 차폐전극(12)이 설치되어 있기 때문에, 소스 배선(2)으로부터의 누설 전계 E를 차폐하는 효과는, 실시예 1과 거의 같다.
또한 제1전계 차폐전극(11)은 대향 전극(6)의 전위와 다르지만, 액정의 배향 상태에 주는 누설 전계의 영향은, 전체 화소에 있어서 일정한 같은 크기의 누설 전계이므로 크로스 토크 등의 표시 불량은 일으키지 않는다.
따라서, 화소 개구율을 향상시키고, 제품 비율의 높은 액정표시장치를 얻을 수 있다. 또한 CS온 게이트의 구성을 취하는 것으로 공통 배선(3)이 불필요하고, 그 부분을 표시 영역으로서 사용하는 것이 가능하게 되어, 이러한 화소 개구율의 향상을 실현할 수 있다.
또한, 본 실시예에서는 제1전계 차폐전극(11)을 인접화소의 게이트 배선(1)과 일체화한 구성을 설명했지만, 제1전계 차폐전극(11)을 자화소의 게이트 배선(1)과 일체화했을 경우에 있어서도 동일한 효과를 얻을 수 있다.
실시예 5
도 6(a), (b)에 발명의 실시예 5에 따른 액정표시장치의 화소부의 평면도 및 소스 배선 근방의 G-G단면도를 나타낸다. 실시예 4와 다른 것은, 제1전계 차폐전극(11)이 소스 배선(2)의 폭 방향의 전체 면에 있는 것이 아니고, 소스 배선(2)의 폭 방향의 일부인 변 부근에서만 겹쳐 있는 점이다.
실시예 4에 비교하면, 소스 배선(2)으로부터 액정으로의 누설 전계 E의 인입 효과는 마찬가지로 가지고 있고, 제1전계 차폐전극(11)은 소스 배선(2)과의 겹침 면적이 적으므로, 소스 배선(2)과의 단락을 더 저감 할 수 있을 뿐 아니라, 소스 배선(2)의 기생 용량을 실시예 4보다 억제할 수 있다.
실시예 6
도 7(a), (b)에 발명의 실시예 6에 따른 액정표시장치의 화소부의 평면도 및 소스 배선 근방의 H-H단면도를 나타낸다. 실시예 4와 다른 것은, 제1전계 차폐전극(11)이 소스 배선(2)의 폭 방향의 전체 면에 있는 것이 아니고, 소스 배선(2)과는 서로 겹치지 않도록 소스 배선(2)을 따라 배치되어 있는 점이다.
실시예 4 및 5에 비교하면, 소스 배선(2)으로부터 액정으로의 누설 전계 E의 인입 효과는 마찬가지로 가지고 있고, 제1전계 차폐전극(11)은 소스 배선(2)과 서로 겹치지 않으므로 단락이 거의 없고, 소스 배선(2)의 기생 용량을 실시예 4 및 5보다 억제 할 수 있다.
실시예 7
도 8(a)에 발명의 실시예 7에 따른 액정표시장치의 화소부의 평면도 및 소스 배선 근방의 J-J단면도를 나타낸다. 본 실시예에서는 제1전계 차폐전극(11)은 게이트 배선(1)과 일체화되어서 구성되고, 소스 배선(2)을 따라 소스 배선(2)의 폭 방향의 전체에 있어서 서로 겹치도록 배치되어 있다. 또한, 제2전계 차폐전극(12)은 대향 전극(6)과 일체화되어서 구성되고, 소스 배선(2)을 따라 소스 배선(2)의 상층에 층간 절연막(9)을 통해 소스 배선(2)과 실질적으로 겹치지 않도록 배치되어 있다.
실시예 4와 다른 것은, CS온 게이트의 구성이 아니고, 저장용량을 형성하는 공통 배선(3)이 별도 설치되어 있는 점이다. 기본적인 동작과 효과는 실시예 4와 같다.
이상의 실시예에서는, 제1전계 차폐전극(11)은 게이트 배선(1) 또는 공통 배선(3)과 일체화된 구성으로 하고, 또한 제2전계 차폐전극(12)은 대향 전극(6)과 일 체화된 구성으로 하여 동일층의 도전막으로 형성될 경우를 나타냈지만, 이들과는 각각 독립한 전극 패턴으로서 동일층의 도전막으로 형성해도 좋다. 또는, 별도의 층으로서 별도 형성해도 좋다.
본 발명에 의하면, 제조 공정을 증가하지 않고 화소 개구율이 높고, 소스 배선으로부터의 누설 전계의 영향에 의한 액정배향의 흐트러짐을 저감할 수 있는 액정표시장치 및 그 제조 방법을 제공할 수 있다.

Claims (12)

  1. 대향하여 배치된 한 쌍의 절연성 기판에 끼워진 액정층과,
    상기 절연성 기판의 한쪽의 기판 위에 형성된 복수의 게이트 배선과,
    상기 복수의 게이트 배선과 제1의 절연막을 통해 교차하여 형성된 복수의 소스 배선과,
    상기 복수의 게이트 배선과 상기 복수의 소스 배선과의 각 교차부에 형성된 스위칭 소자와,
    상기 스위칭 소자에 접속된 화소 전극과,
    상기 화소 전극과의 사이에서 상기 절연성 기판에 대략 평행한 방향으로 전계를 인가하기 위해 상기 화소 전극에 대향하여 형성된 대향 전극과,
    상기 소스 배선보다 하층에 상기 제1의 절연막을 통해, 상기 소스 배선을 따라 형성된 제1의 전극 패턴과,
    상기 소스 배선보다 상층에 제2의 절연막을 통해, 상기 소스 배선을 따라, 상기 소스 배선과 실질적으로 겹치지 않도록 형성된 제2의 전극 패턴과;
    상기 제1의 전극 패턴은, 상기 소스 배선을 따라, 상기 소스 배선의 폭 방향의 전체에 있어서 서로 겹치도록 형성되고,
    상기 제1 및 제2의 전극 패턴은, 상기 대향 전극의 전위이며,
    상기 제2의 전극 패턴은, 상기 대향 전극과 동일층의 도전막으로 형성된 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 대향하여 배치된 한 쌍의 절연성 기판에 끼워진 액정층과,
    상기 절연성 기판의 한쪽의 기판 위에 형성된 복수의 게이트 배선과,
    상기 복수의 게이트 배선과 제1의 절연막을 통해 교차하여 형성된 복수의 소스 배선과,
    상기 복수의 게이트 배선과 상기 복수의 소스 배선과의 각 교차부에 형성된 스위칭 소자와,
    상기 스위칭 소자에 접속된 화소 전극과,
    상기 화소 전극과의 사이에서 상기 절연성 기판에 대략 평행한 방향으로 전계를 인가하기 위해 상기 화소 전극에 대향하여 형성된 대향 전극과,
    상기 소스 배선보다 하층에 상기 제1의 절연막을 통해, 상기 소스 배선을 따라 형성된 제1의 전극 패턴과,
    상기 소스 배선보다 상층에 제2의 절연막을 통해, 상기 소스 배선을 따라, 상기 소스 배선과 실질적으로 겹치지 않도록 형성된 제2의 전극 패턴과;
    상기 제1의 전극 패턴은, 상기 소스 배선을 따라, 상기 소스 배선의 폭 방향의 일부에 있어서 서로 겹치도록 형성되고,
    상기 제1 및 제2의 전극 패턴은, 상기 대향 전극의 전위이고,
    상기 제2의 전극 패턴은, 상기 대향 전극과 동일층의 도전막으로 형성된 것을 특징으로 하는 액정표시장치.
  4. 삭제
  5. 제 1항 또는 제 3항에 있어서,
    상기 제1 및 제2의 전극 패턴은, 상기 소스 배선의 폭 방향의 양측에 형성된 것을 특징으로 하는 액정표시장치.
  6. 제 1항 또는 제 3항에 있어서,
    상기 제1의 전극 패턴은, 상기 게이트 배선과 동일층의 도전막으로 형성된 것을 특징으로 하는 액정표시장치.
  7. 삭제
  8. 삭제
  9. 제 1항 또는 제 3항에 있어서,
    상기 제1의 전극 패턴의 상기 소스 배선에 대한 폭 방향의 먼 단은, 제2의 전극 패턴의 소스 배선에 대한 폭 방향의 먼 단 보다도 폭 방향으로 돌출하지 않는 것으로 특징으로 하는 액정표시장치.
  10. 대향하여 배치된 한 쌍의 절연성 기판에 끼워진 액정층과,
    상기 절연성 기판의 한쪽의 기판 위에 형성된 복수의 게이트 배선과,
    상기 복수의 게이트 배선과 제1의 절연막을 통해 교차하여 형성된 복수의 소스 배선과,
    상기 복수의 게이트 배선과 상기 복수의 소스 배선과의 각 교차부에 형성된 스위칭 소자와,
    상기 스위칭 소자에 접속된 화소 전극과,
    상기 화소 전극과의 사이에서 상기 절연성 기판에 대략 평행한 방향으로 전계를 인가하기 위해 상기 화소 전극에 대향하여 형성된 대향 전극을 구비한 액정표시장치의 제조 방법으로서,
    상기 소스 배선보다 하층에 상기 제1의 절연막을 통해, 상기 소스 배선을 따라, 상기 소스 배선의 폭 방향의 적어도 일부에 있어서 겹쳐지고, 상기 대향 전극과 동 전위가 되도록 제1의 전극 패턴을 형성하는 공정과.
    상기 소스 배선보다 상층에 제2의 절연막을 통해, 상기 소스 배선을 따라, 상기 소스 배선과 실질적으로 서로 겹치지 않고, 상기 대향 전극과 동 전위가 되도록 상기 대향 전극과 동일층의 도전막으로 제2의 전극 패턴을 형성하는 공정;을 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  11. 제 10항에 있어서,
    상기 제1의 전극 패턴은, 상기 게이트 배선과 동일층의 도전막으로 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  12. 삭제
KR1020060040991A 2005-05-10 2006-05-08 액정표시장치 및 그 제조 방법 KR100850288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005137211A JP4385993B2 (ja) 2005-05-10 2005-05-10 液晶表示装置及びその製造方法
JPJP-P-2005-00137211 2005-05-10

Publications (2)

Publication Number Publication Date
KR20060116711A KR20060116711A (ko) 2006-11-15
KR100850288B1 true KR100850288B1 (ko) 2008-08-04

Family

ID=37389812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060040991A KR100850288B1 (ko) 2005-05-10 2006-05-08 액정표시장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7982838B2 (ko)
JP (1) JP4385993B2 (ko)
KR (1) KR100850288B1 (ko)
CN (1) CN100460968C (ko)
TW (1) TWI338803B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544251B2 (ja) * 2007-02-27 2010-09-15 ソニー株式会社 液晶表示素子および表示装置
US7656493B2 (en) * 2007-07-31 2010-02-02 Arthur Alan R Pixel well electrodes
KR101058461B1 (ko) * 2007-10-17 2011-08-24 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
JP5224237B2 (ja) * 2007-10-23 2013-07-03 Ｎｌｔテクノロジー株式会社 横電界方式のアクティブマトリックス型液晶表示装置
JP2009223245A (ja) * 2008-03-19 2009-10-01 Hitachi Displays Ltd 液晶表示装置
JP5294883B2 (ja) * 2009-01-05 2013-09-18 株式会社ジャパンディスプレイウェスト 液晶表示装置および電子機器
EP2455803A4 (en) * 2009-07-13 2013-01-02 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE
KR101182471B1 (ko) * 2009-11-12 2012-09-12 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
KR101637876B1 (ko) * 2009-12-01 2016-07-08 엘지디스플레이 주식회사 횡전계 방식 액정표시장치
US8804081B2 (en) 2009-12-18 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display device with electrode having opening over thin film transistor
KR20110076305A (ko) * 2009-12-29 2011-07-06 엘지디스플레이 주식회사 액정 표시 장치
KR20120012741A (ko) * 2010-08-03 2012-02-10 엘지디스플레이 주식회사 액정표시장치
KR101888033B1 (ko) * 2011-08-04 2018-09-10 엘지디스플레이 주식회사 횡전계형 액정표시장치
JP2013097190A (ja) * 2011-11-01 2013-05-20 Japan Display Central Co Ltd 液晶表示装置
TWI474092B (zh) * 2011-11-07 2015-02-21 畫素結構及其製造方法
TWI459106B (zh) * 2011-12-13 2014-11-01 Innolux Corp 垂直配向型液晶顯示裝置
JP2015121583A (ja) 2013-12-20 2015-07-02 株式会社ジャパンディスプレイ 液晶表示パネル
US9910530B2 (en) * 2015-02-27 2018-03-06 Panasonic Liquid Crystal Display Co., Ltd. Display panel with touch detection function
KR102315816B1 (ko) * 2015-03-09 2021-10-20 엘지디스플레이 주식회사 액정 표시 장치
CN106918929B (zh) * 2015-12-25 2020-07-24 美商晶典有限公司 硅基液晶的单元级液晶组装制造方法
WO2018008065A1 (ja) * 2016-07-04 2018-01-11 堺ディスプレイプロダクト株式会社 液晶表示パネル及び液晶表示装置
CN106773394B (zh) * 2016-10-14 2024-04-09 合肥京东方光电科技有限公司 一种阵列基板、显示面板及显示装置
JP6587668B2 (ja) 2017-11-08 2019-10-09 シャープ株式会社 表示装置
CN115407567B (zh) * 2022-08-30 2024-04-12 Tcl华星光电技术有限公司 驱动基板和显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980033299A (ko) * 1996-10-29 1998-07-25 가네꼬히사시 액정 표시 장치
KR20010030357A (ko) * 1999-09-21 2001-04-16 가나이 쓰토무 액정 표시 장치
KR20010063296A (ko) * 1999-12-22 2001-07-09 박종섭 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
KR20010081251A (ko) * 2000-02-11 2001-08-29 구본준, 론 위라하디락사 횡전계방식 액정표시장치
KR20010106862A (ko) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20020061889A (ko) * 2001-01-18 2002-07-25 엘지.필립스 엘시디 주식회사 수평 전계 구동 방식 액정 표시 장치용 어레이 기판 및 그제조 방법
KR20040017466A (ko) * 2002-08-21 2004-02-27 엘지.필립스 엘시디 주식회사 횡전계모드 액정표시소자
KR20040018883A (ko) * 2002-08-27 2004-03-04 엘지.필립스 엘시디 주식회사 횡전계방식 액정 표시 장치 및 그 제조방법
KR20040061784A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523866A (en) * 1992-06-04 1996-06-04 Nec Corporation Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits
JPH06281959A (ja) * 1993-03-29 1994-10-07 Casio Comput Co Ltd アクティブマトリックス液晶表示装置
JPH08254712A (ja) 1995-03-17 1996-10-01 Hitachi Ltd 液晶表示素子
TW354380B (en) 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
JPH1020338A (ja) * 1996-07-02 1998-01-23 Hitachi Ltd 液晶表示装置
JPH112836A (ja) * 1997-06-10 1999-01-06 Hitachi Ltd アクティブマトリクス液晶表示装置
JP2000028993A (ja) * 1998-07-13 2000-01-28 Hitachi Ltd 液晶表示装置
JP2001033814A (ja) * 1999-07-19 2001-02-09 Matsushita Electric Ind Co Ltd 液晶パネル
KR100587367B1 (ko) * 2000-10-20 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
US6784965B2 (en) 2000-11-14 2004-08-31 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device and manufacturing method thereof
JP4718712B2 (ja) * 2001-04-17 2011-07-06 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
CN1167138C (zh) * 2001-04-27 2004-09-15 瀚宇彩晶股份有限公司 横向电场液晶显示器的电极排列结构
JP3957277B2 (ja) 2002-04-15 2007-08-15 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
JP4085170B2 (ja) * 2002-06-06 2008-05-14 株式会社 日立ディスプレイズ 液晶表示装置
JP2004077718A (ja) * 2002-08-15 2004-03-11 Hitachi Displays Ltd 液晶表示装置
JP4248848B2 (ja) * 2002-11-12 2009-04-02 奇美電子股▲ふん▼有限公司 液晶表示セルおよび液晶ディスプレイ
JP2004177545A (ja) * 2002-11-26 2004-06-24 Hitachi Displays Ltd 液晶表示装置
KR100919199B1 (ko) * 2002-12-31 2009-09-28 엘지디스플레이 주식회사 횡전계방식 액정표시소자
US20040135939A1 (en) * 2003-01-14 2004-07-15 Fang-Chen Luo Liquid crystal display device with light shielding structure and method for forming the same
TW594317B (en) * 2003-02-27 2004-06-21 Hannstar Display Corp Pixel structure of in-plane switching liquid crystal display device
JP2004325953A (ja) * 2003-04-25 2004-11-18 Nec Lcd Technologies Ltd 液晶表示装置
TW594350B (en) * 2003-09-08 2004-06-21 Quanta Display Inc Liquid crystal display device
CN100451784C (zh) * 2004-01-29 2009-01-14 夏普株式会社 显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980033299A (ko) * 1996-10-29 1998-07-25 가네꼬히사시 액정 표시 장치
KR20010030357A (ko) * 1999-09-21 2001-04-16 가나이 쓰토무 액정 표시 장치
KR20010063296A (ko) * 1999-12-22 2001-07-09 박종섭 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
KR20010081251A (ko) * 2000-02-11 2001-08-29 구본준, 론 위라하디락사 횡전계방식 액정표시장치
KR20010106862A (ko) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20020061889A (ko) * 2001-01-18 2002-07-25 엘지.필립스 엘시디 주식회사 수평 전계 구동 방식 액정 표시 장치용 어레이 기판 및 그제조 방법
KR20040017466A (ko) * 2002-08-21 2004-02-27 엘지.필립스 엘시디 주식회사 횡전계모드 액정표시소자
KR20040018883A (ko) * 2002-08-27 2004-03-04 엘지.필립스 엘시디 주식회사 횡전계방식 액정 표시 장치 및 그 제조방법
KR20040061784A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
TW200639543A (en) 2006-11-16
CN1862349A (zh) 2006-11-15
KR20060116711A (ko) 2006-11-15
CN100460968C (zh) 2009-02-11
TWI338803B (en) 2011-03-11
US7982838B2 (en) 2011-07-19
JP2006317516A (ja) 2006-11-24
US20060256249A1 (en) 2006-11-16
JP4385993B2 (ja) 2009-12-16

Similar Documents

Publication Publication Date Title
KR100850288B1 (ko) 액정표시장치 및 그 제조 방법
US7619256B2 (en) Electro-optical device and electronic apparatus
KR101152528B1 (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
CN106932984B (zh) 薄膜晶体管基板及其制造方法
KR100293436B1 (ko) 횡전계방식액정표시장치
US20040017521A1 (en) Active matrix type liquid crystal display apparatus
US9252161B2 (en) Thin film transistor array substrate and manufacturing method thereof, and liquid crystal display device and manufacturing method thereof
KR20100022762A (ko) 액정 표시 장치
KR101211255B1 (ko) 액정패널 및 그 제조 방법
KR19980041737A (ko) 액정디스플레이장치 및 그 제조방법
JP5117893B2 (ja) 液晶表示装置、及びその製造方法
US7061553B2 (en) Substrate for display device and display device equipped therewith
JP3617719B2 (ja) 液晶表示装置
KR20050058058A (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
US9257454B2 (en) Thin film transistor array substrate
US20170219899A1 (en) Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate
JPWO2009125532A1 (ja) アクティブマトリクス基板及び液晶表示装置
KR20020009144A (ko) 액정 표시장치
US20130334534A1 (en) Liquid crystal display and method of manufacturing the same
US7123331B2 (en) Array substrate for use in in-plane switching mode liquid crystal display device with particular overlaping pixel electrode and method of fabricating the same
KR20120015162A (ko) 액정표시장치 및 그 제조방법
JP2007272255A (ja) 液晶表示装置
KR100614322B1 (ko) 액정표시장치 및 그 제조방법
JP2005019627A (ja) 液晶表示装置
JP5286438B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee