KR100614322B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100614322B1
KR100614322B1 KR1020040116344A KR20040116344A KR100614322B1 KR 100614322 B1 KR100614322 B1 KR 100614322B1 KR 1020040116344 A KR1020040116344 A KR 1020040116344A KR 20040116344 A KR20040116344 A KR 20040116344A KR 100614322 B1 KR100614322 B1 KR 100614322B1
Authority
KR
South Korea
Prior art keywords
common
electrode
wiring
common electrode
data line
Prior art date
Application number
KR1020040116344A
Other languages
English (en)
Other versions
KR20060077473A (ko
Inventor
이동훈
진현석
강원석
이현주
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040116344A priority Critical patent/KR100614322B1/ko
Publication of KR20060077473A publication Critical patent/KR20060077473A/ko
Application granted granted Critical
Publication of KR100614322B1 publication Critical patent/KR100614322B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정표시장치의 개구율을 증가시켜 휘도를 향상시키고, 신호 왜곡을 차단할 수 있는 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 교차 배열되어 단위 화소 영역을 정의하는 게이트 배선과 데이터 배선; 상기 게이트 배선과 데이터 배선의 교차 영역에 배치된 박막 트랜지스터; 상기 게이트 배선과 평행하게 배치된 제 1 공통 배선; 상기 제 1 공통 배선과 오버랩되도록 배치된 제 2 공통 배선; 상기 제 2 공통 배선으로부터 분기되어 단위 화소 영역에 배치된 제 1 공통 전극; 상기 제 2 공통 배선으로부터 분기되고, 상기 데이터 배선과 오버랩되도록 배치된 제 2 공통 전극; 및 상기 박막 트랜지스터의 드레인 전극과 전기적으로 콘택되면서, 단위 화소 영역으로 분기되어 배치된 화소 전극을 포함하는 것을 특징으로 한다.
따라서, 본 발명의 화소 전극의 신호왜곡을 방지하면서 개구율을 개선한 효과가 있다.
액정표시장치, ITO, 개구율, IPS, 신호, 왜곡

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING FOR USING THE SAME}
도 1은 종래 기술에 따른 횡전계 방식 액정표시장치의 화소 구조를 도시한 평면도.
도 2는 상기 도 1의 A-A'와 B-B'를 수직 절단한 단면도.
도 3은 종래 기술에 따른 두 개의 ITO 전극을 갖는 횡전계 방식 액정표시장치의 화소 구조를 도시한 평면도.
도 4는 상기 도 3의 C-C'와 D-D'를 수직 절단한 단면도.
도 5는 본 발명에 따른 횡전계 방식 액정표시장치의 화소 구조를 도시한 평면도.
도 6a 내지 도 6e는 상기 도 5의 I-I'와 K-K'를 중심으로 액정표시장치의 제조 공정을 설명하기 위한 단면도.
도 7은 본 발명에서 개선된 신호 왜곡을 설명하기 위한 도면.
도 8은 본 발명의 다른 실시 예에 의한 횡전계 방식 액정표시장치의 화소 구조를 도시한 평면도.
도 9는 상기 도 8의 X-X'와 Y-Y'를 수직 절단한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
111a,111b: 게이트 배선 113: 제 1 공통 배선
1115a,115b: 데이터 배선 116a: 소스 전극
116b: 드레인 전극 117: 화소 전극
123a: 제 1 공통 전극 123b: 제 2 공통 전극
본 발명은 액정표시장치의 개구율을 증가시켜 휘도를 향상시키고, 신호 왜곡을 차단할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고 있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.
이와 같이 CRT의 단점을 보완하기 위해서 경박단소, 고휘도, 대화면, 저소비전력 및 저가격화를 실현할 수 있는 액정표시장치가 개발되었다.
상기 액정표시장치(LCD: Liquid Crystal Display)는 표시 해상도가 다른 평판 표시장치보다 뛰어날 뿐만 아니라, 동화상을 구현할 때에도 그 품질이 브라운관에 비할 만큼 빠른 응답 특성을 가지고 있다.
상기와 같은 액정표시장치는 상부기판에 형성된 공통전극과, 하부기판에 형성된 화소 전극 사이에 전계를 형성하여, 기판사이에 개재되어 있는 액정을 트위스 트 시킴으로써, 화상을 디스플레이 하는 트위스트 네마틱(TN : twisted nematic) 방식이 주로 사용되었다.
하지만, 상기 트위스트 네마틱 방식에 의한 액정표시장치는 시야각이 매우 좁은 단점이 있었다.
그래서, 최근에 상기 협소한 시야각 문제를 해결하기 위하여 여러가지 새로운 방식을 채용한 액정표시장치 개발이 활발하게 진행되었는데, 상기 방식으로 횡전계 방식(IPS:in-plane switching mode) 또는 OCB방식(optically compensated birefrigence mode) 등이 있다.
이 가운데 상기 횡전계 방식 액정표시장치는 액정 분자를 기판에 대해서 수평을 유지한 상태로 구동시키기 위하여 2개의 전극을 동일한 기판(하부기판) 상에 형성하고, 상기 2개의 전극 사이에 전압을 인가하여 기판에 대해서 수평방향으로 전계를 발생시키는 방식이다.
따라서, 이와 같은 횡전계 방식에서는 액정 분자의 장축이 기판에 대하여 수직한 방향(트위스트 네마틱 방식)으로 일어서지 않게 된다.
이 때문에, 시각 방향에 대한 액정의 복굴절율의 변화가 작아 종래의 TN 방식 액정표시장치에 비해 우수한 시야각 특성을 갖는다.
이하, 첨부된 도면을 참조로 하여 종래 기술에 따른 횡전계 방식 액정표시 장치의 화소 구조를 구체적으로 설명한다.
도 1은 종래 기술에 따른 횡전계 방식 액정표시장치의 화소 구조를 도시한 평면도이다.
도 1에 도시된 바와 같이, 구동신호를 인가하는 게이트 배선(1a, 1b)과 데이터 신호를 인가하는 데이터 배선(5a, 5b)이 수직으로 교차 배열되어 단위 화소 영역을 정의하고, 상기 게이트 배선(1a)과 데이터 배선(5a)이 수직으로 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
상기 게이트 배선(1a, 1b)의 인접 영역에는 공통 배선(3)이 평행하게 배치되어 있고, 상기 공통 배선(3)으로부터 상기 단위 화소 방향으로 복수개의 공통 전극(3a)이 슬릿(slit) 형태로 분기되어 배치되어 있다.
그리고 상기 게이트 배선(1a)과 인접한 단위 화소 영역에는 상기 박막 트랜지스터의 드레인 전극이 확장되어 상기 게이트 배선(1a)과 평행하게 배치되어 있다.
또한, 단위 화소 영역에는 상기 공통 전극(3a) 사이에 슬릿 형태의 화소 전극(7)이 배치되어 있고, 상기 화소 전극(7)은 상기 게이트 배선(1a)과 평행하게 배치된 드레인 전극과 전기적으로 콘택되어 있다.
즉, 상기 공통 전극(3a)과 화소 전극(7a)은 소정의 간격을 두고, 서로 교대로 배치되어 있다.
특히, 상기 슬릿 형태의 화소 전극(7)은 상기 공통 배선(3)의 일부 영역까지 확장 형성되어 상기 공통 배선(3)과 상기 화소 전극(7) 사이에 스토리지 커패시턴스를 형성한다.
상기와 같은 횡전계 방식 구조는 단위 화소 영역에 배치되어 있는 화소 전극(7a)들과 공통 전극(3a)들 사이에서 수평 방향의 전계가 형성되고, 수평 방향 의 전계를 따라 액정 분자들이 배치되어 종래 TN 모드에 비해 시야각 특성을 개선시킨다.
도 2는 상기 도 1의 A-A'와 B-B'를 수직 절단한 단면도이다.
도 2에 도시된 바와 같이, A-A' 영역에서는 투명성 절연기판(10) 상에 게이트 배선(1a)이 형성되어 있고, 상기 게이트 배선(1a)이 형성된 절연기판(10) 상에 게이트 절연막(2)이 형성되어 있다.
그리고 상기 절연기판(10)의 게이트 절연막(2) 상에는 채널층(4), 오믹 콘택층(4a), 소스 전극(6a) 및 드레인 전극(6b)으로 형성된 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터의 소스 전극(6a)은 도 1에 도시된 데이터 배선(5a)으로부터 분기되어 형성되어 있고, 단위 화소 영역에는 상기 드레인 전극(6b)이 확장 형성되어 화소 전극(7)과 전기적으로 콘택되어 있다.
상기 소스 전극(6a) 및 드레인 전극(6b)과 상기 화소 전극(7) 사이에는 보호막(8)이 형성되어 있다.
이와 대응되는 B-B' 영역은 절연기판(10) 상에 공통 전극(3a)들이 형성되어 있고, 상기 공통 전극(3a) 상에는 게이트 절연막(2)이 형성되어 있다.
그리고 게이트 절연막(2) 상에는 데이터 배선(5a)이 형성되어 있는데, 상기 데이터 배선(5a)은 상기 공통 전극(3a)들 사이에 형성되어 있다.
그리고 상기 데이터 배선(5a) 상에는 보호막(8)이 형성되어 있다.
하지만, 상기와 같은 구조를 갖는 횡전계 방식 액정표시장치는 단위 화소 영 역에서 데이터 배선들(도 1의 5a와 5b)과 인접한 공통전극(3a) 들의 폭이 넓게 형성되어 개구율을 저하시키는 문제가 있다.
상기와 같이 하나의 ITO 화소 전극을 갖는 횡전계 방식 액정표시장치의 낮은 개구율 문제를 개선하기 위하여 2개의 ITO 전극을 갖는 횡전계 방식 액정표시장치가 개발되었다.
도 3은 종래 기술에 따른 두 개의 ITO 전극을 갖는 횡전계 방식 액정표시장치의 화소 구조를 도시한 평면도이다.
도 3을 참조하면, 도 1에서 설명한 바와 같이, 게이트 배선(11a, 11b)과 데이터 배선(15a, 15b)이 수직으로 교차되어 단위 화소 영역이 정의되어 있고, 그 교차 영역에 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
그리고 제 1 공통 배선(13)으로부터 분기되는 제 1 공통 전극(13a)과, 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되면서 단위 화소 영역으로 분기되는 화소 전극(17)들이 서로 교대로 배치되어 있다.
또한, 상기 제 1 공통 배선(13)과 전기적으로 연결되면서 상기 제 1 공통 배선(13) 및 데이터 배선(15a, 15b)에 오버랩되는 제 2 공통 배선(23)과 제 3 공통 전극(23b), 상기 제 2 공통 배선(23)으로부터 단위 화소 영역으로 분기되는 제 2 공통 전극(23a)이 화소 전극(17)과 동일한 투명 금속으로 형성되어 있다.
또한, 상기 제 2 공통 배선(23), 제 2 공통 전극(23a), 제 3 공통 전극(23b)은 일체로 형성되어 있다.
그리고 상기 화소 전극(17)의 가장자리 일부와 상기 제 1 공통 배선(13)의 일부를 오버랩 시켜 스토리지 커패시턴스를 확보하였다.
개선된 횡전계 방식 액정표시장치는 개구율과 휘도를 향상시키기 위하여 데이터 배선(15a, 15b)에 인접한 제 1 공통 전극(13a)의 폭을 좁게 형성하면서, 불투명 금속으로된 제 1 공통 배선(13)으로부터 분기되는 공통 전극을 제거하였다.
도 4는 상기 도 3의 C-C'와 D-D'를 수직 절단한 단면도이다.
도 4에 도시된 바와 같이, C-C' 영역에서는 투명성 절연기판(20) 상에 게이트 배선(11a)이 형성되어 있고, 상기 게이트 배선(11a)이 형성된 절연기판(20) 상에 게이트 절연막(12)과 상기 게이트 절연막(12) 상에 채널층(14), 오믹 콘택층(14a), 소스 전극(16a) 및 드레인 전극(16b)으로 형성된 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터의 소스 전극(16a)은 도 3에 도시된 데이터 배선(15a)으로부터 분기되어 형성되어 있고, 상기 드레인 전극(16b)은 단위 화소 영역까지 확정되어 화소 전극(17)과 전기적으로 콘택되어 있다.
그리고 상기 소스 전극(16a) 및 드레인 전극(16b)와 상기 화소 전극(17) 사이에는 표면이 평탄한 유기막(photoacryl 또는 BCM: 18)이 형성되어 있다.
이와 대응되는 D-D' 영역은 절연기판(20) 상에 제 1 공통 배선으로부터 분기되는 제 1 공통 전극(13a)이 형성되어 있고, 상기 제 1 공통 전극(13a) 사이에 데이터 배선(15a)이 형성되어 있다. 그리고 데이터 배선(15a) 상에는 유기막(18)이 형성되어 있고, 상기 데이터 배선(15a)과 제 1 공통 전극(13a)과 오버랩되도록 상기 유기막(18) 상에는 제 3 공통 전극(23b)이 형성되어 있다.
그러나, 상기의 개선된 액정표시장치는 화소 전극(17)과 함께 ITO 금속으로된 공통 전극(23a, 23b)을 화소 영역 상에 형성함으로써 개구율과 휘도를 향상시켰지만, 데이터 배선에서 발생되는 전계가 인접한 화소 전극에 영향을 주어 수직 크로스 토크(Cross Talk) 불량이 발생된다.(도7 종래기술 참조)
즉, 개구율과 휘도 향상을 위하여 형성된 제 3 공통 전극(23b)이 데이터 배선(15a)으로부터 발생되는 전계를 상부 방향으로는 차단하지만, 상기 제 3 공통 전극(23b)의 하부 방향으로는 차단시키지 못해 신호 왜곡 불량을 발생시킨다.
본 발명은, 화소 영역의 가장자리에 형성되던 공통 전극을 제거하여 개구율과 휘도를 향상시키면서, 데이터 배선으로부터 발생되는 왜곡 전계를 차단시켜 화소 전극의 신호 왜곡을 방지할 수 있는 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치는,
교차 배열되어 단위 화소 영역을 정의하는 게이트 배선과 데이터 배선;
상기 게이트 배선과 데이터 배선의 교차 영역에 배치된 박막 트랜지스터;
상기 게이트 배선과 평행하게 배치된 제 1 공통 배선;
상기 제 1 공통 배선과 오버랩되도록 배치된 제 2 공통 배선;
상기 제 2 공통 배선으로부터 분기되어 단위 화소 영역에 배치된 제 1 공통 전극;
상기 제 2 공통 배선으로부터 분기되고, 상기 데이터 배선과 오버랩되도록 배치된 제 2 공통 전극; 및
상기 박막 트랜지스터의 드레인 전극과 전기적으로 콘택되면서, 단위 화소 영역으로 분기되어 배치된 화소 전극을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 액정표시장치 제조방법은,
절연기판 상에 금속막을 증착하고 식각하여 게이트 배선, 제 1 공통 배선을 형성하는 단계;
상기 게이트 배선, 제 1 공통 배선이 형성된 절연기판 상에 채널층, 오믹 콘택층, 소스 전극, 드레인 전극 및 데이터 배선을 순차적으로 형성하는 단계;
상기 소스 전극, 드레인 전극 등이 형성된 절연기판 상에 유기막을 형성하는 단계;
상기 유기막이 형성된 절연기판 상에 콘택홀 공정을 진행하여 상기 드레인 전극 상부와 상기 데이터 배선의 양측에 홀을 형성하는 단계; 및
상기 홀이 형성된 절연기판 상에 투명 금속막을 증착하고 식각하여 화소 전극, 제 2 공통 배선 및 제 1, 2 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치는,
절연기판 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 형성된 데이터 배선; 및
상기 데이터 배선 상부에 유기막을 사이에 두고 오버랩되도록 배치되고, 양 측 가장자리 영역이 상기 데이터 배선 둘레를 감싸면서 상기 절연기판까지 확장 형성된 공통 전극을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 액정표시장치는,
교차 배열되어 단위 화소 영역을 정의하는 게이트 배선과 데이터 배선;
상기 게이트 배선과 데이터 배선의 교차 영역에 배치된 박막 트랜지스터;
상기 게이트 배선과 평행하게 배치된 제 1 공통 배선;
상기 제 1 공통 배선으로부터 분기되어 상기 데이터 배선 양측에 배치된 제 1 공통 전극;
상기 제 1 공통 배선과 오버랩되도록 배치된 제 2 공통 배선;
상기 제 2 공통 배선으로부터 분기되어 단위 화소 영역에 배치된 제 2 공통 전극;
상기 제 2 공통 배선으로부터 분기되고, 상기 데이터 배선 및 제 1 공통 전극과 오버랩되도록 배치된 제 3 공통 전극; 및
상기 박막 트랜지스터의 드레인 전극과 전기적으로 콘택되면서, 단위 화소 영역으로 분기되어 배치된 화소 전극을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 액정표시장치 제조방법은,
절연기판 상에 금속막을 증착하고 식각하여 게이트 배선, 제 1 공통 배선 및 제 1 공통 전극을 형성하는 단계;
상기 게이트 배선, 제 1 공통 배선이 형성된 절연기판 상에 채널층, 오믹 콘택층, 소스 전극, 드레인 전극 및 데이터 배선을 순차적으로 형성하는 단계;
상기 소스 전극, 드레인 전극 등이 형성된 절연기판 상에 유기막을 형성하는 단계;
상기 유기막이 형성된 절연기판 상에 콘택홀 공정을 진행하여 상기 드레인 전극 상부와 상기 데이터 배선의 양측에 홀을 형성하는 단계; 및
상기 홀이 형성된 절연기판 상에 투명 금속막을 증착하고 식각하여 화소 전극, 제 2 공통 배선 및 제 2, 3 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 액정표시장치는,
절연기판 상에 형성된 제 1 공통 전극;
상기 제 1 공통 전극 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 형성된 데이터 배선; 및
상기 데이터 배선 상부에 유기막을 사이에 두고 오버랩되도록 배치되고, 양측 가장자리 영역이 상기 데이터 배선 둘레를 감싸면서 상기 제 1 공통 전극까지 확장 형성된 공통 전극을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 화소 영역의 가장자리에 형성되던 공통 전극을 제거하여 개구율과 휘도를 향상시키면서, 데이터 배선으로부터 발생되는 왜곡 전계를 차단시켜 화소 전극의 신호 왜곡을 방지할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 5는 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.
도 5에 도시된 바와 같이, 구동신호를 인가하는 게이트 배선(111a, 111b)과 데이터 신호를 인가하는 데이터 배선(115a, 115b)이 수직으로 교차 배열되어 단위 화소 영역을 정의하고, 상기 게이트 배선(111a, 111b)과 데이터 배선(115a, 115b)이 수직으로 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
그리고 상기 게이트 배선(111a, 111b)에 인접하는 영역에는 제 1 공통 배선(113)이 평행하게 배치되어 있고, 상기 제 1 공통 배선(113)과 상기 데이터 배선(115a, 115b)과 오버랩되도록 투명한 금속으로된 제 2 공통 배선(123)과 제 1 공통 전극(123a) 및 제 2 공통 전극(123b)이 배치되어 있다.
상기 투명 금속은 화소 전극(117)과 동일한 ITO 금속을 사용하고, 상기 제 2 공통 배선(123), 제 1 공통 전극(123a) 및 제 2 공통 전극(123b)은 일체로 형성된다.
그리고 상기 제 1 공통 배선(123), 제 1 공통 전극(123a) 및 제 2 공통 전극(123b)은 상기 화소 전극(117)와 동시에 형성되기 때문에 동일한 층에 위치한다.
상기 제 2 공통 배선(123)은 상기 제 1 공통 배선(113)과 전기적으로 콘택되면서 오버랩(overlap) 되도록 배치되며, 상기 제 1 공통 전극(123a)은 상기 제 2 공통 배선(123)으로부터 단위 화소의 중심 영역으로 슬릿(slit) 형태로 분기되어 있다.
그리고, 상기 제 2 공통 배선(123)으로부터 분기되는 제 2 공통 전극(123b) 은 단위 화소 영역의 양측에 배치되어 있는 데이터 배선(115a, 115b)과 오버랩되도록 배치되어 있다. 즉, 상기 제 2 공통 전극(123b)은 상기 데이터 배선(115a, 115b)의 폭보다 넓은 폭으로 형성되어 있어, 상기 데이터 배선(115a, 115b) 양측의 소정부분까지 확장되어 있다.
그리고 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결된 복수개의 화소 전극(117)은 단위 화소 영역으로 분기 되어 상기 제 1 공통 전극(123a)과 제 2 공통 전극(123b) 사이에 각각 배치되어 있다.
즉, 상기 제 1 공통 전극(123a), 화소 전극(117), 제 2 공통 전극(123b)이 서로 소정의 간격을 두고, 교대로 배치되어 있다.
특히, 상기 제 1 공통 전극(123a), 제 2 공통 전극(123b)은 상기 제 2 공통 배선(123)과 일체로 형성되어 있고, 상기 제 2 공통 배선(123)은 상기 제 1 공통 배선(113)과 전기적으로 연결되어 있으므로, 상기 제 1 공통 전극(123a), 제 2 공통 전극(123b)은 모두 공통 전극 역할을 한다.
그래서 상기 화소 전극(117)과 제 1 공통 전극(123a), 제 2 공통 전극(123b) 사이에 수평 전계가 형성된다.
그리고 상기 화소 전극(117)의 가장자리 일부는 상기 제 1 공통 배선(113)의 일부와 오버랩되어 스토리지 커패시턴스를 형성한다.
따라서, 본 발명에 따른 횡전계 방식 액정표시장치의 화소 구조는 단위 화소 영역에 투명 금속으로된 제 1 공통 전극(123a), 제 2 공통 전극(123b) 및 화소 전극(117)이 교대로 배치되어 있고, 불투명 금속으로된 전극이 존재하지 않기 때문에 개구율이 향상되었다.
종래 기술에서는 불투명 금속으로 형성된 제 1 공통 배선(113)으로부터 공통 전극이 단위 화소 영역으로 분기되었지만, 본 발명에서는 게이트 배선(111a, 111b)과 평행한 공통 배선(113)만을 형성하고, 단위 화소 영역 상에는 투명 금속으로된 공통 전극들(123a, 123b)을 배치함으로써 개구율의 면적을 넓혔다.
또한, 본 발명에서는 데이터 배선(115a, 115b) 상부로 제 2 공통 배선(123)으로부터 분기되는 제 2 공통 전극(123b)이 오버랩되어 있으므로, 상기 데이터 배선(115a, 115b)로부터 발생되는 전계가 차단되어 단위 화소 영역에 배치되어 있는 화소 전극(123a)과의 신호 왜곡을 방지할 수 있다.
그리고 도면에서는 도시되지 않았지만, 도 6e를 참조하면, 보호막(도 6의 118) 상에 콘택홀을 형성하는 공정에서 상기 데이터 배선(115a, 115b) 양측 영역에 상기 데이터 배선(115a, 115b)과 평행한 방향으로 홀을 형성하고, 제 2 공통 전극(123b)을 형성할 때 홀 영역에 투명금속이 채워지도록 하였다.
상기 홀은 상기 절연기판(120)이 노출되도록 하측의 보호막, 게이트 절연막을 모두 식각하여 형성한다.
따라서, 상기 제 2 공통 전극(123b)의 양측 영역이 상기 데이터 배선(115a, 115b)의 양측 가장자리에 형성된 홀을 따라 절연기판(120)까지 확장 형성되어 상기 데이터 배선(115a, 115b)을 완전히 감싸도록 하였다.
그래서 상기 데이터 배선(115a, 115b)은 상기 제 2 공통 전극(123b)에 의해서 상부와 하부 영역이 차폐된 구조를 하고 있다.
이와 같이, 단위 화소 영역에서 상기 제 2 공통 전극(123b)이 상기 데이터 배선(115a, 115b)을 완전히 감싼 구조로 되어 있기 때문에 상기 데이터 배선(115a, 115b)의 하부 방향으로 형성된 전계가 화소 전극(117a)에 영향을 미치지 않도록 하였다.
따라서, 종래 개선된 2 ITO 전극 구조에서 데이터 배선의 하측 방향으로 형성된 전계가 화소 전극에 영향을 주어 수직 크로스 토크 불량을 유발하는 문제를 완전히 제거하였다.
그러므로 본 발명에서는 단위 화소 영역에 배치되는 두 개의 전극을 모두 투명 금속 전극을 사용하여 개구율을 향상시켰고, 데이터 배선에서 발생되는 전계가 인접한 전극에 영향을 주어 신호 왜곡을 발생시키는 문제를 제거하였다.
도 6a 내지 도 6e는 상기 도 5의 I-I'와 K-K'를 중심으로 액정표시장치의 제조 공정을 설명하기 위한 단면도이다.
상기 도 5의 I-I' 영역과 K-K' 영역을 중심으로 설명한다.
먼저, 도 6a에 도시한 바와 같이, 투명성 절연기판(120)의 전 영역 상에 게이트 금속막을 형성한 다음, 포토리소그라피 공정에 따라 포토레지스트를 도포하고 노광 및 현상하여 패터닝한다.
그런 다음, 상기 패터닝된 포토레지스트를 마스크로 식각 공정을 진행하여 게이트 배선(111a), 제 1 공통 배선(미도시) 등을 형성한다.
상기와 같이 게이트 배선(111a) 등이 절연기판(112) 상에 형성되면, 게이트 절연막(112)을 상기 절연기판(120)의 전 영역 상에 형성한다.
그래서 상기 I-I' 영역에서는 게이트 배선(111a)과 게이트 절연막(112)이 형성되어 있고, 상기 K-K' 영역에는 게이트 절연막(112)만 형성되어 있다.
상기와 같이 게이트 절연막(112)을 절연기판(120)의 전 영역 상에 형성한 다음, 도 6b에 도시한 바와 같이, 채널층(114)과 오믹 콘택층(114a)을 형성하기 위하여 상기 절연기판(120) 상에 순차적으로 비정질 실리콘층과 도핑된 비정질 실리콘층을 형성한다.
그런 다음, 포토리소그라피 공정에 따라 스위칭 소자인 박막 트랜지스터가 형성될 게이트 배선(111a) 상에 채널층(114)과 오믹 콘택층(114a)을 형성한다.
그래서 상기 I-I' 영역에는 게이트 배선(111a) 상에 채널층(114)과 오믹 콘택층(114a)이 형성되어 있고, 상기 K-K' 영역에는 게이트 절연막(112) 상에 형성되었던 비정질 실로콘층과 도핑된 비정질 실리콘층이 모두 제거되어 있다.
그런 다음, 도 6c에 도시한 바와 같이, 채널층(114)과 오믹 콘택층(114a)이 형성된 절연기판(120) 상에 금속막을 증착한 다음, 포토리소그라피 공정에 따라 노광, 현상 및 식각을 하여 상기 채널층(114) 영역에 소스 전극(116a)과 드레인 전극(116b)을 형성하여 박막 트랜지스터를 완성한다.
여기서, 상기 드레인 전극(116b)은 단위 화소 영역 까지 확장형성하였는데, 이것은 이후 형성될 화소 전극(도 6e 117)과의 콘택을 위해서이다.
이때, K-K' 영역에는 데이터 배선(115a)이 형성되는데, 상기 소스 전극(116a)은 데이터 배선(115a)과 일체로 형성된다.
본 도면에서는 5마스크 공정에 따라 액정표시장치의 하부기판을 형성하는 경 우를 중심으로 설명하여, 채널층(114)을 형성하는 마스크 공정과, 소스 전극(116a)과 드레인 전극(116b)을 형성하는 마스크 공정이 구분되어 있다.
하지만, 비정질 실리콘층, 도핑된 비정질 실리콘층 및 소스/드레인 전극 금속층을 연속적으로 증착한 다음, 한번의 마스크 공정인 회절 노광을 이용하여 소스/드레인 전극, 오믹 콘택층 및 채널층을 동시에 형성하는 4마스크 공정에도 본 발명을 적용할 수 있다.
상기에서와 같이, 소스 전극(116a), 드레인 전극(116b) 및 데이터 배선(115a)이 형성되면, 도 6d에 도시한 바와 같이, 개구율 향상을 위하여 포토아크릴 또는 BCB와 같은 유기막(118)을 절연기판(120)의 전 영역에 형성한다.
따라서, 유기막(118)의 표면은 하부에 형성된 소자들에 관계없이 표면이 평탄화된 상태로 형성된다.
이와 같이 절연기판(120) 상에 유기막(118)이 형성되면, 단위 화소 영역으로 확장 형성된 드레인 전극(116b) 상부와, 단위 화소 영역의 데이터 배선(155a) 양측 영역에 콘택홀(hole)을 형성한다.
따라서, 도 6d의 I-I' 영역의 단면도에서는 상기 드레인 전극(116b) 상에 형성된 유기막(118)에 콘택홀이 형성되어 있음을 볼 수 있다.
그리고 K-K' 영역의 단면도에서는 데이터 배선(115a)의 양측 영역으로 유기막(118)과 게이트 절연막(112)을 모두 식각하여 상기 절연기판(120)이 외부로 노출되도록 홀이 형성되어 있다. 상기 홀의 폭은 1~5㎛ 정도이다.
상기에서와 같이 유기막(118) 상에 콘택홀이 형성되면, 도 6e에 도시한 바와 같이, 절연기판(120) 전 영역 상에 투명 금속(ITO)을 증착하고 식각하여 상기 드레인 전극(116b)과 콘택되는 화소 전극(117)을 형성한다.
이때, 도 5에서 설명한 제 1 공통 배선(113) 및 데이터 배선(115a, 115b)과 오버랩되도록 제 2 공통 배선(123), 제 1 공통 전극(123a), 제 2 공통 전극(123b)을 형성한다.
K-K' 영역에서는 상기 제 2 공통 전극(123b)이 상기 데이터 배선(115a)의 상부 및 하부 영역까지 확장 형성되어 상기 데이터 배선(115a)의 전체를 단위 화소 영역 내에서 감싸도록 형성되어 있다.
그래서, 상기 데이터 배선(115a)에 흐르는 데이터 신호로부터 발생되는 전계가 외부와 차단되어 있으므로 화소 전극(117)의 신호 왜곡을 방지하게 된다(도 7 본 발명 참조).
도 7은 본 발명에서 개선된 신호 왜곡을 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, 종래 횡전계 방식 액정표시장치에서는 게이트 전극과 제 1 공통전극(13a) 및 게이트 절연막(12)이 형성된 절연기판(20) 상에 데이터 배선(15a)이 배치되어 있다.
종래 기술에서는 상기 데이터 배선(15a)의 인접 영역에 형성된 제 1 공통전극(13a)의 폭을 줄이고, 상기 데이터 배선(15a)과 제 1 공통전극(13a)의 상부에 유기막(18)을 사이에 두고 오버랩되도록 제 3 커버 전극(23b)을 배치함으로써, 개구율을 향상시켰다.
하지만, 도면에서와 같이 데이터 배선(15a)으로부터 발생되는 전계가 절연기 판(20)의 상부 영역으로는 상기 제 3 공통 전극(23b)에 의해 차단되지만, 상기 데이터 배선(15a)의 하측 영역으로 형성되는 전계는 차단하지 못해 인접한 화소 전극(17)에 신호 왜곡을 발생시키는 문제가 있었다.
본 발명에서는 데이터 배선(115a) 양측 영역에 공통 전극을 배치하지 않고, 상기 데이터 배선(115a) 상부에 유기막(118)을 사이에 두고 제 2 공통 전극(123b)을 배치하였다.
상기 제 2 공통 전극(123b)은 공통 배선과 전기적으로 연결되어 있기 때문에 공통전극 역할을 하게 된다.
또한, 본 발명에서는 제 2 공통 전극(123b)이 상기 데이터 배선(115a)의 양측을 따라 형성된 홀(정확하게 상기 유기막(118)과 게이트 절연막(112)까지 식각한 홀 영역)까지 확장 형성되어 있어, 상기 데이터 배선(115a)의 전체를 감싸도록 하였다.
그래서, 본 발명에서는 데이터 배선(115a)과 인접한 화소 전극(117)이 전기적으로 차단된 구조가 되고, 신호 왜곡을 방지하였다.
도 8은 본 발명의 다른 실시 예에 의한 횡전계 방식 액정표시장치의 화소 구조를 도시한 평면도이다.
도 8에 도시된 평면도는 상기 도 5에서 도시한 평면도와 유사하므로 간단히 구조를 설명하고, 다른 부분에 대해서 구체적으로 설명한다.
먼저, 게이트 배선(211a, 211b)과 데이터 배선(215a, 215b)이 수직으로 교차 배열된 단위 화소 영역에 슬릿 형태의 화소 전극(217a), 제 2 공통전극(223a)이 교 대로 배치되어 있다.
그리고 상기 게이트 배선(211a, 211b)과 데이터 배선(215a, 215b)이 수직으로 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
상기 게이트 배선(211a, 211b)과 인접되는 영역에는 제 1 공통 배선(213)이 평행하게 배치되어 있고, 상기 제 1 공통 배선(213)으로부터 분기되는 제 1 공통 전극(213a)이 상기 데이터 배선(215a, 215b) 양측에 나란히 배치되어 있다.
또한, 상기 데이터 배선(215a)과 제 1 공통전극(213a)에 오버랩되도록 제 3 공통 전극(223b)이 배치되어 있는데, 상기 제 2 공통전극(223a)과 제 3 공통 전극(223b)은 상기 제 1 공통 배선(213)과 오버랩되도록 형성된 제 2 공통 배선(223)으로부터 각각 분기되어 있다.
그리고 상기 제 2 공통 배선(223), 제 2 공통 전극(223a) 및 제 3 공통 전극(223b)은 ITO 투명 금속으로 형성된다.
또한, 단위 화소 영역으로 확장 형성된 박막 트랜지스터의 드레인 전극과 전기적으로 콘택되면서 슬릿 형태로 분기된 화소 전극(217)이 상기 제 2 공통 전극(223a)과 교대로 배치되어 있다.
또한, 상기 화소 전극(217)의 일측 가장자리가 상기 제 1 공통 배선(213)의 일측과 오버랩되어 스토리지 커패시턴스를 형성하고 있다.
본 발명에 따른 횡전계 방식 액정표시장치는 상기 제 3 공통 전극(223b)이 상기 데이터 배선(215a, 215b) 양측에 배치되어 있는 제 1 공통 전극(213a)과 전기적으로 연결되어 상기 데이터 배선(215a, 215b)에서 발생되는 전계가 인접한 화소 전극(217)에 영향을 주지 않도록 하였다(도9 Y-Y'참조).
그리고 상기 데이터 배선(215a, 215b)과 상기 데이터 배선(215a, 215b)의 양측에 배치되어 있는 제 1 공통전극(213a) 상부에 오버랩되도록 배치된 제 3 공통 전극(223b)은 상기 제 1 공통 전극(213a), 제 2 공통 배선(223)과 전기적으로 연결되어 있으므로 공통 전압이 인가된다.
그래서 단위 화소 영역에 배치되어 있는 화소전극(217)과 수평 전계를 형성한다.
즉, 제 3 공통 전극(223b)과 상기 데이터 배선(215a, 215b) 양측에 배치되어 있는 제 1 공통전극(213a)이 함께 공통전극 역할을 하고, 상기 데이터 배선(215a, 215b)로부터 발생되는 전계는 상기 제 3 공통 전극(223b)에 의해 차폐된다.
도 9는 상기 도 8의 X-X'와 Y-Y'를 수직 절단한 단면도이다.
도 9에 도시된 바와 같이, X-X' 영역에서는 투명성 절연기판(200) 상에 게이트 배선(211a)이 형성되어 있고, 상기 게이트 배선(211a)이 형성된 절연기판(200) 상에 게이트 절연막(202)과 상기 게이트 절연막(202) 상에 채널층(204), 오믹 콘택층(204a), 소스 전극(216a) 및 드레인 전극(216b)으로 형성된 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터의 소스 전극(216a)은 도 8에 도시된 데이터 배선(215a)으로부터 분기되어 형성되어 있고, 단위 화소 영역에는 상기 드레인 전극(216b)이 확장 형성되어 있다.
그리고 상기 박막 트랜지스터가 형성된 절연기판(200) 상에는 표면이 평탄한 유기막(photoacryl 또는 BCM: 208)이 형성되어 있고, 상기 유기막(208) 상에는 화소 전극(217)이 형성되어 있다.
그리고 상기 화소 전극(217)은 상기 드레인 전극(216b)과 전기적으로 콘택되어 있다.
이와 대응되는 Y-Y' 영역은 절연기판(200) 상에 제 1 공통 배선으로부터 분기되는 제 1 공통 전극(213a)들이 형성되어 있는데, 상기 제 1 공통 전극(213a)은 1~5㎛의 폭으로 좁게 형성하여 개구율을 확보한다.
따라서, 불투명 금속으로 형성되는 상기 제 1 공통 전극(213a)을 단위 화소 영역을 중심으로 상기 데이터 배선(215a)에 인접한 양측 영역에만 배치하고, 중심 영역에 배치하지 않음으로써 개구율을 향상시켰다.
그리고 상기 제 1 공통 전극(213a) 상에는 게이트 절연막(202)이 형성되어 있고, 상기 게이트 절연막(202) 상에는 데이터 배선(215a)이 형성되어 있다.
상기 데이터 배선(215a)은 상기 제 1 공통 전극(213a)의 사이에 배치되어 있다.
그리고 상기 데이터 배선(215a) 상에는 표면이 평탄한 유기막(218)이 형성되어 있고, 상기 유기막(218) 상에는 상기 제 1 공통 전극(213a) 및 데이터 배선(215a)과 오버랩되도록 제 3 공통 전극(223b)이 형성되어 있다.
본 발명의 다른 실시 예에서는 상기 유기막(218) 상에 콘택홀을 형성할 때, 상기 데이터 배선(215a) 양측에 배치되어 있는 제 1 공통 전극(213a)이 외부로 노출 되도록 상기 유기막(218)과 게이트 절연막(202)을 식각하여 홀을 형성한다.
상기 홀의 폭은 1~5㎛으로 형성되고, 상기 제 1 공통 전극(213a)의 폭보다 같거나 작은 폭을 갖도록 형성한다.
도 6d에서와 같이, 절연기판(200)이 외부로 노출되지 않고, 절연기판(200) 상에 형성된 제 1 공통 전극(213a)이 단위 화소 영역 범위에서 노출되고, 상기 제 1 공통 전극(213a)과 제 3 공통 전극(223b)이 전기적으로 연결된다.
즉, 상기 제 1 공통 전극(213a)이 노출된 상태에서, ITO 금속막을 증착하여 화소 전극, 제 2 공통 배선, 제 2 공통 전극 및 제 3 공통 전극(223b)을 형성할 때, 상기 제 1 공통 전극(213a) 상에 형성된 홀에 ITO 금속막이 채워진다.
그래서, 상기 제 3 공통 전극(223b)이 상기 데이터 배선(215a), 제 1 공통 전극(213a)과 오버랩하면서, 상기 데이터 배선(215a)을 완전히 감싸게 된다.
따라서, 본 발명의 다른 실시 예는 개선된 종래 기술의 개구율을 유지하면서 데이터 배선(215a) 주위를 차폐하도록 함으로써, 상기 데이터 배선(215a)에 의한 신호 왜곡을 방지하였다.
아울러, 투명 금속으로 형성되는 제 2 공통 배선, 제 2 공통 전극 및 제 3 공통 전극이 하부에 형성된 제 1 공통 배선, 제 1 공통 전극과 전기적으로 콘택되면서 전기적 특성을 향상시켰다.
이상에서 자세히 설명된 바와 같이, 본 발명은 화소 영역의 가장자리에 형성되던 공통 전극을 제거하여 개구율과 휘도를 향상시킨 효과가 있다.
아울러, 데이터 배선으로부터 발생되는 왜곡 전계를 차단시켜 신호 왜곡을 방지할 수 있는 효과가 있다.
또한, 투명금속으로 형성되는 공통 전극과 불투명 금속으로 형성된 공통 전극을 전기적으로 콘택시켜 공통 전극의 특성을 향상시켰다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (27)

  1. 교차 배열되어 단위 화소 영역을 정의하는 게이트 배선과 데이터 배선;
    상기 게이트 배선과 데이터 배선의 교차 영역에 배치된 박막 트랜지스터;
    상기 게이트 배선과 평행하게 배치된 제 1 공통 배선;
    상기 제 1 공통 배선과 오버랩되도록 배치된 제 2 공통 배선;
    상기 제 2 공통 배선으로부터 분기되어 단위 화소 영역에 배치된 제 1 공통 전극;
    상기 제 2 공통 배선으로부터 분기되고, 상기 데이터 배선과 오버랩되도록 배치된 제 2 공통 전극; 및
    상기 박막 트랜지스터의 드레인 전극과 전기적으로 콘택되면서, 단위 화소 영역으로 분기되어 배치된 화소 전극을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 2 공통 배선, 제 1 공통 전극 및 제 2 공통 전극은 투명 금속으로 형성된 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제 2 공통 배선은 상기 제 1 공통 배선과 전기적으로 콘택되어 있는 것 을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 제 2 공통 전극은 상기 데이터 배선을 사이에 두고 양측 영역이 하부의 절연기판까지 확장 형성된 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 제 1 공통 전극과 제 2 공통 전극은 상기 화소 전극과 함께 수평 전계를 발생시키는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제 2 공통 전극과 데이터 배선은 단위 화소 영역 내에서 서로 오버랩되는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 화소 전극의 일측 가장자리는 스토리지 커패시턴스 형성을 위하여 상기 제 1 공통 배선의 일측 영역과 오버랩되어 있는 것을 특징으로 하는 액정표시장치.
  8. 절연기판 상에 금속막을 증착하고 식각하여 게이트 배선, 제 1 공통 배선을 형성하는 단계;
    상기 게이트 배선, 제 1 공통 배선이 형성된 절연기판 상에 채널층, 오믹 콘택층, 소스 전극, 드레인 전극 및 데이터 배선을 순차적으로 형성하는 단계;
    상기 소스 전극, 드레인 전극 등이 형성된 절연기판 상에 유기막을 형성하는 단계;
    상기 유기막이 형성된 절연기판 상에 콘택홀 공정을 진행하여 상기 드레인 전극 상부와 상기 데이터 배선의 양측에 홀을 형성하는 단계; 및
    상기 홀이 형성된 절연기판 상에 투명 금속막을 증착하고 식각하여 화소 전극, 제 2 공통 배선 및 제 1, 2 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  9. 제 8 항에 있어서,
    상기 채널층, 오믹 콘택층, 소스 전극, 드레인 전극 및 데이터 배선을 순차적으로 형성하는 단계는 5마스크 공정에서와 같이, 상기 채널층을 형성하는 마스크 공정과 오믹 콘택층, 소스 전극, 드레인 전극 및 데이터 배선을 형성하는 마스크 공정으로 이루어진 것을 특징으로 하는 액정표시장치 제조방법.
  10. 제 8 항에 있어서,
    상기 채널층, 오믹 콘택층, 소스 전극, 드레인 전극 및 데이터 배선을 순차적으로 형성하는 단계는 4마스크 공정에서와 같이 하나의 마스크 공정으로 동시에 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  11. 제 8 항에 있어서,
    상기 데이터 배선의 양측에 형성하는 홀의 폭은 1~5㎛인 것을 특징으로 하는 액정표시장치 제조방법.
  12. 제 8 항에 있어서,
    상기 데이터 배선의 양측에 형성하는 홀은 하부의 유기막과 게이트 절연막까지 식각하여 하부의 절연기판을 외부로 노출시키는 것을 특징으로 하는 액정표시장치 제조방법.
  13. 제 12 항에 있어서,
    상기 제 2 공통 전극은 상기 데이터 배선의 양측에 형성된 홀을 따라 상기 절연기판까지 확장 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  14. 제 8 항에 있어서,
    상기 제 2 공통 전극은 상기 데이터 배선의 상부와 양측 하부 둘레를 감싸도록 확정 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  15. 절연기판 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 데이터 배선; 및
    상기 데이터 배선 상부에 유기막을 사이에 두고 오버랩되도록 배치되고, 양측 가장자리 영역이 상기 데이터 배선 둘레를 감싸면서 상기 절연기판까지 확장 형성된 공통 전극을 포함하는 것을 특징으로 하는 액정표시장치.
  16. 교차 배열되어 단위 화소 영역을 정의하는 게이트 배선과 데이터 배선;
    상기 게이트 배선과 데이터 배선의 교차 영역에 배치된 박막 트랜지스터;
    상기 게이트 배선과 평행하게 배치된 제 1 공통 배선;
    상기 제 1 공통 배선으로부터 분기되어 상기 데이터 배선 양측에 배치된 제 1 공통 전극;
    상기 제 1 공통 배선과 오버랩되도록 배치된 제 2 공통 배선;
    상기 제 2 공통 배선으로부터 분기되어 단위 화소 영역에 배치된 제 2 공통 전극;
    상기 제 2 공통 배선으로부터 분기되고, 상기 데이터 배선 및 제 1 공통 전극과 오버랩되도록 배치된 제 3 공통 전극; 및
    상기 박막 트랜지스터의 드레인 전극과 전기적으로 콘택되면서, 단위 화소 영역으로 분기되어 배치된 화소 전극을 포함하는 것을 특징으로 하는 액정표시장치.
  17. 제 16 항에 있어서,
    상기 제 2 공통 배선, 제 2 공통 전극 및 제 3 공통 전극은 투명 금속으로 형성된 것을 특징으로 하는 액정표시장치.
  18. 제 16 항에 있어서,
    상기 제 2 공통 배선과 상기 제 1 공통 배선, 상기 제 1 공통 전극과 제 3 공통 전극은 전기적으로 콘택되어 있는 것을 특징으로 하는 액정표시장치.
  19. 제 16 항에 있어서,
    상기 제 2 공통 전극은 상기 데이터 배선을 사이에 두고 양측 영역이 하부의 제 1 공통 전극까지 확장 형성된 것을 특징으로 하는 액정표시장치.
  20. 절연기판 상에 금속막을 증착하고 식각하여 게이트 배선, 제 1 공통 배선 및 제 1 공통 전극을 형성하는 단계;
    상기 게이트 배선, 제 1 공통 배선이 형성된 절연기판 상에 채널층, 오믹 콘택층, 소스 전극, 드레인 전극 및 데이터 배선을 순차적으로 형성하는 단계;
    상기 소스 전극, 드레인 전극 등이 형성된 절연기판 상에 유기막을 형성하는 단계;
    상기 유기막이 형성된 절연기판 상에 콘택홀 공정을 진행하여 상기 드레인 전극 상부와 상기 데이터 배선의 양측에 홀을 형성하는 단계; 및
    상기 홀이 형성된 절연기판 상에 투명 금속막을 증착하고 식각하여 화소 전극, 제 2 공통 배선 및 제 2, 3 공통 전극을 형성하는 단계를 포함하는 것을 특징 으로 하는 액정표시장치 제조방법.
  21. 제 20 항에 있어서,
    상기 제 1 공통 전극은 상기 데이터 배선의 양측을 따라 상기 데이터 배선과 평행하게 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  22. 제 20 항에 있어서,
    상기 데이터 배선의 양측에 형성하는 홀은 상기 제 1 공통 전극을 외부로 노출시키도록 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  23. 제 20 항에 있어서,
    상기 제 1 공통 전극의 폭은 1~5㎛인 것을 특징으로 하는 액정표시장치 제조방법.
  24. 제 20 항에 있어서,
    상기 데이터 배선의 양측에 형성하는 홀의 폭은 1~5㎛인 것을 특징으로 하는 액정표시장치 제조방법.
  25. 제 20 항에 있어서,
    상기 제 3 공통 전극은 상기 데이터 배선의 양측에 형성된 홀을 따라 상기 제 1 공통 전극과 전기적으로 콘택되도록 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  26. 제 20 항에 있어서,
    상기 화소 전극의 일측 가장자리는 스토리지 커패시턴스 형성을 위하여 상기 제 1 공통 배선의 일측 영역과 오버랩되어 있는 것을 특징으로 하는 액정표시장치.
  27. 절연기판 상에 형성된 제 1 공통 전극;
    상기 제 1 공통 전극 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 데이터 배선; 및
    상기 데이터 배선 상부에 유기막을 사이에 두고 오버랩되도록 배치되고, 양측 가장자리 영역이 상기 데이터 배선 둘레를 감싸면서 상기 제 1 공통 전극까지 확장 형성된 공통 전극을 포함하는 것을 특징으로 하는 액정표시장치.
KR1020040116344A 2004-12-30 2004-12-30 액정표시장치 및 그 제조방법 KR100614322B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040116344A KR100614322B1 (ko) 2004-12-30 2004-12-30 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116344A KR100614322B1 (ko) 2004-12-30 2004-12-30 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060077473A KR20060077473A (ko) 2006-07-05
KR100614322B1 true KR100614322B1 (ko) 2006-08-21

Family

ID=37169550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116344A KR100614322B1 (ko) 2004-12-30 2004-12-30 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100614322B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409557B1 (ko) * 2006-12-28 2014-06-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101427584B1 (ko) 2008-01-22 2014-08-08 삼성디스플레이 주식회사 표시 장치
CN105070725A (zh) 2015-07-21 2015-11-18 深圳市华星光电技术有限公司 一种平板显示器中的面板结构及制作方法

Also Published As

Publication number Publication date
KR20060077473A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100471397B1 (ko) 프린지 필드 스위칭 액정표시장치 및 그 제조방법
US8379177B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
JP4356750B2 (ja) 液晶表示装置及びその製造方法
KR100748442B1 (ko) 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법
KR102054233B1 (ko) 액정표시장치 및 그 제조방법
KR101157386B1 (ko) 액정표시장치 및 그 제조방법
JP4395130B2 (ja) 液晶表示装置およびその製造方法
KR20040082796A (ko) 횡전계형 액정표시장치 및 그 제조방법
JP2009093176A (ja) 液晶表示装置
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20110035531A (ko) 액정표시장치 및 그 제조 방법
KR20060001165A (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20090043114A (ko) 표시 기판 및 이를 포함하는 표시 패널
KR101307961B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20110105612A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100614322B1 (ko) 액정표시장치 및 그 제조방법
KR20120015162A (ko) 액정표시장치 및 그 제조방법
KR100717179B1 (ko) 프린지 필드 구동 액정표시장치 제조방법
KR100951840B1 (ko) 액정표시장치
KR20050123357A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR100607145B1 (ko) 횡전계방식 액정표시장치
KR20060105224A (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR100683135B1 (ko) 프린지 필드 구동 모드 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 12