KR100717179B1 - 프린지 필드 구동 액정표시장치 제조방법 - Google Patents

프린지 필드 구동 액정표시장치 제조방법 Download PDF

Info

Publication number
KR100717179B1
KR100717179B1 KR1020010017173A KR20010017173A KR100717179B1 KR 100717179 B1 KR100717179 B1 KR 100717179B1 KR 1020010017173 A KR1020010017173 A KR 1020010017173A KR 20010017173 A KR20010017173 A KR 20010017173A KR 100717179 B1 KR100717179 B1 KR 100717179B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate insulating
branches
counter electrode
Prior art date
Application number
KR1020010017173A
Other languages
English (en)
Other versions
KR20020076938A (ko
Inventor
정연학
이승희
김향율
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020010017173A priority Critical patent/KR100717179B1/ko
Publication of KR20020076938A publication Critical patent/KR20020076938A/ko
Application granted granted Critical
Publication of KR100717179B1 publication Critical patent/KR100717179B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

본 발명은 잔류 전하를 줄일 수 있는 프린지 필드 구동 액정표시장치 제조방법을 개시한다. 개시된 본 발명의 방법은, 게이트 라인과 공통 전극 라인이 형성된 유리기판을 제공하는 단계와, 상기 유리기판의 전 영역 상에 제1게이트절연막을 증착하는 단계와, 상기 제1게이트절연막 상에 공통 전극 라인과 연결되게 다수개의 브랜치를 갖는 카운터 전극을 형성하는 단계와, 상기 제1게이트절연막 상에 제2게이트절연막과 비도핑된 실리콘막과 도핑된 실리콘막을 차례로 증착하는 단계와, 상기 도핑된 실리콘막과 비도핑된 실리콘막을 식각하여 액티브층을 형성하는 단계와, 상기 액티브층 상에 소오스/드레인 금속을 증착하는 단계와, 상기 소오스/드레인 금속과 액티브층의 도핑된 실리콘막을 식각하여 소오스/드레인 전극을 포함한 데이터 라인과 오믹콘택층 및 채널층을 형성하는 단계와, 상기 기판 결과물 상에 보호막을 도포하는 단계와, 상기 보호막을 식각하여 드레인 전극을 노출시키는 콘택홀을 형성함과 동시에 카운터 전극 브랜치들 상의 제2게이트절연막 및 보호막을 제거하는 단계와, 상기 보호막 상에 드레인 전극과 콘택되면서 카운터 전극의 브랜치들 사이에 배치되는 다수개의 브랜치를 갖는 화소 전극을 형성하는 단계,를 포함한다.
LCD, 카운터 전극, 화소 전극, 잔상, ITO 금속

Description

프린지 필드 구동 액정표시장치 제조방법{METHOD FOR MANUFACTURING FRINGE FIELD SWITCHING MODE LCD}
도 1은 종래 기술에 따른 프린지 필드 구동 액정표시장치의 단위 화소를 도시한 평면도.
도 2a 내지 도 2f는 도 1의 A-A'와 B-B' 부분의 제조 과정을 도시한 단면도.
도 3은 본 발명에 따른 프린지 필드 구동 액정표시장치의 단위 화소를 도시한 평면도.
도 4a 내지 도 4f는 도 3의 A-A'와 B-B' 부분의 제조 과정을 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 카운터 전극 2 : 게이트 라인
3 : 공통 전극 라인 4a : 제1게이트절연막
4b : 제2게이트절연막 5: 액티브층
5a : 채널층 5b : 오믹콘택층
6 : 데이터 라인 6a,6b : 소오스/드레인 전극
7 : 보호막 8 : 화소 전극
9 : 박막트랜지스터 10 : 유리기판
본 발명은 액정표시장치 제조방법에 관한 것으로서, 보다 구체적으로는 카운터 전극 상에 형성되는 절연막과 보호막을 제거하여 잔상을 개선시킨 프린지 필드 구동(FRINGE FIELD SWITCHING MODE; 이하, FFS 모드라 칭한다) 액정표시장치 제조방법에 관한 것이다.
주지된 바와 같이, TN(Twist Nematic) 모드의 단점인 시야각을 개선하기 위하여, 카운터 전극 및 화소 전극 모두를 하부 기판에 형성시키는 IPS(In-Plane Switching) 모드가 제안되었다. 그런데, 상기 IPS 모드는 카운터 전극을 불투명 금속을 사용하므로 개구율이 떨어지는 단점이 있었다. 따라서, 이를 개선하기 위하여 카운터 전극과 화소 전극 모두를 ITO(Indium Tin Oxide) 투명 금속으로 형성하고, 전극간 거리를 셀갭 보다 줄인 FFS 모드가 제안되었다.
도 1은 종래 기술에 따른 FFS 모드 액정표시장치의 단위 화소를 도시한 평면도이다.
도시한 바와 같이, 유리기판 상에 게이트 버스 라인(2)과 데이터 버스 라인(6)이 수직으로 교차되어 단위 화소 공간이 한정되어 있다. 상기 단위 화소 공간 상에는 다수개의 브랜치를 갖는 카운터 전극(1)과 화소 전극(8)이 기판간 거리 보다 작게 상기 데이터 버스 라인(6)과 평행하게 배치되어 있다.
도면에는 도시하였지만 설명하지 않은 도면부호 3은 공통 전극 라인을, 6a는 소오스 전극, 6b는 드레인 전극, 그리고, 9는 박막트랜지스터를 각각 나타낸다.
도 2a 내지 도 2f는 도 1의 A-A'와 B-B' 부분의 제조 과정을 도시한 단면도이다.
도 2a에 도시한 바와 같이, 유리기판(10) 상에 다수개의 브랜치를 갖는 카운터 전극(1)을 형성한다.
도 2b에 도시한 바와 같이, 상기 카운터 전극(1)이 형성된 유리기판(10) 상에 게이트 전극 부분을 포함한 게이트 라인(2)을 형성한다. 이때, 도시하지는 않았으나, 상기 게이트 라인(2)의 형성시, 게이트 라인(2)과 평행하고 카운터 전극(1)과 콘택하는 공통 전극 라인을 함께 형성한다.
도 2c에 도시한 바와 같이, 게이트 라인(2)이 형성된 유리기판(10)의 전 영역 상에 게이트절연막(4)을 도포한다. 그런다음, 상기 게이트절연막(4) 상에 비도핑된 실리콘막과 도핑된 실리콘막을 차례로 증착한 후, 식각하여 액티브층(5)을 형성한다.
도 2d에 도시한 바와 같이, 상기 액티브층(5)이 형성된 유리기판(10)의 전 영역 상에 소오스/드레인 금속을 증착한 다음, 식각하여 소오스/드레인 전극(6a, 6b)를 포함한 데이터 라인(6)을 형성하고, 연이어, 액티브층의 도핑된 실리콘막을 식각하여 상기 도핑된 실리콘막으로 이루어진 오믹콘택층(5b)과 비도핑된 실리콘막으로 이루어진 채널층(5a)을 형성한다.
도 2e에 도시한 바와 같이, 상기 소오스/드레인 전극(6a, 6b)이 형성된 유리기판(10)의 전 영역 상에 보호막(7)을 도포한다.
도 2f에 도시한 바와 같이, 보호막(7)을 식각하여 드레인스 전극(6b)을 노출시키는 콘택홀을 형성하고, 상기 보호막(7) 상에 드레인 전극(6b)과 콘택되는 다수개의 브랜치를 갖는 화소 전극(8)을 형성한다.
이러한 구조를 갖는 종래의 FFS 모드 액정표시장치는 화소 전극(8)과 카운터 전극(1)의 브랜치들 사이에서 강한 프린지 필드가 형성되고, 이 프린지 필드에 의해 액정 분자들이 동작됨으로써 디스플레이된다.
그러나, 전술한 바와 같은 FFS 모드 처럼 전극들이 하나의 기판에 형성된 구조는 강한 프린지 필드를 형성하지만, 절연막과 보호막에 많은 잔류 전하를 발생시켜 잔상을 유발하는 문제점이 있다.
따라서, 본 발명은 종래 기술의 문제점을 개선하기 위하여 안출된 것으로서, 브랜치 형태의 카운터 전극 상에 형성되는 게이트 절연막과 보호막을 제거함으로써 카운터 전극과 화소 전극 사이에 존재하는 잔류 전하를 최소화할 수 있는 FFS 모드 액정표시장치 제조방법을 제공하는 것이 그 목적이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 FFS 모드 액정표시장치 제조방법은, 게이트 라인과 공통 전극 라인이 형성된 유리기판을 제공하는 단계; 상기 게이트 라인 및 공통 전극 라인이 형성된 유리기판의 전 영역 상에 제1게이트절연막을 증착하는 단계; 상기 제1게이트절연막 상에 공통 전극 라인과 연결되게 다수개의 브랜치를 갖는 카운터 전극을 형성하는 단계; 상기 카운터 전극이 형성된 제1게이트절연막 상에 제2게이트절연막과 비도핑된 실리콘막과 도핑된 실리콘막을 차례로 증착하는 단계; 상기 도핑된 실리콘막과 비도핑된 실리콘막을 식각하여 액티브층을 형성하는 단계; 상기 액티브층 상에 소오스/드레인 금속을 증착하는 단계; 상기 소오스/드레인 금속과 액티브층의 도핑된 실리콘막을 식각하여 소오스/드레인 전극을 포함한 데이터 라인과 오믹콘택층 및 채널층을 형성하는 단계; 상기 소오스/드레인 전극을 포함한 데이터 라인이 형성된 기판 결과물 상에 보호막을 도포하는 단계; 상기 보호막을 식각하여 드레인 전극을 노출시키는 콘택홀을 형성함과 동시에 상기 카운터 전극 브랜치들 상의 제2게이트절연막과 보호막을 제거하는 단계; 및 상기 보호막 상에 드레인 전극과 콘택되면서 카운터 전극의 브랜치들 사이에 배치되는 다수개의 브랜치를 갖는 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 공통 전극 라인과 카운터 전극은 불투명 금속으로 동시에 형성하며, 상기 카운터 전극과 화소 전극의 브랜치 폭은 10㎛ 이하, 전극간 간격은 8㎛ 이하로 하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 FFS 모드 액정표시장치 제조방법은, 게이트 라인과 공통 전극 라인이 형성된 유리기판을 제공하는 단계; 상기 게이트 라인 및 공통 전극 라인이 형성된 유리기판의 전 영역 상에 제1게이트절연막을 증착하는 단계; 상기 제1게이트절연막 상에 공통 전극 라인과 연결되게 다수개의 브랜치를 갖는 카운터 전극을 형성하는 단계; 상기 카운터 전극이 형성된 제1게이트절연막 상에 제2게이트절연막과 비도핑된 실리콘막과 도핑된 실리콘막을 차례로 증착하는 단계; 상기 도핑된 실리콘막과 비도핑된 실리콘막을 식각하여 액티브층을 형성하는 단계; 상기 액티브층 상에 소오스/드레인 금속을 증착하는 단계; 상기 소오스/드레인 금속과 액티브층의 도핑된 실리콘막을 식각하여 소오스/드레인 전극을 포함한 데이터 라인과 오믹콘택층 및 채널층을 형성하는 단계; 상기 소오스/드레인 전극을 포함한 데이터 라인이 형성된 기판 결과물 상에 보호막을 도포하는 단계; 상기 보호막을 식각하여 드레인 전극을 노출시키는 콘택홀을 형성하는 단계; 상기 보호막 상에 드레인 전극과 콘택되면서 카운터 전극의 브랜치들 사이에 배치되는 다수개의 브랜치를 갖는 화소 전극을 형성하는 단계; 및 상기 카운터 전극 브랜치들 상의 제2게이트절연막과 보호막을 제거하는 단계;를 포함하는 것을 특징으로 한다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 3은 본 발명에 따른 프린지 필드 구동 액정표시장치의 단위 화소를 도시한 평면도이다. 여기서, 도 1과 동일한 부분은 동일한 도면부호로 나타낸다.
도시된 바와 같이, 유리기판 상에 게이트 버스 라인(2)과 데이터 버스 라인(6)이 수직으로 교차되어 단위 화소 공간이 한정되어 있다. 상기 단위 화소 공간 내에는 다수개의 브랜치를 갖는 카운터 전극(1)과 화소 전극(8)이 다수의 브랜치를 가지면서 브랜치들간의 간격이 기판간 거리 보다 작게 상기 데이터 버스 라인(6)과 평행하게 배치되어 있다.
설명하지 않은 도면부호 3은 공통 전극 라인을, 6a는 소오스 전극, 6b는 드레인 전극, 그리고, 9는 박막트랜지스터를 각각 나타낸다.
도 4a내지 도 4f는 도 3의 A-A'와 B-B' 부분의 제조 과정을 도시한 단면도로서, 이를 설명하면 다음과 같다.
도 4a에 도시한 바와 같이, 유리기판(10) 상에 금속막을 증착한 후, 이를 식각하여 게이트 전극을 포함한 게이트 라인(2)과 이에 평행하게 배치되는 공통 전극 라인(3)을 형성한다.
도 4b에 도시한 바와 같이, 게이트 라인(2) 및 공통 전극 라인(3)이 형성된 유리기판(10)의 전 영역 상에 제1게이트절연막(4a)을 도포한다. 그런다음, 상기 제1게이트절연막(4a) 상에 다수개의 브랜치를 갖는 카운터 전극(1)을 형성한다. 여기서, 명확하게 도시하고 설명하지는 않았지만, 상기 카운터 전극(1)은 공통 전극 라인(3)과 콘택되도록 형성되며, 이를 위해, 상기 카운터 전극(1)의 형성 전, 제1게이트절연막(4a)에 홀을 형성함이 바람직하다.
도 4c에 도시한 바와 같이, 상기 카운터 전극(1)이 형성된 제1게이트절연막(4a) 상에 제2게이트절연막(4b), 비도핑된 실리콘막 및 도핑된 실리콘막을 차례로 증착한다. 그런다음, 상기 도핑된 실리콘막과 비도핑된 실리콘막을 식각하여 액티브층(5)을 형성한다.
도 4d에 도시한 바와 같이, 상기 액티층(5)이 형성된 제2게이트절연막(4b) 상에 소오스/드레인 금속을 증착한 후, 이를 식각하여 소오스/드레인 전극(6a, 6b)을 포함한 데이터 라인을 형성하고, 연이어, 액티브층의 도핑된 실리콘막을 식각하여 상기 도핑된 실리콘막으로 이루어진 오믹콘택층(5b) 및 비도핑된 실리콘막으로 이루어진 채널층(5a)을 형성한다.
도 4e에 도시한 바와 같이, 상기 소오스/드레인 전극(6a, 6b)이 형성된 제2게이트절연막(4b) 상에 보호막(7)을 증착한다.
도 4f에 도시한 바와 같이, 상기 보호막(7)을 식각하여 이후에 형성될 화소 전극과 콘택될 드레인 전극(6b)을 노출시키는 콘택홀을 형성하고, 동시에, 카운터 전극(1) 브랜치들 상의 제2게이트절연막(4b)과 보호막(7)을 제거한다. 그런다음, 식각되지 않은 단위 화소 영역 상의 브랜치 형태의 보호막(7) 상에 브랜치 구조를 갖는 화소 전극(7)을 형성한다.
한편, 전술한 본 발명의 실시예에서는 카운터 전극 브랜치들 상의 제2게이트절연막과 보호막의 제거를 드레인 전극을 노출시키는 콘택홀을 형성하기 위한 보호막의 식각시 함께 수행하였지만, 본 발명의 다른 실시예로서, 보호막의 식각시에는 드레인 전극을 노출시키는 콘택홀만을 형성한 후, 상기 보호막 상에 브랜치 구조의 화소 전극을 형성하고, 이후, 카운터 전극 브랜치들 상의 제2게이트절연막과 보호막을 식각하는 것도 가능하다.
삭제
본 발명에 의하여 제조된 액정표시장치는 종래 액정표시장치에 비하여 카운터 전극과 화소 전극 사이에 존재하는 절연막과 보호막이 상당히 줄어든다. 따라스, 전극들 사이에 강한 프린지 필드가 형성되더라도, 절연막과 보호막에의 잔류 전하가 상당히 감소하게 되어 화면 품위를 향상시킬 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명은 카운트 전극과 화소 전극 사이에 형성된 절연막과 보호막을 상당 부분 제거함으로써 프린지 필드에 의한 잔류 전하의 발생을 줄일 수 있는 효과가 있다.
아울러, 이러한 잔류 전하의 감소는 절연막 상에서 발생하는 분극에 의한 기생 잔류 DC량의 줄이고, 이로인하여 잔상을 개선할 수 있는 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

  1. 게이트 라인과 공통 전극 라인이 형성된 유리기판을 제공하는 단계;
    상기 게이트 라인 및 공통 전극 라인이 형성된 유리기판의 전 영역 상에 제1게이트절연막을 증착하는 단계;
    상기 제1게이트절연막 상에 공통 전극 라인과 연결되게 다수개의 브랜치를 갖는 카운터 전극을 형성하는 단계;
    상기 카운터 전극이 형성된 제1게이트절연막 상에 제2게이트절연막과 비도핑된 실리콘막과 도핑된 실리콘막을 차례로 증착하는 단계;
    상기 도핑된 실리콘막과 비도핑된 실리콘막을 식각하여 액티브층을 형성하는 단계;
    상기 액티브층 상에 소오스/드레인 금속을 증착하는 단계;
    상기 소오스/드레인 금속과 액티브층의 도핑된 실리콘막을 식각하여 소오스/드레인 전극을 포함한 데이터 라인과 오믹콘택층 및 채널층을 형성하는 단계;
    상기 소오스/드레인 전극을 포함한 데이터 라인이 형성된 기판 결과물 상에 보호막을 도포하는 단계;
    상기 보호막을 식각하여 드레인 전극을 노출시키는 콘택홀을 형성함과 동시에 상기 카운터 전극 브랜치들 상의 제2게이트절연막 및 보호막을 제거하는 단계; 및
    상기 보호막 상에 드레인 전극과 콘택되면서 카운터 전극의 브랜치들 사이에 배치되는 다수개의 브랜치를 갖는 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 프린지 필드 구동 액정표시장치 제조방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 카운터 전극과 화소 전극의 브랜치 폭은 10㎛ 이하, 전극간 간격은 8㎛ 이하로 하는 것을 특징으로 하는 프린지 필드 구동 액정표시장치 제조방법.
  4. 게이트 전극을 포함한 게이트 라인이 형성된 유리기판을 제공하는 단계;
    상기 게이트 라인이 형성된 유리기판의 전 영역 상에 제1게이트절연막을 증착하는 단계;
    상기 제1게이트절연막 상에 공통 전극 라인과 다수개의 브랜치를 갖는 카운터 전극을 형성하는 단계;
    상기 공통 전극 라인 및 카운터 전극이 형성된 제1게이트절연막 상에 제2게이트절연막과 비도핑된 실리콘막과 도핑된 실리콘막을 차례로 증착하는 단계;
    상기 도핑된 실리콘막과 비도핑된 실리콘막을 식각하여 액티브층을 형성하는 단계;
    상기 액티브층 상에 소오스/드레인 금속을 증착하는 단계;
    상기 소오스/드레인 금속과 액티브층의 도핑된 실리콘막을 식각하여 소오스/드레인 전극을 포함한 데이터 라인과 오믹콘택층 및 채널층을 형성하는 단계;
    상기 소오스/드레인 전극을 포함한 데이터 라인이 형성된 기판 결과물 상에 보호막을 도포하는 단계;
    상기 보호막을 식각하여 드레인 전극을 노출시키는 콘택홀을 형성하는 단계;
    상기 보호막 상에 드레인 전극과 콘택되면서 카운터 전극의 브랜치들 사이에 배치되는 다수개의 브랜치를 갖는 화소 전극을 형성하는 단계; 및
    상기 카운터 전극 브랜치들 상의 제2게이트절연막과 보호막을 제거하는 단계;를 포함하는 것을 특징으로 하는 프린지 필드 구동 액정표시장치 제조방법.
KR1020010017173A 2001-03-31 2001-03-31 프린지 필드 구동 액정표시장치 제조방법 KR100717179B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010017173A KR100717179B1 (ko) 2001-03-31 2001-03-31 프린지 필드 구동 액정표시장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010017173A KR100717179B1 (ko) 2001-03-31 2001-03-31 프린지 필드 구동 액정표시장치 제조방법

Publications (2)

Publication Number Publication Date
KR20020076938A KR20020076938A (ko) 2002-10-11
KR100717179B1 true KR100717179B1 (ko) 2007-05-11

Family

ID=27699485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010017173A KR100717179B1 (ko) 2001-03-31 2001-03-31 프린지 필드 구동 액정표시장치 제조방법

Country Status (1)

Country Link
KR (1) KR100717179B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006781B1 (ko) * 2003-12-30 2011-01-10 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101930294B1 (ko) 2011-08-22 2018-12-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735219B1 (ko) * 2005-08-25 2007-07-03 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
CN102253522A (zh) * 2011-08-08 2011-11-23 信利半导体有限公司 一种液晶显示装置及其制造方法
CN106847757B (zh) 2017-03-09 2019-11-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10221705A (ja) * 1997-02-07 1998-08-21 Hoshiden Philips Display Kk 液晶表示素子
KR19990085360A (ko) * 1998-05-16 1999-12-06 윤종용 광시야각 액정 표시 장치 및 그 제조 방법
KR20000014701A (ko) * 1998-08-24 2000-03-15 김영환 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
JP2000250065A (ja) * 1999-02-26 2000-09-14 Matsushita Electric Ind Co Ltd 液晶画像表示装置および画像表示装置用半導体装置の製造方法
JP2000250072A (ja) * 1999-02-26 2000-09-14 Matsushita Electric Ind Co Ltd 液晶画像表示装置および画像表示装置用半導体装置の製造方法
KR20010004525A (ko) * 1999-06-29 2001-01-15 김영환 반사형 액정 표시 장치
KR20020054909A (ko) * 2000-12-28 2002-07-08 주식회사 현대 디스플레이 테크놀로지 프린지필드구동 액정표시장치 및 그 제조방법
KR20020057217A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 프린지필드구동 액정표시장치의 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10221705A (ja) * 1997-02-07 1998-08-21 Hoshiden Philips Display Kk 液晶表示素子
KR19990085360A (ko) * 1998-05-16 1999-12-06 윤종용 광시야각 액정 표시 장치 및 그 제조 방법
KR20000014701A (ko) * 1998-08-24 2000-03-15 김영환 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
JP2000250065A (ja) * 1999-02-26 2000-09-14 Matsushita Electric Ind Co Ltd 液晶画像表示装置および画像表示装置用半導体装置の製造方法
JP2000250072A (ja) * 1999-02-26 2000-09-14 Matsushita Electric Ind Co Ltd 液晶画像表示装置および画像表示装置用半導体装置の製造方法
KR20010004525A (ko) * 1999-06-29 2001-01-15 김영환 반사형 액정 표시 장치
KR20020054909A (ko) * 2000-12-28 2002-07-08 주식회사 현대 디스플레이 테크놀로지 프린지필드구동 액정표시장치 및 그 제조방법
KR20020057217A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 프린지필드구동 액정표시장치의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006781B1 (ko) * 2003-12-30 2011-01-10 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101930294B1 (ko) 2011-08-22 2018-12-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20020076938A (ko) 2002-10-11

Similar Documents

Publication Publication Date Title
KR100471397B1 (ko) 프린지 필드 스위칭 액정표시장치 및 그 제조방법
JP3723914B2 (ja) Ｆｆｓモードの液晶表示装置及びその製造方法
US6665036B2 (en) In-plane switching mode liquid crystal display device having particular common electrodes
KR101157386B1 (ko) 액정표시장치 및 그 제조방법
JP2001059976A (ja) 液晶表示装置及びその製造方法
KR101246570B1 (ko) 액정표시장치의 제조방법
KR100919199B1 (ko) 횡전계방식 액정표시소자
KR20070000546A (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
US6509939B1 (en) Hybrid switching mode liquid crystal display device and method of manufacturing thereof
JP2006189830A (ja) 液晶表示装置およびその製造方法
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
KR100717179B1 (ko) 프린지 필드 구동 액정표시장치 제조방법
KR100674236B1 (ko) 프린지필드구동 액정표시장치의 제조방법
KR20080071255A (ko) 프린지 필드 스위칭 액정표시소자
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR100614322B1 (ko) 액정표시장치 및 그 제조방법
KR100683135B1 (ko) 프린지 필드 구동 모드 액정 표시 장치
KR20020022301A (ko) 프린지 필드 구동 액정표시소자 및 그 제조방법
KR100658065B1 (ko) 프린지 필드 구동 액정표시소자 및 그 제조방법
US6972818B1 (en) In-plane switching mode liquid crystal display device
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100904268B1 (ko) 액정표시소자 및 그의 제조방법
KR20020076935A (ko) 박막 트랜지스터 액정표시장치 제조방법
KR100446387B1 (ko) 프린지 필드 스위칭 액정표시장치 및 그 제조방법
KR20020085242A (ko) 프린지 필드 스위칭 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050317

Effective date: 20060823

Free format text: TRIAL NUMBER: 2005101001563; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050317

Effective date: 20060823

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 13