JP2002031817A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2002031817A
JP2002031817A JP2000214259A JP2000214259A JP2002031817A JP 2002031817 A JP2002031817 A JP 2002031817A JP 2000214259 A JP2000214259 A JP 2000214259A JP 2000214259 A JP2000214259 A JP 2000214259A JP 2002031817 A JP2002031817 A JP 2002031817A
Authority
JP
Japan
Prior art keywords
semiconductor layer
liquid crystal
display device
crystal display
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000214259A
Other languages
English (en)
Inventor
Hiroaki Yonekura
広顕 米倉
Tatsuya Wakimoto
竜也 脇本
Masaru Shiiba
賢 椎葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000214259A priority Critical patent/JP2002031817A/ja
Publication of JP2002031817A publication Critical patent/JP2002031817A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 液晶表示装置において、アレイ基板の裏面か
ら入射した光がチャンネルを形成する半導体層に直接入
射する量を低減し、TFTのオフ特性劣化を抑制するこ
と。 【解決手段】 絶縁性透明基板上に、マトリックス状に
配列された複数の画素電極10と、ソース配線5と、ゲ
ート配線2と、画素電極に1対1に島状に形成された半
導体層4とを有し、半導体層4が薄膜トランジスタを構
成している液晶表示装置において、半導体層4が、ソー
ス電極5a又はドレイン電極9との交差部及びその近傍
を除いて、ゲート配線2aよりも平面方向に内側にあ
る。半導体層4はアレイ基板の裏面から見てゲート配線
2aの内側に隠れるため、半導体層4にバックライト光
が入射せず、従来の液晶表示装置と比較して、アレイ基
板側の裏面からの光によるキャリアの増大が抑制され
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
を用いたアクティブマトリックス方式の液晶表示装置に
関する。
【0002】
【従来の技術】液晶を応用した表示装置は、低電力、軽
量という従来のディスプレイにない特徴をもち、中で
も、画素毎にスイッチング素子をもつ薄膜トランジスタ
(以下TFTと略す)を用いたアクティブマトリクス方
式の液晶表示装置は、クロストークの少ない鮮明な画像
表示が得られることから、ノートパソコンやカーナビゲ
ーションのディスプレイ等に使用され、さらに近年では
大型ディスプレイモニターとして急速に利用されるよう
になってきた。
【0003】以下、従来のアクティブマトリックス方式
の液晶表示装置の一例について、図面を用いて説明す
る。図3は、従来のアクティブマトリックス方式の液晶
表示装置におけるアレイ基板の一部分を示す部分拡大平
面図である。図3において、2はゲート配線、4はTF
Tのチャンネル、ソース、及びドレイン領域を形成する
アモルファスシリコン半導体層、5はソース信号線、9
はTFTのドレイン電極、10はITO等から成る画素
電極である。ゲート配線2から半導体膜4の下側にゲー
ト電極2aとなる部分が枝状に突き出ており、また、ソ
ース配線5から半導体膜4の上側にソース電極5aとな
る部分が枝状に突き出ている。ドレイン電極9と画素電
極10の間は、パッシベーション膜に開けられたコンタ
クトホール7を介して電気的に接続されている。
【0004】図4は、図3のB−B’線の位置における
液晶表示装置全体の断面図である。ガラス製のアレイ基
板1の上面に、ゲート配線2、ゲート絶縁膜層3、半導
体層4、パッシベーション膜6、画素電極10が順次積
層されている。
【0005】以上のように構成された液晶表示装置につ
いてその動作を説明する。まず、ゲート電極2aに電圧
が印加され、TFTのアモルファスシリコン半導体層4
にチャンネルが形成されると、ソース電極5aからの映
像信号がTFTのチャンネルを通過してドレイン電極9
に流れ込み、画素電極10に伝えられる。そして、画素
電極10と対向電極11との間に映像信号に応じた電界
が生じ、発生した電界に応じて画素電極10と対向電極
11の間に注入された液晶の配向が変わる。これによ
り、アレイ基板1の裏面から入射した光の透過率が変化
して、映像信号に応じた画像が表示される。
【0006】ところで、上記従来の液晶表示装置におい
て、半導体膜4は、図3に示すように、ゲート電極2a
のエッジ部を覆うようにゲート電極2aよりも幅広く形
成されている。これは、TFTのゲート領域及びドレイ
ン領域を形成するために原理的に必要な構成であるが、
さらに、ゲート電極2aのエッジ部において、ゲート電
極2aがソース電極5a又はドレイン電極9と電気的に
短絡することを防止するためでもある。ゲート電極2a
のエッジ部においては、ゲート絶縁膜3のカバレッジが
悪くなるため、その上に直接ソース電極5aやドレイン
電極9を形成すると、両者の間が電気的に短絡し易い。
そこで、ゲート電極2aのエッジ部を半導体膜4で覆う
ことにより、こうした短絡不良の発生を防止している。
【0007】
【発明が解決しようとする課題】しかし、上記従来の液
晶表示装置において、アレイ基板1の裏面から光の照射
を行った場合、図4に示すように、入射光の一部が半導
体膜4に直接入射してしまう。半導体層4に入射した光
は、半導体層4のキャリア濃度を必要以上に増大させる
とともに電気抵抗率を低下させ、TFTのオフ特性を悪
化させる。TFTのオフ特性が悪化すると、コントラス
ト等の画像性能を低下させることになる。近年、一層高
輝度な表示装置が求められるなかで、この種の問題は深
刻となってきた。
【0008】本発明は、上記問題を解決するためになさ
れたものであり、アレイ基板の裏面から入射した光がチ
ャンネルを形成する半導体層に直接入射する量を低減
し、TFTのオフ特性劣化による画像性能の低下を抑制
することのできる液晶表示装置を提供することを目的と
する。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る液晶表示装置は、絶縁性透明基板上
に、マトリックス状に配列された複数の画素電極と、前
記画素電極の列間に形成されたソース配線と、前記画素
電極の行間に形成されたゲート配線と、前記画素電極に
1対1に島状に形成された半導体層と、前記半導体層と
前記画素電極を接続する接続電極とを有し、前記半導体
層が、前記ソース配線の一部分をソース電極とし、前記
ゲート配線の一部分をゲート電極とし、前記接続電極を
ドレイン電極として薄膜トランジスタを構成している液
晶表示装置であって、前記半導体層が、前記ソース配線
又は前記接続電極との交差部及びその近傍を除いて、前
記ゲート配線よりも平面方向に内側にあることを特徴と
する。
【0010】これにより、ソース又はドレイン電極との
交差部及びその近傍を除いて、半導体層はゲート配線の
内側に隠れるため、この部分の半導体層にはバックライ
ト光が入射せず、従来の液晶表示装置と比較して、アレ
イ基板側の裏面からの光によるキャリアの増大は抑制さ
れる。したがって、TFT特性劣化により引き起こされ
る画像性能の低下を抑制することができる。また、交差
部の近傍では、半導体層はゲート配線よりも外側にあ
り、ゲート配線のエッジは半導体層によって覆われてい
るため、ゲート配線とソース又はドレイン電極の間の短
絡発生は従来同様い防止することができる。
【0011】また、前記ゲート電極となる一部分が、前
記ゲート配線の配線方向から垂直に突出していることが
好ましい。これにより、ゲート電極となる部分の形状
を、ゲート配線の配線幅に影響を与えることなく自由に
変更することができるため、ゲート電極となる部分の形
状を最適化して半導体層を効果的に遮蔽することができ
る。
【0012】また、TFT1つについてソース電極が2
つ以上形成されている形式のTFTの場合に、本発明の
適用の効果が特に大きい。従来の構造では、ソース電極
が2つ以上形成されている場合に、ソース電極の間の領
域で半導体膜がバックライト光に直接曝されることとな
るが、この領域はチャンネルに近いため、TFTのオフ
特性への影響が特に大きかった。本発明を適用すれば、
ソース電極の間の領域において、半導体層をゲート電極
によって遮蔽することができるため、TFTのオフ特性
を良好に維持することができる。
【0013】また、本発明は、本発明に係る液晶表示装
置を有する画像表示応用機器でもある。本発明に係る液
晶表示装置は、入射光の光量が大きな場合であってもT
FTのオフ特性の低下が少なく、高い画質を維持するこ
とができる。したがって、高輝度のバックライト光源と
組み合わせることにより、高輝度かつ高画質の画像表示
応用機器を構成することができる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。尚、図中、図3及び
図4と同一の符号を付した部材は、同一又は対応する部
材を表す。図1は本発明に係る液晶表示装置におけるア
レイ基板の一部分を示す部分拡大平面図である。図1に
示すアレイ基板において、TFTは、ゲート配線4とソ
ース信号線5の交差部に隣接して形成されており、ゲー
ト配線5から枝状に突出した突出部(=ゲート電極部分
2a)をゲート電極とし、ソース配線5から枝状に突出
した突出部(=ソース電極部分5a)をソース電極と
し、画素電極10と接続した接続電極9をドレイン電極
として構成されている。
【0015】本実施の形態において、ゲート電極部分2
aはゲート配線2から垂直に突き出しており、ゲート電
極部分2aに直交して、ソース電極部分5a及び接続電
極9が形成されている。また、ソース電極部分5aは、
1つのTFTについて2つ形成されており、これら2つ
のソース電極部分5aの間に、ドレインである接続電極
9が配置されている。
【0016】図1に示すように、半導体層4は、ソース
電極部分5a又はドレイン電極9との交差部及びその近
傍を除いて、ゲート電極部分2aよりも平面方向に内側
に形成されている。即ち、半導体層4がソース又はドレ
イン電極と重なった領域及びその近傍の領域を除いて、
半導体層4のパターンエッジがゲート電極部分5aのパ
ターンエッジよりも内側に形成されている。これによ
り、半導体層4は、ソース電極部分5a又は接続電極9
との交差部及びその近傍を除き、アレイ基板側から見て
ゲート電極部分2aの内側に隠れることとなる。
【0017】図2は、図1のA−A’線の位置における
液晶表示全体の断面図である。ガラス製のアレイ基板1
の上面に、ゲート電極部分2a、ゲート絶縁膜層3、T
FTのチャンネル領域などを形成するアモルファスシリ
コン半導体層4、パッシベーション膜6、画素電極10
が順次積層されている。パッシベーション膜6は、例え
ばSiNx、SiO2、アクリル樹脂、ポリイミド、ポ
リアミド、ポリカーボネートまたはこれらの積層膜から
成る絶縁膜である。本実施の形態において、TFTはい
わゆるボトムゲート型である。即ち、ゲート電極2a
は、ゲート酸化膜3の下側に形成されており、ソース電
極5a及びドレイン電極9はゲート酸化膜3の上側に形
成されている。
【0018】前述の通り、従来の液晶表示装置において
は、半導体層4は、ゲート電極部分2aよりも外側まで
形成されていたため、アレイ基板1の裏面から入射した
バックライト光がゲート電極部分2aから外側にはみ出
た半導体層4に直接入射して、不必要なキャリアを誘起
していた。
【0019】一方、本発明に係る液晶表示装置では、図
2に示すように、ドレイン電極9の反対側の部分におい
て、半導体層4はゲート電極部分2aの内側に隠れてい
るため、この部分の半導体層4にはバックライト光が入
射せず、従来の液晶表示装置と比較して、アレイ基板側
の裏面からの光によるキャリアの増大は抑制される。し
たがって、TFT特性劣化により引き起こされる画像性
能の低下を抑制することができる。例えば、このような
TFTの構成を用いたTFT液晶表示装置を作成したと
ころ、入射光輝度が7000cd/m2の明るさであっ
てもコントラスト300以上の良好な画像表示性能が得
られた。
【0020】ここで、図1に示すように、ゲート電極部
分2aと、ソース電極部分5a又は接続電極9との交差
部については、半導体層4がゲート電極部分2aの外側
まで形成されているため、この部分の半導体層4内にド
レイン領域及びソース領域を形成することができる。ま
た、交差部のみならず、その近傍についても、半導体層
4がゲート電極部分2aの外側まで形成されているた
め、ゲート電極部分2aのエッジにおけるゲート電極と
ソース又はドレイン電極との短絡不良の発生を防止する
ことができる。
【0021】尚、ソース又はドレイン電極との交差部及
びその近傍を除いて、ゲート電極部分2aを半導体層4
よりも外側に位置させるには、ゲート電極部分のパター
ンエッジを外側にずらしても良いし、逆に、半導体層4
のパターンエッジを内側にずらしても良く、さらに、そ
の両方の組み合わせによっても良い。
【0022】本実施の形態においては、図1に示すよう
に、ソース又はドレイン電極と重なった領域において半
導体層4のパターンエッジをゲート電極部分2aのパタ
ーンエッジよりも外側に形成し、この重なり領域のすぐ
外側において半導体層4のパターンエッジとゲート電極
部分2aのパターンエッジを互いに斜めに交差させて位
置を入れ代え、残りの領域において半導体層4のパター
ンエッジがゲート電極部分2aのパターンエッジよりも
内側になるようにしている。
【0023】また、本実施の形態においては、ソース電
極部分5aを、1つのTFTについて2箇所形成してお
り、これら2つのソース電極部分5aの間に、ドレイン
である接続電極9が配置されている。このため、ゲート
電極部分2a及び半導体膜4の形状は次の通りになって
いる。ゲート電極部分5aは、2つのソース電極部分5
aとの交差部はドレイン電極寄りに形成され、ドレイン
電極との交差部はソース配線寄りに形成され、全体とし
て左凸型に形成されている。一方、半導体層4は、2つ
のソース電極部分5aとの交差部はソース配線寄りに形
成され、ドレイン電極9との交差部はドレイン電極寄り
に形成され、全体として右凸型に形成されている。そし
て、ゲート電極部分2aと半導体層4は、互いに、チェ
イン状に重ね合わされている。こうした形状にすること
により、ソース電極が2箇所ある構成においても、半導
体層4をゲート配線2によって効果的に遮蔽することが
できる。
【0024】本発明に係る液晶表示装置は、ゲート配線
及び半導体層のパターン形状を除いて従来の液晶表示装
置と同様の構成を有するため、従来の一般的なアクティ
ブマトリックス方式液晶表示装置の製造方法を用いて製
造することができる。即ち、ゲート配線2及びアモルフ
ァスシリコン半導体膜4は、一般的な手法によってパタ
ーニングすることができる。例えば、ゲート配線2を形
成するための金属膜をスパッタリング成膜法にて薄膜堆
積し、この金属膜を、フォトリソ工程、エッチング工程
によってパターニングして、ゲート配線2を形成するこ
とができる。
【0025】尚、本実施の形態においては、半導体層に
アモルファスシリコンを用いた薄膜トランジスタの場合
を例に説明したが、本発明はこれに限定されない。例え
ば、多結晶シリコン等の他の半導体層を用いたものにつ
いても、本実施の形態と同様の構成を採用することによ
り、同様の作用効果を奏することができる。
【0026】
【発明の効果】以上のように本発明の液晶表示装置によ
れば、ドレイン又はソース電極との交差部及びその近傍
を除いて、半導体層がゲート電極の内側に隠れるように
形成しているため、半導体層に直接入射するバックライ
ト光を低減して、TFTのオフ特性悪化により引き起こ
される画像性能の低下を抑制することができる。
【図面の簡単な説明】
【図1】 本発明に係る液晶表示装置のアレイ基板を示
す部分拡大平面図
【図2】 図1のA−A’断面における液晶表示装置を
示す部分拡大断面図
【図3】 従来の液晶表示装置のアレイ基板を示す部分
拡大平面図
【図4】 図3のB−B’断面における液晶表示装置を
示す部分拡大断面図
【符号の説明】
1 アレイ基板 2 ゲート配線 2a ゲート電極部 3 ゲート絶縁膜 4 アモルファスシリコン半導体層 5 ソース信号線 5a ソース電極部分 6 パシベーション膜 7 コンタクトホール 9 ドレイン電極(=接続電極) 10 画素電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 618C 619B (72)発明者 椎葉 賢 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2H092 JA26 JA28 JA34 JA38 JA42 JB22 JB31 JB57 KA04 KA05 KB24 NA01 NA22 PA13 5C094 AA21 AA25 BA03 BA43 CA19 DA13 EA03 EA04 EA07 EB02 FA02 FB14 5F110 AA06 AA30 BB01 CC07 DD02 EE24 GG02 GG13 GG15 GG23 GG26 GG30 NN03 NN23 NN24 NN27 NN44 NN72

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性透明基板上に、マトリックス状に
    配列された複数の画素電極と、前記画素電極の列間に形
    成されたソース配線と、前記画素電極の行間に形成され
    たゲート配線と、前記画素電極に1対1に島状に形成さ
    れた半導体層と、前記半導体層と前記画素電極を接続す
    る接続電極とを有し、 前記半導体層が、前記ソース配線の一部分をソース電極
    とし、前記ゲート配線の一部分をゲート電極とし、前記
    接続電極をドレイン電極として薄膜トランジスタを構成
    している液晶表示装置であって、 前記半導体層が、前記ソース配線又は前記接続電極との
    交差部及びその近傍を除いて、前記ゲート配線よりも平
    面方向に内側にあることを特徴とする液晶表示装置。
  2. 【請求項2】 前記ゲート電極となる一部分が、前記ゲ
    ート配線の配線方向から垂直に突出していることを特徴
    とする請求項1記載の液晶表示装置。
  3. 【請求項3】 前記半導体層の各々について、前記ソー
    ス電極となる部分が2箇所以上形成されていることを特
    徴とする請求項1記載の液晶表示装置。
  4. 【請求項4】 請求項1乃至3のいずれか1項に記載の
    液晶表示装置を有する画像表示応用機器。
JP2000214259A 2000-07-14 2000-07-14 液晶表示装置 Pending JP2002031817A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000214259A JP2002031817A (ja) 2000-07-14 2000-07-14 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000214259A JP2002031817A (ja) 2000-07-14 2000-07-14 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2002031817A true JP2002031817A (ja) 2002-01-31

Family

ID=18709870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000214259A Pending JP2002031817A (ja) 2000-07-14 2000-07-14 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2002031817A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223254A (ja) * 2004-02-09 2005-08-18 Sharp Corp 薄膜トランジスタ
JP2008159915A (ja) * 2006-12-25 2008-07-10 Lg Display Co Ltd 薄膜トランジスタの製造方法
JP2012133372A (ja) * 2004-05-21 2012-07-12 Semiconductor Energy Lab Co Ltd 表示装置
US8222642B2 (en) 2007-04-26 2012-07-17 Nec Corporation Field-effect type transistor having two gate electrodes and display element using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223254A (ja) * 2004-02-09 2005-08-18 Sharp Corp 薄膜トランジスタ
JP2012133372A (ja) * 2004-05-21 2012-07-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2008159915A (ja) * 2006-12-25 2008-07-10 Lg Display Co Ltd 薄膜トランジスタの製造方法
US8222642B2 (en) 2007-04-26 2012-07-17 Nec Corporation Field-effect type transistor having two gate electrodes and display element using the same

Similar Documents

Publication Publication Date Title
KR100736114B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR100493869B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR102159830B1 (ko) 표시소자
US6262784B1 (en) Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
KR100620322B1 (ko) 횡전계 방식의 액정 표시장치 및 그 제조방법
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
JP5638833B2 (ja) 画像表示装置及びその製造方法
JPH1031235A (ja) 液晶表示装置
US20060289867A1 (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
US20100245735A1 (en) Array substrate and manufacturing method thereof
US9235091B2 (en) Liquid crystal display device and manufacturing method thereof
JP4481942B2 (ja) 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法
KR100838185B1 (ko) 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법
WO2010103676A1 (ja) アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器
JP3669082B2 (ja) 液晶表示素子用薄膜トランジスタアレイ
KR20030012052A (ko) 액정 표시장치의 스토리지 커패시터
JP4114409B2 (ja) 表示装置
JP2008009433A (ja) 表示基板及びこれを有する表示パネル
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP2002031817A (ja) 液晶表示装置
JP2002297060A (ja) アクティブマトリクス型表示装置
JP4585071B2 (ja) アクティブマトリクス型液晶表示装置
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
KR20080048725A (ko) 횡전계형 액정표시장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061221