JP2005223254A - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP2005223254A JP2005223254A JP2004032000A JP2004032000A JP2005223254A JP 2005223254 A JP2005223254 A JP 2005223254A JP 2004032000 A JP2004032000 A JP 2004032000A JP 2004032000 A JP2004032000 A JP 2004032000A JP 2005223254 A JP2005223254 A JP 2005223254A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drain electrode
- source electrode
- gate electrode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004973 liquid crystal related substance Substances 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000005401 electroluminescence Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 238000000926 separation method Methods 0.000 description 7
- 230000006378 damage Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 244000126211 Hericium coralloides Species 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001443 photoexcitation Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Abstract
【解決手段】ソース電極6及びドレイン電極7に接合された半導体層4とゲート電極2とがゲート絶縁層を介して絶縁基板に積層された構造を有する薄膜トランジスタであって、上記ソース電極及びドレイン電極は、少なくとも一方が櫛状であり、かつ、互いに非接触の状態で組み合わせて配置されたものであり、上記櫛状電極の先端部の一部又は全部は、ゲート電極の領域内にある薄膜トランジスタである。
【選択図】図1
Description
まず、チャネル長Lを変えずにチャネル幅Wを大きくした場合に、チャネル部を形成するのが困難になるという点がある。これは、フォトリソグラフィによりソース電極6及びドレイン電極7を形成したときに、チャネル部にソース電極6及びドレイン電極7を構成する金属が残ってしまい、ソース電極6とドレイン電極7とが繋がった状態となってしまうためである。次に、ソース電極6、ドレイン電極7とゲート電極2との間の寄生容量が大きい点が挙げられる。これは、フォトリソグラフィを行う際のマスク合わせの精度の問題やチャネル部を遮光する目的から、ゲート電極2の幅をチャネル長Lよりも広くする必要があるためで、ソース電極6、ドレイン電極7とゲート電極2との重なり部分で寄生容量が発生する。寄生容量が大きくなると、表示装置において、走査線の容量負荷が増え、表示品位の低下や消費電力の増大につながってしまう。更に、ソース電極6、ドレイン電極7とゲート電極2とのアライメントがずれることにより、ソース電極6、ドレイン電極7とゲート電極2との間の寄生容量が変化しやすいという点がある。これは、図11(a)及び(b)に示すように、アライメントずれによって、ソース電極6、ドレイン電極7とゲート電極2との重なり面積が変化しやすいためであり、ドレイン電極6とゲート電極7との間の寄生容量Cgdが変化すると、表示装置において、液晶容量で保持される電圧が変化することになるため、アレイメントがずれた画素とアレイメントがずれていない画素とで液晶層の保持電圧に差が生じることとなり、表示品位の悪化につながる。そして、チャネル部が1箇所なのでソース電極6とドレイン電極7とがパターン的に短絡した場合、修復できないという点もある。
以下に本発明を詳述する。
半導体層としては、ソース電極及びドレイン電極とオーミック接合されるものが好ましく、アモルファスシリコン、ポリシリコン等からなる高抵抗半導体層(下層)と、リン等の不純物をドープしたn+アモルファスシリコン等からなる低抵抗半導体層(上層)との積層膜が好適に用いられる。この場合、高抵抗半導体層(下層)上のソース電極の領域及びドレイン電極の領域に低抵抗半導体層(上層)が形成され、低抵抗半導体層上にソース電極とドレイン電極とが形成されることが好ましい。ソース電極とドレイン電極とは、チャネル部を隔てて形成され、半導体層のチャネル部を介して接続されることとなる。ゲート絶縁層としては、半導体層とゲート電極との絶縁性を保つものであればよく、窒化シリコン、酸化シリコン等からなる膜が好適に用いられる。絶縁基板としては、透明であることが好ましく、ガラス、プラスチック等からなるものが好適に用いられる。
ΔS=W×N×Δa (1)
で表されるものであることから、ソース電極及びドレイン電極の歯の部分をできるだけ細く、適当な数の櫛形構造とすることで、TFTのサイズを大きくすることが必要な場合でも、アライメントずれによる重なり面積の変化量(ΔS)を小さくすることができ、ソース電極及びドレイン電極とゲート電極との間の寄生容量の変化量を小さくすることができる。その結果、表示装置において、アレイメントがずれた画素とアレイメントがずれていない画素とで液晶層の保持電圧に差が生じることを防止することができ、表示品位の低下を防止することができる。
上記半導体層は、ゲート電極の領域よりも大きく形成された部分を有することが好ましい。半導体層は、ゲート電極と、ソース電極及びドレイン電極との重なり領域の近傍でゲート電極の領域よりも大きく形成されることがより好ましい。また、半導体層は、少なくともゲート電極と、ソース電極及びドレイン電極との重なり領域、並びに、チャネル部に設けられることが好ましい。この構成によれば、ソース電極、ドレイン電極間でリークが生じることをより効果的に防止することができる。
更に、櫛状電極の先端部の一部又は全部がゲート電極の領域内にあることにより、薄膜トランジスタを配置した基板の裏側から入射したバックライトの光に起因するソース電極、ドレイン電極間のリークを防止することができ、薄膜トランジスタの誤作動を防止することができる。
本発明に係る実施例について、図1(a)〜(g)、図2に基づいて以下に説明する。
図1(a)〜(g)は、本発明の薄膜トランジスタ(TFT)である実施例における逆スタガ型TFTの構成を示す平面模式図であり、また、図2は、図1(a)の逆スタガ型TFTのA−A’線断面を示す断面模式図である。
この配置では、チャネル部が4箇所形成されるので、ソース電極6、ドレイン電極7が直線的に平行に形成される距離を小さくすることができる。また、Y方向(櫛歯幅方向)の重なりが少なく、チャネル部外の高抵抗半導体層4は切り欠かれているのでソース電極6、ドレイン電極7とゲート電極2との間の寄生容量を減少させることができる。更に、アライメントずれに対してもソース電極6とゲート電極2との重なり面積の変化量は、アライメントずれ量に、歯の幅と本数の2とを乗じたもの、ドレイン電極7とゲート電極2との重なり面積の変化量は、アライメントずれ量に、真ん中の歯の幅を乗じたものになるので、アライメントがずれても影響を小さくすることができる。そして、チャネル部外の高抵抗半導体層4を切り欠いているので、バックライトから直接入射する光をゲート電極2で遮光することができ、また、ソース電極6、ドレイン電極7がゲート電極2を横断していないので、チャネル部からゲート電極エッジまでの距離が広くとれ、カラーフィルタ側の遮光体に反射して入射するバックライトの光がチャネル部に届くのを防ぐこともできる。更に、高抵抗半導体層4を切り欠くことにより、ソース電極6から高抵抗半導体層4端部を通りドレイン電極7に至る距離が長くとれるので、ソース、ドレインリークに対する高い絶縁性を有することができる。
そして、ソース電極6とドレイン電極7とが短絡した場合、図3(a)〜(d)に示すように、短絡したソース電極6、ドレイン電極7の一方又は両方をレーザー等により破壊分離することで、表示品位に影響しない程度に修復することができる。
また、図1(a)〜(c)に示すTFTでは、ドレイン電極7の櫛歯の数がソース電極6の櫛歯の数よりも多いが、ソース電極6とドレイン電極7との櫛歯の数の大小関係はこれに限定されない。例えば、図1(d)〜(f)では、ソース電極6の櫛歯の数がドレイン電極7の櫛歯の数よりも多くなっている。また、図1(g)では、ソース電極6とドレイン電極7との櫛歯の数が等しくなっている。
2:ゲート電極
3:ゲート絶縁膜
4:高抵抗半導体層(i層)
5a、5b:低抵抗半導体層(n+層)
6:ソース電極
7:ドレイン電極
8:短絡箇所
9:破壊分離箇所
11:S−D(ソース−ドレイン)リーク対策として設けられた切り欠き部
12:容量対策として設けられた切り欠き部
20:半導体層
21:半導体層20のエッジ
Claims (6)
- ソース電極及びドレイン電極に接合された半導体層とゲート電極とがゲート絶縁層を介して絶縁基板に積層された構造を有する薄膜トランジスタであって、
該ソース電極及びドレイン電極は、少なくとも一方が櫛状であり、かつ、互いに非接触の状態で組み合わせて配置されたものであり、
該櫛状電極の先端部の一部又は全部は、ゲート電極の領域内にある
ことを特徴とする薄膜トランジスタ。 - 前記半導体層は、ゲート電極の領域よりも大きく形成された部分を有することを特徴とする請求項1記載の薄膜トランジスタ。
- 前記半導体層は、ゲート電極の領域内でソース電極及びドレイン電極間距離が広い領域で切り欠き構造を有することを特徴とする請求項1記載の薄膜トランジスタ。
- 請求項1〜3のいずれかに記載の薄膜トランジスタを備えてなることを特徴とするアクティブマトリクス基板。
- 請求項1〜3のいずれかに記載の薄膜トランジスタを備えてなることを特徴とする表示装置。
- 前記表示装置は、液晶表示装置又は有機エレクトロルミネッセンス表示装置であることを特徴とする請求項5記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004032000A JP2005223254A (ja) | 2004-02-09 | 2004-02-09 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004032000A JP2005223254A (ja) | 2004-02-09 | 2004-02-09 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005223254A true JP2005223254A (ja) | 2005-08-18 |
Family
ID=34998625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004032000A Pending JP2005223254A (ja) | 2004-02-09 | 2004-02-09 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005223254A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007097074A1 (ja) * | 2006-02-24 | 2007-08-30 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、ゲート絶縁膜形成方法 |
WO2012096208A1 (ja) * | 2011-01-13 | 2012-07-19 | シャープ株式会社 | 半導体装置 |
CN105789039A (zh) * | 2016-04-26 | 2016-07-20 | 中国科学院微电子研究所 | 减小顶栅石墨烯场效应晶体管欧姆接触的方法 |
CN113193031A (zh) * | 2021-04-29 | 2021-07-30 | Tcl华星光电技术有限公司 | 显示面板和显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04360583A (ja) * | 1991-06-07 | 1992-12-14 | Nippon Steel Corp | 薄膜トランジスタ |
JPH11510272A (ja) * | 1995-07-31 | 1999-09-07 | イメージ クエスト テクノロジーズ インコーポレイテッド | 改良されたtft、該tft及び該tftを含むマトリクスディスプレイの製造方法 |
JP2002031817A (ja) * | 2000-07-14 | 2002-01-31 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2002190605A (ja) * | 2000-10-12 | 2002-07-05 | Sanyo Electric Co Ltd | トランジスタ及びそれを備える表示装置 |
-
2004
- 2004-02-09 JP JP2004032000A patent/JP2005223254A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04360583A (ja) * | 1991-06-07 | 1992-12-14 | Nippon Steel Corp | 薄膜トランジスタ |
JPH11510272A (ja) * | 1995-07-31 | 1999-09-07 | イメージ クエスト テクノロジーズ インコーポレイテッド | 改良されたtft、該tft及び該tftを含むマトリクスディスプレイの製造方法 |
JP2002031817A (ja) * | 2000-07-14 | 2002-01-31 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2002190605A (ja) * | 2000-10-12 | 2002-07-05 | Sanyo Electric Co Ltd | トランジスタ及びそれを備える表示装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007097074A1 (ja) * | 2006-02-24 | 2007-08-30 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、ゲート絶縁膜形成方法 |
JPWO2007097074A1 (ja) * | 2006-02-24 | 2009-07-09 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、ゲート絶縁膜形成方法 |
JP4584332B2 (ja) * | 2006-02-24 | 2010-11-17 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
US8168980B2 (en) | 2006-02-24 | 2012-05-01 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, television receiver, manufacturing method of active matrix substrate, forming method of gate insulating film |
WO2012096208A1 (ja) * | 2011-01-13 | 2012-07-19 | シャープ株式会社 | 半導体装置 |
KR20140003470A (ko) * | 2011-01-13 | 2014-01-09 | 샤프 가부시키가이샤 | 반도체 장치 |
KR101645785B1 (ko) * | 2011-01-13 | 2016-08-04 | 샤프 가부시키가이샤 | 반도체 장치 |
CN105789039A (zh) * | 2016-04-26 | 2016-07-20 | 中国科学院微电子研究所 | 减小顶栅石墨烯场效应晶体管欧姆接触的方法 |
CN105789039B (zh) * | 2016-04-26 | 2018-11-20 | 中国科学院微电子研究所 | 减小顶栅石墨烯场效应晶体管欧姆接触的方法 |
CN113193031A (zh) * | 2021-04-29 | 2021-07-30 | Tcl华星光电技术有限公司 | 显示面板和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4385993B2 (ja) | 液晶表示装置及びその製造方法 | |
US8890156B2 (en) | Active device and active device array substrate | |
KR102089074B1 (ko) | 표시패널용 어레이 기판 및 그 제조방법 | |
KR0156766B1 (ko) | 박막트랜지스터 및 그를 이용한 표시장치 | |
JP4737163B2 (ja) | トランジスタ及びそれを備える表示装置 | |
US7667287B2 (en) | Thin film transistor and method of fabricating thin film transistor substrate | |
WO2009104302A1 (ja) | Tft、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置 | |
JP6227016B2 (ja) | アクティブマトリクス基板 | |
WO2018180723A1 (ja) | アクティブマトリクス基板およびその製造方法 | |
KR101951296B1 (ko) | 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판 | |
KR19980041737A (ko) | 액정디스플레이장치 및 그 제조방법 | |
US10598993B2 (en) | Liquid crystal display device | |
US8247817B2 (en) | Liquid crystal display device | |
JP2006317867A (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
KR101785028B1 (ko) | 표시 장치 및 그 제조 방법 | |
KR20030012052A (ko) | 액정 표시장치의 스토리지 커패시터 | |
US20060065894A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
JP2005223254A (ja) | 薄膜トランジスタ | |
KR100605437B1 (ko) | 어레이 기판 및 평면 표시 장치 | |
CN107065324B (zh) | 像素结构 | |
US11630360B2 (en) | Liquid crystal display device | |
JP4420465B2 (ja) | 薄膜トランジスタおよびそれを用いた表示装置ならびに表示装置用駆動回路 | |
JP2004020687A (ja) | 表示装置 | |
WO2018043643A1 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板を備えた表示装置 | |
US8488093B2 (en) | Array substrate for liquid crystal display and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |