JP2002190605A - トランジスタ及びそれを備える表示装置 - Google Patents

トランジスタ及びそれを備える表示装置

Info

Publication number
JP2002190605A
JP2002190605A JP2001300780A JP2001300780A JP2002190605A JP 2002190605 A JP2002190605 A JP 2002190605A JP 2001300780 A JP2001300780 A JP 2001300780A JP 2001300780 A JP2001300780 A JP 2001300780A JP 2002190605 A JP2002190605 A JP 2002190605A
Authority
JP
Japan
Prior art keywords
electrode
drain electrode
transistor
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001300780A
Other languages
English (en)
Other versions
JP4211250B2 (ja
Inventor
Satoshi Morita
聡 森田
Osamu Kobayashi
修 小林
Kohei Oda
幸平 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP2001300780A priority Critical patent/JP4211250B2/ja
Publication of JP2002190605A publication Critical patent/JP2002190605A/ja
Application granted granted Critical
Publication of JP4211250B2 publication Critical patent/JP4211250B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 トランジスタの寄生容量の変動を抑制し、表
示装置の画質均一化に寄与する構造を提供する。 【構成】 ゲート電極５に半導体層７を介在してソース
電極９とドレイン電極１０を対向配置したトランジスタ
１であって、前記ドレイン電極１０は棒状に形成し、前
記ソース電極９は細長形状とするとともに前記ドレイン
電極１０と対向する側に前記ドレイン電極１０の先端１
０ａを受け入れる凹部９ａを形成している。さらに半導
体層７は一部分がゲート電極５からはみ出し、そのはみ
出し部分は平面的に見てゲート電極５と重なっていない
ソース電極９及びドレイン電極１０に位置すると共にソ
ース電極９に位置するはみ出し部分とドレイン電極１０
に位置するはみ出し部分がゲート電極５に遮られて互い
に独立する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はトランジスタとそれ
を備える表示装置に関する。
【０００２】
【従来の技術】表示装置、例えば液晶表示装置に利用さ
れるトランジスタは一般に、ガラス基板上に薄膜の形態
で形成されている。図６（ａ）〜（ｃ）は、従来の薄膜
タイプのトランジスタの概要を模式的に示す平面図であ
る。この図に示すように、従来のトランジスタは、ゲー
ト電極Ｇ上に絶縁膜を介してシリコンなどの半導体層Ｓ
Ｉを形成し、その上に平面四角形状のソース電極Ｓとド
レイン電極Ｄを一定の間隔をもって対向配置している。
このソース電極Ｓ、ドレイン電極Ｄはその形成の際に、
同図（ｂ）（ｃ）に示すように上下もしくは左右方向に
若干の位置ずれが生じる。斜線で示すゲート電極との重
なり面積、すなわち寄生容量は、同図（ｂ）の場合は殆
ど変動しないが、同図（ｃ）の場合は、一方が増加し、
他方が減少するので、トランジスタの寄生容量に変動が
生じやすい。
【０００３】
【発明が解決しようとする課題】本発明は、トランジス
タ（特に表示に利用する薄膜タイプのトランジスタ）の
寄生容量の変動を抑制することを課題の１つとする。ま
た、前記トランジスタの特性を安定化させることを課題
の１つとする。また、表示用にトランジスタを備える表
示装置の画質を均一なものとすることを課題の１つとす
る。
【０００４】
【課題を解決するための手段】本発明のトランジスタは
請求項１に記載のように、ゲート電極に半導体層を介在
してソース電極とドレイン電極を対向配置したトランジ
スタであって、ドレイン電極は棒状に形成し、ソース電
極は細長状とすると共にドレイン電極と対向する側にド
レイン電極の先端を受け入れる凹部を形成し、半導体層
は一部分がゲート電極からはみ出し、そのはみ出し部分
は平面的に見てゲート電極と重なっていないソース電極
及びドレイン電極に位置すると共にソース電極に位置す
るはみ出し部分とドレイン電極に位置するはみ出し部分
がゲート電極に遮られて互いに独立することを特徴とす
る。
【０００５】本発明のトランジスタは請求項２に記載の
ように、ゲート電極に半導体層を介在してソース電極と
ドレイン電極を対向配置したトランジスタであって、ド
レイン電極のソース電極と対向する側を平面的に見て凸
の円弧状と、半導体層は一部分がゲート電極からはみ出
し、そのはみ出し部分は平面的に見てゲート電極と重な
っていないソース電極及びドレイン電極に位置すると共
にソース電極に位置するはみ出し部分とドレイン電極に
位置するはみ出し部分がゲート電極に遮られて互いに独
立することを特徴とする。
【０００６】本発明のトランジスタは請求項３に記載の
ように、ゲート電極に半導体層を介在してソース電極と
ドレイン電極を対向配置したトランジスタであって、ド
レイン電極のソース電極と対向する側を平面的に見て凸
の円弧状とし、ソース電極のドレイン電極と対向する側
を平面的に見て凹の円弧状とし、半導体層は一部分がゲ
ート電極からはみ出し、そのはみ出し部分は平面的に見
てゲート電極と重なっていないソース電極及びドレイン
電極に位置すると共にソース電極に位置するはみ出し部
分とドレイン電極に位置するはみ出し部分がゲート電極
に遮られて互いに独立することを特徴とする。
【０００７】本発明のトランジスタは請求項４に記載の
ように、ゲート電極に半導体層を介在してソース電極と
ドレイン電極を対向配置したトランジスタであって、ド
レイン電極の先端を平面的に見て凸の円弧状とし、ソー
ス電極はドレイン電極と対向する側及びその反対側を平
面的に見てドレイン電極の先端部分と同心円状に形成
し、半導体層は一部分がゲート電極からはみ出し、その
はみ出し部分は平面的に見てゲート電極と重なっていな
いソース電極及びドレイン電極に位置すると共にソース
電極に位置するはみ出し部分とドレイン電極に位置する
はみ出し部分がゲート電極に遮られて互いに独立するこ
とを特徴とする。
【０００８】本発明のトランジスタは請求項５に記載の
ように、請求項１から請求項４のいずれかに記載のトラ
ンジスタにおいて、平面的に見てゲート電極と重なる半
導体層は、その外形がソース電極及びドレイン電極の形
状にほぼ沿った形状になっていることを特徴とする。
【０００９】本発明のトランジスタは請求項６に記載の
ように、表示用のトランジスタとして請求項１から請求
項５のいずれかに記載のトランジスタを用いた表示装置
において、ソース配線とゲート配線をマトリクス状に配
置し、ソース配線とゲート配線の交差部にトランジスタ
を設け、トランジスタのドレイン電極がソース配線とほ
ぼ平行な方向に存在すことを特徴とする。
【００１０】本発明のトランジスタは請求項７に記載の
ように、表示用のトランジスタとして請求項１から請求
項５のいずれかに記載のトランジスタを用いた表示装置
において、ソース配線とゲート配線をマトリクス状に配
置し、ソース配線とゲート配線の交差部にトランジスタ
を設け、トランジスタのドレイン電極がソース配線とほ
ぼ直交する方向に存在すことを特徴とする。
【００１１】
【発明の実施の形態】以下本発明の実施形態について、
逆スタガ型の薄膜トランジスタ（以下ＴＦＴ）１をマト
リックス状に配列した薄膜トランジスタアレイ（以下Ｔ
ＦＴアレイ）２を例にとって説明する。図１は、ＴＦＴ
アレイ２の概略的な平面図である。図２は図１のＡ−Ａ
に沿った断面図で、要部（ＴＦＴ１）の概略的な断面図
である。図３はＴＦＴ１の概略構造を模式的に示す平面
図である。
【００１２】ＴＦＴアレイ２は、無アルカリガラスなど
の基板３の上に、左右方向に延びる複数のゲート配線
４、並びに、このゲート配線４に接続したゲート電極５
を形成している。前記ゲート電極５の上には、窒化シリ
コン（ＳｉＮｘ）などのゲート絶縁膜６を介して半導体
アイランド７を形成している。この半導体アイランド７
は、後述するソース電極９やドレイン電極１０に接続さ
れてチャンネル領域を形成する半導体層としてのアモル
ファスタイプのシリコン層によって形成している。半導
体アイランド７の形成後、ゲート配線４と直交する方向
（縦方向に延びる）の複数のソース配線８、これに接続
したソース電極９、並びにこのソース電極９と一定の距
離を置いて対向配置したドレイン電極１０、このドレイ
ン電極１０の基端部と接続した画素電極とのコンタクト
用電極１１が形成される。
【００１３】半導体アイランド７、ソース電極９、ドレ
イン電極１０などを含むＴＦＴアレイ２上面は、保護膜
（ＳｉＮｘなど）１２によって覆っている。この保護膜
１２に前記コンタクト用電極１１に至るコンタクトホー
ル１３を形成した後、このホール１３を介してＴＦＴ１
に接続されるＩＴＯ，ＩＺＯなどの透明な画素電極１４
をＴＦＴ１に隣接して形成している。この画素電極１４
は、ＴＦＴ１と同様にマトリクス状に配列される。画素
電極１４は、表示装置を反射形とする場合には、反射性
のある金属膜などによって構成することもできる。
【００１４】前記ソース電極９は、前記ソース配線８と
直交する方向に細長い横長形状であり、ゲート電極５並
びに半導体アイランド７と平面的に重なる位置に形成し
ている。ソース電極９の途中のドレイン電極１０と対向
する側には、ドレイン電極１０の先端部１０ａを受け入
れる凹部９ａを形成している。ゲート電極５並びに半導
体アイランド７と平面的に重なるように配置したドレイ
ン電極１０は、ソース配線８の延長方向と同方向に延び
る棒状である縦長形状をしており、ソース電極９を基準
にソース配線８の延長方向と同方向に配置している。ド
レイン電極１０の先端部１０ａがソース電極９の凹部９
ａに嵌まり込むことにより、ドレイン電極１０の先端周
囲とソース電極９間が一定の間隔（チャンネル幅）を保
った状態にされる。
【００１５】ソース電極９、ドレイン電極１０がゲート
絶縁膜６や半導体アイランド７を介在して平面的にゲー
ト電極５と重なる部分が主にＴＦＴ１の寄生容量を構成
するが、なかでも画素電圧の変動に大きな影響を与える
のは、ドレイン電極１０とゲート電極５の重なりによっ
て形成される寄生容量である。図３に示す構造は、この
ゲート・ドレイン間の寄生容量の変動を抑制する構造と
なっている。
【００１６】まず、同一金属によって同時に形成される
ソース電極９とドレイン電極１０を縦方向に配列してい
るので、その電極配置が横方向に多少ずれてもゲート・
ドレイン間の寄生容量に変動はない。また、縦方向にず
れると、ドレイン電極１０とゲート電極５の重なり面積
が大小変動するが、ドレイン電極１０が縦長であるの
で、コンタクト電極１１のように横長部分をゲート電極
５上に重ねる場合に比べて、変動する面積を非常に小さ
くすることができる。ここで、ドレイン電極１０が縦長
であるのでチャンネル幅が短くなる恐れが有るが、ソー
ス電極９に凹部９ａを設けてドレイン電極１０先端部１
０ａの周囲を一定の間隔を保ってソース電極９が囲む形
状としているので、チャンネル幅も比較的広く確保する
ことができる。
【００１７】このようにドレイン電極１０の先端部１０
ａをソース電極９の凹部９ａに配置しているので、ＴＦ
Ｔ１の寄生容量の変動を抑制することができる。
【００１８】また、ソース電極９とドレイン電極１０
は、ゲート絶縁膜６や半導体アイランド７を介在してゲ
ート電極５と対向配置されている。ゲート電極５とソー
ス電極９が平面的に重なる領域には必ず半導体アイラン
ド７が位置するように、半導体アイランド７は、ソース
電極９が横切るゲート電極５の縁から若干はみ出してい
る。同様に、ゲート電極５とドレイン電極１０が平面的
に重なる領域には必ず半導体アイランド７が位置するよ
うに、半導体アイランドは、ドレイン電極１０が横切る
ゲート電極５の縁から若干はみ出している。このように
することにより、ゲート電極５とソース電極９やドレイ
ン電極１０の間に形成される寄生容量の変動を抑制する
ことができる。また、ゲート電極５からはみ出した半導
体アイランド７が、ゲート電極５によって遮光されない
光等に起因した光電変換作用によって導電性を持ちソー
ス・ドレイン間を短絡するのを防ぐために、ゲート電極
５のソース電極９が横切る方向からはみ出した半導体ア
イランド７のはみ出し部分、並びに、ゲート電極５のド
レイン電極１０が横切る方向からはみ出した半導体アイ
ランド７のはみ出し部分は、それそれが独立した島形状
に形成している。
【００１９】したがって、液晶層を挟んで対向配置した
基板の一方にこのＴＦＴアレイ２を組み込んで液晶表示
装置を提供する場合、ＴＦＴ１の寄生容量の変動による
表示ムラを抑制した表示を行なうことができる。また、
寄生容量の変動による影響を抑制するための補助容量を
ＴＦＴ１に設ける場合は、その容量を小さく設定するこ
とができ、補助容量による遮光面積を削減して液晶表示
装置の開口率を高めることができる。
【００２０】ところで、図３に示したＴＦＴ１（その電
極パターン）は、以下の解決すべき新たな課題を有して
いることが分かった。ドレイン電極１０先端部１０ａの
形状が直線を組み合わせた角形に設定してあるので、露
光時にその角が丸まり易い。特に露光解像度よりも小さ
な部分は設計形状と異なる形状に変形し易く、その変形
度合いも相違する。そのため、ドレイン・ゲート間の寄
生容量に変動が生じ易い。また。ソース電極９とドレイ
ン電極１０の間隔、すなわちＴＦＴ１のチャンネル長の
一部に長短が生じ易い。
【００２１】そこで、本発明はこれらの点を解消するた
め、図４に示す改良構造を採用した。図３に示す実施形
態と基本構成は同じであるため、相違点を中心に説明す
る。基本的に相違するのは、ドレイン電極１０の先端部
１０ｂの形状で、その角を丸めるように予め設定したパ
ターンを利用して形成した点である。この角の丸めは、
その半径を露光装置の解像度よりも大きな値に設定する
ことが望ましく、そうすることによって設計形状と実際
の形状の差を小さくすることができる。この実施形態で
は、ドレイン電極１０の先端部１０ｂをソース電極９側
に向けて凸で平面的に見て円弧状にした。この先端形状
は当初の設計パターンと同じ形状になる。したがって、
角形の場合の様に角が丸まることに起因するドレイン１
０電極の面積変動とそれによる寄生容量変動の問題、も
しくはソース電極９とドレイン電極１０の間隔変動の問
題を解消することができる。
【００２２】ソース電極９もその凹部９ｂを円弧状とし
た。すなわち。ソース・ドレイン電極間の距離を一定に
するために、ソース電極９のドレイン電極１０と対向す
る側に平面的に見て凹の円弧状凹部９ｂを設けた。そし
て、凹部９ｂの円弧形状は、ドレイン電極１０先端部１
０ｂの円弧形状と同心円状を成すように形成している。
このように、凹部９ｂもドレイン電極先端１０ｂと同心
の円弧状としているので、ソース・ドレイン間隔、すな
わちＴＦＴ１のチャンネル長を一定に保つことができ、
トランジスタの特性を良好にすることができる。ソース
電極９のドレイン電極１０に対向する側と反対側９ｃは
任意形状でよいが、この例では前記凹部９ｂと同様にド
レイン電極先端１０ｂの円弧と同心円状に形成してい
る。このように図に示す実施形態は、ドレイン電極１０
のソース電極９に対向する側の先端１０ｂ、ソース電極
９のドレイン電極１０に対向した側９ｂ、ソース電極９
のドレイン電極１０と反対の側９ｃを平面的に見て同心
円状に、その半径を順次大きくするように形成してい
る。ここで、同心の円弧形状としては、円以外にも楕円
形状を含めることができる。
【００２３】露光解像度よりも大きな半径で事前に角丸
めを行なう上述の角丸め処理は、ＴＦＴ１の寄生容量や
チャンネル状態に影響を与える度合いが最も高いドレイ
ン電極１０、特にそのソース電極９と対向する側の先端
部１０ｂや、この先端部と対向するソース電極９の凹部
９ｂに適用するのが好ましいが、それ以外の部分に適用
することもでき、例えば、コンタクト電極１１、コンタ
クト電極１１とドレイン電極１０の接続部、ソース電極
９とソース配線８の接続部、ゲート電極５、ゲート電極
５とゲート配線４の接続部、画素電極１４などに適用す
ることもできる。
【００２４】次に他の実施形態を図５に基づいて説明す
る。図４に示す実施形態と基本構成は同じであるため、
相違点を中心に説明する。基本的に相違するのはドレイ
ン電極１０とソース電極９の先端部分の向きである。
【００２５】ドレイン電極１０はソース配線８の延長方
向と直交する方向に延びる細長い横長形状をしており、
画素電極１４と平面的に重なる位置からゲート電極５並
びに半導体アイランド７と重なる位置まで延びている。
先端部１０ｃは図４の実施形態と同様にソース電極９側
に向けて凸で平面的に見て円弧状である。
【００２６】ソース電極９はソース配線８からその延長
方向と直交する方向に延び、ゲート電極５並びに半導体
アイランド７と重なる位置に形成される。ソース電極９
の先端部はソース配線８に平行な方向に形成され、ドレ
イン電極１０の先端部１０ｃを受け入れる凹部９ｄにな
っている。ソース電極９の凹部９ｄも図４の実施形態と
同様にドレイン電極１０の先端部１０ｃの円弧形状と同
心円状を成すような円弧状に形成され、ＴＦＴ１のチャ
ンネル長を一定に保つことができる。ソース電極９のド
レイン電極１０に対向する側と反対側９ｅは、凹部９ｄ
と同様にドレイン電極１０の先端部１０ｃの円弧形状と
同心円状に形成されている。そしてドレイン電極１０の
延長方向と同一方向であってドレイン電極１０の中央部
分を通過する軸を基準にしたときに、ドレイン電極１０
とソース電極９はその軸に対して対称に形成されている
ため、特にソース電極９は設計通りの形状に成形しやす
い。
【００２７】この形態では、ソース電極９とドレイン電
極１０を横方向に配列しているので、その電極配置が縦
方向に多少ずれてもゲート・ドレイン間の寄生容量に変
動はないが、横方向にずれるとゲート・ドレイン間の寄
生容量が変動する。したがって横方向については高精度
の位置合わせが求められ、縦方向については位置合わせ
の精度がそれほど高くなくてもよい。一方、画素電極１
４とソース配線８が接近しすぎると、例え画素電極１４
とソース電極９の間に保護膜１２が存在してもソース配
線８に印加される電圧が画素電極１４に飛び移り、表示
不良の原因になる。従って画素電極１４とソース配線８
の間隔が設計通りになるように、画素電極１４やソース
配線８を形成するときは横方向の位置合わに高い精度が
求められる。この実施形態では、ＴＦＴ１のソース電極
９とドレイン電極１０を横方向に配列することで、ＴＦ
Ｔ１の形成と画素電極１４、ソース配線８の形成のとき
に横方向に対する位置合わせを高い精度にすればよいた
め、高精度が求められる方向を一方向にでき、縦横方向
のニ方向に高精度が求められる場合と比べて製造工程が
容易になる。
【００２８】この発明では、ドレイン電極１０のゲート
電極５並びに半導体アイランド７と重なる部分をできる
だけ小さくすることで、寄生容量の影響を小さくするこ
とができる。そしてソース電極９もドレイン電極１０と
同様にゲート電極５並びに半導体アイランド７と重なる
部分を小さくした方が寄生容量の影響を小さくできる。
従って、ソース電極９のドレイン電極１０に対向する側
と反対側をソース電極９の凹部の形状に対応して凹部と
ほぼ同じ形状にし、ソース電極９の電極幅（ドレイン電
極１０に対向する側と反対側との間隔）をほぼ等間隔で
できるだけ小さくするとよい。
【００２９】また、半導体アイランド７はチャンネル領
域やソース電極９、ドレイン電極１０と重なる領域に存
在すればよく、それ以外の領域にはあまり存在しない方
がよい。半導体アイランド７に光が当たると光電効果作
用によってリーク電流が生じる。ゲート電極５と重なっ
ている領域の半導体アイランド７には、ゲート電極５に
よってバックライトからの光は遮光されて当たらない
が、ＴＦＴアレイと対向配置したカラーフィルタアレイ
などで反射した光が当たることがある。そのため半導体
アイランド７はゲート電極５と重なっている領域であっ
ても不要な部分はできるだけ省いた方がよく、上記の実
施形態では半導体アイランド７をソース電極９やドレイ
ン電極１０の形状に沿った形状にして、できるだけ不要
な部分を取除く。従ってＴＦＴ１の各種特性の変動が少
ない。
【００３０】上記ＴＦＴアレイ２は、表示画素の駆動用
にトランジスタを用いる表示装置、例えば、２枚の基板
間に液晶を挟み込んだ液晶表示装置や、有機もしくは無
機タイプのＥＬ表示装置の一方の基板に利用することが
できる。また、上記実施形態はアモルファスシリコンを
利用した逆スタガ型のＴＦＴを例にとって説明したが、
本発明はそれ以外のトランジスタにも適用することがで
き、順スタガ型のＴＦＴや多結晶シリコンを半導体アイ
ランドに採用したトランジスタ、並びにそれを利用した
ものなどにも適用することができる。
【００３１】
【発明の効果】以上のように本発明によれば、トランジ
スタの寄生容量の変動を抑制することができる。また、
トランジスタの特性を安定化させることができる。ま
た、表示装置の画質を均一なものとすることができる。
ＴＦＴを利用した液晶表示装置に適用すれば、ＴＦＴの
寄生容量やチャンネル状態の変動を抑制することができ
るので、液晶表示状態を安定させ表示品位を高めること
ができる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するためのＴＦＴアレ
イの概略構造を示す平面図である。
【図２】図１のＡ−Ａに沿った概略的な断面図である。
【図３】本発明の実施形態に関わるＴＦＴの概略構造を
模式的に示す平面図である。
【図４】本発明の実施形態に関わるＴＦＴの別形態の概
略構造を模式的に示す平面図である。
【図５】本発明の実施形態に関わるＴＦＴの別形態の概
略構造を模式的に示す平面図である。
【図６】（ａ）〜（ｃ）は従来例を説明するためのＴＦ
Ｔの模式的な平面図である。
【符号の説明】
１ ＴＦＴ ２ ＴＦＴアレイ ５ ゲート電極 ７ 半導体アイランド ９ ソース電極 １０ ドレイン電極 １４ 画素電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 修 鳥取県鳥取市南吉方３丁目201番地 鳥取 三洋電機株式会社内 (72)発明者 小田 幸平 鳥取県鳥取市南吉方３丁目201番地 鳥取 三洋電機株式会社内 Ｆターム(参考） 2H092 JA26 JA28 JA34 JA37 JA42 JA44 NA23 4M104 AA09 CC01 FF11 GG20 5F110 AA02 AA30 BB01 CC05 CC07 DD02 FF03 GG02 GG13 GG15 HL07 HM04 HM12 NN02 NN24 NN72

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ゲート電極に半導体層を介在してソース
    電極とドレイン電極を対向配置したトランジスタであっ
    て、前記ドレイン電極は棒状に形成し、前記ソース電極
    は細長状とすると共に前記ドレイン電極と対向する側に
    前記ドレイン電極の先端を受け入れる凹部を形成し、前
    記半導体層は一部分が前記ゲート電極からはみ出し、そ
    のはみ出し部分は平面的に見て前記ゲート電極と重なっ
    ていない前記ソース電極及び前記ドレイン電極に位置す
    ると共に前記ソース電極に位置するはみ出し部分と前記
    ドレイン電極に位置するはみ出し部分が前記ゲート電極
    に遮られて互いに独立することを特徴とするトランジス
    タ。
  2. 【請求項２】 ゲート電極に半導体層を介在してソース
    電極とドレイン電極を対向配置したトランジスタであっ
    て、前記ドレイン電極の前記ソース電極と対向する側を
    平面的に見て凸の円弧状と、前記半導体層は一部分が前
    記ゲート電極からはみ出し、そのはみ出し部分は平面的
    に見て前記ゲート電極と重なっていない前記ソース電極
    及び前記ドレイン電極に位置すると共に前記ソース電極
    に位置するはみ出し部分と前記ドレイン電極に位置する
    はみ出し部分が前記ゲート電極に遮られて互いに独立す
    ることを特徴とするトランジスタ。
  3. 【請求項３】 ゲート電極に半導体層を介在してソース
    電極とドレイン電極を対向配置したトランジスタであっ
    て、前記ドレイン電極の前記ソース電極と対向する側を
    平面的に見て凸の円弧状とし、前記ソース電極の前記ド
    レイン電極と対向する側を平面的に見て凹の円弧状と
    し、前記半導体層は一部分が前記ゲート電極からはみ出
    し、そのはみ出し部分は平面的に見て前記ゲート電極と
    重なっていない前記ソース電極及び前記ドレイン電極に
    位置すると共に前記ソース電極に位置するはみ出し部分
    と前記ドレイン電極に位置するはみ出し部分が前記ゲー
    ト電極に遮られて互いに独立することを特徴とするトラ
    ンジスタ。
  4. 【請求項４】 ゲート電極に半導体層を介在してソース
    電極とドレイン電極を対向配置したトランジスタであっ
    て、前記ドレイン電極の先端を平面的に見て凸の円弧状
    とし、前記ソース電極は前記ドレイン電極と対向する側
    及びその反対側を平面的に見て前記ドレイン電極の先端
    部分と同心円状に形成し、前記半導体層は一部分が前記
    ゲート電極からはみ出し、そのはみ出し部分は平面的に
    見て前記ゲート電極と重なっていない前記ソース電極及
    び前記ドレイン電極に位置すると共に前記ソース電極に
    位置するはみ出し部分と前記ドレイン電極に位置するは
    み出し部分が前記ゲート電極に遮られて互いに独立する
    ことを特徴とするトランジスタ。
  5. 【請求項５】 請求項１から請求項４のいずれかに記載
    のトランジスタにおいて、平面的に見て前記ゲート電極
    と重なる前記半導体層は、その外形が前記ソース電極及
    び前記ドレイン電極の形状にほぼ沿った形状になってい
    ることを特徴とするトランジスタ。
  6. 【請求項６】 表示用のトランジスタとして請求項１か
    ら請求項５のいずれかに記載のトランジスタを用いた表
    示装置において、ソース配線とゲート配線をマトリクス
    状に配置し、前記ソース配線と前記ゲート配線の交差部
    にトランジスタを設け、前記トランジスタの前記ドレイ
    ン電極が前記ソース配線とほぼ平行な方向に存在すこと
    を特徴とする表示装置。
  7. 【請求項７】 表示用のトランジスタとして請求項１か
    ら請求項５のいずれかに記載のトランジスタを用いた表
    示装置において、ソース配線とゲート配線をマトリクス
    状に配置し、前記ソース配線と前記ゲート配線の交差部
    に前記トランジスタを設け、前記トランジスタの前記ド
    レイン電極が前記ソース配線とほぼ直交する方向に存在
    すことを特徴とする表示装置。
JP2001300780A 2000-10-12 2001-09-28 トランジスタ及びそれを備える表示装置 Expired - Lifetime JP4211250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001300780A JP4211250B2 (ja) 2000-10-12 2001-09-28 トランジスタ及びそれを備える表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-312454 2000-10-12
JP2000312454 2000-10-12
JP2001300780A JP4211250B2 (ja) 2000-10-12 2001-09-28 トランジスタ及びそれを備える表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007216754A Division JP4737163B2 (ja) 2000-10-12 2007-08-23 トランジスタ及びそれを備える表示装置

Publications (2)

Publication Number Publication Date
JP2002190605A true JP2002190605A (ja) 2002-07-05
JP4211250B2 JP4211250B2 (ja) 2009-01-21

Family

ID=18792043

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001300780A Expired - Lifetime JP4211250B2 (ja) 2000-10-12 2001-09-28 トランジスタ及びそれを備える表示装置
JP2007216754A Expired - Lifetime JP4737163B2 (ja) 2000-10-12 2007-08-23 トランジスタ及びそれを備える表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007216754A Expired - Lifetime JP4737163B2 (ja) 2000-10-12 2007-08-23 トランジスタ及びそれを備える表示装置

Country Status (8)

Country Link
US (1) US6897482B2 (ja)
EP (1) EP1326281B1 (ja)
JP (2) JP4211250B2 (ja)
KR (1) KR100798787B1 (ja)
CN (1) CN1222048C (ja)
DE (1) DE60141244D1 (ja)
TW (1) TWI222746B (ja)
WO (1) WO2002031887A1 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247704A (ja) * 2002-08-30 2004-09-02 Sharp Corp Ｔｆｔアレイ基板、液晶表示装置、ｔｆｔアレイ基板の製造方法および液晶表示装置の製造方法、並びに電子装置
JP2005093633A (ja) * 2003-09-17 2005-04-07 Sony Corp 電界効果型トランジスタ
JP2005123620A (ja) * 2003-10-13 2005-05-12 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2005223254A (ja) * 2004-02-09 2005-08-18 Sharp Corp 薄膜トランジスタ
US7170088B2 (en) 2004-06-08 2007-01-30 Samsung Sdi Co., Ltd. Organic thin film transistor and flat panel display comprising the same
KR100698048B1 (ko) 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치
JP2007079568A (ja) * 2005-09-15 2007-03-29 Samsung Electronics Co Ltd 液晶表示装置
JP2007179042A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びに電子機器
JP2007201476A (ja) * 2006-01-26 2007-08-09 Samsung Electronics Co Ltd 表示装置とその製造方法
KR100869740B1 (ko) * 2002-08-17 2008-11-21 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
CN100440541C (zh) * 2004-04-27 2008-12-03 夏普株式会社 有源矩阵衬底与显示器件
KR100887997B1 (ko) * 2002-12-26 2009-03-09 엘지디스플레이 주식회사 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
KR100905475B1 (ko) 2003-01-08 2009-07-02 삼성전자주식회사 액정 표시 장치
JP2009265348A (ja) * 2008-04-24 2009-11-12 Ips Alpha Technology Ltd 表示装置及びその製造方法
JP2009288625A (ja) * 2008-05-30 2009-12-10 Sony Corp 電子回路およびパネル
US7855405B2 (en) 2007-06-14 2010-12-21 Samsung Electronics Co., Ltd. Thin film transistor and display panel having the same
US8134155B2 (en) 2005-06-27 2012-03-13 Lg Display Co., Ltd. Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
JP2014042350A (ja) * 2005-11-29 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置
US8717261B2 (en) 2005-12-02 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
WO2014147990A1 (ja) * 2013-03-22 2014-09-25 凸版印刷株式会社 薄膜トランジスタアレイ
US8890180B2 (en) 2005-12-02 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003091971A1 (fr) 2002-04-26 2003-11-06 Sanyo Electric Co., Ltd. Afficheur
US6933529B2 (en) * 2002-07-11 2005-08-23 Lg. Philips Lcd Co., Ltd. Active matrix type organic light emitting diode device and thin film transistor thereof
KR100519372B1 (ko) * 2002-12-31 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4543315B2 (ja) * 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
KR100603397B1 (ko) * 2004-11-18 2006-07-20 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR101315381B1 (ko) * 2005-03-09 2013-10-07 삼성디스플레이 주식회사 액정 표시 장치
TWI328878B (en) * 2006-09-15 2010-08-11 Au Optronics Corp Electrode structure of a transistor, and pixel structure and display apparatus comprising the same
CN100451796C (zh) * 2006-12-26 2009-01-14 友达光电股份有限公司 薄膜晶体管结构
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
GB2458483B (en) * 2008-03-19 2012-06-20 Cambridge Display Tech Ltd Organic thin film transistor
JP5346494B2 (ja) * 2008-05-26 2013-11-20 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US9312156B2 (en) * 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
KR101614092B1 (ko) * 2009-12-24 2016-04-21 삼성디스플레이 주식회사 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터
CN102884634B (zh) * 2010-05-10 2015-09-16 夏普株式会社 半导体装置、有源矩阵基板以及显示装置
JP6035734B2 (ja) * 2011-06-20 2016-11-30 ソニー株式会社 半導体素子、表示装置および電子機器
JP6110693B2 (ja) * 2012-03-14 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
TWI569512B (zh) * 2015-11-18 2017-02-01 廣達電腦股份有限公司 行動裝置
CN105895706A (zh) 2016-07-01 2016-08-24 深圳市华星光电技术有限公司 薄膜晶体管及显示装置
CN106298962A (zh) * 2016-11-16 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置
CN107393967A (zh) * 2017-08-04 2017-11-24 深圳市华星光电技术有限公司 薄膜晶体管、阵列基板及掩膜板
CN111898506A (zh) * 2020-07-21 2020-11-06 武汉华星光电技术有限公司 感光传感器、阵列基板、显示面板及电子设备
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189969A (ja) 1984-03-12 1985-09-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JPS6482674A (en) * 1987-09-25 1989-03-28 Casio Computer Co Ltd Thin film transistor
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JPH02285326A (ja) 1989-04-27 1990-11-22 Toshiba Corp アクティブマトリックス型液晶表示素子
JP2716004B2 (ja) * 1995-06-29 1998-02-18 日本電気株式会社 液晶表示装置
KR100247493B1 (ko) * 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
JP3636424B2 (ja) * 1997-11-20 2005-04-06 三星電子株式会社 液晶表示装置及びその製造方法
US6335781B2 (en) * 1998-12-17 2002-01-01 Lg Electronics, Inc. Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer
JP4100646B2 (ja) * 1998-12-28 2008-06-11 エルジー．フィリップス エルシーデー カンパニー，リミテッド 薄膜トランジスタおよびそれを備えた液晶表示装置

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869740B1 (ko) * 2002-08-17 2008-11-21 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP2004247704A (ja) * 2002-08-30 2004-09-02 Sharp Corp Ｔｆｔアレイ基板、液晶表示装置、ｔｆｔアレイ基板の製造方法および液晶表示装置の製造方法、並びに電子装置
JP4615197B2 (ja) * 2002-08-30 2011-01-19 シャープ株式会社 Ｔｆｔアレイ基板の製造方法および液晶表示装置の製造方法
KR100887997B1 (ko) * 2002-12-26 2009-03-09 엘지디스플레이 주식회사 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
KR100905475B1 (ko) 2003-01-08 2009-07-02 삼성전자주식회사 액정 표시 장치
US8233122B2 (en) 2003-06-26 2012-07-31 Lg Display Co., Ltd. Liquid crystal display device
US7777851B2 (en) 2003-06-26 2010-08-17 Lg. Display Co., Ltd. Liquid crystal display device
KR100698048B1 (ko) 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치
JP2005093633A (ja) * 2003-09-17 2005-04-07 Sony Corp 電界効果型トランジスタ
JP4586345B2 (ja) * 2003-09-17 2010-11-24 ソニー株式会社 電界効果型トランジスタ
US7408200B2 (en) 2003-10-13 2008-08-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP2005123620A (ja) * 2003-10-13 2005-05-12 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US7550329B2 (en) 2003-10-13 2009-06-23 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP2009218604A (ja) * 2003-10-13 2009-09-24 Samsung Electronics Co Ltd 薄膜トランジスタ表示板の製造方法
JP2005223254A (ja) * 2004-02-09 2005-08-18 Sharp Corp 薄膜トランジスタ
CN100440541C (zh) * 2004-04-27 2008-12-03 夏普株式会社 有源矩阵衬底与显示器件
KR100696469B1 (ko) * 2004-06-08 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 표시장치
US7170088B2 (en) 2004-06-08 2007-01-30 Samsung Sdi Co., Ltd. Organic thin film transistor and flat panel display comprising the same
US8134155B2 (en) 2005-06-27 2012-03-13 Lg Display Co., Ltd. Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
USRE44181E1 (en) 2005-09-15 2013-04-30 Samsung Display Co., Ltd. Liquid crystal display having a reduced number of data driving circuit chips
USRE45187E1 (en) 2005-09-15 2014-10-14 Samsung Display Co., Ltd. Liquid crystal display having a reduced number of data driving circuit chips
USRE47431E1 (en) 2005-09-15 2019-06-11 Samsung Display Co., Ltd. Liquid crystal display having a reduced number of data driving circuit chips
USRE46035E1 (en) 2005-09-15 2016-06-21 Samsung Display Co., Ltd. Liquid crystal display having a reduced number of data driving circuit chips
JP2007079568A (ja) * 2005-09-15 2007-03-29 Samsung Electronics Co Ltd 液晶表示装置
TWI396023B (zh) * 2005-09-15 2013-05-11 Samsung Display Co Ltd 液晶顯示器
JP2014042350A (ja) * 2005-11-29 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置
US9997584B2 (en) 2005-12-02 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP2007179042A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びに電子機器
US9276037B2 (en) 2005-12-02 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US8717261B2 (en) 2005-12-02 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP2014178692A (ja) * 2005-12-02 2014-09-25 Semiconductor Energy Lab Co Ltd 表示装置
US11417720B2 (en) 2005-12-02 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Display device including n-channel transistor including polysilicon
US8890180B2 (en) 2005-12-02 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP4719697B2 (ja) * 2006-01-26 2011-07-06 三星電子株式会社 表示装置とその製造方法
JP2007201476A (ja) * 2006-01-26 2007-08-09 Samsung Electronics Co Ltd 表示装置とその製造方法
US7855405B2 (en) 2007-06-14 2010-12-21 Samsung Electronics Co., Ltd. Thin film transistor and display panel having the same
JP2009265348A (ja) * 2008-04-24 2009-11-12 Ips Alpha Technology Ltd 表示装置及びその製造方法
JP2009288625A (ja) * 2008-05-30 2009-12-10 Sony Corp 電子回路およびパネル
US10038014B2 (en) 2013-03-22 2018-07-31 Toppan Printing Co., Ltd. Thin film transistor array
JP2014187093A (ja) * 2013-03-22 2014-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ
WO2014147990A1 (ja) * 2013-03-22 2014-09-25 凸版印刷株式会社 薄膜トランジスタアレイ

Also Published As

Publication number Publication date
JP4211250B2 (ja) 2009-01-21
KR20030048432A (ko) 2003-06-19
JP2008004957A (ja) 2008-01-10
KR100798787B1 (ko) 2008-01-29
US20040031964A1 (en) 2004-02-19
JP4737163B2 (ja) 2011-07-27
WO2002031887A1 (fr) 2002-04-18
EP1326281A1 (en) 2003-07-09
CN1470076A (zh) 2004-01-21
CN1222048C (zh) 2005-10-05
EP1326281B1 (en) 2010-02-03
DE60141244D1 (de) 2010-03-25
US6897482B2 (en) 2005-05-24
EP1326281A4 (en) 2008-11-19
TWI222746B (en) 2004-10-21

Similar Documents

Publication Publication Date Title
JP2002190605A (ja) トランジスタ及びそれを備える表示装置
US11143923B2 (en) Display device
KR100520381B1 (ko) 프린지 필드 구동 액정표시장치
US8987746B2 (en) Array substrate for liquid crystal display device
KR100816205B1 (ko) 액정표시장치와 그 제조방법
US8502945B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
JP6892065B2 (ja) 表示パネル
KR100442489B1 (ko) 액정표시소자
KR20050036128A (ko) 다중 도메인 액정 표시 장치
CN112384849B (zh) 显示装置
TWI612645B (zh) 顯示面板
KR20060058405A (ko) 액정 표시 장치
JP2010217635A (ja) 液晶表示パネル
KR20080053710A (ko) 박막 트랜지스터 표시판
US7948597B2 (en) Liquid crystal display panel for liquid crystal display
JP2002149086A (ja) 薄膜トランジスタ基板及びそれを備える液晶表示装置
JP4211349B2 (ja) 液晶表示素子
US12019339B2 (en) Display device
US20160370677A1 (en) Display device
KR20080006891A (ko) 표시 기판
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR20050076402A (ko) 액정 표시 장치 및 이를 위한 박막 트랜지스터 표시판
KR19990009313A (ko) 평면내 스위칭 모드 액정 표시 장치 및 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4211250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250