JP2005123620A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents
薄膜トランジスタ表示板及びその製造方法 Download PDFInfo
- Publication number
- JP2005123620A JP2005123620A JP2004298534A JP2004298534A JP2005123620A JP 2005123620 A JP2005123620 A JP 2005123620A JP 2004298534 A JP2004298534 A JP 2004298534A JP 2004298534 A JP2004298534 A JP 2004298534A JP 2005123620 A JP2005123620 A JP 2005123620A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film transistor
- gate
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000000034 method Methods 0.000 claims abstract description 44
- 230000008569 process Effects 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000001259 photo etching Methods 0.000 claims abstract description 20
- 230000001681 protective effect Effects 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 claims description 83
- 238000005530 etching Methods 0.000 claims description 10
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 41
- 239000010410 layer Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000003860 storage Methods 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】ゲート電極とドレイン電極の間の寄生容量を均一にする。
【解決手段】基板上にゲート電極１２４を有するゲート線を形成し、ゲート線を覆うゲート絶縁膜を積層する。次に、ゲート絶縁膜上に半導体層１５１を形成し、半導体層と接するソース電極１７３を有するデータ線１７１及びゲート電極１２４と重畳するドレイン電極１７５を形成し、半導体層を覆う保護膜を形成し、ドレイン電極と接続される画素電極を形成する。この時、半導体層、データ線及びドレイン電極又は画素電極は、フォトエッチング工程の露光工程で感光膜を露光及び現像した感光膜パターンをエッチングマスクにしてパターニングし、ドレイン電極と重畳するゲート電極の境界線を、露光工程で感光膜を露光するスキャニング方向に対して直交して配置する。
【選択図】図１
【解決手段】基板上にゲート電極１２４を有するゲート線を形成し、ゲート線を覆うゲート絶縁膜を積層する。次に、ゲート絶縁膜上に半導体層１５１を形成し、半導体層と接するソース電極１７３を有するデータ線１７１及びゲート電極１２４と重畳するドレイン電極１７５を形成し、半導体層を覆う保護膜を形成し、ドレイン電極と接続される画素電極を形成する。この時、半導体層、データ線及びドレイン電極又は画素電極は、フォトエッチング工程の露光工程で感光膜を露光及び現像した感光膜パターンをエッチングマスクにしてパターニングし、ドレイン電極と重畳するゲート電極の境界線を、露光工程で感光膜を露光するスキャニング方向に対して直交して配置する。
【選択図】図１
Description
本発明は、薄膜トランジスタ表示板及びその製造方法に関し、特に、それぞれの画素がスイッチング素子である薄膜トランジスタによって駆動される、薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置は、一般に、共通電極とカラーフィルタなどが形成されている上部表示板と薄膜トランジスタ及び画素電極などが形成されている下部表示板の間に液晶物質を注入し、画素電極と共通電極に互いに異なる電位を印加することによって電界を形成して液晶分子の配列を変更し、これにより光の透過率を調節することで画像を表現する装置である。
このような液晶表示装置用表示板の製造方法では、マスクを用いるフォトエッチング工程にてパターニングして配線若しくは接触孔などのパターンを形成するが、一つの母基板（マザーボード）には複数の表示装置用表示板が作られ、フォトエッチング工程によってパターンを完成した後には母基板を表示板からそれぞれ分離する。
このような液晶表示装置用表示板の製造方法では、マスクを用いるフォトエッチング工程にてパターニングして配線若しくは接触孔などのパターンを形成するが、一つの母基板（マザーボード）には複数の表示装置用表示板が作られ、フォトエッチング工程によってパターンを完成した後には母基板を表示板からそれぞれ分離する。
フォトエッチング工程において、マスクの大きさより母基板にパターンが形成されるアクティブ領域が大きい場合に、このアクティブ領域にパターンを形成するためには、アクティブ領域を分割してステップアンドリピート工程を行う分割露光が必要である。この場合、実際のショットでは、マスクの転移（シフト：shift）、回転（rotation）、捩じれ（distortion）などの歪曲が発生するためにショット間が正確に整列されず、ショット間の各配線と画素電極の間に寄生容量の差が生じたり、パターン位置の差が生じる。このような寄生容量の差とパターン位置の差は、各領域の電気的な特性の差と開口率の差を招き、結局ショット間の境界部分で画面の明るさの差を齎してステッチ不良若しくはフリッカー等の問題を起こす。ここで、フリッカーとは、フレーム間の液晶に印加される実効電圧において共通電圧を基準にしたとき差が生じることによって発生するちらつき現象であり、フリッカーの発生には様々な要因があるが、その一つがキックバック電圧である。
このようなキックバック電圧は、薄膜トランジスタのゲート電極とドレイン電極の間に存在する寄生容量に起因して発生するが、互いに異なるショットでマスクの転移、回転、捩じれなどの歪曲が発生すれば、ゲート電極とドレイン電極の間に存在する寄生容量が領域ごとに変わり、これにより画面のちらつき現象が生じる。
本発明の目的は、ゲート電極とドレイン電極の間の寄生容量を均一に確保して、画面のちらつきを防止することができる薄膜トランジスタ表示板及びその製造方法を提供することにある。
本発明の目的は、ゲート電極とドレイン電極の間の寄生容量を均一に確保して、画面のちらつきを防止することができる薄膜トランジスタ表示板及びその製造方法を提供することにある。
このような目的を解決するために、本発明では、ドレイン電極と重畳するゲート電極の境界線がマスク又は光源の移動方向に対して直交するようにゲート電極又はドレイン電極を配置する。
本発明の実施例による薄膜トランジスタ表示板には、第１絶縁基板、第１絶縁基板上に形成されている第１信号線、第１絶縁基板上に形成され、第１信号線と絶縁されて交差している第２信号線、第１信号線と第２信号線が交差して画定する画素ごとに形成されている画素電極、第１信号線、第２信号線及び画素電極と各々接続されているゲート電極、ソース電極及びドレイン電極と半導体層を有する薄膜トランジスタを含む。この時、ドレイン電極はゲート電極と重畳し、ドレイン電極と重畳するゲート電極の境界線は第１信号線と平行に位置する。
画素電極はドメイン規制手段を有し、ドメイン規制手段は画素電極が有する切開部であることが好ましい。
ドメイン規制手段は、第１信号線に対してほぼ±４５度をなし、ドメイン規制手段は、画素の上下二等分線に対してほぼ鏡面対称をなすのが好ましい。
薄膜トランジスタのチャネルは、直線状若しくは馬蹄状を有することができる。
本発明の実施例による薄膜トランジスタ表示板には、第１絶縁基板、第１絶縁基板上に形成されている第１信号線、第１絶縁基板上に形成され、第１信号線と絶縁されて交差している第２信号線、第１信号線と第２信号線が交差して画定する画素ごとに形成されている画素電極、第１信号線、第２信号線及び画素電極と各々接続されているゲート電極、ソース電極及びドレイン電極と半導体層を有する薄膜トランジスタを含む。この時、ドレイン電極はゲート電極と重畳し、ドレイン電極と重畳するゲート電極の境界線は第１信号線と平行に位置する。
画素電極はドメイン規制手段を有し、ドメイン規制手段は画素電極が有する切開部であることが好ましい。
ドメイン規制手段は、第１信号線に対してほぼ±４５度をなし、ドメイン規制手段は、画素の上下二等分線に対してほぼ鏡面対称をなすのが好ましい。
薄膜トランジスタのチャネルは、直線状若しくは馬蹄状を有することができる。
本発明の実施例による薄膜トランジスタ表示板の製造方法では、基板上にゲート電極を有するゲート線を形成し、ゲート線を覆うゲート絶縁膜を積層する。次に、ゲート絶縁膜上に半導体層を形成し、半導体層と接するソース電極を有するデータ線及びゲート電極と重畳するドレイン電極を形成し、半導体層を覆う保護膜を形成し、ドレイン電極と接続される画素電極を形成する。この時、半導体層、データ線及びドレイン電極又は画素電極は、フォトエッチング工程の露光工程で、感光膜を露光及び現像した感光膜パターンをエッチングマスクにしてパターニングし、ドレイン電極と重畳するゲート電極の境界線は、露光工程で感光膜を露光するスキャニング方向に対して直交して配置される。
露光工程に際しては、互いに隣接する第１ショットと第２ショットを含む複数のショットで分割して露光する分割露光工程が好ましく、半導体層とデータ線及びドレイン電極は、一つの感光膜パターンを利用したフォトエッチング工程で形成することができ、画素電極はIZO又はITOで形成することが好ましい。
露光工程に際しては、互いに隣接する第１ショットと第２ショットを含む複数のショットで分割して露光する分割露光工程が好ましく、半導体層とデータ線及びドレイン電極は、一つの感光膜パターンを利用したフォトエッチング工程で形成することができ、画素電極はIZO又はITOで形成することが好ましい。
本発明の実施例において、ドレイン電極が、ゲート電極の境界線のうち、フォトエッチング工程の露光時にスキャニング方向に対して直交する部分を通るように配置されることによって、製造工程時に誤整列が発生しても一つの単位ショット又は互いに異なるショット領域でゲート電極とドレイン電極が重畳する面積をほぼ一定に維持することができる。これにより、ゲート電極とドレイン電極の間で発生する寄生容量を全面的にほぼ同一に形成して、ショット間境界部分での画面明るさの差異若しくは画面のちらつきを解決することができ、ステッチ不良又はフリッカー等の問題点を解決することができ、これにより、液晶表示装置の表示特性を向上させることができる。
以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
図面を参考にして本発明の実施例による多重ドメイン液晶表示装置について説明する。
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の構造を示す配置図であり、図２は本発明の第１実施例による液晶表示装置用対向表示板の構造を示す配置図であり、図３は本発明の図１及び図２の表示板を整列して完成した第１実施例による液晶表示装置の構造を示す配置図であり、図４は図３に示す液晶表示装置のIV-IV´線による断面図である。
液晶表示装置は、下側の薄膜トランジスタ表示板１００、これと対向している上側の対向表示板２００、及びこれらの間に形成され、二つの表示板１００、２００に対してほぼ垂直に配向されている液晶分子３１０を含む液晶層３からなる。
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の構造を示す配置図であり、図２は本発明の第１実施例による液晶表示装置用対向表示板の構造を示す配置図であり、図３は本発明の図１及び図２の表示板を整列して完成した第１実施例による液晶表示装置の構造を示す配置図であり、図４は図３に示す液晶表示装置のIV-IV´線による断面図である。
液晶表示装置は、下側の薄膜トランジスタ表示板１００、これと対向している上側の対向表示板２００、及びこれらの間に形成され、二つの表示板１００、２００に対してほぼ垂直に配向されている液晶分子３１０を含む液晶層３からなる。
ガラス等の透明な絶縁物質からなる薄膜トランジスタ表示板１００には、ITO（indium tin oxide）やIZO（indium zinc oxide）などの透明な導電物質からなり、切開（開口）部１９１、１９２、１９３を有している画素電極１９０が形成されており、各画素電極１９０は、薄膜トランジスタに接続されて画像信号電圧の印加を受ける。この時、薄膜トランジスタは、走査信号を伝達するゲート線１２１と画像信号を伝達するデータ線１７１に各々接続され、走査信号に従って画素電極１９０をオン、オフする。そして、薄膜トランジスタ表示板１００の下面には下部偏光板１２が付着されている。ここで、画素電極１９０は、反射型液晶表示装置である場合に透明物質で構成されていないこともあり、その時には下部偏光板１２も不要である。
また、ガラス等の透明な絶縁物質からなり、薄膜トランジスタ表示板１００と対向する対向表示板２００には、画素の周縁で発生する光漏れを防止するためのブラックマトリックス２２０と、赤、緑、青のカラーフィルタ２３０及びITO又はIZOなどの透明な導電物質からなる共通電極２７０が形成されている。ブラックマトリックス２２０は、画素領域の周囲部分だけでなく、共通電極２７０の切開部２７１、２７２、２７３と重畳する部分にも形成することができる。これは、切開部２７１、２７２、２７３により発生する光漏れを防ぐためである。
また、ガラス等の透明な絶縁物質からなり、薄膜トランジスタ表示板１００と対向する対向表示板２００には、画素の周縁で発生する光漏れを防止するためのブラックマトリックス２２０と、赤、緑、青のカラーフィルタ２３０及びITO又はIZOなどの透明な導電物質からなる共通電極２７０が形成されている。ブラックマトリックス２２０は、画素領域の周囲部分だけでなく、共通電極２７０の切開部２７１、２７２、２７３と重畳する部分にも形成することができる。これは、切開部２７１、２７２、２７３により発生する光漏れを防ぐためである。
第１実施例による液晶表示装置を、より詳細に説明する。
薄膜トランジスタ表示板１００には、下部絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に横方向にのびており、各ゲート線１２１の一部は複数のゲート電極１２４をなす。ゲート電極１２４の境界線の一部（G）は、ゲート線１２１がのびた方向と平行であり、以降のデータ線１７１がのびる方向に対して直交する。これは、製造工程において、マスクを用いるフォトエッチング工程で分割露光を実施する際に、誤整列が発生しても以降のドレイン電極１７５とゲート電極１２４の間で発生する寄生容量を均一に維持するためである。これに関しては、製造工程を説明する時に詳細に説明する。ゲート線１２１には、ゲート電極１２４が突出状に形成されており、ゲート線１２１は外部からのゲート信号をゲート線１２１に伝達するための接触部を有することができるが、そうでない場合には、ゲート線１２１の端部が基板１１０の上部に直接設けられているゲート駆動回路の出力端に接続される。
薄膜トランジスタ表示板１００には、下部絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に横方向にのびており、各ゲート線１２１の一部は複数のゲート電極１２４をなす。ゲート電極１２４の境界線の一部（G）は、ゲート線１２１がのびた方向と平行であり、以降のデータ線１７１がのびる方向に対して直交する。これは、製造工程において、マスクを用いるフォトエッチング工程で分割露光を実施する際に、誤整列が発生しても以降のドレイン電極１７５とゲート電極１２４の間で発生する寄生容量を均一に維持するためである。これに関しては、製造工程を説明する時に詳細に説明する。ゲート線１２１には、ゲート電極１２４が突出状に形成されており、ゲート線１２１は外部からのゲート信号をゲート線１２１に伝達するための接触部を有することができるが、そうでない場合には、ゲート線１２１の端部が基板１１０の上部に直接設けられているゲート駆動回路の出力端に接続される。
絶縁基板１１０上には、ゲート線１２１と同一層に維持（保持）電極配線が形成されている。各維持電極配線は、画素領域の周縁でゲート線１２１と並んでのびている維持電極線１３１と、そこからのびた複数組の維持電極（storage electrode）１３３a、１３３b、１３３c、１３３dを含む。一組の維持電極１３３a、１３３b、１３３c、１３３dは、縦方向にのびており、横方向にのびた維持電極線１３１によって互いに接続されている縦部１３３a、１３３bと、以降に形成される画素電極１９０の切開部１９１、１９３と重畳し、縦部１３３a、１３３bを接続する斜線部１３３c、１３３dからなる。
ゲート線１２１及び維持電極配線１３１、１３３a、１３３b、１３３c、１３３dは、Al、Al合金、Ag、Ag合金、Cr、Ti、Ta、Moなどの金属などで形成される。図４に示すように、本実施例のゲート線１２１及び維持電極配線１３１、１３３a、１３３b、１３３c、１３３dは単一層で構成されるが、物理、化学的な特性が優れたCr、Mo、Ti、Taなどの金属層と、低い比抵抗のAl系列又はAg系列の金属層を含む二重層で構成されることもできる。この他にも、種々の金属又は導電体にてゲート線１２１及び維持電極配線１３１、１３３a、１３３b、１３３c、１３３dを作ることができる。
ゲート線１２１及び維持電極配線１３１、１３３a、１３３b、１３３c、１３３dは、Al、Al合金、Ag、Ag合金、Cr、Ti、Ta、Moなどの金属などで形成される。図４に示すように、本実施例のゲート線１２１及び維持電極配線１３１、１３３a、１３３b、１３３c、１３３dは単一層で構成されるが、物理、化学的な特性が優れたCr、Mo、Ti、Taなどの金属層と、低い比抵抗のAl系列又はAg系列の金属層を含む二重層で構成されることもできる。この他にも、種々の金属又は導電体にてゲート線１２１及び維持電極配線１３１、１３３a、１３３b、１３３c、１３３dを作ることができる。
ゲート線１２１及び維持電極配線１３１、１３３a、１３３b、１３３c、１３３dは側面が傾斜しており、水平面に対する傾斜角は３０〜８０°であることが好ましい。
ゲート線１２１と維持電極配線１３１、１３３a、１３３b、１３３c、１３３dの上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には、複数のデータ線１７１を始めとして複数のドレイン電極１７５が形成されている。この時、ドレイン電極１７５は、ゲート電極１２４の境界線のうち、ゲート線１２１がのびる方向と平行であるか、データ線１７１がのびる方向に対して直交してのびた部分（G）と重畳する。各データ線１７１は、主に縦方向にのびており、各ドレイン電極１７５に向けて複数の分枝をだしてデータ線１７１から拡張されたソース電極１７３を有する。データ線１７１の一端部に位置する接触部１７９は、外部からの画像信号をデータ線１７１に伝達する。また、ゲート絶縁膜１４０上には、ゲート線１２１と重なる橋部金属片１７２が形成されている。
データ線１７１、ドレイン電極１７５もゲート線１２１と同様に、クロムとアルミニウムなどの物質で作られ、単一層若しくは多重層で構成できる。
ゲート線１２１と維持電極配線１３１、１３３a、１３３b、１３３c、１３３dの上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には、複数のデータ線１７１を始めとして複数のドレイン電極１７５が形成されている。この時、ドレイン電極１７５は、ゲート電極１２４の境界線のうち、ゲート線１２１がのびる方向と平行であるか、データ線１７１がのびる方向に対して直交してのびた部分（G）と重畳する。各データ線１７１は、主に縦方向にのびており、各ドレイン電極１７５に向けて複数の分枝をだしてデータ線１７１から拡張されたソース電極１７３を有する。データ線１７１の一端部に位置する接触部１７９は、外部からの画像信号をデータ線１７１に伝達する。また、ゲート絶縁膜１４０上には、ゲート線１２１と重なる橋部金属片１７２が形成されている。
データ線１７１、ドレイン電極１７５もゲート線１２１と同様に、クロムとアルミニウムなどの物質で作られ、単一層若しくは多重層で構成できる。
データ線１７１、ドレイン電極１７５の下には、データ線１７１に沿って主に縦に長くのびた複数の線状半導体１５１が形成されている。非晶質シリコンなどからなる各線状半導体１５１は、各ゲート電極１２４、ソース電極１７３及びドレイン電極１７５に向けて拡張され、チャネル部１５４を有する。この時、ソース電極１７３は、ドレイン電極１７５を囲んで鉤状若しくは馬蹄状となっているが、このような構造は、薄膜トランジスタのチャネルを鉤状又は馬蹄状に形成し、狭い面積でも広いチャネル幅が確保できるという長所がある。勿論チャネル部１５４の上部でソース電極１７３とドレイン電極１７５の境界線を直線状に形成し、平行に対向するように配置して、薄膜トランジスタのチャネルを直線状に形成することもできる。
半導体１５１とデータ線１７１及びドレイン電極１７５との間には、両者の接触抵抗を各々減少させるための複数の線状抵抗性接触部材（ohmic contact）１６１と島状抵抗性接触部材１６５が形成されている。抵抗性接触部材１６１は、シリサイドやn型不純物が高濃度にドーピングされた非晶質シリコンなどで作られ、分岐としてのびた抵抗性接触部材１６３を有し、島状抵抗性接触部材１６５は、ゲート電極１２４を中心にして抵抗性接触部材１６３と対向する。
半導体１５１とデータ線１７１及びドレイン電極１７５との間には、両者の接触抵抗を各々減少させるための複数の線状抵抗性接触部材（ohmic contact）１６１と島状抵抗性接触部材１６５が形成されている。抵抗性接触部材１６１は、シリサイドやn型不純物が高濃度にドーピングされた非晶質シリコンなどで作られ、分岐としてのびた抵抗性接触部材１６３を有し、島状抵抗性接触部材１６５は、ゲート電極１２４を中心にして抵抗性接触部材１６３と対向する。
データ線１７１及びドレイン電極１７５上には、平坦化特性が優れて感光性を有する有機物質、プラズマ化学気相蒸着（plasma enhanced chemical vapor deposition；ＰＥＣＶＤ）法で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質又は窒化ケイ素などからなる保護膜１８０が形成されている。
保護膜１８０には、ドレイン電極１７５の少なくとも一部とデータ線１７１の端部１７９を各々露出させる複数の接触孔１８５、１８２が備えられている。一方、ゲート線１２１の端部も外部の駆動回路と接続するための接触部を有する場合には、複数の接触孔がゲート絶縁膜１４０と保護膜１８０を貫通して設けられて、ゲート線１２１の端部を露出することができる。
保護膜１８０上には、切開部１９１、１９２、１９３を有する複数の画素電極１９０を始めとして複数のデータ接触補助部材８２が形成されている。画素電極１９０及びデータ接触補助部材８２は、ITO（indium tin oxide）やIZO（indium zinc oxide）などのような透明導電体やアルミニウム（Al）のような光反射特性が優れた不透明導電体を用いて形成する。
保護膜１８０には、ドレイン電極１７５の少なくとも一部とデータ線１７１の端部１７９を各々露出させる複数の接触孔１８５、１８２が備えられている。一方、ゲート線１２１の端部も外部の駆動回路と接続するための接触部を有する場合には、複数の接触孔がゲート絶縁膜１４０と保護膜１８０を貫通して設けられて、ゲート線１２１の端部を露出することができる。
保護膜１８０上には、切開部１９１、１９２、１９３を有する複数の画素電極１９０を始めとして複数のデータ接触補助部材８２が形成されている。画素電極１９０及びデータ接触補助部材８２は、ITO（indium tin oxide）やIZO（indium zinc oxide）などのような透明導電体やアルミニウム（Al）のような光反射特性が優れた不透明導電体を用いて形成する。
画素電極１９０に形成されている切開部１９１、１９２、１９３は、画素電極１９０を上下に半分する位置に横方向に形成されている横切開部１９２と半分された画素電極１９０の上下部分に各々斜線方向に形成されている斜線切開部１９１、１９３を含む。横切開部１９２は、画素電極１９０の右側辺から左側辺に向けて切り込まれた形であり、入口は広く対称的に拡張されている。したがって、画素電極１９０は、各々ゲート線１２１とデータ線１７１が交差して画定する画素領域を上下に二等分する線（ゲート線と並ぶ線）に対してほぼ鏡面対称をなしている。
この時、上下の斜線切開部１９１、１９３は互いに直交しているが、これはフリンジフィールドの方向を４方向に均一に分散させるためである。
この時、上下の斜線切開部１９１、１９３は互いに直交しているが、これはフリンジフィールドの方向を４方向に均一に分散させるためである。
画素電極１９０と同一層には、ゲート線１２１を隔てて互いに隣り合う画素の維持電極１３３aと維持電極線１３１を接続する維持配線接続橋（ブリッジ）１９４が形成されている。維持配線接続橋１９４は、保護膜１８０とゲート絶縁膜１４０に亘って形成されている接触孔１８３、１８４を通じて維持電極１３３a及び維持電極線１３１に接触している。維持配線接続橋１９４は、橋部金属片１７２と重畳しており、これらは互いに電気的に接続することもできる。維持配線接続橋１９４は、下部基板１１０上の維持配線全体を電気的に接続する役割をする。このような維持配線は、必要な場合、ゲート線１２１やデータ線１７１の欠陥修理に用いられ、橋部金属片１７２は、このような修理のためにレーザを照射する際に、ゲート線１２１と維持配線接続橋１９４の電気的接続を補助するために形成される。
薄膜トランジスタ表示板１００と対向する対向表示板２００には、上部の絶縁基板２１０に画素周縁から光が漏れるのを防ぐためのブラックマトリックス２２０が形成されている。ブラックマトリックス２２０上には、赤、緑、青のカラーフィルタ２３０が形成されている。カラーフィルタ２３０上には、全面的に平坦化膜２５０が形成されており、その上部には切開部２７１、２７２、２７３を有する基準電極２７０が形成されている。基準電極２７０は、ITO又はIZOなどの透明な導電体で形成される。
共通電極２７０の一組の切開部２７１、２７２、２７３は、画素電極１９０の切開部１９１、１９２、１９３のうちのゲート線１２１に対して４５度をなす部分１９１、１９３と交互に配置され、これと並ぶ斜線部と画素電極１９０の辺と重なっている端部を含む。この時、端部は縦方向端部と横方向端部に分類される。
以上のような構造の薄膜トランジスタ基板と対向表示板を整列結合し、その間に液晶物質を注入して垂直配向すれば、本発明による液晶表示装置の基本構造が得られる。
共通電極２７０の一組の切開部２７１、２７２、２７３は、画素電極１９０の切開部１９１、１９２、１９３のうちのゲート線１２１に対して４５度をなす部分１９１、１９３と交互に配置され、これと並ぶ斜線部と画素電極１９０の辺と重なっている端部を含む。この時、端部は縦方向端部と横方向端部に分類される。
以上のような構造の薄膜トランジスタ基板と対向表示板を整列結合し、その間に液晶物質を注入して垂直配向すれば、本発明による液晶表示装置の基本構造が得られる。
薄膜トランジスタ表示板１００と対向表示板２００を整列した時に、画素電極１９０の切開部１９１、１９２、１９３と基準電極２７０の切開部２７１、２７２、２７３は、画素領域を複数のドメインに分割する。これらのドメインは、その内部に位置する液晶分子の平均長軸方向によって４種類に分類され、それぞれのドメインは長く形成されて幅と長さを持つ。
この時、画素電極１９０の切開部１９１、１９２、１９３と共通電極２７０の切開部２７１、２７２、２７３は、液晶分子を分割配向するドメイン規制手段として働き、その幅は８μm〜１２μmの範囲であることが好ましい。ドメイン規制手段として、切開部２７１、２７２、２７３、１９１、１９２、１９３の代わりに画素電極１９０及び共通電極２７０の上部又は下部に無機物質若しくは有機物質で突起を形成する場合には、幅が５μm〜１０μmの範囲であることが好ましい。
この時、画素電極１９０の切開部１９１、１９２、１９３と共通電極２７０の切開部２７１、２７２、２７３は、液晶分子を分割配向するドメイン規制手段として働き、その幅は８μm〜１２μmの範囲であることが好ましい。ドメイン規制手段として、切開部２７１、２７２、２７３、１９１、１９２、１９３の代わりに画素電極１９０及び共通電極２７０の上部又は下部に無機物質若しくは有機物質で突起を形成する場合には、幅が５μm〜１０μmの範囲であることが好ましい。
以下、図１、図３及び図４に示す液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例に基づいて製造する方法について、図５〜図１３及び図１、図３及び図４を参照して詳細に説明する。
図５は本発明の実施例による薄膜トランジスタ表示板の製造方法における分割露光工程を示す構成図であり、図６、図８、図１０及び図１２は、図１、図３及び図４に示す薄膜トランジスタ表示板を本発明の一実施例に基づいて製造する方法の中間ステップにおける薄膜トランジスタ表示板の配置図であって、その工程順で示したものであり、図７、図９、図１１及び図１３は、各々図６、図８、図１０及び図１２に示す薄膜トランジスタ表示板のVIIb-VIIb´線、IXb-IXb´線、XI-XI´線及びXIIIb-XIIIb´線による断面図である。
図５は本発明の実施例による薄膜トランジスタ表示板の製造方法における分割露光工程を示す構成図であり、図６、図８、図１０及び図１２は、図１、図３及び図４に示す薄膜トランジスタ表示板を本発明の一実施例に基づいて製造する方法の中間ステップにおける薄膜トランジスタ表示板の配置図であって、その工程順で示したものであり、図７、図９、図１１及び図１３は、各々図６、図８、図１０及び図１２に示す薄膜トランジスタ表示板のVIIb-VIIb´線、IXb-IXb´線、XI-XI´線及びXIIIb-XIIIb´線による断面図である。
本発明の実施例における液晶表示装置用薄膜トランジスタ表示板の製造方法では、ゲート線１２１、データ線１７１、画素電極１９０などの薄膜パターンを形成するために、パターンマスクを用いる数回のフォトエッチング工程が行われる。フォトエッチング工程は、母基板（マザーボード）の上に感光膜を塗布した後、パターンマスクを用いて薄膜パターンに対応する感光膜パターンを形成するために、感光膜の一部を選択的に露光する露光工程を含む。この時、薄膜パターンが形成されている母基板のアクティブ領域がマスクの大きさよりも大きい場合には、アクティブ領域を分割してステップアンドリピートを行う分割露光工程が必要である。即ち、母基板の上に導電膜又は絶縁膜を積層し、マスクを用いるフォトエッチング工程によって導電膜又は絶縁膜で特定形状の薄膜パターンを形成する際に、アクティブ領域を二つ以上のショット（shot）に分割して感光膜を露光することが必要である。これについて、図面を参照して詳細に説明する。
図５は本発明の実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法における露光工程を示すものである。
図５に示すように、本発明の実施例による薄膜トランジスタ表示板の製造工程に用いられる露光装置は、光源５００、光源からの光を制限的に透過させる透過領域を画定するスリット６１０を有する露光マスク６００、薄膜パターンに対応する部分にのみ光を択一的に透過又は遮断できる透過部又は遮断部を有するパターンマスク７００、薄膜パターンが形成される母基板１の位置を固定し、母基板１を支持するプレート８００などを含む。
この時、一つの母基板１によって同時にいくつかの薄膜トランジスタ表示板を作製することができ、一つの薄膜トランジスタ表示板のみを作製することもある。
図５に示すように、本発明の実施例による薄膜トランジスタ表示板の製造工程に用いられる露光装置は、光源５００、光源からの光を制限的に透過させる透過領域を画定するスリット６１０を有する露光マスク６００、薄膜パターンに対応する部分にのみ光を択一的に透過又は遮断できる透過部又は遮断部を有するパターンマスク７００、薄膜パターンが形成される母基板１の位置を固定し、母基板１を支持するプレート８００などを含む。
この時、一つの母基板１によって同時にいくつかの薄膜トランジスタ表示板を作製することができ、一つの薄膜トランジスタ表示板のみを作製することもある。
このような露光装置を用いる本発明の実施例に基づく液晶表示装置用薄膜トランジスタ表示板の製造方法では、前記したように、分割露光によって露光工程を実施する際に、例えば図５のように、アクティブ領域１０において、複数のショット、即ち第１ショット〜第９ショットによってアクティブ領域１０の感光膜を全面的に露光する。このような露光工程で、一つの単位ショットは、光源５００と露光マスク６００の位置を固定した後、パターンマスク７００及びプレート８００がまずY方向に移動しながら一つのショットに対する単位分割露光工程を実施し、このような単位露光工程を、X方向にパターンマスク７００及びプレート８００が移動しながら９回行う分割露光によって全面的に露光工程を実施する。すると、それぞれの単位ショットでは、露光マスク６００のスリット６１０を通過した光がパターンマスク７００に形成されているパターン形状によって選択的に透過されて母基板１に到達し、母基板１に形成されている感光膜を露光させる。この時、パターンマスク７００及びプレート８００がX方向又はY方向に移動する代わりに、光源５００と露光マスク６００が移動することもできる。単位分割露光工程におけるY方向を“スキャニング方向”とも言う。
この時、露光マスク６００のスリット６１０は、光源の光を通過させる透過領域を画定するが、スリット６１０を通過した光の強度は±１０％の誤差範囲を有する。この時、光源５００の光が放射状に放出されるため±１０％の誤差範囲の強度を有する光を通過させるスリット６１０は、弧形状を有している。
まず、透明なガラスなどで作られた絶縁基板１１０上に、二つの層の金属膜、即ち導電膜をスパッタリング法などで順次に積層する。金属膜は、IZO又はITOとの接触特性が優れた金属、例えばモリブデン、モリブデン合金若しくはクロムなどからなる金属膜、又はアルミニウム系列金属からなる金属膜を含むことが好ましい。
まず、透明なガラスなどで作られた絶縁基板１１０上に、二つの層の金属膜、即ち導電膜をスパッタリング法などで順次に積層する。金属膜は、IZO又はITOとの接触特性が優れた金属、例えばモリブデン、モリブデン合金若しくはクロムなどからなる金属膜、又はアルミニウム系列金属からなる金属膜を含むことが好ましい。
次に、図６及び図７に示すように、ゲート線用パターンマスクを用いるフォトエッチング工程で導電膜をパターニングして、複数のゲート電極１２４を含むゲート線１２１を形成する。フォトエッチング工程では、導電膜の上に感光膜を形成し、前記のように、分割露光工程にて露光し現像して感光膜パターンを形成し、これをエッチングマスクにして導電膜をエッチングしてゲート線１２１を完成する。この時、ゲート電極１２４の境界線の一部（G）は、スキャニング方向（Y方向）に対して直交するようにゲート線１２１をパターニングする。
アルミニウム系列金属のパターニングは、アルミニウムに対して側面傾斜を与えながらエッチングできるアルミニウムエッチング液であるCH３COOH（８-１５％）/HNO３（５-８％）/H３PO４（５０-６０％）/H２O（その他）を使用した湿式エッチング法によって行うことができ、このようなエッチング液は、モリブデン又はモリブデン合金である場合にも、同じエッチング条件で側面傾斜を与えながらエッチングすることができる。
アルミニウム系列金属のパターニングは、アルミニウムに対して側面傾斜を与えながらエッチングできるアルミニウムエッチング液であるCH３COOH（８-１５％）/HNO３（５-８％）/H３PO４（５０-６０％）/H２O（その他）を使用した湿式エッチング法によって行うことができ、このようなエッチング液は、モリブデン又はモリブデン合金である場合にも、同じエッチング条件で側面傾斜を与えながらエッチングすることができる。
図６及び図７に示すように、ゲート絶縁膜１４０、真性非晶質シリコン層（intrinsic amorphous silicon）、不純物非晶質シリコン層（extrinsic amorphous silicon）の３層膜を連続積層し、不純物非晶質シリコン層及び真性非晶質シリコン層を、半導体用パターンマスクを用いるフォトエッチング工程でパターニングして、複数の線状不純物半導体１６４と複数の突出部１５４を各々含む線状真性半導体１５１を形成する。ゲート絶縁膜１４０の材料には窒化ケイ素が良く、積層温度は２５０〜５００℃、厚さは２，０００〜５，０００Åの範囲であることが好ましい。
次に、導電膜をスパッタリングなどで順次に積層する。導電膜は、IZO又はITOとの接触特性が優れた金属、例えばモリブデン、モリブデン合金又はクロムなどからなる金属膜と、アルミニウム系列金属からなる金属膜を含むことが好ましい。
次に、導電膜をスパッタリングなどで順次に積層する。導電膜は、IZO又はITOとの接触特性が優れた金属、例えばモリブデン、モリブデン合金又はクロムなどからなる金属膜と、アルミニウム系列金属からなる金属膜を含むことが好ましい。
次に、図１０及び図１１に示すように、データ用パターンマスクを用いるフォトエッチング工程で導電膜をパターニングし、複数のソース電極１７３を各々含む複数のデータ線１７１及び複数のドレイン電極１７５及び複数の橋部金属片１７２を形成する。
この時にも、フォトエッチング工程における感光膜パターンは、前記のように、分割露光で露光して現像し、これをエッチングマスクにして導電膜をパターニングして、複数のデータ線１７１及び複数のドレイン電極１７５及び複数の橋部金属片１７２を形成するが、ドレイン電極１７５は、ゲート電極１２４の境界線の、スキャニング方向（Y方向）に対して垂直な部分（G）を通るように配置する。すると、単位分割露光工程を実施したり、複数のショットを通じた分割露光を実施する時に、スキャニング方向に対して直交方向に誤整列が発生しても、一つの単位ショット又は互いに異なるショット領域においてゲート電極１２４とドレイン電極１７５が重畳する面積はほとんど変わらない。したがって、ゲート電極１２４とドレイン電極１７５の間で発生する寄生容量は、一つの単位ショット又は互いに異なるショットの領域でほとんど一定であり、これを通じてショット間の境界部分における画面の明るさの差異や画面のちらつきを解決することができ、ステッチ不良やフリッカー等の問題点を解決することができ、これにより、液晶表示装置の表示特性を向上させることができる。
この時にも、フォトエッチング工程における感光膜パターンは、前記のように、分割露光で露光して現像し、これをエッチングマスクにして導電膜をパターニングして、複数のデータ線１７１及び複数のドレイン電極１７５及び複数の橋部金属片１７２を形成するが、ドレイン電極１７５は、ゲート電極１２４の境界線の、スキャニング方向（Y方向）に対して垂直な部分（G）を通るように配置する。すると、単位分割露光工程を実施したり、複数のショットを通じた分割露光を実施する時に、スキャニング方向に対して直交方向に誤整列が発生しても、一つの単位ショット又は互いに異なるショット領域においてゲート電極１２４とドレイン電極１７５が重畳する面積はほとんど変わらない。したがって、ゲート電極１２４とドレイン電極１７５の間で発生する寄生容量は、一つの単位ショット又は互いに異なるショットの領域でほとんど一定であり、これを通じてショット間の境界部分における画面の明るさの差異や画面のちらつきを解決することができ、ステッチ不良やフリッカー等の問題点を解決することができ、これにより、液晶表示装置の表示特性を向上させることができる。
次に、データ線１７１及びドレイン電極１７５上部の感光膜パターンを除去又はそのままの状態で、データ線１７１、ドレイン電極１７５及び維持（保持）容量用導電体１７７に覆われず露出された不純物半導体１６４部分を除去することによって、複数の突出部１６３を各々含む複数の線状抵抗性接触部材１６１と複数の島状抵抗性接触部材１６５を完成する一方、その下の真性半導体１５１部分を露出させる。
この時、感光膜パターンを除去した後、データ線１７１及びドレイン電極１７５をエッチングマスクにして、露出された不純物半導体１６４を除去する時には、データ線１７１及びドレイン電極１７５をなすモリブデン系列の導電膜が損傷されるのを防ぐために、CF４+HCl気体を用いて不純物半導体１６４をエッチングする。
この時、感光膜パターンを除去した後、データ線１７１及びドレイン電極１７５をエッチングマスクにして、露出された不純物半導体１６４を除去する時には、データ線１７１及びドレイン電極１７５をなすモリブデン系列の導電膜が損傷されるのを防ぐために、CF４+HCl気体を用いて不純物半導体１６４をエッチングする。
次に、真性半導体１５１部分の表面を安定化するために、酸素プラズマ処理を引き続き実施することが好ましい。
次に、窒化ケイ素のような無機絶縁膜又は低誘電率を有する有機絶縁膜を積層して保護膜１８０を形成し、その上に感光膜をスピンコーティング法で塗布した後、保護膜用パターンマスクを用いるフォトエッチング工程で保護膜１８０をエッチングして、接触孔１８２、１８３、１８４、１８５を形成する。ゲート線１２１の端部を露出する実施例では、ゲート絶縁膜１４０も共にパターニングする。
最後に、図１、図３及び図４に示すように、ITO又はIZO膜を積層し、マスクを用いるパターニングを実施して、切開部１９１、１９２、１９３を有する複数の画素電極１９０と複数の接触補助部材８２を形成する。この時、接触抵抗を最少化するためには、IZO又はITOのスパッタリング温度が２５０℃以下であることが好ましい。
次に、窒化ケイ素のような無機絶縁膜又は低誘電率を有する有機絶縁膜を積層して保護膜１８０を形成し、その上に感光膜をスピンコーティング法で塗布した後、保護膜用パターンマスクを用いるフォトエッチング工程で保護膜１８０をエッチングして、接触孔１８２、１８３、１８４、１８５を形成する。ゲート線１２１の端部を露出する実施例では、ゲート絶縁膜１４０も共にパターニングする。
最後に、図１、図３及び図４に示すように、ITO又はIZO膜を積層し、マスクを用いるパターニングを実施して、切開部１９１、１９２、１９３を有する複数の画素電極１９０と複数の接触補助部材８２を形成する。この時、接触抵抗を最少化するためには、IZO又はITOのスパッタリング温度が２５０℃以下であることが好ましい。
前記実施例では、既に説明したように、５枚のパターンマスクを用いる製造方法で薄膜トランジスタ表示板を完成したが、４枚のパターンマスクを用いる製造方法でも液晶表示装置用薄膜トランジスタ表示板を完成することができる。４枚のパターンマスクを用いる製造方法では、製造コストを節減するために、中間の厚さを有する部分を含む感光膜パターンを用いて互いに異なる層を一つの感光膜パターンでパターニングする。これについて図面を参照して詳細に説明する。
まず、図１４及び図１５を参考にして、本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の単位画素構造について詳細に説明する。
図１４は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１５は図１４に示す薄膜トランジスタ表示板のXV-XV´線による断面図である。
まず、図１４及び図１５を参考にして、本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の単位画素構造について詳細に説明する。
図１４は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１５は図１４に示す薄膜トランジスタ表示板のXV-XV´線による断面図である。
図１４及び図１５に示すように、本実施例による液晶表示装置用薄膜トランジスタ表示板の層状構造は、概図１、図３及び図４に示した液晶表示装置用薄膜トランジスタ表示板の層状構造とほぼ同一である。即ち、基板１１０上に複数のゲート電極１２４を含む複数のゲート線１２１が形成されており、その上にゲート絶縁膜１４０、複数の突出部１５４を含む複数の線状半導体１５１、複数の突出部１６３を各々含む複数の線状抵抗性接触部材１６１及び複数の島状抵抗性接触部材１６５が順次に形成されている。抵抗性接触部材１６１、１６５及びゲート絶縁膜１４０の上には、複数のソース電極１５３を含む複数のデータ線１７１、複数のドレイン電極１７５、複数の橋部金属片１７２が形成されており、その上に保護膜１８０が形成されている。保護膜１８０及び/又はゲート絶縁膜１４０には、複数の接触孔１８２、１８５、１８７、１８１が形成されており、保護膜１８０上には、複数の画素電極１９０と複数の接触補助部材８１、８２が形成されている。
ところが、図１〜図３に示す薄膜トランジスタ表示板と異なって、本実施例による薄膜トランジスタ表示板における半導体１５１は、薄膜トランジスタが位置する突出部１５４を除いて、データ線１７１、ドレイン電極１７５及びその下部の抵抗性接触部材１６１、１６５とほぼ同じ平面形状を有している。詳細には、線状半導体１５１は、データ線１７１及びドレイン電極１７５とその下部の抵抗性接触部材１６１、１６５の下に存在する部分の他にも、ソース電極１７３とドレイン電極１７５の間に、これらによって覆われず露出された部分を有している。
また、ゲート線１２１は、端部１２９に駆動回路と接続するための接触部を有するが、接触部であるゲート線１２１の端部１２９は、ゲート絶縁膜１４０及び保護膜１８０に形成されている接触孔１８１を通じて露出されており、保護膜１８０上に形成されている接触補助部材８１及び接触孔１８１を通じて接続されている。
また、ゲート線１２１は、端部１２９に駆動回路と接続するための接触部を有するが、接触部であるゲート線１２１の端部１２９は、ゲート絶縁膜１４０及び保護膜１８０に形成されている接触孔１８１を通じて露出されており、保護膜１８０上に形成されている接触補助部材８１及び接触孔１８１を通じて接続されている。
このような本液晶表示装置用薄膜トランジスタ表示板は、データ線１７１及びドレイン電極１７５と半導体層１５１を一つの感光膜パターンを用いるフォトエッチング工程で形成し、このような感光膜パターンは、薄膜トランジスタのチャネル部に対応する部分が、他のデータ線及びドレイン電極に対応する部分よりも低い厚さを有する。この時、感光膜パターンは、半導体１５１をパターニングするためのエッチングマスクであり、厚い部分はデータ線及びドレイン電極をパターニングするためのエッチングマスクとして用いる。このような製造方法は、互いに異なる二つの薄膜を一つの感光膜パターンにて形成して、製造コストを最少に抑えることができる。
本発明の実施例による薄膜トランジスタ表示板は、カラーフィルタを有することができる。これについて図面を参照して詳細に説明する。
図１６は本発明の第３実施例による薄膜トランジスタ表示板の構造を示す配置図であり、図１７は図１６に示すXVII-XVII´線による断面図である。
図１６及び図１７のように、本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板の層状構造は、図１、図３及び図４に示す液晶表示装置用薄膜トランジスタ表示板の層状構造とほぼ同一である。
ところが、第３の実施例では、保護膜１８０の下部に、赤、緑及び青のカラーフィルタ２３０R、２３０G、２３０Bが画素に順次に形成されている。赤、緑、青のカラーフィルタ２３０R、２３０G、２３０Bは、各々データ線１７１上部に境界を設け、画素列に沿って縦に長く形成されており、互いに隣接するカラーフィルタがデータ線１７１上で互いに部分的に重なっていてデータ線１７１上で丘状体が形成されている。この時、互いに重なっている赤、緑、青のカラーフィルタ２３０R、２３０G、２３０Bは、互いに隣接する画素領域の間から漏れる光を遮断するブラックマトリックスの機能を果たすことができる。したがって、本実施例による液晶表示装置用対向表示板には、ブラックマトリックスが省略され、共通電極２７０のみが形成されることもある。
図１６は本発明の第３実施例による薄膜トランジスタ表示板の構造を示す配置図であり、図１７は図１６に示すXVII-XVII´線による断面図である。
図１６及び図１７のように、本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板の層状構造は、図１、図３及び図４に示す液晶表示装置用薄膜トランジスタ表示板の層状構造とほぼ同一である。
ところが、第３の実施例では、保護膜１８０の下部に、赤、緑及び青のカラーフィルタ２３０R、２３０G、２３０Bが画素に順次に形成されている。赤、緑、青のカラーフィルタ２３０R、２３０G、２３０Bは、各々データ線１７１上部に境界を設け、画素列に沿って縦に長く形成されており、互いに隣接するカラーフィルタがデータ線１７１上で互いに部分的に重なっていてデータ線１７１上で丘状体が形成されている。この時、互いに重なっている赤、緑、青のカラーフィルタ２３０R、２３０G、２３０Bは、互いに隣接する画素領域の間から漏れる光を遮断するブラックマトリックスの機能を果たすことができる。したがって、本実施例による液晶表示装置用対向表示板には、ブラックマトリックスが省略され、共通電極２７０のみが形成されることもある。
以上、本発明の好ましい実施例を参照して説明したが、当該技術分野の熟練した当業者は、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更することができることが理解できるであろう。
１００、２００ 表示板
１１０、２１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１５１ 半導体
１６１、１６５ 抵抗性接触部材
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１９０ 画素電極
１９１、１９２、１９３ 切開部
２２０ ブラックマトリックス
２３０ カラーフィルタ
２７０ 共通電極
２７１、２７２、２７３ 切開部
３１０ 液晶分子
５００ 光源
６００ 露光マスク
７００ パターンマスク
８００ プレート
１１０、２１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１５１ 半導体
１６１、１６５ 抵抗性接触部材
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１９０ 画素電極
１９１、１９２、１９３ 切開部
２２０ ブラックマトリックス
２３０ カラーフィルタ
２７０ 共通電極
２７１、２７２、２７３ 切開部
３１０ 液晶分子
５００ 光源
６００ 露光マスク
７００ パターンマスク
８００ プレート
Claims (10)
- 第１絶縁基板、
前記第１絶縁基板上に形成されている第１信号線、
前記第１絶縁基板上に形成され、前記第１信号線と絶縁されて交差している第２信号線、
前記第１信号線と前記第２信号線が交差して画定する画素ごとに形成されている画素電極、
前記第１信号線、前記第２信号線及び前記画素電極と各々接続されているゲート電極、ソース電極及びドレイン電極と半導体層を有する薄膜トランジスタ、
を含み、
前記ドレイン電極は前記ゲート電極と重畳し、前記ドレイン電極と重畳する前記ゲート電極の境界線が前記第１信号線と平行である薄膜トランジスタ表示板。 - 前記画素電極は、ドメイン規制手段を有する、請求項１に記載の薄膜トランジスタ表示板。
- 前記ドメイン規制手段は、前記画素電極が有する切開部である、請求項２に記載の薄膜トランジスタ表示板。
- 前記ドメイン規制手段は、前記第１信号線に対してほぼ±４５度をなす、請求項３に記載の薄膜トランジスタ表示板。
- 前記ドメイン規制手段は、前記画素の上下二等分線に対してほぼ鏡面対称をなす、請求項３に記載の薄膜トランジスタ表示板。
- 前記薄膜トランジスタのチャネルは、直線状又は馬蹄状である、請求項１に記載の薄膜トランジスタ表示板。
- 基板上にゲート電極を有するゲート線を形成するステップ、
前記基板上にゲート絶縁膜を積層するステップ、
前記ゲート絶縁膜上に半導体層を形成するステップ、
前記半導体層と接するソース電極を有するデータ線及び前記ゲート電極と重畳するドレイン電極を形成するステップ、
前記半導体層を覆う保護膜を形成するステップ、
前記ドレイン電極と接続される画素電極を形成するステップ、
を含み、
前記半導体層、前記データ線及び前記ドレイン電極又は前記画素電極は、フォトエッチング工程の露光工程で感光膜を露光及び現像した感光膜パターンをエッチングマスクにしてパターニングし、前記ドレイン電極と重畳する前記ゲート電極の境界線は、前記露光工程で前記感光膜を露光するスキャニング方向に対して直交して配置される薄膜トランジスタ表示板の製造方法。 - 前記露光工程は、互いに隣接する第１ショット及び第２ショットを含む複数のショットに分割して露光する分割露光工程によって実施する、請求項７に記載の薄膜トランジスタ表示板の製造方法。
- 前記半導体層と前記データ線及び前記ドレイン電極は、一つの感光膜パターンを用いるフォトエッチング工程で形成する、請求項７に記載の薄膜トランジスタ表示板の製造方法。
- 前記画素電極は、IZO又はITOで形成する、請求項７に記載の薄膜トランジスタ表示板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030071092A KR100997968B1 (ko) | 2003-10-13 | 2003-10-13 | 박막 트랜지스터 표시판의 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009095173A Division JP2009218604A (ja) | 2003-10-13 | 2009-04-09 | 薄膜トランジスタ表示板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005123620A true JP2005123620A (ja) | 2005-05-12 |
| JP2005123620A5 JP2005123620A5 (ja) | 2008-05-01 |
Family
ID=34567638
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004298534A Pending JP2005123620A (ja) | 2003-10-13 | 2004-10-13 | 薄膜トランジスタ表示板及びその製造方法 |
| JP2009095173A Pending JP2009218604A (ja) | 2003-10-13 | 2009-04-09 | 薄膜トランジスタ表示板の製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009095173A Pending JP2009218604A (ja) | 2003-10-13 | 2009-04-09 | 薄膜トランジスタ表示板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7151279B2 (ja) |
| JP (2) | JP2005123620A (ja) |
| KR (1) | KR100997968B1 (ja) |
| CN (2) | CN101447491B (ja) |
| TW (1) | TWI333693B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8411239B2 (en) | 2009-02-13 | 2013-04-02 | Sharp Kabushiki Kaisha | Array substrate, liquid crystal display device, electronic device |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101061844B1 (ko) * | 2004-06-29 | 2011-09-02 | 삼성전자주식회사 | 박막 표시판의 제조 방법 |
| KR101160825B1 (ko) * | 2004-08-18 | 2012-06-29 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101090253B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| KR20060097381A (ko) * | 2005-03-09 | 2006-09-14 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR101217157B1 (ko) * | 2005-10-20 | 2012-12-31 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| JP5231719B2 (ja) * | 2006-03-30 | 2013-07-10 | 富士通株式会社 | 電界効果トランジスタの製造方法 |
| KR20090061112A (ko) * | 2007-12-11 | 2009-06-16 | 삼성전자주식회사 | 박막 트랜지스터 및 이를 구비하는 액정 표시 장치 |
| KR102246123B1 (ko) | 2008-09-19 | 2021-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| TWI484271B (zh) * | 2012-08-09 | 2015-05-11 | Au Optronics Corp | 畫素結構及畫素結構的製作方法 |
| CN108305881B (zh) | 2018-03-23 | 2020-08-11 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190605A (ja) * | 2000-10-12 | 2002-07-05 | Sanyo Electric Co Ltd | トランジスタ及びそれを備える表示装置 |
| JP2003121866A (ja) * | 2001-10-12 | 2003-04-23 | Samsung Electronics Co Ltd | 広視野角液晶表示装置及びその基板 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60192369A (ja) | 1984-03-13 | 1985-09-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPH02285326A (ja) | 1989-04-27 | 1990-11-22 | Toshiba Corp | アクティブマトリックス型液晶表示素子 |
| JPH03233431A (ja) | 1990-02-09 | 1991-10-17 | Hitachi Ltd | 液晶ディスプレイパネル |
| JP2639282B2 (ja) | 1992-06-23 | 1997-08-06 | 松下電器産業株式会社 | 液晶表示パネル |
| JPH06202158A (ja) | 1993-01-05 | 1994-07-22 | Nec Corp | アクティブマトリクス液晶表示装置とその製造方法 |
| JP3316704B2 (ja) * | 1993-06-10 | 2002-08-19 | 株式会社ニコン | 投影露光装置、走査露光方法、及び素子製造方法 |
| US5777703A (en) * | 1994-09-30 | 1998-07-07 | Sanyo Electric Co., Ltd. | Active matrix type liquid crystal display apparatus with a projection part in the drain line |
| JP3592419B2 (ja) * | 1995-12-21 | 2004-11-24 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示パネル |
| KR100495794B1 (ko) | 1997-10-17 | 2005-09-28 | 삼성전자주식회사 | 액정표시장치용박막트랜지스터 |
| JP2985838B2 (ja) | 1997-07-18 | 1999-12-06 | 日本電気株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| JP4796221B2 (ja) * | 1998-11-26 | 2011-10-19 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| KR100670057B1 (ko) | 1999-12-23 | 2007-01-17 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| JP4508354B2 (ja) | 2000-04-28 | 2010-07-21 | キヤノン株式会社 | 走査露光装置および走査露光方法 |
| JP4401551B2 (ja) | 2000-09-21 | 2010-01-20 | エーユー オプトロニクス コーポレイション | 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置 |
| KR100643559B1 (ko) | 2000-12-04 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100469342B1 (ko) | 2001-07-11 | 2005-02-02 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| JP4346841B2 (ja) | 2001-08-01 | 2009-10-21 | シャープ株式会社 | 薄膜トランジスタ、液晶表示装置及び薄膜トランジスタの製造方法 |
| JP3831868B2 (ja) * | 2001-08-13 | 2006-10-11 | 大林精工株式会社 | アクティブマトリックス表示装置とその製造方法 |
| KR100740938B1 (ko) * | 2001-08-30 | 2007-07-19 | 삼성전자주식회사 | 레이저 조사 표지를 가지는 박막 트랜지스터 기판 |
| KR100391157B1 (ko) | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100464208B1 (ko) * | 2001-12-20 | 2005-01-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 그 구동방법 |
| US7463321B2 (en) * | 2002-01-15 | 2008-12-09 | Samsung Electronics Co., Ltd | Liquid crystal display and method for fabricating the display with openings in the protective layer and gate insulating layer |
| KR100859524B1 (ko) * | 2002-07-11 | 2008-09-22 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| US6920060B2 (en) | 2002-08-14 | 2005-07-19 | Intel Corporation | Memory device, circuits and methods for operating a memory device |
| TWI234043B (en) * | 2003-11-26 | 2005-06-11 | Hannstar Display Corp | Method of manufacturing liquid crystal display |
-
2003
- 2003-10-13 KR KR1020030071092A patent/KR100997968B1/ko active IP Right Grant
-
2004
- 2004-09-29 US US10/954,524 patent/US7151279B2/en active Active
- 2004-09-29 TW TW093129429A patent/TWI333693B/zh active
- 2004-10-12 CN CN2008101807703A patent/CN101447491B/zh active Active
- 2004-10-12 CN CNB2004100839272A patent/CN100514640C/zh active Active
- 2004-10-13 JP JP2004298534A patent/JP2005123620A/ja active Pending
-
2006
- 2006-12-18 US US11/612,141 patent/US7408200B2/en active Active
-
2008
- 2008-05-13 US US12/119,707 patent/US7550329B2/en active Active
-
2009
- 2009-04-09 JP JP2009095173A patent/JP2009218604A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190605A (ja) * | 2000-10-12 | 2002-07-05 | Sanyo Electric Co Ltd | トランジスタ及びそれを備える表示装置 |
| JP2003121866A (ja) * | 2001-10-12 | 2003-04-23 | Samsung Electronics Co Ltd | 広視野角液晶表示装置及びその基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8411239B2 (en) | 2009-02-13 | 2013-04-02 | Sharp Kabushiki Kaisha | Array substrate, liquid crystal display device, electronic device |
| JP5442645B2 (ja) * | 2009-02-13 | 2014-03-12 | シャープ株式会社 | アレイ基板、液晶表示装置、電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1610111A (zh) | 2005-04-27 |
| TWI333693B (en) | 2010-11-21 |
| CN101447491A (zh) | 2009-06-03 |
| TW200522364A (en) | 2005-07-01 |
| CN100514640C (zh) | 2009-07-15 |
| US7550329B2 (en) | 2009-06-23 |
| US20080210943A1 (en) | 2008-09-04 |
| KR20050035428A (ko) | 2005-04-18 |
| US20050104069A1 (en) | 2005-05-19 |
| US7408200B2 (en) | 2008-08-05 |
| CN101447491B (zh) | 2011-04-27 |
| US20070091220A1 (en) | 2007-04-26 |
| US7151279B2 (en) | 2006-12-19 |
| KR100997968B1 (ko) | 2010-12-02 |
| JP2009218604A (ja) | 2009-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4977308B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US7517620B2 (en) | Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device | |
| JP2009218604A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| JP2004341530A (ja) | 垂直配向型液晶表示装置 | |
| JP2006085133A (ja) | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| JP4722468B2 (ja) | 薄膜トランジスタ表示板 | |
| JP4722469B2 (ja) | 薄膜トランジスタ表示板 | |
| KR101006436B1 (ko) | 표시 장치용 박막 트랜지스터 표시판 | |
| KR101006435B1 (ko) | 노광 마스크, 이를 포함하는 노광 장치 및 이를 이용한표시 장치용 표시판의 제조 방법 | |
| JP5048914B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| JP2006178445A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4782389B2 (ja) | 表示装置用表示板及びその表示板を含む液晶表示装置 | |
| JP2005182048A (ja) | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| KR100956342B1 (ko) | 박막 트랜지스터 기판 | |
| KR100968562B1 (ko) | 액정표시장치 | |
| KR100980011B1 (ko) | 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판 | |
| KR20050082666A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| KR20060016502A (ko) | 액정 표시 장치, 색필터 표시판 및 그 제조 방법 | |
| KR100951354B1 (ko) | 박막 트랜지스터 표시판 | |
| KR20060025781A (ko) | 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치 | |
| KR20060020892A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20050080278A (ko) | 색 필터 표시판 및 그의 제조 방법 | |
| KR20060020175A (ko) | 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051228 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080317 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090420 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090508 |