CN1610111A - 薄膜晶体管阵列面板及其制造方法 - Google Patents
薄膜晶体管阵列面板及其制造方法 Download PDFInfo
- Publication number
- CN1610111A CN1610111A CNA2004100839272A CN200410083927A CN1610111A CN 1610111 A CN1610111 A CN 1610111A CN A2004100839272 A CNA2004100839272 A CN A2004100839272A CN 200410083927 A CN200410083927 A CN 200410083927A CN 1610111 A CN1610111 A CN 1610111A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- thin
- display panel
- transistor display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 49
- 230000008569 process Effects 0.000 claims description 29
- 238000003860 storage Methods 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000012212 insulator Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000004411 aluminium Substances 0.000 description 7
- VAYOSLLFUXYJDT-RDTXWAMCSA-N Lysergic acid diethylamide Chemical compound C1=CC(C=2[C@H](N(C)C[C@@H](C=2)C(=O)N(CC)CC)C2)=C3C2=CNC3=C1 VAYOSLLFUXYJDT-RDTXWAMCSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- -1 aluminium metalloid Chemical class 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052752 metalloid Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 235000008429 bread Nutrition 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供了一种薄膜晶体管阵列面板，其包括：基片；第一信号线，在基片上形成；第二信号线，在基片上形成并且与第一信号线交叉；薄膜晶体管，包含与第一信号线连接且具有与第一信号线基本平行的栅极、与第二信号线连接的源极、及与栅极的边缘交叉的漏极；以及像素电极，与漏极连接。
Description
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法，特别涉及一种用于显示器的薄膜晶体管阵列面板及其制造方法。
背景技术
通常，液晶显示器(LCD)包括薄膜晶体管(TFT)阵列面板、共同电极面板、以及液晶层，其中薄膜晶体管阵列面板包含信号线、像素电极、和薄膜晶体管，共同电极面板包含面对像素电极的共同电极，而将液晶层置于两个面板之间。
像素电极通过来自包含栅极线和彼此交叉以限定像素区域的数据线的信号线的信号驱动。将信号线通过诸如薄膜晶体管这样的开关元件与像素电极连接。
各薄膜晶体管具有与栅极线连接的栅极、与数据线连接的源极、及与像素电极连接的漏极。通过栅极响应来自栅极线提供的栅极接通电压接通薄膜晶体管。然后，薄膜晶体管通过漏极将数据电压传输到像素电极以对像素电极充电。
当薄膜晶体管通过由栅极线提供的栅极断开电压断开时，像素电极的电压由于反冲(kickback)电压突然降低像素电极的电压。反冲电压具有取决于薄膜晶体管的栅极和漏极之间寄生电容的量值。反冲电压在通过液晶显示器显示的图像上产生闪烁，并且该闪烁可以通过调整施于共同电极的电压降低。
同时，信号线、像素电极、薄膜晶体管等通常通过包含曝光的光刻法形成。
若用于薄膜晶体管阵列面板的底板上的有效面积太长以至于不能使用图案掩模，则整个曝光通过重复所谓分步工艺的重复分割曝光完成。将一个分割曝光单元或区域称之为景(shot)由于在曝光期间发生转变、旋转、失真等等，因此多个景不能精确地对准。因此，栅极和漏极之间的寄生电容取决于景而不同，而这引起多个景之间的反冲电压不同。反冲电压的不同导致景之间的亮度不同并且恶化闪烁显像。
发明内容
本发明目的在于解决传统技术中存在的问题。
提供了一种薄膜晶体管阵列面板，其包括：基片；第一信号线，在基片上形成；第二信号线，在基片上形成并且与第一信号线交叉；薄膜晶体管，包含与第一信号线连接且具有与第一信号线基本平行的栅极、与第二信号线连接的源极、及与栅极的边缘交叉的漏极；以及像素电极，与漏极连接。
优选地，栅极的边缘与第二信号线基本垂直。
源极可以部分围绕一部分的漏极，而源极可以具有面向漏极的边缘且为钩状或马蹄铁状。
源极和漏极可以具有彼此面对的边缘且为直线。
像素电极可以具有切口部，该切口部与第一信号线形成约45度的角度。像素电极可以具有与切口部平行的削边。
像素可以具有相对于可平分像素电极的横向线对称设置的多个切口部。
薄膜晶体管阵列面板可以进一步包括与第一信号线和第二信号线分开且与像素电极重叠的第三信号线及与第三信号线连接且与切口部重叠的存储电极。
提供一种制造薄膜晶体管阵列面板的方法，包括如下工序：在基片上形成栅极线，栅极线包含具有边缘的栅极；沉积栅极绝缘层；在栅极绝缘层上形成半导体层；形成与栅极的边缘重叠的漏极及包含至少设置在半导体层上的源极的数据线；形成钝化层；以及形成与漏极连接的像素电极，其中漏极和数据线的形成包括可垂直于栅极的边缘扫描的光刻工序。
半导体层的形成和数据线及漏极的形成包括单独的光刻工序。
像素电极可以由ITO或IZO组成。
附图说明
参照附图对本发明的实施例进行详细描述，将使本发明变得显而易见，其中：
图1是根据本发明一实施例的用于液晶显示器的薄膜晶体管阵列面板布局图；
图2是根据本发明一实施例的用于液晶显示器的共同电极面板布局图；
图3是图1所示的包含薄膜晶体管的液晶显示器和图2所示的共同电极面板布局图；
图4是沿着图3所示IV-IV′线的液晶显示器截面图；
图5说明根据本发明一实施例的薄膜晶体管阵列面板制造方法中的曝光工序；
图6、图8、图10及图12是根据本发明一实施例制造图1、图2、图3及图4所示的薄膜晶体管阵列面板方法的中间工序薄膜晶体管阵列面板布局图；
图7、图9、11及图13是分别沿着VII-VII′线、IX-IX′线、XI-XI′线及XIII-XIII′线的图6、图8、图10及图12所示的薄膜晶体管阵列面板截面图；
图14是根据本发明另一实施例的用于液晶显示器的薄膜晶体管阵列面板结构布局图；
图15是沿着XV-XV′线的图14所示的薄膜晶体管阵列面板截面图；
图16是根据本发明另一实施例的用于液晶显示器的薄膜晶体管阵列面板结构布局图；以及
图17是沿着XVII-XVII′线的图16所示的薄膜晶体管阵列面板截面图。
具体实施方式
为了使本区域技术人员能够实施本发明，现参照附图详细说明本发明的优选实施例。但是，本发明可表现为不同形式，它不局限于在此说明的实施例。
在图中为了明确表现各层及区域，扩大其厚度来表示，在全篇说明书中对类似部分附上相同图的符号，当提到层、膜、区域、板等部分在别的部分“之上”时，它是指“直接”位于别的部分之上，也包括其间夹有别的部分之情况，反之说某个部分“直接”位于别的部分之上时，指其间并无别的部分。
下面，参照附图说明根据本发明实施例的薄膜晶体管阵列面板和共同电极面板及其制造方法。
图1是根据本发明一实施例的用于液晶显示器的薄膜晶体管阵列面板布局图，图2是根据本发明一实施例的用于液晶显示器的共同电极面板布局图，图3是图1所示的包含薄膜晶体管的液晶显示器和图2所示的共同电极面板布局图，而图4是沿着图3所示IV-IV′线的液晶显示器截面图。
液晶显示器由包括下侧的薄膜晶体管阵列面板100和与其面对的上侧共同电极面板200及形成于它们之间并对两个面板100、200几乎垂直取向的液晶分子310的液晶层3组成。
在由玻璃等透明导电物质组成的薄膜晶体管阵列面板100形成由ITO或IZO等透明导电物质组成并具有切口部(cutout折叠部)191、192、193的像素电极190。各像素电极190与薄膜晶体管连接并接收图像信号电压。这时，薄膜晶体管分别与传输扫描信号的栅极线121和传输图像信号的数据线171连接，根据扫描信号接通/断开像素电极190。而且，在薄膜晶体管阵列面板100下面附着下部偏光板12。在这里，当反射型液晶显示器时，像素电极190可以不通过透明物质组成，此时也不需要下部偏光板12。
在同样由玻璃等透明绝缘物质组成并与薄膜晶体管阵列面板100面对的共同面板200形成防止在像素边缘产生的光泄漏的黑阵230和由红、绿、蓝滤色器240及ITO或IZO等透明导电物质组成的共同电极270。黑阵230不仅在像素区域周边部分形成，还在与共同电极270的切口部271、272、273重叠的部分形成。这是为了防止由切口部271、272、273产生的光泄漏。
下面，更进一步详细说明根据第一实施例的液晶显示器。
在薄膜晶体管阵列面板100的下部绝缘基片110上形成传输栅极信号的多条栅极线121。栅极线121沿着横向延伸，各栅极线121的一部分形成多个栅极124。栅极124边界线中一部分G与栅极线121延伸的方向平行，并与以后数据线171延伸的方向垂直。这是为了在利用掩模的光刻中实施分割曝光时，即使发生错误整列，也均匀保持以后在漏极175和栅极124之间产生的寄生电容，对此在说明制造工序时具体说明。在栅极线121以凸起状形成栅极124，栅极线121具有向栅极线121传输来自外部装置的栅极信号的接触部，但不属于这种情况时，栅极线121末端与直接形成于基片110上部的栅极驱动电路输出端连接。
在绝缘基片110上与栅极线121同一个层形成存储电极布线。各存储电极布线包括在像素区域的边缘与栅极线121并排延伸的存储电极线131和从该处延伸出来的多组存储电极133a、133b、133c、133d。一组存储电极布线133a、133b、133c、133d以纵向延伸并由纵向部133a、133b和斜线部133c、133d组成，该纵向部133a、133b通过横向延伸的存储电极线131彼此相连，该斜线部133c、133d与以后形成的像素电极190切口部191、193重叠并连接纵向部133a、133b。
栅极线121存储电极布线131、133a、133b、133c、133d由Al、Al合金、Ag、Ag合金、Cr、Ti、Ta、Mo等金属制成。如图4所示，本实施例的栅极线121存储电极布线131、133a、133b、133c、133d由单一层组成，但可以由包括物理、化学特性良好的Cr、Mo、Ti、Ta等金属层和电阻率小的Al或Ag系列金属层的双重层组成。此外，还可以由多种金属或导电体组成栅极线121和存储电极布线131、133a、133b、133c、133d。
优选地，栅极线121和存储电极布线131、133a、133b、133c、133d侧面呈倾斜，其倾斜角为30-80°。
在栅极线121和存储电极布线131、133a、133b、133c、133d上形成由氮化硅等组成的栅极绝缘层140。
在栅极绝缘层140上形成包括多条数据线171的多个漏极175。此时，漏极175和栅极124边界线中与栅极线121延伸的方向平行或对数据线延伸方向垂直的部分G重叠。各数据线171主要以纵向延伸，并向各漏极175伸出多个分支，具有从数据线171扩张的源极173。位于数据线171一侧末端部分的接触部179向数据线171传输来自外部的图像信号。而且，在栅极绝缘层140上形成与栅极线121重叠的桥部金属片172。
数据线171、漏极175也如同栅极线121，由铬和铝等物质组成，也可以由单层或双重层组成。
在数据线171、漏极175下面形成沿着数据线171主要以纵向延伸的多个线型半导体151。由非晶硅类组成的各线型半导体151向各栅极124、源极173及漏极175扩张并具有通道部154。此时，源极173围绕着漏极175具有钩状或马蹄铁状，该种结构将薄膜晶体管通道部型成为钩状或马蹄铁状，具有在狭窄的面积也确保较宽通道宽度的优点。当然，在通道部154上部以直线状形成源极173和漏极175边界线，并使彼此平行面对，形成直线状薄膜晶体管通道部。
在半导体151和数据线171及漏极175之间形成分别减少两者之间接触电阻的多个线型欧姆接触部161和岛状欧姆接触部165。欧姆接触部161由硅化物或重掺杂n型杂质的非晶硅类组成，并具有向分支延伸的欧姆接触部163。岛状欧姆接触部165以栅极线124为中心与欧姆接触部163面对。
在数据线171及漏极175上形成平坦化特性良好并具有感光性的有机物质、通过等离子化学汽相沉积形成的a-Si:C:O、a-Si:O:F等低电容率绝缘物质或由氮化硅类组成的钝化层180。
钝化层180具有分别露出至少一部分漏极175和数据线171末端179的多个接触孔185、182。另外，当栅极线121末端也具有连接外部驱动电路的接触部时，多个接触孔贯通栅极绝缘层140和钝化层180，可以露出栅极线121末端。
在钝化层180上形成包括具有切口部191、192、193的多个像素电极190的多个数据接触辅助部82。像素电极190和数据接触辅助部82由ITO或IZO等透明导电体或铝等光反射特性良好的不透明导电体形成。
形成于像素电极190的切口部191、192、193包括在上下等分像素电极190的位置以横向形成的横向切口部193和在已等分的像素电极190的上下部分分别以斜线方向形成的斜线切口部191、193。切口部192成从像素电极190的右边向左边钻进的形态，其入口较宽对称扩张。因此，像素电极190分别对二等分栅极线121和数据线171而交叉限定的像素区域的线(与数据线并排的线)呈镜面对称。
此时，上下斜线切口部191、193彼此垂直，向四方均匀分散散射场。
而且，在与像素电极190同一层形成穿过栅极线连接彼此相邻的像素存储电极133a和存储电极线131的存储布线连接桥194。存储布线连接桥194通过在钝化层180和栅极绝缘层140上均形成的接触孔183、184与存储电极133a及存储电极线131接触。存储布线连接桥194与桥部金属片172重叠，它们彼此电连接。存储布线连接桥194电连接在下部基片110上的全部存储布线。这种存储布线必要时可以在维修栅极线121或数据线故障时使用。为了这种维修照射激光时，桥部金属片172为了辅助栅极线121和存储布线连接桥194的电连接而形成。
另外，在面对薄膜晶体管阵列面板100的共同电极面板200形成防止在上部绝缘基片210的像素边缘的光泄漏的黑阵220。在黑阵220上形成红、绿、蓝滤色器230。在滤色器230上全面形成平坦化层250，在其上部形成具有切口部271、272、273的基准电极270。基准电极270由ITO或IZO等透明导电体形成。
交替设置共同电极270的一组切口部271、272、273和像素电极190的切口部191、192、193中与栅极线121成45°的部分191、193，并包括与其并排的斜线部和与像素电极190的边重叠的端部。此时，端部分为纵向端部和横向端部。
若整列结合以上结构的薄膜晶体管面板，向其之间注入液晶物质并进行垂直取向，就形成液晶显示器的基本结构。
当整列薄膜晶体管阵列面板100和共同电极面板200时，像素电极190切口部191、192、193和基准电极270切口部271、272、273将像素区域分割为多个区域。该区域沿着位于其内部的液晶分子的平均长轴分为四个种类，各区域形成长形，所以具有长度。
此时，像素电极190的切口部191、192、193和共同电极270的切口部271、272、273具有分割取向液晶分子的区域控制件作用，优选地，其宽度为8-12μm。替代切口部271、272、273、191、192、193在像素电极190及共同电极270上部或下部用无机物质或有机物质形成凸起区域控制件时，优选地，其宽度为5-10μm。
参照图5至图13及图1、图3及图4详细说明根据本发明一实施例制造图1、图3及图4中示出的用于液晶显示器的薄膜晶体管阵列面板的方法。
图5说明根据本发明一实施例的薄膜晶体管阵列面板制造方法中的曝光工序，图6、图8、图10及图12是根据本发明一实施例制造图1、图2、图3及图4所示的薄膜晶体管阵列面板方法的中间工序薄膜晶体管阵列面板布局图，图7、图9、11及图13是分别沿着VII-VII′线、IX-IX′线、XI-XI′线及XIII-XIII′线的图6、图8、图10及图12所示的薄膜晶体管阵列面板截面图。
本发明实施例的制造用于液晶显示器的薄膜晶体管阵列面板的方法中，为了形成栅极线121、数据线171、像素电极190等薄膜图案，进行利用图案掩模的多次光刻工序。在母基片上部涂布感光层后，为了利用图案掩模形成对应于薄膜图案的感光层图案，光刻工序包括选择曝光感光层一部分的曝光工序。此时，当形成薄膜图案的母基片有效区域比掩模大小大时，需要分割有效区域进行阶段重复的分割曝光工序。即，在母基片上部沉积导电层或绝缘层，通过掩模光刻工序用导电层或绝缘层形成特定形态薄膜图案时，需要将有效区域分割为两个以上景曝光感光层。对此参照附图具体说明。
图5是根据本发明实施例的薄膜晶体管阵列面板制造方法中的曝光工序结构图。
如图5所示，在根据本发明实施例的薄膜晶体管阵列面板制造工序中使用的曝光装置包括光源500、具有限定选择性透射来自光源的光的透射区域的狭缝610的曝光掩模600、具有只向对应于薄膜图案的部分透射或切断光的切断部或透射部的图案掩模700、固定形成薄膜图案的母基片1位置并支撑母基片1的极板800等。
此时，用一个母基片1同时形成多个薄膜晶体管阵列面板，也可以形成一个薄膜晶体管阵列面板。
如上所述，在利用这种曝光装置的根据本发明实施例的用于液晶显示器的薄膜晶体管阵列面板制造方法中，当用分割曝光进行曝光工序时，有效区域通过多个景(例如，图5所示的第1景至第9景)全面曝光有效区域10的感光层。在这种曝光工序中，一个单位景固定光源500和曝光掩模600位置之后，首先向Y方向移动图案掩模700和极板800形成对一个景的单位分割工序，然后向X方向移动图案掩模700和极板800并进行9次这种单位曝光工序，通过这种分割曝光进行全面的曝光工序。那么，在各单位景中通过曝光掩模600的狭缝610的光沿着在图案掩模700形成的图案形态被选择性地透射，以到达基片1，曝光形成于基片1的感光层。此时，替代向X方向或Y方向移动的图案掩模700和极板800，可以移动光源500和曝光掩模600。在单位分割曝光工序中将Y方向也称为“扫描方向”。
此时，曝光掩模600的狭缝610限定光源的光透射的透射区域，通过狭缝610的光强度具有±10％误差。此时，来自光源500的光具有放射形，所以具有±10％误差范围强度的光通过的狭缝610形成弧形。
首先，在由透明玻璃组成的绝缘基片110上沉积两层金属层，即通过溅射法依次沉积导电层。优选地，金属层包括与IZO或ITO接触特性良好的金属，例如由钼、钼合金或铬组成的金属层或由铝类金属组成的金属层。
接着，如图6及图7所示，用栅极线图案掩模的光刻工序制作导电层的布线图案，形成包括多个栅极124的栅极线121。光刻工序中在导电层的上部形成感光层，如上所述，用分割曝光工序对其进行曝光并显像，形成感光层图案，用蚀刻掩模蚀刻该导电层，完成栅极线121。此时，栅极124边界线中一部分G制作栅极线121布线图案，使其对扫描方向(Y方向)垂直。
通过使用对铝成侧面倾斜的同时可以进行蚀刻的铝蚀刻剂CH3COOH(8-15％)/HNO3(5-8％)/H3PO4(50-60％)/H2O(剩余量)的湿蚀刻制作铝类金属布线图案，当钼或钼合金时，这种蚀刻剂由同样蚀刻条件成侧面倾斜的同时进行蚀刻。
如图6及图7所示，连续沉积栅极绝缘层140、本征非晶硅层、非本征非晶硅层的三层膜，用半导体图案掩模的光刻工序制作非本征非晶硅和本征非晶硅的布线图案，形成分别包括多个线型杂质半导体164和多个凸起部154的线型本征半导体151。优选地，栅极绝缘层140的材料使用氮化硅，其沉积温度为250-500℃，厚度约为2,000-5,000。
然后，通过溅射法依次沉积导电层。优选地，金属层包括与IZO或ITO接触特性良好的金属，例如由钼、钼合金或铬组成的金属层或由铝类金属组成的金属层。
接着，如图10及图11所示，用数据图案掩模光刻工序制作导电层布线图案，形成分别包括多个源极173的多条数据线171及多个漏极175及多个桥部金属片172。
此时，如上所述，在光刻工序中感光层图案用分割曝光进行曝光及显像，用蚀刻掩模制作其布线图案，形成多条数据线171及多个漏极175及多个桥部金属片172，其中，漏极175经过对栅极124边界线中的扫描方向(Y方向)垂直的部分G。那么，进行单位分割工序或进行通过多个景的分割曝光时，即使在垂直于扫描方向的方向产生错误整列(对准)，但在一个单位景或彼此不同的景区域的栅极124和漏极175的重叠面积几乎不变。因此，在栅极124和漏极之间产生的寄生电容在一个单位景或彼此不同的景区域几乎相同，通过其可以解决在景边界部分的画面亮度差或画面的闪烁现象，以解决针脚或闪烁等弊端，从而提高液晶显示器的显示质量。
接着，在除去数据线171及漏极175上部的感光层图案或原本不动它的状态下，除去不被数据线171、漏极175、存储电容器导电体177覆盖而露出的非本征半导体164部分，从而完成分别包括多个凸起部163的多个线型欧姆接触部161和多个岛状欧姆接触部165，同时露出其下面的本征半导体151部分。
此时，除去感光层图案后，将数据线171及漏极175作为蚀刻掩模除去露出的非本征半导体164。此时，为了防止形成数据线171及漏极175的钼系列导电层的损伤，利用CF4+HCl气体进行半导体164的蚀刻。
接着，为了稳定本征半导体151部分的表面，优选地，接着进行氧等离子处理。
接着，沉积诸如氮化硅等无机绝缘层或具有低电容率的有机绝缘层，以形成钝化层180。在其上部用旋转涂布等方法进行涂布，然后利用钝化层图案的掩模光刻工序蚀刻钝化层180，形成接触孔182、183、184、185。在露出栅极线121末端的实施例中一起制作栅极绝缘层140的布线图案。
最后，如图1、图3及图4所述，沉积ITO或IZO层，实施用掩模的制作布线图案，形成具有切口部191、192、193的多个像素电极190和多个接触辅助部82。这时，为了最小化接触电阻，优选地，IZO或ITO的溅射温度为250℃以下。
如上所述，通过利用5枚图案掩模的制造方法完成薄膜晶体管阵列面板，但通过利用4枚图案掩模的制造方法可以完成用于液晶显示器的薄膜晶体管阵列面板。在利用4枚掩模的制造方法中，为了降低制造成本利用包括中间厚度部分的感光层图案，进行彼此不同层的制作布线图案，使其成为一个感光层图案。对此将参照附图进行详细说明。
首先，参照图14及图15详细说明根据本发明第二实施例的用于液晶显示器的薄膜晶体管阵列面板单位像素结构。
图14是根据本发明另一实施例的用于液晶显示器的薄膜晶体管阵列面板结构布局图，而图15是沿着XV-XV′线的图14所示的薄膜晶体管阵列面板截面图。
如图14及图15所示，根据本实施例的用于液晶显示器的薄膜晶体管阵列面板层上结构基本与图1、图3及图4中示出的用于液晶显示器的薄膜晶体管阵列面板层上结构相同。即，在基片110上形成包括多个栅极124的多个栅极线121，在其上面依次形成包括栅极绝缘层140、多个凸起部154的多个线型半导体151、分别包括多个凸起部163的多个线型欧姆接触部161及多个岛状欧姆接触部165。在欧姆接触部161、165及栅极绝缘层140上形成包括多个源极153的多条数据线171、多个漏极175、多个桥部金属片172，在其上形成钝化层180。在钝化层180及/或栅极绝缘层140形成多个接触孔182、185、187、181，在钝化层180上形成多个像素电极190和多个接触辅助部81、82。
然而，与图1至图3中示出的薄膜晶体管阵列面板不同，在根据本实施例的薄膜晶体管阵列面板中，半导体151除了薄膜晶体管所在的突起部154之外，基本上具有与数据线171、漏极175及其下部的欧姆接触部161、165相同的平面形态。具体地说，线型半导体151不仅具有数据线171及漏极175和在其下部的欧姆接触部161、165，还具有在源极173和漏极175之间不被它们覆盖而露出的部分。
而且，栅极线121在末端具有与驱动电路连接的接触部。接触部的栅极线121的末端部分129通过形成于栅极绝缘层140及钝化层180的接触孔181露出，通过接触孔181连接形成于钝化层180上部的接触辅助部81。
这种本实施例用于液晶显示器的薄膜晶体管阵列面板通过利用一个感光层图案的光刻工序形成数据线171及漏极175和半导体层151，这种感光层图案中对应于薄膜晶体管通道部的部分厚度小于对应于另外数据线及漏极的部分厚度。这时，感光层图案是制作半导体151布线图案的蚀刻掩模，且其厚度厚的部分制作数据线及漏极布线图案时作为蚀刻掩模使用。这种制造方法是用彼此不同的两个薄膜形成一个感光层图案，从而可将制造成本降到最低。
另外，根据本发明实施例的薄膜晶体管阵列面板可以具有滤色器，对此参照附图具体说明。
图16是根据本发明另一实施例的用于液晶显示器的薄膜晶体管阵列面板结构布局图，而图17是沿着XVII-XVII′线的图16所示的薄膜晶体管阵列面板截面图。
如图16及图17所示，根据本发明第三实施例的液晶显示器薄膜晶体管阵列面板层上结构基本上与图1、图3及图4中示出的用于液晶显示器的薄膜晶体管阵列面板层上结构相同。
然而，在钝化层180下部的像素依次形成红、绿、蓝滤色器230R、230G、230B。红、绿、蓝滤色器230R、230G、230B分别在数据线171上部具有边界，并其沿着像素列纵向形成，在数据线171上彼此相邻的滤色器部分重叠，因此在数据线171上可以形成坎。这时，重叠的红、绿、蓝滤色器230R、230G、230B具有切断在彼此相邻的像素区域之间产生光泄漏的黑阵功能。因此，在根据本发明实施例的用于液晶显示器的共同电极面板只形成共同电极270，省略形成其黑阵。
如上所述，本发明实施例中在光刻工序中进行曝光时，使漏极经过栅极边界线中对扫描方向垂直的部分，从而，在制造工序中即使产生错误整列，在一个单位景或彼此不同的景区域可以一定程度保持栅极和漏极重叠的面积。通过它几乎全面相同形成在栅极和漏极之间产生的寄生电容，以解决在景之间边界部分产生的画面亮度差或画面闪烁的问题，因此可以解决针脚不良或闪烁等弊端，通过其提高液晶显示器的显示质量。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (15)
1.一种薄膜晶体管阵列面板，包括：
基片；
第一信号线，在所述基片上形成；
第二信号线，在所述基片上形成并且与所述第一信号线交叉；
薄膜晶体管，包含与所述第一信号线连接且具有与所述第一信号线基本平行的栅极、与所述第二信号线连接的源极、及与所述栅极的边缘交叉的漏极；以及
像素电极，与所述漏极连接。
2.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述栅极的边缘与所述第二信号线基本垂直。
3.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述源极部分围绕一部分的所述漏极。
4.根据权利要求3所述的薄膜晶体管阵列面板，其特征在于，所述源极具有面向所述漏极的边缘且为钩状或马蹄铁状。
5.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述源极和所述漏极具有彼此面对的边缘且为直线。
6.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述像素电极具有切口部。
7.根据权利要求6所述的薄膜晶体管阵列面板，其特征在于，所述切口部与所述第一信号线形成约45度的角度。
8.根据权利要求7所述的薄膜晶体管阵列面板，其特征在于，所述像素电极具有与所述切口部平行的削边。
9.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述像素具有相对于可平分所述像素电极的横向线对称设置的多个切口部。
10.根据权利要求9所述的薄膜晶体管阵列面板，其特征在于，进一步包括与所述第一信号线和所述第二信号线分开且与所述像素电极重叠的第三信号线。
11.根据权利要求10所述的薄膜晶体管阵列面板，其特征在于，进一步包括与所述第三信号线连接且与所述切口部重叠的存储电极。
12.一种制造薄膜晶体管阵列面板的方法，包括如下工序：
在基片上形成栅极线，所述栅极线包含具有边缘的栅极；
沉积栅极绝缘层；
在所述栅极绝缘层上形成半导体层；
形成与所述栅极的边缘重叠的漏极及包含至少设置在所述半导体层上的源极的数据线；
形成钝化层；以及
形成与所述漏极连接的像素电极，
其中所述漏极和所述数据线的形成包括可垂直于所述栅极的边缘扫描的光刻工序。
13.根据权利要求12所述的方法，其特征在于，所述光刻工序包括分割曝光。
14.根据权利要求13所述的方法，其特征在于，所述半导体层的形成和所述数据线及所述漏极的形成包括单独的光刻工序。
15.根据权利要求13所述的方法，其特征在于，所述像素电极由ITO或IZO组成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030071092 | 2003-10-13 | ||
| KR10-2003-0071092 | 2003-10-13 | ||
| KR1020030071092A KR100997968B1 (ko) | 2003-10-13 | 2003-10-13 | 박막 트랜지스터 표시판의 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101807703A Division CN101447491B (zh) | 2003-10-13 | 2004-10-12 | 薄膜晶体管阵列面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1610111A true CN1610111A (zh) | 2005-04-27 |
| CN100514640C CN100514640C (zh) | 2009-07-15 |
Family
ID=34567638
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100839272A Active CN100514640C (zh) | 2003-10-13 | 2004-10-12 | 薄膜晶体管阵列面板及其制造方法 |
| CN2008101807703A Active CN101447491B (zh) | 2003-10-13 | 2004-10-12 | 薄膜晶体管阵列面板 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101807703A Active CN101447491B (zh) | 2003-10-13 | 2004-10-12 | 薄膜晶体管阵列面板 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7151279B2 (zh) |
| JP (2) | JP2005123620A (zh) |
| KR (1) | KR100997968B1 (zh) |
| CN (2) | CN100514640C (zh) |
| TW (1) | TWI333693B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881655A (zh) * | 2012-08-09 | 2013-01-16 | 友达光电股份有限公司 | 画素结构及画素结构的制作方法 |
| CN108305881A (zh) * | 2018-03-23 | 2018-07-20 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101061844B1 (ko) * | 2004-06-29 | 2011-09-02 | 삼성전자주식회사 | 박막 표시판의 제조 방법 |
| KR101160825B1 (ko) * | 2004-08-18 | 2012-06-29 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101090253B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| KR20060097381A (ko) * | 2005-03-09 | 2006-09-14 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR101217157B1 (ko) * | 2005-10-20 | 2012-12-31 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| JP5231719B2 (ja) * | 2006-03-30 | 2013-07-10 | 富士通株式会社 | 電界効果トランジスタの製造方法 |
| KR20090061112A (ko) * | 2007-12-11 | 2009-06-16 | 삼성전자주식회사 | 박막 트랜지스터 및 이를 구비하는 액정 표시 장치 |
| CN103985718B (zh) * | 2008-09-19 | 2019-03-22 | 株式会社半导体能源研究所 | 显示装置 |
| RU2475791C1 (ru) * | 2009-02-13 | 2013-02-20 | Шарп Кабусики Кайся | Подложка матрицы, жидкокристаллическое устройство отображения, электронное устройство |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60192369A (ja) | 1984-03-13 | 1985-09-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPH02285326A (ja) | 1989-04-27 | 1990-11-22 | Toshiba Corp | アクティブマトリックス型液晶表示素子 |
| JPH03233431A (ja) | 1990-02-09 | 1991-10-17 | Hitachi Ltd | 液晶ディスプレイパネル |
| JP2639282B2 (ja) | 1992-06-23 | 1997-08-06 | 松下電器産業株式会社 | 液晶表示パネル |
| JPH06202158A (ja) | 1993-01-05 | 1994-07-22 | Nec Corp | アクティブマトリクス液晶表示装置とその製造方法 |
| JP3316704B2 (ja) | 1993-06-10 | 2002-08-19 | 株式会社ニコン | 投影露光装置、走査露光方法、及び素子製造方法 |
| US5777703A (en) * | 1994-09-30 | 1998-07-07 | Sanyo Electric Co., Ltd. | Active matrix type liquid crystal display apparatus with a projection part in the drain line |
| JP3592419B2 (ja) * | 1995-12-21 | 2004-11-24 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示パネル |
| KR100495794B1 (ko) | 1997-10-17 | 2005-09-28 | 삼성전자주식회사 | 액정표시장치용박막트랜지스터 |
| JP2985838B2 (ja) | 1997-07-18 | 1999-12-06 | 日本電気株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| JP4796221B2 (ja) * | 1998-11-26 | 2011-10-19 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| KR100670057B1 (ko) | 1999-12-23 | 2007-01-17 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| JP4508354B2 (ja) | 2000-04-28 | 2010-07-21 | キヤノン株式会社 | 走査露光装置および走査露光方法 |
| JP4401551B2 (ja) | 2000-09-21 | 2010-01-20 | エーユー オプトロニクス コーポレイション | 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置 |
| JP4211250B2 (ja) * | 2000-10-12 | 2009-01-21 | セイコーエプソン株式会社 | トランジスタ及びそれを備える表示装置 |
| KR100643559B1 (ko) | 2000-12-04 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100469342B1 (ko) | 2001-07-11 | 2005-02-02 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| JP4346841B2 (ja) | 2001-08-01 | 2009-10-21 | シャープ株式会社 | 薄膜トランジスタ、液晶表示装置及び薄膜トランジスタの製造方法 |
| JP3831868B2 (ja) * | 2001-08-13 | 2006-10-11 | 大林精工株式会社 | アクティブマトリックス表示装置とその製造方法 |
| KR100740938B1 (ko) * | 2001-08-30 | 2007-07-19 | 삼성전자주식회사 | 레이저 조사 표지를 가지는 박막 트랜지스터 기판 |
| KR100840313B1 (ko) * | 2001-10-12 | 2008-06-20 | 삼성전자주식회사 | 광시야각 액정 표시 장치 및 그 기판 |
| KR100391157B1 (ko) | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100464208B1 (ko) | 2001-12-20 | 2005-01-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 그 구동방법 |
| JP4384914B2 (ja) * | 2002-01-15 | 2009-12-16 | サムスン エレクトロニクス カンパニー リミテッド | 液晶表示装置及びこれに用いられる薄膜トランジスタ基板とその製造方法 |
| KR100859524B1 (ko) * | 2002-07-11 | 2008-09-22 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| US6920060B2 (en) * | 2002-08-14 | 2005-07-19 | Intel Corporation | Memory device, circuits and methods for operating a memory device |
| TWI234043B (en) * | 2003-11-26 | 2005-06-11 | Hannstar Display Corp | Method of manufacturing liquid crystal display |
-
2003
- 2003-10-13 KR KR1020030071092A patent/KR100997968B1/ko active IP Right Grant
-
2004
- 2004-09-29 US US10/954,524 patent/US7151279B2/en active Active
- 2004-09-29 TW TW093129429A patent/TWI333693B/zh active
- 2004-10-12 CN CNB2004100839272A patent/CN100514640C/zh active Active
- 2004-10-12 CN CN2008101807703A patent/CN101447491B/zh active Active
- 2004-10-13 JP JP2004298534A patent/JP2005123620A/ja active Pending
-
2006
- 2006-12-18 US US11/612,141 patent/US7408200B2/en active Active
-
2008
- 2008-05-13 US US12/119,707 patent/US7550329B2/en active Active
-
2009
- 2009-04-09 JP JP2009095173A patent/JP2009218604A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881655A (zh) * | 2012-08-09 | 2013-01-16 | 友达光电股份有限公司 | 画素结构及画素结构的制作方法 |
| CN102881655B (zh) * | 2012-08-09 | 2014-09-03 | 友达光电股份有限公司 | 画素结构及画素结构的制作方法 |
| CN108305881A (zh) * | 2018-03-23 | 2018-07-20 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
| US11145682B2 (en) | 2018-03-23 | 2021-10-12 | Ordos Yuansheng Optoelectronics Co., Ltd. | Array substrate and method for fabricating the same, display panel, display device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200522364A (en) | 2005-07-01 |
| KR100997968B1 (ko) | 2010-12-02 |
| US7151279B2 (en) | 2006-12-19 |
| US20050104069A1 (en) | 2005-05-19 |
| CN101447491A (zh) | 2009-06-03 |
| JP2009218604A (ja) | 2009-09-24 |
| US20080210943A1 (en) | 2008-09-04 |
| US20070091220A1 (en) | 2007-04-26 |
| KR20050035428A (ko) | 2005-04-18 |
| US7550329B2 (en) | 2009-06-23 |
| TWI333693B (en) | 2010-11-21 |
| CN100514640C (zh) | 2009-07-15 |
| CN101447491B (zh) | 2011-04-27 |
| JP2005123620A (ja) | 2005-05-12 |
| US7408200B2 (en) | 2008-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1163964C (zh) | 用于液晶显示器的薄膜晶体管阵列面板 | |
| CN1324387C (zh) | Lcd的阵列基板及其制造方法 | |
| US7501655B2 (en) | Thin film transistor array panel | |
| KR101525805B1 (ko) | 표시 장치 및 그 제조 방법 | |
| CN1570744A (zh) | 液晶显示器及其薄膜晶体管板 | |
| CN1808252A (zh) | 薄膜晶体管阵列面板和包括该面板的液晶显示器 | |
| CN1625714A (zh) | 垂直排列模式的液晶显示装置 | |
| CN1773341A (zh) | 制造柔性显示装置的方法 | |
| CN1577025A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1530721A (zh) | 用于显示器的面板及其制造方法以及包括该面板的液晶显示器 | |
| CN1808719A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1615452A (zh) | 显示器布线及其制造方法与包含该布线的薄膜晶体管阵列面板及其制造方法 | |
| CN1501153A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1517771A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1489217A (zh) | 薄膜晶体管阵列面板 | |
| CN1825571A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1790140A (zh) | 薄膜晶体管阵列面板及其修理方法 | |
| KR101799048B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN1758126A (zh) | 液晶显示器及其薄膜晶体管阵列面板 | |
| CN1610111A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1501437A (zh) | 用于多晶化的掩模和用其制造薄膜晶体管的方法 | |
| CN100446252C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN101692439B (zh) | 薄膜晶体管数组基板的制作方法 | |
| CN1734334A (zh) | 液晶显示器件及其制造方法 | |
| CN1740887A (zh) | 阵列基板及其制造方法和具有该阵列基板的显示器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD. Effective date: 20130105 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130105 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Electronics Co., Ltd. |