CN103985718B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN103985718B
CN103985718B CN201410239406.5A CN201410239406A CN103985718B CN 103985718 B CN103985718 B CN 103985718B CN 201410239406 A CN201410239406 A CN 201410239406A CN 103985718 B CN103985718 B CN 103985718B
Authority
CN
China
Prior art keywords
layer
conductive layer
substrate
tft
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410239406.5A
Other languages
English (en)
Other versions
CN103985718A (zh
Inventor
山崎舜平
秋元健吾
小森茂树
鱼地秀贵
和田理人
千叶阳子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103985718A publication Critical patent/CN103985718A/zh
Application granted granted Critical
Publication of CN103985718B publication Critical patent/CN103985718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13392—Gaskets; Spacers; Sealing of cells spacers dispersed on the cell substrate, e.g. spherical particles, microfibres
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Vehicle Body Suspensions (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

一种显示装置，包括其中像素电极层按矩阵排列并且对应于该像素电极层而设置具有不同含氧量的至少两种氧化物半导体层的组合的反交错型薄膜晶体管的像素部。在该显示装置中在像素部周边，焊盘部设置成通过由与像素电极层相同的材料形成的导电层电连接到形成在对置衬底上的共同电极层。通过提供适合于在显示面板中设置的焊盘部的结构，可以实现本发明防止在各种显示装置中由于薄膜的分离所造成的缺陷的一个目的。

Description

显示装置
技术领域
本发明涉及一种使用氧化物半导体的显示装置及其制造方法。
背景技术
在液晶显示装置中典型看到的形成在例如玻璃衬底的平板上的薄膜晶体管使用非晶硅或多晶硅制造。使用非晶硅的薄膜晶体管具有低场效应迁移率，但是可以在大玻璃衬底上形成。另一方面，使用结晶硅的薄膜晶体管具有高场效应迁移率，但是由于需要进行例如激光退火的晶化工序，因此其并不总是能在大玻璃衬底上形成。
根据前述，使用氧化物半导体制造薄膜晶体管并将其应用于电子装置或光学装置的技术受到注目。专利文献1及专利文献2中公开这些技术的例子，其中采用用于氧化物半导体膜的氧化锌或基于 In-Ga-Zn-O的氧化物半导体来制造薄膜晶体管，并将其用于图像显示装置的开关元件等。
[引用文献]
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
在沟道形成区中使用氧化物半导体的薄膜晶体管的场效应迁移率比使用非晶硅的薄膜晶体管更高。氧化物半导体膜可以利用溅射法等在300℃或以下的温度下形成，其制造工序比使用多晶硅的薄膜晶体管简单。
此类氧化物半导体预计用于在玻璃衬底、塑料衬底等上形成薄膜晶体管，并应用于液晶显示装置、电致发光显示装置、电子纸等。
氧化物半导体薄膜晶体管具有优良工作特性且可以在低温下制造。然而，为了有效利用这些特征，需要对元件的结构和制造条件进行最优化，还需要顾虑到输入和输出信号所需的布线结构和布线的连接结构。虽然氧化物半导体膜可以在低温下形成，但是如果用于布线或电极的金属等的薄膜或者例如层间绝缘膜的绝缘膜分离，则产品可能有缺陷。另外，如果设置在显示面板的元件衬底侧的共同连接部中的电极的连接电阻高，则存在显示屏幕上出现斑点且因而亮度降低的问题。
发明内容
本发明实施方式的一个目的在于提供一种适用于设置在显示面板中的共同连接部的结构。
本发明实施方式的另一目的在于：在使用氧化物半导体、绝缘膜及导电膜的叠层制造的各种显示装置中，防止由于薄膜的分离所引起的缺陷。
根据本发明实施方式，显示装置包括像素部，其中扫描线与信号线交叉且像素电极层按矩阵排列，对应于该像素电极层设置具有不同含氧量的至少两种氧化物半导体层的组合的反交错型薄膜晶体管。在该显示装置中的像素部的周边，设置焊盘部，其通过由与扫描线和信号线相同的材料制成的导电层电连接到面对像素电极层的共同电极层。
根据本发明的示例方式，显示装置包括具有连接到像素电极的薄膜晶体管的像素部和与面对像素电极的共同电极电连接的焊盘部，并且显示装置包括以下结构。
在像素部中，扫描线和信号线彼此交叉，并且像素电极层按矩阵排列。对应于像素电极层设置薄膜晶体管，其包括：与扫描线连接的栅电极层，覆盖栅电极层的栅极绝缘层，成为沟道形成区的第一氧化物半导体层，第一氧化物半导体层上的成为源区和漏区的第二氧化物半导体层，以及第一氧化物半导体层和第二氧化物半导体层上的源电极层和漏电极层。
焊盘部设置在像素部的周边，并且包括使用与栅极绝缘层相同的层形成的绝缘层、绝缘层上使用与源电极层和漏电极层相同的层形成的导电层以及在导电层上的层间绝缘层。焊盘部通过层间绝缘层中的开口电连接到面对像素电极层的共同电极层。
根据本发明的示例方式，设置在像素部的周边的焊盘部可具有另一结构：使用与栅电极层相同的层形成的第一导电层、使用与栅极绝缘层相同的层形成的绝缘层以及使用与源电极层和漏电极层相同的层形成的第二导电层按此顺序层叠。焊盘部可以通过设置在第二导电层上的层间绝缘层中的开口电连接到面对像素电极层的共同电极层。
在上述结构中，焊盘部可以具有其中在使用与栅极绝缘层相同的层形成的绝缘层和该导电层(或第二导电层)之间设置使用与第二氧化物半导体层相同的层形成的氧化物半导体层的结构。
用作半导体层的沟道形成区的氧化物半导体层(第一氧化物半导体层)具有比用作源区和漏区的氧化物半导体层(第二氧化物半导体层)高的氧浓度。可以认为，第一氧化物半导体层为氧过剩氧化物半导体层，而第二氧化物半导体层为氧缺欠氧化物半导体层。
第二氧化物半导体层为n型导电型，并且具有比第一氧化物半导体层高的电导率。所以，使用第二氧化物半导体层的源区和漏区具有比使用第一氧化物半导体层的半导体层低的电阻。
在一些情况下，第一氧化物半导体层具有非晶结构，并且第二氧化物半导体层在非晶结构中包含晶粒(纳米晶体)。注意，第二氧化物半导体层中的晶粒(纳米晶体)具有1nm至10nm并且典型地为大约 2nm至4nm的直径。
注意，为了方便起见，在说明书中使用例如“第一”和“第二”的序数词。因此，它们并不表示工序顺序、层的层叠顺序和指定本发明的特定名称。
作为成为沟道形成区的第一氧化物半导体层与/或成为源区和漏区的第二氧化物半导体层，可以使用包含In、Ga及Zn的氧化物半导体膜。可以用钨、钼、钛、镍或铝来取代In、Ga及Zn中的任意一种。
在本说明书中，还将使用包含In、Ga及Zn的氧化物半导体膜形成的半导体层称为“IGZO半导体层”。IGZO半导体层是非单晶半导体层并且至少包含非晶成分。
将表面上形成有像素电极层及与像素电极层电连接的薄膜晶体管的衬底用称为密封材料的粘结材料固定到对置衬底。
在液晶显示装置中，用密封材料在两个衬底之间密封液晶材料。
密封材料混和有多个导电粒子(例如镀金的塑料粒子)，因此设置在对置衬底上的对置电极(也称为第一共同电极)与在另一衬底上的共同电极或共同电位线电连接。
可以通过与薄膜晶体管相同的制造工序在同一衬底上形成共同电位线。
另外，可将共同电位线与密封材料中的导电粒子重叠的部分称为共同连接部。也可以将共同电位线与导电粒子重叠的部分称为共同电极。
可以将在与薄膜晶体管相同的衬底上形成的共同电位线称为当液晶由交流驱动时供给用作基准的电压的线。
除了与对置电极连接的共同电位线之外，与存储电容器的一个电极连接的电容器布线也可被视为共同电位线的变型，并且以类似方式形成在与薄膜晶体管相同的衬底上。
使用电泳显示元件的也被称为电子纸的显示装置具有以下结构：其中在一对衬底之间容纳白色粒子、具有与白色粒子相反极性的黑色粒子以及使它们分散的分散介质(气体或液体)。设置在一对衬底中的一个衬底上的电极是共同电极。像素电极设置在另一个衬底上以面对共同电极，并且还在该衬底上设置多个与像素电极电连接的薄膜晶体管。例如，在使用电泳显示元件的显示装置的操作中，为了将白色显示变成黑色显示，对像素电极施加相对于施加到共同电极的共同电位为正的电压；为了将黑色显示变成白色显示，对像素电极施加相对于施加到共同电极的共同电位为负的电压；并且，为了不改变显示，将像素电极设定为与共同电位相同的电位。
可将在与薄膜晶体管相同的衬底上形成的共同电位线称为当操作电泳显示元件时供给用作基准电压的线。
注意，使用电泳显示元件的显示装置包括由一对衬底及在该对衬底之间设置的分隔壁形成的具有一致尺寸的多个独立空间。独立空间用作显示部分图像的像素单元。独立空间包含多个白色粒子、具有与白色粒子相反极性的黑色粒子以及使它们分散的分散介质(气体或液体)。
同样，在使用电泳显示元件的显示装置中，带有不同极性的多个有色粒子以及使它们分散的分散介质用密封材料密封在两个衬底之间。另外，在使用电泳显示元件的显示装置中，设置在一个衬底上的共同电极与形成在另一个衬底上的共同电位线通过共同连接部中的导电粒子电连接。
根据制造过程的温度，可以将塑料膜用作在液晶显示装置或使用电泳显示元件的显示装置中使用的一对衬底的材料。
可以用溅射(溅射法)形成栅极绝缘层、成为沟道形成区的第一氧化物半导体层、成为源区和漏区的第二氧化物半导体层以及源电极层和漏电极层。
溅射法示例包括其中将高频电源用于溅射电源的RF溅射法、DC 溅射法以及其中以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于形成绝缘膜的情形，而DC溅射法主要用于形成金属膜的情形。
另外，也有其中可以设置不同材料的多个靶的多源溅射装置。采用多源溅射装置，不同材料的膜可以被沉积以层叠在同一反应室中，或者可以在同一反应室中同时通过放电来沉积多种材料。
另外，存在在反应室内部设置有磁铁系统并用于磁控管溅射法的溅射设备以及用于ECR溅射法的溅射设备，在用于ECR溅射法的溅射装置中，在不使用辉光放电的情况下使用通过使用微波产生的等离子体。
另外，作为使用溅射法的沉积方法，还有反应溅射法和偏压溅射法，在反应溅射法中使靶物质和溅射气体成分在沉积期间彼此起化学反应以形成其化合物薄膜，在偏压溅射法中在沉积期间对衬底还施加电压。
用任意这些各种溅射方法形成栅极绝缘层、半导体层、源区和漏区以及源电极层和漏电极层。
在使用IGZO半导体层作为第一氧化物半导体层(氧过剩氧化物半导体层)和第二氧化物半导体层(氧缺乏氧化物半导体层)的情况下，在不同的沉积条件下形成第一氧化物半导体层和第二氧化物半导体层。成为源区和漏区的第二氧化物半导体层在以下条件下沉积：在沉积后立即包含具有1nm至10nm直径的晶粒。例如，如果使用In2O3∶ Ga2O3∶ZnO＝1∶1∶1的靶通过DC溅射法沉积第二氧化物半导体层同时以2∶1的流量比例引入氩气体与氧或者只引入氩气体，则在一些情况下在沉积后获得含有直径为1nm至10nm的晶粒的膜。注意，故意将In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶设计成具有此类比例，以便获得非晶氧化物半导体膜。所以，可以改变靶的组成比，使得进一步改善源区和漏区的结晶性。为使工序简化和降低成本，优选的是，通过使用相同的靶并仅改变引入的气体来分别形成成为沟道形成区的第一氧化物半导体层以及成为源区和漏区的第二氧化物半导体层。
为源电极层和漏电极层优选形成钛膜。
在溅射法中，通过Ar离子对靶施加高能量；所以认为，在沉积的氧化物半导体层(典型地为IGZO半导体层)中存在强应变能。为了释放应变能，优选在200℃至600℃并且典型地在300℃至500℃执行热处理。该热处理包括原子能级的重新排列。由于可通过该热处理释放阻碍载流子迁移的应变能，所以沉积和热处理(包括光退火)是重要的。
注意，在本说明书中的半导体装置表示可通过利用半导体特性工作的所有装置，并且电光装置、半导体电路以及电子设备都包含在半导体装置中。
根据本发明的实施方式，可以提供适用于设置在显示面板上的焊盘部的结构。
根据本发明的实施方式，在设置在像素部的周边的焊盘部中，层叠氧化物半导体层和导电层，由此可以防止由于薄膜的分离造成的缺陷。另外，通过采用氧化物半导体层和导电层的层叠结构，焊盘部厚度增加而其电阻降低，从而导致结构强度的增加。
根据本发明的实施方式，可以制造具有少量光电流、低寄生电容、高导通截止比和良好动态特性的薄膜晶体管。
由此，根据本发明的实施方式，可以提供高电特性且高可靠性的显示装置。
附图说明
在附图中：
图1A和1B是说明半导体装置的图；
图2A和2B是说明半导体装置的图；
图3A和3B是说明半导体装置的图；
图4A至4C是说明制造半导体装置的方法的图；
图5A至5C是说明制造半导体装置的方法的图；
图6是说明制造半导体装置的方法的图；
图7是说明制造半导体装置的方法的图；
图8是说明制造半导体装置的方法的图；
图9是说明半导体装置的图；
图10A至10D是说明半导体装置的图；
图11是说明半导体装置的图；
图12是说明半导体装置的图；
图13A和13B是半导体装置的框图；
图14是说明信号线驱动电路的配置的图；
图15是说明信号线驱动电路的工作的时序图；
图16是说明信号线驱动电路的工作的时序图；
图17是说明移位寄存器的配置的图；
图18是说明图17所示的触发器的连接结构的图；
图19是半导体装置的像素的等效电路的图；
图20A至20C是各自说明半导体装置的图；
图21A至21C是说明半导体装置的图；
图22是说明半导体装置的图；
图23A和23B是说明半导体装置的图；
图24A和24B是说明电子纸的应用的图；
图25是示出电子书阅读器的示例的外观图；
图26A和26B是分别示出电视装置及数码相框的外观图；
图27A和27B是示出娱乐机的例子的外观图；
图28是示出蜂窝电话的外观图；
图29A和29B是说明半导体装置的图；
图30A和30B是说明半导体装置的图；以及
图31A和31B是说明半导体装置的图。
具体实施方式
将参照附图对本发明的实施方式进行详细说明。注意，本发明不局限于以下的说明，对本领域技术人员而言显而易见，方式及细节在不脱离本发明的宗旨及范围的情况下可以各种方式进行修改。因此，本发明不应该被解释为限定在以下给出的对实施方式的描述中。在以下说明的本发明的结构中，用相似附图标记表示具有类似功能的相似部分，并且省略对其的说明。
实施方式1
本实施方式示出液晶显示装置的例子，其中在第一衬底和第二衬底之间封入有液晶层，并且共同连接部(焊盘部)形成在第一衬底上以便与设置在第二衬底上的对置电极电连接。注意，在第一衬底上形成作为开关元件的薄膜晶体管，并且共同连接部在与像素部的开关元件相同的工序中制造，从而导致简化的工序。
共同连接部设置在与用于粘接第一衬底和第二衬底的密封材料重叠的位置，并通过密封材料中的导电粒子与对置电极电连接。备选地，在不与密封材料重叠的位置(除了像素部以外)设置共同连接部，将含有导电粒子的膏剂与密封材料分开设置以与共同连接部重叠，由此共同连接部可以通过膏剂中的导电粒子与对置电极电连接。
图1A是其中在同一衬底上形成薄膜晶体管和共同连接部的半导体装置的截面图。注意，图1A所示的薄膜晶体管为反交错型薄膜晶体管，并且包括在半导体层103上的源电极层和漏电极层105a、105b，其中源区和漏区104a、104b夹在其间。在本实施方式中，具有沟道形成区的半导体层103是包含In、Ga、Zn以及O的非单晶半导体层(第一氧化物半导体层)，并且至少包含非晶成分。源区和漏区104a、104b 是包含In、Ga、Zn以及O的氧化物半导体层(第二氧化物半导体层)，其在与半导体层103不同的条件下形成，并且与半导体层103相比具有低氧浓度与低电阻。源区和漏区104a、104b具有n型导电型与0.01eV 至0.1eV的活化能(ΔE)，并且可被称为n+区。注意，源区和漏区104a、 104b是包含In、Ga、Zn以及O的非单晶半导体层，并且至少包含非晶成分。所以，用于半导体层103的氧化物半导体层为氧过剩氧化物半导体层，而用作源区和漏区的氧化物半导体层为氧缺欠半导体层。
当将氧缺欠氧化物半导体层作为源区和漏区104a、104b设置时，在为金属层的源电极层及漏电极层105a、105b与半导体层103(氧过剩氧化物半导体层)之间的结是有利的，且与肖特基结相比具有更高热稳定性。另外，积极地设置源区和漏区以便将载流子供给沟道(源极侧上)、稳定地吸收来自沟道(漏极侧上)的载流子或者防止在与源电极层(或漏电极层)的界面产生电阻是重要的。电阻的降低即使在高漏极电压下也允许保持良好的迁移率。
图1B示出共同连接部的俯视图的例子，图1B中的虚线G1-G2相当于图1A的共同连接部的截面。注意，在图1B中与图1A类似的部分用相同附图标记表示。
共同电位线185设置在栅极绝缘层102上，并由与源电极层和漏电极层105a、105b相同的材料及在相同的工序中制造。
共同电位线185用保护绝缘层107覆盖，并且保护绝缘层107在与共同电位线185重叠的位置具有多个开口。这些开口在与连接源电极层或漏电极层105b和像素电极层110的接触孔相同的工序中制造。
注意，像素部中的接触孔和共同连接部中的开口由于其尺寸显著不同而进行区别性描述。在图1A中，像素部和共同连接部不是在相同尺度进行图示。例如，共同连接部中虚线G1-G2的长度为500μm左右，而薄膜晶体管的宽度小于50μm；因此，共同连接部的面积是薄膜晶体管的10倍大或更大。但是，为了简化，在图1A中改变了像素部和共同连接部的尺度。
共同电极层190设置在保护绝缘层107上，并由与像素部的像素电极层110相同的材料和在相同的工序中制造。
如此，在与像素部的开关元件相同的制造工序中制造共同连接部。
然后，用密封材料将设置有像素部和共同连接部的第一衬底100 固定到设置有对置电极的第二衬底。
在其中密封材料包含导电粒子的情况下，将该对衬底对准，使得密封材料和共同连接部重叠。例如，在小型液晶面板的情况下，两个共同连接部在像素部的对角等处与密封材料重叠。在大型液晶面板的情况下，四个或更多共同连接部与密封材料重叠。
注意，共同电极层190是与包含在密封材料中的导电粒子接触的电极，并与第二衬底的对置电极电连接。
在使用液晶注入法的情况下，用密封材料固定该对衬底，然后将液晶注入在该对衬底之间。在使用液晶滴落法的情况下，在第二衬底或第一衬底上涂抹密封材料并且将液晶滴落在其上；然后，在减压下将该对衬底相互粘接。
本实施方式示出与对置电极电连接的共同连接部的例子。但是，本发明不特别局限于此例子，并且可以应用于与其他布线连接的连接部或与外部连接端子等连接的连接部。
例如，在制造发光显示装置的情况下，与液晶显示装置不同，没有与对置电极连接的连接部。发光显示装置而是具有将发光元件的阴极(负电极)连接到共同布线的部分，并且该部分可具有与图1A所示相同的连接结构。发光元件的阴极可以具有用于每个像素的连接部。备选地，在像素部和驱动电路部之间设置连接部。
实施方式2
在本实施方式中，将在图2A和2B中示出制造共同连接部(焊盘部)的例子，其中将由与栅极布线相同的材料以及在相同的工序中形成的布线用作共同电位线。
图2B示出共同连接部俯视图的例子，并且图2B中的虚线E1-E2 相当于图2A的共同连接部的截面。
注意，如图2A所示，像素部中的薄膜晶体管具有与实施方式1相同的结构；所以，与图1A中类似的部分用相同附图标记表示，并且在这里省略详细说明。
共同电位线181设置在衬底100上，并由与栅电极层101相同的材料以及在相同的工序中制造。
另外，共同电位线181由栅极绝缘层102和保护绝缘层107覆盖。栅极绝缘层102和保护绝缘层107在与共同电位线181重叠的位置具有多个开口。这些开口与实施方式1不同，具有相当于两层绝缘层厚度的大深度。注意，这些开口通过在与连接源电极层105a或漏电极层 105b和像素电极层110的接触孔相同的工序中进行蚀刻并且接着进一步对栅极绝缘层102进行选择性蚀刻来制造。
共同电极层190设置在保护绝缘层107上，并由与像素部中的像素电极层110相同的材料以及在相同的工序中制造。
如此，由与像素部的开关元件相同的制造工序制造共同连接部。
然后，使用密封材料将设置有像素部和共同连接部的第一衬底100 固定至设置有对置电极的第二衬底。
在密封材料包含导电粒子的情况下，将该对衬底对准，使得密封材料和共同连接部重叠。
注意，共同电极层190是与包含在密封材料中的导电粒子接触的电极，并与第二衬底的对置电极电连接。
在使用液晶注入法的情况下，用密封材料固定该对衬底，然后将液晶注入在该对衬底之间。在使用液晶滴落法的情况下，在第二衬底或第一衬底上涂抹密封材料，并且将液晶滴落在其上；然后，在减压下将该对衬底相互粘接。
本实施方式示出与对置电极电连接的共同连接部的例子。但是，本发明不特别局限于此例子，并且可以应用于与其他布线连接的连接部或与外部连接端子等连接的连接部。
实施方式3
在该实施方式中，将在图3A和图3B中示出制造共同连接部(焊盘部)的例子，其中形成由与栅极布线相同的材料以及在相同的工序中形成的电极，以及设置由与源电极层相同的材料以及在相同的工序中形成的布线作为电极上的共同电位线。
图3B是示出共同连接部俯视图的例子，并且图3B中的虚线F1-F2 相当于图3A的共同连接部的截面。
注意，如图3A所示，像素部的薄膜晶体管具有与实施方式1相同的结构；所以，与图1A相似的部分用相同附图标记表示，并且在这里省略详细说明。
连接电极层191设置在衬底100上，并由与栅电极层101相同的材料以及在相同的工序中制造。
另外，连接电极层191由栅极绝缘层102和保护绝缘层107覆盖。栅极绝缘层102和保护绝缘层107在与共同电极层190重叠的位置具有开口。该开口与实施方式1不同，具有相当于两层绝缘层厚度的大深度。注意，该开口通过在与连接源电极层105a或漏电极层105b和像素电极层110的接触孔相同的工序中进行蚀刻并且接着进一步对栅极绝缘层102进行选择性蚀刻来制造。
共同电位线185设置在栅极绝缘层102上，并由与源电极层和漏电极层105a、105b相同的材料以及在相同的工序中制造。
共同电位线185由保护绝缘层107覆盖，并且保护绝缘层107在与共同电位线185重叠的位置具有多个开口。这些开口在与连接源电极层105a或漏电极层105b和像素电极层110的接触孔相同的工序中制造。
共同电极层190设置在保护绝缘层107上，并由与像素部的像素电极层110相同的材料以及在相同的工序中制造。
如此，在与像素部中开关元件相同的制造工序中制造共同连接部。
然后，使用密封材料将设置有像素部和共同连接部的第一衬底100 固定至设置有对置电极的第二衬底。
注意，在本实施方式中，在栅极绝缘层的开口中选择性地设置多个导电粒子。即，在其中共同电极层190与连接电极层191相互接触的区域中设置多个导电粒子。与连接电极层191和共同电位线185的双方接触的共同电极层190是与导电粒子接触的电极，并与第二衬底的对置电极电连接。
在使用液晶注入法的情况下，用密封材料固定该对衬底，然后将液晶注入在该对衬底之间。在使用液晶滴落法的情况下，在第二衬底或第一衬底上涂抹密封材料，并且将液晶滴落在其上；然后，在减压下将该对衬底相互粘接。
本实施方式示出与对置电极电连接的共同连接部的例子。但是本发明不特别局限于此例子，并且可以应用于与其他布线连接的连接部或与外部连接端子等连接的连接部。
实施方式4
在此实施方式中，将在图29A和29B中示出实施方式1中所示显示装置的另一个例子，其中源电极层和漏电极层及源区和漏区使用相同掩模进行蚀刻而形成。
图29A是其中将薄膜晶体管和共同连接部(焊盘部)制造在同一衬底上的半导体装置的截面图。图29A所示的薄膜晶体管172是反交错型薄膜晶体管，并且是薄膜晶体管的例子，其中源电极层和漏电极层105a、105b设置在半导体层103上，源区和漏区104a、104b夹在其间。在薄膜晶体管172中，使用相同掩模来蚀刻形成源区和漏区104a、 104b的氧化物半导体层以及形成源电极层和漏电极层105a、105b的导电层。
由此，在薄膜晶体管172中，源电极层和漏电极层105a、105b以及源区和漏区104a、104b具有相同形状，并且源区和漏区104a、104b 放置在源电极层和漏电极层105a、105b下方。
所以，同样在共同连接部中，在栅极绝缘层102和共同电位线185 之间形成由与源区和漏区104a、104b相同的材料以及在相同的工序中制造的氧化物半导体层186。
注意，图29B示出共同连接部俯视图的例子，并且图29B中的虚线G1-G2相当于图29A的共同连接部的截面。
注意，如图29B所示，共同连接部的俯视图具有与实施方式1相同的结构；所以与图1B相似的部分用相同附图标记表示，并且在这里省略详细说明。
根据本实施方式，在设置在像素部周边的共同连接部(焊盘部) 中层叠氧化物半导体层和导电层，由此可以防止由于薄膜的分离所造成的缺陷，从而导致结构强度的增加。另外，通过采用氧化物半导体层和导电层的层叠结构，焊盘部的厚度增加并且其电阻降低。
实施方式5
在本实施方式中，将在图30A和30B中示出实施方式3中所示显示装置的另一个例子，其中源电极层和漏电极层及源区和漏区通过使用相同掩模进行蚀刻而形成。
图30A是其中薄膜晶体管和共同连接部(焊盘部)制造在同一衬底上的半导体装置的截面图。
注意，如图30A所示，像素部的薄膜晶体管具有与实施方式4相同的结构；所以与图29A相似的部分用相同附图标记表示，并且在这里省略详细说明。
在薄膜晶体管172中，使用相同掩模蚀刻形成源区和漏区104a、 104b的氧化物半导体层以及形成源电极层和漏电极层105a、105b的导电层。由此，在薄膜晶体管172中，源电极层和漏电极层105a、105b 以及源区和漏区104a、104b具有相同形状，并且源区和漏区104a、104b 放置在源电极层和漏电极层105a、105b下方。
同样，在共同连接部中，在栅极绝缘层102和共同电位线185之间形成由与源区和漏区104a、104b相同的材料以及在相同的工序中制造的氧化物半导体层186。
图30B示出共同连接部俯视图的例子，并且图30B中的虚线F1-F2 相当于图30A的共同连接部的截面。
注意，如图30B所示，共同连接部的俯视图具有与实施方式3相同的结构；所以与图3B相似的部分用相同附图标记表示，并且在这里省略详细说明。
根据该实施方式，在设置在像素部周边的共同连接部(焊盘部) 中层叠氧化物半导体层和导电层，由此可以防止由于薄膜的分离所造成的缺陷，从而导致结构强度的增加。另外，通过采用氧化物半导体层和导电层的层叠结构，焊盘部的厚度增加并且其电阻降低。
实施方式6
在本实施方式中，将参照图4A至4C、图5A至5C、图6-9、图 10A-10D以及图11对包括本发明一个实施方式的薄膜晶体管的显示装置的制造工序进行说明。
在图4A中，作为透光衬底100，能够使用以Corning公司制造的 #7059玻璃、#1737玻璃或诸如此类为代表的钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或诸如此类的玻璃衬底。
在将导电层形成在衬底100的整个表面上之后，由第一光刻工序形成抗蚀剂掩模。然后通过蚀刻去除不需要的部分，从而形成布线及电极(包括栅电极层101的栅极布线、电容布线108以及第一端子121)。在此，执行蚀刻，使得至少栅电极层101的边缘为锥形。图4A中示出在该阶段的截面图。注意，图6是在该阶段的俯视图。
包括栅电极层101的栅极布线、电容布线108以及端子部中的第一端子121优选由例如铝(Al)或铜(Cu)的低电阻导电材料形成。然而，单独的Al有低耐热性及容易被腐蚀等缺点；所以其与具有耐热性的导电材料组合使用。作为耐热性的导电材料，能够使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)与钪(Sc)中的元素、包含任意这些元素为成分的合金、包含任意这些元素的组合的合金或者包含任意这些元素为成分的氮化物。
接着，在栅电极层101的整个表面上形成栅极绝缘层102。栅极绝缘层102通过溅射法等形成为50nm至250nm的厚度。
例如，作为栅极绝缘层102，通过溅射法将氧化硅膜形成为100nm 的厚度。不用说，栅极绝缘层102不局限于这种氧化硅膜，并且可以使用例如氧氮化硅膜、氮化硅膜、氧化铝膜或氧化钽膜的其他绝缘膜来形成单层结构或多层结构。
可以在形成成为沟道形成区的氧化物半导体层(IGZO半导体层) 之前，利用等离子体处理对栅极绝缘层的表面进行清洗。执行等离子体处理以去除栅极绝缘层表面上例如有机物的碎屑是有效的。同样有效的是：栅极绝缘层表面经过等离子体处理而成为氧过剩区域，其用作氧供给源以在热处理(200℃至600℃)中对栅极绝缘层和IGZO 半导体层之间的界面改性从而在后面的工序中提高可靠性。
在等离子体处理之后，优选在不暴露于大气的情况下用溅射法沉积氧化物半导体层。如果在沉积氧化物半导体层之前，沉积靶衬底暴露于大气，则沉积靶衬底附着有水分等，这可能不利地影响界面状态，从而导致阈值变化、电特性劣化或产生常开(normallyon)TFT等。等离子体处理使用氧气体或氩气体来执行。可以使用其它稀有气体替代氩气体。
为了在等离子体处理之后在不暴露于大气的情况下用溅射方法形成成为沟道形成区的IGZO半导体层，优选的是执行一种称为反溅射法的等离子体处理，其可以在与形成IGZO半导体层所用的同一反应室中执行。反溅射法是其中在不向靶侧施加电压的情况下在氧气氛或氧及氩气氛中对衬底侧施加电压使得产生等离子体来对衬底上的薄膜的表面进行改性的方法。
在其中在氧气氛中执行等离子体处理的情况下，栅极绝缘层的表面暴露于氧自由基，从而被改性成氧过剩区域，因此在与后面沉积为沟道形成区的氧化物半导体层的界面增加氧浓度。也就是说，如果对栅极绝缘层执行氧自由基处理，并且其上层叠氧化物半导体层，然后执行加热处理，则也可以使成为沟道形成区的氧化物半导体层在栅极绝缘层侧的氧浓度增加。因此，氧浓度在栅极绝缘层与成为沟道形成区的氧化物半导体层的界面处达到峰值，并且栅极绝缘层的氧浓度具有浓度梯度，该梯度朝着栅极绝缘层与成为沟道形成区的氧化物半导体层的界面增加。包括氧过剩区域的栅极绝缘层与成为作为氧过剩氧化物半导体层的沟道形成区的氧化物半导体层亲和，使得可以得到良好的界面特性。
可通过利用包含氧的气体在等离子体产生装置中或者在臭氧产生装置中产生氧自由基。通过将薄膜暴露于所产生的氧自由基或氧，能够对膜表面改性。
等离子体处理不局限于使用氧自由基的等离子体处理，并且可以使用氩和氧的自由基来执行。使用氩和氧自由基的处理是其中引入氩气体和氧气体来产生等离子体从而对薄膜表面改性的处理。
在施加电场而产生放电等离子体的反应空间中的Ar原子(Ar)被放电等离子体中的电子(e)激发或电离，从而变成氩自由基(Ar*)、氩离子(Ar+)或电子(e)。处于高能量亚稳定状态的氩自由基(Ar*) 与周围的同种或异种原子通过使该原子激发或电离而起反应从而返回到稳定状态，由此发生如雪崩现象那样的反应。此时，若周围存在有氧，则氧原子(O)被激发或电离而变成氧自由基(O*)、氧离子(O+) 或氧(O)。氧自由基(O*)与要被处理的薄膜的表面上的材料起反应使得对表面进行改性，并且氧自由基还与表面上的有机物起反应使得去除有机物。由此执行等离子体处理。注意，与反应性气体(氧气体) 的自由基相比，氩气体的自由基具有维持亚稳定状态更长时间的特性。因此通常使用氩气体来产生等离子体。
接下来，在栅极绝缘层102上沉积第一氧化物半导体膜(在本实施方式中为第一IGZO膜)。在等离子体处理后，在不暴露于大气的情况下沉积第一IGZO膜，这是有利的，因为尘屑或水分不附着于栅极绝缘层与半导体膜之间的界面。这里，通过使用直径为8英寸的包含 In、Ga及Zn的氧化物半导体靶(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，以 170mm的衬底与靶间距离、0.4Pa的压力和0.5kW的直流(DC)电源在氩或氧气氛中执行沉积。注意，优选使用脉冲直流(DC)电源来减少尘屑且获得分布均匀的膜厚度。第一IGZO膜的厚度为5nm至 200nm，并且在本实施方式中，第一IGZO膜的厚度为100nm。
在不暴露于大气的情况下用溅射法通过适当地改变引入反应室内的气体或置于反应室中的靶，可以连续地沉积栅极绝缘层和第一IGZO 膜。当在不暴露于大气的情况下连续沉积这些膜时，可以防止杂质进入膜中。在不暴露于大气的情况下连续沉积膜的情形中，优选使用多室型制造设备。
接下来，在不暴露于大气的情况下用溅射法沉积第二氧化物半导体膜(在本实施方式中为第二IGZO膜)。这里，通过使用 In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶，以0.4Pa的压力、500W的功率、室温的温度以及40sccm的氩气体流量执行溅射沉积。虽然，故意使用 In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶，但在一些情况下在沉积后立即形成包含直径为1nm至10nm的晶粒的IGZO膜。可以说，通过适当地调整例如靶的成分比、沉积压力(0.1Pa至2.0Pa)、功率(250W至3000W： 8英寸φ)或温度(室温至100℃)的反应性溅射的沉积条件，可以控制晶粒的有无、密度以及直径。将晶粒的直径控制在1nm至10nm 的范围内。第二IGZO膜的厚度为5nm至20nm。不用说，如果膜包括晶粒，则晶粒的直径不超过膜的厚度。在本实施方式中，第二IGZO膜的厚度为5nm。
在不同条件下沉积第一IGZO膜与第二IGZO膜，使得第一IGZO 膜的氧浓度比第二IGZO膜的高。例如，第一IGZO膜沉积条件下的氧气与氩气流量比第二IGZO膜的沉积条件下的高。具体而言，第二IGZO 膜在稀有气体(氩或氦等)气氛(或含10％或以下的氧以及90％或以上的氩气体的气氛)中沉积，并且第一IGZO膜在氧气氛(或氧气体的流量等于或大于氩气体的流量)下沉积。当第一IGZO膜包含更多氧时，可以使第一IGZO膜的电导率低于第二IGZO膜的电导率。另外，当第一IGZO膜包含更多氧时，可以降低第一IGZO膜的截止电流，所以可以得到具有高导通截止比的薄膜晶体管。
第二IGZO膜可以在与之前反溅射法处理所用相同的反应室中沉积，或者可以在不同反应室中沉积，只要它可以在不暴露于大气的情况下沉积。
接下来，优选在200℃至600℃并且典型在300℃至500℃执行热处理。在此，在炉中，在氮气氛下执行350℃1小时的热处理。该热处理包括IGZO膜中的原子能级的重新排列。在此工序的热处理(包括光退火)因为可以释放阻碍载流子迁移的应变而是重要的。注意，对热处理的时序没有特别的限制，并且热处理可以在沉积第二IGZO膜之后在任意时间执行，例如在形成像素电极之后执行。
接着，执行第二光刻工序以形成抗蚀剂掩模，并且对第一IGZO 膜及第二IGZO膜进行蚀刻。在此，通过使用ITO07N(由KANTO CHEMICAL CO.，INC.制造)进行湿蚀刻而去除不需要的部分，从而形成作为氧过剩型第一IGZO膜的IGZO膜109及作为氧缺欠型第二 IGZO膜的IGZO膜111。注意，此蚀刻工序不局限于湿蚀刻，并且可以执行干蚀刻。图4B中示出在该阶段的截面图。注意，图7是在该阶段的俯视图。
接下来，用溅射法或真空蒸镀法在IGZO膜109以及IGZO膜111 上形成由金属材料制成的导电膜132。图4C中示出在该阶段的俯视图。
作为导电膜132的材料，存在选自Al、Cr、Ta、Ti、Mo与W中的元素、以任意这些元素为成分的合金、包含任意这些元素的组合的合金等。如果执行在200℃至600℃的热处理，则导电膜优选具有足以承受该热处理的耐热性。由于单独的铝具有低耐热性、容易被腐蚀等缺点，所以它与具有耐热性的导电材料组合使用。作为与Al组合的具有耐热性的导电材料，能够使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)与Sc(钪)中的元素、以任意这些元素为成分的合金、包含任意这些元素的组合的合金或者包含任意这些元素作为成分的氮化物。
在此，导电膜132具有钛膜的单层结构。导电膜132还可以具有其中在铝膜上层叠钛膜的双层结构。备选地，导电膜132还可以具有 Ti膜、包含钕的铝膜(Al-Nd膜)以及Ti膜按顺序层叠的的三层结构。另外，备选地，导电膜132可以具有包含硅的铝膜的单层结构。
接着，执行第三光刻工序以形成抗蚀剂掩模131，并通过蚀刻去除不必要的部分，从而形成源电极层和漏电极层105a、105b以及源区和漏区104a、104b。该蚀刻步骤用湿蚀刻或干蚀刻执行。例如，在作为导电膜132使用铝膜或铝合金膜的情况下，可以使用将磷酸、醋酸以及硝酸混合的溶液执行湿蚀刻。这里，通过使用过氧化氢氨水混合物 (过氧化氢∶氨水∶水＝5∶2∶2)，对Ti制成的导电膜132进行湿蚀刻以形成源电极层和漏电极层105a、105b，并对IGZO膜111进行湿蚀刻以形成源区和漏区104a、104b。在该蚀刻工序中，IGZO膜109的露出区域被部分蚀刻为半导体层103。由此，半导体层103在源区或漏区104a、 104b之间的沟道形成区具有小的厚度。在图5A中，使用过氧化氢氨水混合物同时对源电极层和漏电极层105a、105b以及源区和漏区104a、 104b进行蚀刻；所以，源电极层和漏电极层105a、105b的边缘与源区和漏区104a、104b的边缘对准，从而具有连续结构。此外，湿蚀刻允许这些层被各向同性地进行蚀刻，使得源电极层和漏电极层105a、105b 的边缘从抗蚀剂掩模131缩退。通过上述工序，可以制造包括IGZO 半导体层103作为沟道形成区的薄膜晶体管170。图5A中示出在该阶段的截面图。注意，图8是在该阶段的俯视图。
再者，半导体层103的暴露的沟道形成区可经过氧自由基处理，使得可以获得常关(normally-off)的薄膜晶体管。另外，自由基处理可以修复因半导体层103的蚀刻所造成的损伤。优选地，自由基处理在O2或N2O气氛下并且优选在各自包含氧的N2、He或Ar气氛下执行。自由基处理还可以在上述气氛中添加有Cl2或CF4的气氛下执行。注意，优选在没有施加偏压的情况下执行自由基处理。
在第三光刻工序中，在端子部中留有由与源电极层和漏电极层 105a、105b相同的材料制成的第二端子122。注意，第二端子122与源极布线(源极布线包括源电极层和漏电极层105a、105b)电连接。
如果使用通过使用多级灰度(muli-tone)掩模形成的具有不同厚度 (典型地为两种厚度)的多个区域的抗蚀剂掩模，则可以减少抗蚀剂掩模的数目，所以导致简化的工序以及更低的成本。
接下来，去除抗蚀剂掩模131，并且形成保护绝缘层107以覆盖薄膜晶体管170。保护绝缘层107可以使用用溅射法获得的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜或诸如此类来形成。
接着，执行第四光刻工序以形成抗蚀剂掩模，并且蚀刻保护绝缘层107以形成到达源电极层105a或漏电极层105b的接触孔125。另外，在同一蚀刻工序中还形成到达第二端子122的接触孔127。为了减少掩模数，优选使用同一抗蚀剂掩模对栅极绝缘层进行蚀刻，使得使用同一抗蚀剂掩模形成到达栅电极的接触孔126。图5B中示出在该阶段的截面图。
接下来，去除抗蚀剂掩模，然后形成透明导电膜。透明导电膜利用溅射法、真空蒸镀法或诸如此类由氧化铟(In2O3)、氧化铟-氧化锡合金(缩写为ITO的In2O3-SnO2)或诸如此类来形成。用基于盐酸的溶液对此类材料进行蚀刻。但是，因为在蚀刻ITO时尤其容易产生残渣，所以可以使用氧化铟-氧化锌合金(In2O3-ZnO)来改善蚀刻加工性能。
接着，执行第五光刻工序以形成抗蚀剂掩模，并且通过蚀刻去除不需要的部分，从而形成像素电极层110。
在第五光刻工序中，通过将在电容器部中的栅极绝缘层102及保护绝缘层107用作电介质，在电容器布线108和像素电极层110之间形成存储电容器。
另外，在第五光刻工序中，用抗蚀剂掩模覆盖第一端子和第二端子，使得在端子部中留有透明导电膜128、129。透明导电膜128、129 用作与FPC连接的电极或布线。形成在第二端子122上的透明导电膜 129是用作源极布线的输入端子的连接端子电极。
接着，去除抗蚀剂掩模。图5C中示出在该阶段的截面图。注意，图9是在该阶段的俯视图。
图10A到10D分别是在该阶段的栅极布线端子部的俯视图和截面图。图10A是沿着图10B中线条C1-C2得到的截面图。在图10A中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接端子电极。另外，在图10A中的端子部中，由与栅极布线相同的材料制成的第一端子151与由与源极布线相同的材料制成的连接电极层153 相互重叠，其中栅极绝缘层152夹在其间，并且通过透明导电膜155 相互电连接。注意，图5C中透明导电膜128与第一端子121接触的部分对应于图10A中透明导电膜155与第一端子151接触的部分。
图10C和10D分别是与图5C所示不同的源极布线端子部的截面图和俯视图。图10C是沿着图10D中线条D1-D2得到的截面图。在图10C中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接端子电极。另外，在图10C的端子部中，由与栅极布线相同的材料制成的电极层156在与源极布线电连接的第二端子150下方形成且与第二端子150重叠，其中栅极绝缘层152夹在其间。电极层156 不与第二端子150电连接，并且如果将电极层156的电位设定为与第二端子150不同的电位，例如浮置、GND或0V，则可以形成防止杂波或静电的电容器。第二端子150与透明导电膜155电连接，其中保护绝缘膜154的开口夹在其间。
根据像素密度设置多个栅极布线、源极布线以及电容布线。同样在端子部中，各自排列多个与栅极布线同电位的第一端子、多个与源极布线同电位的第二端子、多个与电容布线同电位的第三端子等。对各端子的数目没有特别限制，并且实施者可以适当地确定端子的数目。
通过这五个光刻工序，可以使用五个光掩模完成包括作为底栅型n 沟道型薄膜晶体管的薄膜晶体管170的像素薄膜晶体管部以及存储电容器。当这些像素薄膜晶体管部和存储电容器对应于相应像素以矩阵排列时，可形成像素部，并且可以获得用来制造有源矩阵型显示装置的衬底中之一。在本说明书中，为了方便将此类衬底称为有源矩阵衬底。
在制造有源矩阵型液晶显示装置的情况下，有源矩阵衬底与设置有对置电极的对置衬底相互粘接，其中液晶层夹在其间。注意，将与在对置衬底上的对置电极电连接的共同电极设置在有源矩阵衬底上，并将与共同电极电连接的第四端子设置在端子部中。设置第四端子，使得共同电极固定到预定电位，例如GND或0V。
本发明的一个实施方式不局限于图9的像素结构，并且图11中示出与图9不同的俯视图的例子。图11示出如下的例子：在该例子中，不设置电容器布线，并且像素电极层与相邻像素的栅极布线重叠，其中保护绝缘膜以及栅极绝缘层夹在其间，以便形成存储电容器。在此情况下，可以省略电容器布线以及与电容器布线连接的第三端子。注意，在图11中，与图9类似的部分用相同附图标记表示。
在有源矩阵型液晶显示装置中，驱动排列为矩阵的像素电极，以在屏幕上形成显示图案。具体而言，在选择的像素电极和对应于该像素电极的对置电极之间施加电压，使得对设置在像素电极与对置电极之间的液晶层进行光学调制，并且该光学调制由观察者识别为显示图案。
在显示运动图像时，液晶显示装置具有液晶分子本身长响应时间引起余像或运动图像模糊的问题。为了改善液晶显示装置的运动图像特性，采用被称为黑插入的驱动方法，其中每隔一个帧期在整个屏幕上显示黑色。
另外，存在作为所谓的倍帧速率驱动的另一种驱动方法。在倍帧速率驱动中，将垂直周期设定为如正常垂直周期1.5倍那么高或更高 (优选为2倍或更高)，从而改善运动图像特性。
另外，备选地，为了改善液晶显示装置的运动图像特性，可采用如下的驱动方法：其中，使用多个LED(发光二极管)或多个EL光源构成作为背光灯的表面光源，并且将表面光源的各个光源在一个帧期内以脉冲方式独立进行驱动。作为表面光源，可以使用三种或更多 LED，并且可使用发白光的LED。由于可以独立控制多个LED，所以可以使LED的发光时序与液晶层光学调制的时序同步。根据该驱动方法，可以将LED部分地关断；所以，尤其是在显示在大部分上显示黑色的图像的情况下，可以获得降低功耗的效果。
通过组合这些驱动方法，相比现有液晶显示装置，可以改善液晶显示装置的显示特性，例如运动图像特性。
本实施方式的n沟道型晶体管在沟道形成区中包含IGZO半导体层，并具有良好的动态特性。所以，可以将这些驱动方法组合应用于该实施方式的n沟道晶体管。
在制造发光显示装置的情况下，将有机发光元件的一个电极(也称为阴极)设定为低电源电位，例如GND或0V；所以，端子部设置有用来将阴极设定为例如GND或0V的低电源电位的第四端子。同样，在制造发光显示装置的情况下，除源极布线和栅极布线之外还设置电源线。所以，端子部设置有与电源线电连接的第五端子。
如果在不设置源区和漏区(包含In、Ga及Zn的氧缺欠氧化物半导体层)的情况下层叠栅电极层、栅极绝缘层、半导体层(含有In、 Ga以及Zn的氧过剩氧化物半导体层)以及源电极层和漏电极层，则栅电极层与源和漏电极层之间的距离被降低，从而增加其间的寄生电容。此外，寄生电容进一步因半导体层厚度的降低而增加。在本实施方式中，薄膜晶体管具有其中层叠栅电极层、栅极绝缘层、半导体层、源电极层和漏电极层以及源电极层和漏电极层的叠层结构，即使在半导体层的厚度小时也可以抑制寄生电容。
根据本实施方式，可以制造具有少量光电流、低寄生电容、高导通截止比以及良好动态特性的薄膜晶体管。因此，可以提供包括具有高电特性与高可靠性的薄膜晶体管的半导体装置。
实施方式7
在本实施方式中，在图31A和31B中示出在实施方式3中所示的显示装置的另一例子，其包括其中源电极层和漏电极层与半导体层接触的薄膜晶体管。
图31A是示出其中将薄膜晶体管和共同连接部(焊盘部)制造在同一衬底上的半导体装置的截面图。图31A所示的薄膜晶体管171为反交错型薄膜晶体管，并且是其中与半导体层103相接触地设置源电极层和漏电极层105a、105b的例子。
在薄膜晶体管171中，优选利用等离子体处理来对半导体层103 与源和漏电极层105a、105b的接触区域进行改性。在本实施方式中，在形成用作源电极层和漏电极层的导电膜之前，氧化物半导体层(在本实施方式中为IGZO半导体层)经过等离子体处理。
使用氩气体、氢气体或氩和氢的混合气体执行等离子体处理。可以将氧气体添加到这些气体。还可以使用其它稀有气体代替氩气体。
在本实施方式中，源电极层和漏电极层105a、105b由钛膜制成，并且经过利用过氧化氢氨水(过氧化氢∶氨水∶水＝5∶2∶2)的湿蚀刻。在该蚀刻工序中，作为IGZO半导体层的半导体层的露出区域被部分蚀刻，而成为半导体层103。所以源电极层和漏电极层105a、105b之间的半导体层103的沟道形成区具有小的厚度。
与通过等离子体处理改性的半导体层103相接触地形成导电层，从而形成源电极层和漏电极层105a、105b。因此，可以降低半导体层 103与源电极层和漏电极层105a、105b之间的接触电阻。
通过上述工序，可以制造作为半导体装置的高可靠性显示装置。
本实施方式可以与其他实施方式所记载的结构适当组合地实施。
实施方式8
在本实施方式中，将说明作为本发明半导体装置的一个例子的显示装置的例子。在该显示装置中，在一个衬底上至少形成驱动电路的一部分以及设置在像素部的薄膜晶体管。
根据实施方式6或实施方式7形成配置在像素部中的薄膜晶体管。此外，实施方式6或实施方式7所示的薄膜晶体管是n沟道型 TFT，因此将驱动电路中可以包括n沟道型TFT的驱动电路的一部分形成在与像素部中的薄膜晶体管相同的衬底上。
图13A示出作为本发明的半导体装置例子的有源矩阵型液晶显示装置的框图的例子。图13A所示的显示装置在衬底5300上包括：具有多个各自具备显示元件的像素的像素部5301；选择像素的扫描线驱动电路5302；以及控制至所选像素的视频信号输入的信号线驱动电路5303。
像素部5301通过从信号线驱动电路5303在列方向上延伸的多个信号线S1-Sm(未图示)与信号线驱动电路5303连接，并且通过从扫描线驱动电路5302在行方向上延伸的多个扫描线G1-Gn(未图示)与扫描线驱动电路5302连接。像素部5301具有配置为矩阵以对应于信号线S1-Sm以及扫描线G1-Gn的多个像素(未图示)。各个像素与信号线Sj(信号线S1-Sm中之一)和扫描线Gi(扫描线 G1-Gn中之一)连接。
实施方式6或7中所示的薄膜晶体管是n沟道型TFT，并且参照图14说明包含n沟道型TFT的信号线驱动电路。
图14所示的信号线驱动电路包括：驱动器IC5601；开关群 5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关群5602_1至5602_M中的每个包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。开关群5602_1至5602_M中的每个连接到第一布线5611、第二布线5612和第三布线5613，并且开关群5602_1至5602_M分别连接到布线5621_1至5621_M。布线 5621_1至5621_M中的每个通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线。例如，第J列的布线5621_J(布线5621_1至布线5621_M中之一)通过开关群5602_J中包含的第一薄膜晶体管5603a、第二薄膜晶体管5603b 及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1。
对第一布线5611、第二布线5612与第三布线5613中的每个输入信号。
注意，驱动器IC5601优选形成在单晶衬底上。再者，开关群5602_1至5602_M优选形成在与像素部相同的衬底上。因此，驱动器IC5601优选通过FPC等连接到开关群5602_1至5602_M。
接着，参照图15的时序图说明图14所示的信号线驱动电路的工作。图15的时序图示出选择第i行扫描线Gi的情况。第i行扫描线Gi的选择期被分为第一子选择期T1、第二子选择期T2及第三子选择期T3。此外，图14的信号线驱动电路即使在选择其他行的扫描线时也按与图15相似的方式工作。
注意，图15的时序图示出第J列布线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj与信号线Sj+1的情况。
图15的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a导通/截止的时序5703a、第二薄膜晶体管5603b导通/ 截止的时序5703b、第三薄膜晶体管5603c导通/截止的时序5703c 及输入到第J列布线5621_J的信号5721_J。
在第一子选择期T1、第二子选择期T2及第三子选择期T3中，对布线5621_1至布线5621_M输入不同的视频信号。例如，在第一子选择期T1中输入到布线5621_J的视频信号被输入到信号线Sj-1，在第二子选择期T2中输入到布线5621_J的视频信号被输入到信号线Sj，在第三子选择期T3中输入到布线5621_J的视频信号被输入到信号线Sj+1。在第一子选择期T1、第二子选择期T2及第三子选择期T3中输入到布线5621_J的视频信号分别表示为Data_j-1、 Data_j、Data_j+1。
如图15所示，在第一子选择期T1中，第一薄膜晶体管5603a 导通，而第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线 Sj。在第三子选择期T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线 5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
如上所述，在图14的信号线驱动电路中，通过将一个栅极选择期分为三个，可以在一个栅极选择期中将视频信号从一个布线5621 输入到三个信号线。因此，在图14的信号线驱动电路中，可以将设置有驱动器IC5601的衬底和设置有像素部的衬底之间的连接数减少到信号线数的大约1/3。在将连接数减少到信号线数的大约1/3时，可以提高图14的信号线驱动电路的可靠性、成品率等。
注意，只要如图14所示将一个栅极选择期分为多个子选择期并在相应子选择期中将视频信号从一个布线输入到多个信号线，就不存在对薄膜晶体管的配置、数量、驱动方法等的特别限制。
例如，当在三个或更多子选择期中将视频信号从一个布线输入到三个或更多信号线时，只需要追加薄膜晶体管及用于控制薄膜晶体管的布线。注意，当将一个栅极选择期分为四个或更多子选择期时，一个子选择期变得较短。因此，优选将一个栅极选择期分为两个或三个子选择期。
作为另一个例子，如图16的时序图所示，可以将一个选择期分为预充电期Tp、第一子选择期T1、第二子选择期T2和第三子选择期T3。图16的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a导通/截止的时序5803a、第二薄膜晶体管5603b导通/ 截止的时序5803b、第三薄膜晶体管5603c导通/截止的时序5803c 以及输入到第J列布线5621_J的信号5821_J。如图16所示，在预充电期Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压 Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c输入到信号线Sj-1、信号线Sj与信号线Sj+1中的每个。在第一子选择期T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J 的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管 5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的 Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a 及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
如上所述，在应用图16中时序图的图14的信号线驱动电路中，可以将视频信号高速写入到像素，因为可以通过在子选择期之前提供预充电选择期对信号线进行预充电。注意，在图16中，用相同附图标记来表示与图15相似的部分，并且省略对类似部分或具有相似功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器和缓冲器。此外，在一些情况中，扫描线驱动电路可以包括电平转移器。在扫描线驱动电路中，在对移位寄存器输入时钟信号(CLK) 及起始脉冲信号(SP)时，生成选择信号。所生成的选择信号通过缓冲器缓冲和放大，并将所得信号供给到对应的扫描线。扫描线连接到一条线的像素中的晶体管的栅电极。由于一条线的像素中的晶体管必须一齐导通，因此使用可提供大电流的缓冲器。
参照图17和图18说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图17示出移位寄存器的电路结构。图17所示的移位寄存器包括多个触发器(触发器5701_1至5701_n)。此外，移位寄存器通过输入第一时钟信号、第二时钟信号、起始脉冲信号与复位信号而工作。
说明图17中移位寄存器的连接关系。在图17的移位寄存器的第i 级触发器5701_i(触发器5701_1至5701_n中之一)中，图18所示的第一布线5501连接到第七布线5717_i-1，图18所示的第二布线5502 连接到第七布线5717_i+1，图18所示的第三布线5503连接到第七布线5717_i，并且图18所示的第六布线5506连接到第五布线5715。
此外，图18所示的第四布线5504在奇数编号级触发器中连接到第二布线5712，而在偶数编号级触发器中连接到第三布线5713。图18 所示的第五布线5505连接到第四布线5714。
注意，图18所示的第一级触发器5701_1中第一布线5501连接到第一布线5711。此外，图18所示的第n级触发器5701_n中第二布线 5502连接到第六布线5716。
注意，第一布线5711、第二布线5712、第三布线5713和第六布线5716可以分别称为第一信号线、第二信号线、第三信号线和第四信号线。第四布线5714和第五布线5715可以分别称为第一电源线和第二电源线。
接着，图18示出图17所示的触发器的细节。图18所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578中的每个是n沟道型晶体管，并且在栅极-源极电压(Vgs)超过阈值电压(Vth)时导通。
接着，下面示出图18所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极与漏电极中之一)连接到第四布线5504。第一薄膜晶体管5571的第二电极(源电极与漏电极中的另一个)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506。第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，并且第三薄膜晶体管的第二电极连接到第二薄膜晶体管5572的栅电极。第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506。第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极。第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505。第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极。第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506。第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极。第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506。第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极。第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506。第八薄膜晶体管5578 的第二电极连接到第二薄膜晶体管5572的栅电极。第八薄膜晶体管 5578的栅电极连接到第一布线5501。
注意，第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574 的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576 的第二电极以及第七薄膜晶体管5577的第二电极相连接的点被各自称为节点5543。第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极及第八薄膜晶体管5578的第二电极相连接的点被各自称为节点5544。
注意，第一布线5501、第二布线5502、第三布线5503以及第四布线5504可以分别称为第一信号线、第二信号线、第三信号线和第四信号线。第五布线5505和第六布线5506可以分别称为第一电源线和第二电源线。
此外，可以仅使用实施方式6所述的n沟道型TFT形成信号线驱动电路及扫描线驱动电路。因为实施方式6所述的n沟道型TFT 的高迁移率，所以可以提高驱动电路的驱动频率。另外，在实施方式6所述的n沟道型TFT中，由于通过作为包含铟、镓以及锌的氧缺欠氧化物半导体层的源区或漏区而减少寄生电容，因此可获得高频率特性(称为F特性)。例如，使用实施方式6所述的n沟道型 TFT的扫描线驱动电路可以高速工作，因此可以提高帧频率并且实现黑屏图像插入等。
再者，在增大扫描线驱动电路中晶体管的沟道宽度或配置多个扫描线驱动电路时，可以实现更高的帧频率。在配置多个扫描线驱动电路时，将用于驱动偶数编号扫描线的扫描线驱动电路配置在一侧，并将用于驱动奇数编号扫描线的扫描线驱动电路配置在相反一侧，因此可以实现帧频率的提高。
此外，在制造作为本发明的半导体装置的例子的有源矩阵型发光显示装置时，在至少一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图13B是有源矩阵型发光显示装置的框图的例子。
图13B所示的发光显示装置在衬底5400上包括：具有多个各自具备显示元件的像素的像素部5401；选择像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制至所选像素的视频信号输入的信号线驱动电路5403。
在输入到图13B所示发光显示装置的像素的视频信号为数字方式时，通过切换晶体管导通/截止，像素发光或不发光。因此，可以采用面积灰度级法或时间灰度级法进行灰度级显示。面积灰度级法指的是其中将一个像素分为多个子像素并根据视频信号单独驱动相应子像素使得进行灰度级显示的一种驱动法。此外，时间灰度级法指的是其中控制像素发光的时段使得进行灰度级显示的一种驱动法。
因为发光元件的响应时间比液晶元件等的高，所以与液晶元件相比发光元件更适合于时间灰度级法。具体而言，在采用时间灰度级法进行显示的情况下，将一个帧期分为多个子帧期。然后，根据视频信号，在各子帧期中使像素的发光元件处于发光状态或非发光状态。通过将一个帧期分割为多个子帧期，在一个帧期中像素实际发光的总时间长度可受视频信号控制，使得可以显示灰度级。
在图13B所示的发光显示装置中，在其中在一个像素中配置开关TFT和电流控制TFT的两个TFT的情况下，第一扫描线驱动电路5402生成输入到第一扫描线的信号，第一扫描线用作开关TFT 的栅极布线，而第二扫描线驱动电路5404生成输入到第二扫描线的信号，第二扫描线用作电流控制TFT的栅极布线；但是，一个扫描线驱动电路可以生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如，根据开关元件中包含的晶体管的数量，存在在各像素中设置用来控制开关元件的工作的多个第一扫描线的可能性。在此情况下，一个扫描线驱动电路可生成输入到多个第一扫描线的所有信号，或者多个扫描线驱动电路可生成输入到多个第一扫描线的信号。
同样，在发光显示装置中，可以将驱动电路中可包括n沟道型 TFT的驱动电路的一部分形成在与像素部中薄膜晶体管相同的衬底上。备选地，也可以仅使用实施方式6或7所述的n沟道型TFT形成信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸，而不限于对液晶显示装置或者发光显示装置的应用。电子纸也称为电泳显示装置(电泳显示器)，并且其优点在于：它具有与普通纸相同的易读性水平，它与其他的显示装置相比具有更低功耗，并且它可形成得薄且轻。
电泳显示器可具有各种方式。电泳显示器含有分散在溶剂或溶质中的多个微囊，每个微囊含有带正电的第一粒子和带负电的第二粒子。通过对微囊施加电场，微囊中的粒子互相沿相反方向移动，并且仅显示集合在一侧的粒子的颜色。注意，第一粒子和第二粒子各自包含色素，且在没有电场时不移动。此外，第一粒子和第二粒子具有不同颜色(可为无色)。
因此，电泳显示器是利用所谓的介电电泳效应的显示器，通过介电电泳效应，具有高介电常数的物质移动到高电场区。电泳显示装置不需要液晶显示装置中所需的偏振片或对置衬底，并且电泳显示装置的厚度和重量可以减少到液晶显示装置的一半。
将在溶剂中分散有上述微囊的溶液称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，通过使用彩色滤光片或具有色素的粒子，还可以获得彩色显示。
此外，如果在有源矩阵衬底上适当地设置多个上述微囊以使其夹在两个电极之间，则完成有源矩阵型显示装置，并且通过对微囊施加电场可以执行显示。例如，可以使用实施方式6或7所述的薄膜晶体管而获得的有源矩阵衬底。
注意，微囊中的第一粒子及第二粒子可以各自由选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料与磁泳材料中的单个材料制成，或者由这些材料中任意材料的复合材料制成。
通过上述过程，可以制造作为半导体装置的高可靠性显示装置。
本实施方式可以与其他的实施方式所记载的结构适当地组合而实施。
实施方式9
在本发明的一个实施方式的薄膜晶体管被制造并用于像素部以及进一步用于驱动电路时，可制造具有显示功能的半导体装置(也称为显示装置)。此外，在将使用本发明的一个实施方式的薄膜晶体管的驱动电路的部分或全部形成在与像素部相同的衬底上时，可获得板上系统(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件在其类别中包括其亮度受电流或电压控制的元件，具体而言，包括无机电致发光(EL)元件、有机EL元件等。此外，也可以使用通过电作用而改变其对比度的显示介质，例如电子墨水。
此外，显示装置包括其中密封显示元件的面板和其中在面板上安装包括控制器的IC等的模块。本发明的一个实施方式还涉及与在显示装置的制造过程中在显示元件完成之前的一个方式对应的元件衬底，并且该元件衬底设置有用于将电流供给到在多个像素的每个中的显示元件的单元。具体而言，元件衬底可以处于只形成显示元件的像素电极之后的状态、形成作为像素电极的导电膜之后且蚀刻导电膜以形成像素电极之前的状态或其他状态中的任何状态。
注意，本说明书中的显示装置是指图像显示器件、显示器件或光源(包括照明装置)。另外，显示装置在其类别中还包括以下模块：附着有诸如柔性印刷电路(FPC)、载带自动键合(TAB)带或载带封装TCP(TCP)的连接器的模块；具有其端部设置印刷线路板的TAB带或TCP的模块；以及通过玻璃上芯片(COG)将集成电路(IC) 直接安装在显示元件上的模块。
在本实施方式中，参照图21A至21C说明作为本发明的半导体装置的一个实施方式的液晶显示面板的外观及截面。图21A和21B 是一种面板的俯视图，在该面板中利用密封材料4005将实施方式6中所示的高可靠性薄膜晶体管4010、4011及液晶元件4013密封在第一衬底4001与第二衬底4006之间，薄膜晶体管4010、4011中的每个包含作为沟道形成区的氧过剩半导体层以及作为源区和漏区的氧缺欠氧化物半导体层。图21C 是沿着图21A和21B的线条M-N得到的截面图。
密封材料4005设置成围绕设置在第一衬底4001上的像素部4002 和扫描线驱动电路4004。在像素部4002和扫描线驱动电路4004上设置第二衬底4006。因此，像素部4002和扫描线驱动电路4004通过第一衬底4001、密封材料4005和第二衬底4006与液晶层4008密封在一起。在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在单独准备的衬底上。
注意，对于单独形成的驱动电路的连接方法没有特别限制，而可以采用COG、引线键合、TAB或诸如此类。图21A说明通过COG安装信号线驱动电路4003的例子，而图21B 说明通过TAB安装信号线驱动电路4003的例子。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004各自包括多个薄膜晶体管。图21C 说明像素部4002所包括的薄膜晶体管 4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置绝缘层4020、4021。
作为薄膜晶体管4010、4011，可以使用包含作为沟道形成区的氧过剩氧化物半导体层以及作为源区和漏区的氧缺欠氧化物半导体层的实施方式6中所示的高可靠性薄膜晶体管。备选地，实施方式7中所示的薄膜晶体管可以用作薄膜晶体管4010、4011。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
液晶元件4013中包含的像素电极层4030与薄膜晶体管4010电连接。液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008相互重叠的部分相当于液晶元件4013。注意，像素电极层4030与对置电极层4031分别设置有各自用作取向膜的绝缘层4032与绝缘层4033。液晶层4008夹在像素电极层4030与对置电极层4031之间，其中绝缘层4032、4033置于其间。
注意，第一衬底4001与第二衬底4006可以由玻璃、金属(典型的是不锈钢)、陶瓷或者塑料制成。作为塑料，可以使用玻璃纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜或丙烯酸树脂膜。备选地，可以使用具有将铝箔夹在PVF膜或聚酯膜之间的结构的薄片。
附图标记4035表示通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。备选地，可以使用球状间隔物。对置电极层4031与在与薄膜晶体管4010相同的衬底上设置的共同电位线电连接。通过使用实施方式1至3中任一个所示的共同连接部，对置电极层4031通过配置在该对衬底间的导电粒子与共同电位线电连接。注意，导电粒子包含在密封材料4005中。
备选地，可以使用取向膜不是必需的显示蓝相的液晶。蓝相是液晶相的一种，它正好在使胆甾型液晶的温度上升的同时在胆甾相转变到均质相之前出现。由于蓝相只出现在窄的温度范围内，所以为了改善温度范围而将含有5重量％或更多的手性试剂的液晶组成物用于液晶层4008。包含显示蓝相的液晶和手性试剂的液晶组成物具有10μs 至100μs的短响应时间，具有使得不需要取向处理的光学各向同性，并且具有小的视角依赖性。
虽然在本实施方式中示出透射型液晶显示装置的例子，但是本发明的实施方式可以还应用到反射型液晶显示装置或者半透射型液晶显示装置。
在本实施方式中，示出其中在衬底的外表面(在观察者侧)上设置偏振片并在衬底的内表面上依次设置着色层和用于显示元件的电极层的液晶显示装置例子；但是，可以在衬底的内表面上设置偏振片。偏振片和着色层的叠层结构不局限于本实施方式所示的结构，并且根据偏振片和着色层的材料或制造工序条件适当地设定。另外，还可以设置用作黑矩阵的遮光膜。
在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020与绝缘层4021)覆盖通过实施方式6得到的薄膜晶体管，以降低薄膜晶体管的表面粗糙度并提高薄膜晶体管的可靠性。注意，保护膜设置成防止悬浮在大气中的例如有机物质、金属物质或者水蒸气的杂质的侵入，并且优选为致密膜。通过溅射法将保护膜形成为氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜和/或氮氧化铝膜的单层膜或多层膜。虽然本实施方式示出通过溅射法形成保护膜的例子，但是本发明并不局限于该方法，而可以使用各种方法。
在本实施方式中，形成具有多层结构的绝缘层作为保护膜。作为绝缘层4020的第一层，通过溅射法形成氧化硅膜。将氧化硅膜用作保护膜具有防止用作源电极层和漏电极层的铝膜的小丘的效果。
还形成绝缘层作为保护膜的第二层。在本实施方式中，作为绝缘层4020的第二层，通过溅射法形成氮化硅膜。将氮化硅膜用作保护膜可以抑制例如钠离子的可动离子侵入到半导体区中，从而抑制TFT的电特性变化。
在形成保护膜之后，可以将IGZO半导体层退火(在300℃至 400℃)。
形成绝缘层4021作为平坦化绝缘膜。对于绝缘层4021，可以使用具有耐热性的有机材料，例如聚酰亚胺、丙烯酸、聚酰亚胺、苯并环丁烯、聚酰胺或环氧树脂。除了上述有机材料之外，可以使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、 BPSG(硼磷硅玻璃)或者诸如此类。硅氧烷基树脂除了氢之外还可以包括氟、烷基和芳基中的至少一种作为取代基。注意，可以通过层叠多个由这些材料形成的绝缘膜来形成绝缘层4021。
注意，硅氧烷基树脂是由作为起始材料的硅氧烷材料形成的并且包含Si-O-Si键的树脂。硅氧烷基树脂除了氢以外还可以包括氟、烷基和芳香烃中的至少一种作为取代基。
对形成绝缘层4021的方法没有特别限制，绝缘层4021可以根据材料通过溅射法、SOG、旋涂、浸渍、喷涂、液滴喷射法(例如喷墨法、丝网印刷或胶版印刷)、刮刀、辊涂机、帘涂机、刮刀涂布机或者诸如此类来形成。在使用材料液形成绝缘层4021的情况下，可以在焙烧工序的同时将IGZO半导体层退火(在300℃至 400℃)。绝缘层4021的焙烧工序还用作IGZO半导体层的退火工序，从而可以高效地制造半导体装置。
像素电极层4030和对置电极层4031可以由诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌或者添加有氧化硅的氧化铟锡的透光导电材料制成。
可以将包含导电高分子(也称为导电聚合物)的导电组成物用于像素电极层4030和对置电极层4031。由导电组成物制成的像素电极优选具有10000Ω/□或更小的薄层电阻以及在波长550nm的70％或过高的透光率。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm 或更小。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以使用聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者上述材料中两种或更多种的共聚物。
另外，将各种信号及电位从FPC4018供给到单独形成的信号线驱动电路4003以及扫描线驱动电路4004或像素部4002。
在本实施方式中，连接端子电极4015使用与液晶元件4013所包含的像素电极层4030相同的导电膜形成，并且端子电极4016使用与薄膜晶体管4010、4011的源电极层和栅电极层的导电膜相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018 所包含的端子。
注意，图21A及21B示出其中单独形成信号线驱动电路4003并将其安装在第一衬底4001的例子；但是本实施方式不局限于该结构。可以单独形成并安装扫描线驱动电路，或者可以仅单独形成并安装信号线驱动电路的一部分或扫描线驱动电路的一部分。
图22示出通过使用通过本发明制造的TFT衬底2600来制成为半导体装置的液晶显示模块的例子。
图22是液晶显示模块的例子，其中利用密封材料2602相互粘接 TFT衬底2600和对置衬底2601，并在这些衬底之间设置包括TFT或诸如此类的像素部2603、包括液晶层的显示元件2604以及着色层2605 以形成显示区。执行彩色显示需要着色层2605。在RGB系统的情况下，对于相应像素设置对应于红色、绿色与蓝色的相应着色层。在TFT衬底2600和对置衬底2601外配置偏振片2606与2607以及漫射片2613。光源包括冷阴极管2610和反射板2611。电路板2612通过柔性布线板 2609与TFT衬底2600的布线电路部2608连接，且包含例如控制电路或电源电路的外部电路。偏振片和液晶层可以层叠有置于其间的延迟板。
对于液晶显示模块，可以采用TN(扭曲向列；Twisted Nematic) 模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向构型；PatternedVertical Alignment)模式、ASM(轴对称排列微单元；Axially Symmetric aligned Micro-cell)模式、OCB(光学补偿双折射；Optical Compensated Birefringence)模式、FLC(铁电液晶；Ferroelectric Liquid Crystal)模式、AFLC(反铁电液晶；Anti FerroelectricLiquid Crystal)模式或者诸如此类。
通过上述过程，可以制造作为半导体装置的高可靠性显示面板。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式10
在本实施方式中，将电子纸的例子描述为本发明的一个实施方式的半导体装置。
图12将有源矩阵型电子纸示出为应用本发明的半导体装置的例子。可以按与实施方式6中所示薄膜晶体管类似的方式制造用于半导体装置的薄膜晶体管581，并且该薄膜晶体管581是包括作为沟道形成区的氧过剩氧化物半导体层以及作为源区和漏区的氧缺欠氧化物半导体层的高可靠性薄膜晶体管。实施方式7所示的薄膜晶体管还可以用作本实施方式的薄膜晶体管581。
图12的电子纸是采用扭转球显示系统的显示装置的例子。扭转球显示系统是指如下的方法：其中，将各自以黑色与白色着色的球形粒子配置在作为用于显示元件的电极层的第一电极层与第二电极层之间，并且在第一电极层与第二电极层之间产生电位差以控制球形粒子的方向，使得执行显示。
密封在衬底580与衬底596之间的薄膜晶体管581是底栅薄膜晶体管，并且源电极层或漏电极层通过形成在绝缘层585中的开口与第一电极层587接触，从而将薄膜晶体管581电连接到第一电极层587。在第一电极层587和第二电极层588之间设置球形粒子589，球形粒子 589各自具有黑色区590a、白色区590b以及在这些区周围的充满液体的空洞594。球形粒子589周围的空间填充有例如树脂的填充材料595 (参见图12)。在本实施方式中，第一电极层587相当于像素电极，而第二电极层588相当于共同电极。第二电极层588电连接到与薄膜晶体管581设置在同一衬底上的共同电位线。通过使用实施方式1至3 中任一个所示的共同连接部，第二电极层588通过配置在一对衬底间的导电粒子与共同电位线电连接。
还可以使用电泳元件来代替扭转球。使用直径为10μm至200μm 左右的微囊，在微囊中封入有透明液体、带正电的白色微粒以及带负电的黑色微粒。在设置在第一电极层和第二电极层之间的微囊中，在第一电极层和第二电极层之间施加电场时，白色微粒和黑色微粒相互移动到相反侧，使得可以显示白色或黑色。使用这种原理的显示元件是电泳显示元件，并且一般被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯，功耗低，并且在昏暗的地方能够辨别显示部。另外，甚至在不给显示部供应电源时，也能够保持显示过一次的图像。因此，即使具有显示功能的半导体装置(其可简单地称为显示装置或设置有显示装置的半导体装置)远离电波源，也能够储存显示过的图像。
通过上述工序，可以制造作为半导体装置的高可靠性电子纸。
本实施方式可以与实施方式1至5中任一个所记载的共同连接部结构适当地组合而实施。
实施方式11
在本实施方式中，将发光显示装置的例子描述为本发明的一个实施方式的半导体装置。作为显示装置所包含的显示元件，这里描述利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物进行分类。一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，并且电流流过。然后，这些载流子(电子和空穴)重新结合，使得发光有机化合物被激发。发光有机化合物从激发态返回到基态，从而发光。由于这种机理，该发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构分类为分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有其中在粘合剂中分散有发光材料粒子的发光层，且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有其中发光层夹在电介质层之间、电介质层进一步夹在电极之间的结构，且其发光机理是利用金属离子的内壳电子跃迁的定域型发光。注意，在此使用有机EL元件作为发光元件进行说明。
图19示出作为本发明的半导体装置例子的可以通过数字时间灰度级方法驱动的像素结构的例子。
对可以通过数字时间灰度级方法驱动的像素的结构以及工作进行说明。这里示出其中一个像素包含两个在沟道形成区中使用氧化物半导体层(IGZO半导体层)的n沟道型的晶体管的例子。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件 6404以及电容元件6403。开关晶体管6401的栅极与扫描线6406 连接，开关晶体管6401的第一电极(源电极以及漏电极中之一)与信号线6405连接，并且开关晶体管6401的第二电极(源电极以及漏电极中的另一个)与驱动晶体管6402的栅极连接。驱动晶体管 6402的栅极通过电容器6403与电源线6407连接，驱动晶体管6402 的第一电极与电源线6407连接，并且驱动晶体管6402的第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极相当于共同电极6408。共同电极6408与设置在同一衬底上的共同电位线电连接，并且可以将连接部分用作共同连接部而获得图1A、图2A或图3A所示的结构。
注意，将发光元件6404的第二电极(共同电极6408)设定为低电源电位。低电源电位低于供应给电源线6407的高电源电位。例如，可以将低电源电位设定为GND或0V。将高电源电位与低电源电位之差施加到发光元件6404，以使电流在发光元件6404中流过，由此发光元件6404发光。因此，设定每个电位，使得高电源电位与低电源电位之差等于或高于正向阈值电压。
在驱动晶体管6402的栅极电容用作电容器6403的替代时，可省略电容器6403。驱动晶体管6402的栅极电容可以形成在沟道形成区与栅电极之间。
在采用电压输入电压驱动方法的情况下，对驱动晶体管6402 的栅极输入使驱动晶体管6402完全导通或截止的视频信号。即，驱动晶体管6402工作在线性区域，并且因此将比电源线6407的电压高的电压施加到驱动晶体管6402的栅极。注意，对信号线6405施加高于或等于(电源线电压+驱动晶体管6402的Vth)的电压。
在使用模拟灰度级方法代替数字时间灰度级方法的情况下，通过以不同方式输入信号可以使用与图19相同的像素结构。
在使用模拟灰度级方法的情况下，对驱动晶体管6402的栅极施加高于或等于(发光元件6404的正向电压+驱动晶体管6402的Vth)的电压。发光元件6404的正向电压是指获得所希望亮度的电压，并且至少包含正向阈值电压。通过输入允许驱动晶体管6402工作在饱和区的视频信号，电流可以在发光元件6404中流过。为了允许驱动晶体管 6402工作在饱和区，电源线6407的电位高于驱动晶体管6402的栅极电位。因为视频信号为模拟信号，所以根据视频信号的电流在发光元件6404中流过并且可以执行模拟灰度级方法。
注意，像素结构不局限于图19中所示。例如，图26中的像素还可以包括开关、电阻器、电容器、晶体管、逻辑电路或诸如此类。
接着，参照图20A至20C说明发光元件的结构。通过把n沟道驱动TFT作为例子来说明像素的截面结构。用于图20A至20C所示的半导体装置的驱动TFT7001、7011和7021可以按与实施方式6中所述的薄膜晶体管类似的方式进行制造，并且是各自包括作为沟道形成区的氧过剩氧化物半导体层以及作为源区和漏区的氧缺欠氧化物半导体层的高可靠性薄膜晶体管。备选地，可以将实施方式7中所述的薄膜晶体管用作驱动TFT7001、7011、7021。
为了取出从发光元件发出的光，要求阳极与阴极中至少之一透射光。在衬底上形成薄膜晶体管及发光元件。发光元件可具有其中通过与衬底相反的表面取出光的顶部发射结构、其中通过衬底侧上的表面取出光的底部发射结构或者通过与衬底相反的表面和衬底侧上的表面取出光的双发射结构。本发明实施方式的像素结构可以应用于具有任何这些发射结构的发光元件。
参照图20A说明具有顶部发射结构的发光元件。
图20A是在驱动TFT7001为n型且光从发光元件7002发射到阳极7005侧的情况下像素的截面图。在图20A中，发光元件7002的阴极7003和驱动TFT7001电连接，并且在阴极7003上按顺序层叠发光层7004与阳极7005。阴极7003可以由各种导电材料制成，只要它们具有低功函数且反射光。例如，优选采用Ca、Al、CaF、MgAg、AlLi 或者诸如此类。发光层7004可以使用单层或层叠的多层构成。在发光层7004使用多层构成时，通过在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层与空穴注入层来构成发光层7004。不需要设置所有这些层。阳极7005由例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌或者添加有氧化硅的氧化铟锡的透光导电材料形成。
发光元件7002相当于阴极7003与阳极7005将发光层7004夹在中间的区域。在图20A所示像素的情况下，光从发光元件7002发射到阳极7005侧，如箭头所示。
接着，参照图20B说明具有底部发射结构的发光元件。图20B是在驱动TFT7011是n型且光从发光元件7012发射到阴极7013侧的情况下像素的截面图。在图20B中，在与驱动TFT7011电连接的透光导电膜7017上形成发光元件7012的阴极7013，并且在阴极7013上按顺序层叠发光层7014和阳极7015。在阳极7015具有透光属性时，可以形成用来反射光或阻挡光的光阻挡膜7016以覆盖阳极7015。至于阴极 7013，与图20A的情况类似，可以使用各种材料，只要它们是具有低功函数的导电材料。注意，将阴极7013形成为具有可透射光的厚度(优选为5nm至30nm左右)。例如，可以将厚度为20nm的铝膜用作阴极 7013。与图20A的情况类似，发光层7014可以使用单层或层叠的多层构成。阳极7015不需要透射光，但是可以由与图20A的情况类似的透光导电材料形成。作为光阻挡膜7016，例如可以使用反射光的金属；但是，它不局限于金属膜。例如，也可以使用添加有黑色色素的树脂等。
发光元件7012相当于阴极7013及阳极7015将发光层7014夹在中间的区域。在图20B所示像素的情况下，光从发光元件7012发射到阴极7013侧，如箭头所示。
接着，参照图20C说明具有双发射结构的发光元件。在图20C中，在与驱动TFT7021电连接的透光导电膜7027上形成发光元件7022的阴极7023，在阴极7023上按顺序层叠发光层7024与阳极7025。与图 20A的情况类似，阴极7023可由各种导电材料制成，只要它们具有低功函数。注意，阴极7023形成为具有可以透射光的厚度。例如，可以将具有20nm厚度的Al膜用作阴极7023。与图20A中一样，发光层 7024可以使用单层或层叠的多层构成。阳极7025可以由与图20A的情况类似的透光导电材料形成。
发光元件7022相当于阴极7023、发光层7024和阳极7025相互重叠的区域。在图20C所示像素的情况下，光从发光元件7022发射到阳极7025侧和阴极7023侧，如箭头所示。
虽然在此将有机EL元件描述为发光元件，但是也可以将无机EL 元件设置为发光元件。
在本实施方式中，描述了其中控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子；但是，可以采用其中用于电流控制的TFT连接在驱动TFT和发光元件之间的结构。
本实施方式所述的半导体装置的结构不局限于图20A至20C所示的结构，而可以根据本发明的技术精神以各种方式进行修改。
接着，参照图23A和23B说明作为本发明半导体装置的一个实施方式的发光显示面板的外观及截面。图23A是其中利用密封材料将薄膜晶体管及发光元件密封在第一衬底与第二衬底之间的面板的俯视图。图23B是沿着图23A的线条H-I得到的截面图。
密封材料4505设置成围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b。此外，在像素部4502、信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b上设置第二衬底4506。因此，像素部4502、信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b通过第一衬底4501、密封材料4505和第二衬底4506与填充材料4507 一起密封。因此优选的是，用高气密性且少脱气的保护膜(例如贴合膜或者紫外线固化树脂膜)或覆盖材料来封装(密封)显示装置，使得显示装置不暴露于外部空气。
形成在第一衬底4501上的像素部4502、信号线驱动电路4503a和 4503b及扫描线驱动电路4504a和4504b各自包括多个薄膜晶体管，并且在图23B中作为例子示出包括在像素部4502中的薄膜晶体管4510 和包括在信号线驱动电路4503a中的薄膜晶体管4509。
作为薄膜晶体管4509和4510，可以使用实施方式6中所述的包括作为沟道形成区的氧过剩氧化物半导体层以及作为源区和漏区的氧缺欠氧化物半导体层的薄膜晶体管。备选地，可以将实施方式7所述的薄膜晶体管用作薄膜晶体管4509和4510。在本实施方式中，薄膜晶体管4509和4510是n沟道薄膜晶体管。
此外，附图标记4511表示发光元件。发光元件4511所包含的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，发光元件4511的结构不局限于本实施方式所示的叠层结构，其包括第一电极层4517、电致发光层4512和第二电极层4513。可以根据将光从发光元件4511取出的方向或者诸如此类来适当地改变发光元件4511的结构。
分隔壁4520由有机树脂膜、无机绝缘膜或有机聚硅氧烷制成。特别优选的是，分隔壁4520由感光材料形成为在第一电极层4517上具有开口使得该开口的侧壁形成为具有连续曲率的倾斜面。
电致发光层4512可以使用单层或者层叠的多层形成。
为了阻止氧、氢、水分、二氧化碳或者诸如此类侵入到发光元件 4511，可以在第二电极层4513以及分隔壁4520上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜或者诸如此类。
将各种信号及电位从FPC4518a和4518b供给到信号线驱动电路 4503a和4503b、扫描线驱动电路4504a和4504b或像素部4502。
在本实施方式中，连接端子电极4515使用与发光元件4511所包含的第一电极层4517相同的导电膜形成，并且端子电极4516使用与薄膜晶体管4509和4510所包含的源电极层和漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a 的端子。
位于将光从发光元件4511取出的方向上的第二衬底4506需要具有透光属性。在此情况下，使用如玻璃板、塑料板、聚酯膜或丙烯酸膜的透光材料。
作为填充材料4507，除了例如氮或氩的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。例如，可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛) 或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，将氮用作填充材料4507。
若有需要的话，可以在发光元件的发光面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、延迟板(λ/4板或λ/2板)或者彩色滤光片的光学膜。另外，可以给偏振片或圆偏振片设置抗反射膜。例如，可以执行抗眩光处理，通过该处理反射光被表面上的凹凸扩散从而降低眩光。
信号线驱动电路4503a和4503b及扫描线驱动电路4504a和4504b 可以安装为在单独准备的衬底上使用单晶半导体膜或多晶半导体膜形成的驱动电路。备选地，可以仅单独形成并安装信号线驱动电路或其部分或者扫描线驱动电路或其部分。本实施方式不局限于图23A和23B 所示的结构。
通过上述工序，可以制造作为半导体装置的高可靠性发光显示装置 (显示面板)。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式12
本发明的一个实施方式的半导体装置的可以应用于电子纸。电子纸可以用于各种领域的电子设备，只要它们可显示数据。例如，可以将电子纸应用于电子书阅读器(电子书)、招贴、例如列车的交通工具内的广告或者例如信用卡的各种卡的显示。图24A和24B以及图25 中示出电子设备的例子。
图24A示出使用电子纸的招贴2631。在其中广告介质是打印纸的情况下，用手替换广告；但是，通过使用应用本发明的电子纸，可以在短时间内改变广告显示。此外，可以在没有显示缺陷的情况下获得稳定的图像。注意，招贴也可以具有能够无线收发数据的结构。
图24B示出例如列车的交通工具内的广告2632。在其中广告介质是打印纸的情况下，用手替换广告；但是，通过使用应用本发明的电子纸，可以用较少的人力在短时间内改变广告显示。此外，可以在没有显示缺陷的情况下获得稳定的图像。注意，交通工具内的广告可以具有能够无线收发数据的结构。
图25示出电子书阅读器2700的例子。例如，电子书阅读器2700 包括两个框体，即框体2701及框体2703。框体2701及框体2703用铰链2711组合，使得电子书阅读器2700可以用铰链2711作为轴进行开闭。采用这种结构，电子书阅读器2700可以如纸质书那样进行操作。
框体2701与框体2703分别合并有显示部2705和显示部2707。显示部2705及显示部2707可以显示一个图像或不同图像。在其中显示部2705及显示部2707显示不同图像的情况下，例如在右侧的显示部 (图25中的显示部2705)上可以显示文本，而在左侧的显示部(图25中的显示部2707)上可以显示图形。
图25示出其中框体2701设置有操作部等的例子。例如，框体2701 设置有电源开关2721、操作键2723、扬声器2725等。利用操作键2723 可以翻页。注意，可以在与框体的显示部相同的面上设置键盘、指点装置等。另外，可以在框体的背面或侧面上设置外部连接端子(耳机端子、USB端子、可与例如AC适配器及USB电缆的各种电缆连接的端子或者诸如此类)、记录介质插入部等。再者，电子书阅读器2700 可以具有电子词典的功能。
电子书阅读器2700可以具有能够无线收发数据的结构。通过无线通信，可以从电子书籍服务器购买或下载所希望的书籍数据或者诸如此类。
实施方式13
本发明的半导体装置可以应用于各种电子设备(包括娱乐机)。电子设备的例子是电视装置(也称为电视或电视接收机)、计算机或诸如此类的监视器、例如数码相机或数码摄像机的相机、数码相框、蜂窝电话(也称为移动电话或移动电话装置)、便携式游戏控制台、便携式信息终端、声音再现装置、例如弹珠机的大型游戏机等。
图26A示出电视装置9600的例子。在电视装置9600中，显示部 9603合并在框体9601中。图像可以显示在显示部9603上。在此，用支架9605支撑框体9601。
可以通过框体9601的操作开关或者单独的遥控器9610操作电视装置9600。通过遥控器9610的操作键9609可以控制频道及音量，使得可以控制在显示部9603上显示的图像。此外，遥控器9610可以设置有显示从遥控器9610输出的数据的显示部9607。
注意，电视装置9600设置有接收器、调制解调器等。利用接收机可以接收一般的电视广播。再者，在经由调制解调器通过有线或无线连接将电视装置9600连接到通信网络时，可以执行单向(从发送器到接收器)或双向(在发送器和接收器之间、在接收器之间或者诸如此类)的数据通信。
图26B示出数码相框9700的例子。例如，在数码相框9700中，在框体9701中合并有显示部9703。在显示部9703上可以显示各种图像。例如，显示部9703可以显示由数码相机或诸如此类拍摄的图像的数据，以发挥一般相框的功能。
注意，数码相框9700设置有操作部、外部连接部(USB端子、可以与例如USB电缆的各种电缆连接的端子或者诸如此类)、记录介质插入部等。尽管它们可以设置在与显示部相同的面上，但是优选的是将它们设置在侧面或背面上以便设计数码相框9700。例如，在数码相框的记录介质插入部中插入储存由数码相机拍摄的图像的数据的存储器，从而可以下载图像数据并将其显示在显示部9703上。
数字相框9700可以具有能够无线收发数据的结构。通过无线通信，可以下载所希望的图像数据来进行显示。
图27A示出一种便携式娱乐机，包括两个框体，框体9881和框体 9891。框体9881和框体9891与连接部9893连接以进行开闭。框体9881 和框体9891分别合并有显示部9882和显示部9883。另外，图27A所示的便携式娱乐机还包括扬声器部9884、记录介质插入部9886、LED 灯9890、输入单元(操作键9885、连接端子9887、传感器9888(传感器具有测定力、位移、位置、速度、加速度、角速度、转动数、距离、光、液体、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射、流量、湿度、倾斜度、振动、气味或红外线的功能)或者麦克风9889)等。不用说，便携式娱乐机的结构不局限于上文所述，可以采用至少设置有本发明的半导体装置的其它结构。便携式娱乐机可以适当地包括其它附属设备。图27A所示的便携式娱乐机具有读出存储在记录介质中的程序或数据以将其显示在显示部上的功能以及通过无线通信与其他便携式娱乐机共享信息的功能。图27A 所示的便携式娱乐机可以具有不限于上文所述的各种功能。
图27B示出作为大型娱乐机的自动贩卖机9900的例子。在自动贩卖机9900中，显示部9903合并在框体9901中。另外，自动贩卖机9900 包括如起动杆或停止开关的操作单元、投币口、扬声器等。不用说，自动贩卖机9900的结构不局限于上文所述，并且可以采用至少设置有本发明的半导体装置的其它结构。自动贩卖机9900可以适当地包括其它附属设备。
图28示出蜂窝电话1000的例子。蜂窝电话1000设置有合并在框体1001中的显示部1002、操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
在用手指或者诸如此类触摸图28所示的蜂窝电话1000的显示部 1002时，可将数据输入到蜂窝电话1000。此外，可以通过用手指或者诸如此类触摸显示部1002来执行例如打电话和撰写邮件的操作。
主要有三种显示部1002的屏幕模式。第一种模式是主要用于显示图像的显示模式。第二种模式是主要用于输入例如文本的数据的输入模式。第三种模式是其中组合显示模式和输入模式的两种模式的显示与输入模式。
例如，在打电话或撰写邮件的情况下，为显示部1002选择主要用于输入文本的文本输入模式，使得可输入在屏幕上显示的文本。在此情况下，优选的是，在显示部1002的几乎所有屏幕区域上显示键盘或号码按钮。
当在蜂窝电话1000内部设置包括例如陀螺仪或加速度传感器的用于检测倾斜度的传感器的检测装置时，通过确定蜂窝电话1000的方向 (蜂窝电话1000对于横向模式或纵向模式被水平放置还是垂直放置)，可以自动切换显示部1002的屏幕上的显示。
屏幕模式通过触摸显示部1002或操作框体1001的操作按钮1003 进行切换。备选地，可以根据显示在显示部1002上的图像种类切换屏幕模式。例如，当显示在显示部上的图像信号为运动图像的数据时，将屏幕模式切换成显示模式。当信号为文本数据时，将屏幕模式切换成输入模式。
另外，在输入模式中，当在显示部1002中的光传感器检测到信号的同时在某个时段没有执行通过触摸显示部1002的输入时，可以控制屏幕模式以便从输入模式切换成显示模式。
可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，拍摄掌纹、指纹或者诸如此类的图像，从而可以执行个人验证。此外，通过为显示部提供发射近红外光的背光灯或感测光源，还可以拍摄手指静脉、手掌静脉或者诸如此类的图像。
本申请基于2008年9月19日提交日本专利局的日本专利申请序号2008-241335，因此通过引用合并该申请的全部内容。

Claims (7)

1.一种半导体装置，包括：
具有像素部和共同连接部的第一衬底；
具有第一导电层的第二衬底；以及
夹在所述第一衬底与所述第二衬底之间的导电粒子，
其中，所述像素部包括：
所述第一衬底上的栅电极；
所述栅电极上的第一绝缘层；
所述第一绝缘层上的氧化物半导体层；
电连接到所述氧化物半导体层的第二导电层；
电连接到所述氧化物半导体层的第三导电层；
在所述第二导电层、所述第三导电层和所述氧化物半导体层上的第二绝缘层，所述第二绝缘层具有在所述第三导电层上形成的第一接触孔；以及
所述第二绝缘层上的并且通过所述第一接触孔电连接到所述第三导电层的第四导电层，
其中，所述共同连接部包括：
所述第一衬底上的第三绝缘层；
所述第三绝缘层上的第五导电层；
所述第五导电层上形成的具有第二接触孔的第四绝缘层；和
所述第四绝缘层上的并且通过所述第二接触孔电连接到所述第五导电层的第六导电层，
其中，所述第六导电层通过所述导电粒子电连接到所述第一导电层，
其中，所述第二导电层、所述第三导电层以及所述第五导电层由相同材料形成，
其中，所述第四导电层和所述第六导电层由相同材料形成，
其中，所述第一绝缘层和所述第三绝缘层由相同材料形成，
其中，所述第二绝缘层和所述第四绝缘层由相同材料形成，
其中，所述第一绝缘层的氧浓度具有浓度梯度，以及
其中，所述氧浓度朝所述第一绝缘层和所述氧化物半导体层之间的界面增加。
2.一种半导体装置，包括：
具有像素部和共同连接部的第一衬底；
具有第一导电层的第二衬底；以及
夹在所述第一衬底与所述第二衬底之间的导电粒子，
其中，所述像素部包括：
所述第一衬底上的栅电极；
所述栅电极上的第一绝缘层；
所述第一绝缘层上的包括沟道形成区的氧化物半导体层；
电连接到所述氧化物半导体层的第二导电层；
电连接到所述氧化物半导体层的第三导电层；
在所述第二导电层、所述第三导电层和所述氧化物半导体层上的第二绝缘层，所述第二绝缘层具有在所述第三导电层上形成的第一接触孔；和
所述第二绝缘层上的并且通过所述第一接触孔电连接到所述第三导电层的第四导电层，
其中，所述共同连接部包括：
所述第一衬底上的第五导电层；
所述第五导电层上的第三绝缘层；
所述第三绝缘层上的第六导电层；
所述第六导电层上形成的具有第二接触孔的第四绝缘层；和
所述第四绝缘层上的并且通过所述第二接触孔电连接到所述第六导电层的第七导电层，
其中，所述共同连接部中的所述第七导电层通过所述导电粒子电连接到所述第一导电层，
其中，所述栅电极和所述第五导电层由相同材料形成，
其中，所述第二导电层、所述第三导电层和所述第六导电层由相同材料形成，
其中，所述第四导电层和所述第七导电层由相同材料形成，
其中，所述第一绝缘层和所述第三绝缘层由相同材料形成，
其中，所述第二绝缘层和所述第四绝缘层由相同材料形成，
其中，所述第一绝缘层的氧浓度具有浓度梯度，以及
其中，所述氧浓度朝所述第一绝缘层和所述氧化物半导体层之间的界面增加。
3.如权利要求2所述的半导体装置，
其中，所述第五导电层通过所述第四绝缘层的第三接触孔电连接到所述第七导电层，
其中，所述第七导电层的第一部分位于所述第四绝缘层的所述第二接触孔中，并且所述第七导电层的第二部分位于所述第四绝缘层的所述第三接触孔中，
其中，所述导电粒子与所述第七导电层的所述第二部分重叠，
其中，所述第四导电层是透明导电层，并且
其中，所述第七导电层是透明导电层。
4.如权利要求1或2所述的半导体装置，其中，所述氧化物半导体层包括铟、镓和锌。
5.如权利要求1或2所述的半导体装置，其中，所述第二导电层和所述第三导电层包括Ti。
6.如权利要求1或2所述的半导体装置，
其中，所述导电粒子被包含在密封材料中，并且
其中，所述第一衬底用所述密封材料固定到所述第二衬底。
7.如权利要求1或2所述的半导体装置，其中，整个所述氧化物半导体层与所述栅电极重叠。
CN201410239406.5A 2008-09-19 2009-09-01 显示装置 Active CN103985718B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-241335 2008-09-19
JP2008241335 2008-09-19
CN200980137843.3A CN102160184B (zh) 2008-09-19 2009-09-01 显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200980137843.3A Division CN102160184B (zh) 2008-09-19 2009-09-01 显示装置

Publications (2)

Publication Number Publication Date
CN103985718A CN103985718A (zh) 2014-08-13
CN103985718B true CN103985718B (zh) 2019-03-22

Family

ID=42036714

Family Applications (3)

Application Number Title Priority Date Filing Date
CN200980137843.3A Active CN102160184B (zh) 2008-09-19 2009-09-01 显示装置
CN201410239406.5A Active CN103985718B (zh) 2008-09-19 2009-09-01 显示装置
CN201110373876.7A Active CN102496628B (zh) 2008-09-19 2009-09-01 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200980137843.3A Active CN102160184B (zh) 2008-09-19 2009-09-01 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110373876.7A Active CN102496628B (zh) 2008-09-19 2009-09-01 显示装置

Country Status (7)

Country Link
US (6) US8304765B2 (zh)
EP (2) EP2421030B1 (zh)
JP (14) JP4959037B2 (zh)
KR (11) KR102668391B1 (zh)
CN (3) CN102160184B (zh)
TW (13) TWI469297B (zh)
WO (1) WO2010032640A1 (zh)

Families Citing this family (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
KR101911386B1 (ko) * 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2421030B1 (en) 2008-09-19 2020-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101563527B1 (ko) 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103730509B (zh) * 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
TWI571684B (zh) 2008-11-28 2017-02-21 半導體能源研究所股份有限公司 液晶顯示裝置
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102342672B1 (ko) 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010230740A (ja) 2009-03-26 2010-10-14 Hitachi Displays Ltd 液晶表示装置およびその製造方法
KR101968855B1 (ko) 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
KR101422362B1 (ko) * 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101073543B1 (ko) * 2009-09-04 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102054650B1 (ko) 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101470785B1 (ko) 2009-09-24 2014-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101991006B1 (ko) 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
CN112447130A (zh) 2009-10-21 2021-03-05 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
KR102148664B1 (ko) 2009-11-06 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101787353B1 (ko) 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101943109B1 (ko) 2009-12-04 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101963300B1 (ko) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011108199A1 (ja) * 2010-03-04 2011-09-09 シャープ株式会社 薄膜トランジスタの製造方法及びその方法により製造された薄膜トランジスタ、アクティブマトリクス基板
KR20130054275A (ko) * 2010-04-23 2013-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN106057907B (zh) * 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
TWI406415B (zh) * 2010-05-12 2013-08-21 Prime View Int Co Ltd 薄膜電晶體陣列基板及其製造方法
KR101872927B1 (ko) * 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102906805A (zh) 2010-05-21 2013-01-30 夏普株式会社 显示装置及其驱动方法、以及显示系统
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011162166A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
KR101801960B1 (ko) * 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
US8988337B2 (en) * 2010-07-02 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
JP2012048220A (ja) * 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその駆動方法
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012256012A (ja) 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
US20130188324A1 (en) * 2010-09-29 2013-07-25 Posco Method for Manufacturing a Flexible Electronic Device Using a Roll-Shaped Motherboard, Flexible Electronic Device, and Flexible Substrate
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5770068B2 (ja) * 2010-11-12 2015-08-26 株式会社半導体エネルギー研究所 半導体装置
US9035298B2 (en) 2010-12-01 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device, TFT substrate, and method for manufacturing semiconductor device and TFT substrate
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP5351343B2 (ja) 2011-01-13 2013-11-27 シャープ株式会社 半導体装置
JP5798933B2 (ja) * 2011-01-26 2015-10-21 株式会社半導体エネルギー研究所 信号処理回路
US9023685B2 (en) * 2011-02-28 2015-05-05 Sharp Kabushiki Kaisha Semiconductor device, fabrication method for the same, and display apparatus
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI614995B (zh) * 2011-05-20 2018-02-11 半導體能源研究所股份有限公司 鎖相迴路及使用此鎖相迴路之半導體裝置
JP5319816B2 (ja) * 2011-05-21 2013-10-16 双葉電子工業株式会社 薄膜半導体装置と薄膜半導体装置を用いた表示装置
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
DE112012007290B3 (de) 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI446539B (zh) * 2011-12-23 2014-07-21 Au Optronics Corp 半導體結構
MY167319A (en) * 2011-12-28 2018-08-16 Sharp Kk Touch panel and display device with touch panel
JP6259575B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN202443973U (zh) * 2012-02-28 2012-09-19 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管与显示装置
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6199583B2 (ja) * 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP2014021170A (ja) * 2012-07-12 2014-02-03 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその製造方法
CN107564967B (zh) * 2012-07-20 2020-10-23 株式会社半导体能源研究所 显示装置
KR102226090B1 (ko) 2012-10-12 2021-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치의 제조 장치
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
TWI649794B (zh) 2012-11-08 2019-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102639256B1 (ko) 2012-12-28 2024-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN103094353B (zh) * 2013-01-23 2016-06-29 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置及一种制造方法
TWI651839B (zh) * 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6236827B2 (ja) * 2013-03-27 2017-11-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR20150011702A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치, 및 박막 트랜지스터의 제조 방법
US20150187574A1 (en) * 2013-12-26 2015-07-02 Lg Display Co. Ltd. IGZO with Intra-Layer Variations and Methods for Forming the Same
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103996792B (zh) * 2014-04-30 2016-04-27 京东方科技集团股份有限公司 有机发光器件及制造方法和有机发光显示装置及驱动方法
KR101669060B1 (ko) * 2014-05-02 2016-11-10 엘지디스플레이 주식회사 표시장치 및 이를 제조하는 방법
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10126899B2 (en) 2016-04-04 2018-11-13 Japan Display Inc. Detection device and display device
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
CN106024706B (zh) * 2016-06-22 2019-02-19 深圳市华星光电技术有限公司 阵列基板及其制作方法
JP6715708B2 (ja) * 2016-07-08 2020-07-01 株式会社ジャパンディスプレイ 表示装置
JP6962673B2 (ja) 2016-09-12 2021-11-05 株式会社ジャパンディスプレイ 樹脂基板
JP6818512B2 (ja) * 2016-10-27 2021-01-20 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US20180323239A1 (en) * 2017-05-03 2018-11-08 Innolux Corporation Display device
CN107195635B (zh) * 2017-05-12 2020-05-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法
CN107093610B (zh) * 2017-05-24 2020-09-25 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
TWI758519B (zh) 2017-07-27 2022-03-21 南韓商Ｌｇ化學股份有限公司 基板及光學裝置
CN108766972B (zh) 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
CN108766387B (zh) * 2018-05-30 2021-01-22 京东方科技集团股份有限公司 显示装置、自动调节显示屏亮度的方法及终端设备
KR101995922B1 (ko) * 2018-10-01 2019-07-04 삼성디스플레이 주식회사 박막 트랜지스터 표시의 제조 방법
KR101954372B1 (ko) 2018-10-12 2019-03-05 한국벤토나이트 주식회사 유기성 폐기물을 함유하는 연료탄의 제조방법.
KR102606687B1 (ko) * 2018-12-12 2023-11-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109742149A (zh) * 2018-12-14 2019-05-10 华南理工大学 一种双层硅掺杂氧化锡基薄膜晶体管及其制备方法和应用
JP2020112690A (ja) * 2019-01-11 2020-07-27 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 画像形成システム
JP2020145233A (ja) * 2019-03-04 2020-09-10 キオクシア株式会社 半導体装置およびその製造方法
CN110045555B (zh) * 2019-05-10 2021-08-24 Tcl华星光电技术有限公司 一种显示面板的走线结构及显示面板
TWM587775U (zh) * 2019-07-07 2019-12-11 奕力科技股份有限公司 具有像素結構的顯示裝置與指紋辨識晶片
US12113115B2 (en) * 2021-02-09 2024-10-08 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same
TWI792493B (zh) * 2021-08-13 2023-02-11 友達光電股份有限公司 全反射顯示器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677209A (zh) * 2004-04-01 2005-10-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN1794048A (zh) * 2004-12-23 2006-06-28 Lg.菲利浦Lcd株式会社 液晶显示面板及其制造方法
CN101060139A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶氧化锌薄膜晶体管及其制造方法

Family Cites Families (256)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017962Y2 (ja) 1980-10-08 1985-05-31 十条エンジニアリング株式会社 フアクシミリ装置における原稿検出装置
JPS6017962A (ja) * 1983-07-11 1985-01-29 Canon Inc 薄膜トランジスタ
JPS60198861A (ja) * 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
EP0372821B1 (en) 1988-11-30 1995-03-08 Nec Corporation Liquid crystal display panel with reduced pixel defects
JPH02157827A (ja) * 1988-12-12 1990-06-18 Nec Corp 薄膜トランジスタアレイ装置
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05243333A (ja) 1992-02-26 1993-09-21 Nec Corp 薄膜電界効果型トランジスタ基板
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3512849B2 (ja) * 1993-04-23 2004-03-31 株式会社東芝 薄膜トランジスタおよびそれを用いた表示装置
DE4400842C2 (de) * 1994-01-13 1998-03-26 Gold Star Electronics MOS Transistor und Verfahren zu seiner Herstellung
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3663261B2 (ja) * 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
US5835177A (en) 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100238206B1 (ko) * 1996-10-05 2000-01-15 윤종용 박막트랜지스터 액정 표시장치및 그 제조방법
KR100255591B1 (ko) 1997-03-06 2000-05-01 구본준 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
JP3208658B2 (ja) 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
KR100248256B1 (ko) * 1997-04-22 2000-03-15 구본준 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
JP3226836B2 (ja) 1997-06-26 2001-11-05 日本電気株式会社 液晶表示装置及びその製造方法
JPH1140814A (ja) 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JPH1195255A (ja) * 1997-09-24 1999-04-09 Toshiba Corp 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置
US6587160B2 (en) 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
JP3536639B2 (ja) * 1998-01-09 2004-06-14 セイコーエプソン株式会社 電気光学装置及び電子機器
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
TW565719B (en) 1998-03-13 2003-12-11 Toshiba Corp Manufacturing method of array substrate for display device
JPH11258632A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3161528B2 (ja) 1998-09-07 2001-04-25 日本電気株式会社 液晶表示パネル
CN1139837C (zh) 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3982730B2 (ja) 1998-12-10 2007-09-26 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
US6353464B1 (en) 1998-11-20 2002-03-05 Kabushiki Kaisha Advanced Display TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring
JP2000267595A (ja) 1999-03-15 2000-09-29 Toshiba Corp 表示装置用アレイ基板の製造方法
JP3916349B2 (ja) * 1999-06-15 2007-05-16 株式会社アドバンスト・ディスプレイ 液晶表示装置
US6836301B1 (en) * 1999-06-15 2004-12-28 Advanced Display Inc. Liquid crystal display device
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100299537B1 (ko) 1999-08-31 2001-11-01 남상희 엑스-선 검출용 박막트랜지스터 기판 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3712899B2 (ja) 1999-09-21 2005-11-02 株式会社日立製作所 液晶表示装置
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001109014A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP4584387B2 (ja) 1999-11-19 2010-11-17 シャープ株式会社 表示装置及びその欠陥修復方法
JP4963140B2 (ja) 2000-03-02 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
DE60125338T2 (de) 2000-03-07 2007-07-05 Asm International N.V. Gradierte dünne schichten
US7419903B2 (en) 2000-03-07 2008-09-02 Asm International N.V. Thin films
JP2001339072A (ja) 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
US6838696B2 (en) 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4777500B2 (ja) 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP3415602B2 (ja) 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
KR100385082B1 (ko) 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
DE10042962C1 (de) * 2000-08-31 2002-05-02 Siemens Ag Magnetlager zur Lagerung einer drehbaren Welle unter Verwendung von Hoch-T¶c¶-Supraleitermaterial
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002198311A (ja) * 2000-12-25 2002-07-12 Sony Corp 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US6757031B2 (en) * 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display
US9139906B2 (en) 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
US7563715B2 (en) 2005-12-05 2009-07-21 Asm International N.V. Method of producing thin films
US7491634B2 (en) 2006-04-28 2009-02-17 Asm International N.V. Methods for forming roughened surfaces and applications thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
KR100799463B1 (ko) 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP2003069028A (ja) * 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3747828B2 (ja) 2001-09-21 2006-02-22 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US7358104B2 (en) * 2002-10-08 2008-04-15 Samsung Electornics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
JP2003161957A (ja) 2001-11-26 2003-06-06 Toshiba Corp 液晶表示装置及びその製造方法
JP3939140B2 (ja) 2001-12-03 2007-07-04 株式会社日立製作所 液晶表示装置
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100652047B1 (ko) * 2001-12-29 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시소자
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US6851816B2 (en) * 2002-05-09 2005-02-08 Pixon Technologies Corp. Linear light source device for image reading
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
TWI227529B (en) * 2002-05-22 2005-02-01 Kawasaki Masashi Semiconductor device and display device using the same
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100904757B1 (ko) * 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100951351B1 (ko) 2003-04-22 2010-04-08 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 전기 영동 표시장치
JP4754772B2 (ja) 2003-05-16 2011-08-24 株式会社半導体エネルギー研究所 発光装置及び該発光装置を用いた電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
CN101483180B (zh) * 2003-07-14 2011-11-16 株式会社半导体能源研究所 液晶显示器件
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101123097B1 (ko) 2003-10-28 2012-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조방법
WO2005041311A1 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever
WO2005048353A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4610285B2 (ja) * 2004-09-30 2011-01-12 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4566677B2 (ja) 2004-10-01 2010-10-20 シャープ株式会社 液晶パネル
US7470604B2 (en) * 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP2006178426A (ja) * 2004-11-24 2006-07-06 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
TWI252587B (en) * 2004-12-14 2006-04-01 Quanta Display Inc Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
US20060132454A1 (en) * 2004-12-16 2006-06-22 Deng-Peng Chen Systems and methods for high resolution optical touch position systems
KR100654569B1 (ko) 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4741870B2 (ja) * 2005-04-18 2011-08-10 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR101216688B1 (ko) * 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7898623B2 (en) * 2005-07-04 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device and method of driving display device
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
WO2007043493A1 (en) * 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5416881B2 (ja) * 2005-10-18 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101182521B1 (ko) 2005-10-28 2012-10-02 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
JP2007123672A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 導電体構造、導電体構造の製造方法、素子基板および素子基板の製造方法
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR101146527B1 (ko) * 2005-11-30 2012-05-25 엘지디스플레이 주식회사 게이트 인 패널 구조 액정표시장치 및 그 제조 방법
CN101336485B (zh) * 2005-12-02 2012-09-26 出光兴产株式会社 Tft基板及tft基板的制造方法
KR20070059385A (ko) * 2005-12-06 2007-06-12 삼성전자주식회사 표시 장치
KR101201068B1 (ko) * 2005-12-20 2012-11-14 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조방법
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5121221B2 (ja) * 2005-12-26 2013-01-16 株式会社半導体エネルギー研究所 半導体装置
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR101115026B1 (ko) * 2006-01-10 2012-03-06 삼성전자주식회사 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP4930704B2 (ja) * 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP5298407B2 (ja) * 2006-04-28 2013-09-25 凸版印刷株式会社 反射型表示装置および反射型表示装置の製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008003134A (ja) 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8400599B2 (en) 2006-08-16 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display panel having a light blocking electrode
JP4349406B2 (ja) 2006-08-24 2009-10-21 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
KR20080018576A (ko) * 2006-08-25 2008-02-28 삼성전자주식회사 유기 활성물의 접촉 구조 형성 방법 및 평판 표시 장치의제조 방법, 그리고 유기 박막 트랜지스터 표시판 및 유기발광 표시 장치
KR101325198B1 (ko) * 2006-08-29 2013-11-04 삼성디스플레이 주식회사 쇼트 패드와 이를 구비한 박막 트랜지스터 기판 및액정표시패널
TW200814326A (en) * 2006-09-08 2008-03-16 Wintek Corp Thin film transistor liquid crystal display panel and the method of making same
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
KR101270705B1 (ko) * 2006-09-26 2013-06-03 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
CN102646681B (zh) 2006-10-04 2015-08-05 株式会社半导体能源研究所 半导体器件
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TW200824165A (en) * 2006-11-20 2008-06-01 Univision Technology Inc Pixel circuit of an organic light emitting diode display
KR100920482B1 (ko) * 2006-11-28 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
TW200825520A (en) * 2006-12-15 2008-06-16 Innolux Display Corp Liquid crystal panel
JP4388544B2 (ja) 2006-12-19 2009-12-24 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置および電子機器
US8058675B2 (en) * 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
TWI342427B (en) * 2006-12-29 2011-05-21 Chimei Innolux Corp Multi-domain vertcal alignment liquid crystal display panel
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4662075B2 (ja) 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
JP5081461B2 (ja) 2007-02-02 2012-11-28 パナソニック液晶ディスプレイ株式会社 表示装置の製造方法
KR101377456B1 (ko) * 2007-02-07 2014-03-25 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101329284B1 (ko) * 2007-02-08 2013-11-14 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US20080204618A1 (en) 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
TWI326919B (en) * 2007-03-14 2010-07-01 Au Optronics Corp Semiconductor structure of liquid crystal display and manufacturing method thereof
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4560633B2 (ja) 2007-03-26 2010-10-13 国立大学法人埼玉大学 化学センサ
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI575293B (zh) 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US8030655B2 (en) 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5059628B2 (ja) 2008-01-10 2012-10-24 株式会社日立製作所 半導体装置
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101911386B1 (ko) * 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101563527B1 (ko) * 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2421030B1 (en) 2008-09-19 2020-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8434563B2 (en) * 2010-02-26 2013-05-07 Schiller Grounds Care, Inc. Device for cultivating soil or brushing debris

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677209A (zh) * 2004-04-01 2005-10-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN1794048A (zh) * 2004-12-23 2006-06-28 Lg.菲利浦Lcd株式会社 液晶显示面板及其制造方法
CN101060139A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶氧化锌薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
JP5303586B2 (ja) 2013-10-02
KR20170102062A (ko) 2017-09-06
JP2016105186A (ja) 2016-06-09
JP2024097800A (ja) 2024-07-19
US20160190177A1 (en) 2016-06-30
TW202320044A (zh) 2023-05-16
JP2014209240A (ja) 2014-11-06
JP2021006916A (ja) 2021-01-21
CN103985718A (zh) 2014-08-13
TW201929148A (zh) 2019-07-16
KR101774212B1 (ko) 2017-09-04
KR20160114185A (ko) 2016-10-04
TW201440191A (zh) 2014-10-16
TW202245274A (zh) 2022-11-16
CN102160184A (zh) 2011-08-17
JP2018159947A (ja) 2018-10-11
KR20210049188A (ko) 2021-05-04
TWI620294B (zh) 2018-04-01
TW201027700A (en) 2010-07-16
TW201926614A (zh) 2019-07-01
KR102426826B1 (ko) 2022-08-01
JP2019145806A (ja) 2019-08-29
KR101660327B1 (ko) 2016-09-27
US20200111816A1 (en) 2020-04-09
JP5871405B2 (ja) 2016-03-01
TW201743423A (zh) 2017-12-16
KR102113024B1 (ko) 2020-06-02
TWI714063B (zh) 2020-12-21
JP6359737B2 (ja) 2018-07-18
CN102496628A (zh) 2012-06-13
KR20110128212A (ko) 2011-11-28
JP2017208573A (ja) 2017-11-24
TW201637165A (zh) 2016-10-16
TWI652785B (zh) 2019-03-01
WO2010032640A1 (en) 2010-03-25
KR101889287B1 (ko) 2018-08-20
JP2014195105A (ja) 2014-10-09
KR102668391B1 (ko) 2024-05-24
US20180315779A1 (en) 2018-11-01
US9343517B2 (en) 2016-05-17
TW201131729A (en) 2011-09-16
US10032796B2 (en) 2018-07-24
KR20180090393A (ko) 2018-08-10
TW201907536A (zh) 2019-02-16
TWI694568B (zh) 2020-05-21
US10559599B2 (en) 2020-02-11
TW202125706A (zh) 2021-07-01
TWI836853B (zh) 2024-03-21
US8304765B2 (en) 2012-11-06
JP4959037B2 (ja) 2012-06-20
KR101999970B1 (ko) 2019-07-15
TWI657558B (zh) 2019-04-21
KR20160042143A (ko) 2016-04-18
CN102160184B (zh) 2014-07-09
JP2011097103A (ja) 2011-05-12
JP5550777B2 (ja) 2014-07-16
KR101313126B1 (ko) 2013-10-01
JP2022105518A (ja) 2022-07-14
KR101831167B1 (ko) 2018-02-26
JP5917598B2 (ja) 2016-05-18
US11610918B2 (en) 2023-03-21
JP2014078724A (ja) 2014-05-01
JP2012160745A (ja) 2012-08-23
JP2016131239A (ja) 2016-07-21
TW201603232A (zh) 2016-01-16
TW201742214A (zh) 2017-12-01
KR102246123B1 (ko) 2021-04-30
EP2421030A3 (en) 2015-05-27
KR20200053657A (ko) 2020-05-18
KR20220110330A (ko) 2022-08-05
KR20110060928A (ko) 2011-06-08
JP6268203B2 (ja) 2018-01-24
TWI453885B (zh) 2014-09-21
TWI469297B (zh) 2015-01-11
EP2421030A2 (en) 2012-02-22
JP6154919B2 (ja) 2017-06-28
US20230187453A1 (en) 2023-06-15
TWI775228B (zh) 2022-08-21
US20110133183A1 (en) 2011-06-09
KR102094683B1 (ko) 2020-03-30
TWI793047B (zh) 2023-02-11
EP2342754A1 (en) 2011-07-13
EP2342754A4 (en) 2015-05-20
EP2421030B1 (en) 2020-10-21
TWI509766B (zh) 2015-11-21
KR20140091620A (ko) 2014-07-21
US20100072468A1 (en) 2010-03-25
JP2010098305A (ja) 2010-04-30
TWI536530B (zh) 2016-06-01
TWI628770B (zh) 2018-07-01
CN102496628B (zh) 2015-09-16
KR20190067268A (ko) 2019-06-14

Similar Documents

Publication Publication Date Title
CN103985718B (zh) 显示装置
JP6813650B2 (ja) 半導体装置
CN103545342B (zh) 半导体装置
CN105448969B (zh) 半导体装置的制造方法
JP2020170852A (ja) 半導体装置
CN104134673B (zh) 显示装置及其制造方法
CN103400838B (zh) 显示装置
CN102150191B (zh) 显示装置
JP2021100144A (ja) 半導体装置
CN102473734B (zh) 半导体装置及其制造方法
JP2019049718A (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant