JP2014021170A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2014021170A JP2014021170A JP2012156986A JP2012156986A JP2014021170A JP 2014021170 A JP2014021170 A JP 2014021170A JP 2012156986 A JP2012156986 A JP 2012156986A JP 2012156986 A JP2012156986 A JP 2012156986A JP 2014021170 A JP2014021170 A JP 2014021170A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- electrode
- hole
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 30
- 230000001681 protective effect Effects 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 182
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0041—Devices characterised by their operation characterised by field-effect operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】画素用ホールの径大化を抑制することが可能な液晶表示装置及びその製造方法を提供する。
【解決手段】本発明の液晶表示装置の製造方法では、ゲート絶縁膜３にゲート配線５２の一部を露出させる第１の端子用ホール３ｂを形成し、下層絶縁膜４及び上層絶縁膜８に、ドレイン電極５７の一部を露出させる画素用ホール８ａと、平面視において第１の端子用ホール３ｂと重複し、ゲート配線５２の一部を露出させる第２の端子用ホール８ｂと、を形成し、画素用ホール８ａを通じてドレイン電極５７に接続される画素電極９と、第２の端子用ホール８ｂを通じてゲート配線５２に接続される端子９２と、を形成する。
【選択図】図１
【解決手段】本発明の液晶表示装置の製造方法では、ゲート絶縁膜３にゲート配線５２の一部を露出させる第１の端子用ホール３ｂを形成し、下層絶縁膜４及び上層絶縁膜８に、ドレイン電極５７の一部を露出させる画素用ホール８ａと、平面視において第１の端子用ホール３ｂと重複し、ゲート配線５２の一部を露出させる第２の端子用ホール８ｂと、を形成し、画素用ホール８ａを通じてドレイン電極５７に接続される画素電極９と、第２の端子用ホール８ｂを通じてゲート配線５２に接続される端子９２と、を形成する。
【選択図】図１
Description
本発明は、液晶表示装置及びその製造方法に関し、特には絶縁膜におけるホールの形成に関する。
特許文献１に開示された液晶表示装置は、薄膜トランジスタＴｒを覆う絶縁膜１３と、絶縁膜１３上に配置される共通電極１５と、共通電極１５を覆う絶縁膜１７と、絶縁膜１７上に配置される画素電極１９と、を備えている。これら２層の絶縁膜１３，１７には、薄膜トランジスタＴｒのソース／ドレイン電極１１ｓｄの一部を露出させる画素用ホール１７ａが形成されており、画素電極１９は、画素用ホール１７ａを通じてソース／ドレイン電極１１ｓｄに接続されている。
ところで、上記のような液晶表示装置の周縁領域には、ゲート配線（走査線）の一部を露出させる端子用ホールが形成され、この端子用ホールを通じて端子がゲート配線に接続される。この端子用ホールは、画素用ホールが形成される２層の絶縁膜とその下のゲート絶縁膜とを含む合計３層の絶縁膜を貫通するように形成される。
しかしながら、端子用ホールと画素用ホールをエッチングにより同時に形成する場合、３層の絶縁膜を貫通する端子用ホールの形成が完了するまで、２層の絶縁膜を貫通する画素用ホールがエッチングされ続けるため、画素用ホールが径大化してしまうという問題がある。
本発明は、上記実情に鑑みて為されたものであり、画素用ホールの径大化を抑制することが可能な液晶表示装置及びその製造方法を提供することを主な目的とする。
上記課題を解決するため、本発明の液晶表示装置の製造方法は、透明基板上にゲート電極及びゲート配線を形成し、前記ゲート電極及び前記ゲート配線を覆うゲート絶縁膜を形成し、前記ゲート絶縁膜に前記ゲート配線の一部を露出させる第１の端子用ホールを形成し、前記ゲート絶縁膜上に半導体層、ソース電極及びドレイン電極を形成し、前記半導体層、前記ソース電極、前記ドレイン電極及び前記ゲート配線を覆う保護絶縁膜を形成し、前記保護絶縁膜に、前記ソース電極又は前記ドレイン電極の一部を露出させる画素用ホールと、平面視において前記第１の端子用ホールと重複し、前記ゲート配線の一部を露出させる第２の端子用ホールと、を形成し、前記画素用ホールを通じて前記ソース電極又は前記ドレイン電極に接続される画素電極と、前記第２の端子用ホールを通じて前記ゲート配線に接続される端子と、を形成することを特徴とする。
また、本発明の一態様では、前記第２の端子用ホールは、前記第１の端子用ホールよりも小さく、前記第１の端子用ホールの内側に形成される。
また、本発明の一態様では、前記保護絶縁膜は下層絶縁膜と上層絶縁膜とを含み、前記下層絶縁膜と前記上層絶縁膜との間に共通電極が形成される。
また、本発明の一態様では、前記ゲート絶縁膜は前記保護絶縁膜よりも硬い。
また、本発明の液晶表示装置は、透明基板と、前記透明基板上に配置されるゲート電極及びゲート配線と、前記ゲート電極及び前記ゲート配線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に配置される半導体層、ソース電極及びドレイン電極と、前記半導体層、前記ソース電極及び前記ドレイン電極を覆う保護絶縁膜と、前記保護絶縁膜に形成された画素用ホールを通じて前記ソース電極又は前記ドレイン電極に接続される画素電極と、前記保護絶縁膜に形成された端子用ホールを通じて前記ゲート配線に接続される端子と、を備え前記ゲート配線のうち前記端子と接続される部分では、前記保護絶縁膜が前記ゲート配線と直接接していることを特徴とする。
また、本発明の一態様では、前記端子は、前記ゲート絶縁膜と接触しない。
また、本発明の一態様では、前記保護絶縁膜は下層絶縁膜と上層絶縁膜とを含み、前記下層絶縁膜と前記上層絶縁膜との間に共通電極が形成される。
本発明によると、第１の端子用ホールをゲート絶縁膜に形成し、その後、第１の端子用ホールと平面視において重複する第２の端子用ホールを保護絶縁膜に形成することから、ゲート配線の一部を露出させるまでの時間を短縮することが可能であり、この結果、画素用ホールの径大化を抑制して、開口率を向上させることが可能である。
本発明の液晶表示装置及びその製造方法の実施形態を、図面を参照しながら説明する。図１は、本発明の液晶表示装置の一実施形態を模式的に表す断面図である。同図の左側には、ＴＦＴ基板１の表示領域に設けられた薄膜トランジスタ（ＴＦＴ）５の近傍が示され、同図の右側には、ＴＦＴ基板１の周縁領域に設けられた端子９２の近傍が示されている。
ＴＦＴ基板１の表示領域では、透明基板２上にＴＦＴ５が配置されている。ＴＦＴ５は、ゲート電極５１と、半導体層５３と、ソース電極５５と、ドレイン電極５７と、を備えている。ゲート電極５１上には半導体層５３が配置されており、ゲート電極５１と半導体層５３の間にはゲート絶縁膜３が配置されている。半導体層５３上には、ソース電極５５及びドレイン電極５７が配置されている。
ＴＦＴ５及びゲート絶縁膜３は、保護絶縁膜としての下層絶縁膜４によって覆われており、下層絶縁膜４は有機絶縁膜６によって覆われている。有機絶縁膜６は、比較的厚めに形成されており、その表面が平坦になった平坦化膜である。有機絶縁膜６上には共通電極７が配置されており、共通電極７には共通線７２が接続されている。共通電極７及び有機絶縁膜６は、保護絶縁膜としての上層絶縁膜８によって覆われており、上層絶縁膜８上には画素電極９が配置されている。なお、有機絶縁膜６は必須ではない。
有機絶縁膜６のうちドレイン電極５７の上方には、底に下層絶縁膜４が露出するホール６ａが形成されており、上層絶縁膜８は、ホール６ａを充填して下層絶縁膜４と接触している。下層絶縁膜４及び上層絶縁膜８には、有機絶縁膜６のホール６ａの内側を通って、底にドレイン電極５７が露出する画素用ホール８ａが形成されており、画素電極９は、画素用ホール８ａを通ってドレイン電極５７に接続されている。
ＴＦＴ基板１の周縁領域には、ゲート電極５１と接続されたゲート配線５２が延在しており、ゲート配線５２の端部には端子９２が接続されている。ゲート配線５２の端部の上方には、ゲート絶縁膜３、下層絶縁膜４及び上層絶縁膜８が積層されており、有機絶縁膜６は配置されていない。ゲート絶縁膜３には第１の端子用ホール３ｂが形成されており、下層絶縁膜４及び上層絶縁膜８には第２の端子用ホール８ｂが形成されている。第１の端子用ホール３ｂと第２の端子用ホール８ｂは、平面視で互いに重複するように形成されている。第２の端子用ホール８ｂの底にはゲート配線５２の端部が露出しており、端子９２は、第２の端子用ホール８ｂを通ってゲート配線５２の端部に接続されている。
透明基板２は無アルカリガラス等からなる。ＴＦＴ５のゲート電極５１、ゲート配線５２、ソース電極５５及びドレイン電極５７はＣｕやＡｌ等の金属からなる。半導体層５３は非晶質Ｓｉなどの半導体からなる。ゲート絶縁膜３、下層絶縁膜４及び上層絶縁膜８はＳｉＮ等の透明な無機絶縁材料からなる。有機絶縁膜６を構成する有機材料については後述する。共通電極７、画素電極９及び端子９２は、スズ添加酸化インジウム（ＩＴＯ）等の酸化物からなる透明導電膜である。
ＴＦＴ基板１では、さらに、上層絶縁膜８及び画素電極９の上方に不図示の配向膜が配置され、透明基板２の下方に不図示の偏光板が配置される。こうしたＴＦＴ基板１と、不図示のカラーフィルタ（ＣＦ）基板とが液晶層を挟持することによって液晶パネルが構成され、さらに、こうした液晶パネルに駆動回路が組み付けられることによって液晶表示装置が構成される。
図２Ａ〜図８Ｂは、本発明の液晶表示装置の製造方法の実施形態を表す図である。これらの図のＡの断面図は、フォトリソグラフィー工程及びエッチングによる薄膜加工が終了し、フォトレジストが除去された状態を示している。Ｂのフローチャートは、当該状態に至るまでの主な工程を示している。
ここで、フォトリソグラフィー工程とは、フォトレジストの塗布から、フォトマスクを使用した選択的な露光を経て、現像を行うまでの、レジストパターンを形成する一連の処理を含む工程であり、以下では詳細な説明を省略する。
図２Ａ及び図２Ｂに示される工程では、ゲート電極５１及びゲート配線５２が形成される。具体的には、始めに、透明基板２上にスパッタリングによりＣｕやＡｌ等の金属からなる金属膜が形成される（Ｓ１１）。次いで、金属膜上にレジストパターンが形成され（Ｓ１２）、金属膜が選択的にエッチングされる（Ｓ１３）。その後、フォトレジストが剥離される（Ｓ１４）。これにより、透明基板２上にゲート電極５１及びゲート配線５２が形成される。
図３Ａ及び図３Ｂに示される工程では、ゲート絶縁膜３、半導体層５３、ソース電極５５及びドレイン電極５７が形成される。また、ゲート絶縁膜３には、第１の端子用ホール３ｂが形成される。具体的には、ＣＶＤ装置の反応室内にアンモニアガス、シランガス及び窒素ガスを導入することでＳｉＮｘからなるゲート絶縁膜３が形成され、続いて、シランガス及び水素ガスを導入することで非晶質Ｓｉからなる半導体層が形成され、続いて、スパッタリングによりＣｕやＡｌ等の金属からなる金属膜が形成される（Ｓ２１）。
次いで、金属膜上にハーフトーンマスクを利用したレジストパターンが形成される（Ｓ２２）。ここでは、ソース電極５５及びドレイン電極５７が形成される領域にフォトレジストが第１の厚さで形成され、ソース電極５５とドレイン電極５７の間の領域にフォトレジストが上記第１の厚さよりも薄い第２の厚さで形成される。また、半導体層５３が形成されない領域にフォトレジストが上記第２の厚さよりも薄い第３の厚さで形成され、第１の端子用ホール３ｂが形成される領域にはフォトレジストが形成されない。次いで、金属膜、半導体層及びゲート絶縁膜３が選択的にエッチングされ（Ｓ２３）、これにより、ゲート絶縁膜３には、底にゲート配線５２の端部が露出する第１の端子用ホール３ｂが形成される。次いで、フォトレジストの第３の厚さで形成された部分がハーフアッシングにより除去され（Ｓ２４）、これにより露出した領域の金属膜及び半導体層が選択的にエッチングされる（Ｓ２５）。次いで、フォトレジストの第２の厚さで形成された部分がハーフアッシングにより除去され（Ｓ２６）、これにより露出した領域の金属膜がエッチングされる（Ｓ２７）。その後、フォトレジストが剥離される（Ｓ２６）。これにより、半導体層５３、ソース電極５５及びドレイン電極５７が形成され、ＴＦＴ５が完成する。
図４Ａ及び図４Ｂに示される工程では、下層絶縁膜４が形成される。具体的には、ＣＶＤ装置の反応室内にアンモニアガス、シランガス及び窒素ガスを導入することで、ＴＦＴ５及びゲート絶縁膜３上にＳｉＮｘからなる下層絶縁膜４が形成される（Ｓ３１）。このとき、下層絶縁膜４は、ゲート絶縁膜３に形成された第１の端子用ホール３ｂを充填するため、第１の端子用ホール３ｂの上方にはその形状に倣った窪み４ｃが形成される。
図５Ａ及び図５Ｂに示される工程では、有機絶縁膜６が形成される。具体的には、下層絶縁膜４上に液状の有機材料を塗布し、硬化させることで有機絶縁膜６が形成される（Ｓ４１）。有機絶縁膜６を構成する有機材料としては、例えばアクリル樹脂が挙げられる。これに限られず、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂などであってもよい。また、有機絶縁膜６はシリカ等の無機充填材を含んでいてもよい。有機絶縁膜６は、下層絶縁膜４及び上層絶縁膜８よりも厚く、その表面が平坦になった平坦化膜である。次いで、有機絶縁膜６上にはレジストパターンが形成され（Ｓ４２）、有機絶縁膜６が選択的にエッチングされ（Ｓ４３）、その後、フォトレジストが剥離される（Ｓ４４）。これにより、有機絶縁膜６のうちドレイン電極５７の上方には、底に下層絶縁膜４が露出するホール６ａが形成される。なお、有機絶縁膜６は、ゲート配線５２の端部の上方には形成されない。
図６Ａ及び図６Ｂに示される工程では、共通電極７及び共通線７２が形成される。具体的には、有機絶縁膜６上にスパッタリングによりＩＴＯ等の酸化物からなる透明導電膜が形成され、さらにスパッタリングによりＣｕやＡｌ等の金属からなる金属膜が形成される（Ｓ５１）。次いで、金属膜上にハーフトーンマスクを利用したレジストパターンが形成される（Ｓ５２）。ここでは、共通線７２が形成される領域にフォトレジストが比較的厚く形成され、共通電極７のみが形成される領域にフォトレジストが比較的薄く形成され、共通電極７が形成されない領域にはフォトレジストが形成されない。次いで、金属膜及び透明導電膜が選択的にエッチングされる（Ｓ５３）。次いで、フォトレジストの薄く形成された部分がハーフアッシングにより除去され（Ｓ５４）、これにより露出した領域の金属膜がエッチングされる（Ｓ５５）。その後、フォトレジストが剥離される（Ｓ５６）。これにより、共通電極７及び共通線７２が形成される。
図７Ａ及び図７Ｂに示される工程では、上層絶縁膜８が形成される。具体的には、ＣＶＤ装置の反応室内にアンモニアガス、シランガス及び窒素ガスを導入することで、有機絶縁膜６上にＳｉＮｘからなる上層絶縁膜８が形成される（Ｓ６１）。このとき、上層絶縁膜８は、有機絶縁膜６に形成されたホール６ａを充填し、ホール６ａの底に露出する下層絶縁膜４と接触する。また、ゲート配線５２の端部の上方でも、上層絶縁膜８は、下層絶縁膜４と接触する。次いで、上層絶縁膜８上にレジストパターンが形成され（Ｓ６２）、上層絶縁膜８が選択的にエッチングされ（Ｓ６３）、その後、フォトレジストが剥離される（Ｓ６４）。
これにより、ＴＦＴ基板１の表示領域では、下層絶縁膜４及び上層絶縁膜８の２層に亘って、有機絶縁膜６のホール６ａの内側を通り、底にドレイン電極５７が露出する画素用ホール８ａが形成される。一方、ＴＦＴ基板１の周縁領域でも、下層絶縁膜４及び上層絶縁膜８の２層に亘って、平面視において第１の端子用ホール３ｂと重複し、底にゲート配線５２の端部が露出する第２の端子用ホール８ｂが形成される。すなわち、本実施形態では、ゲート絶縁膜３に第１の端子用ホール３ｂを形成しているため、第２の端子用ホール８ｂを形成すべき絶縁膜の数が、下層絶縁膜４及び上層絶縁膜８の２層となって、画素用ホール８ａを形成すべき絶縁膜の数と同じになる。これによると、画素用ホール８ａ及び第２の端子用ホール８ｂを同時に形成する際に、ドレイン電極５７が露出するまでの時間とゲート配線５２が露出するまでの時間とが実質的に同じになるか、若しくは両者の差が十分に小さくなるので、この結果、画素用ホール８ａの径大化の抑制を図ることが可能である。
図９は、第１の端子用ホール３ｂ及び第２の端子用ホール４ｂの具体的な構成例を表す図である。本構成例では、第２の端子用ホール８ｂは、第１の端子用ホール３ｂよりも小さく、第１の端子用ホール３ｂの内側に形成されている。このため、ゲート配線５２のうち端子９２が接続される部分では、ゲート絶縁膜３ではなく、下層絶縁膜４がゲート配線５２を覆っている。詳しくは、ゲート配線５２のうち、第２の端子用ホール８ｂによって露出する露出部分の周囲領域は、下層絶縁膜４によって覆われている。このように下層絶縁膜４及び上層絶縁膜８に第２の端子用ホール８ｂが形成されることによって、第２の端子用ホール８ｂ内に形成される端子９２（図１を参照）は、ゲート絶縁膜３とは接触しない。
ところで、ゲート絶縁膜３は半導体層５３と共に形成されることから（図３Ａ及び図３Ｂを参照）、ゲート絶縁膜３の成膜温度は、下層絶縁膜４及び上層絶縁膜８の成膜温度よりも高い。例えば、ゲート絶縁膜３の成膜温度は約３５０℃であるのに対し、下層絶縁膜４及び上層絶縁膜８の成膜温度は約２９０℃である。この違いから、ゲート絶縁膜３は、下層絶縁膜４及び上層絶縁膜８よりも硬くなり、被加工性に劣る。しかしながら、図９の構成例では、第２の端子用ホール８ｂが、加工性が比較的悪いゲート絶縁膜３ではなく、加工性が比較的良い下層絶縁膜４及び上層絶縁膜８に形成されるため、第２の端子用ホール８ｂを所望のテーパー形状に成形することが容易であり、端子９２の信頼性を向上させることが可能である。
なお、ゲート絶縁膜３、下層絶縁膜４及び上層絶縁膜８は同じ材料からなるため、互いの境界が判別し難いことが考えられる。しかし、第２の端子用ホール８ｂが第１の端子用ホール３ｂよりも小さく、第１の端子用ホール３ｂの内側に形成されているか否かは、上層絶縁膜８の上面にゲート絶縁膜３に対応する盛り上がり部８１が形成されているか否かによって判断することが可能である。
また、上記態様に限られず、図１０に示されるように、第２の端子用ホール８ｂが第１の端子用ホール３ｂよりも大きく、第１の端子用ホール３ｂの外側に形成されてもよい。この場合、第１の端子用ホール３ｂと第２の端子用ホール８ｂが連続し、その内側壁は段形状となる。すなわち、ゲート絶縁膜３には、下層絶縁膜４及び上層絶縁膜８よりも内側に張り出した張り出し部３２が形成される。
製造工程の説明に戻り、図８Ａ及び図８Ｂに示される工程では、画素電極９及び端子９２が形成される。具体的には、上層絶縁膜８上にスパッタリングによりＩＴＯ等の酸化物からなる透明導電膜が形成される（Ｓ７１）。次いで、透明導電膜上にレジストパターンが形成され（Ｓ７２）、透明導電膜が選択的にエッチングされる（Ｓ７３）。その後、フォトレジストが剥離される（Ｓ７４）。これにより、上層絶縁膜８上に画素電極９が形成されると共に、画素電極９は、画素用ホール８ａを通って、その底に露出したドレイン電極５７に接続される。また、端子９２は、第２の端子用ホール８ｂを通って、その底に露出したゲート配線５２の端部に接続される。
その後、上層絶縁膜８及び画素電極９の上方に不図示の配向膜が配置され、透明基板２の下方に不図示の偏光板が配置されることで、ＴＦＴ基板１が完成する。さらに、ＴＦＴ基板１と不図示のＣＦ基板との間に液晶層が保持されることで液晶パネルが完成し、こうした液晶パネルに駆動回路などが組み付けられることで液晶表示装置が完成する。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、種々の変形実施が当業者にとって可能であるのはもちろんである。
本発明は、図１１に示されるようなＴＦＴ基板１０に適用されてもよい。ＴＦＴ基板１０では、保護絶縁膜４上に画素電極９が形成されており、ゲート絶縁膜３下に共通電極７が形成されている。ＴＦＴ基板１０の表示領域では、保護絶縁膜４に、底にドレイン電極５７が露出する画素用ホール８ａが形成されている。ＴＦＴ基板１０の周縁領域では、保護絶縁膜４に、平面視において第１の端子用ホール３ｂと重複し、底にゲート配線５２の端部が露出する第２の端子用ホール４ｂが形成されている。すなわち、本変形例においても、ゲート絶縁膜３に第１の端子用ホール３ｂを形成しているため、第２の端子用ホール４ｂを形成すべき絶縁膜の数が、保護絶縁膜４のみの１層となって、画素用ホール４ａを形成すべき絶縁膜の数と同じになる。
１ ＴＦＴ基板、２ 透明基板、３ ゲート絶縁膜、３２ 張り出し部、３ｂ 第１の端子用ホール、４ 下層絶縁膜（保護絶縁膜）、４ａ 画素用ホール、４ｂ 第２の端子用ホール、４ｃ 窪み、５ 薄膜トランジスタ（ＴＦＴ）、５１ ゲート電極、５２ ゲート配線、５３ 半導体層、５５ ソース電極、５７ ドレイン電極、６ 有機絶縁膜、６ａ ホール、７ 共通電極、７２ 共通線、８ 上層絶縁膜（保護絶縁膜）、８１ 盛り上がり部、８ａ 画素用ホール、８ｂ 第２の端子用ホール、９ 画素電極、９２ 端子。
Claims (7)
- 透明基板上にゲート電極及びゲート配線を形成し、
前記ゲート電極及び前記ゲート配線を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜に前記ゲート配線の一部を露出させる第１の端子用ホールを形成し、
前記ゲート絶縁膜上に半導体層、ソース電極及びドレイン電極を形成し、
前記半導体層、前記ソース電極、前記ドレイン電極及び前記ゲート配線を覆う保護絶縁膜を形成し、
前記保護絶縁膜に、前記ソース電極又は前記ドレイン電極の一部を露出させる画素用ホールと、平面視において前記第１の端子用ホールと重複し、前記ゲート配線の一部を露出させる第２の端子用ホールと、を形成し、
前記画素用ホールを通じて前記ソース電極又は前記ドレイン電極に接続される画素電極と、前記第２の端子用ホールを通じて前記ゲート配線に接続される端子と、を形成する、
ことを特徴とする液晶表示装置の製造方法。 - 前記第２の端子用ホールは、前記第１の端子用ホールよりも小さく、前記第１の端子用ホールの内側に形成される、
請求項１に記載の液晶表示装置の製造方法。 - 前記保護絶縁膜は下層絶縁膜と上層絶縁膜とを含み、前記下層絶縁膜と前記上層絶縁膜との間に共通電極が形成される、
請求項１に記載の液晶表示装置の製造方法。 - 前記ゲート絶縁膜は前記保護絶縁膜よりも硬い、
請求項２に記載の液晶表示装置の製造方法。 - 透明基板と、
前記透明基板上に配置されるゲート電極及びゲート配線と、
前記ゲート電極及び前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に配置される半導体層、ソース電極及びドレイン電極と、
前記半導体層、前記ソース電極及び前記ドレイン電極を覆う保護絶縁膜と、
前記保護絶縁膜に形成された画素用ホールを通じて前記ソース電極又は前記ドレイン電極に接続される画素電極と、
前記保護絶縁膜に形成された端子用ホールを通じて前記ゲート配線に接続される端子と、
を備え
前記ゲート配線のうち前記端子と接続される部分では、前記保護絶縁膜が前記ゲート配線と直接接している、
ことを特徴とする液晶表示装置。 - 前記端子は、前記ゲート絶縁膜と接触しない、
請求項５に記載の液晶表示装置。 - 前記保護絶縁膜は下層絶縁膜と上層絶縁膜とを含み、前記下層絶縁膜と前記上層絶縁膜との間に共通電極が形成される、
請求項５に記載の液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012156986A JP2014021170A (ja) | 2012-07-12 | 2012-07-12 | 液晶表示装置及びその製造方法 |
| US13/939,955 US20140014979A1 (en) | 2012-07-12 | 2013-07-11 | Liquid crystal display device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012156986A JP2014021170A (ja) | 2012-07-12 | 2012-07-12 | 液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014021170A true JP2014021170A (ja) | 2014-02-03 |
Family
ID=49913221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012156986A Pending JP2014021170A (ja) | 2012-07-12 | 2012-07-12 | 液晶表示装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20140014979A1 (ja) |
| JP (1) | JP2014021170A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019168718A (ja) * | 2013-06-05 | 2019-10-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014156434A1 (ja) * | 2013-03-29 | 2014-10-02 | シャープ株式会社 | アクティブマトリクス基板、及び表示装置 |
| KR102420461B1 (ko) * | 2015-02-06 | 2022-07-14 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 이의 제조 방법 |
| JP2019083226A (ja) * | 2017-10-27 | 2019-05-30 | 株式会社ジャパンディスプレイ | 電子機器及びその製造方法 |
| CN107643657B (zh) * | 2017-10-31 | 2019-10-11 | 武汉华星光电技术有限公司 | 一种改善面板外围tito残留的方法及光罩 |
| CN108183132A (zh) * | 2017-12-27 | 2018-06-19 | 深圳市华星光电半导体显示技术有限公司 | 一种igzo薄膜晶体管制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100255592B1 (ko) * | 1997-03-19 | 2000-05-01 | 구본준 | 액정 표시 장치 구조 및 그 제조 방법 |
| KR100483358B1 (ko) * | 2001-09-07 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| KR100796795B1 (ko) * | 2001-10-22 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US6862052B2 (en) * | 2001-12-14 | 2005-03-01 | Samsung Electronics Co., Ltd. | Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof |
| JP4035094B2 (ja) * | 2002-07-31 | 2008-01-16 | エルジー．フィリップス エルシーデー カンパニー，リミテッド | 反射透過型液晶表示装置及びその製造方法 |
| JP2009282473A (ja) * | 2008-05-26 | 2009-12-03 | Hitachi Displays Ltd | 表示装置 |
| WO2010032640A1 (en) * | 2008-09-19 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP5427552B2 (ja) * | 2009-10-30 | 2014-02-26 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR101520423B1 (ko) * | 2011-04-21 | 2015-05-14 | 엘지디스플레이 주식회사 | 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법 |
| KR101394938B1 (ko) * | 2011-05-03 | 2014-05-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| TWI446531B (zh) * | 2011-05-17 | 2014-07-21 | Au Optronics Corp | 畫素結構及電性橋接結構 |
| KR101877448B1 (ko) * | 2011-06-30 | 2018-07-12 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
-
2012
- 2012-07-12 JP JP2012156986A patent/JP2014021170A/ja active Pending
-
2013
- 2013-07-11 US US13/939,955 patent/US20140014979A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019168718A (ja) * | 2013-06-05 | 2019-10-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140014979A1 (en) | 2014-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9638976B2 (en) | Liquid crystal display device, thin film transistor array substrate and method of fabricating the same | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| US7413940B2 (en) | Thin-film transistor and fabrication method thereof | |
| JP5528475B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| JP4772395B2 (ja) | 電気光学表示装置およびその製造方法 | |
| JP2014021170A (ja) | 液晶表示装置及びその製造方法 | |
| US7754547B2 (en) | Method of manufacturing active matrix array structure | |
| US9153606B2 (en) | Method of manufacturing an array substrate | |
| KR20070072198A (ko) | 액정표시소자 제조방법 | |
| US10910498B2 (en) | Array substrate, method for fabricating the same and display device | |
| WO2014121562A1 (zh) | Tn型阵列基板及其制作方法、显示装置 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| US8178374B2 (en) | Thin film patterning method and method for manufacturing a liquid crystal display device | |
| JP2009230022A (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| WO2019091182A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| KR20140081408A (ko) | 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법 | |
| TW201322340A (zh) | 畫素結構及其製作方法 | |
| JP5707725B2 (ja) | 薄膜のパターニング方法及び表示パネルの製造方法 | |
| KR20130037963A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2014016585A (ja) | 液晶表示装置の製造方法 | |
| WO2017166398A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2014015622A1 (zh) | Tft阵列基板、制造方法及液晶显示装置 |