JP4035094B2 - 反射透過型液晶表示装置及びその製造方法 - Google Patents
反射透過型液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP4035094B2 JP4035094B2 JP2003283852A JP2003283852A JP4035094B2 JP 4035094 B2 JP4035094 B2 JP 4035094B2 JP 2003283852 A JP2003283852 A JP 2003283852A JP 2003283852 A JP2003283852 A JP 2003283852A JP 4035094 B2 JP4035094 B2 JP 4035094B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- transmissive
- reflective
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
- G02F1/133555—Transflectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Description
ストレージキャパシタを形成する構造のうち、前段ゲート配線と画素電極との間にキャパシタが形成される構造をストレージオンゲート構造と呼ぶ。
前記ストレージキャパシタは対応する薄膜トランジスタのターンオフ区間で液晶キャパシタに充填された電圧を維持させる。
これによって前記薄膜トランジスタのターンオフ区間で液晶キャパシタを通じて漏洩電流の発生が防止され、フリッカー発生による画質低下を解決することができる。
図1は一般的な反射透過型カラー液晶表示装置を示した分解斜視図である。
図1に示すように、一般的な反射透過型液晶表示装置11は、ブラックマトリックス16を含むカラーフィルター17とカラーフィルター上に透明な共通電極13が形成された上部基板15と、画素領域Pと画素領域に透過部Aと反射部Cが同時に形成された画素電極19とスイッチング素子Tとアレイ配線が形成された下部基板21とで構成され、前記上部基板15と下部基板21との間には液晶23が充填されている。
この時、前記画素領域Pは前記ゲート配線25とデータ配線27とが交差して定義される領域である。
図2は一般的な反射透過型の液晶表示装置を示した断面図である。
図2に示すように、概略的な反射透過型液晶表示装置11は共通電極13が形成された上部基板15と、透過ホールAを含む反射電極19bと透過電極19aで構成された画素電極19が形成された下部基板21と、前記上部基板15と下部基板21の間に充填された液晶23と、前記下部基板21の下部に位置したバックライト41で構成される。
前記した構成を参照して反射モード時と透過モード時の液晶表示装置の動作を説明する。
一般的に液晶表示装置は下部基板と言われる薄膜トランジスタアレイ基板と、上部基板と言われるカラーフィルタ−基板と、前記両基板の間に形成された液晶とからなる。
以下、説明する内容は下部基板の薄膜トランジスタアレイ基板に関するものである。
図3、図4は背景技術の第1方法による反射透過型液晶表示装置の平面図及び構造断面図である。
図5Aないし図5Cは、背景技術の第1方法による反射透過型液晶表示装置の製造方法をアレイ基板の画素を拡大して示した段階的な平面図であり、図6Aないし図6Cはそれぞれ図5Aないし図5CのI−I’、II−II’、III−III’に沿って切断して工程順序によって図示した工程断面図である。
また、チャンネル領域を除いたアクティブ層33上にドーピングされたアモルファスシリコンからなったオーミックコンタクト層33aが形成されている。
また、前記ドレイン電極34cと一体化して形成され、前段ゲート配線に形成された前記ストレージ下部電極31cの上部まで延長されたストレージ上部電極34dがある。
この時、第1保護膜35はストレージ上部電極34dとゲートパッド31Aとソースパッド34Aの上部にそれぞれ第1、第2、第3コンタクトホール36a、36b、36cを形成し、画素領域に透過ホール36dを形成する。
また、前記透過ホール37の下面を除いた画素領域に反射電極37が形成されている。
この時反射電極37は画素領域を定義するデータ配線34と所定間隔重なって形成される。
また、前記第1、第3コンタクトホール36a、36c及びこれに隣接した第2保護膜38上部にゲートパッド端子39aとソースパッド端子39bが形成されており、第2コンタクトホール36bを通じてストレージ上部電極34dとコンタクトし、透過ホール36dを含む画素領域に透過電極39cが形成されている。
また、前記反射電極37と透過電極39cが重なって画素電極を成す。
前記構成の背景技術の第1方法による反射透過型液晶表示装置の製造方法は、図5Aと図6Aに示すように透明な基板30上に導電性金属のアルミニウム(Al)、モリブデン(Mo)、タングステン(W)、他の導電性合金を蒸着し、パターニングして、先端に所定面積をなすようにゲートパッド31aと、前記ゲートパッド31aで一方に延長されたゲート配線31と、前記ゲート配線31で所定面積に突出して形成したゲート電極31bとを形成する。
次にゲート配線31が形成された基板30全面に、シリコンジオキサイド(SiO2)やシリコンニトライド(SiNx)のような絶縁物質を蒸着し、連続してアモルファスシリコン(a−Si)と不純物が含まれたアモルファスシリコンを蒸着して、ゲート絶縁膜32と半導体層(アモルファスシリコン+不純物アモルファスシリコン)を形成する。
また、前記アクティブ層33が形成された基板31の全面に、モリブデン、タングステン、クロームのような導電性金属を蒸着しパターニングする。
前記パターニング工程を進めて、前記ゲート絶縁膜32を間に置いて交差するデータ配線34を形成し、データ配線34の先端にソースパッド34aを形成し、前記ゲート電極31bの上部に一方に突出して形成され、アクティブ層33の片側と重なるようにソース電極34bを形成する。
また、前記ソース電極34bとドレイン電極34cをマスクとしてチャンネル領域の不純物アモルファスシリコンをエッチングしてアクティブ層33上にオーミックコンタクト層33aを形成する。
また、透過ホール36dを含む第1保護膜35上に抵抗値が小さく反射率に優れた反射金属を蒸着した後パターニングして、画素領域に反射電極37を形成する。
また、第2保護膜38と反射電極37とゲート絶縁膜31cをエッチングして、ストレージ上部電極34dとゲートパッド31aとソースパッド34aの上部に、それぞれ第1、第2、第3コンタクトホールを形成する。この時透過ホール部分は基板が露出する。
この時、反射電極37は前記画素領域を定義するデータ配線34と所定間隔オーバーラップするように形成する。
図7、図8は、背景技術の第2方法による反射透過型液晶表示装置の平面図及び構造断面図である。
図9Aないし図9Cは、背景技術の第2方法による反射透過型液晶表示装置の製造方法を、アレイ基板の画素を拡大して示した段階的な平面図であり、図10Aないし図10Cは、それぞれ図9Aないし図9CのIV−IV’、V−V’、VI−VI’に沿って切断し、工程順序によって図示した工程断面図である。
特に背景技術の第2方法による反射透過型の液晶表示装置は、ストレージ上部電極に形成するコンタクトホール領域には凹凸パターンを形成することができないので、反射部の開口率の減少が相対的に第1方法を用いる場合に比べて更に減少する。
本発明の他の目的は、薄膜トランジスタのチャンネル領域が損傷されることを防止できる反射透過型液晶表示装置及びその製造方法を提供することが目的である。
また、本発明の他の目的は、ゲートパッドとソースパッドで反射金属をエッチングするとき、工程信頼性を向上できる反射透過型液晶表示装置を提供することが目的である。
本発明の他の目的は、フォトアクリルで構成した凹凸パターンが劣化する問題を解決できる反射透過型の液晶表示装置の製造方法を提供することが目的である。
前記透過電極が前記薄膜トランジスタのドレイン電極の延長部と前記ストレージ上部電極のうち、いずれか一つに連結される。
前記反射領域で前記透過電極と前記反射電極との間には保護膜が介在される。前記保護膜は前記反射領域において凹凸パターンを有する。
前記反射電極はモリブデン−アルミニウム又はモリブデン―アルミニウム・インジウム合金の2層構造をなす。
前記薄膜トランジスタのドレイン電極に一体化して形成され、前段ゲート配線上に形成されたストレージキャパシタのストレージ上部電極と、
前記ストレージ上部電極に直接コンタクトするように前記画素領域に形成された透過電極と、
前記透過電極の一部が露出されるように傾斜段差を有する第1透過ホールが備えられた保護膜と、
前記透過電極が第2透過ホールを有して露出するように、前記傾斜段差部分と、前記保護膜上部と、前記傾斜段差に隣接した前記第1透過ホールの下面の前記反射領域に形成された反射電極とを含むことを特徴とする。
前記バッファ絶縁膜はシリコン窒化膜からなる。
前記透過電極の下部に、前記薄膜トランジスタのドレイン電極上部にコンタクトホールを有する絶縁膜が更に備えられ、前記コンタクトホールを通じて前記透過電極が前記ドレイン電極とコンタクトする。
前記反射電極はモリブデン−アルミニウムまたはモリブデン−アルミニウム・ネオジム合金の2層構造をなす。
前段ゲートラインと一体化して形成されたストレージ下部電極と、前記ストレージ下部電極上にゲート絶縁膜を間に置き、ストレージ上部電極を更に形成する。
交差配置されて画素領域を定義する複数のゲートライン及びデータラインと、前記ゲートラインとデータラインとの交差部分に形成された薄膜トランジスタと、前記薄膜トランジスタのドレイン電極と一体化して形成され、前段ゲートライン上に形成されたストレージキャパシタのストレージ上部電極と、前記ゲートライン及びデータラインの一方先端に、第1、第2ホールを有する、内部が隔離形成されたゲートパッド及びソースパッドと、前記薄膜トランジスタのドレイン電極と連結して前記画素領域に形成された透過電極と、前記第1、第2ホールを通じて前記ゲートパッド及び前記ソースパッドとコンタクトされているゲートパッド端子及びソースパッド端子と、前記ゲートパッド及びソースパッドの側面を覆うように前記透過電極を含む前記基板上に形成された層間絶縁膜と、前記透過電極の一部が露出するように傾斜段差を有する第1透過ホールが備えられた保護膜と、前記ストレージ上部電極及びドレイン電極を含む前記反射領域上部に形成された凹凸パターンと、前記透過電極が第2透過ホールを有して、露出されるように、前記凹凸パターンを含む前記傾斜段差部分と、前記保護膜上部と、前記傾斜段差に隣接した前記第1透過ホールの下面の前記反射領域に形成された反射電極とを含むことを特徴とする。
前記透過ホールを形成する時、前記ゲートパッド端子と、前記ソースパッド端子に第1、第2コンタクトホールを形成し、前記凹凸パターンは、前記保護膜上にフォトアクリルのような有機物質を塗布した後エンボッシング(embossing)技術を使用して形成する。
第一に、ドレイン電極と透過電極、ストレージ上部電極と透過電極間に別途のコンタクトホール形成工程を進めないので、工程を単純化できる。
第二に、ストレージキャパシタ上にコンタクトホールを形成しなくてもよいので、背景技術のコンタクトホールの形成領域だけ開口率が減少することを防止できる。
第三に、反射電極が、第1透過ホールの側面の傾斜段差部に形成されるのみならず、傾斜段差部から延長された第1透過ホールの下面で透過電極とコンタクトするので、反射部の開口率を増大できる。
第四に、透過電極形成後にドーピングされたアモルファスシリコン層をエッチングするので、薄膜トランジスタのチャンネル領域が損傷することを防止できる。
第五に、透過電極を形成する前にバッファ絶縁膜を蒸着するので、後に透過電極形成のためのウェットエッチング工程の時に、薄膜トランジスタのチャンネル領域が損傷することを防止できる。
第六に、ゲートパッドとソースパッドを、その内部に第1、第2ホールを形成して隔離し、第1、第2ホールでゲートパッドとソースパッドの側面を覆うように層間絶縁膜を形成するので、後に反射電極をエッチングするときに損傷が発生することを防止することができ、工程の信頼性を向上させることができる。
第七に、反射電極をモリブデン−アルミニウム又はモリブデン−アルミニウム・ネオジム合金のように2層構造に形成するので、透過電極との界面でガルバニック問題が発生することを防止できる。
第八に、反射電極を透過電極より上部に形成するので、背景技術に比べて反射効率を向上させることができる。
第九に、フォトアクリルで構成された凹凸パターンを形成した後に別途のシリコン窒化物を蒸着する工程が必要しないので、温度に比べてフォトアクリルが劣化する問題が発生することを防止できる。
一般的に液晶表示装置は薄膜トランジスタアレイ基板と呼ばれる下部基板と、カラーフィルタ−基板と呼ばれる上部基板と、前記両基板の間に形成された液晶を含めてなる。
以下説明する下部基板は、薄膜トランジスタアレイ基板に関する。
また、図13Aないし図13Cは本発明の第1実施例による反射透過型液晶表示装置の製造方法をアレイ基板の画素を拡大して示した段階的な平面図である。
また、図14Aないし図14Cは図13Aないし図13CのVII−VII’、VIII−VIII’、IX−IX’に沿って切断し、工程順序によって図示した工程断面図である。
ここで、VII−VIIは薄膜トランジスタとストレージキャパシタを切った断面図であり、VIII−VIII’はストレージキャパシタと透過ホールを切った断面図であり、IX−IX’はゲートパッドを切った断面図である。
この時、画素領域は透過電極85がストレージ上部電極84dと直接コンタクトして形成され、透過電極85上に第2透過ホール87を有して反射部に反射電極89aが形成されている。
また、ストレージキャパシタは、前段のゲート配線と連結された片側領域のストレージ下部電極81cと、ゲート電極81b及びストレージ下部電極81cを上部層と電気的に絶縁させるためのゲート絶縁膜82と、前記ドレイン電極84cと一体化して延長されて形成されたストレージ上部電極84dとからなる。
図11と図12に示すように、透明な基板80上に一定間隔を有して一直線方向に平行にゲート配線81が配列されており、前記ゲート配線81から一直線方向にゲート電極81bが突出して形成され、前段ゲート配線から片側方向にゲート電極81bが突出して形成され、前段ゲート配線と一体化して形成されストレージキャパシタ位置にストレージ下部電極81cが形成されている。
また、ゲート配線81とゲート電極81b及びストレージ下部電極81cを含む基板80上に、上部層と電気的に絶縁させるためのゲート絶縁膜82があり、前記ゲート電極81b上部のゲート絶縁膜82上にアクティブ層83が形成されている。
また、前記ゲート配線81と交差して画素領域を定義するデータ配線84があり、前記データ配線84で片側方向に突出してアクティブ層83の片側とオーバーラップされたソース電極84bがあり、前記ソース電極84bと離隔してアクティブ層83の他側とオーバーラップして形成されたドレイン電極84cがある。
また、前記ストレージ上部電極84dと直接コンタクトするようにオーバーラップした透過電極85が画素領域に形成されている。
図示していないが、前記透過電極85は前記薄膜トランジスタの拡張されたドレイン電極84cに連結され得る。
従って、第1透過ホールは第2透過ホールよりその面積が広い。
前記反射電極89aは、画素領域を定義するデータ配線84と所定間隔重なって形成される。また、前記反射電極89aと透過電極85が重なって画素電極を成す。
また、反射電極89aは、保護膜86の上部、第1透過ホールの傾斜段差部、及び、傾斜段差部から延長された第1透過ホールの下面へまで延長されて形成されているので反射効率を増大できる効果がある。
先ず、図13Aと図14Aに示すように、透明な基板80上に導電性金属のアルミニウム(Al)、モリブデン(Mo)、タングステン(W)、他の導電性合金を蒸着しパターニングして、先端に所定面積をなすようにゲートパッド81aと、前記ゲートパッド81aから片側方向に延長されたゲート配線81と、前記ゲート配線81の片側から所定面積に突出して形成されたゲート電極81bとを形成する。
次に、ゲート配線81が形成された基板80の全面にシリコンジオキサイド(SiO2)やシリコンニトライド(SiNx)のような絶縁物質を蒸着し、連続してアモルファスシリコン(a−Si)と不純物が含まれたアモルファスシリコンを蒸着して、ゲート絶縁膜82と半導体層(アモルファスシリコン+不純物アモルファスシリコン)を形成する。
また、前記半導体パターンが形成された基板81の全面にモリブデン、タングステン、クロームのような導電性金属を蒸着しパターニングする。
前記パターニング工程を進めて前記ゲート絶縁膜82を間に置いて交差するデータ配線84を形成し、データ配線84の先端にソースパッド84aを形成し、前記ゲート電極81bの上部の半導体パターンの片側に重なるようにソース電極84bを突出して形成する。
以降に図13Cと図14Cに示すように、ベンゾシクロブテン、フォトアクリル系樹脂などが含まれた有機絶縁物のうち、いずれか一つを選択して塗布して保護膜86を形成する。
また、フォトリソグラフィー工程を進めて画素領域の透過電極85の片側領域が露出されるように第1透過ホールを形成すると、共に、ゲートパッド81aとソースパッド84a上にパッドオープン工程を行って、第1、第2コンタクトホール88a、88b(図13C)を形成する。
前記反射電極89aを形成する共に、ゲートパッド81a上のコンタクトホール及びこれに隣接した保護膜86上に前記ゲートパッド81aと接触するゲートパッド端子89bを形成し、ソースパッド84a上のコンタクトホール及びこれに隣接した保護膜86上にソースパッド84aと接触するソースパッド端子89cを形成する。
このような工程によって反射透過型液晶表示装置を製造すると、ドレイン電極84cと透過電極85、ストレージ上部電極84dと透過電極85間に別途のコンタクト工程を進めなくても工程を単純化させることができる。
また、図17Aないし図17Cは本発明の第2実施例による反射透過型液晶表示装置の製造方法をアレイ基板の画素を拡大して示した段階的な平面図である。
ここで、X−X’は薄膜トランジスタとストレージキャパシタを切った断面図であり、XI−XI’はストレージキャパシタと透過ホールを切った断面図であり、XII−XII’はゲートパッドを切った断面図である。
この時、画素領域の透過電極95は、ドレイン電極94cとストレージ上部電極94d上に直接コンタクトされ、反射電極99aは透過電極95上に第2透過ホール97を有して反射部に形成されている。
前記透過電極95はドレイン電極94cとストレージ上部電極94dに同時にコンタクトされる。
また、ストレージキャパシタは、前段ゲート配線と連結されているストレージ下部電極91cと、ゲート電極92を間におき、前記ストレージ下部電極91c上部に形成されたストレージ上部電極94dとからなる。
図15と図16に示すように、透明な基板90上に一定間隔を有して一直線方向と平行してゲート配線91が配列されており、前記ゲート配線91から一直線方向にゲート電極91bが突出して形成され、前段ゲート配線と一体化して形成され、ストレージキャパシタ位置にストレージ下部電極91cが形成されている。
また、前記ゲート配線91と交差して画素領域を定義するデータ配線94があり、前記データ配線94で片側方向に突出してアクティブ層93の片側とオーバーラップしたソース電極94bがあり、前記ソース電極94bと離隔してアクティブ層93の他側とオーバーラップして形成されたドレイン電極94cがある。
また、画素領域に、前記ストレージ上部電極94d及びドレイン電極94cにオーバーラップして直接コンタクトされた透過電極95がある。
また、薄膜トランジスタと画素領域を含む前記基板90の全面に形成され、画素領域の透過電極95とゲートパッド91a及びソースパッド94aの上部に、それぞれ第1透過ホールと第1、第2コンタクトホール98a、98bが形成された保護膜96がある。
従って、第1透過ホールは第2透過ホールよりその面積が広い。
前記反射電極99aは、画素領域を定義するデータ配線94と所定間隔重なって形成される。また、前記反射電極99aと透過電極95が重なって画素電極を成す。
また、反射電極99aは、保護膜96の上部、第1透過ホールの傾斜段差部、及び、傾斜段差部から延長された第1透過ホールの下面へまで延長して形成されているので反射効率を増大できる効果がある。
先ず、図17Aと図18Aに示すように透明な基板90上に導電性金属のアルミニウム(Al)、モリブデン(Mo)、タングステン(W)、他の導電性合金を蒸着しパターニングして、先端に所定面積をなすようにゲートパッド91aと、前記ゲートパッド91aから片側方向に延長されたゲート配線91と、前記ゲート配線91から所定面積に突出して形成されたゲート電極91bとを形成する。
次に、ゲート配線91bが形成された基板90の全面にシリコンジオキサイド(SiO2)やシリコンニトライド(SiNx)のような絶縁物質を蒸着し、連続してアモルファスシリコン(a−Si)と不純物が含まれたアモルファスシリコンを蒸着して、第1絶縁層と半導体層(アモルファスシリコン+不純物アモルファスシリコン)を形成する。
また、前記半導体パターンが形成された基板90の全面にモリブデン、タングステン、クロームのような導電性金属を蒸着しパターニングする。
前記パターニング工程を進めて前記第1絶縁層を間に置いて交差するデータ配線94を形成し、データ配線94の先端にソースパッド94aを形成し、前記ゲート電極91bの上部に片側方向に突出して形成され半導体パターンの片側と重なるようにソース電極94bを形成する。
チャンネル領域を除いたアクティブ93上にはドーピングされたアモルファスシリコン層からなるオーミックコンタクト層93aを形成する。
以降に図17Cと図18Cに示すように、ベンゾシクロブテン、フォトアクリル系樹脂などが含まれた有機絶縁物のうち、いずれか一つを選択して塗布して保護膜96を形成する。
また、フォトリソグラフィー工程を進めて画素領域の透過電極95の片側領域が露出されるように透過ホールを形成すると共に、ゲートパッド91aとソースパッド94a上にパッドオープン工程を行って、第1、第2コンタクトホール98a、98b(図示せず)を形成する。
このような工程によって反射透過型液晶表示装置を製造するとドレイン電極94cと透過電極95、ストレージ上部電極94dと透過電極95との間に別途のコンタクト工程を進めなくても工程を単純化させることができる。
また、反射電極95が第1透過ホールの側面の傾斜段差部に形成されるのみならず、傾斜段差部から延長された第1透過ホールの下面から透過電極95とコンタクトするようにして、反射部の開口率を増大させることができる。
また、図21Aないし図21Cは本発明の第3実施例による反射透過型液晶表示装置の製造方法をアレイ基板の画素を拡大して示した段階的な平面図である。
ここで、XIII−XIII’は薄膜トランジスタとストレージキャパシタを切った断面図であり、XIV−XIV’はストレージキャパシタと透過ホールを切った断面図であり、XV−XV’はゲートパッドを切った断面図である。
即ち、反射電極119aが形成される保護膜の上部に凹凸構造が形成され、凹凸構造を有する保護膜上に反射電極119aが形成されている。
この時、保護膜上部の凹凸は第2透過ホール117が形成される領域を除いた全体画素領域(反射部)に形成される。
この時、画素領域の透過電極115は、ドレイン電極114cとストレージ上部電極114d上に直接コンタクトされ、反射電極119aは透過電極115上に第2透過ホール117を有して反射部に形成されている。
前記透過電極115はドレイン電極114cとストレージ上部電極114dに同時にコンタクトする。
また、ストレージキャパシタは、前段ゲート配線と連結されているストレージ下部電極111cと、ゲート電極112を間におき、前記ストレージ下部電極111c上部に形成されたストレージ上部電極114dとからなる。
図19と図20に示すように、透明な基板110上に一定間隔を有し、一直線方向に平行してゲート配線111が配列されており、前記ゲート配線111から一直線方向にゲート電極111bが突出して形成され、前段ゲート配線と一体化して形成され、ストレージキャパシタ位置にストレージ下部電極111cが形成されている。
また、前記ゲート配線111と交差して画素領域を定義するデータ配線114があり、前記データ配線114から片側方向に突出してアクティブ層113の片側とオーバーラップしたソース電極114bがあり、前記ソース電極114bと離隔してアクティブ層113の他側とオーバーラップして形成されたドレイン電極114cがある。
また、画素領域に、前記ストレージ上部電極114d及びドレイン電極114cにオーバーラップして直接コンタクトされた透過電極115がある。
また、薄膜トランジスタと画素領域を含む前記基板110の全面に形成され、画素領域の透過電極115とゲートパッド111a及びソースパッド114aの上部に、それぞれ第1透過ホールと第1、第2コンタクトホール118a、118bが形成された第1、第2保護膜116a、116bが積層して形成されている。
透過ホールは第1透過ホールと第2透過ホールとに区分され、第1透過ホールは第1保護膜116aにより傾斜段差を有して形成されたコンタクトホールを示し、第2透過ホールは後に反射電極119aにより透過電極115が露出される領域を示す。
従って、第1透過ホールは第2透過ホールよりその面積が広い。
前記反射電極119aは、画素領域を定義するデータ配線114と所定間隔が重なって形成される。また、前記反射電極119aと透過電極115が重なって画素電極を成す。
また、反射電極119aは、第1保護膜116a上部、第1透過ホールの傾斜段差部、及び、傾斜段差部から延長された第1透過ホールの下面へまで延長して形成されているので反射効率を増大できる効果がある。
のみならず、反射電極119aが凹凸を成しているので、有効視野角の範囲で反射率を向上させることができる。
このように、反射電極119aが凹凸を有する構造はストレージ上部電極とドレイン電極が連結された構造でも適用できる。
先ず、図21Aと図22Aに示すように透明な基板110上に導電性金属のアルミニウム(Al)、モリブデン(Mo)、タングステン(W)、他の導電性合金を蒸着しパターニングして、先端に所定面積をなすようにゲートパッド111aと、前記ゲートパッド111aから片側方向に延長されたゲート配線111と、前記ゲート配線111から所定面積に突出して形成されたゲート電極111bとを形成する。
次に、ゲート配線111が形成された基板110の全面にシリコンジオキサイド(SiO2)やシリコンニトライド(SiNx)のような絶縁物質を蒸着し、連続してアモルファスシリコン(a−Si)と不純物が含まれたアモルファスシリコンを蒸着して、第1絶縁層と半導体層(アモルファスシリコン+不純物アモルファスシリコン)を形成する。
また、前記半導体パターンが形成された基板110の全面にモリブデン、タングステン、クロームのような導電性金属を蒸着しパターニングする。
前記パターニング工程を進めて前記第1絶縁層を間に置いて交差するデータ配線114を形成し、データ配線114の先端にソースパッド114aを形成し、前記ゲート電極111bの上部に片側方向に突出して形成し半導体パターンの片側と重なるようにソース電極114bを形成する。
以降に図21Cと図22Cに示すように、ベンゾシクロブテン、フォトアクリル系樹脂などが含まれた有機絶縁物のうち、いずれか一つを選択して塗布して第1,第2保護膜116a、116bを形成する。
即ち、第2保護膜116bの凹凸は第2透過ホール117を除いた画素領域に形成する。
また、フォトリソグラフィー工程を進めて画素領域の透過電極115の片側領域が露出されるように透過ホールを形成すると、共に、ゲートパッド111aとソースパッド114a上にパッドオープン工程を行って、第1、第2コンタクトホール118a、118b(図示せず)を形成する。
この時、反射電極119aは前記画素領域を定義するデータ配線114と所定間隔オーバーラップするように形成する。
図23Aないし図23Cは、本発明の第4実施例による反射透過型液晶表示装置の製造方法をアレイ基板の画素を拡大して示した段階的な平面図であり、図24Aないし図24Cは、それぞれ図23Aないし図23CのXVI−XVI’、XVII−XVII’、XVIII−XVIII’に沿って切断し、工程順序によって図示した工程断面図である。
次に、ゲート配線181が形成された基板180の全面にシリコンジオキサイド(SiO2)やシリコンニトライド(SiNx)のような絶縁物質を蒸着し、連続してアモルファスシリコン(a−Si)と不純物が含まれたアモルファスシリコンを蒸着して、ゲート絶縁膜182と半導体層(アモルファスシリコン+不純物アモルファスシリコン)を形成する。
また、前記アクティブ層183が形成された基板181の全面にモリブデン、タングステン、クロームのような導電性金属を蒸着しパターニングする。
前記パターニング工程を進めて前記ゲート絶縁膜182を間に置いて交差するデータ配線184を形成し、データ配線184の先端にソースパッド184aを形成し、前記ゲート電極181bの上部の半導体パターン183の一方と重なるようにソース電極184bを突出して形成する。
後に前記ソース電極184bとドレイン電極184cをマスクとして半導体パターン183のドーピングされたアモルファスシリコン層をエッチングして前記半導体パターン183のうちアモルファスシリコン層からなるアクティブ層183aを形成し、チャンネル領域を除いたアクティブ層183a上にはドーピングされたアモルファスシリコン層からなるオーミックコンタクト層183bを形成する。
このような工程によって反射透過型液晶表示装置を製造すると、本発明の第1実施例による工程単純化及び開口率の増大の効果のみならず、透過電極の形成時に薄膜トランジスタのチャンネル領域が損傷されないようにできるという効果がある。
図25、図26は、本発明の第5実施例による反射透過型液晶表示装置
の平面図及び構造断面図である。
図27Aないし図27Cは、本発明の第5実施例による反射透過型液晶表示装置の製造方法をアレイ基板の画素を拡大して示した段階的な平面図であり、図28Aないし図28Cは、それぞれ図27Aないし図27CのXIV−XIV’、XX−XX’、XXI−XXI’に沿って切断し、工程順序によって図示した工程断面図である。
前記で、透過電極287が第1コンタクトホール286を通じてストレージ上部電極284dとコンタクトされている以外は、透過電極287の形状は本発明の第1実施例と同一である。
前記において、本発明の第2コンタクトホール290a、第3コンタクトホール290bは、本発明の第1実施例の第1コンタクトホール88a、第2コンタクトホール88bとそれぞれ対応する。
以降、ストレージ上部電極284dの片側領域上がオープンするようにフォトレジストパターン(図示せず)を形成し、フォトレジストパターンをマスクとしてバッファ絶縁膜285をエッチングして第1コンタクトホール286を形成する。
また、図27Cと図28Cに示すように、保護膜288、透過ホール(第2透過ホール)289、第2コンタクトホール290a、第3コンタクトホール290b、反射電極29a、ゲートパッド端子291b及びソースパッド端子291cを本発明の第1実施例と同一方法により製造する。
前記工程によると、本発明の第1実施例による効果だけではなく、透過電極形成時に、薄膜トランジスタのチャンネル領域が損傷されることを防止できる効果をも奏する。
また、図32Aないし図32Cは、それぞれ図31Aないし図31CのXXII−XXII’、XXIII−XXIII’、XXIV−XXIV’とXXV−XXV’に沿って切断し、工程順序によって図示した工程断面図である。
図29と図30に示すように、透明な基板310上に一定間隔を有して一直線方向に平行してゲートライン311が配列されており、前記ゲートライン311の先端の内部に第1ホールが形成されて隔離されたゲートパッド311aが形成されており、前記ゲートライン311から一直線方向に突出したゲート電極311bがあり、前段ゲートラインと一体化して形成され、ストレージキャパシタ位置にストレージ下部電極311cが形成されている。
また、前記ゲートライン311と交差して画素領域を定義するデータライン314があり、前記データライン314の先端に内部に第2ホールが形成されて隔離されたソースパッド314aが形成され、前記データライン314から片側方向に突出してアクティブ層313の片側とオーバーラップしたソース電極314bがあり、前記ソース電極314bと離隔してアクティブ層313の他側とオーバーラップして形成されたドレイン電極314cがある。
また、前記ドレイン電極314cと離隔して、前段ゲートラインに形成された前記ストレージ下部電極311cの上部にストレージ上部電極314dが形成されている。
また、画素領域に、前記ストレージ上部電極314d及びドレイン電極314cにオーバーラップされて直接コンタクトされた透過電極315がある。この時、透過電極315は後に説明する第2透過ホール317より大きい。
前記のように透過電極315をドレイン電極314c及びストレージ上部電極314dと直接コンタクトさせると、ドレイン電極314cと透過電極315,ストレージ上部電極314dと透過電極315の間に別途のコンタクトが不要となって工程を単純化できる。
また、前記ゲートパッド311aとソースパッド314aの上部に第1、第2ホールを通じて接触するようにゲートパッド端子315aとソースパッド端子315bが形成されている。
前記透過電極315とゲートパッド端子315aとソースパッド端子315bは、インジウム錫酸化物、錫酸化物、インジウム亜鉛酸化物又はインジウム錫亜鉛酸化物のような透明導電金属で形成されている。
前記層間絶縁膜320は、前記ゲートパッド311aとソースパッド314aの側面で最小限3μm程度拡張されている。
また、前記画素領域の透過電極315とゲートパッド311a及びソースパッド314a上部に、それぞれ第1透過ホールと第1、第2コンタクトホール318a、318bが形成された第1保護膜316aが形成されている。
また、反射部(透過ホールの下面を除いた画素領域)の第1保護膜316a上に突出して凹凸パターン316b(図7の円で示した部分)が形成されている。
従って、第1透過ホールは第2透過ホールよりその面積が広い。
また、画素領域上の傾斜段差部から延長された第1透過ホールの下面で透過電極315とコンタクトするように、反射部上に前記第1保護膜316aと凹凸パターン316b上部に反射電極319aが曲折して形成されている。
前記反射電極319aは、画素領域を定義するデータライン314とオバーラップして形成される。また、前記反射電極319aと透過電極315が重なって画素電極を成す。
また、反射電極319aは、第1保護膜316aの上部、第1透過ホールの傾斜段差部、及び、傾斜段差部から延長された第1透過ホールの下面へまで延長されて形成されているので反射効率を増大できる効果がある。
このように、反射電極319aが凹凸を有するストレージ上部電極とドレイン電極が連結された構造にも適用できる。
前記で第1保護膜316aは、透過電極315と層間絶縁膜320の下部に構成でき、この場合には凹凸パターン316aが層間絶縁膜320上に形成される。
また、COFとTAP方式の場合にはボンディングバンプが大きく、第1、第2コンタクトホール内にボンディングバンプが入らないこともあるが、この時は第1、第2コンタクトホールに導電ボールが形成され、導電ボール上部にボンディングバンプが形成されるので、第1、第2コンタクトホールを通じてゲートパッド端子115aとソースパッド端子115bとボンディングバンプが連結され、別途のボンディング問題は発生しない。
先ず、図31Aと図32Aに示すように透明な基板310上に導電性の金属のアルミニウム(Al)、モリブデン(Mo)、タングステン(W)、他の導電性合金を蒸着し、パターニングして先端に所定面積をなし、第1ホールを有するゲートパッド311aから一方に延長されたゲートライン311の所定面積を突出させてゲート電極311bを形成する。
次に、ゲートライン311が形成された基板310の全面にシリコン酸化膜膜SiO2やシリコン酸化膜のような絶縁物質を蒸着し、連続してアモルファスシリコンと不純物が含まれたアモルファスシリコンを蒸着して第1絶縁層と半導体層(アモルファスシリコン+不純物シリコン)を形成する。
以降に前記半導体層をパターニングして前記ゲート電極311bの上部に島状に半導体パターンを形成する。
前記パターニング工程を進めて前記第1絶縁層を間に置きゲートライン311と交差配列するようにデータライン314を形成し、データライン314の片側から突出して前記半導体パターンの片側と重なるようにソース電極314bを形成する。
また、前記データライン314を形成すると共に、ソース電極314bと所定間隔離隔し、前記半導体パターンの他側と重なるようにドレイン電極314cを形成し、前記ドレイン電極314cと離隔して、前段ゲートラインのストレージ下部電極311cの上部にストレージ上部電極314dを形成する。
次に、透過電極315を含む基板310の全面にシリコン窒化膜からなる層間絶縁膜320を蒸着した後、ゲートパッド端子315aとソースパッド端子315bの片側領域と画素領域内の透過電極315の片側領域が露出するように層間絶縁膜320をパターニングする。
前記で、層間絶縁膜320はゲートパッド311とソースパッド314aの側面を覆うように形成する。この時、前記層間絶縁膜320は前記ゲートパッド311aとソースパッド314aの側面で最小限3μm程度拡張して形成されている。
また、第1保護膜316a上にフォトアクリルのような有機物質を塗布した後、エンボッシング(embossing)技術を使用して前記有機物質をパターニングして反射部に対応する部分に凹凸パターン316bを形成する。
次に、フォトリソグラフィー工程を進めて第1保護膜316aと凹凸パターンをパターニングして、画素領域の透過電極315の片側領域が露出するように第1透過ホールを形成し、同時にゲートパッド端子315aとソースパッド端子315b上にパッドオープン工程をして第1、第2コンタクトホールを形成する。
この時、反射電極319aは、単層構造よりは抵抗の小さい第1金属と反射度のよい第2金属を積層して形成するが、この時第1金属はモリブデンを使用し、第2金属はアルミニウム又はアルミニウム・ネオジム合金を使用する。
前記反射金属を除去するとき、前記ゲートパッド311aとソースパッド314a上部の反射金属も全て除去する。
前記で、第1保護膜316aは透過電極315と層間絶縁膜320の下部に形成させることもでき、この場合には凹凸パターン316bを層間絶縁膜320上に形成する。
また、COFとTAP方式の場合にはボンディングバンプが大きく、第1、第2コンタクトホール内にボンディングバンプが入らないこともあるが、この時は第1、第2コンタクトホールに導電ボールが形成され、導電ボール上部にボンディングバンプが形成されるので、第1、第2コンタクトホールを通じてゲートパッド端子315aとソースパッド端子315bとボンディングバンプが連結され、別途のボンディング問題は発生しない。
81、91、111、181、281 ゲート配線
81a、91a、111a、181a、281a ゲートパッド
81b、91b、111b、181b、281b ゲート電極
81c、91c、111c、181c、281c ストレージ下部電極
82、92、112、182、282 ゲート絶縁膜
83、93、113、183a、283 アクティブ層
83a、93a、113a、183a、283a オーミックコンタクト層
84、94、114、184、284 データ配線
84a、94a、114a、184a、284a ソースパッド
84b、94b、114b、184b、284b ソース電極
84c、94c、114c、184c、284c ドレイン電極
84d、94d、114d、184d、284d ストレージ上部電極
85、95、115、185、287 透過電極
86、96、186、288 保護膜
87、97、117、189 第2透過ホール
88a、98a、118a、188a、286a 第1コンタクトホール
89a、99a、119a、189a、291a 反射電極
89b、99b、119b、189b、291b ゲートパッド端子
89c、99c、119c、189c、291c ソースパッド端子
116a、116b、第1、第2保護膜
183 半導体パターン
290b 第3コンタクトホール
Claims (19)
- 各画素領域が反射領域と透過領域とで定義される液晶表示装置において、
交差配置されて画素領域を定義する複数のゲート配線及びデータ配線と、
前記ゲート配線とデータ配線の交差部分に形成された薄膜トランジスタと、
前段ゲート配線の一部からなるストレージ下部電極と、前記ストレージ下部電極上にゲート絶縁膜を間に置いて形成されたストレージ上部電極と、
前記薄膜トランジスタのドレイン電極と前記ストレージ上部電極のうち、少なくともいずれか一つに直接連結されるように前記画素領域に形成された透過電極と、
前記連結される部分を覆う一方で、前記透過電極の一部が露出されるように透過ホールが備えられた保護膜と、
前記透過電極の一部が前記透過ホールにおいて露出されるように前記反射領域に形成された反射電極であって、前記保護膜上に形成され、前記透過ホールの端部で前記透過電極とコンタクトする反射電極とを含むことを特徴とする反射透過型液晶表示装置。 - 各画素領域が反射領域と透過領域とで定義される液晶表示装置において、
交差配置されて画素領域を定義する複数のゲート配線及びデータ配線と、前記ゲート配線とデータ配線の交差部分に形成された薄膜トランジスタと、
前記薄膜トランジスタのドレイン電極に一体化して形成され、前段ゲート配線上に形成されたストレージキャパシタのストレージ上部電極と、
前記ストレージ上部電極に直接コンタクトするように前記画素領域に形成された透過電極と、
前記コンタクトする部分を覆う一方で、前記透過電極の一部が露出されるように傾斜段差を有する第1透過ホールが備えられた保護膜と、
前記透過電極が第2透過ホールを有して露出するように、前記傾斜段差部分と、前記保護膜上部と、前記傾斜段差に隣接した前記第1透過ホールの下面の前記反射領域に形成された反射電極とを含むことを特徴とする反射透過型液晶表示装置。 - 各画素領域が反射領域と透過領域とで定義される液晶表示装置において、
交差配置されて画素領域を定義する複数のゲート配線及びデータ配線と、
前記ゲート配線とデータ配線との交差部分に形成された薄膜トランジスタと、
前記薄膜トランジスタのドレイン電極と離隔して隣り合う前段ゲート配線上に形成されたストレージキャパシタの前記ストレージ上部電極と、
前記薄膜トランジスタのドレイン電極と前記ストレージ上部電極に直接コンタクトするように前記画素領域に形成された透過電極と、
前記コンタクトする部分を覆う一方で、前記透過電極の一部が露出されるように傾斜段差を有する第1透過ホールが備えられ、前記ストレージ上部電極及びドレイン電極を含む前記反射領域に凹凸が形成された保護膜と、
前記透過電極が第2透過ホールにより露出するように屈曲を有して反射領域に形成された反射電極とを含むことを特徴とする反射透過型液晶表示装置。 - 各画素領域が反射領域と透過領域で定義される液晶表示装置において、
交差配置されて画素領域を定義する複数のゲートライン及びデータラインと、
前記ゲートライン及びデータラインの交差部分に形成された薄膜トランジスタと、
前記ゲートライン及びデータラインの一方先端に、それぞれ第1、第2ホールを有して形成されたゲートパッド及びソースパッドと、
前記薄膜トランジスタのドレイン電極と連結して前記画素領域に形成された透過電極と、
前記第1、第2ホールを通じて前記ゲートパッド及び前記ソースパッドとコンタクトされているゲートパッド端子及びソースパッド端子と、
前記ゲートパッドとソースパッドの側面を覆うように前記透過電極を含む前記基板上に形成された層間絶縁膜と、
前記反射領域の上部に形成された凹凸パターンと、
前記透過電極の一部が露出されるように前記凹凸パターンを含む反射領域上に形成された反射電極とを含むことを特徴とする反射透過型液晶表示装置。 - 各画素領域が反射領域と透過領域とに定義される液晶表示装置において、
交差配置されて画素領域を定義する複数のゲートライン及びデータラインと、
前記ゲートラインとデータラインとの交差部分に形成された薄膜トランジスタと、
前記薄膜トランジスタのドレイン電極と一体化して形成され、前段ゲートライン上に形成されたストレージキャパシタのストレージ上部電極と、
前記ゲートライン及びデータラインの一方先端に、それぞれ第1、第2ホールを有して形成されたゲートパッド及びソースパッドと、
前記薄膜トランジスタのドレイン電極と連結して前記画素領域に形成された透過電極と、
前記第1、第2ホールを通じて前記ゲートパッド及び前記ソースパッドとコンタクトされているゲートパッド端子及びソースパッド端子と、
前記ゲートパッド及びソースパッドの側面を覆うように前記透過電極を含む前記基板上に形成された層間絶縁膜と、
前記透過電極の一部が露出されるように傾斜段差を有する第1透過ホールが備えられた保護膜と、
前記ストレージ上部電極及びドレイン電極を含む前記反射領域上部に形成された凹凸パターンと、
前記透過電極が第2透過ホールを有して露出されるように、前記凹凸パターンを含む前記傾斜段差部分と、前記保護膜上部と、前記傾斜段差に隣接した前記第1透過ホールの下面の前記反射領域に形成された反射電極とを含むことを特徴とする反射透過型液晶表示装置。 - 各画素領域が反射領域と透過領域とで定義される液晶表示装置の製造方法において、
一直線方向に配列され片側が突出してゲート電極を構成する複数のゲート配線を形成する段階と、
前記ゲート配線と交差配置されて画素領域を定義し、片側が突出してソース電極を構成する複数のデータ配線を形成する段階と、
前記ゲート電極及びソース電極と共に薄膜トランジスタを構成するドレイン電極及びゲート配線にストレージ上部電極を一体化して形成する段階と、
前記ストレージ上部電極に直接コンタクトするように前記画素領域に透過電極を形成する段階と、
前記コンタクトする部分を覆う一方で前記透過電極の一部が露出されるように透過ホールを備えた保護膜を形成する段階と、
前記透過電極とコンタクトするように前記反射領域に反射電極を形成する段階とを含むことを特徴とする反射透過型液晶表示装置の製造方法。 - 前記反射電極は、前記透過ホールの縁で前記透過電極とコンタクトするように形成することを特徴とする請求項6に記載の反射透過型液晶表示装置の製造方法。
- 前記透過電極は、前記ドレイン電極と前記ストレージ上部電極の両方に直接コンタクトするように形成されることを特徴とする請求項6に記載の反射透過型液晶表示装置の製造方法。
- 前記保護膜として前記基板全面に第1、第2保護膜を順次に塗布する段階と、
露光及び現像工程で反射領域に該当する前記第2保護膜に凹凸パターンを形成する段階と、
フォトリソグラフィー工程を進めて画素領域の透過電極の片側領域が露出されるように透過ホールを形成する段階とを更に含むことを特徴とする請求項6に記載の反射透過型液晶表示装置の製造方法。 - 各画素領域が反射領域と透過領域とに定義される液晶表示装置の製造方法において、
一直線方向に配列され片側が突出してゲート電極を構成する複数のゲート配線を形成する段階と、
前記ゲート電極を含む基板上にゲート絶縁膜を形成する段階と、
前記ゲート電極の上部の前記ゲート絶縁膜上に第1、第2半導体層が積層された半導体パターンを形成する段階と、
前記ゲート配線と交差配置されて画素領域を定義し、片側が突出してソース電極を構成する複数のデータ配線を形成する段階と、
前記ゲート電極及びソース電極と共に薄膜トランジスタを構成するドレイン電極及び前段ゲート配線のストレージ上部電極を一体化して形成する段階と、
前記ストレージ上部電極に直接コンタクトするように前記画素領域に透過電極を形成する段階と、
前記ソース/ドレイン電極をマスクとして前記第1半導体層が露出されるように前記第2半導体層をエッチングしてアクティブ層とオーミックコンタクト層を形成する段階と、
前記コンタクトする部分を覆う一方で前記透過電極の一部が露出されるように透過ホールを備えた保護膜を形成する段階と、
前記透過電極とコンタクトするように前記反射領域に反射電極を形成する段階とを含むことを特徴とする反射透過型液晶表示装置の製造方法。 - 各画素領域が反射領域と透過領域とで定義される液晶表示装置の製造方法において、
基板上に一直線方向に配列され片側が突出してゲート電極を構成する複数のゲート配線を形成する段階と、
前記ゲート配線と交差配置されて画素領域を定義し、片側が突出してソース電極を構成する複数のデータ配線を形成する段階と、
前記ゲート電極及びソース電極と共に薄膜トランジスタを構成するドレイン電極及び前段ゲート配線のストレージ上部電極を一体化して形成する段階と、
前記薄膜トランジスタを含む前記基板上に前記ストレージ上部電極の一方領域にコンタクトを有するようにバッファ絶縁膜を形成する段階と、
前記コンタクトホールを通じて前記ストレージ上部電極とコンタクトするように前記画素領域に透過電極を形成する段階と、
前記コンタクトホールを覆う一方で前記透過電極の一部が露出するように透過ホールを備えた保護膜を形成する段階と、
前記透過電極とコンタクトするように前記反射領域に反射電極を形成する段階とを含むことを特徴とする反射透過型液晶表示装置の製造方法。 - 前記コンタクトホールは、前記バッファ絶縁膜上の前記ストレージ上部電極の一部がオープンするようにフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをマスクとして前記バッファ絶縁膜をエッチングする段階と、
を含めて形成することを特徴とする請求項11に記載の反射透過型液晶表示装置の製造方法。 - 前記ゲート配線を形成した後に、
前記ゲート電極を含んだ前記基板上にゲート絶縁膜を形成する段階と、
前記ゲート電極の上部の前記ゲート絶縁膜上に第1、第2半導体層が積層された半導体パターンを形成する段階と、
前記ソース/ドレイン電極をマスクとして前記第1半導体層が露出するように前記第2半導体層をエッチングしてアクティブ層とオーミックコンタクト層を形成する段階とを含むことを特徴とする請求項11に記載の反射透過型液晶表示装置の製造方法。 - 各画素領域が反射領域と透過領域とに定義される液晶表示装置の製造方法において、
一直線方向に配列されて片側が突出してゲート電極を構成する複数のゲートラインを形成する段階と、
前記ゲートラインの先端に第1ホールを有し、ゲートパッドを形成する段階と、
前記ゲートラインと交差配置されて画素領域を定義する複数のデータラインと前記データラインから突出したソース電極と、前記ソース電極から離隔したドレイン電極を形成する段階と、
前記データラインの先端に第2ホールを有し、ソースパッドを形成する段階と、
前記ドレイン電極とコンタクトされるように画素領域に透過電極を形成する段階と、
前記第1、第2ホールを通じて前記ゲートパッド及び前記ソースパッドとコンタクトされるようにゲートパッド端子及びソースパッド端子を形成する段階と、
前記ゲートパッドとソースパッドの側面を覆うように前記透過電極を含む前記基板上に層間絶縁膜を形成する段階と、
前記透過電極の一部が露出されるように透過ホールを備えた保護膜を形成する段階と、
前記反射領域の前記保護膜上に凹凸パターンを形成する段階と、
前記透過電極とコンタクトするように前記凹凸パターンを含む前記反射領域に反射電極を形成する段階とを含むことを特徴とする反射透過型液晶表示装置の製造方法。 - 前記層間絶縁膜は、前記ゲートパッド及び前記ソースパッドの側面から約3μm程度延長されるように形成することを特徴とする請求項14に記載の反射透過型液晶表示装置の製造方法。
- 前記透過ホールを形成する時、前記ゲートパッド端子及び前記ソースパッド端子に第1、第2コンタクトホールが形成されることを特徴とする請求項14に記載の反射透過型液晶表示装置の製造方法。
- 前記凹凸パターンは、前記保護膜上にフォトアクリルのような有機物質を塗布した後、エンボッシング技術を使用して形成されることを特徴とする請求項14に記載の反射透過型液晶表示装置の製造方法。
- 前記反射電極は抵抗の小さい第1金属と反射度のよい第2金属を積層して形成することを特徴とする請求項14に記載の反射透過型液晶表示装置の製造方法。
- 前記ゲートパッド端子及び前記ソースパッド端子とコンタクトするように前記第1、第2コンタクトホール内にボンディングバンプを形成することを特徴とする請求項16に記載の反射透過型液晶表示装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20020045338 | 2002-07-31 | ||
KR1020030021653A KR100710165B1 (ko) | 2002-07-31 | 2003-04-07 | 반사투과형 액정표시장치 및 그 제조방법 |
KR10-2003-0036394A KR100499577B1 (ko) | 2003-06-05 | 2003-06-05 | 반사투과형 액정표시장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004070355A JP2004070355A (ja) | 2004-03-04 |
JP4035094B2 true JP4035094B2 (ja) | 2008-01-16 |
Family
ID=31191897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003283852A Expired - Fee Related JP4035094B2 (ja) | 2002-07-31 | 2003-07-31 | 反射透過型液晶表示装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (4) | US6897925B2 (ja) |
JP (1) | JP4035094B2 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100913299B1 (ko) * | 2003-03-17 | 2009-08-26 | 삼성전자주식회사 | 어레이 기판과 이를 갖는 반사-투과형 액정 표시 장치 |
KR101041088B1 (ko) * | 2003-06-10 | 2011-06-13 | 삼성전자주식회사 | 반사-투과형 어레이 기판과, 이의 제조 방법 및 이를 갖는액정 표시 장치 |
KR101043675B1 (ko) | 2004-06-05 | 2011-06-22 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
KR101076426B1 (ko) * | 2004-06-05 | 2011-10-25 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
KR101116816B1 (ko) * | 2004-06-05 | 2012-02-28 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
KR101037085B1 (ko) * | 2004-06-05 | 2011-05-26 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
KR101057779B1 (ko) * | 2004-06-05 | 2011-08-19 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
TW200617545A (en) * | 2004-11-26 | 2006-06-01 | Innolux Display Corp | Liquid crystal display device |
JP4083752B2 (ja) * | 2005-01-31 | 2008-04-30 | 三菱電機株式会社 | アクティブマトリクス基板及びその製造方法 |
WO2006126968A1 (en) * | 2005-05-21 | 2006-11-30 | The Hong Kong University Of Science And Technology | A transflective liquid crystal device and method of manufacturing the same |
KR20070001647A (ko) * | 2005-06-29 | 2007-01-04 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정 표시 장치 및 그 제조 방법 |
KR101225440B1 (ko) * | 2005-06-30 | 2013-01-25 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
KR101202983B1 (ko) * | 2005-09-13 | 2012-11-20 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 |
KR101217157B1 (ko) * | 2005-10-20 | 2012-12-31 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
KR101182521B1 (ko) * | 2005-10-28 | 2012-10-02 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
JP4663485B2 (ja) | 2005-11-04 | 2011-04-06 | 三菱電機株式会社 | 薄膜トランジスタアレイ及びその製造方法、半透過型液晶表示装置 |
KR20070082633A (ko) * | 2006-02-17 | 2007-08-22 | 삼성전자주식회사 | 표시 기판과, 이의 제조 방법 및 표시 패널 |
JP4907193B2 (ja) * | 2006-02-24 | 2012-03-28 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
TWI299574B (en) * | 2006-05-12 | 2008-08-01 | Innolux Display Corp | Method for fabricating transflective liquid crystal display |
TWI303487B (en) * | 2006-06-13 | 2008-11-21 | Au Optronics Corp | Method for manufactruring an array substate of a transflective liquid crystal display |
IL176673A0 (en) * | 2006-07-03 | 2007-07-04 | Fermon Israel | A variably displayable mobile device keyboard |
KR100805124B1 (ko) * | 2007-03-05 | 2008-02-21 | 삼성에스디아이 주식회사 | 표시 장치의 제조 방법 및 표시 장치 |
JP4205144B2 (ja) * | 2007-10-12 | 2009-01-07 | 三菱電機株式会社 | アクティブマトリクス基板及びその製造方法 |
CN102033379B (zh) * | 2009-09-30 | 2012-08-15 | 群康科技(深圳)有限公司 | 液晶显示器与其制造方法 |
TWI450005B (zh) * | 2010-08-10 | 2014-08-21 | Chunghwa Picture Tubes Ltd | 半穿透半反射式液晶顯示面板及其製作方法 |
TWI439985B (zh) | 2010-08-26 | 2014-06-01 | Chunghwa Picture Tubes Ltd | 陣列基板及其製作方法 |
WO2012117956A1 (ja) * | 2011-03-02 | 2012-09-07 | シャープ株式会社 | 表示素子、表示装置、及びテレビ受信装置 |
US9869908B2 (en) | 2012-03-06 | 2018-01-16 | Apple Inc. | Pixel inversion artifact reduction |
JP2014021170A (ja) * | 2012-07-12 | 2014-02-03 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置及びその製造方法 |
JP5975869B2 (ja) * | 2012-12-26 | 2016-08-23 | シチズンファインデバイス株式会社 | 液晶表示装置の製造方法 |
KR101995919B1 (ko) | 2013-01-30 | 2019-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR20150015996A (ko) * | 2013-08-02 | 2015-02-11 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
CN108461506A (zh) * | 2018-03-27 | 2018-08-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN108803161B (zh) * | 2018-06-29 | 2021-07-09 | 上海天马微电子有限公司 | 显示面板、显示面板的制造方法以及显示装置 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69220643T2 (de) | 1991-09-10 | 1998-01-22 | Sharp Kk | Flüssigkristall-Anzeigegerät vom Reflexionstyp und Verfahren zu dessen Herstellung |
JP3191085B2 (ja) * | 1996-01-29 | 2001-07-23 | 株式会社日立製作所 | 反射型液晶表示素子および液晶表示装置 |
JP3992797B2 (ja) * | 1996-09-25 | 2007-10-17 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置 |
US6195140B1 (en) | 1997-07-28 | 2001-02-27 | Sharp Kabushiki Kaisha | Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region |
JP3281849B2 (ja) * | 1997-10-07 | 2002-05-13 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
US6281952B1 (en) * | 1997-12-26 | 2001-08-28 | Sharp Kabushiki Kaisha | Liquid crystal display |
US6295109B1 (en) * | 1997-12-26 | 2001-09-25 | Sharp Kabushiki Kaisha | LCD with plurality of pixels having reflective and transmissive regions |
JP4167335B2 (ja) * | 1998-01-30 | 2008-10-15 | シャープ株式会社 | 液晶表示装置 |
JP3410656B2 (ja) * | 1998-03-31 | 2003-05-26 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
US7106400B1 (en) * | 1998-09-28 | 2006-09-12 | Sharp Kabushiki Kaisha | Method of making LCD with asperities in insulation layer under reflective electrode |
JP3406242B2 (ja) | 1998-10-15 | 2003-05-12 | シャープ株式会社 | 液晶表示装置 |
JP3399869B2 (ja) * | 1999-01-21 | 2003-04-21 | シャープ株式会社 | 液晶表示装置 |
JP3139549B2 (ja) * | 1999-01-29 | 2001-03-05 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
JP3471246B2 (ja) * | 1999-03-29 | 2003-12-02 | シャープ株式会社 | 液晶表示装置の製造方法 |
JP3431856B2 (ja) * | 1999-04-19 | 2003-07-28 | シャープ株式会社 | 液晶表示装置の製造方法 |
KR100312328B1 (ko) * | 1999-08-06 | 2001-11-03 | 구본준, 론 위라하디락사 | 반사투과형 액정 표시장치 |
JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
KR100848099B1 (ko) * | 2002-05-27 | 2008-07-24 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
KR100641628B1 (ko) * | 2000-08-21 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | 블랙레진을 이용한 반사형 및 반투과형 액정표시장치 |
KR100628257B1 (ko) * | 2000-10-20 | 2006-09-27 | 엘지.필립스 엘시디 주식회사 | 반사형 및 반투과형 lcd의 구조 |
US6620655B2 (en) * | 2000-11-01 | 2003-09-16 | Lg.Phillips Lcd Co., Ltd. | Array substrate for transflective LCD device and method of fabricating the same |
JP3892715B2 (ja) * | 2000-12-26 | 2007-03-14 | 株式会社東芝 | 液晶表示装置 |
JP3538149B2 (ja) * | 2001-01-30 | 2004-06-14 | Nec液晶テクノロジー株式会社 | 反射型液晶表示装置及びその製造方法 |
US6833883B2 (en) * | 2001-02-13 | 2004-12-21 | Lg. Philips Lcd Co., Ltd. | Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same |
KR100397399B1 (ko) * | 2001-02-22 | 2003-09-13 | 엘지.필립스 엘시디 주식회사 | 반투과형 액정 표시 장치 및 그의 제조 방법 |
US6734935B2 (en) * | 2001-07-04 | 2004-05-11 | Lg. Philips Lcd Co., Ltd. | Array panel for a transflective liquid crystal display device |
JP4050119B2 (ja) * | 2001-10-02 | 2008-02-20 | シャープ株式会社 | 液晶表示装置 |
KR100858297B1 (ko) * | 2001-11-02 | 2008-09-11 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 그 제조 방법 |
KR100776939B1 (ko) * | 2001-12-28 | 2007-11-21 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판 제조방법 |
TW562962B (en) * | 2002-01-15 | 2003-11-21 | Chi Mei Optoelectronics Corp | Liquid crystal display device |
KR100787815B1 (ko) * | 2002-02-27 | 2007-12-21 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
KR100439354B1 (ko) * | 2002-07-08 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치 |
TW557394B (en) * | 2002-11-05 | 2003-10-11 | Toppoly Optoelectronics Corp | Semi-penetrative and semi-reflective LCD structure |
KR100491258B1 (ko) * | 2002-12-31 | 2005-05-24 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
KR100936954B1 (ko) * | 2002-12-31 | 2010-01-14 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치와 그 제조방법 |
-
2003
- 2003-07-31 US US10/630,688 patent/US6897925B2/en not_active Expired - Lifetime
- 2003-07-31 JP JP2003283852A patent/JP4035094B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-28 US US11/116,178 patent/US7453537B2/en not_active Expired - Fee Related
-
2008
- 2008-10-20 US US12/289,074 patent/US8115894B2/en not_active Expired - Fee Related
-
2012
- 2012-01-20 US US13/354,676 patent/US8330910B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004070355A (ja) | 2004-03-04 |
US7453537B2 (en) | 2008-11-18 |
US20050200778A1 (en) | 2005-09-15 |
US20120142245A1 (en) | 2012-06-07 |
US20090066868A1 (en) | 2009-03-12 |
US6897925B2 (en) | 2005-05-24 |
US20040021813A1 (en) | 2004-02-05 |
US8115894B2 (en) | 2012-02-14 |
US8330910B2 (en) | 2012-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4035094B2 (ja) | 反射透過型液晶表示装置及びその製造方法 | |
JP4142672B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4478077B2 (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
US7817231B2 (en) | Liquid crystal display device and method of fabricating same | |
US8294855B2 (en) | Method of fabricating a liquid crystal display device | |
US7583336B2 (en) | Liquid crystal display device and fabricating method thereof | |
JP3868433B2 (ja) | 液晶表示装置用アレイ基板 | |
JP2005352479A (ja) | 液晶表示装置及びその製造方法 | |
KR100776939B1 (ko) | 반사투과형 액정표시장치용 어레이기판 제조방법 | |
JP4472990B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
KR20060041746A (ko) | 씨오티 구조 액정표시장치용 어레이 기판 제조방법 | |
KR20030071114A (ko) | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 | |
US8064024B2 (en) | Transflective thin film transistor substrate of liquid crystal display device having a contact electrode connecting a data link to a data line | |
KR100684577B1 (ko) | 반사투과형 액정표시장치 및 그 제조방법 | |
KR100617290B1 (ko) | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 | |
KR20040060011A (ko) | 반사형 액정표시장치용 어레이기판 및 그 제조방법 | |
KR100710165B1 (ko) | 반사투과형 액정표시장치 및 그 제조방법 | |
KR100697603B1 (ko) | 횡전계 방식 액정표시장치와 그 제조방법 | |
KR20050110368A (ko) | 액정표시장치용 어레이 기판과 제조방법 | |
KR100499577B1 (ko) | 반사투과형 액정표시장치 및 그 제조방법 | |
KR20030057142A (ko) | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 | |
KR100924748B1 (ko) | 반사형 액정표시장치용 어레이기판과 그 제조방법 | |
KR101002317B1 (ko) | 반사투과형 액정표시장치 및 그의 제조방법 | |
KR20050095017A (ko) | 반사형과 반투과형 액정표시장치용 어레이기판과 그제조방법 | |
KR20040046068A (ko) | 액정표시장치용 어레이기판 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4035094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |