KR100858297B1 - 반사-투과형 액정표시장치 및 그 제조 방법 - Google Patents

반사-투과형 액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100858297B1
KR100858297B1 KR1020020046877A KR20020046877A KR100858297B1 KR 100858297 B1 KR100858297 B1 KR 100858297B1 KR 1020020046877 A KR1020020046877 A KR 1020020046877A KR 20020046877 A KR20020046877 A KR 20020046877A KR 100858297 B1 KR100858297 B1 KR 100858297B1
Authority
KR
South Korea
Prior art keywords
electrode
film
reflective
liquid crystal
pad
Prior art date
Application number
KR1020020046877A
Other languages
English (en)
Other versions
KR20030038337A (ko
Inventor
유춘기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to TW91133412A priority Critical patent/TWI260459B/zh
Publication of KR20030038337A publication Critical patent/KR20030038337A/ko
Application granted granted Critical
Publication of KR100858297B1 publication Critical patent/KR100858297B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Abstract

반사-투과형 액정표시장치 및 그 제조방법이 개시되어 있다. 상기 장치는 표시 영역 및 표시 영역의 외곽에 위치한 패드 영역을 포함하는 기판, 상기 표시 영역의 기판 상에 형성된 투명 전극, 상기 패드 영역의 기판 상에 투명 전극과 동일한 층으로 형성된 패드 전극 및 상기 투명 전극 상에 형성되고 투명 전극의 일부분을 노출시키는 투과창을 갖는 반사 전극을 구비한다. 투명 전극과 반사 전극을 직접 접촉시킴으로써 공정 단순화를 도모하고, 패드 전극을 투명 전극과 동일한 층으로 형성하여 COG 본딩시 부식을 방지하여 패드 신뢰성을 향상시킬 수 있다.

Description

반사-투과형 액정표시장치 및 그 제조 방법{Reflective-transmissive type liquid crystal display device and method of manufacturing the same}
도 1a 내지 도 1c는 종래 방법에 의한 반사-투과형 액정표시장치의 단면도들이다.
도 2a 내지 도 2c는 종래의 다른 방법에 의한 반사-투과형 액정표시장치의 단면도들이다.
도 3a 내지 도 3c는 본 발명의 제1 실시예에 의한 반사-투과형 액정표시장치의 단면도들이다.
도 4a 내지 도 10c는 본 발명의 제1 실시예에 의한 반사-투과형 액정표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 11은 본 발명의 제2 실시예에 의한 반사-투과형 액정표시장치의 단면도이다.
도 12는 본 발명의 제3 실시예에 의한 반사-투과형 액정표시장치의 단면도이다.
도 13은 본 발명의 제4 실시예에 의한 반사-투과형 액정표시장치의 단면도이다.
도 14a 내지 도 14g는 본 발명의 제4 실시예에 의한 반사-투과형 액정표시장 치의 제조방법을 설명하기 위한 단면도들이다.
도 15는 본 발명의 제5 실시예에 의한 반사-투과형 액정표시장치의 단면도이다.
도 16은 본 발명의 제6 실시예에 의한 반사-투과형 액정표시장치의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명〉
100, 200 : 기판 102, 208, 210, 211 : 게이트 전극
104 : 게이트 패드 106, 206 : 게이트 절연막
108, 204 : 액티브 패턴 110 : 오믹 콘택 패턴
112, 224, 226, 228 : 소오스 전극
114, 225, 227, 229 : 드레인 전극
115 : 데이터 패드 116 : 무기 보호막
120, 230 : 유기 보호막 123, 233 : 그루브
117, 118, 119, 122, 222 : 콘택홀
124, 234 : 투명 전극 128, 236 : 장벽 금속층 패턴
130, 238 : 반사 전극 150 : 박막 트랜지스터
202 : 차단막 216 : 제1 층간 절연막
218 : 제2 층간 절연막 232 : 비어홀
본 발명은 액정 표시 장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 공정 단순화를 도모하고 투명 전극과 동일한 층으로 패드 전극을 형성하여 패드 신뢰성을 향상시킬 수 있는 반사-투과형 액정표시장치 및 그 제조방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다.
일반적으로 전자 디스플레이 장치란 다양한 정보를 시각을 통해 인간에게 전달하는 장치를 말한다. 즉, 전자 디스플레이 장치란 각종 전가 기기로부터 출력되는 전기적 정보 신호를 인간의 시각으로 인식 가능한 광 정보 신호로 변환하는 전자 장치라고 정의할 수 있으며, 인간과 전자 기기를 연결하는 가교적 역할을 담당하는 장치로 정의될 수도 있다.
이러한 전자 디스플레이 장치에 있어서, 광 정보 신호가 발광 현상에 의해 표시되는 경우에는 발광형 표시(emissive display) 장치로 불려지며, 반사, 산란, 간섭 현상 등에 의해 광 변조를 표시되는 경우에는 수광형 표시(non-emissive display) 장치로 일컬어진다. 능동형 표시 장치라고도 불리는 상기 발광형 표시 장치로는 음극선관(cathode ray tube; CRT), 플라즈마 디스플레이 패널(plasma display panel; PDP), 발광 다이오드(light emitting diode; LED) 및 일렉트로 루미네슨트 디스플레이(electroluminescent display; ELD) 등을 들 수 있다. 또한, 수동형 표시 장치인 상기 수광형 표시 장치에는 액정표시장치(liquid crystal display; LCD), 전기화학 표시장치(electrochemical display; ECD) 및 전기 영동 표시장치(electrophoretic image display; EPID) 등이 해당된다.
텔레비전이나 컴퓨터용 모니터 등과 같은 화상표시장치에 사용되는 음극선관(CRT)은 표시 품질 및 경제성 등의 면에서 가장 높은 점유율을 차지하고 있으나, 무거운 중량, 큰 용적 및 높은 소비 전력 등과 같은 많은 단점을 가지고 있다.
그러나, 반도체 기술의 급속한 진보에 의해 각종 전자 장치의 고체화, 저 전압 및 저 전력화와 함께 전자 기기의 소형 및 경량화에 따라 새로운 환경에 적합한 전자 디스플레이 장치, 즉 얇고 가벼우면서도 낮은 구동 전압 및 낮은 소비 전력의 특징을 갖춘 평판 패널(flat panel)형 디스플레이 장치에 대한 요구가 급격히 증대하고 있다.
현재 개발된 여러 가지 평판 디스플레이 장치 중에서 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있을 뿐만 아니라, 음극선관에 가까운 화상 표시가 가능하기 때문에 다양한 전자 장치에 광범위하게 사용되고 있다.
액정표시장치는 백라이트와 같은 광원을 이용하여 화상을 표시하는 투과형 액정표시장치와 자연광을 이용한 반사형 액정표시장치, 그리고 실내나 외부 광원이 존재하지 않는 어두운 곳에서는 표시소자 자체의 내장 광원을 이용하여 디스플레이하는 투과 표시모드로 작동하고 실외의 고조도 환경에서는 외부의 입사광을 반사시 켜 디스플레이하는 반사 표시모드로 작동하는 반사-투과형 액정표시장치로 구분될 수 있다.
액정표시장치 중에서도 현재 주로 사용되는 것은 두 장의 기판에 각각 전극이 형성되어 있고 각 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터(thin film transistor; TFT)를 구비하는 장치이며, 상기 박막 트랜지스터는 두 장의 기판 중 하나에 형성되는 것이 일반적이다. 화소부에 박막 트랜지스터를 이용하는 액정표시장치는 비정질형과 다결정형으로 구분된다.
도 1a 내지 도 1c는 종래 방법에 의한 반사-투과형 액정표시장치의 단면도들로서, 하부-게이트(bottom-gate) 구조의 비정질실리콘 박막 트랜지스터-액정표시장치를 도시한다. 여기서, 도 1a는 박막 트랜지스터가 형성되는 표시 영역을, 도 1b는 게이트 패드부를, 그리고 도 1c는 데이터 패드부를 각각 나타낸다.
도 1a 내지 도 1c를 참조하면, 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어진 기판(10) 상에 제1 금속막을 증착한 후, 제1 마스크를 이용한 사진식각 공정으로 상기 제1 금속막을 패터닝하여 제1 방향으로 신장하는 게이트 라인(도시하지 않음), 상기 게이트 라인으로부터 분기된 게이트 전극(12) 및 상기 게이트 라인의 끝단에 연결되어 상기 게이트 전극(12)에 주사 전압을 인가하기 위한 게이트 패드(11)를 포함하는 게이트 배선을 형성한다. 상기 게이트 배선이 형성된 기판 상에 실리콘 질화물로 이루어진 게이트 절연막(14)을 증착하고, 그 위에 비정질실리콘막 및 n+ 도핑된 비정질실리콘막을 순차적으로 증착한다. 이어서, 제2 마스크를 이용한 사진식각 공정으로 상기 n+ 도핑된 비정질실리콘막 및 비정질실리콘막을 연속적으로 패터닝하여 비정질실리콘막으로 이루어진 액티브 패턴(16) 및 n+ 도핑된 비정질실리콘막으로 이루어진 오믹 콘택 패턴(18)을 형성한다.
상기 오믹 콘택 패턴(18) 및 게이트 절연막(14) 상에 제2 금속막을 증착한 후, 제3 마스크를 이용한 사진식각 공정으로 상기 제2 금속막을 패터닝하여 상기 게이트 라인과 직교하는 제2 방향으로 신장하는 데이터 라인(도시하지 않음), 상기 데이터 라인으로부터 분기된 소오스 전극(20) 및 드레인 전극(22), 그리고 상기 데이터 라인의 끝단에 연결되어 상기 소오스 전극(20)으로 신호 전압을 인가하기 위한 데이터 패드(19)를 포함하는 데이터 배선을 형성한다. 계속해서, 상기 소오스 전극(20)과 드레인 전극(22) 사이로 노출된 오믹 콘택 패턴(18)을 건식 식각하여 박막 트랜지스터의 채널 영역을 형성한다.
상기 데이터 배선 및 게이트 절연막(14) 상에 무기 보호막(25)을 증착한 후, 제4 마스크를 이용한 사진식각 공정으로 상기 드레인 전극(22) 위의 무기 보호막(25)을 제거한다. 이때, 상기 게이트 패드(11) 및 데이터 패드(19)를 각각 노출시키는 패드 콘택홀들(33, 35)이 함께 형성된다.
상기 결과물의 전면에 유기 보호막(26)을 형성한 후, 제5 마스크를 이용한 노광 및 현상 공정으로 드레인 전극(22) 및 패드부의 유기 보호막(26)을 제거하여 상기 드레인 전극(22)을 노출시키는 제1 콘택홀(28)을 형성한다. 이와 동시에, 제6 마스크를 이용하여 상기 유기 보호막(26)의 표면에 광 산란을 위한 다수의 그루브 를 형성한다. 즉, 두 개의 마스크를 이용한 두 번의 노광 공정과 한 번의 현상 공정으로 제1 콘택홀(28) 및 다수의 그루브들을 동시에 형성한다.
상기 결과물의 전면에 ITO(indium-tin-oxide) 또는 IZO(indium-zinc oxide)와 같은 투명 도전막을 증착한 후, 제7 마스크를 이용한 사진식각 공정으로 상기 투명 도전막을 패터닝하여 제1 콘택홀(28)을 통해 드레인 전극(22)과 접속되는 투명 전극(30)을 형성한다.
상기 투명 전극(30)이 형성된 결과물의 전면에 실리콘 질화물과 같은 무기 절연막을 증착하여 버퍼층(buffer layer)(32)을 형성한 후, 제8 마스크를 이용한 사진식각 공정으로 상기 버퍼층(32)을 식각하여 드레인 전극(22)의 일부분을 노출시키는 제2 콘택홀(34)을 형성한다.
상기 제2 콘택홀(34) 및 버퍼층(32) 상에 높은 반사율을 갖는 금속막, 예컨대 알루미늄-내드뮴(AlNd)막을 증착한 후, 제9 마스크를 이용한 사진식각 공정으로 상기 반사막을 패터닝하여 제2 콘택홀(34)을 통해 드레인 전극(22)과 접속되며 그 하부의 투명 전극(30)을 노출시키는 투과창(T1)을 갖는 반사 전극(36)을 형성한다. 이와 동시에, 게이트 패드(11)와 접속되는 게이트 패드 전극(38) 및 데이터 패드(19)와 접속되는 데이터 패드 전극(40)이 형성된다.
상술한 종래 방법에 의하면, 총 9개의 마스크를 이용하여 반사-투과형 비정질실리콘 박막 트랜지스터-액정표시장치를 제조한다. 이때, 투명 전극(30)과 반사 전극(36)의 사이에 실리콘 질화물로 이루어진 버퍼층(32)을 형성하여, 투명 전극(30)과 반사 전극(36)이 직접 접촉하여 갈바니 전기 부식(galvanic corrosion)을 유발하는 것을 방지한다. 특히, 다중막 화소 전극에서 투명 전극(30)이 하부층(bottom layer)일 경우, 반사 전극(36)을 패터닝하기 위한 감광막의 현상 공정시 투명 전극(30)과 반사 전극(36) 간의 전위차에 의하여 반사 전극(36)의 리프팅(lifting)이 발생하는 것을 방지하기 위해 투명 전극(30)과 반사 전극(36) 사이에 절연막이 반드시 존재하여야 한다. 따라서, 절연막을 식각하여 반사 전극과 박막 트랜지스터를 접속시키기 위한 콘택홀을 형성하는 사진식각 공정이 추가되므로, 공정이 복잡해지는 단점이 있다.
또한, 유기 보호막(26) 위에 실리콘 질화물로 이루어진 버퍼층(32)이 위치하기 때문에, 상기 버퍼층(32)을 반드시 저온 화학기상증착(chemical vapor deposition; CVD) 공정으로 증착하여야 한다. 또한, 패드 전극(38, 40)을 금속으로 이루어진 반사 전극(36)과 동일한 층으로 형성하기 때문에 후속의 COG(chip on glass) 본딩 공정시 금속 부식이 발생하는 문제가 있다.
투명 전극이 다중막 화소 전극의 하부층인 구조에 있어서, 부식 방지 및 반사 전극의 리프팅 방지를 위하여 투명 전극과 반사 전극 사이의 버퍼층을 실리콘 질화막 대신에 유기막으로 형성하는 방법을 사용할 수 있다. 그러나, 이 방법 또한 마스크가 하나 더 추가되어 공정이 복잡해지며, 유기 보호막 위에 유기 버퍼층이 위치하기 때문에 반사율이 저하되고 버퍼층의 패터닝이 어려워지는 문제가 있다. 또한, 패드 전극을 반사 전극과 동일한 층으로 형성하기 때문에 후속의 COG 본딩시 금속 부식이 유발될 수 있다.
도 2a 내지 도 2c는 종래의 다른 방법에 의한 반사-투과형 액정표시장치의 단면도들로서, 투명 전극과 반사 전극을 직접 접촉(direct contact)시키는 구조를 나타낸다. 여기서, 도 2a는 화소부를, 도 2b는 게이트 패드부를, 그리고 도 2c는 데이터 패드부를 각각 나타낸다.
도 2a 내지 도 2c를 참조하면, 유리와 같은 절연 기판(50) 상에 제1 금속막을 증착한 후, 제1 마스크를 이용한 사진식각 공정으로 상기 제1 금속막을 패터닝하여 제1 방향으로 신장하는 게이트 라인(도시하지 않음), 상기 게이트 라인으로부터 분기된 게이트 전극(52) 및 상기 게이트 라인의 끝단에 연결되어 상기 게이트 전극(52)에 주사 전압을 인가하기 위한 게이트 패드(51)를 포함하는 게이트 배선을 형성한다. 상기 게이트 배선이 형성된 기판 상에 실리콘 질화물로 이루어진 게이트 절연막(54)을 증착하고, 그 위에 비정질실리콘막 및 n+ 도핑된 비정질실리콘막을 순차적으로 증착한다. 이어서, 제2 마스크를 이용한 사진식각 공정으로 상기 n+ 도핑된 비정질실리콘막 및 비정질실리콘막을 연속적으로 패터닝하여 비정질실리콘막으로 이루어진 액티브 패턴(56) 및 n+ 도핑된 비정질실리콘막으로 이루어진 오믹 콘택 패턴(58)을 형성한다.
상기 오믹 콘택 패턴(58) 및 게이트 절연막(54) 상에 제2 금속막을 증착한 후, 제3 마스크를 이용한 사진식각 공정으로 상기 제2 금속막을 패터닝하여 상기 게이트 라인과 직교하는 제2 방향으로 신장하는 데이터 라인(도시하지 않음), 상기 데이터 라인으로부터 분기된 소오스 전극(60) 및 드레인 전극(62), 그리고 상기 데 이터 라인의 끝단에 연결되어 상기 소오스 전극(60)으로 신호 전압을 인가하기 위한 데이터 패드(59)를 포함하는 데이터 배선을 형성한다. 계속해서, 상기 소오스 전극(60)과 드레인 전극(62) 사이로 노출된 오믹 콘택 패턴(58)을 건식 식각하여 박막 트랜지스터(55)의 채널 영역을 형성한다.
상기 데이터 배선 및 게이트 절연막(54) 상에 무기 보호막(65)을 형성한 후, 제4 마스크를 이용한 사진식각 공정으로 드레인 전극(62) 위의 무기 보호막(65)을 제거한다. 이때, 상기 게이트 패드(51) 및 데이터 패드(59)를 각각 노출시키는 패드 콘택홀들(69, 71)이 함께 형성된다. 상기 결과물의 전면에 유기 보호막(66)을 도포한 후, 제5 마스크 및 제6 마스크를 이용한 노광 및 현상 공정으로 상기 유기 보호막(66)에 드레인 전극(62)을 노출시키는 콘택홀(68) 및 다수의 그루브를 형성한다.
상기 결과물의 전면에 알루미늄-내드뮴(Al-Nd)과 같은 반사막을 증착한 후, 제7 마스크를 이용한 사진식각 공정으로 상기 반사막을 패터닝하여 콘택홀(68, 69, 71)들을 통해 드레인 전극(62), 게이트 패드(51) 및 데이터 패드(59)에 각각 접속되는 반사 전극(70), 게이트 패드 전극(74) 및 데이터 패드 전극(76)을 형성한다. 계속해서, 상기 반사 전극(70) 상에 IZO와 같은 투명 도전막을 증착한 후, 제8 마스크를 이용한 사진식각 공정으로 상기 투명 도전막을 패터닝하여 반사 전극(70)과 직접 접촉되는 투명 전극(72)을 형성한다. 이때, 상기 투명 전극(72)만 존재하는 영역은 투과창(T2)이 된다.
상술한 방법에 의하면, 그 사이에 버퍼층을 개재하지 않고 반사 전극(70)과 투명 전극(72)을 직접 접촉시킴으로써 도 1의 방법에 비해 한 개의 마스크를 줄일 수 있으며, 투명 전극이 상부층에 위치하기 때문에 현상 공정시 반사막의 리프팅이 발생하지 않는다. 그러나, 반사 전극(70)과 투명 전극(72) 간에 갈바니 전기 부식에 대한 영향을 무시할 수 없으며, 투명 전극(72)으로 IZO를 사용할 경우 IZO가 알루미늄 에천트나 크롬 에천트에 모두 반응하기 때문에 투명 전극(72)과 반사 전극(70)을 동시에 패터닝할 수 없다는 단점이 있다. 또한, 반사 전극(70)과 투명 전극(72)을 직접 접촉시키기 위해서는 투명 전극(72)을 반드시 상부층으로 형성하여야 하는 제한이 있다.
따라서, 본 발명의 일 목적은 투명 전극과 반사 전극을 직접 접촉시켜 공정 단순화를 도모하고 패드 전극을 화소 전극용 투명 도전막으로 형성하여 패드 신뢰성을 향상시킬 수 있는 액정표시장치를 제공하는데 있다.
본 발명의 다른 목적은 투명 전극과 반사 전극을 직접 접촉시켜 공정 단순화를 도모하고 패드 전극을 화소 전극용 투명 도전막으로 형성하여 패드 신뢰성을 향상시킬 수 있는 액정표시장치의 제조방법을 제공하는데 있다.
상술한 본 발명의 일 목적을 달성하기 위하여 본 발명은, 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하고, 상기 표시 영역에 화소가 형성된 기판; 상기 표시 영역 상에 형성된 투명 전극; 상기 패드 영역 상에 상기 투명 전극과 동일한 층으로 형성된 패드 전극; 및 상기 투명 전극 상에 형성되고, 상기 투명 전극의 일부분을 노출시키는 투과창을 갖는 반사 전극을 구비하는 것을 특징으로 하는 액정표시장치를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 투명 전극과 상기 반사 전극 사이에 상기 반사 전극과 동일한 패턴으로 형성된 장벽 금속층 패턴(barrier metal layer pattern)을 더 구비한다.
또한, 상술한 일 목적을 달성하기 위한 본 발명의 액정표시장치는 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하는 기판; 상기 표시 영역의 기판 상에 형성된 게이트 전극, 제1 및 제2 전극 및 액티브 패턴을 포함하여 형성된 박막 트랜지스터; 상기 박막 트랜지스터 및 기판 상에 상기 제2 전극을 노출하는 홀을 갖고 형성된 보호막; 상기 표시 영역의 보호막 상에 형성된 투명 전극; 상기 패드 영역의 보호막 상에 상기 투명 전극과 동일한 층으로 형성된 패드 전극; 상기 투명 전극 상에 형성되고, 상기 투명 전극의 일부분을 노출시키는 투과창을 갖는 반사 전극; 및 상기 투명 전극과 반사 전극 사이에 상기 반사 전극과 동일한 패턴으로 형성된 장벽 금속층 패턴을 구비하는 것을 특징으로 한다.
본 발명의 일 측면(aspect)에 의하면, 상기 투명 전극은 상기 홀 및 보호막 상에 형성되어 상기 홀을 통해 제2 전극과 접속된다.
본 발명의 다른 측면에 의하면, 상기 투명 전극은 상기 홀을 제외한 보호막 상에만 형성되고, 상기 장벽 금속층 패턴 및 반사 전극은 상기 홀 및 투명 전극 위에 형성되어 상기 홀을 통해 제2 전극과 접속된다.
본 발명의 또 다른 측면에 의하면, 상기 장벽 금속층 패턴 및 반사 전극은 상기 홀을 제외한 투명 전극 상에만 형성된다.
상술한 본 발명의 다른 목적을 달성하기 위하여 본 발명은, 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하는 기판 상에 투명 도전막을 증착하는 단계; 상기 결과물 상에 반사막을 증착하는 단계; 상기 반사막의 리프팅 방지를 위한 어닐링을 실시하는 단계; 및 상기 반사막을 패터닝하여 반사 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다.
본 발명의 일 실시예에 의한 액정표시장치의 제조방법은, 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하는 기판의 상기 표시 영역에 게이트 전극을, 상기 패드 영역에 게이트 패드를 형성하는 단계; 상기 게이트 전극 및 게이트 패드를 덮는 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 액티브 패턴 및 오믹 콘택 패턴을 형성하는 단계; 상기 오믹 콘택 패턴 상에는 서로 분리된 제1 전극과 제2 전극을, 상기 패드 영역의 게이트 절연막 상에는 데이터 패드를 각각 형성하는 단계; 상기 제1 및 제2 전극, 데이터 패드 및 게이트 절연막 상에 보호막을 형성하는 단계; 상기 보호막을 식각하여 상기 제2 전극, 게이트 패드 및 데이터 패드를 각각 노출시키는 제1, 제2 및 제3 콘택홀을 형성하는 단계; 상기 표시 영역 상에 투명 전극을 형성하고, 이와 동시에 상기 패드 영역 상에 상기 제2 및 제3 콘택홀을 통해 상기 게이트 패드 및 데이터 패드에 각각 접속되는 게이트 패드 전극 및 데이터 패드 전극을 형성하는 단계; 상기 투명 전극 및 패드 전극들 상에 장벽 금속층 및 반사막을 차례로 증착하는 단계; 상기 반사막의 리프팅 방지 를 위한 어닐링을 실시하는 단계; 및 상기 반사막 및 장벽 금속층을 패터닝하여 상기 투명 전극 상에 장벽 금속층 패턴 및 반사 전극을 형성하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 다른 실시예에 의한 액정표시장치의 제조방법은, 기판 상에 액티브 패턴을 형성하는 단계; 상기 액티브 패턴 및 기판 상에 게이트 절연막을 형성하는 단계; 상기 액티브 패턴 위의 게이트 절연막 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 및 게이트 절연막 상에 제1 및 제2 층간 절연막을 차례로 형성하는 단계; 상기 제1 및 제2 층간 절연막과 게이트 절연막을 식각하여 상기 액티브 패턴의 제1 및 제2 영역을 각각 노출시키는 콘택홀들을 형성하는 단계; 상기 콘택홀들 상에 상기 제1 및 제2 영역과 각각 접속되는 제1 및 제2 전극을 형성하는 단계; 상기 제1 및 제2 전극과 제2 층간 절연막 상에 보호막을 형성하는 단계; 상기 보호막을 식각하여 상기 제2 전극을 노출시키는 비어홀을 형성하는 단계; 상기 보호막 상에 투명 전극을 형성하는 단계; 상기 투명 전극 상에 장벽 금속층 및 반사막을 차례로 증착하는 단계; 상기 반사막의 리프팅 방지를 위한 어닐링을 실시하는 단계; 및 상기 반사막 및 장벽 금속층을 패터닝하여 상기 투명 전극 상에 장벽 금속층 패턴 및 반사 전극을 형성하는 단계를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 반사-투과형 액정표시장치의 다중막 화소 전극을 투명 전극이 하부층에 위치하는 구조로 형성하고, 투명 전극과 반사 전극을 직접 접촉시킨다. 바람직하게는, 투명 전극과 반사 전극 간에 갈바니 전기 부식(galvanic corrosion)이 발생하는 것을 방지하기 위하여, 투명 전극과 반사 전극 사이에 상기 반사 전극과 동일한 식각율을 갖는 장벽 금속층 패턴을 형성한다.
따라서, 투명 전극과 반사 전극 사이에 절연 물질로 이루어진 버퍼층을 형성하는 종래 방법에 비해 1회의 사진식각 공정이 감소되고, 하프톤 마스크(halftone mask)나 슬릿 마스크(slit mask)를 사용할 경우에는 다중막 화소 전극을 하나의 마스크로 형성할 수 있으므로 공정 단순화를 도모할 수 있다.
또한, 반사막을 증착한 후 200℃ 근방의 온도에서 1시간 내지 2시간 정도 어닐링을 실시함으로써, 투명 전극이 하부층으로 존재하는 다중막 화소 전극에서 반사 전극의 리프팅을 방지할 수 있다.
또한, 패드 전극을 도전성 산화막으로 이루어진 투명 전극과 동일한 층으로 형성하기 때문에, COG 본딩시 부식을 방지하고 신뢰성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
실시예 1
도 3a 내지 도 3c는 본 발명의 제1 실시예에 의한 반사-투과형 액정표시장치의 단면도들로서, 하부-게이트 구조의 비정질실리콘 박막 트랜지스터-액정표시장치를 도시한다. 여기서, 도 3a는 박막 트랜지스터가 형성되는 표시 영역을, 도 3b는 게이트 패드부를, 그리고 도 3c는 데이터 패드부를 각각 나타낸다.
도 3a 내지 도 3c를 참조하면, 유리, 석영, 사파이어와 같은 절연 기판(100) 상에 크롬(Cr)/알루미늄-내드뮴(AlNd)과 같은 제1 금속막으로 이루어진 게이트 배 선이 형성된다. 상기 게이트 배선은 제1 방향으로 신장되는 게이트 라인(도시하지 않음), 상기 게이트 라인으로부터 분기된 박막 트랜지스터의 게이트 전극(102) 및 상기 게이트 라인의 끝단에 연결되어 게이트 전극(102)에 주사 전압을 인가하기 위한 게이트 패드(104)를 포함한다.
상기 게이트 배선 및 기판(100) 상에는 무기물, 예컨대 실리콘 질화물로 이루어진 게이트 절연막(106)이 형성된다. 상기 게이트 전극(102) 위의 게이트 절연막(106) 상에는 비정질실리콘으로 이루어진 액티브 패턴(108) 및 n+로 도핑된 비정질실리콘으로 이루어진 오믹 콘택 패턴(110)이 순차적으로 적층된다.
또한, 상기 게이트 절연막(106) 상에는 크롬(Cr)이나 알루미늄(Al) 등의 제2 금속막으로 이루어진 데이터 배선이 형성된다. 상기 데이터 배선은 상기 게이트 라인과 교차하는 제2 방향으로 신장되어 상기 게이트 라인과 함께 화소부를 구획하는 데이터 라인(도시하지 않음), 상기 데이터 라인으로부터 분기되어 상기 액티브 패턴(108)의 제1 영역과 중첩되는 제1 전극(소오스 전극 또는 드레인 전극)(112) 및 상기 제1 영역과 대향되는 제2 영역과 중첩되는 제2 전극(드레인 전극 또는 소오스 전극)(114), 그리고 상기 데이터 라인의 끝단에 연결되어 상기 제1 전극으로 신호 전압을 인가하기 위한 데이터 패드(115)를 포함한다. 이하, 상기 제1 전극(112)을 소오스 전극이라 하고, 상기 제2 전극(114)을 드레인 전극이라 한다. 따라서, 상기 기판(100)의 표시 영역 상에는 게이트 전극(102), 게이트 절연막(106), 액티브 패턴(108), 오믹 콘택 패턴(110), 소오스 전극(112) 및 드레인 전극(114)을 포함한 박막 트랜지스터(150)가 형성된다.
상기 데이터 배선 및 게이트 절연막(106) 상에는 실리콘 질화물로 이루어진 무기 보호막(116)과 아크릴계 수지로 이루어진 유기 보호막(120)이 차례로 적층된다. 상기 무기 보호막(116)은 트랜지스터 및 패드의 신뢰성 확보 및 COG 본딩의 접착력 향상을 위해 제공되는 것으로, 이를 위해 상기 유기 보호막(120)은 표시 영역에만 존재한다.
상기 유기 보호막(120) 상에는 드레인 전극(114) 위로 무기 보호막(116) 및 유기 보호막(120)을 거쳐 형성된 제1 콘택홀(122)을 통해 상기 드레인 전극(114)과 접속되는 화소 전극이 형성된다. 또한, 상기 게이트 패드(104) 및 데이터 패드(115) 위로 게이트 절연막(106) 및 무기 보호막(116)을 거쳐 형성된 제2 콘택홀(118) 및 제3 콘택홀(119)을 통해 게이트 패드(104)와 데이터 패드(126)와 각각 접속되는 게이트 패드 전극(125) 및 데이터 패드 전극(126)이 형성된다.
상기 화소 전극은 ITO와 같은 도전성 산화막으로 이루어진 투명 전극(124) 및 AlNd와 같은 금속막으로 이루어진 반사 전극(130)이 직접 접촉된 적층 구조로 이루어지며, 게이트 라인과 데이터 라인에 의해 구획되는 화소부 내에 형성된다. 상기 화소 전극은 박막 트랜지스터(150)로부터 화상 신호를 받아 컬러필터 기판의 전극(도시하지 않음)과 함께 전기장을 생성하는 역할을 한다. 여기서, 투명 전극(124) 위에 반사 전극(130)이 존재하는 영역은 반사창이 되고, 투명 전극(124)만 존재하는 영역은 투과창(T3)이 된다.
본 발명에 의하면, 상기 투명 전극(124)과 반사 전극(130) 간에 갈바니 부식의 발생을 방지하기 위한 장벽 금속층 패턴(128)이 형성된다. 상기 장벽 금속층 패턴(128)은 반사 전극(130)을 식각하기 위한 소정의 에천트에 대해 상기 반사 전극(130)과 유사한 식각율을 갖는 금속, 바람직하게는 몰리브덴-텅스텐(MoW)으로 형성되며, 반사 전극(130)과 동일한 형상으로 패터닝된다.
투명 전극과 반사 전극 사이에 실리콘 질화막이나 유기막으로 이루어진 버퍼층을 형성하는 종래 방법에 의하면, 투명 전극이 하부층인 경우 상기 버퍼층을 식각하여 반사 전극을 드레인 전극에 접속시키기 위한 콘택홀을 형성하는 사진식각 공정이 추가되어야 하므로 공정이 복잡해진다. 이에 반하여, 본 발명에서는 투명 전극(124)과 반사 전극(130) 사이에 금속으로 이루어진 장벽 금속층 패턴(128)이 형성되기 때문에 투명 전극(124)과 반사 전극(130)이 직접 접촉된다. 따라서, 반사 전극(130)을 드레인 전극(114)과 접속시키기 위한 콘택홀 형성공정이 생략되므로, 종래 방법에 비해 1회의 사진식각 공정을 줄일 수 있다.
또한, 본 실시예에 의하면, 상기 게이트 패드 전극(125) 및 데이터 패드 전극(126)이 투명 전극(124)과 동일한 층으로 형성된다. 종래 방법들에 의하면, 패드 전극을 금속으로 이루어진 반사 전극과 동일한 층으로 형성하기 때문에 COG 방식으로 LCD 패널의 패드 전극과 외부의 구동 집적회로(IC)를 연결할 때 금속 부식이 발생되어 신뢰성 문제를 유발하게 된다. 이에 반하여, 본 발명에서는 ITO와 같이 도전성 산화막으로 이루어진 투명 전극(124)과 동일한 층으로 패드 전극(125, 126)을 형성하기 때문에, COG 본딩시 부식이 발생하지 않으므로 패드 신뢰성을 향상시킬 수 있다.
도 4a 내지 도 10c는 본 실시예에 의한 반사-투과형 액정표시장치의 제조방법을 설명하기 위한 단면도들이다. 여기서, a도는 박막 트랜지스터가 형성되는 표시 영역을 나타내고, b도 및 c도는 각각 게이트 패드부 및 데이터 패드부를 나타낸다.
도 4a 내지 도 4c를 참조하면, 유리, 석영 또는 세라믹과 같은 절연 물질로 이루어진 기판(100) 상에 약 500Å의 크롬(Cr) 및 약 2500Å의 알루미늄-내드뮴(AlNd)으로 이루어진 제1 금속막을 증착한 후, 제1 마스크를 이용한 사진식각 공정으로 상기 제1 금속막을 패터닝하여 제1 방향으로 신장되는 게이트 라인(도시하지 않음), 상기 게이트 라인으로부터 분기된 박막 트랜지스터의 게이트 전극(102) 및 상기 게이트 라인의 끝단에 연결되어 게이트 전극(102)에 주사 전압을 인가하기 위한 게이트 패드(104)를 포함하는 게이트 배선을 형성한다. 이때, 상기 게이트 전극(102)은 그 측벽이 테이퍼드 프로파일(tapered profile)을 갖도록 형성하는 것이 바람직하다.
도 5a 내지 도 5c를 참조하면, 상기 게이트 배선이 형성된 기판(100)의 전면에 실리콘 질화물을 플라즈마 화학기상증착(plasma-enhanced chemical vapor deposition; PECVD) 방법에 의해 약 4500Å의 두께로 증착하여 게이트 절연막(106)을 형성한다.
상기 게이트 절연막(106) 상에 액티브층으로서, 예컨대 비정질실리콘막을 PECVD 방법에 의해 약 2000Å의 두께로 증착하고, 그 위에 오믹 콘택층으로서, 예 컨대 n+ 도핑된 비정질실리콘막을 PECVD 방법에 의해 약 500Å의 두께로 증착한다. 이때, 상기 액티브층 및 오믹 콘택층은 PECVD 설비의 동일 챔버 내에서 인-시튜(in-situ)로 증착한다. 이어서, 제2 마스크를 이용한 사진식각 공정으로 상기 막들을 패터닝하여 게이트 전극(102) 윗부분의 게이트 절연막(106) 상에 비정질실리콘막으로 이루어진 액티브 패턴(108) 및 n+ 도핑된 비정질실리콘막으로 이루어진 오믹 콘택 패턴(110)을 형성한다.
도 6a 내지 도 6c를 참조하면, 상기 오믹 콘택 패턴(110) 및 게이트 절연막(106) 상에 크롬(Cr), 크롬-알루미늄(Cr-Al) 또는 크롬-알루미늄-크롬(Cr-Al-Cr)과 같은 제2 금속막을 약 1500∼4000Å의 두께로 증착한 후, 제3 마스크를 이용한 사진식각 공정으로 상기 제2 금속막을 패터닝하여 게이트 라인에 직교하는 데이터 라인(도시하지 않음), 상기 데이터 라인으로부터 분기되는 소오스 전극(112) 및 드레인 전극(114), 그리고 상기 데이터 라인의 끝단에 연결되어 상기 소오스 전극(112)에 신호 전압을 인가하기 위한 데이터 패드(115)를 포함하는 데이터 배선을 형성한다. 계속해서, 상기 소오스 전극(112)과 드레인 전극(114) 사이의 노출된 오믹 콘택 패턴(110)을 반응성 이온 식각(reactive ion etching; RIE) 방법에 의해 제거해낸다. 그러면, 상기 소오스/드레인 전극(112, 114) 사이의 노출된 액티브 영역이 박막 트랜지스터(150)의 채널 영역으로 제공된다. 이때, 상기 게이트 라인과 데이터 라인 사이에는 게이트 절연막(106)이 개재되어 게이트 라인이 데이터 라인과 접촉되는 것을 방지한다.
본 실시예에서는 액티브 패턴(108), 오믹 콘택 패턴(110) 및 데이터 배선을 2매의 마스크를 이용하여 형성한다. 그러나, 본 출원인은 하나의 마스크를 이용하여 액티브 패턴(108), 오믹 콘택 패턴(110) 및 데이터 배선을 형성함으로써, 하부-게이트 구조의 박막 트랜지스터-액정표시장치를 제조하는데 사용되는 마스크의 수를 줄일 수 있는 방법을 발명하여 대한민국 특허청에 출원번호 1998-049710호로 출원한 바 있다. 이 방법을 상세히 설명하면 다음과 같다.
먼저, 게이트 절연막(106) 상에 액티브층, 오믹 콘택층 및 제2 금속막을 순차적으로 증착한다. 상기 제2 금속막 상에 감광막을 도포하고 이를 노광 및 현상하여 박막 트랜지스터의 채널부 위에 위치하며 제1 두께를 갖는 제1 부분, 데이터 배선부 위에 위치하며 상기 제1 두께보다 두꺼운 두께를 갖는 제2 부분 및 감광막이 완전히 제거된 제3 부분을 포함하는 감광막 패턴(도시하지 않음)을 형성한다. 그런 다음, 상기 제3 부분 아래의 제2 금속막, 오믹 콘택층 및 액티브층, 상기 제1 부분 아래의 제2 금속막, 그리고 상기 제2 부분의 일부 두께를 식각하여 상기 제2 금속막으로 이루어진 데이터 배선, n+ 도핑된 비정질실리콘막으로 이루어진 오믹 콘택 패턴(110) 및 비정질실리콘막으로 이루어진 액티브 패턴(108)을 동시에 형성한다. 이어서, 남아있는 감광막 패턴을 제거하면, 하나의 마스크를 이용하여 액티브 패턴(108), 오믹 콘택 패턴(110) 및 데이터 배선이 동시에 형성된다.
도 7a 내지 도 7c를 참조하면, 상기 박막 트랜지스터(150)가 형성된 기판(100)의 전면에 실리콘 질화물을 약 2000Å의 두께로 증착하여 무기 보호막(116)을 형성한다. 상기 무기 보호막(116)은 트랜지스터 및 패드의 신뢰성을 확보하고 COG 본딩시 집적회로 부위의 접착력을 향상시키는 역할을 한다. 이어서, 제4 마스크를 이용한 사진식각 공정으로 상기 무기 보호막(116) 및 게이트 절연막(106)을 식각하여 드레인 전극(114)을 노출시키는 제1 콘택홀(117)을 형성한다. 이와 동시에, 상기 게이트 패드(104) 및 데이터 패드(115)를 각각 노출시키는 제2 콘택홀(118) 및 제3 콘택홀(119)이 형성된다.
도 8a 내지 도 8c를 참조하면, 상기 콘택홀들이 형성된 결과물의 전면에 낮은 유전율을 갖는 감광성 유기물질을 2㎛ 이상의 두께로 두껍게 도포하여 유기 보호막(120)을 형성한다. 상기 유기 보호막(120)은 그 하부의 데이터 배선과의 사이에 기생 캐패시턴스의 생성을 억제하므로, 화소 전극을 게이트 라인 및 데이터 라인과 중첩되도록 형성하여 높은 개구율의 박막 트랜지스터-액정표시장치를 구현할 수 있다.
이어서, 상기 유기 보호막(120)에 콘택홀(122)을 형성하기 위하여 콘택홀(122)에 상응하는 패턴을 갖는 제5 마스크(도시하지 않음)를 유기 보호막(120) 상에 위치시킨 다음, 1차로 풀(full) 노광 공정을 통해 드레인 전극(114) 위의 유기 보호막(120)과 게이트 패드부 및 데이터 패드부의 유기 보호막(120)을 노광시킨다. 계속해서, 마이크로 렌즈 형성용 제6 마스크(도시하지 않음)를 유기 보호막(120) 상에 위치시킨 후, 상기 제6 마스크를 이용한 렌즈 노광 공정을 통해 콘택홀(122)을 제외한 부분의 유기 보호막(120)을 2차로 노광시킨다. 그런 다음, 테트라메틸-수산화암모늄(TMAH) 현상액을 이용하여 현상 공정을 진행하 면, 상기 제1 콘택홀(117)로부터 연장되어 드레인 전극(114)을 노출시키는 콘택홀(122)과 다수의 그루브(123)들이 형성된다. 이때, 게이트 패드부 및 데이터 패드부의 유기 보호막(122)은 제거된다.
이어서, 유기 보호막(120)의 리플로우 및 경화를 위해 약 130℃∼230℃의 온도에서 100분 동안 큐어링(curing)을 실시한다.
도 9a 내지 도 9c를 참조하면, 상기 유기 보호막(120)과 그 위에 증착되어질 투명 도전막 간의 접착력(adhesion)을 향상시키기 위하여 아르곤(Ar) 플라즈마 처리를 실시한다. 이어서, 결과물의 전면에 ITO와 같은 투명 도전막을 200℃ 이하의 온도, 바람직하게는 상온 내지 150℃의 저온에서 약 400Å의 두께로 증착한 후, 약 100℃ 이상의 온도에서 30분 이상, 바람직하게는 200℃의 온도에서 1시간 내지 2시간 동안 상기 투명 도전막의 패터닝 균일성을 향상시키기 위한 어닐링을 실시한다. 계속해서, 후속의 사진식각 공정에서 형성되는 감광막 패턴과 상기 투명 도전막 간의 접착력을 향상시키기 위하여 약 120℃ 이상의 온도에서 30분 이상 하드-베이크를 실시한 후, 제7 마스크를 이용한 사진 공정 및 습식 식각 공정으로 상기 투명 도전막을 패터닝하여 콘택홀(122)을 통해 드레인 전극(114)과 접속되는 투명 전극(124)을 형성한다. 이와 동시에, 상기 제2 콘택홀(118)을 통해 게이트 패드(104)와 접속되는 게이트 패드 전극(125) 및 상기 제3 콘택홀(119)을 통해 데이터 패드(115)와 접속되는 데이터 패드 전극(126)을 형성한다.
도 10a 내지 도 10c를 참조하면, 상기 투명 전극(124) 및 패드 전극들(125, 126)이 형성된 결과물의 전면에 반사 전극을 구성하는 반사막을 식각하는 에천트에 대해 상기 반사막과 유사한 식각율을 갖는 금속, 예컨대 몰리브덴-텅스텐(MoW)을 상온 내지 150℃의 온도, 바람직하게는 약 50℃의 온도에서 약 500Å의 두께로 증착하여 장벽 금속층을 형성한다. 상기 장벽 금속층 상에 알루미늄-내드뮴(AlNd)을 상온 내지 150℃의 온도, 바람직하게는 약 50℃의 온도에서 약 1500Å의 두께로 증착하여 반사막을 형성한다. 이어서, 후속의 현상 공정시 상기 반사막의 리프팅을 방지하기 위하여 100℃ 이상의 온도에서 30분 이상, 바람직하게는 200℃의 온도에서 1시간 동안 어닐링을 실시한다. 계속해서, 제8 마스크를 이용한 사진 공정 및 습식 식각 공정으로 상기 반사막 및 장벽 금속층을 패터닝하여 상기 투명 전극(124)과 직접 접촉되는 반사 전극(130) 및 장벽 금속층 패턴(128)을 형성한다.
투명 전극이 하부층으로 위치하는 다중막 화소 전극의 경우, TMAH 현상액을 이용하여 반사막을 패터닝하기 위한 감광막을 현상할 때 산화막으로 이루어진 투명 전극이 전위차를 유도하여 반사막의 리프팅을 발생시킨다. 따라서, 반사막을 증착한 후 200℃ 근방의 온도에서 1시간 내지 2시간 정도 어닐링을 실시하면, 투명 전극용 산화막에 의한 전자의 전위차가 줄어들어 반사막의 리프팅을 방지할 수 있다. 즉, 다중막 화소 전극에서 투명 전극이 하부층으로 존재할 경우에는 현상 공정에서 반사막이 리프팅되는 것을 방지하기 위해 반사막의 증착 후 반드시 어닐링 공정을 진행하여야 한다.
실시예 2
도 11은 본 발명의 제2 실시예에 의한 반사-투과형 액정표시장치의 단면도이 다.
도 11을 참조하면, 본 발명의 제2 실시예에 의한 반사-투과형 액정표시장치는 투명 전극(124)이 제1 콘택홀(122)을 제외한 보호막(120) 상에 형성되고, 장벽 금속층 패턴(128) 및 반사 전극(130)이 상기 제1 콘택홀(122) 및 투명 전극(124) 상에 형성되어 제1 콘택홀(122)을 통해 박막 트랜지스터(150)의 드레인 전극(114)과 직접 접속되는 것을 제외하고는 상술한 제1 실시예와 동일하다.
통상적으로, 드레인 전극(114)을 포함한 데이터 배선을 크롬을 함유한 금속막으로 형성할 경우, 막의 표면에 얇은 크롬 산화막이 성장하게 된다. 이러한 크롬 산화막은 ITO 에천트에 의해 쉽게 제거되기 때문에, 제1 콘택홀(122) 상의 투명 전극(124)을 습식 식각으로 제거할 때 드레인 전극(144)의 표면에 형성되어 있는 크롬 산화막이 동시에 제거된다. 이 상태에서 장벽 금속층 패턴(128) 및 반사 전극(130)을 드레인 전극(114)과 직접 접촉시키면, 박막 트랜지스터와 화소 전극 간의 콘택 특성을 향상시킬 수 있다.
이때, 투명 전극(124)은 장벽 금속층 패턴(128)을 통해 반사 전극(130)과 전기적으로 연결되기 때문에, 박막 트랜지스터로부터 화소 전극으로 신호가 정상적으로 전달된다.
실시예 3
도 12는 본 발명의 제3 실시예에 의한 반사-투과형 액정표시장치의 단면도이다.
도 12를 참조하면, 본 발명의 제3 실시예에 의한 반사-투과형 액정표시장치는 장벽 금속층 패턴(128) 및 반사 전극(130)이 제1 콘택홀(122)을 제외한 투명 전극(124) 위에만 형성된 것을 제외하고는 상술한 제1 실시예와 동일하다.
이때, 반사 전극(130)은 장벽 금속층 패턴(128)을 통해 투명 전극(130)과 전기적으로 연결되기 때문에, 박막 트랜지스터로부터 화소 전극으로 신호가 정상적으로 전달된다.
실시예 4
도 13은 본 발명의 제4 실시예에 의한 반사-투과형 액정표시장치의 단면도로서, 상부-게이트(top-gate) 구조의 다결정실리콘 박막 트랜지스터-액정표시장치에 있어서, N형 TFT가 형성되는 화소부와 N형 TFT 및 P형 TFT가 함께 형성되는 구동부를 도시한다.
도 13을 참조하면, 유리, 석영, 사파이어와 같은 절연 기판(200) 상에 실리콘 산화물로 이루어진 차단막(blocking layer)(202)이 형성된다. 상기 차단막(202) 상에 다결정실리콘으로 이루어진 액티브 패턴(204)이 형성된다. 상기 액티브 패턴(204) 및 차단막(202) 상에 실리콘 산화물로 이루어진 게이트 절연막(206)이 형성된다.
화소부의 게이트 절연막(206) 상에 N형 TFT의 게이트 전극(208)이 형성된다. 상기 액티브 패턴(204)과 게이트 전극(208)이 겹치는 부분은 박막 트랜지스터의 채널 영역(212C)이 되며, 상기 채널 영역(212C)을 사이에 두고 분할된 액티브 패턴(204)의 한 쪽이 소오스 영역(212S), 다른 쪽이 드레인 영역(212D)이 된다. 이때, 상기 소오스 영역(212S)과 드레인 영역(212D)은 그 위치가 서로 바뀔 수 있다. 또한, 상기 화소부의 게이트 절연막(206) 상에는 상기 게이트 전극(208)과 동일한 층으로 캐패시터의 하부 전극(209)이 형성된다.
구동부의 게이트 절연막(206) 상에는 N형 TFT의 소오스/드레인 영역(213S, 213D)과 채널 영역(213C)을 한정하는 게이트 전극(210) 및 P형 TFT의 소오스/드레인 영역(214S, 214D)과 채널 영역(214C)을 한정하는 게이트 전극(211)이 형성된다. 여기서, 트랜지스터의 신뢰성을 향상시키기 위해 N형 TFT의 소오스/드레인을 LDD 구조로 형성할 수 있다. 참조부호 212L 및 213L은 LDD 영역을 나타낸다.
상기 게이트 전극(208, 210, 211), 캐패시터의 하부 전극(209) 및 게이트 절연막(206) 상에 실리콘 산화물로 이루어진 제1 층간 절연막(216) 및 실리콘 질화물로 이루어진 제2 층간 절연막(218)이 차례로 적층된다. 상기 캐패시터의 하부 전극(209) 위의 제1 층간 절연막(216)이 노출되도록 상기 제2 층간 절연막(218)을 관통하는 개구부(220)가 형성된다. 또한, 화소부의 소오스/드레인 영역(212S, 212D) 및 구동부의 소오스/드레인 영역(213S, 213D, 214S, 214D) 위로 제1 및 제2 층간 절연막(216, 218)을 거쳐 콘택홀들(222)이 형성된다.
상기 제2 층간 절연막(218) 상에 상기 콘택홀들(222)을 통해 화소부의 소오스/드레인 영역(212S, 212D)과 접속되는 소오스/드레인 전극(224, 225), 구동부 N형 TFT의 소오스/드레인 영역(213S, 213D)과 접속되는 소오스/드레인 전극(226, 227) 및 구동부 P형 TFT의 소오스/드레인 영역(214S, 214D)과 접속되는 소오스/드 레인 전극(228, 229)이 형성된다.
상기 화소부의 드레인 전극(225)은 상기 개구부(220) 내에도 형성되어 캐패시터의 하부 전극(209)과 오버랩됨으로써, 상기 오버랩된 부위가 캐패시터의 상부 전극으로 제공된다. 따라서, 캐패시터의 하부 전극(209) 위에 위치하는 제1 층간 절연막(216)은 캐패시터의 유전막으로 제공된다. 종래에는 액티브 패턴(204)의 하부에 n+ 실리콘으로 이루어진 버퍼층을 별도로 형성하여 상기 버퍼층을 캐패시터의 하부 전극으로 이용하였다. 그리고, 게이트 절연막을 캐패시터의 유전막으로 이용하고, 게이트 전극과 동일한 층으로 캐패시터의 상부 전극을 형성하였다. 이에 반하여, 본 발명에서는 게이트 전극과 동일한 층으로 캐패시터의 하부 전극(209)을 형성하고 화소부의 드레인 전극(225)으로 캐패시터의 상부 전극을 형성하기 때문에, 캐패시터의 하부 전극을 형성하기 위한 별도의 증착 및 식각 공정을 생략하여 공정 단순화를 도모할 수 있다.
상기 소오스/드레인 전극들(224, 225, 226, 227, 228, 229) 및 제2 층간 절연막(218) 상에 감광성 유기막으로 이루어진 보호막(230)이 형성된다. 상기 보호막(230) 상에는 화소부의 드레인 전극(225) 위로 보호막(230)을 거쳐 형성된 비어홀(232)을 통해 상기 드레인 전극(225)과 접속되는 화소 전극이 형성된다.
상기 화소 전극은 ITO와 같은 도전성 산화막으로 이루어진 투명 전극(234) 및 AlNd와 같은 금속막으로 이루어진 반사 전극(238)이 직접 접촉된 적층 구조로 이루어지며, 상기 투명 전극(234)과 반사 전극(238) 간에 갈바니 부식의 발생을 방 지하기 위한 장벽 금속층 패턴(236)이 형성된다. 상기 장벽 금속층 패턴(236)은 반사 전극(238)을 식각하기 위한 소정의 에천트에 대해 상기 반사 전극(238)과 유사한 식각율을 갖는 금속, 바람직하게는 몰리브덴-텅스텐(MoW)으로 형성되며, 반사 전극(238)과 동일한 형상으로 패터닝된다. 이와 같이 본 발명에서는 투명 전극(234)과 반사 전극(238) 사이에 금속으로 이루어진 장벽 금속층 패턴(236)이 형성되기 때문에 투명 전극(234)과 반사 전극(238)이 직접 접촉되기 때문에, 반사 전극(238)을 드레인 전극(225)과 접속시키기 위한 콘택홀 형성공정이 생략되어 공정 단순화를 도모할 수 있다.
도 14a 내지 도 14g는 본 실시예에 의한 반사-투과형 액정표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 14a를 참조하면, 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어진 기판(200) 상에 실리콘 산화물(SiO2)을 PECVD 방법에 의해 약 2000Å의 두께로 증착하여 차단막(202)을 형성한다. 상기 차단막(202)은 생략될 수 있지만, 후속의 비정질실리콘막의 결정화 동안에 상기 기판(200) 내의 각종 불순물들이 실리콘막으로 침투하는 것을 방지하기 위해 사용하는 것이 바람직하다.
상기 차단막(202) 상에 비정질실리콘막(도시하지 않음)을 저압 화학 기상 증착(low pressure CVD; 이하 "LPCVD"라 한다) 또는 PECVD 방법에 의해 약 500Å의 두께로 증착한 후, 레이저 어닐링 또는 퍼니스 어닐링(furnace annealing)을 실시하여 상기 비정질실리콘막을 다결정실리콘막으로 결정화시킨다. 이어서, 제1 마스 크를 이용한 사진식각 공정으로 상기 다결정실리콘막을 패터닝하여 액티브 패턴(204)을 형성한다.
도 14b를 참조하면, 상기 액티브 패턴(204) 및 차단막(202) 상에 실리콘 산화물)을 PECVD 방법에 의해 1000Å 이하의 두께로 증착하여 게이트 절연막(206)을 형성한다.
상기 게이트 절연막(206) 상에 게이트막으로서, 예컨대 알루미늄-내드뮴(AlNd)을 약 2500Å의 두께로 증착한 후, 제2 마스크를 이용한 사진 공정으로 구동부의 P형 TFT 영역을 오픈하고 노출된 게이트막을 식각하여 구동부 P형 TFT의 게이트 전극(211)을 형성한다. 계속해서, P+ 불순물을 이온주입하여 구동부 P형 TFT의 소오스/드레인 영역(214S, 214D)을 형성한다. 상기 P+ 소오스/드레인 이온주입시 게이트 전극(211)은 불순물을 차단하여 그 하부의 액티브 패턴(204)에 채널 영역(214C)을 정의한다.
이어서, 제3 마스크를 이용한 사진 공정으로 화소부 및 구동부의 N형 TFT 영역을 오픈하고 노출된 게이트막을 식각하여 N형 TFT의 게이트 전극(208, 210) 및 캐패시터의 하부 전극(209)을 형성한다. 계속해서, N+ 불순물을 이온주입하여 화소부 N형 TFT의 소오스/드레인 영역(212S, 212D) 및 구동부 N형 TFT의 소오스/드레인 영역(213S, 213D)을 형성한다. 상기 소오스/드레인 이온주입시 게이트 전극(208, 210)은 불순물을 차단하여 그 하부의 액티브 패턴(204)에 채널 영역(212C, 213C)을 정의한다. 이때, LDD 구조의 트랜지스터를 구현하기 위하여 N형 TFT에 N- 불순물을 이온주입하여 LDD 영역(212L, 213L)을 형성할 수도 있다.
도 14c를 참조하면, 상기 소오스/드레인 영역들의 도핑된 이온을 활성화시키고 실리콘층의 손상을 큐어링하기 위하여 레이저 어닐링 또는 퍼니스 어닐링을 실시한 후, 결과물의 전면에 실리콘 산화물을 약 1000Å의 두께로 증착하여 제1 층간 절연막(216)을 형성한다. 상기 제1 층간 절연막(216) 상에 실리콘 질화물을 약 4000Å의 두께로 증착하여 제2 층간 절연막(218)을 형성한다. 이어서, 제4 마스크를 이용한 사진식각 공정으로 제2 층간 절연막(218)을 식각하여 캐패시터의 하부 전극(209) 위의 제1 층간 절연막(216)을 노출시키는 개구부(220)를 형성한다.
도 14d를 참조하면, 제5 마스크를 이용한 사진식각 공정으로 제2 및 제1 층간 절연막(218, 216)을 연속적으로 식각하여 화소부 및 구동부의 소오스/드레인 영역들을 노출시키는 콘택홀들(222)을 형성한다.
이어서, 상기 개구부(220), 콘택홀(222) 및 제2 층간 절연막(218) 상에 데이터막으로서, 예컨대 몰리브덴-텅스텐(MoW)을 약 3000Å의 두께로 증착한 후, 제6 마스크를 이용한 사진식각 공정으로 상기 데이터막을 패터닝함으로써 상기 콘택홀(222)들을 통해 소오스/드레인 영역들과 접속되는 화소부의 소오스/드레인 전극(224, 225), 구동부 N형 TFT의 소오스/드레인 전극(226, 227) 및 구동부 P형 TFT의 소오스/드레인 전극(228, 229)을 형성한다. 이때, 상기 화소부의 드레인 전극(225)은 캐패시터의 하부 전극(209)과 오버랩되도록 상기 개구부(220) 내에도 형 성된다.
도 14e를 참조하면, 상기 소오스/드레인 전극들(224, 225, 226, 227, 228, 229) 및 제2 층간 절연막(218) 상에 감광성 유기막을 약 3㎛의 두께로 도포하여 보호막(230)을 형성한다.
이어서, 상기 보호막(230)에 비어홀(232)을 형성하기 위하여 비어홀(232)에 상응하는 패턴을 갖는 제7 마스크(도시하지 않음)를 보호막(230) 상에 위치시킨 다음, 1차로 풀 노광 공정을 통해 화소부의 드레인 전극(225) 위의 보호막(230)을 노광시킨다. 계속해서, 마이크로 렌즈 형성용 제8 마스크(도시하지 않음)를 보호막(230) 상에 위치시킨 후, 상기 제8 마스크를 이용한 렌즈 노광 공정을 통해 비어홀(232)을 제외한 부분의 보호막(230)을 2차로 노광시킨다. 그런 다음, TMAH 현상액을 이용하여 현상 공정을 진행하면, 상기 화소부의 드레인 전극(225)을 노출시키는 비어홀(232)과 다수의 그루브(233)들이 형성된다. 이어서, 보호막(230)의 리플로우 및 경화를 위해 약 130℃∼230℃의 온도에서 100분 동안 큐어링을 실시한다.
도 14f를 참조하면, 상기 보호막(230)과 그 위에 증착되어질 투명 도전막 간의 접착력을 향상시키기 위하여 아르곤(Ar) 플라즈마 처리를 실시한다. 이어서, 상기 비어홀(232) 및 보호막(230) 상에 ITO와 같은 투명 도전막을 200℃ 이하의 온도, 바람직하게는 상온 내지 150℃의 저온에서 약 450Å의 두께로 증착한 후, 약 100℃ 이상의 온도에서 30분 이상, 바람직하게는 200℃의 온도에서 2시간 동안 상기 투명 도전막의 패터닝 균일성을 향상시키기 위한 어닐링을 실시한다. 계속해서, 후속의 사진식각 공정에서 형성되는 감광막 패턴과 상기 투명 도전막 간의 접착력을 향상시키기 위하여 약 120℃ 이상의 온도에서 30분 이상 하드-베이크를 실시한 후, 제9 마스크를 이용한 사진 공정 및 습식 식각 공정으로 상기 투명 도전막을 패터닝하여 비어홀(232)을 통해 화소부의 드레인 전극(225)과 접속되는 투명 전극(234)을 형성한다.
도 14g를 참조하면, 상기 투명 전극(234)이 형성된 결과물의 전면에 반사 전극을 구성하는 반사막을 식각하는 에천트에 대해 상기 반사막과 유사한 식각율을 갖는 금속, 예컨대 몰리브덴-텅스텐(MoW)을 상온 내지 150℃의 온도, 바람직하게는 약 50℃의 온도에서 약 500Å의 두께로 증착하여 장벽 금속층을 형성한다. 상기 장벽 금속층 상에 알루미늄-내드뮴(AlNd)을 상온 내지 150℃의 온도, 바람직하게는 약 50℃의 온도에서 약 2000Å의 두께로 증착하여 반사막을 형성한다. 이어서, 후속의 현상 공정시 상기 반사막의 리프팅을 방지하기 위하여 100℃ 이상의 온도에서 30분 이상, 바람직하게는 200℃의 온도에서 1시간 동안 어닐링을 실시한다. 계속해서, 제10 마스크를 이용한 사진 공정 및 습식 식각 공정으로 상기 반사막 및 장벽 금속층을 패터닝하여 상기 투명 전극(234)과 직접 접촉되는 반사 전극(238) 및 장벽 금속층 패턴(236)을 형성한다.
실시예 5
도 15는 본 발명의 제5 실시예에 의한 반사-투과형 액정표시장치의 단면도이다.
도 15를 참조하면, 본 발명의 제5 실시예에 의한 반사-투과형 액정표시장치는 투명 전극(234)이 비어홀(232)을 제외한 보호막(230) 상에 형성되고, 장벽 금속층 패턴(236) 및 반사 전극(238)이 상기 비어홀(232) 및 투명 전극(234) 상에 형성되어 비어홀(232)을 통해 박막 트랜지스터의 드레인 전극(225)과 직접 접속되는 것을 제외하고는 상술한 제4 실시예와 동일하다.
실시예 6
도 16은 본 발명의 제6 실시예에 의한 반사-투과형 액정표시장치의 단면도이다.
도 16을 참조하면, 본 발명의 제6 실시예에 의한 반사-투과형 액정표시장치는 장벽 금속층 패턴(236) 및 반사 전극(238)이 비어홀(232)을 제외한 투명 전극(234) 위에만 형성된 것을 제외하고는 상술한 제4 실시예와 동일하다.
상술한 실시예들에서는 두 개의 마스크를 이용하여 투명 전극 및 반사 전극을 패터닝하는 방법에 대해 설명하였으나, 도시하지는 않았지만 본 발명의 바람직한 제7 실시예에 의하면 한 개의 마스크를 이용하여 투명 전극과 반사 전극을 패터닝할 수 있다.
즉, 유기 보호막과 그 위에 증착되어질 투명 도전막 간의 접착력을 향상시키기 위하여 아르곤(Ar) 플라즈마 처리를 실시한 후, 결과물의 전면에 ITO와 같은 투명 도전막, MoW와 같은 장벽 금속층 및 AlNd와 같은 반사막을 약 200℃ 이하의 온 도에서 연속적으로 증착한다. 이어서, 후속의 현상 공정시 상기 반사막의 리프팅을 방지하기 위하여 약 200℃ 이상의 온도에서 1시간 동안 어닐링을 실시한 후, 상기 반사막 상에 감광막을 도포하고 하프톤 마스크 또는 슬릿 마스크를 이용하여 상기 감광막을 노광 및 현상하여 투과창 및 반사창에서 서로 다른 두께를 갖는 감광막 패턴(도시하지 않음)을 형성한다.
상기 감광막 패턴을 식각 마스크로 이용하여 상기 반사막 및 장벽 금속층을 식각한 후, 에싱 또는 건식 식각 공정으로 상기 감광막 패턴을 소정 두께만큼 제거한다. 이어서, 남아있는 감광막 패턴을 식각 마스크로 이용하여 상기 투명 도전막을 식각한다. 그러면, 투명 전극만 존재하는 투과창과 반사 전극이 노출되는 반사창이 동시에 형성된다.
따라서, 본 발명의 제7 실시예에 의하면 하나의 마스크를 이용하여 투명 전극, 패드 전극, 장벽 금속층 패턴 및 반사 전극을 형성할 수 있으므로, 상술한 실시예들에 비해 한 개의 마스크를 더 줄일 수 있다.
상술한 바와 같이 본 발명에 의하면, 다중막 화소 전극에서 투명 전극을 하부층으로 형성하고 투명 전극과 반사 전극을 직접 접촉시킨다. 바람직하게는, 투명 전극과 반사 전극 간에 갈바니 전기 부식이 발생하는 것을 방지하기 위하여, 투명 전극과 반사 전극 사이에 장벽 금속층 패턴을 형성한다.
따라서, 투명 전극과 반사 전극이 직접 접촉되기 때문에, 반사 전극을 박막 트랜지스터와 접속시키기 위한 콘택홀 형성공정을 생략하여 공정 단순화를 도모할 수 있다. 특히, 하프톤 마스크나 슬릿 마스크를 사용할 경우에는 한 개의 마스크를 이용하여 다중막 화소 전극을 형성할 수 있어 공정을 더욱 단순화시킬 수 있다.
또한, 반사막을 증착한 후 200℃ 근방의 온도에서 1시간 내지 2시간 정도 어닐링을 실시함으로써, 투명 전극이 하부층으로 존재하는 다중막 화소 전극에서 반사 전극의 리프팅을 방지할 수 있다.
또한, 패드 전극들을 도전성 산화막으로 이루어진 투명 전극과 동일한 층으로 형성하기 때문에, COG 방식으로 LCD 패널의 패드 전극과 외부의 구동 집적회로를 연결할 때 금속 부식이 발생하지 않아 패드 신뢰성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (49)

  1. 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하고, 상기 표시 영역에 화소가 형성된 기판;
    상기 표시 영역 상에 형성된 투명 전극;
    상기 패드 영역 상에 상기 투명 전극과 동일한 층으로 형성된 패드 전극; 및
    상기 투명 전극 상에 형성되고, 상기 투명 전극의 일부분을 노출시키는 투과창을 갖는 반사 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 투명 전극과 상기 반사 전극 사이에 상기 반사 전극과 동일한 패턴으로 형성된 장벽 금속층 패턴을 더 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서, 상기 장벽 금속층 패턴은 상기 반사 전극과 유사한 식각율을 갖는 물질로 형성된 것을 특징으로 하는 액정표시장치.
  4. 제2항에 있어서, 상기 투명 전극은 인듐-틴-옥사이드(ITO)로 구성되고, 상기 반사 전극은 알루미늄-내드뮴(AlNd)으로 구성되고, 상기 장벽 금속층 패턴은 몰리브덴-텅스텐(MoW)으로 구성된 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서, 상기 화소는 비정질실리콘 박막 트랜지스터인 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서, 상기 화소는 다결정실리콘 박막 트랜지스터인 것을 특징으로 하는 액정표시장치.
  7. 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하는 기판;
    상기 표시 영역의 기판 상에 게이트 전극, 제1 및 제2 전극 및 액티브 패턴을 포함하여 형성된 박막 트랜지스터;
    상기 박막 트랜지스터 및 기판 상에 상기 제2 전극을 노출하는 홀을 갖고 형성된 보호막;
    상기 표시 영역의 보호막 상에 형성된 투명 전극;
    상기 패드 영역의 보호막 상에 상기 투명 전극과 동일한 층으로 형성된 패드 전극;
    상기 투명 전극 상에 형성되고, 상기 투명 전극의 일부분을 노출시키는 투과창을 갖는 반사 전극; 및
    상기 투명 전극과 반사 전극 사이에 상기 반사 전극과 동일한 패턴으로 형성된 장벽 금속층 패턴을 구비하는 것을 특징으로 하는 액정표시장치.
  8. 제7항에 있어서, 상기 투명 전극은 상기 홀 및 보호막 위에 형성되어 상기 홀을 통해 상기 제2 전극과 접속되는 것을 특징으로 하는 액정표시장치.
  9. 제7항에 있어서, 상기 투명 전극은 상기 홀을 제외한 보호막 상에만 형성되고, 상기 장벽 금속층 패턴 및 반사 전극은 상기 홀 및 투명 전극 위에 형성되어 상기 홀을 통해 상기 제2 전극과 접속되는 것을 특징으로 하는 액정표시장치.
  10. 제7항에 있어서, 상기 장벽 금속층 패턴 및 반사 전극은 상기 홀을 제외한 투명 전극 상에만 형성된 것을 특징으로 하는 액정표시장치.
  11. 제7항에 있어서, 상기 보호막은 무기 보호막 및 상기 무기 보호막 상에 적층된 유기 보호막을 포함하는 것을 특징으로 하는 액정표시장치.
  12. 제11항에 있어서, 상기 유기 보호막은 상기 패드 영역을 제외한 표시 영역 상에만 형성된 것을 특징으로 하는 액정표시장치.
  13. 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하는 기판 상에 투명 도전막을 증착하는 단계;
    상기 결과물 상에 반사막을 증착하는 단계;
    상기 반사막의 리프팅 방지를 위한 어닐링을 실시하는 단계; 및
    상기 반사막을 패터닝하여 반사 전극을 형성하는 단계를 구비하는 것을 특징 으로 하는 액정표시장치의 제조방법.
  14. 제13항에 있어서, 상기 어닐링은 100℃ 이상의 온도에서 30분 이상 실시하는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제13항에 있어서, 상기 투명 도전막을 증착하는 단계 전에, 상기 투명 도전막과 그 하지층 간의 접착력을 향상시키기 위한 아르곤(Ar) 플라즈마 처리를 실시하는 단계를 더 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제13항에 있어서, 상기 반사막을 증착하는 단계 전에, 상기 투명 도전막을 패터닝하여 상기 표시 영역에 투명 전극을 형성함과 동시에, 상기 패드 영역에 패드 전극을 형성하는 단계를 더 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제16항에 있어서, 상기 투명 도전막을 패터닝하는 단계 전에, 상기 투명 도전막의 패터닝 균일성을 위한 어닐링을 실시하는 단계와, 상기 투명 도전막의 접착력을 향상시키기 위한 하드-베이크를 실시하는 단계를 더 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제13항에 있어서, 상기 반사 전극을 형성하는 단계 후, 상기 투명 도전막을 패터닝하여 상기 표시 영역에 투명 전극을 형성함과 동시에, 상기 패드 영역에 패드 전극을 형성하는 단계를 더 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  19. 제18항에 있어서, 상기 반사 전극, 투명 전극 및 패드 전극은 하나의 마스크를 이용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  20. 제19항에 있어서, 상기 마스크는 하프톤 마스크 또는 슬릿 마스크인 것을 특징으로 하는 액정표시장치의 제조방법.
  21. 제13항에 있어서, 상기 반사막을 증착하는 단계 전에 장벽 금속층을 증착하는 단계를 더 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  22. 제21항에 있어서, 상기 반사막을 패터닝하여 반사 전극을 형성하는 단계에서, 상기 장벽 금속층을 동시에 패터닝하여 장벽 금속층 패턴을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  23. 제21항에 있어서, 상기 투명 도전막, 장벽 금속층 및 반사막은 각각 상온 내지 150℃의 저온에서 증착하는 것을 특징으로 하는 액정표시장치의 제조방법.
  24. 제21항에 있어서, 상기 장벽 금속층은 상기 반사막과 유사한 식각율을 갖는 물질로 형성된 것을 특징으로 하는 액정표시장치의 제조방법.
  25. 제21항에 있어서, 상기 투명 도전막은 인듐-틴-옥사이드(ITO)로 형성하고, 상기 장벽 금속층은 몰리브덴-텅스텐(MoW)으로 형성하며, 상기 반사막은 알루미늄-내드뮴(AlNd)으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  26. 표시 영역 및 상기 표시 영역의 외곽에 위치한 패드 영역을 포함하는 기판의 상기 표시 영역에 게이트 전극을, 상기 패드 영역에 게이트 패드를 형성하는 단계;
    상기 게이트 전극 및 게이트 패드를 덮는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 액티브 패턴 및 오믹 콘택 패턴을 형성하는 단계;
    상기 오믹 콘택 패턴 상에는 서로 분리된 제1 전극과 제2 전극을, 상기 패드 영역의 게이트 절연막 상에는 데이터 패드를 각각 형성하는 단계;
    상기 제1 및 제2 전극, 데이터 패드 및 게이트 절연막 상에 보호막을 형성하는 단계;
    상기 보호막을 식각하여 상기 제2 전극, 게이트 패드 및 데이터 패드를 각각 노출시키는 제1, 제2 및 제3 콘택홀을 형성하는 단계;
    상기 표시 영역 상에 투명 전극을 형성하고, 이와 동시에, 상기 패드 영역 상에 상기 제2 및 제3 콘택홀을 통해 상기 게이트 패드 및 데이터 패드에 각각 접속되는 게이트 패드 전극 및 데이터 패드 전극을 형성하는 단계;
    상기 투명 전극 및 패드 전극들 상에 장벽 금속층 및 반사막을 차례로 증착하는 단계;
    상기 반사막의 리프팅 방지를 위한 어닐링을 실시하는 단계; 및
    상기 반사막 및 장벽 금속층을 패터닝하여 상기 투명 전극 상에 장벽 금속층 패턴 및 반사 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  27. 제26항에 있어서, 상기 액티브 패턴은 비정질실리콘으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  28. 제26항에 있어서, 상기 액티브 패턴, 오믹 콘택 패턴, 제1 및 제2 전극과 데이터 패드는 하나의 마스크를 사용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  29. 제26항에 있어서, 상기 보호막은 무기 보호막 및 유기 보호막이 차례로 적층된 구조로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  30. 제29항에 있어서, 상기 보호막을 식각하여 제1 내지 제3 콘택홀들을 형성하는 단계에서, 상기 패드 영역의 유기 보호막을 제거하는 것을 특징으로 하는 액정표시장치의 제조방법.
  31. 제26항에 있어서, 상기 투명 전극은 상기 제1 콘택홀을 통해 상기 제2 전극과 접속하도록 상기 제1 콘택홀 및 보호막 위에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  32. 제26항에 있어서, 상기 투명 전극은 상기 제1 콘택홀을 제외한 보호막 위에만 형성하고, 상기 장벽 금속층 패턴 및 반사 전극은 상기 제1 콘택홀 및 투명 전극 위에 형성하여 상기 제1 콘택홀을 통해 상기 제2 전극과 접속시키는 것을 특징으로 하는 액정표시장치의 제조방법.
  33. 제26항에 있어서, 상기 장벽 금속층 패턴 및 반사 전극은 상기 제1 콘택홀을 제외한 투명 전극 위에만 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  34. 제26항에 있어서, 상기 투명 전극 및 패드 전극들을 형성하는 단계는,
    상기 보호막과 투명 전극 간의 접착력 향상을 위한 아르곤(Ar) 플라즈마 처리를 실시하는 단계;
    상기 제1 내지 제3 콘택홀들 및 보호막 상에 투명 도전막을 형성하는 단계;
    상기 투명 도전막의 패터닝 균일성을 위한 어닐링을 실시하는 단계;
    상기 투명 도전막의 접착력을 향상시키는 하드-베이크를 실시하는 단계; 및
    상기 투명 도전막을 패터닝하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
  35. 제26항에 있어서, 상기 어닐링은 100℃ 이상의 온도에서 30분 이상 실시하는 것을 특징으로 하는 액정표시장치의 제조방법.
  36. 제26항에 있어서, 상기 투명 전극, 패드 전극, 장벽 금속층 패턴 및 반사 전극은 하나의 마스크를 사용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  37. 기판 상에 액티브 패턴을 형성하는 단계;
    상기 액티브 패턴 및 기판 상에 게이트 절연막을 형성하는 단계;
    상기 액티브 패턴 위의 게이트 절연막 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 및 게이트 절연막 상에 제1 및 제2 층간 절연막을 차례로 형성하는 단계;
    상기 제1 및 제2 층간 절연막과 게이트 절연막을 식각하여 상기 액티브 패턴의 제1 및 제2 영역을 각각 노출시키는 콘택홀들을 형성하는 단계;
    상기 콘택홀들 상에 상기 제1 및 제2 영역과 각각 접속되는 제1 및 제2 전극을 형성하는 단계;
    상기 제1 및 제2 전극과 제2 층간 절연막 상에 보호막을 형성하는 단계;
    상기 보호막을 식각하여 상기 제2 전극을 노출시키는 비어홀을 형성하는 단 계;
    상기 보호막 상에 투명 전극을 형성하는 단계;
    상기 투명 전극 상에 장벽 금속층 및 반사막을 차례로 증착하는 단계;
    상기 반사막의 리프팅 방지를 위한 어닐링을 실시하는 단계; 및
    상기 반사막 및 장벽 금속층을 패터닝하여 상기 투명 전극 상에 장벽 금속층 패턴 및 반사 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  38. 제37항에 있어서, 상기 액티브 패턴은 다결정실리콘으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  39. 제37항에 있어서, 상기 게이트 전극을 형성하는 단계에서, 상기 액티브 패턴을 제외한 게이트 절연막 상에 캐패시터의 하부 전극을 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  40. 제37항에 있어서, 상기 콘택홀들을 형성하는 단계 전에, 상기 캐패시터의 하부 전극 위의 제1 층간 절연막까지 상기 제2 층간 절연막을 식각하는 단계를 더 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  41. 제37항에 있어서, 상기 콘택홀들을 형성하는 단계 후에, 상기 캐패시터의 하 부 전극 위의 제1 층간 절연막까지 상기 제2 층간 절연막을 식각하는 단계를 더 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  42. 제37항에 있어서, 상기 제1 및 제2 전극을 형성하는 단계에서, 상기 제2 전극은 상기 캐패시터의 하부 전극과 오버랩되도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  43. 제37항에 있어서, 상기 제1 층간 절연막은 산화물로 형성하고 상기 제2 층간 절연막은 질화물로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  44. 제37항에 있어서, 상기 투명 전극은 상기 비어홀을 통해 상기 제2 전극과 접속되도록 상기 비어홀 위에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  45. 제37항에 있어서, 상기 투명 전극은 상기 비어홀을 제외한 보호막 위에 형성하고, 상기 장벽 금속층 패턴 및 반사 전극은 상기 비어홀 위에 형성하여 상기 비어홀을 통해 상기 제2 전극과 접속시키는 것을 특징으로 하는 액정표시장치의 제조방법.
  46. 제37항에 있어서, 상기 장벽 금속층 패턴 및 반사 전극은 상기 비어홀을 제 외한 투명 전극 위에 형성하는 것을 특징으로 하는 액정표시장치.
  47. 제37항에 있어서, 상기 투명 전극을 형성하는 단계는,
    상기 보호막과 투명 전극 간의 접착력 향상을 위한 아르곤(Ar) 플라즈마 처리를 실시하는 단계;
    상기 비어홀 및 보호막 상에 투명 도전막을 형성하는 단계;
    상기 투명 도전막의 패터닝 균일성을 위한 어닐링을 실시하는 단계;
    상기 투명 도전막의 접착력을 향상시키는 하드-베이크를 실시하는 단계; 및
    상기 투명 도전막을 패터닝하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
  48. 제37항에 있어서, 상기 어닐링은 100℃ 이상의 온도에서 30분 이상 실시하는 것을 특징으로 하는 액정표시장치의 제조방법.
  49. 제37항에 있어서, 상기 투명 전극, 패드 전극, 장벽 금속층 패턴 및 반사 전극은 하나의 마스크를 사용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020020046877A 2001-11-02 2002-08-08 반사-투과형 액정표시장치 및 그 제조 방법 KR100858297B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW91133412A TWI260459B (en) 2002-08-08 2002-11-14 Reflection-transmission type liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20010068150 2001-11-02
KR1020010068150 2001-11-02

Publications (2)

Publication Number Publication Date
KR20030038337A KR20030038337A (ko) 2003-05-16
KR100858297B1 true KR100858297B1 (ko) 2008-09-11

Family

ID=40606083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020046877A KR100858297B1 (ko) 2001-11-02 2002-08-08 반사-투과형 액정표시장치 및 그 제조 방법

Country Status (3)

Country Link
US (4) US7023508B2 (ko)
JP (2) JP4574940B2 (ko)
KR (1) KR100858297B1 (ko)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7889306B1 (en) * 1999-05-21 2011-02-15 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
US6721726B1 (en) * 2000-03-08 2004-04-13 Accenture Llp Knowledge management tool
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100849771B1 (ko) * 2002-05-30 2008-07-31 샤프 가부시키가이샤 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법
KR100685924B1 (ko) * 2002-07-29 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
US6897925B2 (en) * 2002-07-31 2005-05-24 Lg.Philips Lcd Co. Ltd. Transflective liquid crystal display device and method for manufacturing the same
US20040084305A1 (en) * 2002-10-25 2004-05-06 Semiconductor Energy Laboratory Co., Ltd. Sputtering system and manufacturing method of thin film
KR20040062074A (ko) * 2002-12-31 2004-07-07 엘지전자 주식회사 광기록재생기용 스윙 암 조립체의 에프피시비 고정구조
KR100491258B1 (ko) * 2002-12-31 2005-05-24 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP4517063B2 (ja) * 2003-05-27 2010-08-04 日本電気株式会社 液晶表示装置
JP4610552B2 (ja) * 2003-06-04 2011-01-12 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶表示装置の製造方法
TWI274220B (en) * 2003-08-19 2007-02-21 Hannstar Display Corp A liquid crystal display having thin cell gap and method of producing the same
TWI247921B (en) * 2003-09-10 2006-01-21 Seiko Epson Corp Electrooptic device, color filter substrate, manufacturing method for electrooptic device and electronic equipment
KR101022291B1 (ko) * 2003-10-17 2011-03-21 삼성전자주식회사 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치
KR100560398B1 (ko) * 2003-10-30 2006-03-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조방법
KR20050047755A (ko) * 2003-11-18 2005-05-23 삼성전자주식회사 박막 트랜지스터 표시판
JP4075783B2 (ja) * 2003-11-28 2008-04-16 セイコーエプソン株式会社 電気光学装置の製造方法
KR100978949B1 (ko) * 2003-12-05 2010-08-31 엘지디스플레이 주식회사 반투과형 액정표시장치
KR100990278B1 (ko) * 2003-12-18 2010-10-26 엘지디스플레이 주식회사 반사투과형 액정표시장치의 제조방법
KR101013715B1 (ko) * 2003-12-23 2011-02-10 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7379136B2 (en) * 2003-12-29 2008-05-27 Lg.Philips Lcd Co., Ltd. Transflective type liquid crystal display device and method for fabricating the same
JP4055764B2 (ja) * 2004-01-26 2008-03-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4085094B2 (ja) * 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
KR100623252B1 (ko) 2004-04-07 2006-09-18 삼성에스디아이 주식회사 전면 발광 유기 전계 발광 소자 및 그의 제조방법
KR100616708B1 (ko) 2004-04-12 2006-08-28 엘지.필립스 엘시디 주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR100623255B1 (ko) * 2004-05-10 2006-09-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
KR100590269B1 (ko) 2004-05-10 2006-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
JP4761425B2 (ja) * 2004-05-12 2011-08-31 株式会社 日立ディスプレイズ 表示装置および表示装置の製造方法
KR101043675B1 (ko) * 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR100930920B1 (ko) * 2004-06-30 2009-12-10 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조방법
KR101055201B1 (ko) * 2004-07-30 2011-08-08 엘지디스플레이 주식회사 Ｃｏｔ형 액정표시소자의 제조방법
US20060056267A1 (en) * 2004-09-13 2006-03-16 Samsung Electronics Co., Ltd. Driving unit and display apparatus having the same
KR100686345B1 (ko) * 2004-10-27 2007-02-22 삼성에스디아이 주식회사 평판표시소자 및 그 제조방법
KR101139522B1 (ko) * 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
CN100353565C (zh) * 2004-12-13 2007-12-05 友达光电股份有限公司 薄膜晶体管元件及其制造方法
KR20060066356A (ko) * 2004-12-13 2006-06-16 삼성전자주식회사 표시 장치와 표시 장치용 박막 트랜지스터 표시판 및 그제조 방법
TWI252587B (en) * 2004-12-14 2006-04-01 Quanta Display Inc Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
JP4805587B2 (ja) * 2005-02-24 2011-11-02 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
KR101137873B1 (ko) * 2005-04-11 2012-04-20 엘지디스플레이 주식회사 패드전극 형성방법, 그를 이용한 액정표시소자의 제조방법,및 그 방법에 의해 제조된 액정표시소자
US7911568B2 (en) 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
KR101287702B1 (ko) * 2005-06-30 2013-07-24 엘지디스플레이 주식회사 반사투과형 액정 표시 장치 및 그 제조 방법
KR101201310B1 (ko) * 2005-06-30 2012-11-14 엘지디스플레이 주식회사 반투과형 액정표시소자의 제조방법
KR20070004229A (ko) * 2005-07-04 2007-01-09 삼성전자주식회사 박막트랜지스터기판 및 이의 제조방법
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5105811B2 (ja) * 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
KR20070049742A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101201707B1 (ko) * 2005-12-09 2012-11-15 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100741099B1 (ko) * 2005-12-20 2007-07-20 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292625B (en) * 2006-01-02 2008-01-11 Au Optronics Corp Fabricating method for pixel structure
JP2007183452A (ja) * 2006-01-10 2007-07-19 Epson Imaging Devices Corp 半透過型液晶表示装置
TW200730978A (en) * 2006-02-08 2007-08-16 Wintek Corp Active matrix liquid crystal display and pixel structure thereof
JP2007212969A (ja) * 2006-02-13 2007-08-23 Nec Lcd Technologies Ltd 反射板及び該反射板を備える液晶表示装置並びにその製造方法
JP5011479B2 (ja) * 2006-02-14 2012-08-29 株式会社ジャパンディスプレイイースト 表示装置の製造方法
US7804148B2 (en) * 2006-02-16 2010-09-28 International Business Machines Corporation Opto-thermal mask including aligned thermal dissipative layer, reflective layer and transparent capping layer
JP4907193B2 (ja) * 2006-02-24 2012-03-28 株式会社 日立ディスプレイズ 液晶表示装置
TWI297548B (en) * 2006-06-19 2008-06-01 Au Optronics Corp Pixel structure for flat panel display and method for fabricating the same
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR100983716B1 (ko) * 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101330214B1 (ko) * 2006-07-18 2013-11-18 삼성디스플레이 주식회사 터치 스크린 표시 장치 및 그 구동 방법
KR101251349B1 (ko) * 2006-08-18 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치.
KR101367130B1 (ko) * 2006-10-11 2014-02-26 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2008099535A1 (ja) * 2007-02-13 2008-08-21 Sharp Kabushiki Kaisha アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶表示装置および電子機器
JP2007193371A (ja) * 2007-04-26 2007-08-02 Advanced Display Inc 液晶表示装置
KR20080101237A (ko) * 2007-05-16 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
TWI338805B (en) * 2007-06-26 2011-03-11 Au Optronics Corp Transflective liquid crystal display panel and pixel structure thereof
TWI360885B (en) * 2007-10-26 2012-03-21 Au Optronics Corp Pixel structure and fabrication method thereof
KR101346921B1 (ko) * 2008-02-19 2014-01-02 엘지디스플레이 주식회사 평판 표시 장치 및 그 제조방법
TWI360710B (en) * 2008-02-22 2012-03-21 Au Optronics Corp Active device array substrate, electro-optical app
JP4782803B2 (ja) * 2008-03-07 2011-09-28 三菱電機株式会社 反射型液晶表示装置および半透過型液晶表示装置
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
KR101378439B1 (ko) * 2008-08-20 2014-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US20110141413A1 (en) * 2008-09-08 2011-06-16 Sharp Kabushiki Kaisha Liquid crystal display panel
KR101592013B1 (ko) 2008-10-13 2016-02-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101593538B1 (ko) * 2009-04-09 2016-02-29 삼성디스플레이 주식회사 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판
CN105353551A (zh) 2009-12-28 2016-02-24 株式会社半导体能源研究所 液晶显示装置及电子设备
CN101819979B (zh) * 2010-03-12 2011-08-17 友达光电股份有限公司 半穿透半反射式像素结构
KR101714539B1 (ko) * 2010-08-24 2017-03-23 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI439985B (zh) * 2010-08-26 2014-06-01 Chunghwa Picture Tubes Ltd 陣列基板及其製作方法
US8368832B2 (en) * 2010-09-28 2013-02-05 Shenzen China Star Optoelectronics Technology Co., Ltd. LCD panel and method for manufacturing the same
KR20120089505A (ko) * 2010-12-10 2012-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
TWI467673B (zh) 2011-06-09 2015-01-01 Chunghwa Picture Tubes Ltd 配線裝置與顯示器
JP5613635B2 (ja) * 2011-07-21 2014-10-29 株式会社ジャパンディスプレイ 表示装置
KR101921164B1 (ko) * 2011-07-27 2018-11-23 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
EP2898552B1 (en) * 2012-09-24 2016-03-23 Wake Forest University Organic thin film transistors and methods of making the same
JP2015034948A (ja) * 2013-08-09 2015-02-19 ソニー株式会社 表示装置および電子機器
CN103681488A (zh) 2013-12-16 2014-03-26 合肥京东方光电科技有限公司 阵列基板及其制作方法，显示装置
CN104538356B (zh) * 2015-01-07 2017-10-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102435475B1 (ko) * 2015-01-22 2022-08-24 삼성디스플레이 주식회사 유기 발광 표시 장치
US9887277B2 (en) * 2015-01-23 2018-02-06 Applied Materials, Inc. Plasma treatment on metal-oxide TFT
KR102490884B1 (ko) 2015-07-10 2023-01-25 삼성디스플레이 주식회사 표시 장치
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
KR20180055024A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 디스플레이 장치
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107703687B (zh) * 2017-09-27 2020-12-22 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及反射式液晶显示器
US10655217B2 (en) * 2018-05-01 2020-05-19 Spts Technologies Limited Method of forming a passivation layer on a substrate
CN109244103A (zh) * 2018-09-18 2019-01-18 京东方科技集团股份有限公司 光敏传感器及其制作方法、电子设备
CN109884830B (zh) * 2019-02-28 2021-09-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
US11678731B1 (en) * 2020-04-20 2023-06-20 Preston Leon Howard Razor cleaning device for sink, bath, and shower
CN113594146A (zh) * 2021-08-26 2021-11-02 华玻视讯(珠海)科技有限公司 一种液晶显示模组的直下式背光灯板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980019954A (ko) * 1996-09-04 1998-06-25 구자홍 액정 표시 장치 제조 방법 및 구조
KR20000014524A (ko) * 1998-08-21 2000-03-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR20010025955A (ko) * 1999-09-02 2001-04-06 윤종용 반사투과 복합형 박막트랜지스터 액정표시장치
KR20010048150A (ko) * 1999-11-25 2001-06-15 윤종용 반사-투과형 박막트랜지스터 액정 표시 장치 및 그 제조방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2913080A1 (de) * 1979-03-08 1980-09-11 Bbc Brown Boveri & Cie Fluessigkristallzelle mit zelleninternem reflektor
JPS5727029A (en) * 1980-07-25 1982-02-13 Nippon Telegr & Teleph Corp <Ntt> Formation of mo pattern
JPH0342815A (ja) * 1989-07-10 1991-02-25 Mitsubishi Electric Corp 半導体集積回路の製造方法
JPH03114028A (ja) * 1989-09-28 1991-05-15 Fujitsu Ltd 薄膜トランジスタマトリクスとその製造方法
JPH0456825A (ja) * 1990-06-23 1992-02-24 Dainippon Printing Co Ltd 透明電極層の形成方法
JPH052187A (ja) * 1991-01-31 1993-01-08 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
DE69332142T2 (de) * 1992-12-25 2003-03-06 Sony Corp Substrat mit aktiver Matrix
JP3157634B2 (ja) * 1993-01-12 2001-04-16 鹿児島日本電気株式会社 ウェットエッチング方法
JP3281167B2 (ja) * 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
JP3882863B2 (ja) * 1997-03-25 2007-02-21 セイコーエプソン株式会社 ２端子型非線形素子の製造方法
JPH0992655A (ja) * 1995-09-27 1997-04-04 Sony Corp アルミニウム系パターンの形成方法
US5902769A (en) * 1996-11-05 1999-05-11 Eastman Kodak Company Thermal image stabilization by a reactive plastisizer
JP2955277B2 (ja) * 1997-07-28 1999-10-04 シャープ株式会社 液晶表示装置
JPH11135502A (ja) * 1997-10-27 1999-05-21 Canon Inc 半導体装置用配線、この配線を用いた半導体装置、及び半導体装置用配線の製造方法
JP3410667B2 (ja) * 1997-11-25 2003-05-26 シャープ株式会社 反射型液晶表示装置およびその製造方法
KR100271043B1 (ko) * 1997-11-28 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same)
US6295109B1 (en) * 1997-12-26 2001-09-25 Sharp Kabushiki Kaisha LCD with plurality of pixels having reflective and transmissive regions
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JPH11242240A (ja) 1998-02-25 1999-09-07 Matsushita Electric Ind Co Ltd アクティブマトリックス基板及びそれを用いた液晶表示装置
JP3410656B2 (ja) * 1998-03-31 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
US6839108B1 (en) * 1998-05-16 2005-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US6348533B1 (en) * 1998-06-02 2002-02-19 Dainippon Inck And Chemicals, Inc. Article having silver layer and resin composition for coating materials for silver
US6351010B1 (en) * 1998-09-22 2002-02-26 Sony Corporation Electrooptical device, substrate for driving electrooptical device and methods for making the same
GB9825314D0 (en) * 1998-11-20 1999-01-13 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
JP3509057B2 (ja) 1998-12-15 2004-03-22 シャープ株式会社 液晶表示装置及びその製造方法
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
DE69942442D1 (de) * 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
JP4028668B2 (ja) * 1999-11-05 2007-12-26 住友化学株式会社 カラーフィルターの製造方法
JP4781518B2 (ja) * 1999-11-11 2011-09-28 三星電子株式会社 反射透過複合形薄膜トランジスタ液晶表示装置
US6702407B2 (en) * 2000-01-31 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Color image display device, method of driving the same, and electronic equipment
KR100684577B1 (ko) * 2000-06-12 2007-02-20 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
KR100627649B1 (ko) * 2000-10-30 2006-09-22 엘지.필립스 엘시디 주식회사 반투과 액정 표시 장치 및 그의 제조 방법
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
JP4611418B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980019954A (ko) * 1996-09-04 1998-06-25 구자홍 액정 표시 장치 제조 방법 및 구조
KR20000014524A (ko) * 1998-08-21 2000-03-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR20010025955A (ko) * 1999-09-02 2001-04-06 윤종용 반사투과 복합형 박막트랜지스터 액정표시장치
KR20010048150A (ko) * 1999-11-25 2001-06-15 윤종용 반사-투과형 박막트랜지스터 액정 표시 장치 및 그 제조방법

Also Published As

Publication number Publication date
US7652735B2 (en) 2010-01-26
KR20030038337A (ko) 2003-05-16
US20030086046A1 (en) 2003-05-08
JP2003140191A (ja) 2003-05-14
US7023508B2 (en) 2006-04-04
US20080030671A1 (en) 2008-02-07
US7274420B2 (en) 2007-09-25
JP4574940B2 (ja) 2010-11-04
US20060132685A1 (en) 2006-06-22
US6980268B2 (en) 2005-12-27
JP2009069852A (ja) 2009-04-02
US20040141116A1 (en) 2004-07-22
JP4855457B2 (ja) 2012-01-18

Similar Documents

Publication Publication Date Title
KR100858297B1 (ko) 반사-투과형 액정표시장치 및 그 제조 방법
US6822703B2 (en) Polycrystalline silicon thin film transistor of liquid crystal display and manufacturing method thereof
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
US20070200984A1 (en) Reflection type liquid crystal display device and method of manufacturing the same
KR100869112B1 (ko) 반사형 액정표시장치 및 그 제조 방법
US7903209B2 (en) Reflection-transmission type liquid crystal display device and method for manufacturing the same
KR101429914B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR100878202B1 (ko) 반투과형 액정표시장치 및 그 제조 방법
KR100793723B1 (ko) 반사-투과형 액정표시장치 및 그 제조방법
KR100839150B1 (ko) 반사전극을 갖는 액정표시장치의 제조방법
KR100840247B1 (ko) 반사 전극을 갖는 액정표시장치 및 그 제조방법
KR20060023716A (ko) 반사-투과형 액정표시장치의 제조방법
KR100806166B1 (ko) 반사율 향상을 위한 액정표시장치 및 그 제조방법
KR100517594B1 (ko) 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법
KR100776753B1 (ko) 액정표시장치용 다결정실리콘 박막 트랜지스터의 제조방법
KR20030034820A (ko) 반사-투과형 액정표시장치 및 그 제조방법
KR20040022357A (ko) 반사-투과형 액정표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee