KR101921164B1 - 횡전계방식 액정표시장치용 어레이기판의 제조방법 - Google Patents

횡전계방식 액정표시장치용 어레이기판의 제조방법 Download PDF

Info

Publication number
KR101921164B1
KR101921164B1 KR1020110074423A KR20110074423A KR101921164B1 KR 101921164 B1 KR101921164 B1 KR 101921164B1 KR 1020110074423 A KR1020110074423 A KR 1020110074423A KR 20110074423 A KR20110074423 A KR 20110074423A KR 101921164 B1 KR101921164 B1 KR 101921164B1
Authority
KR
South Korea
Prior art keywords
transparent metal
layer
metal layer
liquid crystal
transparent
Prior art date
Application number
KR1020110074423A
Other languages
English (en)
Other versions
KR20130013042A (ko
Inventor
김용일
김정오
홍기상
백정선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110074423A priority Critical patent/KR101921164B1/ko
Priority to CN201210220323.2A priority patent/CN102902111B/zh
Priority to US13/549,859 priority patent/US8658479B2/en
Publication of KR20130013042A publication Critical patent/KR20130013042A/ko
Application granted granted Critical
Publication of KR101921164B1 publication Critical patent/KR101921164B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 척얼룩이 발생하지 않는 횡전계방식 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
본 발명의 특징은 횡전계방식 액정표시장치용 어레이기판의 화소전극 및 공통전극을 이루는 제 1 투명 금속층을 마스크공정을 진행하여 패터닝하기 전에 수소 플라즈마처리를 하여 빛의 투과율을 낮추며, 제 1 투명 금속층 상부에 제 2 투명 금속층을 더욱 형성하는 것이다.
이를 통해, 노광 공정시 척 얼룩이 발생하는 것을 방지할 수 있으며, 수소 플라즈마처리로 인하여 외부 압력에 취약한 제 1 투명 금속층을 제 2 투명 금속층을 통해 보호되도록 함으로써, 스크래치 및 얼룩 등이 발생하는 것을 방지할 수 있다.

Description

횡전계방식 액정표시장치용 어레이기판의 제조방법{Method of fabricating array substrate for in-plane switching mode liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 척얼룩이 발생하지 않는 횡전계방식 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
동화상 표시에 유리하고 콘트라스트비(contrast ratio)가 큰 특징을 보여 TV, 모니터 등에 활발하게 이용되는 액정표시장치(liquid crystal display device : LCD)는 액정의 광학적이방성(optical anisotropy)과 분극성질(polarization)에 의한 화상구현원리를 나타낸다.
이러한 액정표시장치는 나란한 두 기판(substrate) 사이로 액정층을 개재하여 합착시킨 액정패널(liquid crystal panel)을 필수 구성요소로 하며, 액정패널 내의 전기장으로 액정분자의 배열방향을 변화시켜 투과율 차이를 구현한다.
최근에는 상-하로 형성된 전기장으로 액정을 구동하는 능동행렬 액정표시장치가 해상도 및 동영상 구현능력이 우수하여 많이 사용되고 있으나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 떨어지는 단점을 가지고 있다.
이에, 시야각이 좁은 단점을 극복하기 위해 여러 가지 방법이 제시되고 있는데, 그 중 횡전계에 의한 액정 구동방법이 주목받고 있다.
도 1은 일반적인 횡전계방식 액정표시장치의 액정패널을 간략하게 나타낸 단면도이다.
도시한 바와 같이, 어레이기판인 하부기판(1)과 컬러필터기판인 상부기판(3)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(1, 3)사이에는 액정층(5)이 개재되어 있다.
하부기판(1) 상에는 화소전극(21)과 공통전극(25)이 동일 평면상에 형성되어 있으며, 액정층(5)은 화소전극(21)과 공통전극(25)에 의한 수평전계(L)에 의해 작동된다.
이와 같이 횡전계방식 액정표시장치는 하부기판(1) 상에 화소전극(21)과 공통전극(25)을 형성하고, 두 전극(21, 25) 사이에 수평전계(L)를 생성하여 액정분자가 기판(1, 3)에 평행한 수평전계(L)와 나란하게 배열되도록 함으로써, 액정표시장치의 시야각을 넓게 할 수 있다.
한편, 이러한 횡전계방식 액정표시장치는 다수의 포토리소그래피(photo-lithography) 공정을 통해 제작되며, 포토리소그래피 공정은 감광막 도포, 노광, 현상 및 식각단계를 거쳐 진행된다. 특히, 노광공정은 광을 선택적으로 차단하는 마스크와 광을 조사하는 노광기를 사용하게 된다.
즉, 패턴을 형성하고자 하는 기판(1, 3) 상에 식각대상층(미도시)을 형성하고, 그 상부에 포토레지스트(미도시)를 도포한 후, 기판(1, 3)을 노광기에 로딩한다.
그리고, 기판(1, 3)과 마스크(미도시)를 얼라인 한 후, 마스크(미도시)를 통해 포토레지스트(미도시) 상에 빛을 조사하게 된다. 이때, 노광 중에 얼라인(align)이 틀어지지 않도록 기판(1, 3)을 고정시켜주기 위해서 척(chuck : 미도시)이 사용되며, 기판(1, 3)은 척(미도시) 위에 올려지게 된다.
특히, 식각대상층(미도시)이 ITO와 같은 투명한 금속층으로 이루어지는 화소전극(21) 및 공통전극(25)일 경우 패턴을 형성하기 위해 노광 공정을 진행할 경우, 투명한 식각대상층(미도시)에 의해 포토레지스트(미도시) 도포 후, 노광공정시 조사된 빛은 기판(1, 3)을 투과한 후, 척(미도시)에 의해 반사되어 빛이 포토레지스트(미도시)를 두 번 통과하게 된다.
따라서, 포토레지스트(미도시)는 척(미도시)에 의해 반사된 빛이 의도하지 않은 영역까지 포토레지스트(미도시)를 노광시켜, 결과적으로 식각대상층(미도시)의 패턴 불량을 야기하게 된다.
횡전계방식 액정표시장치는 동일한 기판(1, 3) 상에 형성된 화소전극(21)과 공통전극(25) 간의 수평전계(L)에 의해서 액정이 구동하게 되는데, 노광 불량에 의해서 화소전극(21) 및/또는 공통전극(25)의 폭이 균일하지 못하게 되면 불균일 영역에서는 다른 영역에 비하여 전계의 세기가 달라져 화면상에 얼룩을 발생시키게 된다.
이와 같이, 척(미도시)에 의해서 발생되는 얼룩을 척 얼룩이라하며, 이는 노광공정시 척(미도시)에 의한 빛의 반사로부터 기인하기 때문이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 횡전계방식 액정표시장치의 척 얼룩이 발생하는 것을 방지하고자 하는 것을 제 1 목적으로 한다.
또한, 투명한 금속층으로 이루어지는 식각대상층의 외부압력에 의한 스크래치 및 얼룩이 발생하는 것을 방지하고자 하는 것을 제 2 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위해, 본 발명은 다수의 화소영역이 정의된 기판 상에 서로 교차하는 게이트배선과 데이터배선과 상기 게이트배선과 나란한 공통배선을 형성하는 단계와; 상기 각 화소영역 내에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 상부로 보호층을 형성하는 단계와; 상기 보호층 상부로 상기 박막트랜지스터의 드레인전극 및 상기 공통배선과 접촉하는 제 1 투명 금속층을 형성하는 단계와; 상기 제 1 투명 금속층을 수소 플라즈마(H2 plasma)처리하여, 그 표면에 반투명한 반투명층이 형성되도록 하는 단계와; 상기 반투명층 상부로 제 2 투명 금속층을 형성하는 단계와; 상기 제 2 투명 금속층 상부로 포토레지스트층을 형성한 후, 이에 대해 노광마스크를 이용하여 노광을 실시하고 현상하여 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 상기 제 1 투명 금속층과 상기 제 2 투명 금속층을 패터닝하여 서로 교대하며 이격하는 화소전극과 공통전극을 형성하는 단계와; 상기 포토레지스트 패턴을 제거한 후, 어닐링 공정을 진행하는 단계를 포함하는 횡전계방식 액정표시장치용 어레이기판의 제조방법을 제공한다.
여기서, 상기 제 1 및 제 2 투명 금속층은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 중 선택된 하나로 이루어지며, 상기 어닐링 공정에 의해 상기 화소전극과 상기 공통전극의 반투명층은 투명하게 변화된다.
그리고, 상기 어닐링 공정은 200 ~ 300℃의 온도 분위기의 챔버 내부에서 30 ~ 300분간 진행하며, 상기 수소 플라즈마(H2 plasma)처리는 수소 가스를 80 ~ 100sccm의 유량으로 공급한 상태에서 40 ~ 100 초 동안 진행한다.
또한, 상기 수소 플라즈마(H2 plasma)처리는 80 ~ 120mTorr의 진공도를 갖는 챔버 내부에서 진행하며, 상기 화소전극은 상기 드레인전극과 전기적으로 연결되며, 상기 공통전극은 상기 공통배선과 전기적으로 연결된다.
그리고, 상기 박막트랜지스터는 게이트전극과, 게이트절연막, 반도체층, 소스 및 드레인전극을 포함한다.
위에 상술한 바와 같이, 본 발명에 따라 화소전극 및 공통전극을 이루는 제 1 투명 금속층을 마스크공정을 진행하여 패터닝하기 전에 수소 플라즈마처리를 하여 빛의 투과율을 낮추며, 제 1 투명 금속층 상부에 제 2 투명 금속층을 더욱 형성함으로써, 노광 공정시 척 얼룩이 발생하는 것을 방지할 수 있는 효과가 있으며, 수소 플라즈마처리로 인하여 외부 압력에 취약한 제 1 투명 금속층을 제 2 투명 금속층을 통해 보호되도록 함으로써, 스크래치 및 얼룩 등이 발생하는 것을 방지할 수 있는 효과가 있다.
도 1은 일반적인 횡전계방식 액정표시장치의 액정패널을 간략하게 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 횡전계방식 액정표시장치를 개략적으로 도시한 단면도.
도 3a ~ 3l은 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 제조 단계별 공정 단면도.
도 4는 기존의 투명한 금속층의 투과율과 본 발명의 실시예에 따른 투과율을 비교하기 위한 실험결과.
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 횡전계방식 액정표시장치를 개략적으로 도시한 단면도이다.
도시한 바와 같이, 횡전계방식 액정표시장치용 어레이기판(101)에는 소정간격 이격되어 평행하게 구성된 다수의 게이트배선(미도시)과 게이트배선(미도시)에 근접하여 게이트배선(미도시)과 평행하게 구성된 공통배선(미도시)과, 두 배선(미도시, 미도시)과 교차하며 특히 게이트배선(미도시)과는 교차하여 화소영역(P)을 정의하는 데이터배선(미도시)이 구성되어 있다.
이때, 각 화소영역(P)의 게이트배선(미도시)과 데이터배선(미도시)의 교차지점인 스위칭영역(TrA)에는 박막트랜지스터(Tr)가 형성되며, 실질적으로 화상이 구현되는 표시영역(AA)에는 공통전극(112)과 화소전극(114)이 형성되어 있다.
여기서, 박막트랜지스터(Tr)는 게이트전극(111), 게이트절연막(113), 반도체층(115), 소스 및 드레인전극(117, 119)으로 이루어진다.
이때, 반도체층(115)은 순수 비정질 실리콘의 액티브층(115a)과 불순물을 포함하는 비정질 실리콘의 오믹콘택층(115b)으로 구성된다.
그리고, 박막트랜지스터(Tr)를 포함하는 어레이기판(101)의 전면에는 보호층(116)이 형성되어 있으며, 화소전극(114)은 박막트랜지스터(Tr)의 드레인전극(119)과 전기적으로 연결된다.
그리고, 표시영역(AA)의 화소전극(114)의 일측에는 일정간격 이격하여 공통전극(112)이 형성되어, 화소전극(114)과 공통전극(112)은 교대로 위치하며, 그사이에 수평전계를 발생시킨다.
이와 같이 횡전계방식 액정표시장치는 어레이기판(101) 상에 공통전극(112)과 화소전극(114)을 형성하고, 두 전극(112, 114) 사이에 수평전계를 생성하여 액정분자가 기판(101)에 평행한 수평전계와 나란하게 배열되도록 함으로써, 액정표시장치의 시야각을 넓게 할 수 있다.
한편, 본 발명의 횡전계방식 액정표시장치는 개구율 향상을 위하여, 공통전극(112) 및 화소전극(114) 중 적어도 하나의 전극을 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 금속층으로 형성한다.
특히, 본 발명의 투명한 금속층으로 이루어지는 전극(112, 114)을 2중층으로 형성하는 것을 특징으로 한다.
이를 통해, 노광공정시 척(미도시)에 의해 빛의 반사로부터 기인하는 척 얼룩이 발생하는 것을 방지할 수 있으며, 또한, 투명한 금속층으로 이루어지는 전극(112, 114)의 외부압력에 의한 스크래치 및 얼룩이 발생하는 것을 방지할 수 있다.
즉, 본 발명의 투명한 금속층으로 이루어지는 전극(112, 114)은 제 1 투명 금속층(210)을 증착한 후, 제 1 투명 금속층(210)을 수소 플라즈마(H2 plasma)처리 한다.
이후, 수소 플라즈마처리 된 제 1 투명 금속층(210) 상부로 제 2 투명 금속층(220)을 재증착한 후, 패터닝함으로써 2중층으로 이루어지는 전극(112, 114)을 형성하게 된다.
이때, 제 1및 제 2 투명 금속층(210, 220)을 노광하는 과정에서, 제 1 투명 금속층(210)이 수소 플라즈마처리됨에 따라 투과율이 감소되어, 노광공정시 척(미도시)에 의해 빛의 반사가 이루어지는 것을 방지할 수 있어, 결과적으로 척 얼룩이 발생하는 것을 방지하게 된다.
그러나, 이와 같이 제 1 투명 금속층(210)을 수소 플라즈마처리함으로써, 제 1 투명 금속층(210)은 표면이 엠보(embo)형상으로 형성되어 외부 압력에 취약한 특성을 갖게 된다.
따라서, 외부압력에 의한 스크래치 및 얼룩이 발생될 수 있는데, 본 발명의 횡전계방식 액정표시장치는 제 1 투명 금속층(210) 상부에 제 2 투명 금속층(220)을 더욱 형성함으로써, 전극(112, 114)에 스크래치 및 얼룩이 발생하는 것을 방지할 수 있다.
또한, 제 2 투명 금속층(220)을 더욱 형성함으로써, 전극(112, 114)의 표면에서 빛이 산란되어 전극(112, 114)의 투과율을 더욱 감소시키게 된다. 따라서, 척 얼룩을 보다 효과적으로 개선할 수 있다.
한편, 투과율이 감소된 전극(112, 114)은 추후 진행되는 어닐링(annealing) 공정을 통해 투과율이 재상승하게 되므로, 횡전계방식 액정표시장치의 개구율에는 큰 변화를 초래하지 않는다.
즉, 투명 금속층(210, 220)으로 이루어지는 전극(112, 114)의 투과율 감소는 척 얼룩이 발생되지 않도록 노광 공정을 진행하는 과정에서만 이루어지도록 하며, 노광 공정이 완료된 후에는 전극(112, 114)의 투과율이 향상되도록 하는 것이다.
따라서, 기존과 동일한 수준의 휘도 특성을 유지하게 된다.
이에 대해 아래 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 제조방법에 대해 설명하는 과정에서 좀더 자세히 살펴보도록 하겠다.
도 3a ~ 3l은 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 제조 단계별 공정 단면도이다.
이때, 설명의 편의를 위하여 각 화소영역(P) 내의 박막트랜지스터(Tr)가 형성될 부분을 스위칭영역(TrA)이라 정의하도록 하겠다.
우선, 도 3a에 도시한 바와 같이, 투명한 절연기판(101) 상에 저저항 특성을 갖는 제 1 금속물질 예를 들면 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 선택된 물질을 전면에 증착하여 제 1 금속층(미도시)을 형성한다.
이후 포토레지스트(미도시)의 도포, 포토 마스크(미도시)를 이용한 노광, 노광된 포토레지스트(미도시)의 현상, 제 1 금속층(미도시)의 식각 및 포토레지스트(미도시)의 스트립(strip) 등의 일련의 단위 공정을 포함하는 제 1 마스크 공정을 진행하여, 제 1 금속층(미도시)을 패터닝함으로써 제 1 방향으로 연장하는 다수의 게이트배선(미도시)을 형성하고, 동시에 스위칭영역(TrA)에 게이트배선(미도시)과 연결된 게이트전극(111)을 형성한다.
이때, 제 1 금속층(미도시)을 서로 다른 금속물질을 연속 증착하여 이중층 이상으로 형성하고 이를 패터닝함으로써, 이중충 또는 삼중층 구조의 게이트배선(미도시)과 게이트전극(111)을 형성할 수도 있다.
동시에, 도면에는 도시하지 않았지만, 게이트배선과 나란하게 소정간격 이격하여 공통배선을 형성한다.
다음으로 도 3b에 도시한 바와 같이, 게이트배선(미도시)과 게이트전극(111) 그리고 공통배선(미도시) 상부에 무기절연물질 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 기판(101) 전면에 게이트절연막(113)을 형성한다.
그리고, 연속하여 게이트절연막(113) 상부로 순수 비정질 실리콘과 불순물 비정질 실리콘을 순차적으로 증착함으로써, 순수 비정질 실리콘 물질층(114a)과 불순물 비정질 실리콘 물질층(114b)을 형성한다.
이후, 불순물 비정질 실리콘 물질층(114b) 상부로 저저항 특성을 갖는 금속물질인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 구리합금 중 선택된 물질을 전면에 증착하여 제 2 금속층(116)을 형성한다.
여기서, 구리(Cu)는 알루미늄(Al)이나 몰리브덴(Mo) 보다 비저항이 작아 제 2 금속층(116)의 배선 저항을 감소시키게 된다.
이후, 도 3c에 도시한 바와 같이, 포토레지스트(미도시)의 도포, 포토 마스크(미도시)를 이용한 노광, 노광된 포토레지스트(미도시)의 현상, 제 2 금속층(도 3b의 116)의 식각 및 포토레지스트(미도시)의 스트립(strip) 등의 일련의 단위 공정을 포함하는 제 2 마스크 공정을 진행하여, 제 2 금속층(도 3b의 116)을 패터닝함으로써 제 2 방향으로 연장되어 게이트배선(미도시)과 교차하여 화소영역(P)을 정의하는 다수의 데이터배선(미도시)을 형성한다.
이때, 데이터배선(미도시) 하부에는 순수 및 불순물 비정질 실리콘 물질로 이루어지는 이중층 구조의 반도체패턴이 위치한다.
이와 동시에, 스위칭영역(TrA)에 있어 서로 이격하는 소스 및 드레인전극(117, 119)을 형성하고, 소스 및 드레인전극(117, 119)을 마스크로 하여 불순물 비정질 실리콘 물질층(도 3b의 114b)을 식각하여 제거함으로써, 액티브층(115a)을 노출시키는 오믹콘택층(115b)을 형성한다.
이로써, 게이트전극(111)과, 게이트절연막(113)과, 순수 비정질 실리콘의 액티브층(115a)과 불순물 비정질 실리콘의 오믹콘택층(115b)으로 이루어진 반도체층(115)과, 서로 이격하는 소스 및 드레인전극(117, 119)으로 이루어지는 박막트랜지스터(Tr)가 형성된다.
다음으로 도 3d에 도시한 바와 같이, 기판(101)의 전면에 무기절연물질 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중 선택되는 하나 또는 유기절연물질 예를 들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)로 이루어지는 보호층(116)을 형성한다.
다음으로 도 3e에 도시한 바와 같이, 제 3 마스크 공정을 진행하여 보호층(116)을 패터닝함으로써, 드레인전극(119)을 노출하는 드레인콘택홀(116a)을 형성한다.
동시에, 도면에 도시하지는 않았지만 보호층(116)의 하부에 위치하는 게이트절연막(113)까지 패터닝함으로써, 공통배선(미도시)을 노출시키는 공통배선 콘택홀(미도시)을 형성한다.
다음으로, 도 3f에 도시한 바와 같이, 보호층(116) 상부로 투명 도전성 물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 기판(101)의 전면에 증착함으로써, 제 1 투명 금속층(210)을 형성한다.
다음으로 도 3g에 도시한 바와 같이 제 1 투명 금속층(210)이 형성된 기판(101)을 플라즈마 형성이 가능한 챔버(미도시) 내부에 위치시킨 후, 수소 플라즈마(H2 plasma)처리한다.
이때, 수소 플라즈마처리는 일예로 80 ~ 120mTorr의 진공도를 갖는 챔버(미도시) 내부에서 800 ~ 1000W 정도의 파워를 가하고, 수소 가스를 80 ~ 100sccm 정도의 유량으로 공급한 상태에서 40 ~ 100 초간 플라즈마 상태를 유지하도록 진행한다.
이러한 조건을 갖는 수소 플라즈마에 제 1 투명 금속층(210)이 노출되면, 제 1 투명 금속층(210)의 표면에서는 제 1 투명 금속층(210) 내부에 있는 산소가 빠져나오고, 이를 대신하여 수소가 채워지는 환원반응이 발생하게 된다.
이때, 이러한 환원반응에 의해 제 1 투명 금속층(210)의 표면은 제 1 투명 금속층(210)을 이루는 구성요소인 인듐(indium)이 본연의 색인 검은색으로 변화하게 된다. 따라서, 제 1 투명 금속층(210)은 투명한 상태를 그대로 유지하는 제 1 층(210a)과 투명 특성이 현저히 저하된 반투명한 제 2 층(210b)의 이중층 구조를 갖게 된다.
수소 플라즈마에 노출되기 전 일반적인 제 1 투명 금속층(210)은 통상 92 ~ 95% 정도의 투과율을 갖지만, 수소 플라즈마에 노출되어 산소가 제거되고 수소가 채워지는 환원반응이 발생한 반투명한 제 2 층(210b)과 본연의 투명한 제 1 층(210a)으로 이루어지는 제 1 투명 금속층(210)은 50 ~ 70% 정도의 투과율을 갖게 된다.
다음으로 도 3h에 도시한 바와 같이, 수소 플라즈마에 의해 투과율이 현저히 저하된 제 1 투명 금속층(210) 상부로 투명 도전성 물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착함으로써, 제 2 투명 금속층(220)을 형성한다.
여기서, 제 2 투명 금속층(220)은 제 1 투명 금속층(210)의 반투명한 제 2 층(210b)이 외부 압력에 의해 스크래치 및 얼룩이 발생하는 것을 방지하는 역할을 하게 된다.
즉, 플라즈마처리에 의해 반투명하게 변화된 제 1 투명 금속층(210) 제 2 층(210b)은 표면이 엠보형상으로 형성되어, 외부 압력에 매우 취약한 특성을 갖게 된다.
따라서, 약한 외부압력에도 스크래치 및 얼룩 등이 발생하게 되는데, 본 발명은 이러한 제 1 투명 금속층(210) 상부에 제 2 투명 금속층(220)을 더욱 형성함으로써, 제 2 투명 금속층(220)을 통해 제 1 투명 금속층(210)을 외부압력으로부터 보호되도록 하는 것이다.
또한, 제 2 투명 금속층(220)은 외부압력에 의해 제 1 투명 금속층(210)을 보호하는 역할 외에도, 식각공정 및 스트립 공정에서도 제 1 투명 금속층(210)을 보호하게 된다. 이에 대해 차후 좀더 자세히 살펴보도록 하겠다.
다음으로 도 3i에 도시한 바와 같이, 제 2 투명 금속층(220) 상부에 포토레지스트(미도시)를 도포하여 포토레지스트층(150)을 형성하고, 이의 상부에 빛의 투과부(T)와 차단부(R)를 갖는 노광마스크(M)를 위치시켜, 노광을 실시한다.
이때, 도면상에 도시하지는 않았지만, 기판(101)은 노광 중에 얼라인이 틀어지는 것을 방지하기 위하여, 척(미도시)에 의해 지지되어 고정된다.
이 경우, 노광마스크(M)의 투과부(T)를 통과한 빛은 포토레지스트층(150)에 도달하여 포토레지스트층(150)과 반응하게 되며, 포토레지스트층(150)의 하부에 도달한 빛은 제 1 투명 금속층(210)과 제 2 투명 금속층(220)에 입사되지만, 제 1 투명 금속층(210)에 의해 입사된 빛은 일부가 손실되어 50 ~ 70% 정도 만이 투과하게 된다.
이에 의해 최종적으로 기판(101)의 하부에 위치하는 척(미도시)에 의해 반사되는 빛 또한 50 ~ 70%만이 반사되므로, 기존의 투과율이 92 ~ 95%의 투과율을 갖는 투명한 금속층을 형성했을 경우 대비 반사율이 현저히 줄어들게 된다.
그리고, 척(미도시)에 의해 반사된 빛은 또 다시 제 1 투명 금속층(210)을 통과하는 과정에서 빛의 손실이 다시 발생하게 되므로, 포토레지스트층(150)에 도달하는 빛은 그 수준이 종래 투명한 금속층을 형성했던 것에 비해 약 40% 이하로 현저히 줄어들게 되며, 특히, 제 1 투명 금속층(210) 상부에 제 2 투명 금속층(220)이 더욱 형성됨에 따라, 반사율은 더욱 줄어들게 된다.
이러한 빛은 포토레지스트층(150)에 영향을 미치지 않는 정도이며, 따라서, 반사된 빛에 의해 의도하지 않은 영역의 포토레지스트층(150)이 노광되는 현상이 발생하는 것을 방지할 수 있다.
즉, 제 1 투명 금속층(210)의 빛의 투과율 저하에 의해 척(미도시)에 의한 반사로 포토레지스트층(150)에 도달되는 빛은 포토레지스트층(150)에 거의 영향을 주지 않게 됨으로써, 도 3j에 도시한 바와 같이 포토레지스층(도 3i의 150)을 현상하게 되면, 정상적으로 각 화소영역(P) 내에 개구부(OP)를 이루는 부분에 대해서는 제거된 상태가 되며, 화소전극(도 2의 114)과 공통전극(도 2의 112)을 이루는 부분에 대응해서 포토레지스트 패턴(150a)을 이루게 된다.
이후, 포토레지스트 패턴(150a)을 외부로 노출된 제 1 투명 금속층(210)과 제 2 투명 금속층(220)을 식각함으로써, 노광마스크(M)의 투과부(T)에 대응해서는 각 화소영역(P) 내부로 서로 교대하며 이격하는 화소전극(114)과 공통전극(112)을 형성한다.
이때, 화소전극(114)은 드레인콘택홀(도 3e의 116a)을 통해 드레인전극(119)과 전기적으로 연결되며, 공통전극(112)은 공통배선콘택홀(미도시)을 통해 공통배선(미도시)과 전기적으로 연결된다.
다음, 도 3k에 도시한 바와 같이 제 1 투명 금속층(210)과 제 2 투명 금속층(220)으로 이루어지는 화소전극(114)과 공통전극(112) 상부에 남아있는 포토레지스트 패턴(도 3j의 150a)을 현상하여 제거한다.
이때, 플라즈마처리에 의해 외부 압력에 매우 취약한 특성을 갖는 제 1 투명 금속층(210)의 제 2 층(210b)은 제 2 투명 금속층(220)에 의해 식각공정의 식각액(etchant : 미도시)과 스트립 공정의 스트립액(미도시) 등으로부터 보호될 수 있다.
즉, 제 1 투명 금속층(210)의 제 2 층(210b)은 외부압력에 의해 취약한 특성을 가지므로, 내화학성 또한 취약한데, 제 1 투명 금속층(210)의 제 2 층(210b)은 식각하는 과정에서, 내화학성이 취약한 제 2 층(210b)이 식각액(미도시)과 반응하여 제 1 투명 금속층(210)은 과식각에 의해 설계치 보다 크게 벗어나는 CD(critical dimension) 편차를 발생시키게 된다.
따라서, 본 발명의 횡전계방식 액정표시장치는 제 2 층(210b)의 상부에 제 2 층(210b)에 비해 내화학성이 우수한 제 2 투명 금속층(220)을 형성함에 따라, 제 1 투명 금속층(210)의 CD 편차가 발생하는 것을 방지할 수 있다.
이후, 화소전극(114)과 공통전극(112)이 형성된 기판(101)을 가열수단 일예로 오븐(미도시) 내부에 위치시킨 후, 도 3l에 도시한 바와 같이 일반적인 공기로 이루어진 200 ~ 300℃ 정도의 온도 분위기에서 30 ~ 300분간 노출시킨다. 이러한, 대기 분위기에서의 열처리 공정을 어닐링 공정이라 하며, 이러한 어닐링 공정은 어레이기판(101)의 제조 후 구성요소의 안정화를 위해 진행한다.
한편, 이러한 어닐링 공정에 의해 200 ~ 300℃의 온도를 갖는 공기 중에 노출된 화소전극(114)과 공통전극(112)에는 지속적으로 열과 산소가 공급되며, 이에 의해 제 1 투명 금속층(210)의 반투명한 제 2 층(도 3k의 210b) 내부에 포함되어 있는 수소가 빠져 나오게 되고, 이를 대신하여 산소가 채워지게 된다.
즉, 제 1 투명 금속층(210)의 제 2 층(도 3k의 210b)은 산화반응이 발생하게 되고, 이를 통해 반투명한 제 2 층(도 3k의 210b)이 다시 투명한 상태로 바뀌게 된다.
이러한 과정에 의해 제 1 투명 금속층(210)은 다시 투명하게 바뀌게 되고, 최종적인 어레이기판(101)에는 투명한 특성을 갖는 제 1 및 제 2 투명 금속층(210, 220)으로 이루어지는 화소전극(114)과 공통전극(112)이 형성된다.
따라서, 이러한 제조공정에 의해 제조된 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판(101)은 화소전극(114)과 공통전극(112)이 투명한 금속층(210, 220)으로 이루어짐으로써 노광공정시 발생되는 척(미도시) 얼룩을 방지하면서도 종래와 동일한 수준의 개구율을 갖게 된다.
따라서, 기존과 동일한 수준의 휘도 특성을 유지하게 된다.
또한, 외부압력에 의해 스크래치 및 얼룩 등이 발생하는 것을 방지할 수 있다.
그리고, 플라즈마처리를 통해 제 1 투명 금속층(210)의 면저항이 증가하게 되는데, 이러한 면저항 증가 또한 제 1 투명 금속층(210)의 제 2 층(도 3k의 210b)이 다시 투명하게 변화하는 과정에서 기존과 동일한 수준으로 감소하게 된다.
도 4는 기존의 투명한 금속층의 투과율과 본 발명의 실시예에 따른 투과율을 비교하기 위한 실험결과이다.
sample1은 화소전극과 공통전극이 500의 두께를 갖는 투명 금속층으로 형성되었을 경우의 투과율을 측정한 결과이며, sample2는 500의 두께를 갖는 투명 금속층에 수소 플라즈마처리를 한후의 투과율을 측정한 결과이다.
그리고, sample3은 500의 두께를 갖는 투명 금속층에 수소 플라즈마처리를 한후 어닐링 공정을 진행한 경우의 투과율을 측정한 결과이며, sample4는 400의 두께를 갖는 제 1 투명 금속층에 수소 플라즈마처리를 한 후, 100의 두께를 갖는 제 2 투명 금속층을 더욱 형성한 경우의 투과율을 측정한 결과이다.
그리고, sample5는 본 발명의 실시예에 따라 400의 두께를 갖는 제 1 투명 금속층에 수소 플라즈마처리를 한 후, 100의 두께를 갖는 제 2 투명 금속층을 더욱 형성한 다음, 어닐링 공정을 진행한 경우의 투과율을 측정한 결과이다.
이때, sample5는 230℃의 분위기에서 30분 동안 어닐링 공정을 진행하였다.
그래프를 참조하면, 수소 플라즈마처리를 한 sample2와 sample4의 투과율이 투명 금속층의 투과율에 비해 낮은 것을 확인할 수 있다. 이를 통해, 척에 의해 반사되는 빛의 반사율을 낮출 수 있어, 척 얼룩이 발생하는 것을 방지할 수 있다.
그리고, sample3과 sample5를 참조하면, 수소 플라즈마처리 한후 어닐링 공정을 진행함으로써, 투과율이 sample2와 sample4에 비해 더욱 높아지는 것을 확인할 수 있다.
특히, sample3과 sample5는 sample1의 투명한 금속층의 투과율에 비해 투과율이 더욱 높게 측정되는 것을 확인할 수 있다.
따라서, 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판은 화소전극과 공통전극이 투명한 금속층으로 이루어짐으로써 노광공정시 발생되는 척 얼룩을 방지하면서도 종래와 동일한 수준의 개구율을 갖게 되는 것이다.
또한, 플라즈마처리를 한 제 1 투명한 금속층 상부에 제 2 투명한 금속층을 더욱 형성하는 sample4는 플라즈마처리 만을 진행한 sample2에 비해 투과율이 더욱 낮아지는 것을 확인할 수 있어, 노광공정시 발생되는 척 얼룩을 보다 효과적으로 방지할 수 있다.
그리고, sample4에 어닐링공정을 진행한 sample5의 경우, sample2에 어닐링공정을 진행한 sample3에 비해 투과율이 더욱 향상되는 것을 확인할 수 있다.
이를 통해, 본 발명의 실시예에 따른 횡전계방식 액정표시장치는 휘도를 더욱 향상시킬 수 있다.
전술한 바와 같이, 본 발명의 횡전계방식 액정표시장치용 어레이기판은 화소전극 및 공통전극을 이루는 제 1 투명 금속층을 마스크공정을 진행하여 패터닝하기 전에 수소 플라즈마처리를 하여 빛의 투과율을 낮추며, 제 1 투명 금속층 상부에 제 2 투명 금속층을 더욱 형성함으로써, 노광 공정시 척 얼룩이 발생하는 것을 방지할 수 있으며, 수소 플라즈마처리로 인하여 외부 압력에 취약한 제 1 투명 금속층을 제 2 투명 금속층을 통해 보호되도록 함으로써, 스크래치 및 얼룩 등이 발생하는 것을 방지할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
101 : 어레이기판, 111 : 게이트전극, 113 : 게이트절연막, 112 : 공통전극
114 : 화소전극, 115 : 반도체층(115a : 액티브층, 115b : 오믹콘택층)
116 :보호층, 117 : 소스전극, 119 : 드레인전극
210 : 제 1 투명 금속층, 220 : 제 2 투명 금속층
Tr : 박막트랜지스터, TrA : 스위칭영역, P : 화소영역

Claims (8)

  1. 다수의 화소영역이 정의된 기판 상에 서로 교차하는 게이트배선과 데이터배선과 상기 게이트배선과 나란한 공통배선을 형성하는 단계와;
    상기 각 화소영역 내에 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터 상부로 보호층을 형성하는 단계와;
    상기 보호층 상부로 상기 박막트랜지스터의 드레인전극 및 상기 공통배선과 접촉하는 제 1 투명 금속층을 형성하는 단계와;
    상기 제 1 투명 금속층의 표면을 수소 플라즈마(H2 plasma)처리하여, 하부의 투명한 제 1 층과, 상기 제 1 층 상부로 반투명한 제 2 층을 형성하는 단계와;
    상기 반투명한 제 2 층 상부로, 상기 제 2 층을 완전히 덮도록 제 2 투명 금속층을 형성하는 단계와;
    상기 제 2 투명 금속층 상부로 포토레지스트층을 형성한 후, 이에 대해 노광마스크를 이용하여 노광을 실시하고 현상하여 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴 외부로 노출된 상기 제 1 투명 금속층과 상기 제 2 투명 금속층을 패터닝하여, 서로 교대하며 이격하는 화소전극과 공통전극을 형성하는 단계와;
    상기 포토레지스트 패턴을 제거한 후, 대기 분위기 내에서 어닐링 공정을 진행하여, 상기 제 2 층을 투명하게 변화시키는 단계
    를 포함하며,
    상기 제 1 및 제 2 투명 금속층은 동일한 폭과 동일한 형상으로, 상기 화소전극 및 공통전극을 이루는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 투명 금속층은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 중 선택된 하나로 이루어지는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 어닐링 공정은 200 ~ 300℃의 온도 분위기의 챔버 내부에서 30 ~ 300분간 진행하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 수소 플라즈마(H2 plasma)처리는 수소 가스를 80 ~ 100sccm의 유량으로 공급한 상태에서 40 ~ 100 초 동안 진행하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
  6. 제 5 항에 있어서,
    상기 수소 플라즈마(H2 plasma)처리는 80 ~ 120mTorr의 진공도를 갖는 챔버 내부에서 진행하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
  7. 제 1 항에 있어서,
    상기 화소전극은 상기 드레인전극과 전기적으로 연결되며, 상기 공통전극은 상기 공통배선과 전기적으로 연결되는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
  8. 제 1 항에 있어서,
    상기 박막트랜지스터는 게이트전극과, 게이트절연막, 반도체층, 소스 및 드레인전극을 포함하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
KR1020110074423A 2011-07-27 2011-07-27 횡전계방식 액정표시장치용 어레이기판의 제조방법 KR101921164B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110074423A KR101921164B1 (ko) 2011-07-27 2011-07-27 횡전계방식 액정표시장치용 어레이기판의 제조방법
CN201210220323.2A CN102902111B (zh) 2011-07-27 2012-06-28 形成透明电极以及制造液晶显示装置的阵列基板的方法
US13/549,859 US8658479B2 (en) 2011-07-27 2012-07-16 Method of forming transparent electrode and fabricating array substrate for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110074423A KR101921164B1 (ko) 2011-07-27 2011-07-27 횡전계방식 액정표시장치용 어레이기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20130013042A KR20130013042A (ko) 2013-02-06
KR101921164B1 true KR101921164B1 (ko) 2018-11-23

Family

ID=47574433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110074423A KR101921164B1 (ko) 2011-07-27 2011-07-27 횡전계방식 액정표시장치용 어레이기판의 제조방법

Country Status (3)

Country Link
US (1) US8658479B2 (ko)
KR (1) KR101921164B1 (ko)
CN (1) CN102902111B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117226B (zh) * 2013-02-04 2015-07-01 青岛大学 一种合金氧化物薄膜晶体管的制备方法
TWI518916B (zh) * 2013-03-25 2016-01-21 友達光電股份有限公司 畫素結構的製造方法及其結構
KR102061873B1 (ko) * 2013-06-20 2020-01-03 엘지디스플레이 주식회사 액정표시장치와 이의 제조방법
CN103681488A (zh) * 2013-12-16 2014-03-26 合肥京东方光电科技有限公司 阵列基板及其制作方法，显示装置
KR102141168B1 (ko) * 2014-01-15 2020-08-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN106960814A (zh) 2016-01-08 2017-07-18 中华映管股份有限公司 像素结构的制造方法
CN105590896A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744405B1 (ko) * 2006-04-10 2007-07-30 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202362B2 (ja) * 1992-07-21 2001-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003107445A (ja) * 2001-07-26 2003-04-09 Matsushita Electric Ind Co Ltd 液晶表示装置用基板およびその製造方法ならびにそれを用いた液晶表示装置およびその製造方法
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
JP3880568B2 (ja) * 2002-10-25 2007-02-14 鹿児島日本電気株式会社 液晶表示装置の製造方法
JP5133978B2 (ja) * 2007-03-19 2013-01-30 旭硝子株式会社 導電体の製造方法
KR101243824B1 (ko) * 2008-09-24 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744405B1 (ko) * 2006-04-10 2007-07-30 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치 제조방법

Also Published As

Publication number Publication date
CN102902111B (zh) 2015-02-25
CN102902111A (zh) 2013-01-30
US20130029446A1 (en) 2013-01-31
KR20130013042A (ko) 2013-02-06
US8658479B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
KR101921164B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
US8927993B2 (en) Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same
KR101597312B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
US8232214B2 (en) Liquid crystal display device and method of fabricating the same
JP2007334284A (ja) 液晶表示装置用アレイ基板及びその製造方法
WO2017008333A1 (zh) Tft基板结构的制作方法
US20060261335A1 (en) Liquid crystal display device
KR20060133834A (ko) 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법
KR101201310B1 (ko) 반투과형 액정표시소자의 제조방법
KR101850066B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
KR101474608B1 (ko) 액정 표시 장치 및 그 제조 방법
JP5719610B2 (ja) 薄膜トランジスタ、及びアクティブマトリクス基板
TWI396916B (zh) 薄膜電晶體陣列基板之製作方法
KR101898118B1 (ko) 횡전계형 액정표시장치용 어레이기판의 제조방법
KR20070072182A (ko) 액정표시소자 제조방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
JP5920064B2 (ja) 液晶表示装置とその製造方法
KR20080015619A (ko) 마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
TWI426563B (zh) 像素結構與其中之電晶體以及其製造方法
TW201316109A (zh) 反射式電泳顯示裝置之畫素結構及其製作方法
WO2016162978A1 (ja) 薄膜トランジスタ、ｔｆｔ基板、表示装置及びｔｆｔ基板の製造方法
KR20070080716A (ko) 표시장치용 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right