KR101593538B1 - 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판 - Google Patents

박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판 Download PDF

Info

Publication number
KR101593538B1
KR101593538B1 KR1020090030998A KR20090030998A KR101593538B1 KR 101593538 B1 KR101593538 B1 KR 101593538B1 KR 1020090030998 A KR1020090030998 A KR 1020090030998A KR 20090030998 A KR20090030998 A KR 20090030998A KR 101593538 B1 KR101593538 B1 KR 101593538B1
Authority
KR
South Korea
Prior art keywords
data
organic film
line width
delete delete
data pad
Prior art date
Application number
KR1020090030998A
Other languages
English (en)
Other versions
KR20100112471A (ko
Inventor
김동규
권영근
이주희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020090030998A priority Critical patent/KR101593538B1/ko
Priority to US12/512,623 priority patent/US8334539B2/en
Publication of KR20100112471A publication Critical patent/KR20100112471A/ko
Application granted granted Critical
Publication of KR101593538B1 publication Critical patent/KR101593538B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

제1 절연 기판과 제1 절연 기판 위에 형성된 복수의 데이터 배선, 제1 절연 기판 위에 형성되고 데이터 배선을 포함하는 데이터 패드부, 데이터 배선 위에 형성되며, 데이터 패드부 영역의 데이터 배선 위의 유기막의 두께가 데이터 배선 간의 유기막의 두께보다 두껍도록 형성된 유기막을 포함하는 박막트랜지스터 기판으로서, 상기 데이터 패드부의 유기막의 표면에는 데이터 배선과 평행한 방향의 미세 슬릿 패턴(pattern) 이 있고, 상기 데이터 패드부의 데이터 배선은 지그재그 형태이다.
데이터 배선, 유기막, 슬릿, 박막트랜지스터 기판

Description

박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판{METHOD OF MAKING TFT SUBSTRATE AND TFT SUBSTRATE THEREOF}
본 발명은, 박막트랜지스터 기판의 제조방법과 이에 의한 박막트랜지스터 기판에 관한 것으로, 보다 상세하게는, 데이터 패드에서 발생하는 유기막과 데이터절연막이 벗겨져 데이터 메탈이 어택(attack) 을 받아 침식 등에 의한 단선이 발생하는 현상을 감소시키는 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치의 두 표시판은 각종 신호선, 박막 트랜지스터 및 화소 전극이 형성된 박막트랜지스터 기판과, 공통 전극 등이 형성된 공통 전극 기판 등으로 이루어져 있다.
박막트랜지스터 기판에는 게이트 배선, 데이터 배선 등의 신호선이 형성되어 있으며, 이들 상부에는 투명 화소 전극이 형성되어 있다. 신호선은 IC 등의 외부 회로와의 연결을 위해, 비표시 영역에 마련된 각각의 패드와 연결되며 신호선과 화소 전극 사이에는 절연을 위하여 절연막이 형성되어 있다.
절연막은 통상 실리콘 질화물(SiNx)로 이루어지며, 화학 기상 증착(CVD) 방법으로 신호선 상에 증착된다. 신호선과 화소 전극이 가깝게 되면 크로스 톡(cross talk)이 발생하는데, 이는 신호선과 화소 전극에 위치한 실리콘 질화물이 유전체가 되어 캐패시턴스(capacitance)가 형성되기 때문이다.
유전체의 크로스 톡을 방지하기 위해서는 실리콘 질화물의 두께 (신호선과 화소전극 간의 거리) 를 증가시켜 캐패시턴스 용량을 감소시켜야 하나, 화학 기상 증착 방법으로 증착되는 실리콘 질화물을 원하는 두께로 증착시키는 것은 시간이 오래 걸려 용이하지가 않다. 따라서 이러한 문제를 해결하기 위해 신호선 상에 코팅 등의 방법으로 두께를 두껍게 형성하는 것이 가능한 유기막을 도입하였다.
박막트랜지스터 기판에 게이트 배선, 게이트 절연막, 액티브(active) 층, 데이터 배선, 데이터 절연막을 형성하고 데이터 절연막 위에 유기막을 형성하는 구조에서, 패드부 유기막의 높이가 너무 높은 경우에는 패드와 IC 등의 외부 회로를 접촉시키는 도전볼이 외부 회로를 위로 밀어 올려 외부 회로와 패드간의 접촉 저항이 증가하여, 결국 신호 전달 불량이 발생하게 되는 현상이 발생하는 문제가 있을 수 있다. 특히, 960라인 등의 다채널 IC 를 사용하는 경우, 패드 간 피치(pitch)가 37 ㎛ 밖에 되지 않아 실제 SD 패드 메탈 폭은 에치(etch) 후를 기준으로 20㎛ 정도 밖에 되지 않으며, 여기에 오버레이(overlay)를 고려하여 유기막 오픈(open)폭을 SD 패드부 오픈(open) 폭보다 작게 하면, 유기막 오픈(open)은 약 11㎛ 정도에 불과하여 위와 같은 불량이 자주 발생하게 된다.
따라서 이를 방지하기 위해, 패드부의 유기막 두께를 표시 영역의 유기막 두께보다 낮출 수 있도록, 유기막 노광 시 패드부 영역에는 슬릿 처리를 한 마스크 를 사용하여, 패드부의 유기막은 부분 노광이 되도록 하는 방법 등이 이용되고 있다.
예를 들어 유기막이 음성 감광막(Nega-PR) 인 경우에는 빛을 받은 부분이 패턴이 남게 되고 빛을 받지 못한 부분은 날아가게 되는데, 이 때 패드부 영역의 유기막 마스크에는, 노광기의 분해능 이하의 선폭을 가지는 Cr 메탈 패턴을 데이터 패드와 수직한 방향으로 형성하는 슬릿 처리를 하여, 유기막 노광 시 빛이 중간 정도만 투과되도록 하여 패드부 유기막의 높이를 낮추는 것이다.
종래 기술에서 슬릿의 방향을 데이터 패드와 수직한 방향으로 형성하는 이유는, 슬릿을 데이터 패드와 평행한 방향으로 형성 시, 기판의 데이터 배선과 유기막 마스크의 얼라인(align)이 틀어지는 경우, 음성 감광성 유기막(Nega-PR)에서 정 얼라인(align) 시 마스크 슬릿의 Cr 메탈오픈(open) 부가 대응되어 노광되도록 되어 있는 데이터 배선 에지(edge) 부에, 오히려 Cr 메탈 다크(dark) 부가 대응되어 노광되어, 적은 노광량에 의해 유기막 두께가 더욱 낮아지게 되어, 데이터 배선 에지(edge) 부가 어택(attack) 불량에 더 취약해질 수 있기 때문에 슬릿의 방향은 데이터 패드와 수직한 방향으로 형성한다.
데이터 배선에 수직한 방향의 슬릿 마스트를 이용하여 유기막을 패터닝한 후에는 유기막을 마스크로 하여 데이터 절연막을 에치(etch) 하여 화소와 패드부 등의 데이터 절연막에 형성되는 접촉 구멍을 오픈(open) 하는 공정을 실시한다.
전술한 바와 같이, 패드부 유기막 두께가 두꺼운 경우는 외부 회로와 패드간의 접촉 저항이 증가하여 신호 전달 불량이 발생하게 되는 문제가 있으며, 반대로 패드부 유기막의 두께가 얇은 경우에는 유기막을 패터닝한 후 유기막을 마스크로 하여 데이터 절연막을 에치(etch) 하는 공정에서 데이터 배선 위의 유기막과 데이터 절연막이 벗겨져, 이후 공정에서 세정액 등에 의해 데이터 배선이 어택(attack) 을 받아 침식 등에 의한 단선 현상이 발생하는 문제가 있을 수 있다.
따라서 상기 두 가지 문제를 해결하고자 하는 것이 본 발명의 목적이다.
본 발명의 한 실시예에 따른 박막트랜지스터 기판은, 기판 위 게이트 배선, 게이트 절연막, 액티브(active) 층, 데이터 배선, 데이터 절연막을 형성하고 데이터 절연막 위에 음성 감광성 유기막(Nega-PR)을 형성하며, 유기막 노광 시 데이터 패드부의 유기막 마스크는, 노광기의 분해능 이하의 선폭을 가진 Cr 메탈로 된 슬릿 패턴이 데이터 배선과 평행한 방향으로 형성이 되어 있으며, 데이터 패드부의 데이터 배선 위 영역의 유기막 슬릿이 데이터 패드부의 데이터 배선 간 영역의 슬릿보다 많은 빛을 투과하도록 형성되어 있다.
즉, 데이터 패드부의 데이터 배선 영역의 유기막 마스크의 Cr 메탈오픈(open)/다크(dark) 비율이 데이터 패드부의 패드 간 영역의 유기막 마스크의 Cr 메탈 오픈(open)/다크(dark) 비율보다 크도록 한다.
여기서 Cr 다크(dark) 는 마스크 상의 Cr 메탈이 있는 부분을 가리키며, Cr 오픈(open) 은 마스크 상의 Cr 메탈이 없는 부분을 가리킨다.
이와 같이 음성 감광성 유기막(Nega-PR) 노광 시, 데이터 패드와 평행 방향으로 슬릿을 형성하며, 데이터 패드부의 데이터 배선 위의 유기막 슬릿이 데이터 패드부의 데이터 배선 간 간격부의 슬릿보다 많은 빛을 투과하도록 하는 경우, 전술한 바와 같이, 유기막 노광 시 기판의 데이터 배선과 유기막 마스크의 얼라인(align) 이 틀어지는 경우, 정 얼라인(align) 시 마스크 슬릿의 Cr 메탈 오픈(open) 부가 대응되어 노광되도록 되어 있는 데이터 배선 에지(edge) 부에, 오히려 Cr 메탈 다크(dark) 부가 대응되어 노광되어, 적은 노광량에 의해 유기막 두께가 더욱 낮아지게 되므로, 데이터 배선이 어택(attack) 불량에 더 취약해지는 결과를 초래할 수도 있다.
따라서 이를 방지하기 위해, 기판의 데이터 배선과 유기막 마스크 의 얼라인(align) 이 틀어지는 공정 편차를 고려하여, 데이터 패드의 데이터 배선을 지그재그형태로 하여 얼라인(align) 의 정확도가 달라져도 데이터 배선의 에지(edge) 부 전체가 슬릿의 다크(dark) 부에 대응되지 않고, 데이터 배선 에지(edge) 부 일부는 슬릿의 오픈(open) 부에 대응되어 노광되어 지도록 한다.
본 발명의 한 실시예에서는, 음성 감광성 유기막(Nega-PR) 노광 시 데이터 패드부의 유기막 마스크를, 노광기의 분해능 이하의 선폭을 가진 Cr 메탈로 된 슬릿 패턴을 데이터 패드와 수평한 방향으로 형성하며, 데이터 패드부의 데이터 배선 위의 유기막 슬릿이 데이터 패드부의 패드 간 간격부의 슬릿보다 많은 빛을 투과하도록 형성하고, 데이터 패드의 데이터 배선을 지그재그 형태로 하여, 유기막 패터닝 시, 데이터 배선 위 영역의 유기막을 데이터 패드부의 배선 간 영역의 유기막보다 두껍게 형성되도록 하여, 데이터 배선은 두꺼운 유기막에 의해 보호되도록 하고, 배선 간 유기막은 얇게 형성하여, 외부 회로 필름과의 접촉 저항을 감소시키는 두 가지 목적을 모두 만족시킨다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면부호가 사용되었다. 또한 널리 알려져 있는 공지기술의 경우 그 구체적인 설명은 생략한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 “위에” 있다고 할 때, 이는 다른 부분 “바로 위에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우 도 포함한다. 한편, 어떤 부분이 다른 부분 “바로 위에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 “아래에” 있다고 할 때, 이는 다른 부분 “바로 아래에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 “바로 아래에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면, 본 발명의 공지 기술에 따른 박막 트랜지스터 기판에 대하여 도 1 내지 도 6를 참고하여 상세하게 설명한다.
도 1은 액정 표시 장치 등에서의 박막트랜지스터 기판(100)의 배치도이고, 도 2는 도 1의 데이터 패드부(P) 영역을 확대한 배치도이며, 도 3은 도 2의 I-I' 선을 따라 자른 단면도이고, 도 4는 도 2의 II - II' 선을 따라 자른 단면도이고 도 5는 도 2의 III - III' 선을 따라 자른 단면도이다.
도 2는 데이터 IC 등의 외부 회로와 접촉되어 데이터 신호를 인가하는 데이터 패드부로서 이의 제작 방법은 다음과 같다.
도 3 에서와 같이, 먼저 기판 위에 게이트 메탈로 섬(island) 패턴(301)을 형성하여 외부 회로 필름과 접촉되는 패드부의 높이를 높인다. 이후, 게이트 절연막(302)을 형성하고 액티브(active) 층(201) 과 데이터(202) 메탈로 데이터 배선 을 패터닝한다. 여기서 데이터 배선 간 피치(pitch)(P1)는 40㎛ 이하일 수 있으며 접촉 구멍(203)의 폭(P2)은 15㎛ 이하일 수 있다.
이후, SiNx 등의 무기 절연막으로 데이터 배선 등을 보호하는 데이터 절연막(303) 을 증착하고, 음성 감광성 유기막(Nega-PR)을 코팅(coating), 노광, 현 상(develop) 하여 포토(photo) 공정으로 유기막 패턴(pattern) (304)을 형성한다.
이 때, 도 4에서와 같이 유기막은 하부층을 평탄화시키는 성질이 있으므로 데이터 메탈과 액티브(active) 층으로 된 데이터 배선 위의 유기막의 두께 t2 가 하부에 데이터 배선이 없는 유기막 두께 t1 대비 두께가 얇다.
도면 5에서와 같이 유기막 마스크 상의 슬릿 패턴이 유기막에 전사되어 유기막의 표면에 데이터 배선과 수직한 방향의 미세 슬릿 패턴(pattern) 이 형성되어 있다.
도 6는 유기막 노광을 위해, 게이트, 게이트 절연막, 액티브(active), 데이터, 데이터 절연막까지 형성한 기판에, 유기막 마스크를 얼라인(align) 했을 때의 도면이다.
여기서 빗금 친 부분은 유기막 마스크 상의 Cr 메탈 다크(dark) 패턴으로서 노광기의 분해능 이하의 선폭을 가진 Cr 메탈 다크(dark) 패턴(601) 으로 된 슬릿 패턴이 데이터 배선과 수직한 방향으로 형성이 되어 있다.
유기막을 형성한 후에는, 유기막을 마스크로 하여 데이터 절연막(303) 을 에치(etch) 하여 데이터 배선과 pixel 전극과의 접촉 구멍(203) 등을 오픈(open) 한다.
이후 화소 전극(204) 을 증착, 패터닝하여 데이터 절연막과 유기막의 접촉 구멍을 통하여 화소 전극과 데이터 배선이 도통되도록 한다.
그러면, 이제 본 발명의 한 실시예에 따른 박막 트랜지스터 기판에 대하여 도 7 내지 도 9를 참고하여 상세하게 설명한다.
본 발명의 한 실시예에서의 데이터 패드부 형성 순서는 앞에서 설명한 공지 기술에서의 패드부 형성 순서와 동일하며 공지 기술과 본 발명의 실시예는 데이터 배선의 형태와 유기막 패턴(pattern) 형성 과정에 있어서만 차이가 난다.
도 7은, 본 발명의 한 실시예에서 유기막 노광을 위해, 게이트, 게이트 절연막, 액티브(active), 데이터, 데이터 절연막까지 형성한 기판에, 유기막 마스크를 얼라인(align) 했을 때의 도면이다.
데이터 패드의 데이터 배선(202) 형성 시, 데이터 배선(202) 의 형태를 지그재그 형태로 패터닝한다. 이후 SiNx 등의 무기 절연막으로 데이터 절연막(303)을 증착한다.
이후 데이터 절연막 위에 음성 감광성 유기막(Nega-PR)을 코팅(coating), 노광, 현상(develop) 하여 포토(photo) 공정으로 유기막 패턴(pattern)(304) 을 형성할 때, 데이터 패드부의 유기막 마스크를, 노광기의 분해능 이하의 선폭을 가진 Cr 메탈 패턴(pattern) 으로 된 슬릿 패턴을 데이터 배선과 평행한 방향으로 형성하며, 데이터 패드부의 데이터 배선 위 영역의 유기막 슬릿이 데이터 패드부의 데이터 배선 간 영역의 슬릿보다 많은 빛을 투과하도록 형성된 마스트를 사용한다.
이를 위해, 도 7에서와 같이, 데이터 패드부의 데이터 배선 위 영역의 유기막 마스크의 Cr 메탈 오픈(open) 선폭 (o1) / 다크(dark) 선폭 (d1) 비율이 데이터 패드부의 배선 간 영역의 유기막 마스크의 Cr 메탈 오픈(open) 선폭 (o2) / 다크(dark) 선폭 (d2) 비율보다 크도록 한다.
o1/d1 이 o2/d2 보다 크다는 규칙을 만족하는 한, d1, d2, o1, o2 의 값 은 다양하게 선정할 수 있다.
데이터 배선 위 영역의 Cr 다크(dark) 선폭 (d1) 과 배선 간 영역의 Cr 다크(dark) 선폭 (d2) 를 동일하게 고정하고 데이터 배선 위 영역의 Cr 오픈(open) 선폭 (o1) 을 배선 간 영역의 Cr 오픈(open) 선폭 (o2) 보다 크게 하는 방법이 있을 수 있으며또한, 데이터 배선 위 영역의 Cr 오픈(open) 선폭 (o1)과 배선 간 영역의 Cr 오픈(open) 선폭 (o2) 를 동일하게 고정하고, 데이터 배선 위 영역의 Cr 다크(dark) 선폭 (d1) 을 배선 간 영역의 Cr 다크(dark) 선폭 (d2) 보다 작게 하는 방법이 있을 수 있다.
또한 d1, d2, o1, o2 모두 다른 값을 갖도록 하는 방법도 있을 수 있다.
여기서 Cr 다크(dark) 는 마스크 상의 Cr 메탈 패턴(pattern) 이 있는 부분을 가리키며, Cr 오픈(open) 은 마스크 상의 Cr 메탈 패턴(pattern) 이 없는 부분을 가리킨다.
여기서 데이터 배선 간 피치(pitch)(P1)는 40㎛ 이하일 수 있으며 접촉 구멍(203)의 폭(P2)은 15㎛ 이하일 수 있다.
도 8은 본 발명의 한 실시예에 따라, 도 7의 I-I' 선을 따라 자른 단면도이고, 도 9은 도 7의 II-II' 선을 따라 자른 단면도이다.
도 9에서와 같이, 데이터 배선 위 영역의 유기막의 두께 (t4)가, 데이터 배선 간 영역의 유기막 두께 (t3) 대비 두께가 두껍다.
또한, 도면 8, 도면9 에서와 같이 유기막 마스크 상의 슬릿 패턴이 유기막에 전사 되어 유기막의 표면에 데이터 배선과 평행한 방향의 미세 슬릿 패턴(pattern) 이 형성되어 있다.
도 10는, 본 발명의 두번째 실시예에서의 유기막 마스크의 도면이다.
본 발명의 두번째 실시예는 데이터 절연막 위에 양성 감광성 유기막(Posi-PR)을 사용하는 경우이다. 양성 감광성 유기막은 빛을 받지 못한 부분이 패턴이 남게 되고 빛을 받은 부분은 날아가게 되므로, 도 9 에서와 같이 음성 감광성(Nega-PR) 유기막과는 반대로, 데이터 패드부의 데이터 배선 위 영역의 유기막 마스크의 Cr 오픈(open) 선폭 (o1) / 다크(dark) 선폭 (d1) 비율이 데이터 패드부의 배선 간 영역의 유기막 마스크의 Cr 오픈(open) 선폭 (o2) / 다크(dark) 선폭 (d2) 비율보다 작도록 한다.
본 발명의 두번째 실시예에서도, 도 2의 II - II' 선을 따라 자른 단면도는 도 9와 같다.
본 발명의 단순한 변형 내지 변경은 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 실시될 수 있으며, 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.
도 1은 액정 표시 장치 등에서의 박막트랜지스터 기판(100)의 배치도이고,
도 2는 도 1의 P 영역을 확대한 배치도이며,
도 3은 도 2의 I-I' 선을 따라 자른 단면도이고,
도 4는 도 2의 II - II' 선을 따라 자른 단면도이고,
도 5는 도 2의 III - III' 선을 따라 자른 단면도이고,
도 6은 유기막 노광을 위해, 게이트, 게이트 절연막, 액티브(active), 데이터, 데이터 절연막까지 형성한 기판에, 유기막 마스크를 얼라인(align) 했을 때의 도면이고,
도 7은, 본 발명의 한 실시예에서 유기막 노광을 위해, 게이트, 게이트 절연막, 액티브(active), 데이터, 데이터 절연막까지 형성한 기판에, 유기막 마스크를 얼라인(align) 했을 때의 도면이고,
도 8은 본 발명의 한 실시예에 따라, 도 7의 I-I' 선을 따라 자른 단면도이고,
도 9은 도 7의 II-II' 선을 따라 자른 단면도이고,
도 10는, 본 발명의 두번째 실시예에서의 유기막 마스크의 도면이다.
* 도면의 주요 부호에 대한 간단한 설명 *
301: 게이트 섬(island) 패턴
302: 게이트 절연막 201: 액티브(active)
202: 데이터 배선 303: 데이터 보호막
203: 접촉 구멍 304: 유기막
204: 화소 전극 601, 702, 704 : 유기막 마스크의 Cr 메탈 다크(dark)
602, 701, 703 : 유기막 마스크의 Cr 메탈 오픈(open)

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 절연 기판 위에 복수의 데이터 배선을 포함하는 데이터 패드부 영역을 형성하는 단계, 그리고
    상기 데이터 배선 위에 유기막을 형성하는 단계를 포함하고,
    상기 데이터 패드부 영역의 상기 데이터 배선 위에 형성된 상기 유기막의 두께는 상기 데이터 패드부 영역의 상기 데이터 배선 간에 형성된 상기 유기막의 두께보다 더 두껍고,
    상기 유기막을 형성하는 단계는 상기 데이터 패드부 영역의 상기 데이터 배선과 평행한 방향으로 메탈 슬릿 패턴이 형성된 마스크를 사용하여 노광하는 단계를 포함하고,
    상기 유기막은 음성 감광성 유기막(Nega-PR)이고,
    상기 마스크는 상기 데이터 패드부 영역의 상기 데이터 배선에 대응하는 부분의 상기 메탈 슬릿 패턴의 다크(dark) 선폭에 대한 오픈(open) 선폭의 비율이 상기 데이터 패드부 영역의 상기 데이터 배선 사이에 대응하는 부분의 상기 메탈 슬릿 패턴의 다크(dark) 선폭에 대한 오픈(open) 선폭의 비율보다 큰 박막트랜지스터 기판 제조 방법.
  15. 삭제
  16. 삭제
  17. 절연 기판 위에 복수의 데이터 배선을 포함하는 데이터 패드부 영역을 형성하는 단계, 그리고
    상기 데이터 배선 위에 유기막을 형성하는 단계를 포함하고,
    상기 데이터 패드부 영역의 상기 데이터 배선 위에 형성된 상기 유기막의 두께는 상기 데이터 패드부 영역의 상기 데이터 배선 간에 형성된 상기 유기막의 두께보다 더 두껍고,
    상기 유기막을 형성하는 단계는 상기 데이터 패드부 영역의 상기 데이터 배선과 평행한 방향으로 메탈 슬릿 패턴이 형성된 마스크를 사용하여 노광하는 단계를 포함하고,
    상기 유기막은 양성 감광성 유기막(Posi-PR)이고,
    상기 마스크는 상기 데이터 패드부 영역의 상기 데이터 배선에 대응하는 부분의 상기 메탈 슬릿 패턴의 다크(dark) 선폭에 대한 오픈(open) 선폭의 비율이 상기 데이터 패드부 영역의 상기 데이터 배선 사이에 대응하는 부분의 상기 메탈 슬릿 패턴의 다크(dark) 선폭에 대한 오픈(open) 선폭의 비율보다 작은 박막트랜지스터 기판 제조 방법.
  18. 제17항에서,
    상기 데이터 패드부 영역의 상기 데이터 배선은 지그재그 형태로 형성된 것을 특징으로 하는 박막트랜지스터 기판 제조 방법.
  19. 제17항에서,
    상기 데이터 패드부 영역의 상기 데이터 배선 간 피치(pitch)는 40㎛ 이하로 형성된 것을 특징으로 하는 박막트랜지스터 기판 제조 방법.
  20. 제14항에서,
    상기 데이터 패드부 영역의 상기 데이터 배선은 지그재그 형태로 형성된 것을 특징으로 하는 박막트랜지스터 기판 제조 방법.
  21. 제14항에서,
    상기 데이터 패드부 영역의 상기 데이터 배선 간 피치(pitch)는 40㎛ 이하로 형성된 것을 특징으로 하는 박막트랜지스터 기판 제조 방법.
KR1020090030998A 2009-04-09 2009-04-09 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판 KR101593538B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090030998A KR101593538B1 (ko) 2009-04-09 2009-04-09 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판
US12/512,623 US8334539B2 (en) 2009-04-09 2009-07-30 Manufacturing method for contact pads of a thin film transistor array panel, and a thin film transistor array panel having such contact pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090030998A KR101593538B1 (ko) 2009-04-09 2009-04-09 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20100112471A KR20100112471A (ko) 2010-10-19
KR101593538B1 true KR101593538B1 (ko) 2016-02-29

Family

ID=42933665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090030998A KR101593538B1 (ko) 2009-04-09 2009-04-09 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판

Country Status (2)

Country Link
US (1) US8334539B2 (ko)
KR (1) KR101593538B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103324035B (zh) * 2013-06-20 2015-07-01 深圳市华星光电技术有限公司 掩膜板和阵列基板的制作方法
KR102649645B1 (ko) * 2016-09-23 2024-03-22 삼성디스플레이 주식회사 표시 장치
KR102373440B1 (ko) 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR20210030078A (ko) 2019-09-09 2021-03-17 삼성전자주식회사 광 근접 보정을 수행하는 방법 및 이를 이용한 리소그래피 마스크 제조 방법
CN111007686A (zh) * 2019-11-14 2020-04-14 Tcl华星光电技术有限公司 阵列基板、显示面板及制备方法
KR20210100795A (ko) * 2020-02-06 2021-08-18 삼성디스플레이 주식회사 표시 장치
CN111312076B (zh) * 2020-03-03 2021-12-28 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258719B1 (ko) 1993-04-16 2000-06-15 손욱 칩온 글래스용 패널구조
KR100301667B1 (ko) 1999-05-21 2001-09-26 구본준, 론 위라하디락사 액정표시소자와 그 제조 방법
KR100560975B1 (ko) 1999-06-16 2006-03-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100724742B1 (ko) 2000-02-21 2007-06-04 엘지.필립스 엘시디 주식회사 박막트랜지스터의 패드부 및 제조방법
KR100715943B1 (ko) 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
KR100731045B1 (ko) * 2003-06-17 2007-06-22 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP2005070360A (ja) 2003-08-22 2005-03-17 Sony Corp 電気回路基板
KR101006781B1 (ko) 2003-12-30 2011-01-10 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101029944B1 (ko) * 2003-12-30 2011-04-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR101043675B1 (ko) * 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR20060078549A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100779946B1 (ko) 2005-07-20 2007-11-28 주식회사 대우일렉트로닉스 유기 발광 소자
KR20080054629A (ko) 2006-12-13 2008-06-18 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101340993B1 (ko) * 2006-12-28 2013-12-13 엘지디스플레이 주식회사 반투과형 액정표시소자의 제조방법
KR20080080740A (ko) 2007-03-02 2008-09-05 삼성전자주식회사 어레이 기판 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20100258820A1 (en) 2010-10-14
US8334539B2 (en) 2012-12-18
KR20100112471A (ko) 2010-10-19

Similar Documents

Publication Publication Date Title
KR101593538B1 (ko) 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070000025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8368078B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100325668B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010010117A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20130034359A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2014235353A (ja) 表示パネル及びその製造方法、並びに、液晶表示パネル
KR100646787B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100646788B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR101995922B1 (ko) 박막 트랜지스터 표시의 제조 방법
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR100759963B1 (ko) 액정 표시 장치 및 그의 박막 트랜지스터 기판의 제조 방법
KR20070073276A (ko) 표시장치용 기판의 제조방법
KR100601169B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20060064810A (ko) 박막 트랜지스터 기판의 제조방법
KR20060059579A (ko) 박막 트랜지스터 기판의 제조방법
KR100720096B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20060053497A (ko) 박막 트랜지스터 기판의 제조방법
KR20070020923A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060017330A (ko) 박막 트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 5