KR100646788B1

KR100646788B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Info

Publication number: KR100646788B1
Application number: KR1020000021075A
Authority: KR
Inventors: 박운용
Original assignee: 삼성전자주식회사
Priority date: 2000-04-20
Filing date: 2000-04-20
Publication date: 2006-11-17
Also published as: KR20010097208A

Abstract

본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서는 기판 위에 도전체층을 증착하고 제1 사진 식각 공정을 이용하여 게이트선과 게이트 패드를 포함하는 게이트 배선과 보조 데이터선 그리고 제1 및 제2 차광 패턴을 형성하는데, 게이트선의 일부는 게이트 전극이 된다. 그 위에 게이트 절연막, 반도체층, 그리고 접촉층을 증착한 다음, 제2 사진 식각 공정으로 두께가 서로 다른 감광막 패턴을 형성하고 식각하여 접촉층 패턴과 반도체층 패턴 및 보조 데이터선과 게이트 패드를 드러내는 제1 및 제2 접촉구를 형성한다. 이어, ITO층과 금속 따위의 도전체층을 증착한 후, 제3 사진 식각 공정으로 도전체층과 ITO층을 패터닝하여 화소 전극과 데이터선, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선, 그리고 보조 게이트 패드를 형성하는데 데이터선의 일부는 소스 전극이 된다. 이어, 드러난 접촉층 패턴을 식각하여 접촉층 패턴을 완성한다. 다음, 보호막을 형성하고 제4 사진 식각 공정으로 보호막과 상부 도전체층을 식각하여 화소 전극을 드러내는 개구부와 보조 게이트 패드 그리고 데이터 패드를 각각 드러내는 제3 및 제4 접촉구를 형성한다. 이와 같이 본 발명에서는 데이터선 하부에 게이트 배선과 같은 물질로 보조 데이터선을 형성하므로 데이터선의 단선을 방지하면서도 공정이 단순해진다.

보조 데이터선, 공정수, 4매, IPS

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법{a thin film transistor array panel for a liquid crystal display and manufacturing method thereof}

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,

도 2는 도 1에서 Ⅱ-Ⅱ′선을 따라 자른 단면도이고,

도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,

도 3b는 도 3a에서 Ⅲb-Ⅲb′선을 따라 자른 단면도이며,

도 4a는 도 3b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,

도 4b는 도 4a에서 Ⅳb-Ⅳb′선을 따라 자른 단면도이고,

도 5는 도 4a에서 Ⅳb-Ⅳb′선을 따라 자른 단면도로서 도 4b 다음 단계를 도시한 것이고,

도 6은 도 4a에서 Ⅳb-Ⅳb′선을 따라 자른 단면도로서 도 5 다음 단계를 도시한 것이고,

도 7은 도 4a에서 Ⅳb-Ⅳb′선을 따라 자른 단면도로서 도 6 다음 단계를 도시한 것이며,

도 8a는 도 7 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,

도 8b는 도 8a에서 Ⅷb-Ⅷb′선을 따라 자른 단면도이며,

도 9는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고,

도 10은 도 9에서 Ⅹ-Ⅹ′선을 따라 자른 단면도이고,

도 11a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,

도 11b는 도 11a에서 ⅩⅠ-ⅩⅠ′선을 따라 자른 단면도이며,

도 12a는 도 11b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,

도 12b는 도 12a에서 ⅩⅡ-ⅩⅡ′선을 따라 자른 단면도이고,

도 13은 도 12a에서 ⅩⅡ-ⅩⅡ′선을 따라 자른 단면도로서, 도 12b 다음 단계를 도시한 것이고,

도 14a는 도 13 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,

도 14b는 도 14a에서 ⅩⅣ-ⅩⅣ′선을 따라 자른 단면도이다.

본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것으로 더욱 상세하게는 데이터선의 단선을 방지하는 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 두 장의 기판 사이에 액정을 주입하고, 두 기판 사이에 인가하는 전장의 세 기를 조절하여 광투과량을 조절하는 구조로 되어 있다. 두 기판 중의 하나는 박막 트랜지스터를 포함하는 기판으로 다수의 게이트 배선과 데이터 배선, 그리고 화소 전극을 포함하며, 박막 트랜지스터 기판은 박막을 형성하고 사진 식각하는 공정을 여러 회 반복함으로써 만들어진다.

이 공정에서 박막을 식각할 때 사용되는 마스크의 수가 공정 수를 대표하는데, 마스크의 수에 따라 제조 비용에 큰 차이가 있으므로 생산 비용을 감소시키기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.

한편, 최근에 기판이 대형화 됨에 따라 배선이 길기 때문에 배선이 단선될 확률이 높아지게 되어 여분의 배선을 사용하여 주된 배선을 완전히 덮음으로써 이를 방지하는 방법이 있으나 이는 사진 식각 공정 수가 늘어나므로 제조 비용이 큰 문제점이 있다.

본 발명의 과제는 박막 트랜지스터 기판의 배선이 단선되는 것을 방지하는 것이다.

본 발명의 다른 과제는 박막 트랜지스터 기판의 제조 공정을 단순화하는 것이다.

이러한 과제를 해결하기 위해 본 발명에서는 게이트 배선과 같은 물질로 보조 데이터선을 형성하고 이들을 덮는 게이트 절연막에 보조 데이터선을 드러내는 접촉구를 반도체 패턴과 함께 형성한다.

본 발명에 따른 박막 트랜지스터 기판에는 투명 기판 위에 가로 방향으로 형성되어 있는 다수의 게이트선 및 이웃하는 게이트선 사이에 게이트선과 분리되어 있는 세로 방향의 보조 데이터선이 형성되어 있다. 이어, 게이트 절연막이 게이트선 및 보조 데이터선을 덮고 있으며 게이트 절연막은 보조 데이터선을 드러내는 제1 접촉구를 가진다. 게이트 절연막 상부에는 반도체층 및 접촉층 패턴이 형성되어 있다. 다음, 접촉층 패턴 및 게이트 절연막 상부에 제1 접촉구를 통해 보조 데이터선과 연결되어 있으며 게이트선과 교차하여 화소 영역을 이루는 다수의 데이터선, 데이터선의 일부 또는 분지로 이루어진 소스 전극, 그리고 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선과 화소 영역에 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다. 그 위에 데이터 배선 및 화소 전극을 덮고 있는 보호막이 형성되어 있다.

데이터 배선 및 화소 전극은 하부의 제1 도전체층과 상부의 제2 도전체층의 이중층으로 이루어질 수 있다.

여기서, 제1 도전체층은 투명 도전 물질로 이루어질 수 있으며, 보호막은 제2 도전체층과 함께 화소 전극 하부의 제1 도전체층을 드러내는 개구부를 포함할 수도 있다.

게이트선의 한쪽 끝에 연결되어 있는 게이트 패드를 더 포함할 수 있으며, 게이트 절연막에 형성되어 있으며 게이트 패드를 드러내는 제2 접촉구, 제2 접촉구를 통해 게이트 패드와 연결되어 있으며 데이터 배선과 같은 물질로 이루어진 보조 게이트 패드 및 보조 게이트 패드의 제2 도전체층과 함께 보호막에 형성되어 있으 며 보조 게이트 패드의 제1 도전체층을 드러내는 제3 접촉구를 더 포함할 수도 있다.

본 발명은 게이트선과 분리되어 있으며 보조 데이터선과 나란한 방향으로 보조 데이터선에 인접한 차광 패턴을 적어도 하나 이상 포함할 수도 있는데, 이때 화소 전극과 차광 패턴이 일부 중첩되어 있을 수도 있다.

본 발명에 따른 다른 박막 트랜지스터 기판에서는 투명 기판 위에 가로 방향으로 다수의 게이트선, 게이트선과 나란한 공통 신호선, 공통 신호선과 연결되어 있는 세로 방향의 공통 전극을 포함하는 공통 전극 배선, 그리고 이웃하는 게이트선 사이에 게이트선 및 공통 전극 배선과 분리되어 있는 세로 방향의 보조 데이터선이 형성되어 있다. 그 위에 게이트선과 공통 전극 배선 및 보조 데이터선을 덮고 있으며 보조 데이터선을 드러내는 제1 접촉구를 가지는 게이트 절연막이 형성되어 있고, 게이트 절연막 상부에 반도체층 및 접촉층 패턴이 형성되어 있다. 접촉층 패턴 및 게이트 절연막 상부에는 제1 접촉구를 통해 보조 데이터선과 연결되어 있으며 게이트선과 교차하여 화소 영역을 이루는 다수의 데이터선, 데이터선의 일부 또는 분지로 이루어진 소스 전극, 그리고 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선과 화소 영역에 드레인 전극과 연결되어 있고 공통 전극과 나란하며 선형 전극을 포함하는 화소 전극이 형성되어 있다. 그 위에 데이터 배선과 화소 전극을 덮고 있는 보호막이 형성되어 있다.

여기서, 보호막은 화소 영역을 드러내는 개구부를 더 포함할 수 있다.

화소 전극은 데이터선에 인접해 있을 수 있으며, 선형 전극의 양끝이 서로 이어져 링 형태를 이룰 수도 있다.

본 발명은 게이트선과 분리되어 있으며 보조 데이터선과 나란한 방향으로 보조 데이터선에 인접하게 형성되어 있는 차광 패턴을 적어도 하나 이상 포함할 수 있는데, 화소 전극은 차광 패턴과 일부 중첩할 수도 있고 2 ㎛ 이내의 간격을 가지고 떨어져 있을 수도 있다.

또한, 게이트선의 한쪽 끝에 연결되어 있는 게이트 패드를 더 포함할 수 있으며, 게이트 절연막에 형성되어 있으며 게이트 패드를 드러내는 제2 접촉구, 제2 접촉구를 통해 게이트 패드와 연결되어 있으며 데이터 배선과 같은 물질로 이루어진 보조 게이트 패드 및 보호막에 형성되어 있으며 보조 게이트 패드를 드러내는 제3 접촉구를 더 포함할 수도 있다.

본 발명에 따른 박막 트랜지스터 기판 제조 방법에서는 투명 기판 위에 가로 방향으로 다수의 게이트선 및 이웃하는 게이트선 사이에 게이트선과 분리되도록 세로 방향의 보조 데이터선을 형성한다. 다음, 게이트선 및 보조 데이터선 상부에 보조 데이터선을 드러내는 제1 접촉구를 가지는 게이트 절연막을 형성한다. 이어, 게이트 절연막 상부에 반도체층을 형성하고, 그 위에 저항성 접촉층 패턴을 형성한다. 다음, 게이트 절연막 및 접촉층 패턴 상부에 제1 접촉구를 통해 보조 데이터선과 연결되어 있으며 게이트선과 교차하여 화소 영역을 이루는 다수의 데이터선, 데이터선의 일부 또는 분지로 이루어진 소스 전극, 그리고 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선과 화소 영역에 드레인 전극과 연결되어 있는 화소 전극을 형성한다. 다음, 데이터 배선 및 화소 전극 상부에 보호막을 형 성한다.

접촉층 패턴, 반도체층 및 제1 접촉구를 형성하는 단계는 두께가 다른 감광막 패턴을 이용하여 한번의 사진 식각 공정으로 이루어지며, 감광막 패턴은 접촉층 패턴 및 반도체층을 형성하기 위한 제1 두께를 가지는 제1 부분과 제1 부분보다 두꺼운 두께를 가지는 제2 부분 및 접촉구를 형성하기 위한 두께가 없는 제3 부분을 포함는 것이 바람직하다.

본 발명은 데이터 배선과 화소 전극은 하부의 제1 도전체층과 상부의 제2 도전체층의 이중층으로 이루어질 수 있으며, 제1 도전체층은 투명 도전 물질로 이루어질 수 있다. 이때 제2 도전체층과 함께 보호막에 화소 전극의 제1 도전체층을 드러내는 개구부를 형성하는 단계를 더 포함할 수도 있다.

또한, 게이트선의 한쪽 끝에 연결되어 있는 게이트 패드를 더 포함할 수 있으며, 게이트 절연막을 식각하여 게이트 패드를 드러내는 제2 접촉구를 형성하고, 데이터 배선과 같은 물질로 게이트 패드 상부에 보조 게이트 패드를 형성한 다음, 보호막을 보조 게이트 패드의 제2 도전체층과 함께 식각하여 보조 게이트 패드의 제1 도전체층을 드러내는 제3 접촉구를 형성하는 단계를 더 포함할 수도 있다.

본 발명에서는 게이트선과 같은 물질로 게이트선과 분리되어 있으며 보조 데이터선과 나란한 방향으로 보조 데이터선에 인접한 차광 패턴을 적어도 하나 이상 형성하는 단계를 더 포함할 수 있는데, 화소 전극은 차광 패턴과 일부 중첩하도록 형성할 수도 있다.

본 발명에 따른 다른 박막 트랜지스터 기판의 제조 방법에서는 투명 기판 위 에 가로 방향으로 다수의 게이트선, 게이트선과 나란한 공통 신호선, 공통 신호선과 연결되어 있는 세로 방향의 공통 전극을 포함하는 공통 전극 배선, 그리고 이웃하는 게이트선 사이에 게이트선 및 공통 전극 배선과 분리되어 있는 세로 방향의 보조 데이터선을 형성한다. 다음, 게이트선과 공통 전극 배선 및 보조 데이터선 상부에 보조 데이터선을 드러내는 제1 접촉구를 포함하는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체층을 형성하고 그 위에 저항성 접촉층 패턴을 형성한다. 다음, 접촉층 패턴과 게이트 절연막 상부에 제1 접촉구를 통해 보조 데이터선과 연결되어 있으며 게이트선과 교차하여 화소 영역을 이루는 다수의 데이터선, 데이터선의 일부 또는 분지로 이루어진 소스 전극, 그리고 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선과 화소 영역에 드레인 전극과 연결되어 있고 공통 전극과 나란하며 선형 전극을 포함하는 화소 전극을 형성한다. 다음, 데이터 배선과 화소 전극 상부에 보호막을 형성한다.

접촉층 패턴, 반도체층 및 제1 접촉구를 형성하는 단계는 두께가 다른 감광막 패턴을 이용하여 이루어지며, 감광막 패턴은 접촉층 패턴 및 반도체층을 형성하기 위한 제1 두께를 가지는 제1 부분과 제1 부분보다 두꺼운 두께를 가지는 제2 부분 및 접촉구를 형성하기 위한 두께가 없는 제3 부분을 포함는 것이 바람직하다.

본 발명은 보호막에 화소 영역을 드러내는 개구부를 형성하는 단계를 더 포함할 수 있다.

또한, 게이트 선의 한쪽 끝에 연결되어 있는 게이트 패드를 더 포함하며, 제1 접촉구 형성시 게이트 절연막을 식각하여 게이트 패드를 드러내는 제2 접촉구 를 형성하고 데이터 배선과 같은 물질로 보조 게이트 패드를 형성한 다음 보호막을 식각하여 보조 게이트 패드를 드러내는 제3 접촉구를 형성하는 단계를 더 포함할 수도 있다.

본 발명에서 화소 전극은 데이터선에 인접하도록 형성할 수 있으며, 선형 전극의 양끝이 서로 이어져 링 형태를 이룰 수도 있다.

여기서, 게이트선과 같은 물질로 게이트선과 분리되어 있으며 보조 데이터선과 나란한 방향으로 보조 데이터선에 인접한 차광 패턴을 적어도 하나 이상 형성하는 단계를 더 포함할 수 있는데, 화소 전극은 차광 패턴과 일부 중첩하도록 형성할 수도 있고 2 ㎛ 이내의 간격을 가지고 떨어져 있도록 형성할 수도 있다.

본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법에서는 데이터선 하부에 게이트 배선과 같은 물질로 보조 데이터선을 형성하여 데이터선의 단선을 방지하면서도 게이트 절연막에 보조 데이터선을 드러내는 접촉구를 반도체층과 함께 형성하므로 공정이 단순해진다. 또한, 이와 같은 구조를 수평 전계를 이용한 박막 트랜지스터 기판에도 적용하여 시야각을 넓힐 수도 있다.

그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 상세히 설명한다.

먼저, 도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고 도 2는 도 1에서 Ⅱ-Ⅱ′선에 대한 단면도이다.

도 1 및 도 2에 도시한 바와 같이 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(21)과 게이트선(21)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함하며 게이트선(21)의 일부는 박막 트랜지스터의 게이트 전극(22)이 된다. 그리고 서로 이웃하는 게이트선(21) 사이에는 게이트선(21)과 분리되어 있으며 세로 방향으로 뻗어 있는 보조 데이터선(24)이 형성되어 있고, 보조 데이터선(24)의 좌우에는 보조 데이터선(24)과 나란한 제1 및 제2 차광 패턴(25, 26)이 형성되어 있다.

게이트 배선(21, 22, 23), 보조 데이터선(24) 및 차광 패턴(25, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 이들을 덮고 있으며, 게이트 절연막(30)에는 게이트 패드(23)와 보조 데이터선(24)을 각각 드러내는 제1 및 제2 접촉구(31, 32)가 형성되어 있다.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층 패턴(41)이 형성되어 있으며, 반도체층 패턴(41) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(51, 52)이 형성되어 있다.

접촉층 패턴(51, 52) 위에는 ITO(indium-tin-oxide) 또는 IZO(indium-zinc-oxide) 따위의 투명 도전 물질로 이루어진 두께 300 Å 내지 1,000 Å의 하부 도전체층(61, 62, 63, 64, 65, 66)과 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위 의 도전 물질로 이루어진 두께 1,000 Å 내지 3,500 Å의 상부 도전체층(71, 72 73, 74, 75, 76)의 이중막으로 대부분 이루어진 도전체 패턴이 형성되어 있다.

데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62, 72), 데이터선(62, 72)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(66, 76), 그리고 데이터선(62, 72)의 일부로서 접촉층 패턴의 한 부분(51) 위에 형성되어 있는 소스 전극(63, 73) 및 소스 전극(63, 73)과 분리되어 있으며 접촉층 패턴의 한 부분(52) 위에 형성되어 있는 드레인 전극(64, 74)으로 이루어진다. 여기서 데이터 패드(66, 76)는 가장자리를 제외하고는 거의 대부분 하부 도전체층(66)으로만 이루어져 있다. 게이트선(21) 및 데이터선(62, 72)으로 둘러싸인 화소 영역에는 드레인 전극(64, 74)과 이어져 있는 화소 전극(61, 71)이 형성되어 있으며, 화소 전극(61, 71)은 가장자리 일부를 제외하면 거의 대부분 하부 도전체층(61)으로 이루어져 있다. 그러나 화소 전극은 하부 도전체층(61)으로만 이루어질 수도 있다. 또한, 게이트 패드(23) 상부에 보조 게이트 패드(65, 75)가 형성되어 있으며 접촉구(31)를 통하여 게이트 패드(23)와 연결되어 있어 게이트 패드(23)와 외부와의 전기적 접촉을 보완하는 역할을 한다. 또한 보조 게이트 패드(65, 75) 역시 가장자리 일부를 제외하면 거의 하부 도전체층(65, 75)으로 이루어져 있다.

화소 전극(61)은 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하며, 전단의 게이트선(21) 그리고 이웃하는 제1 및 제2 차광 패턴(25, 26)과 중첩되어 있다.

여기에서는 하부 도전체층(61, 62, 63, 64, 65, 66)으로 투명한 도전 물질을 사용하였으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.

상부 도전체층(71, 72, 73, 74, 75, 76) 위에는 보호막(80)이 형성되어 있으며, 보호막(80) 및 상부 도전체층(71, 72, 73, 74, 75, 76)에는 하부 도전체층의 화소 전극(61), 보조 게이트 패드(65) 및 데이터 패드(66)를 각각 드러내는 개구부(81), 제3 및 제4 접촉구(82, 83)를 가지고 있다. 보호막(80)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.

이와 같은 박막 트랜지스터 기판은 데이터선(62, 72) 하부에 보조 데이터선(24)이 형성되어 있고 이들이 서로 연결되어 있으므로 데이터선(62, 72)이 단선되더라도 신호가 전달될 수 있도록 되어 있다.

이러한 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 8b와 앞서의 도 1 및 도 2를 참조하여 상세히 설명한다.

먼저, 도 3a 및 도 3b에 도시한 바와 같이 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 제1 사진 식각 공정을이용하여, 기판(10) 위에 게이트선(21)과 게이트 패드(23)를 포함하는 게이트 배선과 보조 데이터선(24) 그리고 제1 및 제2 차광 패턴(25, 26)을 형성하는데, 게이트선(21)의 일부는 게이트 전극(22)이 된다.

다음, 도 4a 및 도7에 도시한 바와 같이 접촉층 패턴(53)과 반도체층 패턴(41) 및 접촉구(31, 32)를 형성한다.

먼저, 도 4b에 도시한 바와 같이 게이트 절연막(30), 반도체층(40), 접촉층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착한 다음, 제2 사진 식각 공정을 실시하기 위해 접촉층(50) 상부에 감광막(91, 92)을 형성한다. 이때, 해상도보다 작은 미세 패턴을 슬릿(slit)으로 형성하여 빛의 조사량을 조절하거나 투과율이 다른 막을 가지는 마스크를 이용하여 감광막(91, 92) 중에서 접촉층 패턴(53) 및 반도체층 패턴(41)이 형성될 제1 부분(91)은 가장 두꺼운 두께로 형성하고 접촉구(31, 32)가 형성될 부분은 모두 제거하며 나머지, 즉 제2 부분(92)은 제1 부분(91)보다 두께가 작게 되도록 한다. 여기서, 제1 부분(91)의 두께와 제2 부분(92)의 두께의 비는 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 부분(92)의 두께를 제1 부분(91)의 두께의 1/4 이하로 하는 것이 바람직하다.

이어, 감광막(92) 및 그 하부의 막들, 즉 접촉층(50), 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행한다. 이때, 접촉층 패턴(53) 및 반도체층 패턴(41)이 형성될 부분은 접촉층(50)과 반도체층(40)이 그대로 남아 있고, 접촉구(31, 32)가 형성될 부분은 접촉층(50)과 반도체층(40) 및 게이트 절연막(30)이 제거되어 하부의 게이트 패드(23) 및 보조 데이터선(24)이 드러나야 하며, 나머지 부분은 접촉층(30)과 반도체층(40)이 모두 제거되어 게이트 절연막(30)만이 남아 있어야 한다.

도 5에 도시한 바와 같이, 접촉구(31, 32)가 형성될 부분의 노출되어 있는 접촉층(50), 반도체층(40) 및 게이트 절연막(30)을 제거한다.

이때 건식 식각이나 습식 식각 중 한 가지를 이용할 수 있는데 건식 식각을 사용한 경우에는 감광막(91, 92)도 어느 정도의 두께로 식각된다.

이어, 도 6에 도시한 바와 같이, 애싱(ashing)과 같은 방법으로 제2 부분(92)을 제거하여 그 하부의 접촉층(50)을 드러낸다. 애싱하는 방법으로는 플라스마 기체를 이용하거나 마이크로파(microwave)를 이용할 수 있으며, 주로 사용하는 조성물은 산소를 들 수 있다. 여기서, 제1 부분(91)의 상부도 어느 정도 제거되어 두께가 작아진다.

다음, 도 7에 도시한 바와 같이 드러난 접촉층(50) 및 반도체층(40)을 식각하여 접촉층 패턴(53)과 반도체층 패턴(41)을 형성하고 남아 있는 감광막의 제1 부분(91)을 제거한다.

다음, 도 8a 및 도 8b에 도시한 바와 같이 400 Å 내지 500 Å 두께의 ITO층을 증착하고 금속 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 후, 제3 사진 식각 공정으로 도전체층과 ITO층을 패터닝하여 화소 전극(61, 71)과 데이터선(72, 62), 드레인 전극(74, 64) 및 데이터 패드(76, 66)를 포함하는 데이터 배선, 그리고 보조 게이트 패드(75, 65)를 형성하며 데이터선(72, 62)의 일부는 소스 전극(73, 63)이 된다. 이어, 드러난 접촉층 패턴(53)을 식각하여 접촉층 패턴(51, 52)을 완성한다. 여기서, 화소 전극(61, 71)은 전단의 게이트선(21), 그리고 제1 및 제2 차광 패턴(25, 26)의 일부와 중첩되도록 한다.

마지막으로, 도 1 및 도 2에 도시한 바와 같이 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 2,000 Å 이상의 두께를 가지는 보호막(80)을 형성한다. 이어, 제4 사진 식각 공정으로 보호막(80)과 상부 도전체층(71, 72, 73, 74, 75, 76)을 식각하여 하부 도전체층의 화소 전극(61)을 드러내는 개구부(81)와 하부 도전체층의 보조 게이트 패드(65) 그리고 데이터 패드(66)를 각각 드러내는 제3 및 제4 접촉구(82, 83)를 형성한다.

이와 같이 본 발명의 제1 실시예에서는 데이터선 하부에 보조 데이터선을 형성하여 데이터선이 단선되는 것을 방지하면서도 보조 데이터선을 게이트 배선과 같은 물질로 형성하고 데이터 배선과 화소 전극을 한 번의 사진 식각 공정으로 형성하므로 공정이 단순화된다.

앞서의 제1 실시예에서처럼 데이터선의 단선을 방지하는 동시에 공정이 단순할 뿐 아니라 광시야각을 위한 박막 트랜지스터 기판 및 그 방법에 대하여 도 9 내지 도 14b를 참조하여 상세히 설명한다.

먼저, 도 9 및 도 10을 참조하여 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명하기로 한다.

도 9 및 도 10에 도시한 바와 같이 절연 기판(110) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선과 보조 데이터선(124), 제1 및 제2 차광 패턴(125, 126), 그리고 공통 전극 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(121)과 게이트선(121)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(121)으로 전달하는 게이트 패드(123)를 포함하며 게이트선(121)의 일부는 박막 트랜지스터의 게이트 전극(122)이 된다. 보조 데이터선(124)은 두 게이트선(121) 사이에 게이트선(121)과 분리되어 있으며 게이트선(121)에 수직인 방향으로 형성되어 있고 보조 데이터선(124)의 양쪽에 보조 데이터선(124)과 나란한 제1 및 제2 차광 패턴(125, 126)이 형성되어 있다. 공통 전극 배선은 상부 및 하부 공통 신호선(127, 128)과 공통 전극(129)을 포함하는데, 상부 및 하부 공통 신호선(127, 128)은 이웃하는 두 게이트선(121) 사이에 게이트선(121)과 나란하며 각각 두 게이트선(121)에 인접하게 형성되어 있고, 공통 전극(129)은 세로 방향으로 두 공통 신호선(127, 128)을 연결하며 이웃하는 두 보조 데이터선(124)의 가운데에 형성되어 있다.

게이트 배선(121, 122, 123)과 보조 데이터선(124), 차광 패턴(125, 126) 및 공통 전극 배선(127, 128, 129) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(130)이 형성되어 이들을 덮고 있으며, 게이트 패드(123)와 보조 데이터선(124)을 각각 드러내는 제6 및 제7 접촉구(131, 132)가 형성되어 있다.

게이트 절연막(130) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층 패턴(141)이 형성되어 있으며, 반도체층 패턴(141) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(151, 152)이 형성되어 있다.

접촉층 패턴(151, 152) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선과 화소 전극(171) 및 보조 게이트 패드(175)가 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(172), 데이터선(172)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(176), 그리고 데이터선(172)의 일부로서 게이트선(121) 상부에 위치하는 박막 트랜지스터의 소스 전극(173) 및 게이트 전극(122) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(173)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(174)을 포함한다. 화소 전극(171)은 상부 및 공통 신호선(127, 128), 그리고 제1 및 제2 차광 패턴(125, 126)과 가장자리가 중첩되어 있으며 가운데 부분은 도전 물질이 제거되어 링 형태를 이루고 있다. 여기서는 화소 전극(171)이 제1 및 제2 차광 패턴(125, 126)과 일부 중첩되어 있지만 중첩되지 않도록 할 수도 있다. 이때에는 화소 전극(171)과 제1 및 제2 차광 패턴(125, 126) 사이의 거리가 2 ㎛ 이내가 되도록 한다.

데이터 배선(172, 173, 174, 176)과 화소 전극(171) 및 보조 게이트 패드(175) 위에는 보호막(180)이 형성되어 있으며, 보호막(180)은 보조 게이트 패드(165) 및 데이터 패드(166)를 각각 드러내는 제8 및 제9 접촉구(182, 183)를 가지고 있다. 보호막(180)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.

이와 같은 박막 트랜지스터 기판은 공통 전극(129)이 하부 기판에 형성되어 있어 화소 전극(171)과 함께 수평 전계를 형성하여 이후 액정 분자를 구동시키므로 시야각을 넓힐 수 있다.

그러면, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 11a 내지 도 14b와 앞서의 도 9 및 도 10을 참조하여 상세히 설명한다.

먼저, 도 11a 및 도 11b에 도시한 바와 같이 기판(110) 위에 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 제1 사진 식각 공정을 이용하여 게이트 배선(121, 122, 123)과 공통 전극 배선(127, 128, 129), 보조 데이터선(124), 그리고 제1 및 제2 차광 패턴(125, 126)을 형성한다. 게이트 배선(121, 123)은 게이트선(121)과 게이트 패드(123)를 포함하고 게이트선(121)의 일부는 게이트 전극(122)이 되며 공통 전극 배선(127, 128, 129)은 상부 및 하부 공통 신호선(127, 128)과 공통 전극(129)을 포함한다.

다음, 도 12a 내지 도 13에 도시한 바와 같이 접촉층 패턴(153)과 반도체층 패턴(141) 및 접촉구(131, 132)를 형성한다.

먼저, 도 12b에 도시한 바와 같이 게이트 절연막(130), 반도체층(140), 접촉층(150)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착한 다음, 제2 사진 식각 공정을 실시하기 위해 접촉층(150) 상부에 감광막(191, 192)을 형성한다. 이때, 해상도보다 작은 미세 패턴을 슬릿(slit)으로 형성하여 빛의 조사량을 조절하거나 투과율이 다른 막을 가지는 마스크를 이용하여 감광막(191, 192) 중에서 접촉층 패턴(153) 및 반도체층 패턴(141)이 형성될 제3 부분(191)은 가장 두꺼운 두께로 형성하고 접촉구(131, 132)가 형성될 부분은 모두 제거하며 나머지, 즉 제4 부분(192)은 제3 부분(191)보다 두께가 작게 되도록 한다.

이어, 앞선 제1 실시예와 같은 방법으로 감광막(192) 및 그 하부의 막들, 즉 접촉층(150), 반도체층(140) 및 게이트 절연막(130)에 대한 식각을 진행하여 도 13에 도시한 바와 같이 접촉층 패턴(153)과 반도체층 패턴(141)을 형성하고 남아 있는 감광막의 제3 부분(191)을 제거한다.

다음, 도 14a 및 도 14b에 도시한 바와 같이 금속 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 후, 제3 사진 식각 공정으로 패터닝하여 화소 전극(171)과 데이터선(172), 드레인 전극(174), 데이터 패드(176)를 포함하는 데이터 배선과 보조 게이트 패드(175)를 형성한다. 여기서,데이터선(172)의 일부는 소스 전극(173)이 된다. 이어, 드러난 접촉층 패턴(153)을 식각하여 접촉층 패턴(151, 152)을 완성한다. 이때, 화소 전극(171)은 상부 및 하부 공통 신호선(127, 128), 그리고 제1 및 제2 차광 패턴(125, 126)의 일부와 중첩되며 가운데 부분이 제거되어 링 형태를 이루도록 한다. 여기서는 화소 전극(171)이 제1 및 제2 차광 패턴(125, 126)과 일부 중첩되도록 하지만 화소 전극(171)과 제1 및 제2 차광 패턴(125, 126)이 2 ㎛ 이내의 간격을 가지고 떨어져 있도록 형성할 수도 있다.

마지막으로, 도 9 및 도 10에 도시한 바와 같이 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 2,000 Å 이상의 두께를 가지는 보호막(180)을 형성한다. 이어, 제4 사진 식각 공정으로 보호막(180)을 식각하여 보조 게이트 패드(175)와 데이터 패드(176)를 각각 드러내는 제8 및 제9 접촉구(182, 183)를 형성한다.

이와 같이 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판은 데이터선의 단선을 방지하면서도 공정이 단순하며, 수평 전계를 이용한 구조를 가지므로 액정 표시 장치의 시야각을 넓힐 수도 있다.

본 발명에 따른 박막 트랜지스터 기판에서는 데이터선 하부에 보조 데이터선을 형성하여 데이터선이 단선되는 것을 방지하면서도 보조 데이터선을 게이트 배선과 같은 물질로 형성하고 이들을 덮는 게이트 절연막에 보조 데이터선을 드러내는 접촉구를 반도체층 패턴과 함께 형성하며 데이터 배선과 화소 전극을 한 번의 사진 식각 공정으로 형성하므로 공정이 단순화된다. 또한, 이와 같은 박막 트랜지스터 기판을 수평 전계를 이용한 박막 트랜지스터 기판에도 적용하여 시야각을 넓힐 수도 있다.

Claims

투명 기판,

상기 기판 위에 가로 방향으로 형성되어 있는 다수의 게이트선 및 이웃하는 상기 게이트선 사이에 상기 게이트선과 분리되어 있는 세로 방향의 보조 데이터선,

상기 게이트선 및 상기 보조 데이터선을 덮고 있으며 상기 보조 데이터선을 드러내는 제1 접촉구를 가지는 게이트 절연막,

상기 게이트 절연막 상부에 형성되어 있는 반도체층,

상기 반도체층 상부에 형성되어 있는 접촉층 패턴,

상기 접촉층 패턴 및 상기 게이트 절연막 상부에 상기 제1 접촉구를 통해 상기 보조 데이터선과 연결되어 있으며 상기 게이트선과 교차하여 화소 영역을 이루는 다수의 데이터선, 상기 데이터선의 일부 또는 분지로 이루어진 소스 전극, 그리고 상기 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선 및

상기 드레인 전극과 연결되어 있으며 상기 화소 영역에 형성되어 있는 화소 전극

을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
제1항에서,

상기 데이터 배선 및 상기 화소 전극은 하부의 제1 도전체층과 상부의 제2 도전체층의 이중층으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
제2항에서,

상기 제1 도전체층은 투명 도전 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
삭제
제3항에서,

상기 게이트선의 한쪽 끝에 연결되어 있는 게이트 패드,

상기 게이트 절연막에 형성되어 있으며 상기 게이트 패드를 드러내는 제2 접촉구,

상기 제2 접촉구를 통해 상기 게이트 패드와 연결되어 있으며 상기 데이터 배선과 같은 물질로 이루어진 보조 게이트 패드,

상기 보조 게이트 패드의 제2 도전체층과 함께 상기 보호막에 형성되어 있으며 상기 보조 게이트 패드의 제1 도전체층을 드러내는 제3 접촉구

를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
제1항에서,

상기 게이트선과 분리되어 있으며 상기 보조 데이터선과 나란한 방향으로 상기 보조 데이터선에 인접한 차광 패턴을 적어도 하나 이상 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
제6항에서,

상기 화소 전극과 상기 차광 패턴이 일부 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
투명 기판,

상기 기판 위에 가로 방향으로 형성되어 있는 다수의 게이트선, 상기 게이트선과 나란한 공통 신호선, 상기 공통 신호선과 연결되어 있는 세로 방향의 공통 전극을 적어도 하나 이상 포함하는 공통 전극 배선, 그리고 이웃하는 상기 게이트선 사이에 상기 게이트선 및 상기 공통 전극 배선과 분리되어 있는 세로 방향의 보조 데이터선,

상기 게이트선과 상기 공통 전극 배선 및 상기 보조 데이터선을 덮고 있으며 상기 보조 데이터선을 드러내는 제1 접촉구를 가지는 게이트 절연막,

상기 게이트 절연막 상부에 형성되어 있는 반도체층,

상기 반도체층 상부에 형성되어 있는 접촉층 패턴,

상기 접촉층 패턴 및 상기 게이트 절연막 상부에 상기 제1 접촉구를 통해 상기 보조 데이터선과 연결되어 있으며 상기 게이트선과 교차하여 화소 영역을 이루는 다수의 데이터선, 상기 데이터선의 일부 또는 분지로 이루어진 소스 전극, 그리고 상기 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선, 및

상기 화소 영역에 상기 드레인 전극과 연결되어 있고 상기 공통 전극과 나란하며 선형 전극을 포함하는 화소 전극

을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
제8항에서,

상기 화소 전극은 상기 데이터선에 인접해 있는 액정 표시 장치용 박막 트랜지스터 기판.
제8항에서,

상기 화소 전극은 상기 선형 전극의 양끝이 서로 이어져 링 형태를 이루고 있는 액정 표시 장치용 박막 트랜지스터 기판.
제9항 또는 제10항에서,

상기 게이트선과 분리되어 있으며 상기 보조 데이터선과 나란한 방향으로 상기 보조 데이터선에 인접한 차광 패턴을 적어도 하나 이상 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
제11항에서,

상기 화소 전극과 상기 차광 패턴이 일부 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
제11항에서,

상기 화소 전극과 상기 차광 패턴이 2 ㎛ 이내의 간격을 가지고 떨어져 있는 액정 표시 장치용 박막 트랜지스터 기판.
제8항에서,

상기 게이트선의 한쪽 끝에 연결되어 있는 게이트 패드,

상기 게이트 절연막에 형성되어 있으며 상기 게이트 패드를 드러내는 제2 접촉구,

상기 제2 접촉구를 통해 상기 게이트 패드와 연결되어 있으며 상기 데이터 배선과 같은 물질로 이루어진 보조 데이터 패드

를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
투명 기판 위에 가로 방향으로 다수의 게이트선 및 이웃하는 상기 게이트선 사이에 상기 게이트선과 분리되어 있는 세로 방향의 보조 데이터선을 형성하는 단계,

상기 게이트선 및 상기 보조 데이터선 상부에 상기 보조 데이터선을 드러내는 제1 접촉구를 가지는 게이트 절연막을 형성하는 단계,

상기 게이트 절연막 상부에 반도체층을 형성하는 단계,

상기 반도체층 상부에 저항성 접촉층 패턴을 형성하는 단계,

상기 게이트 절연막 및 상기 접촉층 패턴 상부에 상기 제1 접촉구를 통해 상기 보조 데이터선과 연결되어 있으며 상기 게이트선과 교차하여 화소 영역을 이루는 다수의 데이터선, 상기 데이터선의 일부 또는 분지로 이루어진 소스 전극, 그리고 상기 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계, 그리고

상기 화소 영역에 상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계

를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제15항에서,

상기 접촉층 패턴, 상기 반도체층 및 상기 제1 접촉구를 형성하는 단계는 두께가 다른 감광막 패턴을 이용하여 한번의 사진 식각 공정으로 이루어지며, 상기 감광막 패턴은 상기 접촉층 패턴 및 상기 반도체층을 형성하기 위한 제1 두께를 가지는 제1 부분과 상기 제1 부분보다 두꺼운 두께를 가지는 제2 부분 및 상기 접촉구를 형성하기 위한 두께가 없는 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제15항에서,

상기 데이터 배선과 상기 화소 전극은 하부의 제1 도전체층과 상부의 제2 도전체층의 이중층으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제17항에서,

상기 제1 도전체층은 투명 도전 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
삭제
제18항에서,

상기 게이트선의 한쪽 끝에 연결되어 있는 게이트 패드를 더 포함하며,

상기 게이트 절연막을 식각하여 상기 게이트 패드를 드러내는 제2 접촉구를 형성하는 단계, 그리고

상기 데이터 배선과 같은 물질로 상기 게이트 패드 상부에 보조 게이트 패드를 형성하는 단계

를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제15항에서,

상기 게이트선과 같은 물질로 상기 게이트선과 분리되어 있으며 상기 보조 데이터선과 나란한 방향으로 상기 보조 데이터선에 인접한 차광 패턴을 적어도 하나 이상 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제21항에서,

상기 화소 전극과 상기 차광 패턴이 일부 중첩하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
투명 기판 위에 가로 방향으로 다수의 게이트선, 상기 게이트선과 나란한 공통 신호선, 상기 공통 신호선과 연결되어 있는 세로 방향의 공통 전극을 포함하는 공통 전극 배선, 그리고 이웃하는 상기 게이트선 사이에 상기 게이트선 및 상기 공통 전극 배선과 분리되어 있는 세로 방향의 보조 데이터선을 형성하는 단계,

상기 게이트선과 상기 공통 전극 배선 및 상기 보조 데이터선 상부에 상기 보조 데이터선을 드러내는 제1 접촉구를 포함하는 게이트 절연막을 형성하는 단계,

상기 게이트 절연막 상부에 반도체층을 형성하는 단계,

상기 반도체층 상부에 저항성 접촉층 패턴을 형성하는 단계,

상기 접촉층 패턴과 상기 게이트 절연막 상부에 상기 제1 접촉구를 통해 상기 보조 데이터선과 연결되어 있으며 상기 게이트선과 교차하여 화소 영역을 이루는 다수의 데이터선, 상기 데이터선의 일부 또는 분지로 이루어진 소스 전극, 그리고 상기 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계, 그리고

상기 화소 영역에 상기 드레인 전극과 연결되어 있고 상기 공통 전극과 나란하며 선형 전극으로 이루어진 화소 전극을 형성하는 단계

를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제23항에서,

상기 접촉층 패턴, 상기 반도체층 및 상기 제1 접촉구를 형성하는 단계는 두께가 다른 감광막 패턴을 이용하여 이루어지며, 상기 감광막 패턴은 상기 접촉층 패턴 및 상기 반도체층을 형성하기 위한 제1 두께를 가지는 제1 부분과 상기 제1 부분보다 두꺼운 두께를 가지는 제2 부분 및 상기 제1 접촉구를 형성하기 위한 두께가 없는 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제23항에서,

상기 게이트선의 한쪽 끝에 연결되어 있는 게이트 패드를 더 포함하며,

제1 접촉구 형성시 상기 게이트 절연막을 식각하여 상기 게이트 패드를 드러내는 제2 접촉구를 형성하는 단계, 그리고

상기 데이터 배선과 같은 물질로 상기 보조 게이트 패드를 형성하는 단계 및

를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제23항에서,

상기 화소 전극은 상기 데이터선에 인접해 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제23항에서,

상기 화소 전극은 상기 선형 전극의 양끝이 서로 이어져 링 형태를 이루고 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제26항 또는 제27항에서,

상기 게이트선과 같은 물질로 상기 게이트선과 분리되어 있으며 상기 보조 데이터선과 나란한 방향으로 상기 보조 데이터선에 인접한 차광 패턴을 적어도 하나 이상 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제28항에서,

상기 화소 전극과 상기 차광 패턴이 일부 중첩하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제28항에서,

상기 화소 전극과 상기 차광 패턴이 2 ㎛ 이내의 간격을 가지고 떨어져 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.