KR102296294B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR102296294B1
KR102296294B1 KR1020130133403A KR20130133403A KR102296294B1 KR 102296294 B1 KR102296294 B1 KR 102296294B1 KR 1020130133403 A KR1020130133403 A KR 1020130133403A KR 20130133403 A KR20130133403 A KR 20130133403A KR 102296294 B1 KR102296294 B1 KR 102296294B1
Authority
KR
South Korea
Prior art keywords
line
gate
auxiliary
wiring
insulating layer
Prior art date
Application number
KR1020130133403A
Other languages
English (en)
Other versions
KR20150052429A (ko
Inventor
임상욱
조세형
정미혜
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130133403A priority Critical patent/KR102296294B1/ko
Priority to US14/322,062 priority patent/US9177971B2/en
Publication of KR20150052429A publication Critical patent/KR20150052429A/ko
Application granted granted Critical
Publication of KR102296294B1 publication Critical patent/KR102296294B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

기판; 상기 기판 상에 제 1 방향을 따라 형성된 게이트 배선; 상기 기판 상에 제 2 방향을 따라 형성되며, 상기 게이트 배선과 교차하는 데이터 배선; 상기 게이트 배선 및 상기 데이터 배선과 연결된 박막 트랜지스터; 상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터 상에 형성된 절연층; 상기 절연층 상에 형성되며, 상기 게이트 배선과 연결된 제1보조배선; 상기 절연층 상에 형성되며, 상기 데이터 배선과 연결된 제 2보조배선; 및 상기 박막 트랜지스터와 연결된 화소전극을 포함하는 박막 트랜지스터 표시판을 제공한다.

Description

박막 트랜지스터 표시판 및 그 제조 방법 {THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 개구율을 증가하고 게이트 배선 및 데이터 배선의 신호지연을 방지할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상이 표시된다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트 배선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터 배선(data line) 등의 신호선이 평판 표시 장치에 구비된다.
그러나, 최근 박막 트랜지스터 표시판이 대면적화, 고집적화 되어 감에 따라 신호지연(RC delay) 현상이 크게 발생하는 문제가 있다. 상기 신호지연은 빠른 응답 특성을 저하시켜 화질을 저하시키는 원인이 된다. 그러므로 상기 신호지연을 줄이기 위해서는 데이터 배선 및 게이트 배선을 저 저항의 배선으로 형성하여야 하는데, 현재 사용되는 데이터 배선 및 게이트 배선의 저항을 낮추기 위해서는 배선의 단면적을 넓혀야 하는데, 이는 제조 공정상 한계가 있다.
본 발명의 일례에서는 박막 트랜지스터 표시판 및 그 제조방법을 제공하고자 한다. 이를 위하여 본 발명의 일례에서는 게이트 배선 및 데이터 배선의 신호지연을 방지하는 제1보조배선 및 제2보조배선을 포함하는 박막 트랜지스터 표시판 및 그 제조방법을 제안하고자 한다.
본 발명의 일예에서는 기판; 상기 기판 상에 제 1 방향을 따라 형성된 게이트 배선; 상기 기판 상에 제 2 방향을 따라 형성되며, 상기 게이트 배선과 교차하는 데이터 배선; 상기 게이트 배선 및 상기 데이터 배선과 연결된 박막 트랜지스터; 상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터 상에 형성된 절연층; 상기 절연층 상에 형성되며, 상기 게이트 배선과 연결된 제1보조배선; 상기 절연층 상에 형성되며, 상기 데이터 배선과 연결된 제 2보조배선; 및 상기 박막 트랜지스터와 연결된 화소전극을 포함하는 박막 트랜지스터 표시판을 제공한다.
본 발명의 일예에 따르면, 상기 제1보조배선 및 상기 제2보조배선은 동일층에 형성될 수 있다.
본 발명의 일예에 따르면, 상기 제1보조배선과 상기 제2보조배선이 교차하는 부분에서 상기 제1보조배선 및 상기 제2보조배선 중 적어도 하나는 단선될 수 있다.
본 발명의 일예에 따르면, 상기 제1보조배선은 상기 게이트 배선과 중첩할 수 있다.
본 발명의 일예에 따르면, 상기 제 1보조배선은 상기 게이트 배선에 대응하는 부분에만 형성될 수 있다.
본 발명의 일예에 따르면, 상기 제2보조배선은 상기 데이터 배선과 중첩할 수 있다.
본 발명의 일예에 따르면, 상기 제2보조배선은 상기 데이터 배선에 대응하는 부분에만 형성할 수 있다.
본 발명의 일예에 따르면, 상기 절연층은 상기 게이트 배선 및 상기 데이터 배선의 일부를 노출시키는 접촉 구멍을 구비할 수 있다.
본 발명의 일예에 따르면, 상기 제1보조배선은 상기 절연층에 구비된 접촉 구멍을 통해 상기 게이트 배선과 연결될 수 있다.
본 발명의 일예에 따르면, 상기 제2보조배선은 상기 절연층에 구비된 접촉 구멍을 통해 상기 데이터 배선과 연결될 수 있다.
본 발명의 일예에 따르면, 상기 화소전극은 상기 제1보조배선 및 상기 제2보조배선 중 적어도 하나와 동일층에 형성될 수 있다.
본 발명의 일예에 따르면, 상기 박막 트랜지스터는 상기 기판 위에 형성되며 채널 영역, 드레인 영역 및 소스 영역을 포함하는 반도체; 상기 채널 영역과 절연되며 중첩하는 게이트 전극; 상기 소스 영역과 전기적으로 연결된 소스 전극; 및 상기 드레인 영역과 전기적으로 연결된 드레인 전극;을 포함할 수 있다.
본 발명의 일예에서는 기판 상에 게이트전극 및 게이트 배선을 형성하는 단계; 상기 게이트 전극 상에 액티브층을 형성하는 단계; 기판 상에 소스전극, 상기 게이트 배선과 교차하는 데이터 배선, 및 드레인전극을 형성하는 단계; 상기 게이트전극, 상기 소스전극, 상기 드레인전극, 액티브층, 게이트 배선 및 상기 데이터 배선이 형성된 기판 상에 절연층을 형성하는 단계; 상기 절연층에 상기 게이트 배선 및 상기 데이터 배선을 노출시키는 접촉 구멍을 형성하는 단계; 상기 절연층 상에 상기 게이트 배선과 연결되는 제1보조배선을 형성하고, 상기 절연층 상에 상기 데이터 배선과 연결되는 제2보조배선을 형성하는 단계; 상기 제1보조배선, 제2보조배선 및 절연층 상에 보호막을 형성하는 단계; 및 상기 보호막에 상기 드레인 전극을 노출시키는 접촉구멍을 형성하고, 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계;를 포함하는 박막 트랜지스터 표시판의 제조방법을 제공한다.
본 발명의 일예에서는 기판 상에 게이트전극 및 게이트 배선을 형성하는 단계; 상기 게이트 전극 상에 액티브층을 형성하는 단계; 기판 상에 소스전극, 상기 게이트 배선과 교차하는 데이터 배선, 및 드레인전극을 형성하는 단계; 상기 게이트전극, 상기 소스전극, 상기 드레인전극, 액티브층, 게이트 배선 및 상기 데이터 배선이 형성된 기판 상에 절연층을 형성하는 단계; 상기 절연층에 상기 게이트 배선, 상기 데이터 배선 및 상기 드레인전극을 노출시키는 접촉 구멍을 형성하는 단계; 및 상기 절연층 상에 상기 게이트 배선과 연결되는 제1보조배선을 형성하고, 상기 절연층 상에 상기 데이터 배선과 연결되는 제2보조배선을 형성하고, 상기 절연층 상에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계;를 포함하는 박막 트랜지스터 표시판의 제조방법을 제공한다.
본 발명의 일례에 따른 박막 트랜지스터 표시판은 제1보조배선 및 제2보조배선을 배치하여 개구율을 증가시키고 신호지연을 개선한다.
도 1은 본 발명의 실시예 1에 따른 박막 트랜지스터 표시판의 한 화소를 도시한 평면도이다.
도 2는 도 1의 표시판을 Ⅰ-Ⅰ’ 및 Ⅱ-Ⅱ’선으로 절단한 단면도이다.
도 3은 도 1의 표시판을 Ⅲ-Ⅲ’ 및 Ⅳ-Ⅳ’선으로 절단한 단면도이다.
도 4는 본 발명의 실시예 2에 따른 박막 트랜지스터 표시판의 한 화소를 도시한 평면도이다.
도 5는 도 4의 표시판을 Ⅲ-Ⅲ’ 및 Ⅳ-Ⅳ’선으로 절단한 단면도이다.
도 6은 본 발명의 실시예 3에 따른 박막 트랜지스터 표시판의 한 화소를 도시한 평면도이다.
도 7은 도 6의 표시판을 Ⅴ-Ⅴ’ 및 Ⅵ-Ⅵ’선으로 절단한 단면도이다.
도 8a 내지 도 8g는 도 4의 박막 트랜지스터, Ⅲ-Ⅲ’ 및 Ⅳ-Ⅳ’선을 따라 각각 절단하여 본 발명의 실시예 2에 따른 박막 트랜지스터 표시판의 제조방법을 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 3을 참조하여, 본 발명의 실시예1에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예 1에 따른 박막 트랜지스터 표시판의 한 화소를 도시한 평면도이다. 도 2는 도 1의 표시판을 Ⅰ-Ⅰ’ 및 Ⅱ-Ⅱ’선으로 절단한 단면도이다. 도 3은 도 1의 표시판을 Ⅲ-Ⅲ’ 및 Ⅳ-Ⅳ’선으로 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 유리 또는 플라스틱 등으로 이루어진 기판(110) 상에 게이트 배선(121) 및 게이트 전극(124)이 배치된다. 구체적으로, 게이트 배선(121)은 게이트 신호를 전달하며 제1 방향으로 뻗어 있다. 각 게이트 배선(121)은 게이트 배선(121)으로부터 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다. 상기 제 1 방향은 도 1에서 도시된 바와 같이 가로 방향일 수 있다. 물론 상기 제1방향은 상기 가로 방향에 한정되지 않는다.
게이트 배선(121)은 비저항이 낮은 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속으로 만들어질 수 있다. 그러나, 게이트 배선(121)은 은이나 은 합금 등의 은 계열 금속, 구리나 구리 합금 등의 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등의 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 따위로 만들어질 수도 있고, 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수도 있다.
게이트 배선(121) 및 게이트 전극(124) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 반도체(151)가 형성되어 있다. 반도체(151)는 주로 세로 방향으로 뻗으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다.
도 2 및 도 3에 개시된 실시예에서, 상기 복수의 반도체(151)는 산화물 반도체이다. 상기 산화물 반도체는 아연(Zn), 갈륨(Ga), 인듐(In) 및 주석(Sn)으로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다.
예컨대, 상기 산화물 반도체는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 또는 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(In-Zn-O), 아연-주석 산화물(Zn-Sn-O) 등과 같은 산화물 반도체 재료를 이용하여 만들어질 수 있다.
구체적으로, 상기 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn) 및 산소(O)를 포함하는 IGZO계의 산화물을 포함할 수 있다. 이외에도 상기 산화물 반도체는 In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물, In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, In-O계 금속 산화물, Sn-O계 금속 산화물, 및 Zn-O계 금속 산화물을 포함할 수 있다.
반도체(151) 위에는 복수의 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있고, 접촉 저항을 낮추어 주는 역할을 한다. 저항성 접촉 부재(161, 165)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터 배선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터 배선(171)은 데이터 신호를 전달하며 제 2 방향으로 뻗어 게이트 배선(121)과 교차한다. 상기 제 2 방향은 도 1에 도시된 바와 같이 세로 방향일 수 있다. 각 데이터 배선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다.
데이터 배선(171)은 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질인 크롬으로 이루어질 수 있다.
드레인 전극(175)은 데이터 배선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다.
구체적으로, 소스 전극(173), 드레인 전극(175) 및 데이터 배선(171)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금에 의하여 형성될 수 있으며, 상기 내화성 금속막과 저저항 도전막을 포함하는 다중막 구조를 가질 수도 있다. 상기 다중막 구조의 예로, 크롬 또는 몰리브덴(합금) 하부막과 알루미늄(합금) 상부막으로 된 이중막, 몰리브덴(합금) 하부막과 알루미늄(합금) 중간막과 몰리브덴(합금) 상부막으로 된 삼중막을 들 수 있다.
소스 전극(173), 드레인 전극(175) 및 데이터 배선(171)은 상기 설명한 재료 이외에도 여러 가지 다양한 도전재료에 의하여 형성될 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터 배선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터 배선(171) 및 드레인 전극(175)으로 가리지 않은 부분을 갖고 있다.
게이트 배선(121), 데이터 배선(171), 소스 전극(173), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 절연층(passivation layer)(180p)이 형성되어 있다. 절연층(180p)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.
절연층(180p)에는 게이트 배선(121) 및 데이터 배선(171)을 각각 드러내는 복수의 접촉 구멍(contact hole)(CH2,CH3,CH4,CH5)이 형성되어 있다.
절연층(180p) 위에는 게이트 배선(121)과 연결된 제1보조배선(12) 및 데이터 배선(171)과 연결된 제2보조배선(11)이 형성되어 있다.
제1보조배선(12) 및 제2보조배선(11)은 동일층에 형성될 수 있다. 따라서 제1보조배선(12) 및 제2보조배선(11)은 동일한 마스크 공정으로 동시에 형성될 수 있다. 제1보조배선(12) 및 제2보조배선(11)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 또는, 제1보조배선(12) 및 제2보조배선(11)은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등으로 이루어진다.
제1보조배선(12)은 게이트 배선(121)과 중첩할 수 있다. 또한, 제1보조배선(12)은 게이트 배선(121)에 대응하는 부분에만 형성될 수 있다. 제1보조배선(12)은 기본적으로 비표시 영역에 배치된 양 끝단이 비표시 영역에 배치된 게이트 배선(121)의 양 끝단과 연결될 수 있다. 그리고, 제1보조배선(12)은 절연층(180p)에 구비된 표시 영역 내의 접촉 구멍(CH4)을 통해 게이트 배선과 연결될 수 있다. 한 화소 당 제1보조배선(12)과 게이트 배선(121)을 연결하는 접촉 구멍(CH4)의 개수는 신호지연 방지와 공정 효율을 고려하여 정해질 수 있다. 본 발명의 실시예 2의 경우는 한 화소 당 제1보조배선(12)과 게이트 배선(121)을 연결하는 접촉 구멍(CH4)의 개수가 2개 이다. 상세한 설명은 도 4 및 도 5에서 설명하도록 한다.
제2보조배선(11)은 데이터 배선(171)과 중첩할 수 있다. 또한, 제2보조배선(11)은 데이터 배선(171)에 대응하는 부분에만 형성될 수 있다. 제2보조배선(11)은 기본적으로 비표시 영역에 배치된 양 끝단이 비표시 영역에 배치된 데이터 배선(171)의 양 끝단과 연결될 수 있다. 제2보조배선(11)은 절연층(180p)에 구비된 표시 영역내의 접촉 구멍(CH2,CH3)을 통해 데이터 배선과 연결될 수 있다. 한 화소 당 제2보조배선(11)과 게이트 배선(171)을 연결하는 접촉 구멍(CH2,CH3)의 개수는 신호지연 방지와 공정 효율을 고려하여 정해질 수 있다.
제1보조배선(12)과 제2보조배선(11)은 동일층 상에 형성되고, 각각 다른 신호를 인가해야 하므로 서로 교차하는 부분에서 분리될 필요가 있다. 따라서, 제1보조배선(12) 및 제2보조배선(11)이 교차하는 부분에서 제1보조배선(12) 및 제2보조배선(11) 중 적어도 하나는 단선될 수 있다. 상기 단선의 의미는 배선이 분리되어 연결이 끊긴 경우이다. 도 1 및 도 3에 도시된 바와 같이, 본 발명의 실시예 1은 제2보조배선(11)이 교차하는 부분에서 단선된 구조를 보여주고 있다.
상기와 같이 제1보조배선(12) 및 제2보조배선(11)을 배치한 결과, 게이트 배선(121) 및 데이터 배선(171)의 저항이 크게 감소된다. 결국, 본 발명은 게이트 배선(121) 및 데이터 배선(171)을 이중 배선으로 구성한 구조가 될 수 있다. 게이트 배선(121) 및 데이터 배선(171)의 저항이 크게 감소됨으로써 게이트 신호 지연 및 데이터 신호 지연도 같이 감소된다. 예를 들면, 게이트 단일 배선에 비해, 제1보조배선(12)을 형성하여 게이트 배선(121)과 제1보조배선(12)의 양 끝단을 연결한 경우 신호 딜레이 타임(RC Delay Time)이 1/3 수준으로 감소한다. 그리고 표시 영역 내 한 화소 당 접촉 구멍을 1개 추가하는 경우, 게이트 단일 배선에 비해 신호 지연 시간(RC Delay Time)이 1/5 수준으로 감소한다. 본 발명은 상기와 같은 보조배선(11,12)를 형성함으로써 개구율 감소 없이 신호지연 방지 효과를 이룰 수 있다. 즉, 신호지연 방지를 위해 게이트 배선(121) 및 데이터 배선(171)의 폭을 넓힐 필요가 없고, 본 발명의 신호지연 방지 효과를 고려하여 오히려 게이트 배선(121) 및 데이터 배선(171)의 폭을 좁힐 수 있게 되어 전체적으로 개구율이 향상될 수 있다.
절연층(180p), 제1보조배선(12) 및 제2보조배선(11) 상에는 보호막(180q)이 형성된다. 보호막(passivation layer)(180q)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.
보호막(180q)에는 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(CH1)이 형성되어 있다.
보호막(180q) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(CH1)을 통하여 드레인 전극(175)과 물리적?전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
한편, 본 발명이 유기 발광 표시 장치로 구성될 경우, 본 발명의 일 실시예는 화소 전극(191) 상에 형성된 유기 발광층(미도시) 및 상기 유기 발광층 상에 형성된 대향 전극(미도시)을 포함한다.
본 발명의 일실시예에 따른 유기 발광 표시 장치의 경우, 더욱 상세히 설명하면 다음과 같다.
상기 보호막(180q) 위에 유기 발광 표시 장치의 애노드 전극이 되는 화소 전극(191)이 형성된다. 화소 전극(191)은 보호막(180q)의 접촉 구멍(CH1)을 통해 드레인 전극(175)과 연결된다. 보호막(180q) 위에는 화소 전극(191)을 드러내는 개구부를 갖는 화소 정의막(Pixel Define Layer, 미도시)이 형성된다. 화소 전극(191)은 화소 정의막(미도시)의 개구부에 대응하도록 배치되는데, 화소 전극(191)이 반드시 화소 정의막의 개구부에만 배치되는 것은 아니며, 화소 전극(191)의 일부가 화소 정의막과 중첩되도록 화소 정의막 아래에 배치될 수 있다. 화소정의막은 폴리아크릴계 수지(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등으로 만들 수 있다.
화소 전극(191) 위에는 유기 발광층(미도시)이 형성되고, 유기 발광층 상에는 캐소드 전극이 되는 대향 전극(미도시)이 형성된다. 이와 같이, 화소 전극(191), 유기 발광층 및 대향 전극을 포함하는 유기 발광 표시 장치(40)가 형성된다.
유기 발광층(미도시)은 저분자 유기물 또는 고분자 유기물로 이루어진다. 또한, 유기 발광층은 발광층과, 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electrontransporting layer, ETL), 및 전자 주입층(electron-injection layer, EIL)을 중 하나 이상을 포함하는 다중막으로 형성될 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 화소 전극(191) 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다. 한편, 유기 발광층은 화소 정의막(미도시)의 개구부 내에서 화소 전극(191) 위에 형성될 뿐만 아니라 화소 정의막과 대향 전극 사이에도 배치될 수 있다.
화소 전극(191)과 대향 전극(미도시)은 각각 투명한 도전성 물질로 형성되거나 반투과형 또는 반사형 도전성 물질로 형성될 수 있다. 화소 전극(191) 및 대향 전극을 형성하는 물질의 종류에 따라, 유기 발광 표시 장치는 전면 발광형, 배면 발광형 또는 양면 발광형이 될 수 있다.
투명한 도전성 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 물질을 사용할 수 있다. 반사형 물질 및 반투과형 물질로는 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 물질을 사용할 수 있다.
대향 전극(미도시) 위에는 밀봉 부재(미도시)가 기판(110)에 대해 대향 배치된다. 밀봉 부재는 유리 및 플라스틱 등과 같은 투명한 물질로 만들어진다. 밀봉 부재는 가장자리를 따라 형성된 실런트를 통해 기판(110)과 서로 합착 밀봉된다.
다음으로, 도 4 및 도 5를 참고하여 본 발명의 실시예2에 의한 박막 트랜지스터 표시판에 대해 설명하면 다음과 같다.
도 4 및 도5에 도시된 본 발명의 실시예2에 의한 박막 트랜지스터 표시판은 도 1 내지 도 3에 도시된 본 발명의 실시예1에 의한 박막 트랜지스터 표시판과 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예2는 게이트 배선(121) 및 제1보조배선(12)을 연결하는 접촉구멍이 한 화소 당 2개라는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 상세히 설명한다.
도 4는 본 발명의 실시예 2에 따른 박막 트랜지스터 표시판의 한 화소를 도시한 평면도이다. 도 5는 도 4의 표시판을 Ⅲ-Ⅲ’ 및 Ⅳ-Ⅳ’선으로 절단한 단면도이다.
본 발명의 실시예2에 의한 박막 트랜지스터 표시판의 경우 앞선 실시예1에서와 마찬가지로 기판(110) 위에 게이트 배선(121), 게이트 절연막(140), 데이터 배선(171), 박막 트랜지스터 및 절연층(180p)이 적층되어 있다.
제1보조배선(12)은 절연층(180p)에 구비된 표시 영역 내의 접촉 구멍(CH4,CH5)을 통해 게이트 배선(121)과 연결될 수 있다. 도 4에 도시된 바와 같이, 제1보조배선(12)과 제2보조배선(11)이 교차되는 부분에서 접촉구멍(CH4,CH5)이 형성될 수 있고, 도 5에 도시된 바와 같이 제1보조배선(12)이 두개의 접촉구멍(CH4,CH5)을 통해 게이트 배선(121)과 연결될 수 있다. 이러한 경우 앞서 설명한 바와 같이, 신호지연 시간이 더욱 감소될 수 있다. 한 화소 당 접촉구멍(CH4,CH5)의 개수와 위치는 신호지연 방지와 공정 효율을 고려하여 정해질 수 있다.
다음으로, 도 6 및 도 7을 참고하여 본 발명의 실시예3에 의한 박막 트랜지스터 표시판에 대해 설명하면 다음과 같다.
도 6 및 도7에 도시된 본 발명의 실시예3에 의한 박막 트랜지스터 표시판은 도 1 내지 도 5에 도시된 본 발명의 실시예1 및 실시예2에 의한 박막 트랜지스터 표시판과 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예3은 제1보조배선(12) 및 제2보조배선(11)이 교차하는 부분에서 제2보조배선이 분리된 구조라는 점에서 앞선 실시예들과 상이하며, 이하에서 더욱 상세히 설명한다.
도 6은 본 발명의 실시예 3에 따른 박막 트랜지스터 표시판의 한 화소를 도시한 평면도이다. 도 7은 도 6의 표시판을 Ⅴ-Ⅴ’ 및 Ⅵ-Ⅵ’선으로 절단한 단면도이다.
본 발명의 실시예3에 의한 박막 트랜지스터 표시판의 경우 앞선 실시예1에서와 마찬가지로 기판(110) 위에 게이트 배선(121), 게이트 절연막(140), 데이터 배선(171), 박막 트랜지스터 및 절연층(180p)이 적층되어 있다. 또한, 앞선 실시예 2에서와 마찬가지로 제1보조배선(12)은 한 화소당 두개의 접촉 구멍(CH4, CH5)을 통하여 게이트 배선(121)과 연결된다
앞서 설명한 바와 같이, 제1보조배선(12)과 제2보조배선(11)은 동일층 상에 형성되고, 각각 다른 신호를 인가해야 하므로 서로 교차하는 부분에서 분리될 필요가 있다. 따라서, 제1보조배선(12) 및 제2보조배선(11)이 교차하는 부분에서 제1보조배선(12) 및 제2보조배선(11) 중 적어도 하나는 단선될 수 있다. 상기 단선의 의미는 배선이 분리되어 연결이 끊긴 경우이다. 도 6 및 도 7에 도시된 바와 같이, 본 발명의 실시예 3은 제1보조배선(12)이 교차하는 부분에서 단선된 구조를 보여주고 있다.
본 발명의 실시예 4에 따른 박막 트랜지스터 표시판은 화소전극(191)이 제1보조배선(12) 및 제2보조배선(11) 중 적어도 하나와 동일층에 형성된다.
상세하게는, 본 발명의 실시예 4에 따른 유기 발광 표시 장치는 전면 발광형으로 형성될 수 있다. 즉, 유기 발광층(미도시)에서 대향 전극(미도시) 방향으로 빛을 방출하여 화상을 표시한다. 상기와 같은 경우, 화소 전극(191)은 반사형 물질 및 반투과형 물질로 형성될 수 있다. 반사형 물질 및 반투과형 물질로는 리튬([0054] Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미뮴(Al), 은(Ag), 마그네슘(Mg) 또는 금(Au) 등을 사용할 수 있다.
상기와 같이 화소 전극(191)이 반사형 물질 또는 반투과형 물질로 형성될 경우, 화소 전극(191)은 제1보조배선(12) 및 제2보조배선(11) 중 적어도 하나와 동일한 물질로 형성될 수 있다. 예를 들면, 화소전극(191), 제1보조배선(12) 및 제2보조배선(11)을 하나의 마스크로 동시에 형성할 수 있다.
이와 같이 본 발명의 실시예 1 내지 4는 게이트 배선(121) 및 데이터 배선(171)과 보조배선들(11,12)을 연결하는 접촉 구멍들의 개수와 위치 및 보조배선들(11,12)의 분리구조에 따라 다른 구성을 나타낸 경우이다. 따라서, 본 발명은 개구율 증가, 게이트 배선(121) 및 데이터 배선(171)의 신호지연 감소 및 공정 효율을 감안하여 제1보조배선(12), 제2보조배선(11) 및 접촉 구멍(CH2, CH3, CH4, CH5)을 다양하게 구성할 수 있다.
그러면, 도 4 및 도 5에 도시한 본 발명의 실시예 2에 따른 박막 트랜지스터 표시판의 제조방법을 도 8a 내지 도8g를 참고로 하여 상세히 설명한다.
도 8a 내지 도 8g는 도 4의 박막 트랜지스터(T), Ⅲ-Ⅲ’ 및 Ⅳ-Ⅳ’선을 따라 각각 절단하여 본 발명의 실시예 2에 따른 박막 트랜지스터 표시판의 제조방법을 나타낸 단면도이다.
도 8a에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 기판(110) 위에 금속층을 형성한 후 패터닝하여 게이트 전극(124)을 포함하는 게이트 배선(121)을 형성한다.
도 8b에 도시한 바와 같이, 게이트 전극(124) 및 게이트 배선(121) 위에 게이트 절연막(140), 반도체층(미도시)을 화학 기상 증착법(CVD) 등으로 연속하여 적층한다. 다음, 금속 따위의 데이터용 금속층(미도시)을 스퍼터링 등의 방법으로 증착한다.
도 8c에 도시한 바와 같이, 식각 마스크(미도시)를 이용하여 반도체층(미도시) 및 데이터용 금속층(미도시)을 모두 식각하여, 데이터용 금속 패턴, 저항성 접촉층 패턴, 반도체(151)를 형성한다. 노출된 데이터용 금속 패턴, 저항성 접촉 패턴을 제거하여 소스 전극(173)을 가지는 데이터 배선(171) 및 드레인 전극(175)과 저항성 접촉 부재(161, 165)를 형성한다.
데이터 배선(171)과 드레인 전극(175)은 드레인 전극(175)과 소스 전극(173) 사이의 노출된 부분을 제외하고 저항성 접촉 부재(161, 165) 및 반도체(151, 154)와 동일한 평면 패턴을 가진다.
도 8d에 도시된 바와 같이, 게이트 배선(121), 데이터 배선(171), 소스 전극(173), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 절연층(passivation layer)(180p)이 형성된다.
도 8e에 도시된 바와 같이, 절연층(180p)에는 게이트 배선(121) 및 데이터 배선(171)을 각각 드러내는 복수의 접촉 구멍(contact hole)(CH2,CH3, CH4,CH5)이 형성된다.
도 8f에 도시된 바와 같이, 절연층(180p) 위에는 게이트 배선(121)과 접촉 구멍(CH4,CH5) 통해 연결된 제1보조배선(12)이 형성되고, 데이터 배선(171)과 접촉 구멍(CH2, CH3)을 통해 연결된 제2보조배선(11)이 형성된다. 제1보조배선(12) 및 제2보조배선(11)은 동일층에 형성될 수 있다. 따라서 제1보조배선(12) 및 제2보조배선(11)은 동일한 마스크 공정으로 동시에 형성될 수 있다. 제 2보조배선(11)은 제1보조배선(12)과 교차하는 부분에서 분리된 구조를 가질 수 있도록 패턴화된 마스크를 이용하여 형성될 수 있다.
도 8g에 도시된 바와 같이, 절연층(180p), 제1보조배선(12) 및 제2보조배선(11) 상에는 보호막(180q)이 형성된다. 보호막(180q)은 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(CH1)이 형성된다. 보호막(180q) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성된다.
한편, 본 발명의 일실시예에 따른 유기 발광 표시 장치의 경우, 화소정의막(미도시), 유기발광층(미도시) 및 대향전극(미도시)이 더 형성될 수 있다.
한편, 본 발명의 실시예 4에 따른 유기 발광 표시 장치의 경우, 화소 전극(191)은 제1보조배선(12) 및 제2보조배선(11) 중 적어도 하나와 동일층에 형성될 수 있다. 예를 들면, 절연층(180q) 상에 화소전극(191), 제1보조배선(12) 및 제2보조배선(11)을 하나의 마스크로 동시에 형성할 수 있다. 이와 같이 화소전극(191)을 형성할 경우, 앞서 설명한 바와 같이 화소 전극(191)은 반사형 물질 또는 반투과형 물질로 이루어진다.
상기와 같은 방법으로 제조된 본 발명의 박막 트랜지스터 표시판은 개구율이 증가되고, 게이트 배선(121) 및 데이터 배선(171)의 저항이 감소되고, 게이트 배선(121) 및 데이터 배선(171)의 신호지연이 감소된다.
이상에서 설명된 박막 트랜지스터 표시판 및 그 제조방법의 실시예는 예시적인 것에 불과하며, 본 발명의 보호범위는 본 발명 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등예를 포함할 수 있다.
11:제2보조배선 12:제1보조배선
110:기판 121: 게이트 배선
124:게이트 전극 140:게이트 절연막
151:반도체 161, 165:저항성 접촉 부재
171:데이터 배선 173:소스 전극
175:드레인 전극 180p:절연층
180q:보호막 CH1:제1접촉 구멍
CH2:제2접촉 구멍 CH3:제3접촉 구멍
CH4:제4접촉 구멍 CH5:제5접촉 구멍
191: 화소 전극 T: 박막 트랜지스터

Claims (15)

  1. 기판;
    상기 기판 상에 제 1 방향을 따라 연장된 게이트 배선;
    상기 기판 상에 제 2 방향을 따라 연장되며, 상기 게이트 배선과 교차하는 데이터 배선;
    상기 게이트 배선 및 상기 데이터 배선과 연결된 박막 트랜지스터;
    상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터 상에 배치된 절연층;
    상기 절연층 상에 배치되며, 상기 게이트 배선의 일부를 노출시키는 상기 절연층의 제1접촉 구멍을 통해 상기 게이트 배선과 연결된 제1보조배선;
    상기 절연층 상에 배치되며, 상기 데이터 배선의 일부를 노출시키는 상기 절연층의 제2접촉 구멍을 통해 상기 데이터 배선과 연결된 제 2보조배선; 및
    상기 박막 트랜지스터와 연결된 화소전극을 포함하며,
    상기 제1보조배선은 상기 제 2 방향을 따라 인접한 화소전극들 사이에 배치되며,
    상기 제2보조배선은 상기 제 1 방향을 따라 인접한 화소전극들 사이에 배치된 박막 트랜지스터 표시판.
  2. 제 1 항에 있어서,
    상기 제1보조배선 및 상기 제2보조배선은 동일층에 배치된 박막 트랜지스터 표시판.
  3. 제 2 항에 있어서,
    상기 제1보조배선과 상기 제2보조배선이 교차하는 부분에서 상기 제1보조배선 및 상기 제2보조배선 중 적어도 하나는 단선된 박막 트랜지스터 표시판.
  4. 제 1 항에 있어서,
    상기 제1보조배선은 상기 게이트 배선과 중첩하는 박막 트랜지스터 표시판.
  5. 제 4 항에 있어서,
    상기 제 1보조배선은 상기 게이트 배선에 대응하는 부분에만 배치된 박막 트랜지스터 표시판.
  6. 제 1 항에 있어서,
    상기 제2보조배선은 상기 데이터 배선과 중첩하는 박막 트랜지스터 표시판.
  7. 제 6 항에 있어서,
    상기 제2보조배선은 상기 데이터 배선에 대응하는 부분에만 배치된 박막 트랜지스터 표시판.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    상기 화소전극은 상기 제1보조배선 및 상기 제2보조배선 중 적어도 하나와 동일층에 배치된 박막 트랜지스터 표시판.
  12. 제 1 항에 있어서,
    상기 박막 트랜지스터는
    상기 기판 위에 배치되며 채널 영역, 드레인 영역 및 소스 영역을 포함하는 반도체;
    상기 채널 영역과 절연되며 중첩하는 게이트 전극;
    상기 소스 영역과 전기적으로 연결된 소스 전극; 및
    상기 드레인 영역과 전기적으로 연결된 드레인 전극;을 포함하는 박막 트랜지스터 표시판.
  13. 기판 상에 게이트전극 및 게이트 배선을 형성하는 단계;
    상기 게이트 전극 상에 액티브층을 형성하는 단계;
    기판 상에 소스전극, 상기 게이트 배선과 교차하는 데이터 배선, 및 드레인전극을 형성하는 단계;
    상기 게이트전극, 상기 소스전극, 상기 드레인전극, 액티브층, 게이트 배선 및 상기 데이터 배선이 형성된 기판 상에 절연층을 형성하는 단계;
    상기 절연층에 상기 게이트 배선의 일부를 노출시키는 제1접촉 구멍 및 상기 데이터 배선의 일부를 노출시키는 제2접촉 구멍을 형성하는 단계;
    상기 절연층 상에 상기 제1접촉 구멍을 통해 상기 게이트 배선과 연결되는 제1보조배선을 형성하고, 상기 절연층 상에 상기 제2접촉 구멍을 통해 상기 데이터 배선과 연결되는 제2보조배선을 형성하는 단계;
    상기 제1보조배선, 제2보조배선 및 절연층 상에 보호막을 형성하는 단계; 및
    상기 보호막에 상기 드레인 전극을 노출시키는 접촉구멍을 형성하고, 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계;를 포함하며,
    상기 제1보조배선은 상기 제 2 방향을 따라 인접한 화소전극들 사이에 배치되며,
    상기 제2보조배선은 상기 제 1 방향을 따라 인접한 화소전극들 사이에 배치된 박막 트랜지스터 표시판의 제조방법.
  14. 기판 상에 게이트전극 및 게이트 배선을 형성하는 단계;
    상기 게이트 전극 상에 액티브층을 형성하는 단계;
    기판 상에 소스전극, 상기 게이트 배선과 교차하는 데이터 배선, 및 드레인전극을 형성하는 단계;
    상기 게이트전극, 상기 소스전극, 상기 드레인전극, 액티브층, 게이트 배선 및 상기 데이터 배선이 형성된 기판 상에 절연층을 형성하는 단계;
    상기 절연층에 상기 게이트 배선의 일부를 노출시키는 제1접촉 구멍, 상기 데이터 배선의 일부를 노출시키는 제2접촉 구멍 및 상기 드레인전극의 일부를 노출시키는 제3접촉 구멍을 형성하는 단계; 및
    상기 절연층 상에 상기 제1접촉 구멍을 통해 상기 게이트 배선과 연결되는 제1보조배선을 형성하고, 상기 절연층 상에 상기 제2접촉 구멍을 통해 상기 데이터 배선과 연결되는 제2보조배선을 형성하고, 상기 절연층 상에 상기 제3접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계;를 포함하며,
    상기 제1보조배선은 상기 제 2 방향을 따라 인접한 화소전극들 사이에 배치되며,
    상기 제2보조배선은 상기 제 1 방향을 따라 인접한 화소전극들 사이에 배치된 박막 트랜지스터 표시판의 제조방법.
  15. 기판;
    상기 기판 상에 제 1 방향을 따라 연장된 게이트 배선;
    상기 기판 상에 제 2 방향을 따라 연장되며, 상기 게이트 배선과 교차하는 데이터 배선;
    상기 게이트 배선 및 상기 데이터 배선과 연결된 박막 트랜지스터;
    상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터 상에 배치된 절연층;
    상기 절연층 상에 배치되며, 상기 게이트 배선의 일부를 노출시키는 상기 절연층의 제1접촉 구멍을 통해 상기 게이트 배선과 연결된 제1보조배선;
    상기 절연층 상에 배치되며, 상기 데이터 배선의 일부를 노출시키는 상기 절연층의 제2접촉 구멍을 통해 상기 데이터 배선과 연결된 제 2보조배선; 및
    상기 박막 트랜지스터와 연결된 화소전극을 포함하며,
    상기 제1보조배선의 적어도 일부 및 상기 제2보조배선의 적어도 일부가 상기 기판의 표시 영역에배치된 박막 트랜지스터 표시판.
KR1020130133403A 2013-11-05 2013-11-05 박막 트랜지스터 표시판 및 그 제조 방법 KR102296294B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130133403A KR102296294B1 (ko) 2013-11-05 2013-11-05 박막 트랜지스터 표시판 및 그 제조 방법
US14/322,062 US9177971B2 (en) 2013-11-05 2014-07-02 Thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130133403A KR102296294B1 (ko) 2013-11-05 2013-11-05 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150052429A KR20150052429A (ko) 2015-05-14
KR102296294B1 true KR102296294B1 (ko) 2021-09-01

Family

ID=53006366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130133403A KR102296294B1 (ko) 2013-11-05 2013-11-05 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9177971B2 (ko)
KR (1) KR102296294B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704888B2 (en) * 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
KR101737865B1 (ko) 2014-07-30 2017-05-22 엘지디스플레이 주식회사 유기발광표시패널
KR102514719B1 (ko) * 2015-12-30 2023-03-28 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
CN112786618B (zh) * 2019-11-06 2023-06-13 群创光电股份有限公司 半导体装置
US11488985B2 (en) * 2019-11-06 2022-11-01 Innolux Corporation Semiconductor device
TWI740484B (zh) * 2020-05-04 2021-09-21 宏碁股份有限公司 顯示裝置與其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162647A (ja) * 2000-11-28 2002-06-07 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
US20050142679A1 (en) * 2003-12-30 2005-06-30 Lg.Philips Lcd Co., Ltd. Method of manufacturing array substrate for liquid crystal display device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646788B1 (ko) * 2000-04-20 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100623989B1 (ko) 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
KR20050005714A (ko) 2003-06-30 2005-01-14 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
KR20070000025A (ko) * 2005-06-24 2007-01-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070002933A (ko) 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101163622B1 (ko) * 2005-07-07 2012-07-09 삼성전자주식회사 박막 트랜지스터 표시판
KR101201969B1 (ko) * 2005-12-23 2012-11-15 삼성디스플레이 주식회사 액정 표시 장치
TWI322319B (en) 2005-12-30 2010-03-21 Au Optronics Corp Active component array substrate
JP2008047893A (ja) * 2006-08-11 2008-02-28 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
KR20080024278A (ko) * 2006-09-13 2008-03-18 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101331812B1 (ko) 2007-08-10 2013-11-22 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101688227B1 (ko) 2009-12-11 2016-12-20 엘지디스플레이 주식회사 박막 트랜지스터 액정표시장치
KR101770689B1 (ko) 2010-10-25 2017-08-24 엘지디스플레이 주식회사 스위칭 소자를 이용한 영상 장치 및 그 제조 방법
KR20120056469A (ko) 2010-11-25 2012-06-04 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR101344026B1 (ko) 2011-08-25 2013-12-24 한국항공대학교산학협력단 플렉시블 박막트랜지스터 어레이 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162647A (ja) * 2000-11-28 2002-06-07 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
US20050142679A1 (en) * 2003-12-30 2005-06-30 Lg.Philips Lcd Co., Ltd. Method of manufacturing array substrate for liquid crystal display device

Also Published As

Publication number Publication date
US9177971B2 (en) 2015-11-03
KR20150052429A (ko) 2015-05-14
US20150123114A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
US10818740B2 (en) Organic light-emitting diode array substrate, manufacturing method thereof and display apparatus
CN108255354B (zh) 内嵌式触控显示面板
KR102296294B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
KR101497425B1 (ko) 액정 표시 장치 및 그 제조 방법
KR102567317B1 (ko) 유기 발광 다이오드 표시 장치
US9240486B2 (en) Thin-film transistor, method for manufacturing the same and display device including the same
KR101942489B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
JP2013214701A (ja) 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
KR102308621B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101885248B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070020675A (ko) 액정 표시 장치
CN112349732B (zh) 有源矩阵基板及其制造方法
JP2022014108A (ja) アクティブマトリクス基板およびその製造方法
KR101702645B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8743307B2 (en) Display device
JP2019040026A (ja) 表示装置
KR101960076B1 (ko) 표시 장치
KR20160130877A (ko) 박막트랜지스터 및 이를 포함하는 표시 장치
US10866475B2 (en) Active matrix substrate and display device
KR20180021958A (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법, 및 이를 포함하는 표시 장치
US20160211177A1 (en) Method of manufacturing thin-film transistor
US11437520B2 (en) Transistor and display device
KR102196565B1 (ko) 박막트랜지스터 및 이를 이용한 표시기판
US20150144941A1 (en) Display substrate comprising pixel tft and driving tft and preparation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant