KR101688227B1 - 박막 트랜지스터 액정표시장치 - Google Patents

박막 트랜지스터 액정표시장치 Download PDF

Info

Publication number
KR101688227B1
KR101688227B1 KR1020090122951A KR20090122951A KR101688227B1 KR 101688227 B1 KR101688227 B1 KR 101688227B1 KR 1020090122951 A KR1020090122951 A KR 1020090122951A KR 20090122951 A KR20090122951 A KR 20090122951A KR 101688227 B1 KR101688227 B1 KR 101688227B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
bridges
gate
region
Prior art date
Application number
KR1020090122951A
Other languages
English (en)
Other versions
KR20110066337A (ko
Inventor
이재광
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090122951A priority Critical patent/KR101688227B1/ko
Publication of KR20110066337A publication Critical patent/KR20110066337A/ko
Application granted granted Critical
Publication of KR101688227B1 publication Critical patent/KR101688227B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 액정표시장치를 개시한다. 개시된 본 발명의 액정표시장치는, 화소 영역을 구획하기 위해 배치된 게이트 배선과 데이터 배선; 상기 화소 영역에 배치되어 있는 스위칭 소자; 상기 화소 영역에 배치되어 있는 화소 전극; 상기 스위칭 소자와 인접한 게이트 배선 상부에는 상기 데이터 배선이 오버랩되지 않도록 분리되어 있고, 상기 분리된 데이터 배선을 전기적으로 연결하기 위해 상기 스위칭 소자 방향으로 형성된 제 1 및 제 2 브릿지; 및 상기 분리된 데이터 배선 영역에서 상기 게이트 배선과 교차하도록 배치되어 있는 리페어 패턴을 포함한다.
본 발명의 액정표시장치는 제조 공정 중에서 다양한 형태로 단락 불량들이 발생하더라도 용이하게 리페어할 수 있어, 생산 수율을 향상시키고 제조 비용을 절감할 수 있는 효과가 있다.
액정표시장치, 리페어, 불량, 레이저, TFT

Description

박막 트랜지스터 액정표시장치{Thin Film Transistor Liquid Crystal Display Device}
본원 발명은 박막 트랜지스터 액정표시장치에 관한 것이다.
일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고 있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점이 있다.
이와 같이 CRT의 단점을 보완하기 위해서 경박단소, 고휘도, 대화면, 저소비전력 및 저가격화를 실현할 수 있는 액정표시장치가 개발되었다.
상기 액정표시장치(LCD: Liquid Crystal Display)는 표시 해상도가 다른 평판 표시장치보다 뛰어날 뿐만 아니라, 동화상을 구현할 때에도 그 품질이 브라운관에 비할 만큼 빠른 응답 특성이 있다.
상기와 같은 액정표시장치는 상부기판에 형성된 공통전극과, 하부기판에 형성된 화소 전극 사이에 전계를 형성하여, 기판 사이에 개재되어 있는 액정을 트위 스트 시킴으로써, 화상을 디스플레이한다.
도 1은 종래 기술에 따른 액정표시장치의 화소 구조를 도시한 도면이다.
도 1을 참조하면, 게이트 배선(1)과 데이터 배선(3)이 교차되어 화소 영역을 정의하고, 그 교차 영역에는 스위칭 소자인 박막 트랜지스터(Thin Film Transistor: 이하'TFT'라 함)가 배치되어 있다.
상기 화소 영역에는 데이터 배선(3)과 평행한 방향으로 화소전극(9)이 형성되어 있고, 화소전극(9)은 인접한 게이트 배선(미도시)과 소정부분 오버랩되어 스토리지 커패시터를 형성한다. 따라서, 스토리지 커패시터 형성을 위하여 게이트 배선(1)과 화소전극(9)은 스토리지 전극 역할을 한다.
상기 TFT는 게이트 전극(11)이 기판 상에 형성되고, 상기 게이트 전극(11) 상부에 액티브층(미도시)과 소스전극(6) 및 드레인 전극(7)이 형성된 구조이다. 상기와 같은 구조를 갖는 액정표시장치의 TFT는 게이트 배선(1)을 통해 공급되는 구동신호에 의해 TFT가 턴온(Turn On) 되고, 이때 상기 데이터 배선(3)을 따라 인가된 데이터 신호가 소스전극(6)과 액티브층 및 드레인 전극(7)을 통해 화소전극(9)으로 공급된다.
상기 화소전극(9)에 공급된 데이터 신호는 상부 기판 상에 형성되어 있는 공통전극과 전계를 발생시켜, 액정 분자들의 투과율을 조절함으로써 화상을 디스플레이 한다.
상기와 같은 종래 액정표시장치의 화소 구조는 제조 공정 중 배선들 또는 전극들 간에 발생되는 단락(short) 불량에 대해 리페어(repair) 작업이 매우 제한적 인 문제가 있다.
도 1에 도시된 바와 같이, B 영역의 소스전극(6)과 게이트 전극(11)이 서로 단락되는 경우에는 소스전극(6)과 데이터 배선(3) 사이를 레이저로 컷팅(Cutting) 함으로써, 화소 영역을 암점화 할 수 있다.
하지만, A 영역의 데이터 배선(3)과 게이트 배선(1)이 서로 단락된 경우에는 리페어가 불가능하다. 즉, 이와 같은 단락 불량이 발생될 경우에는 TFT 어레이 기판 전체를 폐기해야 한다.
따라서, 액정표시장치의 제조 공정 중에서 발생 될 수 있는 다양한 단락 불량들에 대해 리페어 작업 범위를 넓히는 것이 생산 수율과 제조 비용 절감을 위해서는 바람직하다.
본 발명은 액정표시장치의 화소 영역에서 다양한 형태로 단락 불량들이 발생하는 경우에도 용이하게 리페어할 수 있는 박막 트랜지스터 액정표시장치를 제공함에 목적이 있다.
또한, 본 발명은 화소 영역에서 발생되는 리페어 공정으로 인하여 발생 될 수 있는 데이터 신호 지연과 게이트 구동 신호의 지연을 줄일 수 있는 박막 트랜지스터 액정표시장치를 제공함에 다른 목적이 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 액정표시장치는, 화소 영역을 구획하기 위해 배치된 게이트 배선과 데이터 배선; 상기 화소 영역에 배치되어 있는 스위칭 소자; 상기 화소 영역에 배치되어 있는 화소 전극; 상기 스위칭 소자와 인접한 게이트 배선 상부에는 상기 데이터 배선이 오버랩되지 않도록 분리되어 있고, 상기 분리된 데이터 배선을 전기적으로 연결하기 위해 상기 스위칭 소자 방향으로 형성된 제 1 및 제 2 브릿지; 및 상기 분리된 데이터 배선 영역에서 상기 게이트 배선과 교차하도록 배치되어 있는 리페어 패턴을 포함한다.
또한, 본 발명의 다른 실시예에 따른 액정표시장치는, 화소 영역을 구획하기 위해 배치된 게이트 배선과 데이터 배선; 상기 화소 영역에 배치되어 있는 스위칭 소자; 상기 화소 영역에 배치되어 있는 화소 전극; 상기 스위칭 소자와 인접한 게이트 배선 상부에는 상기 데이터 배선이 오버랩되지 않도록 분리되어 있고, 상기 분리된 데이터 배선을 전기적으로 연결하기 위해 형성된 제 1, 2, 3 및 4 브릿지와, 상기 제 3 브릿지와 제 4 브릿지를 전기적으로 연결하도록 상기 게이트 배선과 교차하도록 배치되어 있는 연결부; 및 상기 분리된 데이터 배선 영역에서 상기 게이트 배선과 교차하도록 배치되어 있는 리페어 패턴을 포함하고, 상기 제 1 및 제 2 브릿지는 상기 스위칭 소자의 소스전극과 연결되어 상기 분리된 데이터 배선을 전기적으로 연결하고, 상기 제 3 및 4 브릿지는 상기 연결부와 연결되어 상기 분리된 데이터 배선을 전기적으로 연결하는 것을 특징으로 한다.
본 발명의 액정표시장치는 제조 공정 중에서 다양한 형태로 단락 불량들이 발생하더라도 용이하게 리페어할 수 있어, 생산 수율을 향상시키고 제조 비용을 절감할 수 있는 효과가 있다.
또한, 본 발명은 액정표시장치의 화소 영역 리페어 작업으로 인하여 발생 될 수 있는 데이터 신호 지연과 게이트 구동 신호 지연을 최소화 할 수 있는 효과가 있다.
이하, 본 발명의 실시 예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 구조를 도시한 도면이다.
도 2를 참조하면, 본 발명의 화소 구조는 게이트 배선(101)과 데이터 배선(103)이 교차 배열되어 화소 영역을 정의하고, 상기 게이트 배선(101)과 데이터 배선(103)의 교차 영역에는 스위칭 소자인 TFT가 배치되어 있다.
또한, 상기 화소 영역에는 상기 데이터 배선(103)과 나란한 방향으로 화소전극(109)이 배치되어 있다.
본 발명의 TFT는, 게이트 전극(110)과 상기 게이트 전극 상에 배치된 소스/드레인 전극(106,107)으로 구성되어 있고, 상기 드레인 전극(107)은 콘택홀을 통하여 상기 화소전극(109)과 연결되어 있다.
본 발명의 제 1 실시예에서는 액정표시장치 제조공정 중에서 발생하는 단락 불량들에 대한 리페어 범위를 넓히기 위해서 데이터 배선(103)과 TFT의 연결 구조를 변경하였다.
먼저, 본 발명의 데이터 배선(103)은 게이트 배선(101)과 직접 교차되지 않고, 게이트 전극(110) 영역에서 소스전극(106)을 통해 교차하도록 되어 있다. 이를 위해 상기 데이터 배선(103)과 게이트 배선(101)이 교차하는 영역의 상기 게이트 배선(101) 상부에는 데이터 배선(103)이 오버랩되지 않는다.
도 2에 도시된 바와 같이, 상기 데이터 배선(103)과 게이트 배선(101)이 교차하는 영역에서는 데이터 배선(103)이 존재하지 않고, 상기 게이트 배선(101)의 양측 인접 영역의 데이터 배선(103) 끝단으로부터 소정의 경사를 갖는 제 1 브릿지(bridge:113a)와 제 2 브릿지(113b)가 상기 소스 전극(106)에 연결되어 있다.
즉, 상기 데이터 배선(103)은 상기 게이트 배선(101) 영역에서 끊어져 상기 게이트 배선(101)을 중심으로 상측과 하측에 각각 데이터 배선(103)의 끝단이 배치되어 있다. 상기 데이터 배선(103)의 양끝단은 제 1 브릿지(113a)와 제 2 브릿 지(113b)를 이용하여 상기 소스 전극(106)과 전기적으로 연결되어 있다. 이로 인하여 상기 데이터 배선(103)은 직접적으로 상기 게이트 배선(101)과 오버랩되지 않는다.
또한, 상기 데이터 배선(103)이 끊긴 영역에는 리페어 패턴(150)이 상기 게이트 배선(101)과 교차하면서 양측 가장자리가 상기 데이터 배선(103)의 끝단과 소정부분 서로 오버랩되도록 배치되어 있다.
도 2에 도시된 액정표시장치의 화소 구조는 TFT가 형성되는 하부 기판의 화소 영역에는 화소전극이 배치되고, 컬러필터층이 형성되는 상부 기판(미도시)에는 공통전극이 형성되는 구조를 기본(Twist Nemastic mode)으로 설명하였다.
이와 같은 TN 모드 구조에서는 상기 리페어 패턴(150)은 투명성 도전물질(ITO, IZO)을 기판 상에 형성한 다음, 마스크 공정에 의해 화소전극(109)이 형성되는데, 이때 상기 리페어 패턴(150)을 형성한다. 하지만, 저항 특성을 고려하여 별도의 리페어 패턴 형성 공정을 진행할 수 있고, 이때에는 불투명한 저저항 금속들을 사용할 수 있다.
하지만, IPS(In Plane Switching Mode) 또는 FFS(Fringe Field Switching Mode)에서는 화소 영역에 화소전극과 공통전극이 함께 형성된다. 이때, 화소전극 상부에 공통전극이 형성되는 구조인 경우에는 상기 리페어 패턴(150)을 불투명 도전금속(Cr, Mo, Al, W, Ti)으로 형성할 수 있다.
상기와 같이 리페어 패턴(150)을 불투명 도전금속으로 형성할 경우에는 투명성 도전물질보다 저항이 낮아 신호 지연을 줄일 수 있다. X 영역은 소스 전극(106) 과 게이트 전극(110)이 서로 단락되어 단락 불량이 발생되는 영역을 표시한 것이다.
도 3은 상기 도 2의 박막 트랜지스터 영역을 확대한 도면이다.
도 3을 참조하면, TFT의 소스전극(106) 상에서 단락 불량(X)이 발생하면, 제 1 브릿지(113a)와 제 2 브릿지(113b)를 레이저로 컷팅(C1, C2 영역)하여 화소 영역을 암점화 한다. 그런 다음, 리페어 패턴(150)과 데이터 배선(103)이 오버랩되는 영역인 제 1 웰딩점(welding point: W1)과 제 2 웰딩점(W2)에 레이저를 조사하여 서로 연결한다.
상기 리페어 패턴(150)은 투명성 도전물질(ITO, ITZO, IZO) 또는 불투명 금속(Mo, Al, Cu, Cr, W, Ti)으로 형성할 수 있다.
따라서, 상기 데이터 배선(103)은 상기 리페어 패턴(150)에 의해 전기적으로 연결되어 데이터 배선(103)을 따라 형성되어 있는 화소 영역으로 데이터 신호를 공급할 수 있다.
또한, 본 발명에 따라 리페어 방법은 게이트 배선(101)에 영향을 주지 않아 리페어 공정으로 인한 게이트 신호 지연을 방지할 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 구조를 도시한 도면이다.
도 4는 상기 도 2의 화소 구조를 기본으로 게이트 배선과 오버랩되는 영역의 데이터 배선 구조를 다르게 형성한 구조이므로, 이미 언급한 구성부는 개략적으로 설명하고 차별화되는 부분을 중심으로 설명한다.
도 4를 참조하면, 본 발명의 제 2 실시예에 따른 화소 구조는 게이트 배선(201)과 데이터 배선(203)이 교차 배열되어 화소 영역을 정의하고, 상기 게이트 배선(201)과 데이터 배선(203)의 교차 영역에는 스위칭 소자인 TFT가 배치되어 있다. 상기 화소 영역에는 상기 데이터 배선(203)과 나란한 방향으로 화소전극(209)이 배치되어 있다.
본 발명의 제 2 실시예에 의한 TFT는, 게이트 전극(210) 및 소스/드레인 전극(206,207)을 포함하고, 그 구조는 상기 도 2의 구조와 동일하다. 상기 드레인 전극(207)은 콘택홀을 통하여 상기 화소 전극(209)과 전기적으로 연결되어 있다.
본 발명의 제 2 실시예에서는 단락 불량에 대한 리페어 범위를 확대하기 위해 다음과 같은 구조로 변경하였다.
본 발명의 데이터 배선(203)은 게이트 배선(201)과 직접적으로 교차하지 않고 게이트 배선(201)에 인접한 영역에서 끊어진 구조로 형성되어 있다. 또한, 상기 데이터 배선(203)이 끊어진 양측 끝단을 기준으로 소정의 경사를 갖도록 제 1 브릿지(213a), 제 2 브릿지(213b), 제 3 브릿지(213c) 및 제 4 브릿지(213d)가 리페어 패턴(250)을 중심으로 서로 대칭되게 형성되어 있다.
상기 제 1 브릿지(213a)와 제 2 브릿지(213b)는 끊어진 데이터 배선(203)의 양끝단과 각각 연결되면서 소정의 경사로 상기 소스 전극(206)과 연결되어 있다.
상기 리페어 패턴(250)을 중심으로 상기 소스 전극(206)과 대향하는 영역에는 연결부(240)가 상기 게이트 배선(201)과 교차되도록 배치되어 있다. 상기 연결부(240)와 상기 데이터 배선(203)은 상기 제 3 브릿지(213c)와 제 4 브릿지(213d) 에 의해 전기적으로 연결되어 있다.
상기 리페어 패턴(250)의 양측 가장자리는 상기 데이터 배선(203)의 끊어진 양끝단과 소정 부분 오버랩되도록 배치되면서 상기 게이트 배선(201)과 교차되어 있다.
즉, 상기 데이터 배선(203)은 화소 영역의 TFT 형성 영역에서 양끝단이 끊어져 있지만, 제 1, 2, 3 및 4 브릿지들(213a, 213b, 213c, 213d)과 소스전극(206) 및 연결부(240)에 의해 상기 리페어 패턴(250)을 중심으로 소정의 폐루프(close loop) 형태로 형성된다.
또한, 상기 데이터 배선(203), 소스/드레인 전극(206, 207), 연결부(240), 제 1, 2, 3 및 제 4 브릿지들(213a, 213b, 213c, 213d)은 액정표시장치 제조시 서로 동일한 층에 동일한 금속막으로 패터닝되어 형성될 수 있다. 특히, 상기 데이터 배선(203), 소스 전극(206), 연결부(240), 제 1, 2, 3 및 제 4 브릿지들(213a, 213b, 213c, 213d)은 일체로 형성될 수 있다.
도 2 및 도 3에서 설명한 바와 같이, 상기 리페어 패턴(250)은 투명성 도전물질(ITO, ITZO, IZO) 또는 불투명 금속(Mo, Al, Cu, Cr, W, Ti)으로 형성할 수 있다.
도 5는 상기 도 4의 박막 트랜지스터 영역을 확대한 도면이다.
도 5를 참조하면, 본 발명의 제 2 실시예에 따른 화소 영역 중 X1 영역(소스 전극과 게이트 전극 사이)에서 단락 불량이 발생한 경우, 제 1 브릿지(213a)와 제 2 브릿지(213b)를 레이저로 컷팅(C1, C2 부분)하여 화소 영역을 암점화 한다. 이후 제 1 실시예와 달리 추가 리페어 공정을 진행하지 않는다. 상기 제 3, 4 브릿지(213c, 213d) 및 연결부(240)에 의해 끊어진 데이터 배선(203)은 서로 전기적으로 연결되어 있기 때문이다.
또한, X2 영역에서 단락 불량이 발생하면, 제 3 브릿지(213c), 제 4 브릿지(213d)를 레이저로 컷팅(C3, C4 영역)하면, 화소 영역을 암점화 하지 않고 그대로 정상 화소로 사용할 수 있다. 왜냐하면, 상기 제 1 브릿지(213a)와 제 2 브릿지(213b)는 상기 데이터 배선(203) 및 소스 전극(206)과 전기적으로 연결되어 있기 때문이다.
즉, 상기와 같이 X1 영역 또는 X2 영역에서 단락 불량이 발생하는 경우에는 레이저에 의해 브릿지 영역만 선택적으로 컷팅하면 리페어가 완료된다.
만약, X1 영역과 X2 영역에서 동시에 단락 불량이 발생하는 경우에는 제 1, 2, 3 및 4 브릿지(213a, 213b, 213c, 213d)의 C1, C2, C3 및 C4 영역을 레이저로 컷팅하고, 화소 영역을 암점화 한다. 그런 다음, 리페어 패턴(250)의 양측 가장자리 부분과 게이트 배선(201) 영역에서 분리된 상기 데이터 배선(203)의 양측 끝단의 오버랩되는 영역을 레이저로 웰딩한다(W1, W2 영역).
상기 리페어 패턴(250)은 투명성 도전물질(ITO, ITZO, IZO) 또는 불투명 금속(Mo, Al, Cu, Cr, W, Ti)으로 형성할 수 있다.
이와 같이, 본 발명은 액정표시장치 제조 공정 중에서 발생될 수 있는 다양한 단락 불량에 대해서 리페어 할 수 있도록 리페어 영역을 확대하였다. 이로 인하 여, 액정표시장치의 생산 수율을 향상시키면서 비용절감을 도모할 수 있다.
아울러, 액정표시장치의 배선들 간의 단락 불량 발생시 게이트 배선을 컷팅하지 않기 때문에 리페어 공정으로 인하여 발생할 수 있는 게이트 구동 신호의 지연을 방지할 수 있다.
도 1은 종래 기술에 따른 액정표시장치의 화소 구조를 도시한 도면이다.
도 2는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 구조를 도시한 도면이다.
도 3은 상기 도 2의 박막 트랜지스터 영역을 확대한 도면이다.
도 4는 본 발명의 제 2 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 구조를 도시한 도면이다.
도 5는 상기 도 4의 박막 트랜지스터 영역을 확대한 도면이다.
(도면의 주요 부분에 대한 참조 부호의 설명)
101: 게이트 배선 103: 데이터 배선
106: 소스전극 107: 드레인 전극
113a: 제 1 브릿지 113b: 제 2 브릿지
150: 리페어 패턴

Claims (8)

  1. 화소 영역을 구획하기 위해 배치된 게이트 배선과 데이터 배선;
    상기 화소 영역에 배치되어 있는 스위칭 소자;
    상기 화소 영역에 배치되어 있는 화소 전극;
    상기 스위칭 소자와 인접한 게이트 배선 상부에는 상기 데이터 배선이 오버랩되지 않도록 분리되어 있고, 상기 분리된 데이터 배선을 전기적으로 연결하기 위해 상기 스위칭 소자 방향으로 배치된 제 1 및 제 2 브릿지; 및
    상기 분리된 데이터 배선 영역에서 상기 게이트 배선과 교차하도록 배치되어 있는 리페어 패턴을 포함하고,
    상기 리페어 패턴의 양측 가장자리는 상기 분리된 데이터 배선의 양끝단과 각각 소정 부분 오버랩되도록 배치되는 액정표시장치.
  2. 제1항에 있어서, 상기 분리된 데이터 배선은 상기 제 1 브릿지와 제 2 브릿지 및 상기 스위칭 소자의 소스 전극에 의해 전기적으로 연결되는 액정표시장치.
  3. 제1항에 있어서,
    상기 분리된 데이터 배선은 상기 리페어 패턴에 의해 전기적으로 연결되는 액정표시장치.
  4. 제1항에 있어서, 상기 데이터 배선, 상기 제 1, 2 브릿지 및 상기 스위칭 소자의 소스전극은 일체로 제공되는 액정표시장치.
  5. 화소 영역을 구획하기 위해 배치된 게이트 배선과 데이터 배선;
    상기 화소 영역에 배치되어 있는 스위칭 소자;
    상기 화소 영역에 배치되어 있는 화소 전극;
    상기 스위칭 소자와 인접한 게이트 배선 상부에는 상기 데이터 배선이 오버랩되지 않도록 분리되어 있고, 상기 분리된 데이터 배선을 전기적으로 연결하기 위해 배치된 제 1, 2, 3 및 4 브릿지와, 상기 제 3 브릿지와 제 4 브릿지를 전기적으로 연결하도록 상기 게이트 배선과 교차하도록 배치되어 있는 연결부; 및
    상기 분리된 데이터 배선 영역에서 상기 게이트 배선과 교차하도록 배치되어 있는 리페어 패턴을 포함하고,
    상기 제 1 및 제 2 브릿지는 상기 스위칭 소자의 소스전극과 연결되어 상기 분리된 데이터 배선을 전기적으로 연결하고, 상기 제 3 및 4 브릿지는 상기 연결부와 연결되어 상기 분리된 데이터 배선을 전기적으로 연결하고,
    상기 리페어 패턴의 양측 가장자리는 상기 분리된 데이터 배선의 양끝단과 각각 소정 부분 오버랩되도록 배치되는 액정표시장치.
  6. 제5항에 있어서, 상기 제1, 2 브릿지 및 소스전극과 상기 제3, 4 브릿지 및 연결부는 상기 리페어 패턴을 중심으로 서로 대칭되는 액정표시장치.
  7. 제6항에 있어서, 상기 제1,2,3 및 4 브릿지, 소스전극, 연결부 및 분리된 데이터 배선은 전기적으로 연결되면서 폐루프 구조로 제공되는 액정표시장치.
  8. 제5항에 있어서,
    상기 데이터 배선, 상기 스위칭 소자의 소스전극, 상기 연결부, 상기 제1 내지 4 브릿지들은 일체로 제공되는 액정표시장치.
KR1020090122951A 2009-12-11 2009-12-11 박막 트랜지스터 액정표시장치 KR101688227B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090122951A KR101688227B1 (ko) 2009-12-11 2009-12-11 박막 트랜지스터 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090122951A KR101688227B1 (ko) 2009-12-11 2009-12-11 박막 트랜지스터 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110066337A KR20110066337A (ko) 2011-06-17
KR101688227B1 true KR101688227B1 (ko) 2016-12-20

Family

ID=44399188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090122951A KR101688227B1 (ko) 2009-12-11 2009-12-11 박막 트랜지스터 액정표시장치

Country Status (1)

Country Link
KR (1) KR101688227B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102296294B1 (ko) 2013-11-05 2021-09-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102198795B1 (ko) * 2014-11-19 2021-01-06 엘지디스플레이 주식회사 리페어 구조를 갖는 표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043507A (ja) * 2001-08-03 2003-02-13 Matsushita Electric Ind Co Ltd 液晶表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4643774B2 (ja) * 1997-10-18 2011-03-02 三星電子株式会社 液晶表示装置及びその製造方法
KR20080009888A (ko) * 2006-07-25 2008-01-30 삼성전자주식회사 액정 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043507A (ja) * 2001-08-03 2003-02-13 Matsushita Electric Ind Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR20110066337A (ko) 2011-06-17

Similar Documents

Publication Publication Date Title
JP4841438B2 (ja) 液晶表示装置および液晶表示装置の欠陥修正方法
JP3097829B2 (ja) 液晶表示パネルおよびその補修方法
JP4627065B2 (ja) アクティブマトリクス基板、その画素欠陥修正方法及び製造方法
JP4105210B2 (ja) アクティブマトリクス基板、表示装置および画素欠陥修正方法
US20050285989A1 (en) Liquid crystal display substrate and method of repairing the same
US7417692B2 (en) Laser repair structure and method for TFT-LCD
US20080061296A1 (en) Thin Film Transistor Array Panel for Liquid Crystal Display and Method of Manufacturing the Same
WO2012070498A1 (ja) 表示装置及びテレビ受信装置
JP2019169086A (ja) 位置入力装置
JP2005326834A (ja) Ｌｃｄパネル構造とその形成方法
JP2005148534A (ja) 液晶表示装置
WO2011007479A1 (ja) アクティブマトリクス基板およびアクティブマトリクス型表示装置
JP6629441B2 (ja) 液晶表示装置
US8670102B2 (en) Display panel
KR100405236B1 (ko) 매트릭스 어레이기판
JP2019184864A (ja) 表示装置
JPH10123563A (ja) 液晶表示装置およびその欠陥修正方法
US7990486B2 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
KR101473842B1 (ko) 액정표시패널의 불량셀 리페어방법
KR101688227B1 (ko) 박막 트랜지스터 액정표시장치
WO2020192422A1 (zh) 显示面板、显示面板的修复方法以及显示装置
JP3491079B2 (ja) 液晶表示装置の修復方法
JPH03242625A (ja) アクティブマトリクス型液晶表示装置
JP2009151098A (ja) 平面表示装置、アレイ基板及びその製造方法
JP2962932B2 (ja) 液晶表示装置の修正方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right