JP2013214701A - 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法 - Google Patents

半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2013214701A
JP2013214701A JP2012186393A JP2012186393A JP2013214701A JP 2013214701 A JP2013214701 A JP 2013214701A JP 2012186393 A JP2012186393 A JP 2012186393A JP 2012186393 A JP2012186393 A JP 2012186393A JP 2013214701 A JP2013214701 A JP 2013214701A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
thin film
tin
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012186393A
Other languages
English (en)
Inventor
Byung-Du Ahn
秉 斗 安
ji hoon Lin
志 勳 林
Keon-Hee Kim
建 熙 金
Kyoung Won Lee
京 垣 李
Seikun Lee
制 勳 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2013214701A publication Critical patent/JP2013214701A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Abstract

【課題】酸化物半導体を含む薄膜トランジスタの電気的特性を向上し、その製造工程を容易にする。
【解決手段】
本発明は半導体装置、これを含む薄膜トランジスタアレイパネル及び表示装置、並びに薄膜トランジスタの製造方法に関し、本発明の一実施形態に係る半導体装置は、ゲート電極と、ゲート絶縁膜と、第１組成を有する第１酸化物半導体層と、第１組成に含まれない少なくとも一つの追加元素が含まれた第２組成を有する第２酸化物半導体層と、ソース電極と、ドレイン電極とを含み、第１酸化物半導体層および第２酸化物半導体層は、共通の重畳領域で互いに重畳し、第２組成における少なくとも一つの追加元素は、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、及びゲルマニウム（Ｇｅ）のいずれか一つである。
【選択図】図１

Description

本発明は、半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法に関し、さらに具体的には、酸化物半導体を含む半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法に関する。
抵抗、キャパシタ、ダイオード、及び薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）などのような電子素子は多様な分野で応用されている。この中で薄膜トランジスタは、液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ、ＬＣＤ）、有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ、ＯＬＥＤ ｄｉｓｐｌａｙ）、及び電気泳動表示装置（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ ｄｉｓｐｌａｙ）などのフラットパネル表示装置でスイッチング素子及び駆動素子として利用されている。
このようなＴＦＴにおいて、半導体はＴＦＴ特性を決定する重要な要素である。現在、ＴＦＴおよび半導体部を要する電子素子における半導体としてはシリコン（Ｓｉ）が最も多く使用されている。用いられるシリコンはアモルファスシリコン、または半導体材料の結晶微細構造によりポリシリコンまたは単結晶シリコンに分けられる。アモルファスシリコンは、製造工程が比較的単純ではあるが、単結晶シリコンは大量生産をするのが最も難しい。しかしながら、アモルファスシリコンは電荷移動度が低く、高性能（高速なスイッチング速度など）なＴＦＴを製造するのに限界がある。比較的劣る性能のアモルファスシリコンタイプと良好な性能の単結晶シリコンとの間のポリシリコンは、アモルファスシリコンに比べて高い電荷移動度を有する。しかしながら、アモルファスシリコンをポリシリコンに結晶化するプロセスが必要であるため、時間とエネルギを消費し、比較的高い製造コストがかかる。また、結晶化工程は複雑なプロセスを増加させることになるため、そのような結晶化プロセスを使用する量産を行うと、歩留まりの低下をまねくこともある。
そのために、半導体特性を有する金属酸化物を用いた酸化物半導体（ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）が好まれてきている。酸化物半導体は、アモルファスシリコンより電荷移動度が高くて、電流のＯｎ／Ｏｆｆ比率が高いながらも、ポリシリコンより低コストで、均一性が高い。
このような酸化物半導体を用いた薄膜トランジスタは、その微細構造及び均一性（作成時のプロセスによる）によって酸化物半導体を含む薄膜トランジスタの電気的特性に大きい影響を与える。したがって、酸化物半導体を用いた薄膜トランジスタの微細構造及びプロセスに関する開発が進行している。
韓国公開特許第１０−２０１１−０１２４５３０号公報
本発明の目的は、酸化物半導体を含む薄膜トランジスタの電気的特性を向上し、その製造工程を容易にすることにある。
本発明によると、１つの酸化物半導体のトランジスタに対して、複数の酸化物半導体を含む薄膜トランジスタにより電気特性を改善する。複数の酸化物半導体を含む薄膜トランジスタは、以下、sos-TFTという。sosは、複数の酸化物半導体（Semiconductive OxideS）を表している。１つの酸化物半導体の薄膜トランジスタは、以下、sso-TFTという。ssoは、１つの酸化物半導体化合物（Single Semiconductive Oxide composition）を表している。
本発明の一実施形態に係る酸化物半導体薄膜トランジスタ（ｓｏｓ−ＴＦＴ）は、ゲート電極と、前記ゲート電極の上または下に位置するゲート絶縁膜と、前記ゲート電極と前記ゲート絶縁膜を挟むとともに前記ゲート電極と重畳する第１酸化物半導体層および第２酸化物半導体層とを含む。前記第１酸化物半導体層と前記第２酸化物半導体層とは互いに接触する。ソース電極は、前記第２の酸化物半導体層と接続され、ドレイン電極とは離れている。前記第２の酸化物半導体層は、前記第１の酸化物半導体層に含まれない少なくとも一つの追加元素をさらに含んでいる。前記少なくとも一つの追加元素は、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）及びゲルマニウム（Ｇｅ）のグループから選択される。
本発明の一実施形態に係る薄膜トランジスタアレイパネルは、行列（マトリクス）状に形成された複数の酸化物半導体ＴＦＴ（sos-TFT's）を含む。複数の酸化物半導体ＴＦＴは、ゲート線とデータ線との交差部分に接続され、これらによって動作し、対応する画素ユニット（例えば、ＬＣＤ画素電極）に接続されている。
本発明の位置実施形態に係る表示装置は、それぞれ酸化物半導体ＴＦＴ（sos-TFT's）として対応する画素ユニットを制御することによって画像を定義する構成を有する薄膜トランジスタを含む。
前記追加元素の含有量比は１ａｔ．％以上３０ａｔ．％以下としてもよい。
前記第１酸化物半導体は、インジウム（Ｉｎ）−錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＩＺＴＯ）を含み、前記第２酸化物半導体は、錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＺＴＯ）を含んでもよい。
前記第１酸化物半導体と前記第２酸化物半導体はエッチング液によってエッチング可能であり、前記第１酸化物半導体と前記第２酸化物半導体との前記エッチング液に対するエッチングレートの差は１００Å／ｓ以下としてもよい。
前記第２酸化物半導体が含む錫（Ｓｎ）の含有量比と、前記第１酸化物半導体が含む錫（Ｓｎ）の含有量比との差は、１５ａｔ．％以下としてもよい。
前記第１酸化物半導体及び前記第２酸化物半導体のそれぞれの厚さは、５Å以上６００Å以下としてもよい。
前記第２酸化物半導体はインジウム（Ｉｎ）をさらに含んでもよい。
本発明の一実施形態に係る薄膜トランジスタの製造方法は、インジウム（Ｉｎ）−錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物を含む第１酸化物半導体ターゲットを用いてスパッタリングして、第１酸化物半導体層を成膜し、錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＺＴＯ）を含み、前記第１酸化物半導体ターゲットに含まれない追加元素であってガリウム、シリコン、ニオビウム、ハフニウム、及びゲルマニウムのいずれか一つ以上を含む追加元素が含まれる第２酸化物半導体ターゲットを用いてスパッタリングして、前記第１酸化物半導体層と重畳して接触する第２半導体層を成膜し、前記第１酸化物半導体層及び前記第２酸化物半導体層を一度にエッチングして、対応する酸化物半導体ＴＦＴ（sos-TFT）の第１酸化物半導体層及び第２酸化物半導体層を形成する。
前記第１酸化物半導体層及び前記第２酸化物半導体層は、同じエッチング液を利用して同時にエッチングして形成され、前記第１酸化物半導体層と前記第２酸化物半導体層の前記エッチング液に対するエッチングレートの差は１００Å／ｓ以下としてもよい。
前記第２酸化物半導体層が含む錫（Ｓｎ）の含有量比と、前記第１酸化物半導体層が含む錫（Ｓｎ）の含有量比との差は、１５ａｔ．％以下としてもよい。
前記追加元素の含有量比は、１ａｔ．％以上３０ａｔ．％以下としてもよい。
本発明の実施形態によれば、複数の酸化物半導体を含む酸化物半導体ＴＦＴ（sos-TFT）の電気的特性を、一つの酸化物半導体を含む酸化物半導体ＴＦＴよりも向上させることができる。
本発明の一実施形態に係る複数の酸化物半導体を含む薄膜トランジスタ（sos-TFT）の断面図である。 本発明の酸化物半導体薄膜トランジスタ（sos-TFT's）について種々の実施形態に係る薄膜トランジスタの光電信頼性を示すグラフである。 本発明の酸化物半導体薄膜トランジスタ（sos-TFT's）について種々の実施形態に係る薄膜トランジスタの電荷移動度を示すグラフである。 本発明の一実施形態に係る第２の薄膜トランジスタの断面図である 本発明の一実施形態に係る別の例の酸化物半導体薄膜トランジスタ（sos-TFT）の断面図である。 本発明の一実施形態に係るさらに別の例の薄膜トランジスタの断面図である。 図５に示した薄膜トランジスタの製造方法を順次に示した断面図の最初の図である。 図５に示した薄膜トランジスタの製造方法を順次に示した断面図の図７に続く図である。 図５に示した薄膜トランジスタの製造方法を順次に示した断面図の図８に続く図である。 図５に示した薄膜トランジスタの製造方法を順次に示した断面図の図９に続く図である。 図５に示した薄膜トランジスタの製造方法を順次に示した断面図の図１０に続く図である。 本発明の一実施形態に係る薄膜トランジスタの酸化物半導体層の断面を示した写真である。 (ａ)は本発明の一実施形態に係る薄膜トランジスタの酸化物半導体層の断面を示した写真であり、（ｂ）は酸化物半導体層の位置による成分を示した表である。 図６に示した薄膜トランジスタの製造方法を順次に示した断面図の最初の図である。 図６に示した薄膜トランジスタの製造方法を順次に示した断面図の図１４に続く図である。 図６に示した薄膜トランジスタの製造方法を順次に示した断面図の図１５に続く図である。 図６に示した薄膜トランジスタの製造方法を順次に示した断面図の図１６に続く図である。 図６に示した薄膜トランジスタの製造方法を順次に示した断面図の図１７に続く図である。 本発明の一実施形態に係る薄膜トランジスタアレイパネルまたはこれを含む表示装置の配置図である。 図１９の薄膜トランジスタアレイパネルをＸＸ−ＸＸ線に沿って切断した断面図の一例である。 図１９の薄膜トランジスタアレイパネルを含む表示装置をＸＸ−ＸＸ線に沿って切断した断面図の一例である。 図１９の薄膜トランジスタアレイパネルを含む表示装置をＸＸ−ＸＸ線に沿って切断した断面図の一例である。 本発明の一実施形態に係る表示装置の等価回路図である。 本発明の一実施形態に係る表示装置の配置図である。 図２４の表示装置をＸＸＶ−ＸＸＶ線に沿って切断した断面図である。 図２４の表示装置をＸＸＶＩ−ＸＸＶＩ線に沿って切断した断面図である。
添付した図面を参照して、本発明の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は種々の異なる形態に実現でき、ここで説明する実施形態に限られない。
図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上」にあるという場合、これは他の部分の「すぐ上」にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の「すぐ上」にあるという場合には、中間に他の部分がないことを意味する。
最初に、図１、図２及び図３を参照して、本発明の一実施形態に係る薄膜トランジスタについて説明する。
図１は、本発明の一実施形態に係る薄膜トランジスタの断面図であり、図２は、本発明の種々の実施形態に係る薄膜トランジスタの光電信頼性を示すグラフであり、図３は、本発明の種々の実施形態に係る薄膜トランジスタの移動度を示すグラフである。
図１に参照されるように、プラスチック、ガラスなどの比較的透明な絶縁性物質を含む基板１１０の上にゲート電極１２４が位置する。ゲート電極１２４は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属、銀（Ａｇ）や銀合金など銀系金属、銅（Ｃｕ）や銅合金など銅系金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタニウム（Ｔｉ）などの導電体で形成することができる。しかし、ゲート電極１２４は、物理的性質が異なる少なくとも二つの導電膜を含む多重膜構造を有することもできる。例えば、ゲート電極１２４は、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／Ａｌ、Ｍｏ／Ｃｕ、ＣｕＭｎ／Ｃｕ、Ｔｉ／Ｃｕなどの多重膜構造を有することができる。
第１半導体１５４ａ及び第２半導体１５４ｂは、それぞれ酸化物半導体を含んでいる。第１半導体１５４ａは、ゲート絶縁膜１４０を介してゲート電極１２４と重畳している。第２半導体１５４ｂは、第１半導体１５４ａと重畳している。第１半導体１５４ａと第２半導体１５４ｂは、電気的、物理的に接続するように、互いに接触している。ここで、第１半導体１５４ａは第１半導体層であり、その下面がゲート絶縁膜１４０の上面とインターフェイスを形成していることがわかる。
本実施形態では、ゲート絶縁膜１４０は、ゲート電極１２４の上に配置される。ゲート絶縁膜１４０は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、または酸窒化シリコン（ＳｉＯｘＮｙ）などの絶縁物質を含んでもよい。ゲート絶縁膜１４０は、スパッタリング方法などを用いて形成してもよい。一般的に、スパッタリングプロセスによれば、ゲート絶縁膜１４０は、通常、アモルファス微細構造を有する。
また、第１半導体１５４ａ及び第２半導体１５４ｂは、ゲート絶縁膜１４０の上に配置される。図１に示した本発明の一実施形態において、第２半導体１５４ｂは第１半導体１５４ａの直上に配置され、第１半導体１５４ａ及び第２半導体１５４ｂの平面形状（図示せず）は実質的に同一であるか類似した形である。ここで、平面形状とは、基板１１０の法線方向から見た場合の形状を意味する。
第１半導体１５４ａと第２半導体１５４ｂに含まれる酸化物半導体はその組成が互いに異なる。具体的に、第２半導体１５４ｂ、は第１半導体１５４ａには含まれない一つ以上の追加元素Ｘをさらに含む。このような追加元素Ｘは、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、及びゲルマニウム（Ｇｅ）のいずれか一つ以上である。また、第２半導体１５４ｂは、インジウム（Ｉｎ）を含んでもよく、含まなくてもよい。以下、第１半導体１５４ａと第２半導体１５４ｂの具体的な組成について説明する。
第１半導体１５４ａは、いわゆる追加元素Ｘを含まず、少なくともインジウム（Ｉｎ）、錫（Ｓｎ）、及び亜鉛（Ｚｎ）の１つ、好ましくは全てを含む酸化物を含む。つまり、第１半導体１５４ａは、インジウム−錫−亜鉛酸化物（Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｔｉｎ−Ｏｘｉｄｅ、ＩＺＴＯ）を含む。例えば、第１半導体１５４ａは、インジウム酸化物（Ｉｎ２Ｏ３）、亜鉛酸化物（ＺｎＯ）、及び錫酸化物（ＳｎＯ２）を含んでもよい。
第２半導体１５４ｂは、錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＺＴＯ）を含み、その他に一つ以上の追加元素Ｘとして、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、及びゲルマニウム（Ｇｅ）のいずれか一つ以上をさらに含む。第２半導体１５４ｂは、インジウムをさらに含んでもよく、含まなくてもよい。例えば、第２半導体１５４ｂは、インジウム酸化物（Ｉｎ２Ｏ３）、亜鉛酸化物（ＺｎＯ）、錫酸化物（ＳｎＯ２）、及びガリウム酸化物（Ｇａ２Ｏ３）を含んでもよい。
第２半導体１５４ｂは、錫−亜鉛酸化物、及びガリウム、シリコン、ニオビウム、ハフニウム、及びゲルマニウムのうちのいずれか一つ以上を含んでいる。第２半導体１５４ｂは、インジウムを含むか、または含まない酸化物半導体ターゲットを使用した交流（ＡＣ）または直流（ＤＣ）スパッタリング方法で形成してもよい。このとき、第２半導体素子１５４ｂを形成するときに用いられる酸化物半導体ターゲットの比抵抗は、５×１０−２Ωcm以下であってもよい。例えば、交流（ＡＣ）または直流（ＤＣ）スパッタリングは、アルゴン（Ａｒ）雰囲気、酸素（Ｏ２）雰囲気、またはアルゴンと酸素の混合雰囲気で行ってもよい。
第２半導体１５４ｂがインジウムを含む場合、第２半導体１５４ｂを構成する酸化物半導体の中でインジウムの含有量比は、第１半導体１５４ａが含むインジウムの含有量比（ａｔ．％）と同一にしてもよい。
このような組成に係る第１半導体１５４ａと第２半導体１５４ｂは、銅（Ｃｕ）などの金属をウェットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）のためのエッチング液によって同時にウェットエッチングすることができる。このような銅などの金属は、第２半導体１５４ｂの後に成膜される配線の組成物質であってもよい。
第１半導体１５４ａと第２半導体１５４ｂの前記エッチング液に対するエッチングレート（ｅｔｃｈｉｎｇ ｒａｔｅ）の差は、１００Å／ｓ以下、さらに具体的に１０Å／ｓ以下とすることができる。第１半導体１５４ａと第２半導体１５４ｂのエッチング液に対するエッチングレートの差が１０Å／ｓより大きい場合、パターニングされた第１半導体１５４ａと第２半導体１５４ｂのエッジが外れて、スキュー（ｓｋｅｗ）が生じることがあり、第１半導体１５４ａ及び第２半導体１５４ｂのいずれか一つにアンダーカット（ｕｎｄｅｒｃｕｔ）が生じることもあり、さらに、激しい場合第１半導体１５４ａ及び第２半導体１５４ｂ自体のパターニングが不可能なこともある。しかし、本発明の実施形態によれば、第１半導体１５４ａと第２半導体１５４ｂをウェットエッチングで同時にパターニングする時、第１半導体１５４ａと第２半導体１５４ｂにスキューやアンダーカットが生じることを防止し、エッジが大体整列できる。
第１半導体１５４ａと第２半導体１５４ｂのエッチング液に対するエッチングレートの差を１００Å／ｓ以下とするための一つの方法として、第２半導体１５４ｂが含む錫（Ｓｎ）の含有量比と、第１半導体１５４ａが含む錫（Ｓｎ）の含有量比との差を、１５ａｔ．％以下としてもよい。
本発明の一実施形態によれば、第２半導体１５４ｂが含む一つ以上の追加元素Ｘの含有量比は、１ａｔ．％以上３０ａｔ．％以下である。このようにすれば、第１半導体１５４ａ及び第２半導体１５４ｂをチャネル層として含む薄膜トランジスタの光電信頼性を高めながら、高い電荷移動度が実現可能である。これについて、図２及び図３を参照して説明する。
図２は、第２半導体１５４ｂの組成（ｘ軸）による薄膜トランジスタ（so-TFT's）のしきい電圧（Ｖｔｈ）の偏差（ΔＶｔｈ）で特徴づけられる光電信頼性を示す。薄膜トランジスタのしきい電圧の偏差（ΔＶｔｈ）が小さいほど、光電信頼性が良いと言える。図２において、ＩＺＴＯ及びＩＧＺＯは比較例として含まれていて、それ以外ものが本発明の一実施形態による第２半導体１５４ｂの組成に関する。図２に参照されるように、本発明の一実施形態による第２半導体１５４ｂの組成によれば、薄膜トランジスタ（so-TFT）の光電信頼性が従来の酸化物半導体トランジスタ（semiconductive oxide transistors : so-TFT's）に比べて非常に良くなることが分かる。特に、第２半導体１５４ｂの追加元素Ｘ（例えば、ガリウム（Ｇａ））の含有量比が１６ａｔ．％である場合に、これより小さい場合よりも光電信頼性がさらに良い（最も小さい偏差であり電気的動作が最もよいと予想される）こともある。比較的良い電気的動作が予測される、しきい電圧の偏差（ΔＶｔｈ）が最小の酸化物半導体トランジスタ（so-TFT's）の比較的よい電気的動作を提供するために、例えば、図２の棒グラフの最も右側に示したＧａ（１６ａｔ．％）＋ＩＺＴＯの組成を用いることが望ましい。
図３は、第２半導体１５４ｂの組成による薄膜トランジスタの電荷移動度（ｃｍ２／Ｖｓ）を示したグラフである。図３の棒グラフの最も右側に示したＧａ（１６ａｔ．％）＋ＩＺＴＯの組成の例では、本発明の一実施形態による第２半導体１５４ｂの組成により製造された薄膜トランジスタ（so-TFT's）と比べて、電荷移動度の面では比較的悪くなっている。図２と同様に、図３においてＩＺＴＯ及びＩＧＺＯは比較例として含まれていて、それ以外のものが本発明の一実施形態による少なくとも一つの追加元素Ｘ（例えば、ガリウム（Ｇａ））の要素を含む組成の第２半導体１５４ｂの組成に関する。図３に参照されるように、例示されるように、最も右側の組成（Ｇａ（１６ａｔ．％）＋ＩＺＴＯ）と最も左側の組成（ＩＺＴＯ：追加元素Ｘ無し）の電荷移動度を比較したときに、最も左側の組成（ＩＺＴＯ：追加元素Ｘ無し）は、最も右側の組成（Ｇａ（１６ａｔ．％）＋ＩＺＴＯ）に対して優れた電荷移動度を有することがわかる。具体的には、最も右側の例（８ａｔ．％より多いＧａ）、最も左側の例（Ｇａ＝０ａｔ．％）および右から２番めの例（Ｇａ＝８ａｔ．％）を比較したときに、Ｇａ＝０ａｔ．％からＧａ＝８ａｔ．％にかけて電荷移動度が少しずつ大きくなっているようにみえる。一方、Ｇａ＝８ａｔ．％からＧａ＝１６ａｔ．％にかけては、電荷移動度が急激に減少しているように見える。言い換えると、第２半導体１５４ｂの追加元素Ｘ（例えば、ガリウム（Ｇａ））の含有量比が約１６ａｔ．％以上になると、電荷移動度が下がってしまう場合がある。対照的に、追加元素Ｘ（例えば、Ｇａ）の含有量比が１６ａｔ．％より少ない、例えば、８ａｔ．％以下である場合には、電荷移動度は許容することができる。
上記観点から、本発明の一実施形態のように、第２半導体１５４ｂが、図２のようにしきい電圧の偏差（ΔＶｔｈ）を小さくする目的で、第１半導体１５４ａには含まれない少なくとも一つの追加元素Ｘ（追加元素Ｘは、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、及びゲルマニウム（Ｇｅ））を含む。このとき、第１半導体１５４ａは、自身の電荷移動度を増加させる目的で、追加元素Ｘを無し、または非常に少ない状態で形成される。第１半導体１５４ａと第２半導体１５４ｂとの間の組成において、突然および明確に変化する線を持っていることを除き、第１半導体１５４ａ及び第２半導体１５４ｂの境界部分において、それぞれの成分が互いに出入りして、ゆるやかにシフト、混合の場合については、本発明の想定に含まれる。また、場合によっては、第１半導体１５４ａと第２半導体１５４ｂとの間の組成において、突然および明確に変化する線を持っていることが望ましいこともある。一方の組成から他方にゆるやかにシフトすることは、第１スパッタリングターゲットの使用から別の独立した第２スパッタリングターゲットの使用に切り替えることによって防ぐことができる。そのため、後者の場合、第１半導体１５４ａと第２半導体１５４ｂとそれぞれの組成の間の境界部分に、新たな異なる組成の中間層が形成されないようにすることもできる。特に、上述した通り、第２半導体１５４ｂが含む少なくとも一つの追加元素Ｘの含有量比を１ａｔ．％以上３０ａｔ．％以下とすれば、第１半導体１５４ａと第２半導体１５４ｂとの成分の混合は、好ましくなく、（第１半導体１５４ａを成膜するための）第１のスパッタリングターゲットの１００％の使用から（第２半導体１５４ｂを成膜するための）第２のスパッタリングターゲットの１００％の使用に徐々にシフトさせるよりも、第１のスパッタリングターゲットのみを使用してから第２のスパッタリングターゲットのみを使用するように切り替えることによって、この混合を確実に防ぐこともできる。
一方、第１半導体１５４ａ及び第２半導体１５４ｂそれぞれの厚さは、５Å以上６００Å以下としてもよい。
また、第１半導体１５４ａ及び第２半導体１５４ｂが含む酸化物半導体の微細構造は、アモルファス（ａｍｏｒｐｈｏｕｓ）、結晶質（ｃｒｙｓｔａｌｌｉｎｅ）（例えば、成膜後のアニールによる）、ナノ結晶質（ｎａｎｏ−ｓｉｚｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、またはこれらのうちのいずれか二つ以上の混合状態とすることができる。
さらに図１に参照されるように、酸化物半導体トランジスタ（ｓｏｓ−ＴＦＴ）のソース電極１７３とドレイン電極１７５とが、第２半導体１５４ｂとそれぞれ接続して形成されている。ソース電極１７３とドレイン電極１７５は、第２半導体１５４ｂを中心とした一側面で互いに対向して離隔している。図１に示した実施形態において、ソース電極１７３とドレイン電極１７５は第２半導体１５４ｂの上に配置して、第２半導体１５４ｂと接触していてもよい。
ソース電極１７３及びドレイン電極１７５は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属、銀（Ａｇ）や銀合金など銀系金属、銅（Ｃｕ）やＣｕＭｎのような銅合金など銅系金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタニウム（Ｔｉ）などで形成することができる。例えば、モリブデン合金としてＭｏ−Ｎｂ、Ｍｏ−Ｔｉがある。または、ソース電極１７３及びドレイン電極１７５の少なくとも一方は、ＩＴＯ、ＩＺＯ、ＡＺＯなどの透明性導電物質で形成することもできる。ソース電極１７３及びドレイン電極１７５は二つ以上の導電膜（図示せず）を含む多重膜構造を有することも可能である。例えば、ソース電極１７３及びドレイン電極１７５は、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／Ａｌ、Ｍｏ／Ｃｕ、ＣｕＭｎ／Ｃｕ、Ｔｉ／Ｃｕなどの多重膜構造を有することができる。
本発明の一実施形態（図示せず）によれば、ソースドレインショートバリア層（図示せず）が第２半導体１５４ｂの上に成膜され、ソースドレイン電極１７３、１７５の間の電流のリークを防ぐために、これらの間に位置する。一方で、（図１に示すように）追加バリア層の無い他の一実施形態によれば、ソース電極１７３及びドレイン電極１７５の金属成分が第２半導体１５４ｂに拡散する可能性がある。金属成分によるコンタミネーションは防がれることが望ましい。特に、上述した通り、第２半導体１５４ｂが含む一つ以上の追加元素Ｘの含有量比を１ａｔ．％以上３０ａｔ．％以下とすれば、ソース電極１７３及びドレイン電極１７５の銅（Ｃｕ）などの金属成分が、第２半導体１５４ｂまたは第１半導体１５４ａに拡散することを防止することができる。したがって、図１に示すようにソース電極１７３およびドレイン電極１７５が第２半導体１５４ｂに直接形成されると、例えば、ソース電極１７３及びドレイン電極１７５を銅（Ｃｕ）だけの単一膜で形成した場合には、一以上のバリア材料の使用によって、銅のマイグレーション及びコンタミネーションによる薄膜トランジスタの特性の低下を防ぐことができる。
ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、第１半導体１５４ａ及び第２半導体１５４ｂとともに酸化物半導体ＴＦＴ（sos-TFT）を構成し、その酸化物半導体ＴＦＴのチャネル（ｃｈａｎｎｅｌ）は、第１半導体１５４ａ、及びソース電極１７３とドレイン電極１７５の間の第２半導体１５４ｂに位置する。
第１半導体１５４ａ及び第２半導体１５４ｂは島型とすることができるが、他の形状であってもよく、例えば、ソース電極１７３及びドレイン電極１７５と対応するように大部分が同一の平面形状を有していてもよい。
本発明の一実施形態に係る薄膜トランジスタのソース電極１７３、ドレイン電極１７５、及び露出した第２半導体１５４ｂの上には保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１８０を形成してもよい。保護膜１８０は、窒化シリコンや酸化シリコンなどの無機絶縁物、有機絶縁物、低誘電率絶縁物などで形成してもよい。
以上、本発明の一実施形態に係る薄膜トランジスタの構造について説明したが、薄膜トランジスタの構造はこれに限られない。上述した本発明の一実施形態による組成及び特性を有する第１半導体１５４ａ及び第２半導体１５４ｂは、従来に公知されたものであるか、またはこれから実施できる種々の構造及び製造方法による半導体装置にも適用されて、電荷移動度、しきい電圧の偏差などの特性を向上させることができる。
以下、図４、図５、及び図６をそれぞれ参照して、本発明の種々の実施形態に係る酸化物半導体ＴＦＴ（sos-TFT's）について説明する。上述した実施形態と同一の構成要素に対しては同一の図面符号を付けて、同一の説明は省略する。
図４は、本発明の第２実施形態に係る薄膜トランジスタ（上部にゲート電極が成膜されている）の断面図であり、図５は、本発明の他の実施形態に係る薄膜トランジスタの断面図であり、図６は、本発明のさらに他の実施形態に係る薄膜トランジスタ（ソースとドレインとの間にバリアがある）の断面図である。
まず、図４に参照されるように、本実施形態に係る薄膜トランジスタは上述した図１に示した実施形態と大部分同一であるが、ゲート電極１２４が上部に位置し、その下には第１半導体１５４ａが位置し、第１半導体１５４ａの下には第２半導体１５４ｂが位置し、ソース電極１７３及びドレイン電極１７５が第２半導体１５４ｂの下に位置する。
具体的に、本発明の一実施形態に係る薄膜トランジスタにおいては、基板１１０の直上にソース電極１７３及びドレイン電極１７５が形成されるとともにパターニングされる。次に、その上に第２半導体１５４ｂ及び第１半導体１５４ａが順次に成膜され、パターニングされる。第１半導体１５４ａの上にはゲート絶縁膜１４０が成膜され、パターニングされる。その上にゲート電極１２４が成膜され、ソース電極１７３及びドレイン電極１７５の間の離隔空間に対応する所にゲート電極１２４が位置するようにパターニングされる。ゲート電極１２４を覆って保護膜１８０が配置される。、コンタクトホール（図示せず）が形成され、ソース電極１７３と接続されたデータ線（図示せず）、及びドレイン電極１７５と接続された画素電極（図示せず）が形成される。
この他に、図４に示した実施形態において、各構成要素の材料、組成及び含有量、特に、第１半導体１５４ａ及び第２半導体１５４ｂに対する特徴は、上述した図１に示した実施形態と同一である。
次に、図５に参照されるように、本実施形態に係る薄膜トランジスタは、上述した図１に示した実施形態と大部分同一であるが、第１半導体１５４ａ及び第２半導体１５４ｂは、チャネルの部分以外が、ソース電極１７３及びドレイン電極１７５と実質的に同一の平面形状を有する。このような薄膜トランジスタは、スリットや半透過部を含む一つのマスクを利用して、第１半導体１５４ａ、第２半導体１５４ｂ、ソース電極１７３、及びドレイン電極１７５をパターニングして形成することができる（図９で後述する）。
この他に、図５に示した実施形態において、各構成要素の材料、組成及び含有量、特に第１半導体１５４ａ及び第２半導体１５４ｂに対する特徴は、上述した図１に示した実施形態と同一である。
次に、図６に参照されるように、本実施形態に係る薄膜トランジスタは、上述した図１に示した実施形態と大部分が同一であるか、第２半導体１５４ｂの上部にエッチングストッパー（エッチング防止膜ともいう）（ｅｔｃｈ ｓｔｏｐｐｅｒ）１５５がさらに配置される。エッチングストッパー１５５は、第１半導体１５４ａ及び第２半導体１５４ｂのチャネルを覆って、後続のパターニングプロセスで薄膜トランジスタのチャネルがエッチング液などによって損傷することを防止することができる。また、エッチングストッパー１５５は第１半導体１５４ａ及び第２半導体１５４ｂの上部に位置する保護膜１８０などの絶縁層または外部から第１半導体１５４ａ及び第２半導体１５４ｂに水素のような不純物が拡散することを遮断して、第１半導体１５４ａ及び第２半導体１５４ｂの性質が変化することを防ぐことができる。
エッチングストッパー１５５の厚さは３０００Å以下とすることができ、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＣｘ、またはＳｉＯＮｘのうちの少なくともいずれか一つの物質を含む無機膜であるか、有機物または高分子有機物を含む有機膜で形成することができる。
エッチングストッパー１５５、ソース電極１７３、及びドレイン電極１７５の上に保護膜１８０が配置される。
これ以外に、図６に示した実施形態において、各構成要素の材料、組成及び含有量、特に、第１半導体１５４ａ及び第２半導体１５４ｂに対する特徴は、前述した図１に示した実施形態と同一である。
以下、図７、図８、図９、図１０、図１１、図１２及び図１３を参照して、図５に示した実施形態による薄膜トランジスタを製造する方法について説明する。
図７乃至図１１は、図５に示した薄膜トランジスタの製造方法を順次に示した断面図であり、図１２は、本発明の一実施形態に係る薄膜トランジスタの酸化物半導体層の断面を示す写真であり、図１３（ａ）は、本発明の一実施形態に係る薄膜トランジスタの酸化物半導体層の断面を示す写真であり、図１３（ｂ）は、酸化物半導体層の位置による成分を示す表である。
まず、図７に参照されるように、プラスチック、ガラスなどの絶縁性物質を含む基板１１０の上にゲート電極１２４の材料が成膜され、所定の場所に位置するようにゲート電極１２４が形成される。
次の図８に参照されるように、パターニングされたゲート電極１２４の上に酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、または酸窒化シリコン（ＳｉＯｘＮｙ）などの絶縁物質を用いたゲート絶縁膜１４０が形成される。次に、図に示すように、ゲート絶縁膜１４０の上に第１半導体層１５０ａ及び第２半導体層１５０ｂ、そして導電層１７０を順次に積層する。
第１半導体層１５０ａは、インジウム（Ｉｎ）、錫（Ｓｎ）、及び亜鉛（Ｚｎ）を含む酸化物を含む第１酸化物半導体ターゲットを用いたスパッタリング方法で形成してもよい。第２半導体層１５０ｂは、同様に、対応する第２酸化物半導体スパッタリングターゲットを用いて形成されてもよい。第２酸化物半導体スパッタリングターゲッの組成には、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、及びゲルマニウム（Ｇｅ）のうちの少なくともいずれか一つ以上を含む追加元素Ｘを含み、インジウムについては含まれていても、含まれていなくてもよい。。第２半導体層１５０ｂが含む一つ以上の追加元素Ｘの含有量比は、１ａｔ．％以上３０ａｔ．％以下としてもよい。
導電層１７０は、銅（Ｃｕ）などの所望の金属を用いた第３ターゲットを用いたスパッタリング方法などで形成することができる。
次に、図９に参照されるように、導電層１７０の上に感光膜５０が塗布され、エッチストップパターンにパターニングされる。パターニングされた感光膜５０（例えばフォトレジスト）は、厚さが相対的に薄い第１部分５１及び厚さが相対的に厚い第２部分５３を含む。第１部分５１はゲート電極１２４の場所にアラインする。
図１０に示すように第１半導体１５４ａ、第２半導体１５４ｂ及び一部分の導電体層１７４を形成するためのエッチングマスクとしての感光膜５０を用いて、第１半導体層１５０ａ、第２半導体層１５０ｂ、及び導電層１７０が同時にエッチングされてパターニングされ、第１半導体１５４ａ、第２半導体１５４ｂ、及び導電体層１７４が形成される。このとき、ウェットエッチング方法を利用してもよく、使用するエッチング液は、導電層１７０、第１半導体層１５０ａ、及び第２半導体層１５０ｂを同時にエッチングすることができるエッチング液としてもよい。第１半導体１５４ａと第２半導体１５４ｂの前記エッチング液に対するエッチングレートの差は１００Å／ｓ以下とすることによって、第１半導体１５４ａ及び第２半導体１５４ｂのうちのいずれか一つにアンダーカットやずれが生じることを防止することができる。図１０、図１１において、ソース電極とドレイン電極との間の空間は、ゲート電極１２４の上部の位置に形成される。
図１２に参照されるように、本発明の一実施形態によって形成された第１半導体層１５０ａ及び第２半導体層１５０ｂのエッジの間には、大きなアンダーカットが生じたり、大きなずれ（例えば、約１００ｎｍ以上）が生じたりしていないことが分かる。
次に、図１０に参照されるように、感光膜５０をアッシング（ａｓｈｉｎｇ）するか、またはドライエッチング（ｄｒｙ ｅｔｃｈｉｎｇ）して、厚さが薄い第１部分５１を除去する。この時、第２部分５３も、除去された第１部分５１の厚さ程度薄くなって感光膜５３’を形成する。
次に、図１１に参照されるように、感光膜５３’をエッチングマスクとして導電体層１７４をパターニングして、互いに離隔したソース電極１７３及びドレイン電極１７５を形成する。このとき、第１半導体１５４ａ及び第２半導体１５４ｂはエッチングされずに残るように、エッチング液の第１半導体１５４ａ及び第２半導体１５４ｂに対する導電体層１７４のエッチングレートを調節してもよい。
次に、感光膜５３’を除去して、図５に示したように、絶縁物質を用いた保護膜１８０が形成される。保護膜１８０を形成するための絶縁物質を塗布した後、薄膜トランジスタの特性向上のために、高温で熱処理するか、またはアニーリング（ａｎｎｅａｌｉｎｇ）することができる。熱処理方法は、乾燥（ｄｒｙ）、湿式（ｗｅｔ）、火炉型（ｆｕｒｎａｃｅ ｔｙｐｅ）、急速熱処理（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ、ＲＴＡ）などの種々の方法を用いることができる。
図１３（ａ）に参照されるように、保護膜１８０の形成後に実施した熱処理後にも、本発明の一実施形態による製造方法によって形成された第１半導体１５４ａ及び第２半導体１５４ｂの成分が互いに混ざらずに、第１半導体１５４ａ及び第２半導体１５４ｂが互いに区分されていることが分かる。
図１３（ｂ）は、第２半導体１５４ｂの追加元素Ｘとしてガリウム（Ｇａ）を含み、インジウム（Ｉｎ）を微量含む例を示す。第２半導体１５４ｂに相当する第１地点Ｐ１及び第２地点Ｐ２における成分は殆ど同一に維持され、第１半導体１５４ａに相当する第３地点Ｐ３及び第４地点Ｐ４における成分も互いに同一に維持されていて、第１半導体１５４ａ及び第２半導体１５４ｂの組成元素の移動が殆どないことが分かる。特に、薄膜トランジスタの製造過程で行える熱処理によっても第１半導体１５４ａ及び第２半導体１５４ｂの成分が互いに混ざったり、第１半導体１５４ａ及び第２半導体１５４ｂの境界に新たな第３の層が生じたりしない。
以下、図１４、図１５、図１６、図１７、及び図１８を参照して、図６に示した実施形態による薄膜トランジスタを製造する方法について説明する。上述した実施形態と同一の構成要素に対しては同一の図面符号を付け、同一の説明は省略する。
図１４乃至図１８は、図６に示した薄膜トランジスタの製造方法を順次に示した断面図である。
まず、図１４に参照されるように、プラスチック、ガラスなどの透過性の絶縁性物質を含む基板１１０の上にゲート電極１２４が形成される。
次に、図１５に参照されるように、ゲート電極１２４の上に酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、または酸窒化シリコン（ＳｉＯｘＮｙ）などの絶縁物質を用いたゲート絶縁膜１４０が形成され、その上に第１半導体１５４ａ及び第２半導体１５４ｂが順に形成される。
第１半導体層（図示せず）及び第２半導体層（図示せず）は、スパッタリングにより順に成膜される。スパッタリングに用いられる酸化物半導体ターゲットのセットのうち、一方にはインジウム（Ｉｎ）、錫（Ｓｎ）、及び亜鉛（Ｚｎ）を含む酸化物が含まれ、他方には追加元素Ｘが含まれたそれぞれの酸化物半導体が含まれている。追加元素Ｘには、錫−亜鉛酸化物、ガリウム、シリコン、ニオビウム、ハフニウム、及びゲルマニウムのうちの少なくとも一つが含まれ、インジウムを含んでもよいし、含まなくてもよい。これらによって第１半導体１５４ａ及び第２半導体１５４ｂが形成される。このとき、エッチング液を利用したウェットエッチング方法を用いることができ、第１半導体１５４ａと第２半導体１５４ｂのエッチング液に対するエッチングレートの差は１００Å／ｓ以下としてもよく、さらに具体的には１０Å／ｓ以下としてもよい。また、第２半導体１５４ｂが含む一つ以上の追加元素Ｘの含有量比は１ａｔ．％以上３０ａｔ．％以下としてもよい。
第１半導体１５４ａ及び第２半導体１５４ｂがパターニングされた後、基板１１０の全体が熱処理されることで、薄膜トランジスタの特性を向上させることができる。熱処理方法は、乾燥、湿式、火炉型、急速熱処理（ＲＴＡ）などの種々の方法を用いることができる。上述の通り、本発明の実施形態による組成によれば第１半導体１５４ａ及び第２半導体１５４ｂは、このような熱処理後にもその組成成分が互いに混ざったり、第１半導体１５４ａ及び第２半導体１５４ｂの境界に新たな第３の層が生じたりしないので、結晶化アニールによって薄膜トランジスタの特性に悪影響がなく、酸化物半導体ＴＦＴ（sos-TFT）の電荷移動度の特性を良くすることができる。
次に、エッチングストッパー１５５は、第２半導体１５４ｂの上に追加的に形成されてもよい。エッチングストッパー１５５は、第２半導体１５４ｂの上に絶縁膜を化学気相蒸着法（ＣＶＤ）やスパッタリング方法などによって成膜し、エッチングすることによって形成されてもよい。このとき、ドライエッチング方法を用いることができ、第１半導体１５４ａ及び第２半導体１５４ｂがエッチングされないような選択エッチングレートを有するエッチングガスを使用することができる。
エッチングストッパー１５５がパターニングされた後に基板１１０の全体が熱処理されることで、薄膜トランジスタの特性を向上することができる。熱処理方法は、乾燥、湿式、火炉型、急速熱処理（ＲＴＡ）などの種々の方法を用いることができる。この場合にも、第１半導体１５４ａ及び第２半導体１５４ｂの組成成分が互いに混ざったり、第１半導体１５４ａ及び第２半導体１５４ｂの境界に新たな第３の層が生じたりしないので、結晶化アニールによって薄膜トランジスタの特性に悪影響がなく、酸化物半導体ＴＦＴ（sos-TFT）の電荷移動度の特性をさらに良くすることができる。
次に、図１６に参照されるように、ゲート絶縁膜１４０、第２半導体１５４ｂ、及びエッチングストッパー１５５の上に銅（Ｃｕ）などのソースドレイン金属が成膜されてパターニングされ、ソース電極１７３及びドレイン電極１７５が形成される。このとき、ウェットエッチング方法を用いることができ、第１半導体１５４ａ及び第２半導体１５４ｂがエッチングされないような選択エッチングレートを有するエッチング液を用いることができる。
次に、図１７及び図１８に参照されるように、ソース電極１７３及びドレイン電極１７５の上に窒化シリコンや酸化シリコンなどの無機絶縁物、有機絶縁物、低誘電率絶縁物を積層して保護膜１８０を形成する。上述の通り、保護膜１８０を形成するための絶縁物質を塗布した後、薄膜トランジスタの特性を向上するために高温で熱処理またはアニーリングすることができる。熱処理方法は、乾燥、湿式、火炉型、急速熱処理（ＲＴＡ）などの種々の方法を用いることができる。
以下、図１９及び図２０を参照して、本発明の一実施形態に係る複数の酸化物半導体ＴＦＴ（sos-TFT's）を含む薄膜トランジスタアレイパネルについて説明する。上述した実施形態と同一の構成要素については同一の図面符号を付け、同一の説明は省略する。
図１９は、本発明の一実施形態に係る薄膜トランジスタアレイパネル及びこれを含む表示装置の配置図であり、図２０は、図１９の薄膜トランジスタアレイパネルをＸＸ−ＸＸ線に沿って切断した断面図の一例である。
本実施形態では液晶表示装置の薄膜トランジスタアレイパネルを例として挙げて説明するが、本発明の一実施形態に係る薄膜トランジスタアレイパネルは、有機発光表示装置、電気泳動表示装置などの種々のフラットパネル表示装置にも適用できる。
図１９に示すように、ガラス、プラスチックなどを用いた絶縁性基板１１０の上に、ゲート線１２１、及び容量電極線（ｓｔｏｒａｇｅ ｅｌｅｃｔｒｏｄｅ ｌｉｎｅ）１３１が位置する。
ゲート線１２１はゲート信号を伝達し、ほぼ行方向に延び、一体的に分岐した複数のゲート電極１２４を含む。また、ゲート線１２１は端部１２９を含む。しかし、ゲート電極の端部１２９は省略することも可能である。
容量電極線１３１は所定電圧の印加を受け、ゲート線１２１と実質的に平行に延び、一体的に分岐した容量電極１３７を含む。容量電極線１３１と容量電極１３７の形状と配置は多様に変更することができる。容量電極線１３１は省略されてもよい。
ゲート線１２１及び容量電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属、銀（Ａｇ）や銀合金など銀系金属、銅（Ｃｕ）や銅合金など銅系金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタニウム（Ｔｉ）などで形成することができる。または、ゲート線１２１及び容量電極線１３１はＩＴＯ、ＩＺＯ、ＡＺＯなどの透明性導電物質で形成することもできる。ゲート線１２１及び容量電極線１３１は二つ以上の導電膜（図示せず）を含む多重膜構造を有するようにしてもよい。
ゲート線１２１及び容量電極線１３１の上にはゲート絶縁膜１４０が位置する。ゲート絶縁膜１４０は、窒化シリコン、酸化シリコン、ＳｉＯＮ、有機絶縁物質などを含んでもよい。ゲート絶縁膜１４０は二つ以上の絶縁膜（図示せず）を含む多重膜構造を有していてもよい。例えば、ゲート絶縁膜１４０の上層部はＳｉＯｘ、下層部はＳｉＮｘとしてもよいし、上層部はＳｉＯｘ、下層部はＳｉＯｘＮｙとしてもよい。
ゲート絶縁膜１４０の上には、酸化物半導体を含む第１半導体１５４ａ及び第２半導体１５４ｂが位置する。第１半導体１５４ａ及び第２半導体１５４ｂの構成及び特徴は、上述した種々の実施形態と同一なので詳細な説明は省略する。
第２半導体１５４ｂの上にはデータ線１７１とドレイン電極１７５が位置する。
データ線１７１はデータ電圧を伝達し、ほぼ列方向に延びてゲート線１２１と交差する。データ線１７１は端部１７９を含み、ゲート電極１２４の上でＵ字上に曲がったソース電極１７３を含む。これ以外にもソース電極１７３の形状は多様に変更できる。
ドレイン電極１７５はデータ線１７１と分離されており、ソース電極１７３によって取り囲まれた棒状の一端部と他端部の拡張部１７７とを含む。拡張部１７７は容量電極１３７と重畳してもよい。図２０に示すように、拡張部１７７は画素電極１９１とコンタクトエリアを介して電気的に接続されてもよい。
データ線１７１及びドレイン電極１７５、１７７は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属、銀（Ａｇ）や銀合金など銀系金属、銅（Ｃｕ）やＣｕＭｎのような銅合金など銅系金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタニウム（Ｔｉ）などで形成することができる。例えば、モリブデン合金としてＭｏ−Ｎｂ、Ｍｏ−Ｔｉがある。データ線１７１及びドレイン電極１７５、１７７はＩＴＯ、ＩＺＯ、ＡＺＯなどの透明性導電物質で形成してもよい。データ線１７１及びドレイン電極１７５、１７７は二つ以上の導電膜（図示せず）を含む多重膜構造を有していてもよい。
ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、第１半導体１５４ａ及び第２半導体１５４ｂとともに薄膜トランジスタを構成し、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５の間の第１半導体１５４ａ及び第２半導体１５４ｂに位置する。
第１半導体１５４ａ及び第２半導体１５４ｂは、これらに重畳した部分のデータ線１７１及びドレイン電極１７５と、チャネル部を除いて実質的に同一の平面形状を有することができる。このような第１半導体１５４ａ及び第２半導体１５４ｂ、データ線１７１、そしてドレイン電極１７５の形成方法は、上述した図７乃至図１３に示した製造方法であってもよい。
データ線１７１とドレイン電極１７５の上には無機絶縁膜及び有機絶縁物質の少なくとも一方を用いた保護膜１８０が位置する。保護膜１８０は多重膜で形成することも可能である。例えば、保護膜１８０の下部はＳｉＯｘ、上部はＳｉＮｘとしてもよいし、下部はＳｉＯｘ、上部はＳｉＯｘＮｙとしてもよい。
保護膜１８０は、ドレイン電極１７５の拡張部１７７を露出するコンタクトホール１８５、及びデータ線の端部１７９を露出するコンタクトホール１８２を含む。また、保護膜１８０及びゲート絶縁膜１４０は、ゲート線１２１の端部１２９を露出するコンタクトホール１８１を含む。
保護膜１８０の上には画素電極１９１及びコンタクト補助部材８１、８２が位置する。画素電極１９１及びコンタクト補助部材８１、８２は、ＩＴＯ、ＩＺＯなどを含む透明導電物で形成する。画素電極１９１はコンタクトホール１８５においてドレイン電極１７５と電気的に接続して、データ電圧の印加を受けることができる。コンタクト補助部材８１は、ゲート線の端部１２９の上に配置して、コンタクトホール１８１を通じてゲート線の端部１２９と接続される。コンタクト補助部材８２はデータ線の端部１７９の上に配置して、コンタクトホール１８２を通じてデータ線の端部１７９と接続される。
次に、図１９及び図２１を参照して、本発明の一実施形態に係る酸化物半導体ＴＦＴ（sos-TFT's）を含む表示装置について説明する。上述した実施形態と同一の構成要素に対しては同一の図面符号を付け、同一の説明は省略する。
図２１は、図１９の薄膜トランジスタアレイパネルを含む表示装置をＸＸ−ＸＸ線に沿って切断した断面図の一例である。
本実施形態による表示装置は、互いに対向する下部パネル１００及び上部パネル２００、そしてその間に位置する液晶層３を含む。
下部パネル１００は薄膜トランジスタアレイパネルであって、上述した図２０に示した実施形態と大部分同一であるが、本実施形態ではゲート線１２１、容量電極線１３１、ゲート絶縁膜１４０、保護膜１８０、データ線１７１、及びドレイン電極１７５のうちの少なくとも一つが多重膜を含んでいてもよい。
具体的に、ゲート電極１２４は下部ゲート電極１２４ｐ及び上部ゲート電極１２４ｑを含むことができ、容量電極線１３１は下部容量電極線１３１ｐ及び上部容量電極線１３１ｑを含んでもよい。例えば、下部ゲート電極１２４ｐ及び下部容量電極線１３１ｐはチタニウム（Ｔｉ）を含み、上部ゲート電極１２４ｑ及び上部容量電極線１３１ｑは銅（Ｃｕ）を含んでもよい。
ゲート絶縁膜１４０は、下部ゲート絶縁膜１４０ｐ及び上部ゲート絶縁膜１４０ｑを含んでもよい。例えば、下部ゲート絶縁膜１４０ｐは窒化シリコン（ＳｉＮｘ）を含み、上部ゲート絶縁膜１４０ｑは酸化シリコン（ＳｉＯｘ）を含んでもよく、これとは反対に形成されてもよい。
ゲート絶縁膜１４０の上に位置する第１半導体１５４ａ及び第２半導体１５４ｂは、上述した種々の実施形態による薄膜トランジスタが含む第１半導体１５４ａ及び第２半導体１５４ｂと同一なので、詳細な説明は省略する。
データ線１７１及びドレイン電極１７５は三重膜を含んでいてもよい。データ線１７１は、下部データ線１７１ｐ、１７３ｐ、１７９ｐ、中間データ線１７１ｑ、１７３ｑ、１７９ｑ、及び上部データ線１７１ｒ、１７３ｒ、１７９ｒを含み、ドレイン電極１７５は、下部ドレイン電極１７５ｐ、１７７ｐ、中間ドレイン電極１７５ｑ、１７７ｑ、及び上部ドレイン電極１７５ｒ、１７７ｒを含んでいてもよい。例えば、三重膜は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、及びモリブデン（Ｍｏ）が順に位置するものを含んでいてもよい。これと異なり、データ線１７１及びドレイン電極１７５はＴｉ／ＣｕやＣｕＭｎ／Ｃｕなどの二重膜で形成されてもよい。
保護膜１８０も、下部保護膜１８０ｐ及び上部保護膜１８０ｑの二重膜で形成されていてもよい。
上部パネル２００について説明すれば、絶縁基板２１０の上に遮光部材２２０及びカラーフィルタ２３０が形成されている。遮光部材２２０はブラックマトリックス（ｂｌａｃｋ ｍａｔｒｉｘ）ともいい、画素間の光漏れなどを防止することができる。カラーフィルタ２３０は隣接したデータ線１７１の間に帯状になっていてもよい。カラーフィルタ２３０は、赤色、緑色、または青色を示す顔料、及び感光性有機物などを含んでいてもよい。
遮光部材２２０及びカラーフィルタ２３０の上には対向電極（ｏｐｐｏｓｉｎｇ ｅｌｅｃｔｒｏｄｅ）２７０が形成されている。対向電極２７０はＩＴＯ、ＩＺＯなどを含む透明な導電性酸化物を含んでいてもよい。
液晶層３は正（＋）または負（−）の誘電率異方性を有し、液晶層３の液晶分子は、電場がない状態でその長軸が下部パネル１００と上部パネル２００の表面に対してほぼ水平または垂直となるように配向する。
ドレイン電極１７５からデータ電圧の印加を受けた画素電極１９１は、上部パネル２００の対向電極２７０とともに液晶層３に電界を生成することによって、画素電極１９１と対向電極２７０の間の液晶層３の液晶分子の方向を決定する。このように決定された液晶分子の方向によって液晶層３を通過する光の輝度が変化する。
画素電極１９１と対向電極２７０とは液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）を構成して、薄膜トランジスタがターンオフされた後にも印加された電圧を保持する。
画素電極１９１及びこれに接続されたドレイン電極１７５は、容量電極１３７及び容量電極線１３１と重畳してストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）を形成する。
以下、図１９及び図２２を参照して、本発明の別の実施形態に係る薄膜トランジスタを含む表示装置について説明する。上述した実施形態と同一の構成要素に対しては同一の図面符号を付け、同一の説明は省略する。
図２２は、図１９の薄膜トランジスタアレイパネルを含む表示装置をＸＸ−ＸＸ線に沿って切断した断面図の一例である。
本実施形態による表示装置は、互いに対向する下部パネル１００及び上部パネル２００、そしてその間に位置する液晶層３を含む。
本実施形態による下部パネル１００は薄膜トランジスタであって、上述した図２０に示した実施形態と大部分同一であるが、遮光部材２２０とカラーフィルタ２３０をさらに含む。また、保護膜１８０が下部保護膜１８０ｐと上部保護膜１８０ｑを含む。遮光部材２２０及びカラーフィルタ２３０は下部保護膜１８０ｐと上部保護膜１８０の間に位置する。
上部パネル２００について説明すれば、基板２１０の上に対向電極２７０が位置する。
図２２に示したものと異なり、遮光部材２２０とカラーフィルタ２３０のいずれか一方は上部パネル２００に位置し、他方は下部パネル１００に位置してもよい。
次に、図２３、図２４、図２５、及び図２６を参照して、本発明のさらに別の実施形態に係る酸化物半導体ＴＦＴ（sos-TFT's）を含む表示装置について説明する。上述した実施形態と同一の構成要素に対しては同一の図面符号を付け、同一の説明は省略する。
図２３は、本発明の一実施形態に係るＯＬＥＤ型の表示装置の等価回路図であり、図２４は、本発明の一実施形態に係る表示装置の配置図であり、図２５は、図２４の表示装置をＸＸＶ−ＸＸＶ線に沿って切断した断面図であり、図２６は、図２４の表示装置をＸＸＶＩ−ＸＸＶＩ線に沿って切断した断面図である。
本実施形態では有機発光（ＯＬＥＤ）表示装置を例として挙げて説明するが、本発明の一実施形態に係る薄膜トランジスタは他の種々のフラットパネル表示装置にも適用できる。
まず、図２３を参照すれば、本実施形態による有機発光表示装置は、複数の信号線１２１、１７１、１７２と、これらに接続されて、ほぼ行列（ｍａｔｒｉｘ）状に配列された複数の画素（ｐｉｘｅｌ）ＰＸを含む。
信号線は、ゲート信号（または走査信号）を伝達する複数のゲート線（ｓｃａｎｎｉｎｇ ｓｉｇｎａｌ ｌｉｎｅ）１２１、データ信号を伝達する複数のデータ線１７１、及び有機発光素子（ＬＤ）を発光させるための駆動電圧を伝達する複数の駆動電圧線（ｄｒｉｖｉｎｇ ｖｏｌｔａｇｅ ｌｉｎｅ）１７２などを含む。
各画素ＰＸは、スイッチングトランジスタ（ｓｗｉｔｃｈｉｎｇ ｔｒａｎｓｉｓｔｏｒ）Ｑｓ、駆動トランジスタ（ｄｒｉｖｉｎｇ ｔｒａｎｓｉｓｔｏｒ）Ｑｄ、ストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）Ｃｓｔ、及び有機発光素子（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｅｌｅｍｅｎｔ）（ＬＤ）を含む。
スイッチングトランジスタＱｓは、制御端子（ｃｏｎｔｒｏｌ ｔｅｒｍｉｎａｌ）、入力端子（ｉｎｐｕｔ ｔｅｒｍｉｎａｌ）、及び出力端子（ｏｕｔｐｕｔ ｔｅｒｍｉｎａｌ）を有するが、制御端子はゲート線１２１に接続されており、入力端子はデータ線１７１に接続されており、出力端子は駆動トランジスタＱｄに接続されている。スイッチングトランジスタＱｓは、ゲート線１２１から受けた走査信号に応答して、データ線１７１から受けたデータ信号を駆動トランジスタＱｄに伝達する。
駆動トランジスタＱｄも、制御端子、入力端子、及び出力端子を有するが、制御端子はスイッチングトランジスタＱｓに接続されており、入力端子は駆動電圧線１７２に接続されており、出力端子は有機発光素子ＬＤに接続されている。駆動トランジスタＱｄは、制御端子と出力端子の間にかかる電圧によってその大きさが変化する出力電流Ｉｌｄを流す。この電圧は、ストレージキャパシタＣｓｔによって保持されてもよい。
キャパシタＣｓｔは、駆動トランジスタＱｄの制御端子と入力端子の間に接続されている。このキャパシタＣｓｔは、駆動トランジスタＱｄの制御端子に印加されるデータ信号を充電し、スイッチングトランジスタＱｓがターンオフされた後にもこれを保持する。
有機発光素子ＬＤは、例えば、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、ＯＬＥＤ）であって、駆動トランジスタＱｄの出力端子に接続されているアノード（ａｎｏｄｅ）、及び共通電圧Ｖｓｓに接続されているカソード（ｃａｔｈｏｄｅ）を有する。有機発光素子ＬＤは、駆動トランジスタＱｄの出力電流Ｉｌｄによって、強度を異ならせて発光することで映像を表示する。有機発光素子ＬＤは、赤色、緑色、青色の三原色など基本色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちのいずれか一つまたは一つ以上の光を固有に出す有機物質を含んでもよいし、白色を出す有機物質を含んでもよく、有機発光表示装置はこれら色の空間的に合成することによって所望の映像を表示する。
以下、図２３に示した有機発光表示装置の詳細な構造について、図２４、図２５及び図２６を参照して説明する。
透明なガラスまたはプラスチックなどを用いた絶縁基板１１０の上に第１制御電極（ｃｏｎｔｒｏｌ ｅｌｅｃｔｒｏｄｅ）１２４ａを含む複数のゲート線１２１、及び容量電極１２７を含む複数の第２制御電極１２４ｂを含む複数のゲート導電体（ｇａｔｅ ｃｏｎｄｕｃｔｏｒ）が形成されている。
ゲート線１２１は、他の層または外部駆動回路との接続のために面積の広い端部１２９を含み、第１制御電極１２４ａはゲート線１２１から図の上方に延びている。
第２制御電極１２４ｂは、ゲート線１２１と分離されており、縦方向に長く延びた容量電極１２７を含む。
ゲート導電体の上にはゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０の上には複数のスイッチング半導体１５４ｓ及び複数の駆動半導体１５４ｄが形成されている。スイッチング半導体１５４ｓは第１制御電極１２４ａと重畳し、駆動半導体１５４ｄは第２制御電極１２４ｂと重畳している。スイッチング半導体１５４ｓと駆動半導体１５４ｄそれぞれは、上述した種々の実施形態のように酸化物半導体を含む第１半導体１５４ａ及び第２半導体１５４ｂを含む。第１半導体１５４ａ及び第２半導体１５４ｂの構成及び特徴は上述した種々の実施形態と同一なので、詳細な説明は省略する。
スイッチング半導体１５４ｓ及び駆動半導体１５４ｄの上には複数のデータ線１７１、複数の駆動電圧線１７２、そして複数の第１出力電極１７５ａ及び第２出力電極（ｏｕｔｐｕｔ ｅｌｅｃｔｒｏｄｅ）１７５ｂを含む複数のデータ導電体（ｄａｔａ ｃｏｎｄｕｃｔｏｒ）が形成されている。
データ線１７１は、第１制御電極１２４ａに向かって延びた複数の第１入力電極（ｉｎｐｕｔ ｅｌｅｃｔｒｏｄｅ）１７３ａ、及び他の層または外部駆動回路との接続のために面積の広い端部１７９を含む。
駆動電圧線１７２は第２制御電極１２４ｂに向かって延びた複数の第２入力電極１７３ｂを含み、容量電極１２７と重なった部分を含んでいてもよい。
第１出力電極１７５ａ及び第２出力電極１７５ｂは、互いに分離されている島型であり、データ線１７１及び駆動電圧線１７２とも分離されている。第１入力電極１７３ａと第１出力電極１７５ａとはスイッチング半導体１５４ｓの上で対向し、第２入力電極１７３ｂと第２出力電極１７５ｂとは駆動半導体１５４ｄの上で対向する。
第１制御電極１２４ａ、第１入力電極１７３ａ、及び第１出力電極１７５ａはスイッチング半導体１５４ｓとともにスイッチングトランジスタＱｓを構成し、スイッチングトランジスタＱｓのチャネルは、第１入力電極１７３ａと第１出力電極１７５ａの間のスイッチング半導体１５４ｓに形成される。第２制御電極１２４ｂ、第２入力電極１７３ｂ、及び第２出力電極１７５ｂは駆動半導体１５４ｄとともに駆動トランジスタＱｄを構成し、駆動トランジスタＱｄのチャネルは、第２入力電極１７３ｂと第２出力電極１７５ｂの間の駆動半導体１５４ｄに形成される。
ゲート絶縁膜１４０、データ導電体、及び露出した半導体１５４ｓ、１５４ｄ部分の上には窒化シリコンまたは酸化シリコンなどの無機絶縁物を用いた保護膜１８０が形成されている。保護膜１８０は、データ線１７１の端部１７９を露出するコンタクトホール１８２、第１出力電極１７５ａを露出するコンタクトホール１８５ａ、及び第２出力電極１７５ｂを露出するコンタクトホール１８５ｂを含む。
保護膜１８０とゲート絶縁膜１４０には、第２制御電極１２４ｂを露出するコンタクトホール１８４、及びゲート線１２１の端部１２９を露出するコンタクトホール１８１が形成されている。
保護膜１８０の上にはＩＴＯまたはＩＺＯなどの導電性金属酸化物などを用いた複数の画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９１、複数の接続部材（ｃｏｎｎｅｃｔｉｎｇ ｍｅｍｂｅｒ）８５、及び複数のコンタクト補助部材（ｃｏｎｔａｃｔ ａｓｓｉｓｔａｎｔ）８１、８２が形成されている。
画素電極１９１は、コンタクトホール１８５ｂを通じて第２出力電極１７５ｂと物理的・電気的に接続されている。
接続部材８５は、コンタクトホール１８５ａ及びコンタクトホール１８４を通じて第１出力電極１７５ａ及び第２制御電極１２４ｂを接続させる。
コンタクト補助部材８１、８２は、コンタクトホール１８１、１８２を通じてゲート線１２１の端部１２９及びデータ線１７１の端部１７９とそれぞれ接続されている。コンタクト補助部材８１、８２は、データ線１７１及びゲート線１２１の端部１７９、１２９と外部装置との接着性を補完し、これらを保護することができる。
保護膜１８０の上には隔壁（ｐａｒｔｉｔｉｏｎ）３６１が形成されている。隔壁３６１は画素電極１９１のエッジの周辺を堤（ｂａｎｋ）のように取り囲んで開口部（ｏｐｅｎｉｎｇ）３６５を定義し、有機絶縁物または無機絶縁物で形成される。隔壁３６１は、また、黒色顔料を含む感光剤で形成されてもよい。
隔壁３６１が定義する画素電極１９１の上の開口部３６５内には有機発光部材（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｍｅｍｂｅｒ）３７０が形成されている。有機発光部材３７０は赤色、緑色、青色の三原色など基本色のうちのいずれか一つの光を固有に出す有機物質で形成されてもよく、白色を出力するようにしてもよい。
有機発光部材３７０の上には対向電極２７０が形成されている。対向電極２７０は共通電圧Ｖｓｓの印加を受け、カルシウム（Ｃａ）、バリウム（Ｂａ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、銀（Ａｇ）、及びこれらの合金などを含む反射性金属で形成されてもよいし、ＩＴＯまたはＩＺＯなどの透明な導電物質で形成されてもよい。
これ以外にも、本発明の一実施形態による第１半導体１５４ａ及び第２半導体１５４ｂを含む薄膜トランジスタは多様な構造を有することができ、多様な種類の表示パネル及び表示装置に適用できる。また、本発明の一実施形態による第１半導体１５４ａ及び第２半導体１５４ｂの製造方法も上述したことに限定されず、種々の製造方法及び工程条件に従うことができる。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、次の請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
３ 液晶層
５０ 感光膜
８１、８２ コンタクト補助部材
１１０、２１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１３１ 容量電極線
１４０ ゲート絶縁膜
１５４ａ、１５４ｂ 酸化物半導体
１５５ エッチングストッパー
１７０ 導電層
１７４ 導電体層
１７１ データ線
１７２ 駆動電圧線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１８１、１８２、１８４、１８５、１８５ａ、１８５ｂ コンタクトホール
１９１ 画素電極
２００ 上部パネル
２２０ 遮光部材
２３０ カラーフィルタ
２７０ 対向電極
３７０ 有機発光部材
３６１ 隔壁

Claims (49)

  1. ゲート電極と、
    ゲート絶縁膜と、
    第１酸化物半導体を含み、第１組成を有する第１酸化物半導体層と、
    第１酸化物半導体またはこれとは異なる第２酸化物半導体を含み、前記第１組成に含まれない少なくとも一つの追加元素が含まれた第２組成を有する第２酸化物半導体層と、
    前記第１酸化物半導体層及び前記第２酸化物半導体層の少なくとも一方と接続されているソース電極と、
    前記第１酸化物半導体層及び前記第２酸化物半導体層の少なくとも一方と接続されて、前記ソース電極と分離されたドレイン電極とを含み、
    前記第１酸化物半導体層および前記第２酸化物半導体層は、共通の重畳領域で互いに重畳し、
    前記ゲート電極は、少なくとも前記共通の重畳領域と絶縁した状態で重畳し、
    前記ゲート絶縁膜は、前記第１酸化物半導体層及び前記第２酸化物半導体層の前記共通の重畳領域と前記ゲート電極との間に挟まれ、
    前記第２組成における少なくとも一つの追加元素は、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、及びゲルマニウム（Ｇｅ）のいずれか一つである、半導体装置。
  2. 前記追加元素の含有量比は、前記第２組成の１００ａｔ．％に対して、１ａｔ．％以上３０ａｔ．％以下である、請求項１に記載の半導体装置。
  3. 前記第１酸化物半導体は、インジウム（Ｉｎ）−錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＩＺＴＯ）を含み、
    前記第２酸化物半導体は、錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＺＴＯ）をさらに含む、請求項２に記載の半導体装置。
  4. 前記第１酸化物半導体層の前記第１組成と前記第２酸化物半導体層の前記第２組成とは同じエッチング液によって同時にエッチング可能であり、
    前記第１組成と前記第２組成の前記エッチング液に対するエッチングレートの差は１００Å／ｓ以下である、請求項１に記載の半導体装置。
  5. 前記第２組成が含む錫（Ｓｎ）の含有量比と、前記第１組成が含む錫（Ｓｎ）の含有量比との差が、１５ａｔ．％以下である、請求項３に記載の半導体装置。
  6. 前記第１酸化物半導体層及び前記第２酸化物半導体層のそれぞれの厚さは５Å以上６００Å以下である、請求項５に記載の半導体装置。
  7. 前記第２酸化物半導体はインジウム（Ｉｎ）をさらに含む、請求項６に記載の半導体装置。
  8. 前記第１組成は、インジウム（Ｉｎ）−錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＩＺＴＯ）を含み、
    前記第２組成は、錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＺＴＯ）を含む、請求項１に記載の半導体装置。
  9. 前記第１組成と前記第２組成は同じエッチング液によって同時にエッチング可能であり、
    前記第１組成と前記第２組成の前記エッチング液に対するエッチングレートの差は１００Å／ｓ以下である、請求項８に記載の半導体装置。
  10. 前記第２組成が含む錫（Ｓｎ）の含有量比と、前記第１組成が含む錫（Ｓｎ）の含有量比との差が、１５ａｔ．％以下である、請求項９に記載の半導体装置。
  11. 前記第１酸化物半導体層及び前記第２酸化物半導体層のそれぞれの厚さは５Å以上６００Å以下である、請求項１に記載の半導体装置。
  12. 前記第２組成が含む錫（Ｓｎ）の含有量比と、前記第１組成が含む錫（Ｓｎ）の含有量比との差が、１５ａｔ．％以下である、請求項１に記載の半導体装置。
  13. 前記第２酸化物半導体はインジウム（Ｉｎ）をさらに含む、請求項１に記載の半導体装置。
  14. 基板と、
    前記基板上に成膜されたゲート電極と、
    前記ゲート電極を絶縁するゲート絶縁膜、
    それぞれ前記ゲート電極と前記ゲート絶縁膜によって絶縁された状態で重畳し、互いに電気的に接続された第１酸化物半導体層及び第２酸化物半導体層と、
    前記第２酸化物半導体層と接続されているソース電極と、
    前記第２酸化物半導体層と接続されて、前記ソース電極と分離されたドレイン電極と、
    前記ドレイン電極と接続されている画素電極とを含み、
    前記第２酸化物半導体層は、前記第１酸化物半導体層に含まれない少なくとも一つの追加元素を、効果的に機能する程度の濃度で含み、
    前記少なくとも一つの追加元素は、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、及びゲルマニウム（Ｇｅ）のいずれか一つである、薄膜トランジスタアレイパネル。
  15. 前記追加元素の含有量比は１ａｔ．％以上３０ａｔ．％以下である、請求項１４に記載の薄膜トランジスタアレイパネル。
  16. 前記第１酸化物半導体層は、インジウム（Ｉｎ）−錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＩＺＴＯ）を含み、
    前記第２酸化物半導体層は、錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＺＴＯ）を含む、請求項１５に記載の薄膜トランジスタアレイパネル。
  17. 前記第１酸化物半導体層と前記第２酸化物半導体層とは同じエッチング液によって同時にエッチング可能であり、
    前記第１酸化物半導体層と前記第２酸化物半導体層の前記エッチング液に対するエッチングレートの差は１００Å／ｓ以下である、請求項１６に記載の薄膜トランジスタアレイパネル。
  18. 前記第２酸化物半導体層が含む錫（Ｓｎ）の含有量比と、前記第１酸化物半導体層が含む錫（Ｓｎ）の含有量比との差が、１５ａｔ．％以下である、請求項１７に記載の薄膜トランジスタアレイパネル。
  19. 前記第１酸化物半導体層及び前記第２酸化物半導体層のそれぞれの厚さは５Å以上６００Å以下である、請求項１８に記載の薄膜トランジスタアレイパネル。
  20. 前記第２酸化物半導体層はインジウム（Ｉｎ）をさらに含む、請求項１９に記載の薄膜トランジスタアレイパネル。
  21. 前記第１酸化物半導体層は、インジウム（Ｉｎ）−錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＩＺＴＯ）を含み、
    前記第２酸化物半導体層は、錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＺＴＯ）をさらに含む、請求項１４に記載の薄膜トランジスタアレイパネル。
  22. 前記第１酸化物半導体層と前記第２酸化物半導体層とは同じエッチング液によって同時にエッチング可能であり、
    前記第１酸化物半導体層と前記第２酸化物半導体層の前記エッチング液に対するエッチングレートの差は１００Å／ｓ以下である、請求項１４に記載の薄膜トランジスタアレイパネル。
  23. 前記第２酸化物半導体層が含む錫（Ｓｎ）の含有量比と、前記第１酸化物半導体層が含む錫（Ｓｎ）の含有量比との差が、１５ａｔ．％以下である、請求項２２に記載の薄膜トランジスタアレイパネル。
  24. 前記第１酸化物半導体層及び前記第２酸化物半導体層のそれぞれの厚さは５Å以上６００Å以下である、請求項１４に記載の薄膜トランジスタアレイパネル。
  25. 前記第２酸化物半導体層が含む錫（Ｓｎ）の含有量比と、前記第１酸化物半導体層が含む錫（Ｓｎ）の含有量比との差が、１５ａｔ．％以下である、請求項１４に記載の薄膜トランジスタアレイパネル。
  26. 前記第２酸化物半導体層はインジウム（Ｉｎ）をさらに含む、請求項１４に記載の薄膜トランジスタアレイパネル。
  27. 基板と、
    前記基板上に位置するゲート電極と、
    前記ゲート電極の上または下に位置するゲート絶縁膜と、
    前記ゲート電極と絶縁された状態で重畳し、互いに接触する第１酸化物半導体及び第２酸化物半導体と、
    前記第２酸化物半導体と接続されているソース電極と、
    前記第２酸化物半導体と接続されているドレイン電極と、
    前記ドレイン電極と接続されている画素電極とを含み、
    前記第２酸化物半導体は、前記第１酸化物半導体に含まれない少なくとも一つの追加元素を含み、
    前記少なくとも一つの追加元素は、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、及びゲルマニウム（Ｇｅ）のいずれか一つである、表示装置。
  28. 前記少なくともひとつの追加元素の含有量比は１ａｔ．％以上３０ａｔ．％以下である、請求項２７に記載の表示装置。
  29. 前記第１酸化物半導体は、インジウム（Ｉｎ）−錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＩＺＴＯ）を含み、
    前記第２酸化物半導体は、錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＺＴＯ）を含む、請求項２８に記載の表示装置。
  30. 前記第１酸化物半導体と前記第２酸化物半導体とはエッチング液によって同時にエッチング可能であり、
    前記第１酸化物半導体と前記第２酸化物半導体の前記エッチング液に対するエッチングレートの差は１００Å／ｓ以下である、請求項２９に記載の表示装置。
  31. 前記第２酸化物半導体が含む錫（Ｓｎ）の含有量比と、前記第１酸化物半導体が含む錫（Ｓｎ）の含有量比との差が、１５ａｔ．％以下である、請求項３０に記載の表示装置。
  32. 前記第１酸化物半導体及び前記第２酸化物半導体は、それぞれ層で形成され、
    前記第１酸化物半導体及び前記第２酸化物半導体のそれぞれの層の厚さは５Å以上６００Å以下である、請求項３１に記載の表示装置。
  33. 前記第２酸化物半導体はインジウム（Ｉｎ）をさらに含む、請求項３２に記載の表示装置。
  34. 前記第１酸化物半導体は、インジウム（Ｉｎ）−錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＩＺＴＯ）を含み、
    前記第２酸化物半導体は、錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＺＴＯ）を含む、請求項２７に記載の表示装置。
  35. 前記第１酸化物半導体と前記第２酸化物半導体は同じエッチング液によって同時にエッチング可能であり、
    前記第１酸化物半導体と前記第２酸化物半導体の前記エッチング液に対するエッチングレートの差は１００Å／ｓ以下である、請求項２７に記載の表示装置。
  36. 前記第２酸化物半導体が含む錫（Ｓｎ）の含有量比と、前記第１酸化物半導体が含む錫（Ｓｎ）の含有量比との差が、１５ａｔ．％以下である、請求項３５に記載の表示装置。
  37. 前記第１酸化物半導体及び前記第酸化物２半導体のそれぞれの厚さは５Å以上６００Å以下である、請求項２７に記載の表示装置。
  38. 前記第２酸化物半導体が含む錫（Ｓｎ）の含有量比と、前記第１酸化物半導体が含む錫（Ｓｎ）の含有量比との差が、１５ａｔ．％以下である、請求項２７に記載の表示装置。
  39. 前記第２酸化物半導体はインジウム（Ｉｎ）をさらに含む、請求項２７に記載の表示装置。
  40. インジウム（Ｉｎ）−錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＩＺＴＯ）を含む第１酸化物半導体ターゲットを用いてスパッタリングして、第１酸化物半導体層を形成し、
    錫（Ｓｎ）−亜鉛（Ｚｎ）酸化物（ＺＴＯ）を含み、前記第１酸化物半導体ターゲットに含まれない追加元素であってガリウム、シリコン、ニオビウム、ハフニウム、及びゲルマニウムのいずれか一つ以上を含む追加元素が含まれる第２酸化物半導体ターゲットを用いてスパッタリングして、前記第１酸化物半導体層と重畳する第２酸化物半導体層を形成する、薄膜トランジスタの製造方法。
  41. 前記第１酸化物半導体層及び前記第２酸化物半導体層をエッチングするために、同じエッチング液及びマスクを利用し、
    前記第１酸化物半導体層と前記第２酸化物半導体層との前記エッチング液に対するエッチングレートの差は１００Å／ｓ以下である、請求項４０に記載の薄膜トランジスタの製造方法。
  42. 前記第２酸化物半導体ターゲットが含む錫（Ｓｎ）の含有量比と、前記第１酸化物半導体ターゲットが含む錫（Ｓｎ）の含有量比との差が、１５ａｔ．％以下である、請求項４１に記載の薄膜トランジスタの製造方法。
  43. 前記追加元素の含有量比は１ａｔ．％以上３０ａｔ．％以下である、請求項４２に記載の薄膜トランジスタの製造方法。
  44. 前記ソース電極及び前記ドレイン電極は銅（Ｃｕ）の層を含み、
    前記ソース電極及び前記ドレイン電極は前記第２酸化物半導体層と直接接触する、請求項１に記載の半導体装置。
  45. 前記ソース電極及び前記ドレイン電極は銅（Ｃｕ）の層を含み、
    前記ソース電極及び前記ドレイン電極は前記第２酸化物半導体層と直接接触する、請求項７に記載の半導体装置。
  46. 前記ソース電極及び前記ドレイン電極は銅（Ｃｕ）の層を含み、
    前記ソース電極及び前記ドレイン電極は前記第２酸化物半導体層と直接接触する、請求項１４に記載の薄膜トランジスタアレイパネル。
  47. 前記ソース電極及び前記ドレイン電極は銅（Ｃｕ）の層を含み、
    前記ソース電極及び前記ドレイン電極は前記第２酸化物半導体層と直接接触する、請求項２０に記載の薄膜トランジスタアレイパネル。
  48. 前記ソース電極及び前記ドレイン電極は銅（Ｃｕ）の単一層を含み、
    前記ソース電極及び前記ドレイン電極は前記第２酸化物半導体層と直接接触する、請求項２７に記載の表示装置。
  49. 前記ソース電極及び前記ドレイン電極は銅（Ｃｕ）の単一層を含み、
    前記ソース電極及び前記ドレイン電極は前記第２酸化物半導体と直接接触する、請求項３３に記載の表示装置。
JP2012186393A 2012-04-02 2012-08-27 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法 Pending JP2013214701A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120034101A KR20130111874A (ko) 2012-04-02 2012-04-02 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
KR10-2012-0034101 2012-04-02

Publications (1)

Publication Number Publication Date
JP2013214701A true JP2013214701A (ja) 2013-10-17

Family

ID=47088757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012186393A Pending JP2013214701A (ja) 2012-04-02 2012-08-27 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US8686426B2 (ja)
EP (1) EP2648221A3 (ja)
JP (1) JP2013214701A (ja)
KR (1) KR20130111874A (ja)
CN (1) CN103367455A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014013917A (ja) * 2012-06-06 2014-01-23 Kobe Steel Ltd 薄膜トランジスタ
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP2016009186A (ja) * 2014-06-23 2016-01-18 上海和輝光電有限公司Ｅｖｅｒｄｉｓｐｌａｙ Ｏｐｔｒｏｎｉｃｓ （Ｓｈａｎｇｈａｉ） Ｌｉｍｉｔｅｄ 有機発光ディスプレイ装置及びその薄膜トランジスタ
JP2016111238A (ja) * 2014-12-08 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2016167277A1 (ja) * 2015-04-17 2016-10-20 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
JP2016224386A (ja) * 2015-06-04 2016-12-28 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR20170021472A (ko) * 2015-08-18 2017-02-28 엘지디스플레이 주식회사 박막트랜지스터 어레이기판, 그를 포함하는 표시장치 및 그의 제조방법
JP2017108132A (ja) * 2015-12-09 2017-06-15 株式会社リコー 半導体装置、表示素子、表示装置、システム
WO2018168639A1 (ja) * 2017-03-14 2018-09-20 シャープ株式会社 半導体装置およびその製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426236B1 (ko) * 2011-11-30 2014-08-06 엘지디스플레이 주식회사 유기절연막 조성물 및 그를 이용한 박막 트랜지스터 기판 및 디스플레이 장치
US9553201B2 (en) * 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
JP6208469B2 (ja) 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101943077B1 (ko) * 2012-12-12 2019-04-17 한국전자통신연구원 나노 층상구조를 가지는 산화물 트렌지스터 및 그 제조방법
WO2014104296A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
TWI508171B (zh) * 2013-02-05 2015-11-11 Ind Tech Res Inst 半導體元件結構及其製造方法
KR20140106977A (ko) * 2013-02-27 2014-09-04 삼성전자주식회사 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법
CN103412450A (zh) * 2013-07-26 2013-11-27 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US20150179444A1 (en) * 2013-12-23 2015-06-25 Lg Display Co., Ltd. Methods for Forming Crystalline IGZO Through Power Supply Mode Optimization
TWI559555B (zh) * 2014-03-13 2016-11-21 國立臺灣師範大學 薄膜電晶體及其製造方法
US9337030B2 (en) * 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
KR102237592B1 (ko) * 2014-09-16 2021-04-08 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
US10020354B2 (en) 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
MY196476A (en) 2016-03-18 2023-04-13 Ricoh Co Ltd Field Effect Transistor, Display Element, Image Display Device, and System
CN105573000B (zh) * 2016-03-25 2019-05-03 京东方科技集团股份有限公司 Tft及制作方法、阵列基板、显示面板及驱动方法、显示装置
KR102455483B1 (ko) * 2017-06-30 2022-10-19 삼성전자주식회사 Led 장치 및 그 제조 방법
JP6841184B2 (ja) * 2017-08-07 2021-03-10 日立金属株式会社 半導体装置の製造方法
KR101997341B1 (ko) * 2017-09-05 2019-10-01 고려대학교 세종산학협력단 박막 트랜지스터 및 그 제조 방법
US11398560B2 (en) * 2018-09-26 2022-07-26 Intel Corporation Contact electrodes and dielectric structures for thin film transistors
KR20200052592A (ko) * 2018-11-07 2020-05-15 엘지디스플레이 주식회사 박막 트랜지스터를 포함하는 표시장치 및 그 제조방법
KR20200102041A (ko) * 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
CN117501344A (zh) * 2022-05-31 2024-02-02 京东方科技集团股份有限公司 驱动背板及其制作方法、显示面板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041695A (ja) * 2006-08-01 2008-02-21 Canon Inc 酸化物のエッチング方法
WO2008117810A1 (ja) * 2007-03-26 2008-10-02 Idemitsu Kosan Co., Ltd. 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
US20100051935A1 (en) * 2008-08-28 2010-03-04 Je-Hun Lee Liquid crystal display and method of manufacturing the same
JP2010161339A (ja) * 2008-12-12 2010-07-22 Canon Inc 電界効果型トランジスタ及び表示装置
JP2010186994A (ja) * 2009-01-16 2010-08-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010248547A (ja) * 2009-04-13 2010-11-04 Hitachi Metals Ltd 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
JP2010267955A (ja) * 2009-04-16 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2011105343A1 (ja) * 2010-02-26 2011-09-01 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012231114A (ja) * 2010-12-02 2012-11-22 Kobe Steel Ltd 配線構造およびスパッタリングターゲット
JP2013207100A (ja) * 2012-03-28 2013-10-07 Kobe Steel Ltd 薄膜トランジスタ

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
CA2150724A1 (en) 1992-12-15 1994-06-23 Akira Kaijou Transparent electrically conductive layer, electrically conductive transparent substrate and electrically conductive material
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
KR101002537B1 (ko) 2002-08-02 2010-12-17 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 소결체, 이들을 사용하여 제조한 도전막,유기 ｅｌ 소자, 및 이것에 사용하는 기판
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
CN101309864B (zh) 2005-11-18 2012-06-27 出光兴产株式会社 半导体薄膜及其制造方法以及薄膜晶体管
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5406449B2 (ja) 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
KR100883990B1 (ko) 2007-07-24 2009-02-17 한양대학교 산학협력단 광대역 내장형 안테나
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009123957A (ja) 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8822988B2 (en) 2009-03-31 2014-09-02 Hewlett-Packard Development Company, L.P. Thin-film transistor (TFT) with a bi-layer channel
JP5485687B2 (ja) 2009-12-25 2014-05-07 日清紡テキスタイル株式会社 織編物
US9564531B2 (en) 2010-03-22 2017-02-07 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR20110124530A (ko) 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101700882B1 (ko) 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041695A (ja) * 2006-08-01 2008-02-21 Canon Inc 酸化物のエッチング方法
WO2008117810A1 (ja) * 2007-03-26 2008-10-02 Idemitsu Kosan Co., Ltd. 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
US20100051935A1 (en) * 2008-08-28 2010-03-04 Je-Hun Lee Liquid crystal display and method of manufacturing the same
JP2010161339A (ja) * 2008-12-12 2010-07-22 Canon Inc 電界効果型トランジスタ及び表示装置
JP2010186994A (ja) * 2009-01-16 2010-08-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010248547A (ja) * 2009-04-13 2010-11-04 Hitachi Metals Ltd 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
JP2010267955A (ja) * 2009-04-16 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2011105343A1 (ja) * 2010-02-26 2011-09-01 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012231114A (ja) * 2010-12-02 2012-11-22 Kobe Steel Ltd 配線構造およびスパッタリングターゲット
JP2013207100A (ja) * 2012-03-28 2013-10-07 Kobe Steel Ltd 薄膜トランジスタ

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014013917A (ja) * 2012-06-06 2014-01-23 Kobe Steel Ltd 薄膜トランジスタ
US10199394B2 (en) 2013-10-22 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP2019148804A (ja) * 2013-10-22 2019-09-05 株式会社半導体エネルギー研究所 表示装置
JP2016009186A (ja) * 2014-06-23 2016-01-18 上海和輝光電有限公司Ｅｖｅｒｄｉｓｐｌａｙ Ｏｐｔｒｏｎｉｃｓ （Ｓｈａｎｇｈａｉ） Ｌｉｍｉｔｅｄ 有機発光ディスプレイ装置及びその薄膜トランジスタ
JP2016111238A (ja) * 2014-12-08 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2016167277A1 (ja) * 2015-04-17 2016-10-20 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
JP2016224386A (ja) * 2015-06-04 2016-12-28 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR20170021472A (ko) * 2015-08-18 2017-02-28 엘지디스플레이 주식회사 박막트랜지스터 어레이기판, 그를 포함하는 표시장치 및 그의 제조방법
KR102465442B1 (ko) 2015-08-18 2022-11-09 엘지디스플레이 주식회사 박막트랜지스터 어레이기판, 그를 포함하는 표시장치 및 그의 제조방법
JP2017108132A (ja) * 2015-12-09 2017-06-15 株式会社リコー 半導体装置、表示素子、表示装置、システム
WO2018168639A1 (ja) * 2017-03-14 2018-09-20 シャープ株式会社 半導体装置およびその製造方法
US11043599B2 (en) 2017-03-14 2021-06-22 Sharp Kabushiki Kaisha Semiconductor device and method for producing same

Also Published As

Publication number Publication date
KR20130111874A (ko) 2013-10-11
CN103367455A (zh) 2013-10-23
US8686426B2 (en) 2014-04-01
US20130256653A1 (en) 2013-10-03
EP2648221A3 (en) 2013-10-30
EP2648221A2 (en) 2013-10-09

Similar Documents

Publication Publication Date Title
JP2013214701A (ja) 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
US20170256569A1 (en) Semiconductor device and display device and manufacturing method thereof
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
US9553201B2 (en) Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
US11764232B2 (en) Display substrate, preparation method and driving method therefor, and display apparatus
US9391212B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
US20120112181A1 (en) Oxide semiconductor, thin film transistor including the same and thin film transistor display panel including the same
KR102312924B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20210131956A (ko) 박막 트랜지스터 및 그 제조 방법
US9177971B2 (en) Thin film transistor array panel and method for manufacturing the same
KR102392007B1 (ko) 박막트랜지스터 및 이를 포함하는 표시 장치
US20050110014A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20080076459A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
WO2021227106A1 (zh) 显示面板及其制作方法
US8912027B2 (en) Display device and method of manufacturing the same
TWI726348B (zh) 半導體基板
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR102338190B1 (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
US20130114013A1 (en) Display device
KR20060117635A (ko) 다층 박막, 이를 포함하는 박막 트랜지스터 및 박막트랜지스터 표시판의 제조 방법
US20150048360A1 (en) Semiconductor device and semiconductor device manufacturing method
WO2023197363A1 (zh) 阵列基板及其制作方法、显示面板
KR102278505B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
KR20100075059A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140606

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170126

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170217