CN103367455A - 半导体器件和薄膜晶体管 - Google Patents

半导体器件和薄膜晶体管 Download PDF

Info

Publication number
CN103367455A
CN103367455A CN201210554742XA CN201210554742A CN103367455A CN 103367455 A CN103367455 A CN 103367455A CN 201210554742X A CN201210554742X A CN 201210554742XA CN 201210554742 A CN201210554742 A CN 201210554742A CN 103367455 A CN103367455 A CN 103367455A
Authority
CN
China
Prior art keywords
conductor oxidate
layer
semiconductor element
component
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210554742XA
Other languages
English (en)
Inventor
安秉斗
林志勋
金建熙
李京垣
李制勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN103367455A publication Critical patent/CN103367455A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Weting (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种多半导体氧化物TFT(sos-TFT)在电荷-载流子迁移率和/或阈值电压变化性方面提供了改进的电功能性。sos-TFT可以用来形成用于显示装置的薄膜晶体管阵列面板。示例sos-TFT包括：绝缘的栅极；第一半导体氧化物层，具有含有第一半导体氧化物的组分；第二半导体氧化物层，具有也包含半导体氧化物的不同组分。第一半导体氧化物层和第二半导体氧化物层具有各自的沟道区，所述沟道区受到施加到栅极的控制电压的电容性影响。在一个实施例中，第二半导体氧化物层包含第一半导体氧化物层中不含有的至少一种添加元素，其中，添加元素是镓(Ga)、硅(Si)、铌(Nb)、铪(Hf)和锗(Ge)中的一种。

Description

半导体器件和薄膜晶体管
技术领域
本发明的公开涉及一种薄膜晶体管(TFT)、一种薄膜晶体管阵列(TFT阵列)面板和包括该薄膜晶体管阵列面板的显示装置以及制造薄膜晶体管的方法，具体地，本发明的公开涉及一种包括半导体氧化物的薄膜晶体管、一种薄膜晶体管阵列面板和包括该薄膜晶体管阵列面板的显示装置以及薄膜晶体管的制造方法。
背景技术
诸如电阻器、电容器、二极管和薄膜晶体管(TFT)的电子元件用在各种领域中。在这些电子元件中，特别是薄膜晶体管(TFT)经常用于在诸如液晶显示器(LCD)、有机发光装置(有机发光二极管(OLED)显示器)和电泳显示器的平板显示设备中定义开关元件和驱动元件。
在TFT的结构中，TFT的半导体部分是确定TFT的行为特性的重要部分。当前，硅(Si)被广泛用作TFT和需要半导体部分的其它电子元件中的半导体。根据半导体材料的晶体微观结构，使用的硅可以为非晶硅或多晶型或单晶。单晶硅倾向于最难批量生产，而非晶硅类型具有比较简单的制造工艺。然而，非晶硅类型具有相对并且不期望的低的电荷-载流子迁移率，从而限制了将非晶硅用于制造高性能(例如，高开关速度)的薄膜晶体管。在非晶硅类型的相对差的性能和单晶硅类型的相对优异的性能之间，存在电荷-载流子迁移率高于非晶硅的多晶硅。然而，将非晶硅晶化以将非晶硅转换为多晶形式的工艺消耗时间和能量，并且具有相对高的制造成本。另外，由于晶化步骤增加了工艺复杂性，所以在采用这种晶化步骤的批量生产过程中，更多的事情可能出错。
考虑到这一点，使用具有半导体性质的金属氧化物的半导体氧化物变得受欢迎。与多晶硅相比，所述半导体氧化物具有较低的成本和较高的均匀性，与非晶硅相比，所述半导体氧化物具有电流的较高的电荷-载流子迁移率和相对高的ON/OFF比。
半导体氧化物型薄膜晶体管的电学特性会明显受半导体氧化物材料的微观结构和均匀性影响，后者可以为用来制造半导体氧化物材料的工艺的函数。因此，已经进行了对使用半导体氧化物材料形成薄膜晶体管的微观结构和工艺的研究。
应该理解的是，该背景技术部分意图对这里公开的技术的理解提供有用的背景，这样，该背景技术部分可能包含在这里公开的主体的相应发明日期之前不构成所属技术领域的技术人员所知晓或理解的思想、概念或认识。
发明内容
本发明的公开通过提供包括与单个半导体氧化物晶体管(在下文中也称作“sso-TFT”，其中，“sso”表示单个半导体氧化物组分)相反的多个半导体氧化物(在下文中也称作“sos-TFT”，其中，“sos”表示多个半导体氧化物)的薄膜晶体管提供了改进的电学特性。本发明的公开也提供了用于这种半导体晶体管(sos-TFTs)的容易的制造工艺。
更具体地讲，根据本公开的半导体氧化物TFT(sos-TFT)包括：栅极；栅极绝缘层，位于栅极上或位于栅极下方；第一半导体氧化物层和第二半导体氧化物层，它们都与栅极叠置，栅极绝缘层位于第一半导体氧化物层和第二半导体氧化物层与栅极之间。第一半导体氧化物层和第二半导体氧化物层彼此接触。源极连接到第二半导体氧化物层，也与漏极分开。第二半导体氧化物层包含第一半导体氧化物中不含有的至少一种添加元素。至少一种添加元素选择与由镓(Ga)、硅(Si)、铌(Nb)、铪(Hf)和锗(Ge)组成的组，第一半导体氧化物包含铟(In)-锌(Zn)-锡(Sn)氧化物(IZTO)，第二半导体氧化物包含锌(Zn)-锡(Sn)氧化物(ZTO)。
根据本公开的薄膜晶体管阵列面板包括形成为矩阵的多个半导体氧化物TFTs(sos-TFTs)，并且操作地结合到对应的交叉的栅极线和数据线，其中，sos-TFTs均结合到对应的像素单元(例如，LCD像素电极)。
第二半导体氧化物中添加组分的含量可以在大约1at.％至大约30at.％的范围内。
第一半导体氧化物和第二半导体氧化物均可以能够通过预定的湿蚀刻剂蚀刻，其中，当通过预定蚀刻剂湿蚀刻时，第一半导体氧化物和第二半导体氧化物的各自的蚀刻速率之间的差等于或小于大约
Figure BDA00002612301900021
第二半导体氧化物中锡(Sn)的含量与第一半导体氧化物中锡(Sn)的含量之间的差可以等于或小于大约15at.％。
第一半导体氧化物层和第二半导体氧化物层中的每个的厚度可以在从大约
Figure BDA00002612301900031
至大约
Figure BDA00002612301900032
的范围内。
第二半导体氧化物可以包含铟(In)。
根据本公开的示例性实施例，与仅具有一个相同的半导体氧化物的半导体氧化物TFT相比，可以改进包括多个半导体氧化物的半导体氧化物TFT(sos-TFT)的电学特性。
附图说明
图1是根据本公开示例性实施例的多种半导体氧化物薄膜晶体管(sos-TFT)的剖视图，
图2是示出根据各种示例性实施例制造的包括本公开的半导体氧化物TFTs(sos-TFTs)的薄膜晶体管的各自的光电可靠性的柱状图，
图3是示出根据各种示例性实施例制造的包括本公开的半导体氧化物TFTs(sos-TFTs)的薄膜晶体管的各自的电荷-载流子迁移率的柱状图，
图4是根据本公开示例性实施例的第二薄膜晶体管的剖视图，
图5是根据本公开示例性实施例的另一半导体氧化物TFT(sos-TFT)的剖视图，
图6是根据本公开示例性实施例的又一薄膜晶体管的剖视图，
图7至图11是顺序示出图5中示出的薄膜晶体管的制造方法的剖视图，
图12是示出根据本公开示例性实施例的薄膜晶体管的半导体氧化物层的剖面的照片，
图13是示出根据本公开示例性实施例的薄膜晶体管的半导体氧化物层的剖面的照片(a)以及示出根据半导体氧化物层的位置的组分的表(b)，
图14至图18是顺序示出图6中示出的薄膜晶体管的制造方法的剖视图，
图19是根据本公开示例性实施例的薄膜晶体管阵列面板和包括该薄膜晶体管阵列面板的显示装置的布局图，
图20是沿着线XX-XX截取的图19的包括薄膜晶体管阵列面板的显示装置的剖视图的一个示例，
图21是沿着线XX-XX截取的图19中的包括薄膜晶体管阵列面板的显示装置的剖视图的一个示例，
图22是沿着线XX-XX截取的图19中的包括薄膜晶体管阵列面板的显示装置的剖视图的一个示例，
图23是根据本公开示例性实施例的显示装置的等效电路图，
图24是根据本公开示例性实施例的显示装置的布局图，
图25是沿着线XXV-XXV截取的图24的显示装置的剖视图，
图26是沿着线XXVI-XXVI截取的图24的显示装置的剖视图。
具体实施方式
在下文中，将参照附图更充分地描述本发明的公开，在附图中示出了本公开的示例性实施例。如相关领域的技术人员将认识到的，在理解本公开之后，所描述的实施例可以以各种不同方式改变，所有的改变都没有脱离本公开的教导的精神或范围。
在附图中，为了清晰起见，可以夸大层、膜、面板、区域等的厚度。(一种例外情况是包括的显微照片是按比例的。)在整个说明书中，类似的标号表示类似的元件。将理解的是，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”时，该元件可以直接在所述另一元件上或者也可以存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。
首先，将参照图1、图2和图3来描述根据本公开示例性实施例的薄膜晶体管。
图1是根据本公开示例性实施例的薄膜晶体管的剖视图，图2是示出根据本公开各种示例性实施例形成的不同薄膜晶体管的光电可靠性的图，图3是根据本公开各种示例性实施例形成的薄膜晶体管的电荷载流子迁移率的图。
参照图1的侧面剖视图，栅极124位于包含诸如塑料或玻璃的相对透明的绝缘材料的基底110上。栅极124可以由诸如铝(Al)或铝合金的铝基金属、银(Ag)或银合金的银基金属、铜(Cu)或铜合金的铜基金属、钼(Mo)或钼合金的钼基金属、铬(Cr)、钽(Ta)和钛(Ti)的导电材料制成。然而，栅极124可以由包括具有不同物理性质的至少两个导电层的多层结构制成。例如，栅极124可以具有诸如Mo/Al/Mo、Mo/Al、Mo/Cu、CuMn/Cu和Ti/Cu的多层结构。
提供第一半导体元件154a和不同的第二半导体元件154b。半导体元件154a和154b中的每个分别包含各自的半导体氧化物。第一半导体元件154a与栅极124叠置，栅极绝缘层140置于第一半导体元件154a和栅极124之间。第二半导体元件154b与第一半导体元件154a叠置。第一半导体元件154a和第二半导体元件154b彼此直接接触，从而第一半导体元件154a和第二半导体元件154b电连接并且物理连接。这里，第一半导体元件154a也被称作第一半导体氧化物层，并且被理解为具有与栅极绝缘层140的顶部主表面形成界面的下主表面。
在本示例性实施例中，栅极绝缘层140可以位于栅极124上。栅极绝缘层140可以包含诸如氧化硅(SiOx)、氮化硅(SiNx)或氧氮化硅(SiOxNy)的绝缘材料。栅极绝缘层140可以通过溅射方法形成。通常，作为溅射工艺的结果，栅极绝缘层140将通常具有非晶微观结构。
如所述，第一半导体元件154a和第二半导体元件154b设置在栅极绝缘层140上。在图1示出的本公开的示例性实施例中，第二半导体元件154b直接位于第一半导体元件154a上，第一半导体元件154a和第二半导体元件154b的俯视平面图形状(未示出)在形状方面可以基本彼此相同或者彼此相似。这里，平面形状是指当沿着基底110的顶部主表面的法线方向示出时看到的形状。
第一半导体元件154a和第二半导体元件154b的各自的半导体氧化物具有不同的组分。具体地，第二半导体元件154b包含至少一种不包含在第一半导体元件154a中的添加元素X。添加元素X包括镓(Ga)、硅(Si)、铌(Nb)、铪(Hf)和锗(Ge)中的至少一种。另外，直接位于通常为非晶微观结构的栅极绝缘层140上的第一半导体元件154a的化学式不包含预定的至少一种添加元素X，所述至少一种添加元素X包含在第二半导体元件154b中。另外，第二半导体元件154b可以包含或可以不包含铟(In)。下面将描述第一半导体元件154a和第二半导体元件154b的详细的可能组成。
根据第一半导体元件154a的不同的化学式以及根据本公开，第一半导体元件154a包含氧化物，所述氧化物含有铟(In)、锡(Sn)和锌(Zn)中的至少一种，但是更优选地，所述氧化物包含全部铟(In)、锡(Sn)和锌(Zn)，同时所述氧化物不包含所谓的X部分。即，在优选的实施例中，第一半导体元件154a包含铟-锌-锡氧化物化合物或混合物(IZTO)。例如，第一半导体元件154a可以更具体地包含下列化合物的混合物：氧化铟(In2O3)、氧化锌(ZnO)和氧化锡(SnO2)。
另一方面，第二半导体元件154b包含镓(Ga)、硅(Si)、铌(Nb)、铪(Hf)和锗(Ge)中的至少一种作为其至少一种添加元素X，同时可选地在一种情况下不包含铟(In)且仅包含锌(Zn)-锡(Sn)氧化物混合物(ZTO)作为其不含X的组分。然而在一个实施例中，第二半导体元件154b省去了铟，在可选实施例中，第二半导体元件154b可以包含铟(In)。更具体地讲，例如，第二半导体元件154b可以包含氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)和氧化镓(Ga2O3)的混合物。
因此，根据本公开的一方面，第二半导体元件154b包含锡-锌氧化物以及镓、硅、铌、铪和锗中的至少一种。第二半导体元件154b的组分可以通过使用AC或DC溅射工艺来形成，所述AC或DC溅射工艺将所述组分溅射到第一半导体元件154a的顶部上，同时使用包含铟或不包含铟的合适的半导体氧化物靶。此时，用于形成第二半导体元件154b的半导体氧化物靶的电阻率可以等于或小于大约5×10-2Ωcm。例如，AC或DC溅射工艺可以在Ar气氛、O2气氛或者Ar和O2的混合气氛下执行。
当第二半导体元件154b包含铟时，形成第二半导体元件154b的组成中的铟含量可以与第一半导体元件154a中包含的铟含量(at.％)基本相同。
根据这种组成的第一半导体元件154a和第二半导体元件154b可以通过能够用于湿蚀刻诸如铜(Cu)的金属的蚀刻剂同时湿蚀刻。这种诸如铜的金属可以为可以在第二半导体元件154b的层之后并且在第二半导体元件154b的层的上方沉积的布线的组成材料。
第一半导体元件154a和第二半导体元件154b针对蚀刻剂的蚀刻速率之间的差可以等于或小于大约
Figure BDA00002612301900061
更详细地讲，它们的蚀刻速率的差可以等于或小于大约
Figure BDA00002612301900062
针对给定的蚀刻剂，当第一半导体元件154a和第二半导体元件154b的蚀刻速率之间的差大于大约
Figure BDA00002612301900063
时，图案化的第一半导体元件154a和第二半导体元件154b的边缘没有很好地对准，从而会产生歪斜，并且在第一半导体元件154a和第二半导体元件154b的一个中会产生底切，在更坏的情况下，在实际情况下，可能不能同时将第一半导体元件154a和第二半导体元件154b图案化。然而，根据本公开的示例性实施例，当利用给定的蚀刻剂通过湿蚀刻将第一半导体元件154a和第二半导体元件154b同时图案化时，可以基本防止第一半导体元件154a和第二半导体元件154b的歪斜和底切，从而第一半导体元件154a和第二半导体元件154b两者的图案边缘能够与共掩模图案基本自对准。
作为使第一半导体元件154a和第二半导体元件154b针对选择的蚀刻剂的蚀刻速率之间的差等于或小于大约
Figure BDA00002612301900071
的方法的一部分，第二半导体元件154b中包含的锡(Sn)的含量与第一半导体元件154a中包含的锡(Sn)的含量之间的差可以等于或小于大约15at.％。
根据本公开的示例性实施例，第二半导体元件154b中包含的至少一种添加元素X的含量可以在大约1at.％至大约30at.％的范围内。如上所述，通过包括第一半导体元件154a和第二半导体元件154b两者来限定so-TFT的沟道部分，可以实现相对高的电荷-载流子迁移率，同时增加薄膜晶体管的光电可靠性。将参照图2和图3来描述这方面。
图2示出了通过统计测量用柱状图的X轴上表示的第二半导体元件154b的组成制造的对应的薄膜晶体管(so-TFTs)的阈值电压(Vth)的偏差(ΔVth)得到的光电可靠性。应该理解，随着薄膜晶体管的阈值电压的示出的统计偏差(ΔVth)减小，对应的相关光电可靠性增加。在图2中，包括IZTO和IGZO作为对比示例，其它示出的组分是根据本公开的包含添加X因素的第二半导体元件154b的示例。参照图2，对于根据本公开的第二半导体元件154b的示出的组分，与通常的半导体氧化物晶体管(so-TFTs)相比，这样方式形成的薄膜晶体管(so-TFT)的光电可靠性相对优良。更具体地讲，当添加元素X为镓(Ga)并且第二半导体元件154b中添加元素X(例如，镓(Ga))的含量增加到大约16at.％时，与添加元素X(例如，镓(Ga))的组分贡献基本小于16at.％的情况相比，光电可靠性可以特别好(最小的偏差，因此电学行为的可预见性最好)。因此，为了提供阈值电压的统计偏差(ΔVth)最小化的半导体氧化物晶体管(so-TFTs)的电学行为的相对好的可预见性，作为示例，期望使用在图2的柱状图最右边示出的Ga(16原子百分比)+IZTO组分。
另一方面，如图3中所示，为了测试根据它们各自的第二半导体元件154b的示出的组分制造的薄膜晶体管(so-TFTs)，在图3的柱状图的最右边示出的相同的示例性Ga(16原子百分比)+IZTO组分表现出相对最差的电荷-载流子迁移率(cm2/Vs)。与图2的情况类似，在图3中，包括IZTO和IGZO组分作为对比示例，柱状图中示出的剩余部分表示根据本公开的第二半导体元件154b的示例性组分，其中，这种组分包括至少一种添加X因素(例如，镓(Ga))。参照图3中的细节，如示例所见，将最右边的半导体组分(ITZO+X＝(16at.％的Ga))与最左边的半导体组分(ITZO，没有X添加)的各自的电荷-载流子迁移率值相比，可以看出，最左边的组分(ITZO，没有X添加)的电荷-载流子迁移率基本优于最右边的组分(ITZO+(16at.％的Ga))的电荷-载流子迁移率。更具体地讲，通过将最右边的示例(Ga的原子百分比大于8％)与最左边的示例(Ga的原子百分比＝0％)相比，发现的是，当从Ga的原子百分比＝0％的情况变成Ga的原子百分比＝8％的情况时，从右边第二的示例(Ga的原子百分比＝8％)的电荷-载流子迁移率表现出稍微地增加。另一方面，当从Ga的原子百分比＝8％的情况变成Ga的原子百分比＝16％的情况时，电荷-载流子迁移率表现出显著下降。换而言之，当第二半导体元件154b的添加元素X(例如，镓(Ga))的含量为大约16at.％或更高时，电荷-载流子迁移率会不期望地低。通过比较，在添加元素X(例如，Ga)的含量小于16at.％(例如，8at.％或更小)的情况下，电荷-载流子迁移率是可以接受的。
考虑到以上内容，根据本公开的示例性实施例，当为了根据图2降低阈值电压的统计偏差(ΔVth)的目的，第二半导体元件154b包括至少一种添加元素X(其中，添加元素X包括镓(Ga)、硅(Si)、铌(Nb)、铪(Hf)和锗(Ge)中的至少一种)时，为了增加由第一半导体元件154a提供的电荷-载流子迁移率的目的，可以用基本较少的添加元素X或者不用添加元素X来形成第一半导体元件154a。除了在第一半导体元件154a和第二半导体元件154b的组分之间，在各个组分中具有突然的明确的线变化之外，也在本公开的意图之内的是，在第一半导体元件154a和第二半导体元件154b界面边界区域中，在第一半导体元件154a和第二半导体元件154b的各自的组分之内和之外分别提供逐渐的改变或逐渐的混合。可选地，在一些情况下，可能期望在第一半导体元件154a和第二半导体元件154b的组分之间在各个组分中具有突然的明确的线变化，可以通过从单独使用一种溅射靶切换到使用第二种基本不同的溅射靶来防止一种组分到另一组分的逐渐变化。因此，在后一种情况下，在第一半导体元件154a和第二半导体元件154b的预定的各自组分之间的边界部分中没有产生具有新的不同组分的新的中间层。具体地讲，如果第二半导体元件154b中包含的至少一种添加元素X的含量在大约1at.％至大约30at.％的范围内，则第一半导体元件154a和第二半导体元件154b的组成元素的混合可能是不期望的，并且可以通过从单独使用第一溅射靶切换到单独使用第二溅射靶而不是从100％使用第一溅射靶(用于对应地沉积第一半导体元件154a的组分)逐渐改变成100％使用第二溅射靶(用于对应地沉积第二半导体元件154b的组分)来明确地防止第一半导体元件154a和第二半导体元件154b的组成元素的混合。
同时，第一半导体元件154a和第二半导体元件154b中的每个的各自的厚度可以在从大约
Figure BDA00002612301900091
至大约
Figure BDA00002612301900092
的范围内。
另外，分别包含在第一半导体元件154a和第二半导体元件154b中的各自的半导体氧化物组分的微观结构可以基本为非晶、或晶体(例如，通过沉积后退火)、或纳米尺寸晶体或者如果期望则为至少两种这种各个微观结构的混合物。
回到图1中示出的结构，可以看出，半导体氧化物晶体管(sos-TFT)的各自的源极173和各自的漏极175分别连接到第二半导体元件154b。源极173和漏极175彼此面对，并且在第二半导体元件154b的一个主表面处彼此分开。在图1示出的示例性实施例中，源极173和漏极175位于第二半导体元件154b上，并且可以直接接触第二半导体元件154b。
源极173和漏极175可以由铝(Al)或铝合金的铝基金属、银(Ag)或银合金的银基金属、铜(Cu)或铜合金的铜基金属(诸如CuMn)、钼(Mo)或钼合金的钼基金属、铬(Cr)、钽(Ta)、钛(Ti)制成。例如，Mo-Nb和Mo-Ti作为钼合金。可选地或者另外地，源极173和/或漏极175可以由诸如ITO、IZO和AZO的透明导电材料制成。源极173和漏极175可以分别由包括至少两个导电层(未示出)的对应的多层结构制成。例如，源极173和漏极175可以由诸如Mo/Al/Mo、Mo/Al、Mo/Cu、CuMn/Cu和Ti/Cu的多层结构形成。
在一个实施例(未示出)中，源极-漏极短路阻挡层(未示出)设置在第二半导体元件154b上，并且设置在源极173和漏极175之间，以防止源极173和漏极175之间的电流泄漏。另一方面，根据不具有附加阻挡层的另一示例性实施例(如图1中所示)，可能发生源极173和漏极175的金属组分向第二半导体元件154b中扩散。期望的是防止金属组分导致的这种污染。具体地讲，如上所述，如果第二半导体元件154b中包含的至少一种添加元素X的含量等于或大于大约1at.％并且等于或小于大约30at.％，应该防止源极173和漏极175的金属组分(例如，铜(Cu))向第二半导体元件154b(和/或第一半导体元件154a)扩散。因此，尽管源极173和漏极175在图1中示出为直接形成在第二半导体元件154b上，例如，在源极和漏极用单层的铜(Cu)形成的情况下，应该通过使用一种或一种以上阻挡材料防止由于铜迁移和污染导致的薄膜晶体管的特性下降。
栅极124、源极173和漏极175与第一半导体元件154a和第二半导体元件154b一起形成半导体氧化物TFT(sos-TFT)，所述半导体氧化物TFT的沟道区在源极173和漏极175之间的区域中位于第一半导体元件154a上并且也位于第二半导体元件154b中。
第一半导体元件154a和第二半导体元件154b均可以具有岛形形状，然而，可选地，它们可以具有其它形状，例如，所述其它形状包括与它们各自的源极173或漏极175的对应部分的形状相同的对应的俯视平面图形状。
钝化层180可以形成在薄膜晶体管的源极173和漏极175上，并且也可以形成在暴露的第二半导体元件154b上。钝化层180可以由诸如氮化硅或氧化硅的无机绝缘体、有机绝缘体和/或低介电常数的其它绝缘材料形成。
已经描述了根据本公开的示例性薄膜晶体管的结构，然而，根据本公开的薄膜晶体管的结构不限于此。这里描述的具有组成属性和特性的第一半导体元件154a和第二半导体元件154b可以应用于各种其它结构的其它半导体装置和对应的制造方法，从而根据本教导可以改善薄膜晶体管的电荷-载流子迁移率和阈值偏差特性。
接下来，将参照图4、图5和图6描述根据本公开进一步示例性实施例的半导体氧化物TFT(sos-TFTs)的不同结构。与前一示例性实施例相同的构成元件用相同的标号表示，因此省略对应的描述。
图4是栅极设置在顶部上的根据第二示例性实施例的薄膜晶体管的剖视图。图5是根据另一示例性实施例的薄膜晶体管的剖视图。图6是根据另一示例性实施例的在源极和漏极之间具有阻挡件的薄膜晶体管的剖视图。
首先，参照图4，此处示出的薄膜晶体管在功能上与图1中示出的第一示例性实施例基本相同。然而，栅极124位于顶部上，接下来第一半导体元件154a设置在栅极124下面，第二半导体元件154b进一步设置在第一半导体元件154a下面，源极173和漏极175位于第二半导体元件154b下方。
在参照图4来说更详细的方面，源极173和漏极175直接形成在基底110上，并且在基底110上直接图案化。接下来，第一半导体元件154a和第二半导体元件154b的材料层按照所述顺序顺序地沉积，然后被同时图案化。接下来，栅极绝缘层140位于第一半导体元件154a的层上。接着，栅极124的材料至少在与源极173和漏极175之间的分开空间对应的区域中位于栅极绝缘层140上。钝化层180位于栅极124上。形成接触孔(未示出)，数据线(未示出)连接到源极173，而像素电极(未示出)连接到漏极175。
另外，在图4中示出的示例性实施例中，每个组成元件的材料、组分和含量(具体地，第一半导体元件154a和第二半导体元件154b的特性)可以与图1中示出的示例性实施例的材料、组分和含量相同。
接下来，参照图5，根据示例性实施例的薄膜晶体管与图1中示出的示例性实施例的薄膜晶体管基本相同，除了沟道部分的相对尺寸之外，第一半导体元件154a和第二半导体元件154b可以具有与源极173和漏极175的平面图形状基本相同的平面图形状。可以通过使用用于所有元件的共蚀刻掩模将第一半导体元件154a和第二半导体元件154b以及源极173和漏极175同时图案化，其中，共蚀刻掩模包括所谓的裂缝的或半透明的区域(也参见如下面描述的图9)。
另外，对于图5中示出的示例性实施例，每个组成元件的材料、组分和含量(具体地，第一半导体元件154a和第二半导体元件154b的特性)可以与图1中示出的示例性实施例的材料、组分和含量基本相同。
接下来，参照图6，除了蚀刻停止件(这里也被称作蚀刻防止层)155进一步设置在第二半导体元件154b上之外，根据图6的示出的实施例的薄膜晶体管与图1中示出的示例性实施例的薄膜晶体管的大部分基本相同。蚀刻停止件155保护性地覆盖第一半导体元件154a和第二半导体元件154b的沟道区，从而在下面的图案化工艺中可以防止蚀刻剂对薄膜晶体管的沟道区的损坏。另外，蚀刻停止件155防止诸如氢的杂质例如从钝化层180的绝缘材料扩散到第一半导体元件154a和第二半导体元件154b中，从而防止第一半导体元件154a和第二半导体元件154b的特性发生变化。
蚀刻停止件155的厚度可以等于或小于大约
Figure BDA00002612301900111
并且蚀刻停止件155可以由包括SiOx、SiNx、SiOCx和SiONx中的至少一种的无机材料层或者包括有机材料或聚合物有机材料的有机层形成。
钝化层180位于蚀刻停止件155的顶部上以及源极173和漏极175上方。
另外，对于图6中示出的示例性实施例，每个组成元件的材料、组分和含量(具体地，第一半导体元件154a和第二半导体元件154b的特性)可以与图1中示出的示例性实施例的材料、组分和含量基本相同。
接下来，将参照图7、图8、图9、图10、图11、图12和图13来描述图5中示出的根据示例性实施例的薄膜晶体管的制造方法。
图7至图11是顺序示出在图5中示出的薄膜晶体管的制造方法的剖视图，图12是示出根据本公开示例性实施例的薄膜晶体管的半导体氧化物层的剖面的显微照片，图13是示出根据本公开示例性实施例的薄膜晶体管的半导体氧化物层的剖面的照片(a)以及示出根据半导体氧化物层中的位置的组分的表(b)。
首先，参照图7，沉积栅极124的材料层并且将材料层图案化，从而将栅极设置在基底110上的预定位置，其中，基底110包含诸如塑料或玻璃的绝缘材料。
接下来，参照图8，提供由诸如氧化硅(SiOx)、氮化硅(SiNx)或氧氮化硅(SiOxNy)的绝缘材料制成的栅极绝缘层140，其中，栅极绝缘层140形成在图案化的栅极124上。接着，按照示出的顺序在栅极绝缘层140上顺序沉积第一半导体氧化物层150a、第二半导体氧化物层150b以及源极和漏极形成导电层170。
可以使用对应的第一半导体氧化物靶通过溅射方法形成第一半导体氧化物层150a，其中，第一半导体氧化物靶的组分包括含有例如铟(In)、锡(Sn)和锌(Zn)的期望的氧化物。可以使用对应的第二半导体氧化物靶通过溅射方法类似地形成第二半导体氧化物层150b，其中，第二半导体氧化物靶的成分包含添加元素X，添加元素X包括镓(Ga)、硅(Si)、铌(Nb)、铪(Hf)和锗(Ge)中的至少一种，第二半导体氧化物靶的成分可选地还包括铟(In)或者不包含铟(In)。第二半导体氧化物层150b中包含的至少一种添加元素X的含量可以在从大约1at.％至大约30at.％的范围内。
可以利用由诸如铜(Cu)的期望金属制成的第三靶通过对应的溅射方法来形成导电层170。
接下来，参照图9，在导电层170上形成感光膜50，并且将感光膜50图案化，从而限定图案化的蚀刻停止件。更具体地讲，图案化的感光膜50(也就是光致抗蚀剂或PR)包括厚度相对薄的第一部分51和厚度相对厚的第二部分53。第一部分51与栅极124的位置对准。
通过使用感光膜50作为蚀刻掩模，根据预定图案同时蚀刻第一半导体氧化物层150a、第二半导体氧化物层150b和导电层170，从而形成第一半导体元件154a、第二半导体元件154b和部分图案化的导体层174，如图10中所示。此时，可以采用湿蚀刻工艺，使用的蚀刻剂可以为能够选择性地一起蚀刻导电层170、第一半导体氧化物层150a和第二半导体氧化物层150b的蚀刻剂。第一半导体元件154a和第二半导体元件154b针对蚀刻剂的蚀刻速率之间的差应该等于或小于大约
Figure BDA00002612301900131
从而可以防止在第一半导体元件154a的边缘与第二半导体元件154b的边缘之间产生未对准或底切。在图10至图11中，在与栅极124叠置的部分中形成源极和漏极之间的空间。
参照图12，通过显微照片的方式可以确认的是，根据本公开的示例性实施例形成的第一半导体氧化物层150a和第二半导体氧化物层150b的边缘之间没有产生太多的底切或未对准(例如，大于大约100nm)。
接下来，更详细地参照图10，将感光膜50部分灰化或者部分干蚀刻，以去除包括厚度薄的第一部分51的上面的厚度部分。此时，第二部分53的厚度减小了被去除的第一部分51的厚度那么多，从而形成如所示出的改变的感光膜53’。
接下来，更详细地参照图11，通过使用改变的感光膜53’作为蚀刻掩模，导体层174被图案化，以形成源极173和分开的漏极175。此时，为了不蚀刻第一半导体氧化物层154a和第二半导体氧化物层154b，选择用于导体层174的蚀刻剂的蚀刻速率，从而选择性地抵抗蚀刻第一半导体氧化物层154a和第二半导体氧化物层154b。
接下来，去除感光膜53’，如图5中所示，形成绝缘材料的钝化层180。在涂覆用于钝化层180的绝缘材料之后，为了改善薄膜晶体管的特性，可以在高温下执行热处理或者可以执行退火。可以采用诸如干型、湿型、炉型和快速热退火(RTA)的各种方法进行热处理。施加的热或退火处理可以引起第一半导体元件154a和第二半导体元件154b中的一个或两个中的结晶。
参照图13的剖面显微照片，如图13中的部分(a)所示，尽管在形成钝化层180之后执行热处理，但是通过该制造方法形成的第一半导体元件154a和第二半导体元件154b的组分基本上未彼此混合，第一半导体元件154a和第二半导体元件154b保持基本彼此分开。
图13的部分(b)中示出的成分分析是包含稼(Ga)作为第二半导体元件154b的添加元素X的示例，第二半导体元件154b也包含少量的铟(In)。对应于第二半导体元件154b的第一位置P1和第二位置P2的组分几乎保持相同，设置在对应于第一半导体元件154a的深度内的第三位置P3和第四位置P4的组分也保持相同，从而可以确认的是，分别在第一半导体元件154a的组分和第二半导体元件154b的组分之间几乎未发生组成元素的移动(变化)。更具体地讲，尽管退火步骤，即使在对应晶体管的制造工艺中采用了热处理，但是在第一半导体元件154a和第二半导体元件154b之间的边界(P3上面的虚线)处也没有第一半导体元件154a的组分与第二半导体元件154b的组分的可识别的混合或者形成中间的第三层。
接下来，将参照图14、图15、图16、图17和图18来描述制造根据图6的示例性实施例的薄膜晶体管的方法。用相同的标号表示如在前面示例性实施例中相同的组成元件，因此将省略相同的描述。
图14至图18是顺序示出用于图6中示出的薄膜晶体管的制造方法的剖视图。
首先，参照图14，将栅极124形成为位于包括诸如塑料或玻璃的透光绝缘材料的基底10上。
接下来，参照图15，在栅极124上形成由诸如氧化硅(SiOx)、氮化硅(SiNx)或氧氮化硅(SiOxNy)的绝缘材料制成的栅极绝缘层140。此后，在栅极绝缘层140的顶部上顺序形成第一半导体元件154a和第二半导体元件154b的各自的层。
可以使用对应组的半导体氧化物靶通过溅射来顺序沉积预图案化的第一半导体氧化物层(未示出)和预图案化的第二半导体氧化层(未示出)，从而分别形成第一半导体元件154a和第二半导体元件154b，其中，所述半导体氧化物靶包括由含有铟(In)、锡(Sn)和锌(Zn)的半导体氧化物组成的靶和由其对应的包含添加元素X的半导体氧化物组成的另一靶，所述添加元素X包含锡-锌氧化物以及镓、硅、铌、铪和锗中的至少一种并且可选地包含铟或不包含铟。此时，可以采用使用蚀刻剂的湿蚀刻，对于第一半导体元件154a和第二半导体元件154b的蚀刻剂的蚀刻速率之间的差可以等于或小于大约
Figure BDA00002612301900141
更具体地，可以等于或小于大约第二半导体元件154b中包含的至少一种添加元素X的含量可以在大约1at.％至大约30at.％的范围内。
在将第一半导体元件154a和第二半导体元件154b图案化之后，对整个基底110执行热处理(结晶化退火)，从而改善形成的薄膜晶体管的特性。热处理方法可以为诸如干型、湿型、炉型和快速热退火(RTA)的各种方法。如所述，根据本公开的组分属性的第一半导体元件154a和第二半导体元件154b的组成成分在热处理之后没有彼此混合，在第一半导体元件154a和第二半导体元件154b之间的边界处没有形成中间的新的第三层，从而薄膜晶体管的特性没有受到结晶退火步骤的负面影响，并且可以通过结晶退火步骤来改善半导体氧化物TFT(sos-TFT)的电荷-载流子迁移率特性。
接下来，可以在第二半导体元件154b上另外形成蚀刻停止件155。可以例如通过化学气相沉积(CVD)或溅射在第二半导体元件154b上沉积绝缘材料并且接着蚀刻来形成停止件155。此时，可以使用干蚀刻方法，并且可以使用具有选择性蚀刻速率的蚀刻气体，从而不蚀刻第一半导体元件154a和第二半导体元件154b。
在将蚀刻停止件155图案化之后，对整个基底110执行第二次热处理，从而进一步改进薄膜晶体管的特性。热处理方法可以为诸如干型、湿型、炉型和快速热退火(RTA)的各种方法。在这种情况下，第一半导体元件154a和第二半导体元件154b的组成成分没有彼此混合，在第一半导体元件154a和第二半导体元件154b之间的边界处没有形成新的第三层，从而薄膜晶体管的特性没有受到第二次结晶退火步骤的负面影响，并且可以通过第二次结晶退火步骤来改善半导体氧化物TFT(sos-TFT)的电荷-载流子迁移率特性。
接着，参照图16，在栅极绝缘层140、第二半导体元件154b和蚀刻停止件155上沉积诸如包含铜(Cu)的金属的源极和漏极金属并且图案化，从而形成元件173和漏极175。此时，可以使用湿蚀刻，并且可以使用具有选择性蚀刻速率的蚀刻剂，从而不蚀刻第一半导体元件154a和第二半导体元件154b。
接着，参照图17和图18，在源极173和漏极175上沉积诸如氮化硅或氧化硅的无机绝缘体或有机绝缘体或低介电常数绝缘的绝缘体，从而形成钝化层180。如上所述，在涂覆用于钝化层180的绝缘材料之后，可以在高温下执行进一步的热处理或退火步骤，从而进一步改善薄膜晶体管的特性。热处理方法可以为诸如干型、湿型、炉型和快速热退火(RTA)的各种方法。
接下来，将参照图19和图20来描述根据本公开的包括多个半导体氧化物TFTs(sos-TFTs)的薄膜晶体管阵列面板的结构。用相同的标号表示与前面示例性实施例中相同的组成元件，因此省略了重复的描述。
图19是根据本公开示例性实施例的薄膜晶体管阵列面板和包括该薄膜晶体管阵列面板的显示装置的俯视平面布局图，图20是沿着线XX-XX截取的图19的薄膜晶体管阵列面板的一个剖视示例。
在本示例性实施例中，薄膜晶体管阵列面板是液晶显示器(LCD)型。然而，根据其它示例性实施例的薄膜晶体管阵列面板可以应用于诸如有机发光装置(OLED显示器)、电泳显示器等的几种其它种类的平板显示器。
在图19中，栅极线121和存储电极线131位于由玻璃或塑料制成的绝缘基底110上。
栅极线121可以传输栅极信号，并且可以沿着几乎行方向延伸，并且可以包括从栅极线121一体分支出的多个栅极124。另外，栅极线121包括端部129。然而，可以省略栅极线的端部129。
被构造为用于接收预定电压的存储电极线131与栅极线121基本平行地延伸，并且包括从存储电极线131一体分支出的存储电极137。存储电极线131和存储电极137的形状和布置可以为各种各样的。可以省略存储电极线131。
栅极线121和存储电极线131可以由诸如铝(Al)或铝合金的铝基金属、银(Ag)或银合金的银基金属、铜(Cu)或铜合金的铜基金属、钼(Mo)或钼合金的钼基金属、铬(Cr)、钽(Ta)和钛(Ti)的合适的导电材料制成。另外，栅极线121和存储电极线131可以由诸如ITO、IZO和AZO的透明导电材料制成，或者包含上述透明导电材料。栅极线121和存储电极线131可以由包括至少两个导电层(未示出)的多层结构制成。
栅极绝缘层140位于栅极线121和存储电极线131上。栅极绝缘层140可以包含氮化硅、氧化硅、SiON组合物或者有机绝缘材料。栅极绝缘层140可以具有包括至少两个绝缘层(未示出)的多层结构。例如，栅极绝缘层140的上层可以包含SiOx，下层可以包含SiNx，或者上层可以包含SiOx，下层可以包含SiOxNy。
在栅极绝缘层140上形成包含各自的半导体氧化物的第一半导体元件154a和第二半导体元件154b。第一半导体元件154a和第二半导体元件154b的组成和特性可以与上面描述的几个示例性实施例的第一半导体元件154a和第二半导体元件154b的组成和特性相同，因此省略了详细的描述。
在第二半导体元件154b上形成数据线171和漏极175。
数据线171被构造为用于传输显示器的数据电压，沿着几乎列方向延伸，并且与栅极线121交叉。数据线171包括端部179并且可以包括在栅极124上具有“U”形状弯曲的源极173。另外，源极173的形状可以改变。
漏极175与数据线171分开并且可以包括被源极173包围的条形形状的一端和作为另一端的延伸部分177。延伸部分177可以与存储电极137叠置。如图20中看出的，延伸部分177可以用作电连接到像素电极191的接触区域。
数据线171和漏极(175和177)可以由铝(Al)或铝合金的铝基金属、银(Ag)或银合金的银基金属、铜(Cu)或铜合金的铜基金属(例如，CuMn)、钼(Mo)或钼合金的钼基金属、铬(Cr)、钽(Ta)和钛(Ti)等制成。例如，Mo-Nb和Mo-Ti作为钼合金。另外，源极173和漏极175可以包含诸如ITO、IZO和AZO的透明导电材料。源极173和漏极175可以由包括至少两个导电层(未示出)的多层结构制成。
栅极124、源极173和漏极175与第一半导体元件154a和第二半导体元件154b一起形成薄膜晶体管，薄膜晶体管的沟道在源极173和漏极175之间位于第一半导体元件154a和第二半导体元件154b中。
除了沟道之外，第一半导体元件154a和第二半导体元件154b可以具有与数据线171和漏极175的与第一半导体元件154a和第二半导体元件154b叠置的部分基本相同的平面图形状。第一半导体元件154a和第二半导体元件154b以及数据线171和漏极175的形成方法可以基于图7至图13中示出的制造方法。
在数据线171和漏极175上形成由无机和/或有机绝缘材料制成的钝化层180。钝化层180可以由多层形成。例如，钝化层180的下层可以包含SiOx组分，上层可以包含SiNx组分，或者下层可以包含SiOx，上层可以包含SiOxNy。
钝化层180具有暴露漏极175的延伸部分(上面的177)的接触孔185和暴露数据线的端部的接触孔182。另外，钝化层180和栅极绝缘层140具有暴露栅极线121的端部的接触孔181。
像素电极191和接触辅助件81和82形成为位于钝化层180上。像素电极191和接触辅助件81和82可以由诸如ITO或IZO的透明导电材料制成。像素电极191通过接触孔185电连接到漏极175，从而接收数据电压。接触辅助件81位于栅极线的端部129上，并且通过接触孔181连接到栅极线的端部129。接触辅助件82位于数据线的端部179上并且通过接触孔182连接到数据线的端部179。
接下来，将参照图19和图21来描述根据本公开示例性实施例的包括半导体氧化物TFTs(sos-TFTs)的显示装置。用相同的标号表示与前面示例性实施例中相同的组成元件，因此省略了相同的描述。
图21是沿着线XX-XX截取的包括图19的薄膜晶体管阵列面板的显示装置的另一可能的剖视图的一个示例。
根据图21的本示例性实施例的显示装置包括彼此面对的下面板100和上面板200以及位于两个面板之间的液晶层3。
下面板100包括与图20中示出的示例性实施例的大部分基本相同的薄膜晶体管阵列。然而，在本示例性实施例中，栅极线121、存储电极线131、栅极绝缘层140、钝化层180、数据线171和漏极175中的至少一个可以包括多个导电材料层。
具体地讲，栅极124可以包括下栅极124p和上栅极124q，存储电极线131可以包括下存储电极线131p和上存储电极线131q。例如，下栅极124p和下存储电极线131p可以包含钛(Ti)，上栅极124q和上存储电极线131q可以包含铜(Cu)。
栅极绝缘层140可以包括下栅极绝缘层140p和上栅极绝缘层140q。例如，下栅极绝缘层140p可以包含氮化硅(SiNx)，上栅极绝缘层140q可以包含氧化硅(SiOx)，并且它们可以交换。
位于栅极绝缘层140上的第一半导体元件154a和第二半导体元件154b与根据上面几个示例性实施例的薄膜晶体管中包括的第一半导体元件154a和第二半导体元件154b相同，从而省略了其详细描述。
数据线171和漏极175可以包括三层。数据线171可以包括下数据线171p、173p和179p、中间数据线171q、173q和179q以及上数据线171r、173r和179r，漏极175可以包括下漏极175p和177p、中间漏极175q和177q以及上漏极175r和177r。例如，所述三层可以包括例如按照所述顺序顺序设置的钼(Mo)、铝(Al)和钼(Mo)。不同的是，数据线171和漏极175可以由Ti/Cu或CuMn/Cu的双层形成。
钝化层180也可以由下钝化层180p和上钝化层180q的双层形成。
参照上面板200，光阻挡构件220和滤色器230形成在绝缘基底210上。光阻挡构件200称作黑色矩阵，并且可以用来防止像素之间的光泄露。滤色器230可以具有位于相邻数据线171之间的带形形状。滤色器230可以包括用于产生对应的红色发光、绿色发光或蓝色发光的颜料以及感光有机材料。
相对电极270形成在光阻挡构件220和滤色器230上。相对电极270可以包括诸如ITO和IZO的透明导电氧化物。
液晶层3可以具有正介电各向异性或负介电各向异性，液晶层3的液晶分子被取向为，当不施加电场时，液晶分子的长轴可以平行于或垂直于下显示面板100和上显示面板200的表面。
当像素电极191被供给来自漏极175的合适的数据电压时，像素电极191穿过液晶层3产生电场并且电场到达上面板200的相对电极270，从而确定像素电极191和相对电极270之间的液晶层3的液晶分子的取向方向。因此，在偏振层的帮助下，透射穿过液晶层3的光的亮度可以基于由此确定的液晶分子的取向而不同。
像素电极191和相对电极270形成液晶电容器，从而即使在薄膜晶体管截止之后也保持施加的电压(例如，一帧时间段)。
像素电极191和连接到像素电极191的漏极175与存储电极137和存储电极线131叠置，从而形成存储电容器。
接下来，将参照图19和图22来描述根据本公开示例性实施例的包括薄膜晶体管的另一显示装置。用相同的标号表示与前面示例性实施例中相同的组成元件，因此省略了相同的描述。
图22是沿着线XX-XX截取的包括图19的薄膜晶体管阵列面板的显示装置的剖视图的一个示例。
根据本示例性实施例的显示装置包括下面板100和上面板200以及位于两个面板之间的液晶层3。
作为薄膜晶体管面板的根据本示例性实施例的下面板100与图20中示出的示例性实施例的下面板100相同，然而，还包括光阻挡构件220和滤色器230。另外，钝化层180包括下钝化层180p和上钝化层180q。光阻挡构件220和滤色器230可以位于下钝化层180p和上钝化层180q之间。
参照上面板200，相对电极270位于基底210上。
与图22不同，在可选实施例中，光阻挡构件220和滤色器230中的一个可以位于上面板200中，另一个可以位于下面板100中。
接下来，将参照图23、图24、图25和图26来描述根据本公开的包括半导体氧化物TFTs(sos-TFTs)的又一显示装置。用相同的标号表示与前面示例性实施例中相同的组成元件，省略了相同的描述。
图23是根据本公开示例性实施例的OLED型显示装置的等效电路图，图24是根据本公开示例性实施例的显示装置的布局图，图25是沿着线XXV-XXV截取的图24的显示装置的剖视图，图26是沿着线XXVI-XXVI截取的图24的显示装置的剖视图。
在本示例性实施例中，提供有机发光装置(OLED)作为示例，然而，根据本公开示例性实施例的薄膜晶体管可以用于各种其它平板显示器。
首先，参照图23，根据本示例性实施例的有机发光装置包括多条信号线121、171和172以及连接到信号线并且基本上布置为矩阵的像素PX。
信号线包括用于传输栅极信号(或扫描信号)的多条栅极线121、用于传输数据信号的多条数据线171以及用于传输为导通多个发光器(LD)供电的驱动电压的多条驱动电压线172。
每个像素PX包括开关晶体管Qs、驱动晶体管Qd、存储电容器Cst和有机发光元件LD。
开关晶体管Qs包括控制端(栅极)、输入端(源极)和输出端(漏极)，其中，控制端连接到栅极线121，输入端连接到数据线171，输出端连接到驱动晶体管Qd。开关晶体管Qs响应于从栅极线121接收的扫描信号将从数据线171接收的数据信号传输到驱动晶体管Qd。
驱动晶体管Qd也包括控制端、输入端和输出端，其中，控制端连接到开关晶体管Qs，输入端连接到驱动电压线172，输出端连接到有机发光元件LD。驱动晶体管Qd施加输出电流ILD，输出电流ILD的幅值根据控制端和输出端之间施加的电压而改变(控制端的电压可以通过存储电容器Cst存储)。
电容器Cst连接在驱动晶体管Qd的控制端和输入端之间。电容器Cst存储施加到驱动晶体管Qd的控制端的数据信号，并且即使在开关晶体管Qs截止之后也保持存储的数据信号。
有机发光元件LD是有机发光二极管(OLED)，例如，有机发光二极管具有连接到驱动晶体管Qd的输出端的阳极和连接到公电压Vss的阴极。有机发光元件LD发射光，从而显示图像，其中，光的强度根据驱动晶体管Qd的输出电流ILD改变。有机发光元件LD可以包含仅用于构造发射诸如红色、绿色和蓝色的三原色的至少一种原色或者白色的有机材料，有机发光装置通过有机发光装置的像素输出的光的空间和来发射期望的图像。
接下来，将参照图24、图25和图26来描述在图23中示出的有机发光装置的详细结构。
在由诸如透明的玻璃或塑料的材料制成的绝缘基底110上形成包括含有第一控制电极124a的多条栅极线121和包括存储电极127的多个第二控制电极124b的多个栅极导体。
每条栅极线121包括用于连接另一层或外部驱动电路的宽的端部129，第一控制电极124a从栅极线121向上延伸。
第二控制电极124b与栅极线121分开，并且包括沿着纵向方向延伸的存储电极127。
栅极绝缘层140形成在栅极导体上。
多个开关半导体氧化物区域154s和多个驱动半导体氧化物区域154d形成在栅极绝缘层140上。每个对应的开关半导体氧化物区域154s与第一控制电极124a叠置，每个对应的驱动半导体氧化物区域154d与第二控制电极124b叠置。开关半导体氧化物区域154s和驱动半导体氧化物区域54d均分别包括对应的包含半导体氧化物的第一半导体元件154a和第二半导体元件154b，与上面描述的几个示例性实施例的内容相似。第一半导体元件154a和第二半导体元件154b的组成和特性与几个示例性实施例的第一半导体元件154a和第二半导体元件154b的组成和特性基本相同，从而这里省略了详细描述。
在开关半导体氧化物区域154s和驱动半导体氧化物区域154d上形成包括多条数据线171、多条驱动电压线172以及多个第一输出电极175a和第二输出电极175b的多个数据导体。
每条数据线171包括朝第一控制电极124a延伸的多个第一输出电极173a和具有用于连接到另一层或外部驱动电路的宽区域的端部179。
驱动电压线172包括朝第二控制电极124b延伸的多个第二输入电极173b，并且可以包括与存储电极127叠置的部分。
第一输出电极175a和第二输出电极175b可以具有彼此分开的岛形形状，并且也可以与数据线171和驱动电压线172分开。第一输入电极173a和第一输出电极175a在开关半导体氧化物区域154s上彼此面对，第二输入电极173b和第二输出电极175b在驱动半导体氧化物区域154d上也彼此面对。
第一控制电极124a、第一输入电极173a和第一输出电极175a与开关半导体氧化物区域154s一起形成开关晶体管Qs，开关晶体管Qs的沟道在第一输入电极173a和第一输出电极175a之间形成在开关半导体氧化物区域154s中。第二控制电极124b、第二输入电极173b和第二输出电极175b与驱动半导体氧化物区域154d一起形成驱动晶体管Qd，驱动晶体管Qd的沟道在第二输入电极173b和第二输出电极175b之间形成在驱动半导体氧化物区域154d中。
在栅极绝缘层140、数据导体和暴露的半导体154s和154d上形成由诸如氮化硅或氧化硅的无机绝缘体制成的钝化层180。钝化层180包括暴露数据线171的端部179的接触孔182、暴露第一输出电极175a的接触孔185a和暴露第二输出电极175b的接触孔185b。
钝化层180和栅极绝缘层140具有暴露第二控制电极124b的接触孔184和暴露栅极线121的端部129的接触孔181。
在钝化层180上形成由诸如ITO或IZO的导电金属氧化物制成的多个像素电极191、多个连接构件85和多个接触辅助件81和82。
每个像素电极191通过对应的接触孔185物理连接并且电连接到第二输出电极175b。
连接构件85通过接触孔185a和184连接第一输出电极175a和第二控制电极124b。
接触辅助件81和82通过接触孔181和182分别连接到栅极线121的端部129和数据线的端部179。接触辅助件81和82补偿数据线171和栅极线121的端部179和129之间的粘性，并且保护它们。
分隔件361形成在钝化层180上。分隔件361像河堤一样围绕像素电极191的边缘，从而限定多个开口365，分隔件361由有机绝缘体或无机绝缘体制成。分隔件361可以由包含黑色颜料的光致抗蚀剂制成。
多个有机发光构件370在形成在通过分隔件361限定的像素电极191上的开口365中形成。每个有机发光构件370由发射三原色(即，红色、绿色和蓝色)中对应颜色的光的有机材料制成，并且可以可选地发射白光。
相对电极270形成在有机发光构件370上。相对电极270接收共电压Vss，并且可以由诸如钙(Ca)、钡(Ba)、镁(Mg)、银(Ag)、铝(Al)、它们的合金等的反射金属或者诸如ITO或IZO等的透明导电材料制成。
另外，根据本公开示例性实施例的包括第一半导体元件154a和第二半导体元件154b的薄膜晶体管可以具有各种结构，并且可以应用到各种其它显示面板和各种其它显示装置。另外，根据本公开示例性实施例的第一半导体元件154a和第二半导体元件154b的制造方法不限于给出的特定示例，并且可以根据各种制造方法和各种工艺条件而改变。
尽管已经结合目前被认为是实际的示例性实施例描述了本公开，但是应该理解，本公开不限于公开的实施例，而是相反，本公开意图覆盖包括在本教导的精神和范围内的各种修改和等同布置。
＜符号描述>
3：液晶层                   50：感光膜
81、82：接触辅助件          110、210：绝缘基底
121：栅极线                 124：栅极
131：存储电极线             140：栅极绝缘层
154a、154b：半导体氧化物    155：蚀刻停止件
170：导电层                 174：导体层
171：数据线                 172：驱动电压线
173：源极                   175：漏极
180：钝化层
181、182、184、185、185a、185b：接触孔
191：像素电极               200：上面板
220：光阻挡构件             230：滤色器
270：相对电极               370：有机发光构件
361：分隔件

Claims (16)

1.一种半导体装置，所述半导体装置包括：
栅极；
栅极绝缘层；
第一半导体氧化物层，包含含有第一半导体氧化物的第一组分；
第二半导体氧化物层，包含第二组分，第二组分与第一组分不同并且包含第一半导体氧化物或不同的第二半导体氧化物，第二组分含有不包含在第一组分中的至少一种添加组分，
其中，第一半导体氧化物层和第二半导体氧化物层在它们的共叠置区域彼此叠置，栅极至少与所述共叠置区域绝缘地叠置，栅极绝缘层位于栅极与第一半导体氧化物层和第二半导体氧化物层的共叠置区域之间；
源极，连接到第一半导体氧化物层和第二半导体氧化物层中的至少一个；和
漏极，连接到第一半导体氧化物层和第二半导体氧化物层中的至少一个，漏极与源极分隔开，
其中，第二组分的至少一种添加组分包含镓、硅、铌、铪和锗中的至少一种，
第一半导体氧化物是铟-锌-锡氧化物，
第二半导体氧化物是锌-锡氧化物。
2.根据权利要求1所述的半导体装置，其中，相对于第二组分的100原子百分比，添加组分的含量在1at.％至30at.％的范围内。
3.根据权利要求1所述的半导体装置，其中，
第一半导体氧化物层和第二半导体氧化物层的各自的第一组分和第二组分通过相同的预定蚀刻剂能够同时蚀刻，
当通过预定蚀刻剂蚀刻时，第一组分和第二组分的蚀刻速率之间的差等于或小于
Figure FDA00002612301800011
4.根据权利要求1所述的半导体装置，其中，
第二组分中锡的对应含量与第一组分中锡的对应含量之间的差等于或小于15at.％。
5.根据权利要求4所述的半导体装置，其中，
第一半导体氧化物层和第二半导体氧化物层中的每个的各自的厚度分别在从
Figure FDA00002612301800021
至
Figure FDA00002612301800022
的范围内。
6.根据权利要求5所述的半导体装置，其中，
第二半导体氧化物还包含铟。
7.根据权利要求6所述的半导体装置，其中，
源极和漏极中的每个包括铜层，
源极和漏极中的每个直接接触第二半导体氧化物层。
8.根据权利要求1所述的半导体装置，其中，
源极和漏极中的每个包括铜层，
源极和漏极中的每个直接接触第二半导体氧化物层。
9.一种薄膜晶体管阵列面板，所述薄膜晶体管阵列面板包括：
基底；
栅极，设置在基底上；
栅极绝缘层，使栅极绝缘；
第一半导体氧化物层和第二半导体氧化物层，都与栅极叠置，并且通过栅极绝缘层与栅极绝缘，第一半导体氧化物层和第二半导体氧化物层彼此电连接；
源极，连接到第二半导体氧化物层；
漏极，连接到第二半导体氧化物层，并且与源极分开；以及
像素电极，连接到漏极，
其中，第二半导体氧化物层包含能够产生效果的浓度的第一半导体氧化物层中不包含的至少一种添加元素，
所述至少一种添加元素是镓、硅、铌、铪和锗中的一种，
第一半导体氧化物包含铟-锌-锡氧化物，
第二半导体氧化物包含锌-锡氧化物。
10.根据权利要求9所述的薄膜晶体管阵列面板，其中，相对于第二半导体氧化物层的100原子百分比组分，添加元素的含量在1at.％至30at.％的范围内。
11.根据权利要求9所述的薄膜晶体管阵列面板，其中，
第一半导体氧化物层和第二半导体氧化物层的各自的组分通过相同的预定蚀刻剂能够同时蚀刻，
当通过预定蚀刻剂蚀刻时，第一半导体氧化物层和第二半导体氧化物层的各自的组分的蚀刻速率之间的差等于或小于
Figure FDA00002612301800031
12.根据权利要求11所述的薄膜晶体管阵列面板，其中，
第二半导体氧化物层中锡的对应含量与第一半导体氧化物层中锡的对应含量之间的差等于或小于15at.％。
13.根据权利要求12所述的薄膜晶体管阵列面板，其中，
第一半导体氧化物层和第二半导体氧化物层中的每个的各自的厚度分别在从至的范围内。
14.根据权利要求13所述的薄膜晶体管阵列面板，其中，
第二半导体氧化物层包含铟。
15.根据权利要求9所述的薄膜晶体管阵列面板，其中，
源极和漏极包含铜的单层，
源极和漏极直接接触第二半导体氧化物层。
16.根据权利要求14所述的薄膜晶体管阵列面板，其中，
源极和漏极包含铜的单层，
源极和漏极直接接触第二半导体氧化物层。
CN201210554742XA 2012-04-02 2012-12-19 半导体器件和薄膜晶体管 Pending CN103367455A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120034101A KR20130111874A (ko) 2012-04-02 2012-04-02 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
KR10-2012-0034101 2012-04-02

Publications (1)

Publication Number Publication Date
CN103367455A true CN103367455A (zh) 2013-10-23

Family

ID=47088757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210554742XA Pending CN103367455A (zh) 2012-04-02 2012-12-19 半导体器件和薄膜晶体管

Country Status (5)

Country Link
US (1) US8686426B2 (zh)
EP (1) EP2648221A3 (zh)
JP (1) JP2013214701A (zh)
KR (1) KR20130111874A (zh)
CN (1) CN103367455A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199394B2 (en) 2013-10-22 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2019033143A (ja) * 2017-08-07 2019-02-28 日立金属株式会社 半導体装置の製造方法
CN110754000A (zh) * 2017-06-30 2020-02-04 三星电子株式会社 发光二极管装置及其制造方法
CN111162092A (zh) * 2018-11-07 2020-05-15 乐金显示有限公司 包括薄膜晶体管的显示装置及其制造方法
WO2023230843A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 驱动背板及其制作方法、显示面板

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426236B1 (ko) * 2011-11-30 2014-08-06 엘지디스플레이 주식회사 유기절연막 조성물 및 그를 이용한 박막 트랜지스터 기판 및 디스플레이 장치
US9553201B2 (en) * 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
JP6208469B2 (ja) 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101943077B1 (ko) * 2012-12-12 2019-04-17 한국전자통신연구원 나노 층상구조를 가지는 산화물 트렌지스터 및 그 제조방법
US20150295058A1 (en) * 2012-12-28 2015-10-15 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin-film transistor and manufacturing method therefor
TWI508171B (zh) * 2013-02-05 2015-11-11 Ind Tech Res Inst 半導體元件結構及其製造方法
KR20140106977A (ko) * 2013-02-27 2014-09-04 삼성전자주식회사 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법
CN103412450A (zh) * 2013-07-26 2013-11-27 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US20150179444A1 (en) * 2013-12-23 2015-06-25 Lg Display Co., Ltd. Methods for Forming Crystalline IGZO Through Power Supply Mode Optimization
TWI559555B (zh) * 2014-03-13 2016-11-21 國立臺灣師範大學 薄膜電晶體及其製造方法
US9337030B2 (en) * 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
CN104051542B (zh) * 2014-06-23 2016-10-05 上海和辉光电有限公司 有机发光显示装置及其薄膜晶体管
KR102237592B1 (ko) * 2014-09-16 2021-04-08 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
JP6500203B2 (ja) * 2014-12-08 2019-04-17 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN113223967A (zh) 2015-03-03 2021-08-06 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
WO2016167277A1 (ja) * 2015-04-17 2016-10-20 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
US10020354B2 (en) 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
JP6478819B2 (ja) * 2015-06-04 2019-03-06 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR102465442B1 (ko) * 2015-08-18 2022-11-09 엘지디스플레이 주식회사 박막트랜지스터 어레이기판, 그를 포함하는 표시장치 및 그의 제조방법
JP2017108132A (ja) * 2015-12-09 2017-06-15 株式会社リコー 半導体装置、表示素子、表示装置、システム
JP6809527B2 (ja) 2016-03-18 2021-01-06 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN105573000B (zh) * 2016-03-25 2019-05-03 京东方科技集团股份有限公司 Tft及制作方法、阵列基板、显示面板及驱动方法、显示装置
US11043599B2 (en) 2017-03-14 2021-06-22 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
KR101997341B1 (ko) * 2017-09-05 2019-10-01 고려대학교 세종산학협력단 박막 트랜지스터 및 그 제조 방법
US11398560B2 (en) * 2018-09-26 2022-07-26 Intel Corporation Contact electrodes and dielectric structures for thin film transistors
KR20200102041A (ko) * 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752428A (zh) * 2008-12-12 2010-06-23 佳能株式会社 场效应晶体管、场效应晶体管的制造方法和显示装置
CN101794820A (zh) * 2009-01-16 2010-08-04 株式会社半导体能源研究所 半导体装置及其制造方法
CN101866952A (zh) * 2009-04-16 2010-10-20 株式会社半导体能源研究所 半导体装置及其制造方法
US20110215328A1 (en) * 2010-03-04 2011-09-08 Sony Corporation Thin film transistor, method of manufacturing the thin film transistor, and display device
WO2011132644A1 (ja) * 2010-04-20 2011-10-27 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US20120012840A1 (en) * 2009-03-31 2012-01-19 Vincent Korthuis Thin-film Transistor (TFT) With A Bi-layer Channel

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
CA2150724A1 (en) 1992-12-15 1994-06-23 Akira Kaijou Transparent electrically conductive layer, electrically conductive transparent substrate and electrically conductive material
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
DE60329638D1 (de) 2002-08-02 2009-11-19 Idemitsu Kosan Co Sputtertarget, Sinterkörper, unter deren Verwendung gebildeter leitfähiger Film, organische EL-Vorrichtung und für diesen verwendetes Substrat
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
US20090090914A1 (en) 2005-11-18 2009-04-09 Koki Yano Semiconductor thin film, method for producing the same, and thin film transistor
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5406449B2 (ja) 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
KR100883990B1 (ko) 2007-07-24 2009-02-17 한양대학교 산학협력단 광대역 내장형 안테나
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009123957A (ja) 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5724157B2 (ja) * 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
JP5485687B2 (ja) 2009-12-25 2014-05-07 日清紡テキスタイル株式会社 織編物
WO2011105343A1 (ja) * 2010-02-26 2011-09-01 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
JP5864875B2 (ja) 2010-03-22 2016-02-17 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ及びその製造方法並びにそれを含む表示装置
KR20110124530A (ko) 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101700882B1 (ko) 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP2013207100A (ja) * 2012-03-28 2013-10-07 Kobe Steel Ltd 薄膜トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752428A (zh) * 2008-12-12 2010-06-23 佳能株式会社 场效应晶体管、场效应晶体管的制造方法和显示装置
CN101794820A (zh) * 2009-01-16 2010-08-04 株式会社半导体能源研究所 半导体装置及其制造方法
US20120012840A1 (en) * 2009-03-31 2012-01-19 Vincent Korthuis Thin-film Transistor (TFT) With A Bi-layer Channel
CN101866952A (zh) * 2009-04-16 2010-10-20 株式会社半导体能源研究所 半导体装置及其制造方法
US20110215328A1 (en) * 2010-03-04 2011-09-08 Sony Corporation Thin film transistor, method of manufacturing the thin film transistor, and display device
WO2011132644A1 (ja) * 2010-04-20 2011-10-27 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199394B2 (en) 2013-10-22 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Display device
CN110754000A (zh) * 2017-06-30 2020-02-04 三星电子株式会社 发光二极管装置及其制造方法
CN110754000B (zh) * 2017-06-30 2023-12-26 三星电子株式会社 发光二极管装置及其制造方法
JP2019033143A (ja) * 2017-08-07 2019-02-28 日立金属株式会社 半導体装置の製造方法
CN111162092A (zh) * 2018-11-07 2020-05-15 乐金显示有限公司 包括薄膜晶体管的显示装置及其制造方法
US11678518B2 (en) 2018-11-07 2023-06-13 Lg Display Co., Ltd Display device comprising thin film transistors and method for manufacturing the same
CN111162092B (zh) * 2018-11-07 2023-09-12 乐金显示有限公司 包括薄膜晶体管的显示装置及其制造方法
WO2023230843A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 驱动背板及其制作方法、显示面板

Also Published As

Publication number Publication date
JP2013214701A (ja) 2013-10-17
EP2648221A2 (en) 2013-10-09
US8686426B2 (en) 2014-04-01
KR20130111874A (ko) 2013-10-11
EP2648221A3 (en) 2013-10-30
US20130256653A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
CN103367455A (zh) 半导体器件和薄膜晶体管
TWI629796B (zh) Semiconductor device, display device, and the like
CN101043047B (zh) 显示装置及其制造方法
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
EP2278618B1 (en) Organic light emitting display device and fabricating method thereof
KR101540341B1 (ko) 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
US9553201B2 (en) Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
CN111508975A (zh) 具有硅顶栅薄膜晶体管和半导体氧化物顶栅薄膜晶体管的显示器
CN106449732B (zh) 一种薄膜晶体管及制造方法和显示器面板
CN107111179A (zh) 显示装置
US8779429B2 (en) Display substrate and method of manufacturing the same
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
CN111146212B (zh) 半导体基板
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
US20080197357A1 (en) Display panel and manufacturing method
CN100590499C (zh) 薄膜晶体管阵列面板及其制造方法
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
CN100559607C (zh) 有源矩阵型有机电致发光设备和用于制造该设备的方法
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
CN104380474A (zh) 半导体装置及其制造方法
CN106997903A (zh) 薄膜晶体管及其制作方法
CN106783736B (zh) 一种制造阵列基板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: KOBE STEEL

Effective date: 20140519

C41 Transfer of patent application or patent right or utility model
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: An Bingdou

Inventor after: Lin Zhixun

Inventor after: Jin Jianxi

Inventor after: Li Jingyuan

Inventor after: Li Zhixun

Inventor after: Goto Hiroshi

Inventor after: San Muling

Inventor after: Morita Shinya

Inventor after: Kugimiya Toshihiro

Inventor before: An Bingdou

Inventor before: Lin Zhixun

Inventor before: Jin Jianxi

Inventor before: Li Jingyuan

Inventor before: Li Zhixun

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: AN BINGDOU LIN ZHIXUN JIN JIANXI LI JINGYUAN LI ZHIXUN TO: AN BINGDOU LIN ZHIXUN JIN JIANXI LI JINGYUAN LI ZHIXUN HIROSHI GOTO AYA MIKI SHINYA MORITA TOSHIHIRO KUGIMIYA

TA01 Transfer of patent application right

Effective date of registration: 20140519

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Applicant after: Kobe Steel Ltd.

Address before: South Korea Gyeonggi Do Yongin

Applicant before: Samsung Display Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20131023

RJ01 Rejection of invention patent application after publication