JP2009123957A - 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ - Google Patents

酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ Download PDF

Info

Publication number
JP2009123957A
JP2009123957A JP2007296984A JP2007296984A JP2009123957A JP 2009123957 A JP2009123957 A JP 2009123957A JP 2007296984 A JP2007296984 A JP 2007296984A JP 2007296984 A JP2007296984 A JP 2007296984A JP 2009123957 A JP2009123957 A JP 2009123957A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor material
oxide
target
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007296984A
Other languages
English (en)
Inventor
Akira Hasegawa
彰 長谷川
Kenji Kohiro
健司 小廣
Noboru Fukuhara
昇 福原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2007296984A priority Critical patent/JP2009123957A/ja
Priority to US12/743,081 priority patent/US20110001136A1/en
Priority to PCT/JP2008/070963 priority patent/WO2009064007A1/ja
Priority to CN200880116357A priority patent/CN101868857A/zh
Priority to EP08850158A priority patent/EP2219225B1/en
Priority to TW097143797A priority patent/TW200939470A/zh
Publication of JP2009123957A publication Critical patent/JP2009123957A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】 実用に耐え得る酸化物半導体材料、これを用いた電界効果トランジスタ等の電子デバイス、及び酸化物半導体材料の製造方法を提供する。
【解決手段】 この酸化物半導体材料の製造方法では、Ｚｎ及びＳｎを含有する酸化物ターゲットを用意し、基板をチャンバ内に配置し、酸化物ターゲットをチャンバ内に配置する。酸化物ターゲットを希ガスでスパッタすることによりターゲット材料を基板上に堆積する。この酸化物半導体材料は、Ｉｎを含有せず、且つ、電子キャリア濃度が１×１０１５／ｃｍ３より大きく１×１０１８／ｃｍ３未満となるようにする。スパッタ時においては、酸化物ターゲットと同時にスパッタされる位置に、ドーパント材料を更に配置することが好ましい。
【選択図】 図３

Description

本発明は、半導体活性層として機能する酸化物半導体材料及びその製造方法、及びこれを用いた電界効果トランジスタ等の電子デバイスに関する。
酸化物半導体材料は、電界効果トランジスタ等の電子デバイスの材料として用いられている。電界効果トランジスタとしては、薄膜トランジスタ（ＴＦＴ）等が例示され、これらの電子デバイスは、液晶ディスプレイやＥＬの駆動素子として用いられている。従来のＴＦＴでは、ガラス基板上に非晶質（アモルファス）や多結晶のＳｉ層を形成し、このＳｉ層の両端にソース電極及びドレイン電極を設け、Ｓｉ層の中央又は裏面側にゲート電極を設けている。このような電子デバイスに適用できる材料として、幾つかのものが試みられている。
特許文献１には、基板上に、下地膜、ＺｎＯからなる酸化物半導体膜、ゲート絶縁膜、及びゲート電極を順次形成してなるＴＦＴが開示されている。ＺｎＯを材料とした酸化物半導体膜は、結晶の形成温度を低減することができる。なお、ＺｎＯにおいては、酸素欠陥が発生しやすく、キャリア電子が多数発生する。
特許文献２には、ＺｎｘＭｙＩｎｚＯ（ｘ＋３ｙ／２＋３ｚ／２）（ＭはＡｌ又はＧａ：ｘ，ｙ，ｚは、適当な係数）からなる非晶質酸化物膜の電極材料が開示されており、この非晶質酸化物膜の電子キャリア濃度は１×１０１８／ｃｍ３以上であり、透明電極として好適とされる。すなわち、このようなＩｎを含有する酸化物においては、キャリア電子が多数発生しやすいことを利用して、導電性の高い膜の形成を行うことが知られている。
特許文献３には、電子キャリア濃度が１×１０１８／ｃｍ３未満の非晶質酸化物膜をチャネル（半導体活性層）に用いたＴＦＴが開示されている。具体的には、非晶質酸化物膜としてＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは、適当な係数）を用いている。すなわち、ＩｎＧａＯ３（ＺｎＯ）ｍの場合には、成膜時の酸素雰囲気の条件を制御することで、電子キャリア濃度を１×１０１８／ｃｍ３未満とすることが可能である旨が記載されている。さらには、不純物イオンを意図的に添加せず、酸素ガスを含む雰囲気中で成膜することが好ましいとの知見が開示され、より具体的には、酸素分圧６．５Ｐａ未満の雰囲気で、透明アモルファス酸化物薄膜を作製して、ノーマリーオフのトランジスタを構成することができることが開示されている。
特許文献４には、チャネルの少なくとも一部がＺｎｘＳｎｙＯｚから形成されたＴＦＴが開示されており、これは電子キャリア濃度が１×１０１８ｃｍ３を超えるものである。
すなわち、従来の電子デバイスでは、例えばＴＦＴにおけるチャネルの酸化物半導体材料として、ＺｎＯ（特許文献１）、ＩｎＧａＯ３（ＺｎＯ）ｍ（特許文献３）、ＺｎｘＳｎｙＯｚ（特許文献４）が知られており、また、例えば、透明電極材料等の酸化物半導体材料としては、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が代表的であり、他にも、ＺｎｘＭｙＩｎｚＯ（ｘ＋３ｙ／２＋３ｚ／２）（特許文献２）、ＩｎＧａＯ３（ＺｎＯ）ｍ（特許文献３）等のＩｎを含有する酸化物半導体材料が知られている。
特開２００３−２９８０６２号公報 特開２０００−０４４２３６号公報 特開２００６−１６５５３２号公報 特表２００６−５２８８４３号公報
しかしながら、これらに提案されている酸化物半導体材料においては、電子キャリア濃度は低くし難く、半導体というよりもむしろ導電体の特性を示してしまう点、換言すれば、従来の上記酸化物半導体材料においては、導電率を低くし難いことにより、バイアス条件によって導体及び絶縁体双方の機能を有する半導体として機能し難い点で十分とは言えず、このような酸化物半導体材料を例えば電界効果トランジスタにおけるチャネル（半導体活性層）に用いた場合には、それがチャネルとして十分に機能するノーマリーオフの電界効果トランジスタを得ることが困難であった。また、酸化物半導体材料に含有され、用いられることがあったＩｎは、希少金属資源であることから、Ｉｎを含有しない酸化物半導体材料が求められていた。
本発明は、このような問題に鑑みてなされたものであり、実用に耐え得る酸化物半導体材料、これを用いた電界効果トランジスタ等の電子デバイス、及び酸化物半導体材料の製造方法を提供することを目的とする。
本発明に係る酸化物半導体材料、電界効果トランジスタ等の電子デバイス及び酸化物半導体材料の製造方法は以下の構成を備えることを特徴とする。
第１の発明に係る酸化物半導体材料は、Ｚｎ及びＳｎを含有し、Ｉｎを含有せず、且つ、電子キャリア濃度が１×１０１５／ｃｍ３より大きく１×１０１８／ｃｍ３未満であることを特徴とする。
第２の発明に係る酸化物半導体材料は、ドーパントを更に含有することを特徴とする。
第３の発明に係る酸化物半導体材料においては、ドーパントは、Ａｌ、Ｚｒ、Ｍｏ、Ｃｒ、Ｗ、Ｎｂ、Ｔｉ、Ｇａ、Ｈｆ、Ｎｉ、Ａｇ、Ｖ、Ｔａ、Ｆｅ、Ｃｕ、Ｐｔ、Ｓｉ及びＦからなる元素群から選択される元素を少なくとも１種含有することを特徴とする。
第４の発明に係る酸化物半導体材料は、非晶質であることを特徴とする。
第５の発明に係る電子デバイスは、酸化物半導体材料からなる半導体層と、半導体層に設けられた電極とを備えることを特徴とする。
第６の発明に係る電界効果トランジスタは、酸化物半導体材料からなる半導体層と、半導体層に設けられ互いに離隔したソース電極及びドレイン電極と、ソース電極とドレイン電極との間に位置する半導体層の領域に、バイアス電位を与えることが可能な位置に設けられたゲート電極とを備えることを特徴とする。
第７の発明に係る酸化物半導体材料の製造方法は、Ｚｎ及びＳｎを含有する酸化物ターゲットを用意する工程と、基板をチャンバ内に配置する工程と、酸化物ターゲットをチャンバ内に配置する工程と、チャンバ内に配置された酸化物ターゲットを希ガスでスパッタすることによりターゲット材料を基板上に堆積する工程とを備え、スパッタ時において、酸化物ターゲットと同時にスパッタされる位置に、ドーパント材料が更に配置されていることを特徴する。
本発明の酸化物半導体材料によれば、実用に耐え得る低電子キャリア濃度を有しており、その製造方法によればかかる酸化物半導体材料を容易に製造することができ、この酸化物半導体材料を用いた電界効果トランジスタ等の電子デバイスは実用的に用いることが可能となる。
第１の発明に係る酸化物半導体材料は、Ｚｎ及びＳｎを含有し、Ｉｎを含有せず、且つ、電子キャリア濃度が１×１０１５／ｃｍ３より大きく１×１０１８／ｃｍ３未満であることを特徴とする。
本願発明者らによって、Ｉｎを含有していないにも拘わらず、電子キャリア濃度が１×１０１５／ｃｍ３より大きく１×１０１８／ｃｍ３未満であるＺｎ−Ｓｎ−Ｏ系の酸化物半導体材料が提供された。この酸化物半導体材料によれば、電子キャリア濃度が適切な範囲にあり、このような酸化物半導体材料を用いた場合には、半導体活性層として十分に機能することから、特にノーマリーオフの電界効果トランジスタ等の電子デバイスに好適に用いることができる。
第２の発明に係る酸化物半導体材料は、ドーパントを更に含有することを特徴とする。
酸化物半導体材料は、酸素を既に含有しているが、酸素以外の元素であるドーパントを更に含有することにより、低い電子キャリア濃度、すなわち十分に高いシート抵抗を有する、より実用的な酸化物半導体材料を得ることができる。
第３の発明に係る酸化物半導体材料においては、ドーパントは、Ａｌ、Ｚｒ、Ｍｏ、Ｃｒ、Ｗ、Ｎｂ、Ｔｉ、Ｇａ、Ｈｆ、Ｎｉ、Ａｇ、Ｖ、Ｔａ、Ｆｅ、Ｃｕ、Ｐｔ、Ｓｉ及びＦからなる元素群から選択される元素を少なくとも１種含有することを特徴とする。
これらの元素をドーパントとして用いた場合、十分に高いシート抵抗を有するより実用的な酸化物半導体材料を得ることができる。
第４の発明に係る酸化物半導体材料は、非晶質であることを特徴とする。
すなわち、酸化物半導体材料が非晶質の場合には、高いシート抵抗を有する酸化物半導体材料を得ることができ、好ましい。
第５の発明に係る電子デバイスは、酸化物半導体材料からなる半導体層と、半導体層に設けられた電極とを備えることを特徴とする。
この電子デバイスは、酸化物半導体材料が上述のように十分な特性を有するので、電極を通じて半導体層内を流れる電流をバイアス電位によって制御することができ、好ましい。
第６の発明に係る電界効果トランジスタは、酸化物半導体材料からなる半導体層と、半導体層に設けられ互いに離隔したソース電極及びドレイン電極と、ソース電極とドレイン電極との間に位置する半導体層の領域に、バイアス電位を与えることが可能な位置に設けられたゲート電極とを備えることを特徴とする。
この電界効果トランジスタでは、ソース電極とドレイン電極との間に位置する半導体層に所定のバイアス電位を与えると、ソースとドレインの間にチャネルが形成され、ソースとドレインの間に電流が流れる。半導体層のこの領域の抵抗は、上記の如く、バイアス電位を与えない状態では高いため、十分に電界効果トランジスタとして機能させることができ、好ましい。また、本発明における酸化物半導体材料を、液晶ディスプレイ等の画素内に形成されるＴＦＴに用いる場合には、該酸化物半導体材料が透明となることにより、画素の実質的な開口率を増加させることができる。
本発明において、酸化物半導体材料は、Ｚｎ及びＳｎを含有する酸化物ターゲットを用意する工程と、基板をチャンバ内に配置する工程と、酸化物ターゲットをチャンバ内に配置する工程と、チャンバ内に配置された酸化物ターゲットを希ガスでスパッタし、スパッタされたターゲット材料を基板上に堆積する工程とを備え、上記スパッタ時において、チャンバ内に酸素ガスを導入する工程を更に備え、希ガスと酸素ガスの混合ガス中に含まれる酸素ガスの体積の割合を適宜設定することにより、製造することができる。
酸化物ターゲットを希ガスでスパッタすると、ターゲット材料が基板上に堆積される。スパッタ時には酸素ガスがチャンバ内に希ガスと共に導入されていてもよい。
第７の発明に係る酸化物半導体材料の製造方法は、Ｚｎ及びＳｎを含有する酸化物ターゲットを用意する工程と、基板をチャンバ内に配置する工程と、酸化物ターゲットをチャンバ内に配置する工程と、チャンバ内に配置された酸化物ターゲットを希ガスでスパッタすることによりターゲット材料を基板上に堆積する工程とを備え、スパッタ時において、酸化物ターゲットと同時にスパッタされる位置に、ドーパント材料が更に配置されていることを特徴する。ドーパント材料としては、前記のドーパントからなる材料、前記のドーパントを含有する酸化物、フッ化物などが例示される。
酸化物ターゲットを希ガスでスパッタすると、ターゲット材料が基板上に堆積される。このターゲット内又はその近傍にはドーパント材料が配置されているので、スパッタして製造された酸化物半導体材料には当該ドーパントが更に含有されている。したがって、酸化物半導体材料は、電子デバイスの実用に耐えるシート抵抗を有することとなり、好ましい。このドーパントの元素としては、上述のものを採用することができる。
以下、実施の形態に係る酸化物半導体材料及びこれを用いた薄膜トランジスタ（電界効果トランジスタ：電子デバイス）について、より具体的に説明する。なお、説明において、同一要素には同一符号を用いることとし、重複する説明は省略する。
図１は薄膜トランジスタ１０の平面図であり、図２は図１に示した薄膜１０のＩＩ−ＩＩ矢印断面図である。
ゲート電極１Ｇ上に、ゲート絶縁層１Ｃ、及び、離隔配置されたソース電極１Ｓ及びドレイン電極１Ｄが順次積層され、基板１を構成している。基板１上には、酸化物半導体材料Ｘからなる半導体層２が堆積されている。ソース電極１Ｓとドレイン電極１Ｄとの間の半導体層２の領域は、薄膜トランジスタ１０のチャネルとして機能する。
薄膜トランジスタ１０のソース電極１Ｓとドレイン電極１Ｄとの間の距離であるチャネル長Ｌ、ソース電極１Ｓ又はドレイン電極１Ｄの幅であるチャネル幅Ｗは、本例では、以下のように設定されている。
・チャネル長Ｌ＝２０μｍ
・チャネル幅Ｗ＝１ｍｍ
この薄膜トランジスタ１０は、Ｎ型の酸化物半導体材料Ｘからなる半導体層２と、半導体層２に設けられた電極（ソース電極１Ｓ又はドレイン電極１Ｄ）とを備えている。薄膜トランジスタ１０は、酸化物半導体材料Ｘが下記のように十分な特性を有するので、電極を通じて半導体層２内を流れる電流をバイアス電位によって制御することができる。半導体層２と一方の電極とをショットキ接触させ、他方の電極をオーミック接触させれば、双方の電極間の印加電圧に応じて酸化物半導体材料Ｘ内を流れる電流を制御することができる電子デバイスとして、ショットキダイオードを構成することができる。
なお、本例では、この電子デバイスは薄膜トランジスタ１０であり、酸化物半導体材料からなる半導体層２と、半導体層２に設けられ互いに離隔したソース電極１Ｓ及びドレイン電極１Ｄと、ソース電極１Ｓとドレイン電極１Ｄとの間に位置する半導体層２の領域に、バイアス電位を与えることが可能な位置に設けられたゲート電極１Ｇとを備えている。
薄膜トランジスタ１０では、ソース電極１Ｓとドレイン電極１Ｄとの間に位置する半導体層２に所定のバイアス電位を与えると、ソースとドレインの間にチャネルが形成され、ソースとドレインの間に電流が流れる。半導体層２のこの領域の抵抗は、上記の如く、バイアス電位を与えない状態では高いため、十分に電界効果トランジスタとして機能させることができる。
ソース電極１Ｓ及びドレイン電極１Ｄに接触する半導体領域はＮ型であり、通常は半導体層の抵抗によってＮ型のチャネルには電流が流れず、ゲート電圧の印加によって、チャネル断面積が増加し、ゲート電圧の増加に伴ってチャネルを流れる電流量が増加する。本例では、半導体層の抵抗値は十分に高く、実質的にノーマリーオフ型の薄膜トランジスタとして機能している。
ソース電極１Ｓ及びドレイン電極１Ｄと半導体層２とは、オーミック接触しているものとし、この接触領域がソース及びドレインを構成しているものとする。なお、本実施形態の半導体層と、Ａｕのフェルミレベルは比較的類似しており、電荷注入の問題は少ないことが、理研計器社製の大気中光電子分光装置ＡＣ２によって確認されている。
薄膜トランジスタ１０を構成する各要素の材料は、以下の通りである。
・ゲート電極１Ｇ：Ｓｉ
・ゲート絶縁層１Ｃ：ＳｉＯ２
・ソース電極１Ｓ：Ａｕ／Ｃｒ
・ドレイン電極１Ｄ：Ａｕ／Ｃｒ
・半導体層２：酸化物半導体材料Ｘ
なお、ゲート電極１Ｇを構成するＳｉには、高濃度にドーパントが添加されており、ゲート電極１Ｇは金属に近い導電性を有している。
次に、酸化物半導体材料Ｘについて説明する。
酸化物半導体材料Ｘは、Ｚｎ及びＳｎを含有する非晶質の化合物半導体であり、Ｚｎ−Ｓｎ−Ｏ膜（Ｚｎ：Ｓｎ：Ｏの組成比は２：１：４）からなる。酸化物半導体材料Ｘは、Ｚｎ、Ｓｎ及びＯが化合しているが、Ｉｎは含有しておらず、且つ、電子キャリア濃度ＣＸが１×１０１５／ｃｍ３より大きく１×１０１８／ｃｍ３未満である。なお、Ｉｎを含有していないとは、これを意図的に添加することなく、Ｉｎを実質的に含有していないという意味であり、酸化物半導体材料Ｘ内におけるＩｎの含有量は０．０１重量％未満である。
詳説すれば、酸化物半導体材料Ｘの物性は、ドーパントとしての元素Ｄの存在の有無によって、以下のタイプＩ（元素Ｄを含有せず）と、タイプＩＩ（元素Ｄを含有する）に分類できる。元素Ｄは、酸素以外の元素である。また、半導体層中のＺｎ及びＳｎは主成分であり、これらの各元素の重量の和の全体重量に対する割合はタイプＩ（元素Ｄを含有せず）の場合は、７８重量％以上である。
（タイプＩ）
ドーパントとしての元素Ｄが含有されていない場合には、以下の通りである。なお、Ｖｓはボルト秒を示す単位である。
・構成元素：Ｚｎ，Ｓｎ，Ｏ
・電子キャリア濃度ＣＸ：１×１０１５／ｃｍ３＜ＣＸ＜１×１０１８／ｃｍ３
・膜厚ｔＸ：１０ｎｍ≦ｔＸ≦１０００ｎｍ
・結晶性：非晶質
・シート抵抗ＲＸ：１０４Ω／ｓｑ．≦ＲＸ≦１０９Ω／ｓｑ．
・移動度μＸ：１ｃｍ２／Ｖｓ≦μＸ
・Ｉｎの含有量ＷＩｎ：ＷＩｎ≒０（重量％）
（タイプＩＩ）
酸化物半導体材料Ｘの物性は、ドーパントとしての元素Ｄが含有されている場合には、以下の通りである。
・構成元素：Ｚｎ，Ｓｎ，Ｏ
・電子キャリア濃度ＣＸ：１×１０１５／ｃｍ３＜ＣＸ＜１×１０１８／ｃｍ３
・膜厚ｔＸ：１０ｎｍ≦ｔＸ≦１０００ｎｍ
・結晶性：非晶質
・シート抵抗ＲＸ：１０４Ω／ｓｑ．≦ＲＸ≦１０９Ω／ｓｑ．
・移動度μＸ：１ｃｍ２／Ｖｓ≦μＸ
・Ｉｎの含有量ＷＩｎ：ＷＩｎ≒０（重量％）
・ドーパント：元素Ｄ
・ 元素Ｄの濃度ＣＤ：０モル％＜ＣＤ≦１０モル％
但し、ＣＤ＝（（Ｄのモル数）／（Ｄのモル数＋Ｚｎのモル数＋Ｓｎのモル数））×１００％
本願発明者らによって、初めて、Ｉｎを含有していないにも拘わらず、電子キャリア濃度ＣＸが１×１０１５／ｃｍ３より大きく１×１０１８／ｃｍ３未満であるＺｎ−Ｓｎ−Ｏ系のタイプＩ及びタイプＩＩの酸化物半導体材料Ｘが提供された。この酸化物半導体材料Ｘによれば、電子キャリア濃度ＣＸが低下しているため、キャリアの移動度μＸが実用的に使用できる程度に高くなる。
すなわち、電子キャリア濃度ＣＸが１×１０１８／ｃｍ３未満、１×１０１５／ｃｍ３より大きい場合には、酸化物半導体材料Ｘにおける導電性が適切な範囲となり、バイアスの有無によって導電性と絶縁性が転換する半導体活性層として機能する。
電子キャリア濃度ＣＸの更に好ましい範囲は１０１６／ｃｍ３以上１０１７／ｃｍ３以下であり、ＣＸが下限値以上の場合にはＯＮ電流が大きくなるという効果があり、上限値以下の場合にはＯＦＦ電流が小さくなるという効果があり、ＯＮ電流とＯＦＦ電流の比を大きくすることが出来る。
また、タイプＩＩの酸化物半導体材料Ｘは、酸素以外の元素からなるドーパントとなる元素Ｄを更に含有している。酸化物半導体材料Ｘ内には、酸素が既に含有されているが、酸素以外の元素である元素Ｄを酸化物半導体材料Ｘ内に添加しても、実用的に低い電子キャリア濃度ＣＸ、すなわち十分に高いシート抵抗ＲＸを有する酸化物半導体材料を得ることができる。半導体層の経時安定性、ＴＦＴの製造のしやすさなどから、酸化物半導体材料Ｘは、ドーピング元素Ｄが含有されてなる酸化物であることが好ましい。
元素Ｄとしては、以下の金属元素Ｄ１、半金属元素Ｄ２、及び、非金属元素Ｄ３からなる元素群から選択される少なくとも１種の元素を採用することができる。
（元素Ｄ）
・金属元素Ｄ１：Ａｌ、Ｚｒ、Ｍｏ、Ｃｒ、Ｗ、Ｎｂ、Ｔｉ、Ｇａ、Ｈｆ、Ｎｉ、Ａｇ、Ｖ、Ｔａ、Ｆｅ、Ｃｕ、及びＰｔからなる群から選ばれた少なくとも１種
・半導体元素Ｄ２：Ｓｉ
・非金属元素Ｄ３：Ｆ
上述の元素Ｄをドーパントとして用いた場合、十分に高いシート抵抗を有する酸化物半導体材料を得ることができる。
また、本実施形態の酸化物半導体材料Ｘの結晶性は非晶質である。本願発明者によれば、酸化物半導体材料Ｘが少なくとも非晶質の場合には、実用的な酸化物半導体材料を得ることができる旨が確認できたが、移動度は結晶性の向上に伴って増加するという一般的な傾向があるため、酸化物半導体材料Ｘが多結晶又は単結晶であっても十分な移動度を有するものと考えられる。
上述の酸化物半導体材料は、以下の（工程１）〜（工程４）を順次実行することによって製造される。なお、工程２と工程３の順番は逆にすることができる。
（工程１）Ｚｎ及びＳｎを含有する酸化物ターゲットを用意する工程
（工程２）基板をチャンバ内に配置する工程
（工程３）酸化物ターゲットをチャンバ内に配置する工程
（工程４）チャンバ内に配置された酸化物ターゲットを希ガスでスパッタし、スパッタされたターゲット材料を基板上に堆積する工程
（タイプＩ）
ここで、（タイプＩ）の場合、（工程４）におけるスパッタ時において、チャンバ内に酸素ガスが導入されている。希ガスと酸素ガスの混合ガス中に含まれる酸素ガスの体積の割合ＣＧＡＳ（ｖｏｌ％）は、０％よりも大きく２０％以下とすればよい。また、（タイプＩＩ）の場合には、ＣＧＡＳ（ｖｏｌ％）は、０％以上２０％以下とすればよい。
酸化物ターゲットを希ガスでスパッタすると、ターゲット材料が基板上に堆積される。スパッタ時には酸素ガスがチャンバ内に希ガスと共に導入されている。
Ｚｎ−Ｓｎ−Ｏ系の酸化物半導体材料から構成される膜は、酸素空孔が生じるとこの酸素空孔は電子キャリアを生じさせるが、膜形成時であるスパッタ時に酸素ガスが所定量導入されているので、酸素空孔が減少し、したがって、電子キャリア濃度が実用に耐える程度に低下する。
図６は、酸素濃度ＣＧＡＳ（ｖｏｌ％）と電子キャリア濃度（ｃｍ−３）の関係を示すグラフであり、ＣＧＡＳが０ｖｏｌ％〜０．１ｖｏｌ％の場合を示している。また、図７も、酸素濃度ＣＧＡＳ（ｖｏｌ％）と電子キャリア濃度（ｃｍ−３）の関係を示すグラフであり、ＣＧＡＳが０ｖｏｌ％〜１０ｖｏｌ％の場合を示している。
ＣＧＡＳ（ｖｏｌ％）が０．１ｖｏｌ％以上１０ｖｏｌ％以下の場合には、半導体層２は無バイアス時に十分な絶縁性を有していることが確認されており、上記のように、０ｖｏｌ％、０．１ｖｏｌ％、１ｖｏｌ％、１０ｖｏｌ％の場合の電子キャリア濃度の関係をグラフ化して電子キャリア濃度を予測すると、酸素濃度ＣＧＡＳが０．０７ｖｏｌ％以上の場合にはリークが生じない程度の電子キャリア濃度（＝１×１０１８ｃｍ−３）以下にすることが予測され、酸素濃度ＣＧＡＳが２０ｖｏｌ％以下の場合にはＯＮ電流を大きく出来るという効果がある。
ＣＧＡＳ（ｖｏｌ％）は０．５ｖｏｌ％以上５ｖｏｌ％以下である場合が更に好ましく、この場合には、ＣＧＡＳ（ｖｏｌ％）が下限値以上の場合にはさらにＯＦＦ電流を小さく出来るという効果があり、上限値以下の場合にはさらにＯＮ電流を大きく出来るという効果がある。特に、ＣＧＡＳ（ｖｏｌ％）が１ｖｏｌ％以上では、電子キャリア濃度の濃度に対する変化率が急激に低下しており、電子キャリア濃度を高精度に制御することができる。
（タイプＩＩ）
また、（タイプＩＩ）の場合、ターゲット内又はその近傍には酸素以外のドーパントが配置されており、スパッタされたターゲット材料内には当該ドーパントが更に含有されている。酸化物ターゲットを希ガスでスパッタすると、ターゲット材料が基板上に堆積される。このターゲット材料にはドーパントが更に含有されているので、堆積されたターゲット材料は、電子デバイスの実用に耐えるシート抵抗を有することとなる。このドーパントの元素としては、上述のものを採用することができる。
また、（タイプＩＩ）の場合、酸素を含まない希ガスでスパッタした時に、酸化物半導体材料中の電子キャリア濃度が最適になるように酸化物半導体材料中にドーパントが含有されるようにしても良いし、酸化物半導体材料中のドーパントを少なくして、酸素を含まない希ガスでスパッタした時は、電子キャリア濃度が多くなってしまうが、酸素を含ませた希ガス中でスパッタすることにより電子キャリア濃度を減らして酸化物半導体材料中の電子キャリア濃度を最適値になるようにしても良い。
以下、各工程について、詳説する。
（工程１）：酸化物ターゲット製造工程
酸化亜鉛（ＺｎＯ）粉末および酸化錫（ＳｎＯ２）粉末をＺｎ：Ｓｎのモル比がＭ１：Ｍ２となるように秤量し、乾式ボールミルにより混合する。得られた混合粉末をアルミナ製のルツボに入れて酸素雰囲気中においてＴ１（℃）でＨ１（時間）保持して仮焼し、乾式ボールミルにより粉砕する。得られた仮焼粉末を、金型を用いて一軸プレスによりＧ１（ｋｇ／ｃｍ２）の圧力で円板状に成形した後、さらに、冷間静水圧プレス（ＣＩＰ）でＧ２（ｋｇ／ｃｍ２）の圧力で加圧する。得られた成形体を酸素雰囲気中において、圧力Ｐ１（ｈＰａ）、Ｔ２（℃）でＨ２（時間）保持して焼成して焼結体を得る。得られた焼結体の両面を平面研削盤で磨き、酸化物ターゲットを作製する。
なお、タイプＩＩの酸化物半導体材料の製造時においては、酸化亜鉛粉末及び酸化錫粉末に加えて元素Ｄ（又はその酸化物）の粉末を、最初の混合時に混合するか、或いは、スパッタ時において、元素Ｄを含有するチップをターゲットの近傍に配置する。
（工程２）：基板準備工程
チャンバは、スパッタ装置のチャンバであり、チャンバ内部にはターゲットの固定部材と、基板１の固定部材が配置されており、これらの固定部材は対向配置されている。基板１は、基板１の固定部材に固定する。なお、基板１の固定部材には、ヒータが設けられており、堆積時の基板温度を調整することができる。
なお、ゲート電極１Ｇ上に、ゲート絶縁層１Ｃ、電極層を順次堆積し、最後の電極層をフォトリソグラフィーでパターニングすることによって、ソース電極１Ｓ及びドレイン電極１Ｄを形成することで、基板１を製造する。
（工程３）：酸化物ターゲット配置工程
酸化物ターゲットは、チャンバ内部のターゲットの固定部材に固定する。酸化物ターゲット及び基板１を固定した後、チャンバを密閉状態とし、真空ポンプを用いて内部の気体を排気し、内部を真空にする。
（工程４）成膜工程
内部が真空になった後、チャンバ内にガス種１（タイプＩ）又はガス種２（タイプＩＩ）を導入し、高周波（ＲＦ）プラズマを発生させて、酸化物ターゲットのスパッタを行い、基板上にターゲット材料を堆積する。本例の希ガスはＡｒであるが、他の種類の希ガスを用いることも可能である。成膜時の条件は以下の通りである。
（タイプＩ）
・製造方法：ＲＦスパッタ法
・ターゲット：Ｚｎ−Ｓｎ−Ｏ焼結体
・ガス種Ｒ１：Ａｒ−Ｏ２混合ガス
・ガス種Ｒ１中のＯ２の体積濃度：ＣＧＡＳ（ｖｏｌ％）
・チャンバ内圧力：Ｐ２（Ｐａ）
・基板温度：Ｔ３（℃）
・スパッタ電力：ＷＰ（Ｗ）
・堆積時間：Ｈ３（時間）
（タイプＩＩ）
・製造方法：ＲＦスパッタ法
・ターゲット：Ｚｎ−Ｓｎ−Ｏ焼結体＋元素Ｄ含有チップ
・ガス種Ｒ２：Ａｒガス
・チャンバ内圧力：Ｐ２（Ｐａ）
・基板温度：Ｔ３（℃）
・スパッタ電力：ＷＰ（Ｗ）
・堆積時間：Ｈ３（時間）
各パラメータの好適な範囲は以下の通りである。
（ａ）０．５≦Ｍ１／Ｍ２≦３
（ｂ）５００≦Ｔ１≦１２００
（ｃ）１≦Ｈ１≦２４０
（ｄ）１００≦Ｇ１≦１０００
（ｅ）５００≦Ｇ２≦１００００
（ｆ）１０１．３２５≦Ｐ１≦１０１３２．５
（ｇ）１０００≦Ｔ２≦１６００
（ｈ）１≦Ｈ２≦２４０
（ｉ）０．１≦Ｐ２≦１０
（ｊ）ＲＴ（室温＝２６）≦Ｔ３≦１２００
（ｋ）１／６０≦Ｈ３≦１０
（ｌ）１０≦ＷＰ≦１０００
（ｍ）０≦ＣＧＡＳ≦２０
なお、上述のパラメータは以下の関係を満たしている。
（ｏ） Ｇ１≦Ｇ２
（ｐ） Ｔ１≦Ｔ２
パラメータが少なくとも上述の範囲を満たす場合には、実用的に動作を行うトランジスタを製造可能な酸化物化合物材料が製造できるものと考えられる。
（共通条件）
上述の酸化物化合物材料Ｘを上述の製造方法で基板１上に堆積し、薄膜トランジスタ１０を製造した。酸化亜鉛粉末（ＺｎＯ）としては、株式会社高純度化学製、純度９９．９９％を用い、酸化錫粉末（ＳｎＯ２）としては株式会社高純度化学製、純度９９．９９％を用いた。乾式ボールミルには、直径５ｍｍのジルコニア製のボールを用いた。
なお、膜厚や膜特性のモニタのためにガラス基板（コーニング社製１７３７）を用意して、同スパッタリング装置内に設置した。成膜前処理として、この基板の超音波脱脂洗浄を行った。
（実施例１の実験条件）
（１−１）酸化物ターゲットの製造条件
・Ｍ１／Ｍ２＝２
・Ｔ１＝９００（℃）
・Ｈ１＝５（時間）
・Ｇ１＝５００（ｋｇ／ｃｍ２）
・Ｇ２＝１６００（ｋｇ／ｃｍ２）
・Ｐ１＝１０１３（ｈＰａ）
・Ｔ２＝１２００（℃）
・Ｈ２＝５（時間）
製造した酸化物ターゲット（Ｚｎ−Ｓｎ−Ｏ焼結体）の密度は５．４３ｇ／ｃｍ３であった。このようにして得られた焼結体の両面を平面研削盤で磨き、直径７６．２ｍｍ、厚み６ｍｍに加工し、インジウム系合金を用いてバッキングプレートにボンディングして、酸化物ターゲットを作製した。
（１−２）基板の製造条件
・ゲート電極材料：Ｓｉ
・ゲート絶縁膜材料：ＳｉＯ２
・ソース及びドレイン電極材料：Ａｕ／Ｃｒ
・チャネル長Ｌ＝２０μｍ
・チャネル幅Ｗ＝１ｍｍ
（１−３）成膜条件
・製造方法：ＲＦスパッタ法
・ターゲット：Ｚｎ−Ｓｎ−Ｏ焼結体
・ガス種Ｒ１：Ａｒ−Ｏ２混合ガス
・酸素濃度ＣＧＡＳ：１ｖｏｌ％
・チャンバ内圧力Ｐ２：０．５Ｐａ
・基板温度Ｔ３：２００℃
・スパッタ電力ＷＰ：５０Ｗ
・堆積時間Ｈ３：１時間
（評価方法及び評価結果）
得られた薄膜に関し、Ｘ線回折を行ったところ、明瞭な回折ピークは検出されず、作製したＺｎ−Ｓｎ−Ｏ膜（半導体層２）の結晶性は非晶質であることが示された。半導体層２の膜厚は、１０３．７ｎｍであった。また、ガラス基板に形成した薄膜は目視において透明であった。また、ガラス基板を含んだ波長５５０ｎｍの透過率は８７．８％であり、波長３８０ｎｍから７８０ｎｍまでの平均の透過率は８５．２％であった。また、得られた薄膜の比抵抗及び移動度は、ホール測定にて求めた。得られたＺｎ−Ｓｎ−Ｏアモルファス酸化物膜の電子キャリア濃度は、３．０８×１０１６／ｃｍ３で、電子移動度は、５．３６ｃｍ２／Ｖｓであった。
（実施例１の膜特性）
上述の通り、実施例１で形成された半導体層の膜特性は以下の通りである。
・半導体層材料：Ｚｎ−Ｓｎ−Ｏ（化合物）
・結晶性：非晶質
・膜厚：１０３．７ｎｍ
・電子キャリア濃度ＣＸ：３．０８×１０１６／ｃｍ３
・電子移動度μＸ：５．３６ｃｍ２／Ｖｓ
・比抵抗ρＸ：３．６７Ωｃｍ
・シート抵抗ＲＸ：３．５４×１０５Ω／ｓｑ．
（実施例１のＴＦＴのＩＶ特性）
形成された半導体層内部に位置するソース電極及びドレイン電極に、半導体層の表面からプローブを立てて、プローブ先端を各電極に接触させ、ＴＦＴのＩＶ特性を測定した。
図３は、室温下で測定したＴＦＴ素子の電流−電圧特性を示す。ドレイン電圧Ｖｄの増加に伴い、ドレイン電流Ｉｄが増加したことから、チャネルがｎ型伝導であることが分かる。これは、非晶質のＺｎ−Ｓｎ−Ｏ系酸化物膜がＮ型伝導体であるという事実と矛盾しない。ドレイン電流Ｉｄは、ドレイン電圧Ｖｄ＝３０Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。
また、ゲート電圧Ｖｇ＝６０Ｖ時には、ドレイン電流Ｉｄ＝９×１０−３Ａの電流が流れた。これはゲートバイアス電位により、半導体層内にキャリアを誘起できたことに対応する。
最大電流Ｉｍａｘは１０ｍＡ、逆方向のリーク電流も０．０１μＡ以下であり、良好なトランジスタ特性を示した。トランジスタのオン・オフ時のドレイン電流比は、１×１０６以上であった。また、ゲート電圧とドレイン電流の関係を示すトランジスタの伝達特性の飽和領域から算出される移動度は約１０ｃｍ２／Ｖｓであった。
（実施例２の実験条件）
スパッタ時における酸素濃度ＣＧＡＳを０．１ｖｏｌ％とした以外は、実施例１と同一の条件でＴＦＴを作製した。
（評価方法及び評価結果）
得られた膜に関し、Ｘ線回折を行ったところ、明瞭な回折ピークは検出されず、作製したＺｎ−Ｓｎ−Ｏ膜（半導体層２）の結晶性は非晶質であることが判明した。膜厚は、１０５．５ｎｍであった。ガラス基板（コーニング社製１７３７）上に成膜した膜は目視において透明であった。スパッタリングの結果、得られた透明導電性薄膜の比抵抗及び移動度は、ホール測定にて求めた。得られた半導体層の電子キャリア濃度は、４．６４×１０１７／ｃｍ３で、電子移動度は、１０．８ｃｍ２／Ｖｓであった。
（実施例２の膜特性）
実施例２で形成された半導体層の膜特性は以下の通りである。
・半導体層材料：Ｚｎ−Ｓｎ−Ｏ（化合物）
・結晶性：非晶質
・膜厚：１０５．５ｎｍ
・電子キャリア濃度ＣＸ：４．６４×１０１７／ｃｍ３
・電子移動度μＸ：１０．８ｃｍ２／Ｖｓ
・比抵抗ρＸ：１．２５Ωｃｍ
・シート抵抗ＲＸ：１．１８×１０５Ω／ｓｑ．
（実施例２のＴＦＴのＩＶ特性）
図４は、室温下で測定したＴＦＴ素子の電流−電圧特性を示す。測定方法は、実施例１と同一である。実施例２によれば、酸素濃度が０．１ｖｏｌ％の場合においても、実施例１ほどではないものの、良好なトランジスタ特性を有するＴＦＴ素子を作製できた。
（実施例３の実験条件）
スパッタ時における酸素濃度ＣＧＡＳを１０ｖｏｌ％とした以外は、実施例１と同一の条件でＴＦＴを作製した。
（評価方法及び評価結果）
得られた膜に関し、Ｘ線回折を行ったところ、明瞭な回折ピークは検出されず、作製したＺｎ−Ｓｎ−Ｏ膜（半導体層２）の結晶性は非晶質であることが示された。半導体層２の膜厚は、８９ｎｍであった。ガラス基板（コーニング社製１７３７）上に成膜した膜は目視において透明であった。スパッタリングの結果、得られた透明導電性薄膜の比抵抗及び移動度は、ホール測定にて求めた。得られた半導体層の電子キャリア濃度は、５．４５×１０１５／ｃｍ３であり、電子移動度は、５．０２ｃｍ２／Ｖｓであった。
（実施例３の膜特性）
実施例３で形成された半導体層の膜特性は以下の通りである。
・半導体層材料：Ｚｎ−Ｓｎ−Ｏ（化合物）
・結晶性：非晶質
・膜厚：８９ｎｍ
・電子キャリア濃度ＣＸ：５．４５×１０１５／ｃｍ３
・電子移動度μＸ：５．０２ｃｍ２／Ｖｓ
・比抵抗ρＸ：２．２８×１０２Ωｃｍ
・シート抵抗ＲＸ：２．５６×１０７Ω／ｓｑ．
（実施例３のＴＦＴのＩＶ特性）
図５は、室温下で測定したＴＦＴ素子の電流−電圧特性を示す。測定方法は、実施例１と同一である。実施例３によれば、酸素濃度ＣＧＡＳが１０ｖｏｌ％の場合においても、実施例１ほどではないものの、良好なトランジスタ特性を有するＴＦＴ素子を作製できた。
（比較例１の実験条件）
スパッタ時における酸素濃度ＣＧＡＳを０ｖｏｌ％とした以外は、実施例１と同一の条件でＴＦＴを作製した。
（評価方法及び評価結果）
得られた膜に関し、Ｘ線回折を行ったところ、明瞭な回折ピークは検出されず、作製したＺｎ−Ｓｎ−Ｏ膜（半導体層２）の結晶性は非晶質であることが示された。膜厚は１１１．７ｎｍであった。ガラス基板（コーニング社製１７３７）上に成膜した膜は目視において透明であった。スパッタリングの結果、得られた透明導電性薄膜の比抵抗及び移動度は、ホール測定にて求めた。得られた半導体層の電子キャリア濃度は、６．５１×１０１８／ｃｍ３で、電子移動度は、１４．９ｃｍ２／Ｖｓであった。
（比較例１の膜特性）
比較例１で形成された半導体層の膜特性は以下の通りである。
・半導体層材料：Ｚｎ−Ｓｎ−Ｏ（化合物）
・結晶性：非晶質
・膜厚：１１１．７ｎｍ
・電子キャリア濃度ＣＸ：６．５１×１０１８／ｃｍ３
・電子移動度μＸ：１４．９ｃｍ２／Ｖｓ
・比抵抗ρＸ：６．４０×１０−２Ωｃｍ
・シート抵抗ＲＸ：５．７３×１０３Ω／ｓｑ．
（比較例１のＴＦＴのＩＶ特性）
得られたＴＦＴは、トランジスタ特性を示さなかった。半導体層内のキャリア濃度が高すぎて、ソース・ドレイン間で電流がリークしてしまったためと考えられる。
（実施例４の実験条件）
実施例１において得られた酸化物ターゲットをスパッタリング装置のチャンバ内に設置し、バナジウム（Ｖ）のチップ（株式会社高純度化学製、純度９９．９％、５×５×ｔ１ｍｍ）を酸化物ターゲットのエロージョン部の円周に沿って等間隔に８枚固定して設置し、Ａｒガスをスパッタリング装置内に導入した以外は、実施例１と同一の条件で、薄膜を形成した。すなわち、スパッタ時における酸素濃度ＣＧＡＳは０ｖｏｌ％である。
すなわち、実施例４の成膜条件は、以下の通りである。
・製造方法：ＲＦスパッタ法
・ターゲット：Ｚｎ−Ｓｎ−Ｏ焼結体＋Ｖチップ
・ガス種Ｒ２：Ａｒガス
・酸素濃度ＣＧＡＳ：０ｖｏｌ％
・チャンバ内圧力Ｐ２：０．５Ｐａ
・基板温度Ｔ３：２００℃
・スパッタ電力ＷＰ：５０Ｗ
・堆積時間Ｈ３：１時間
（評価方法及び評価結果）
得られた膜を酸で溶かして、ＩＣＰ−ＡＥＳ（誘導結合プラズマ発光分光分析法）で金属元素の定量を行ったところ、Ｖは酸化膜中の金属元素（Ｓｎ、Ｚｎ、Ｖ）に対して０．５４重量％、０．９３モル％含まれていた。すなわち、半導体層中の酸素を除く全構成元素に対するドーパントのモル比ＣＤＯＰＡＮＴ（ＣＤＯＰＡＮＴ＝（（Ｖのモル数）／（Ｖのモル数＋Ｚｎのモル数＋Ｓｎのモル数））×１００％）は０．９３モル％であった。
得られた膜に関し、Ｘ線回折を行ったところ、明瞭な回折ピークは検出されず、作製したバナジウムドープのＺｎ−Ｓｎ−Ｏ系膜（半導体層）の結晶性は非晶質であることが示された。この半導体層の膜厚は、１１５．８ｎｍであった。ガラス基板（コーニング社製１７３７）上に成膜した膜は目視において透明であった。また、ガラス基板を含んだ波長５５０ｎｍの透過率は８９．３％であり、波長３８０ｎｍから７８０ｎｍまでの平均の透過率は８５．１％であった。
スパッタリングの結果、得られた透明導電薄膜の比抵抗、キャリア濃度及び移動度は、ホール測定にて求めた。得られたバナジウムドープのＺｎ−Ｓｎ−Ｏ膜の比抵抗は、１．０６Ωｃｍ、電子キャリア濃度は３．４５×１０１７／ｃｍ３で、電子移動度は１７．１ｃｍ２／Ｖｓであった。
（実施例４の膜特性）
・実施例４で形成された半導体層の膜特性は以下の通りである。
・半導体層材料：Ｚｎ−Ｓｎ−Ｏ（化合物）
・結晶性：非晶質
・膜厚：１１５．８ｎｍ
・電子キャリア濃度ＣＸ：３．４５×１０１７／ｃｍ３
・電子移動度μＸ：１７．１ｃｍ２／Ｖｓ
・シート抵抗ＲＸ：９．１４×１０４Ω／ｓｑ．
・ドーパント含有率ＣＤＯＰＡＮＴ：０．９３モル％
バナジウムの効果により、移動度を大きく下げることなく、キャリア濃度を良好なトランジスタ特性が得られる１０１８／ｃｍ３以下にすることができた。また、電子キャリア濃度は、ドーピング元素のドーピング濃度が増えれば増えるほど、減っていく傾向にあることを見出しており、このことにより電子キャリア濃度の制御が可能である。なお、ドーパント含有率ＣＤＯＰＡＮＴの好適な範囲は、以下の通りである。
０モル％＜ＣＤＯＰＡＮＴ≦１０モル％
ＣＤＯＰＡＮＴが下限値以上の場合には適正値までキャリア濃度を減らすという効果があり、上限値以下の場合にはキャリア濃度を減らし過ぎない、ドーピングの為の固溶がうまく起こり析出相や偏析相を生じない、ドーパント濃度分布の不均一性が生じないなどの効果がある。
また、以下の表はＧaとＦの場合を除いて、金属（半導体）チップ（縦横寸法５ｍｍ×５ｍｍ、厚み＝１ｍｍ）１枚を酸化物ターゲットのエロージョン部に固定して設置し、Ａｒガスをスパッタリング装置内に導入した以外は、実施例１と同様にして、成膜した薄膜のシート抵抗を測定した結果である。
ドーピング元素がＧaの場合は、酸化ガリウム（Ｇａ2Ｏ3）の焼結体ペレット（直径１０ｍｍφ、厚み＝３ｍｍ）1個を、ドーピング元素がＦの場合は、フッ化亜鉛（ＺｎＦ２）とフッ化スズ（ＳｎＦ４）をドープしたＺｎ２ＳｎＯ４の焼結体ペレット（直径１０ｍｍφ、厚み＝３ｍｍ）1個を酸化物ターゲットのエロージョン部に固定して設置し、Ａｒガスをスパッタリング装置内に導入した以外は、実施例１と同様にして、成膜した薄膜のシート抵抗を測定した結果である。
以下のドーピング元素（Ａｌ、Ｚｒ、Ｍｏ、Ｃｒ、Ｗ、Ｎｂ、Ｔｉ、Ｇａ、Ｈｆ、Ｎｉ、Ｓｉ、Ａｇ、Ｔａ、Ｆｅ、Ｆ、Ｃｕ、Ｐｔ）を用いれば、上記のＶと同様の効果を得ることができる。なお、以下の表ではＶも示している。
Figure 2009123957
（実施例４のＴＦＴのＩＶ特性）
実施例４のトランジスタにおいても、ノーマリーオフの状態が観察された。
なお、上述のように、電解効果型トランジスタの製造のしやすさなどから、酸化物半導体材料Ｘは、さらにドーピング元素を含有されてなる酸化物であることが好ましい。すなわち、ドーピング元素を用いた場合には、酸化物半導体材料Ｘ内のキャリア濃度の制御性が向上する。
薄膜トランジスタ１０の平面図である。 図１に示した薄膜１０のＩＩ−ＩＩ矢印断面図である。 実施例１のＴＦＴのＩＶ特性を示すグラフである。 実施例２のＴＦＴのＩＶ特性を示すグラフである。 実施例３のＴＦＴのＩＶ特性を示すグラフである。 酸素濃度と電子キャリア濃度の関係を示すグラフである。 酸素濃度と電子キャリア濃度の関係を示すグラフである。
符号の説明
１Ｇ・・・ゲート電極、１Ｃ・・・ゲート絶縁層、１Ｓ・・・ソース電極、１Ｄ・・・ドレイン電極、２・・・半導体層。


Claims (7)

  1. 酸化物半導体材料であって、
    Ｚｎ及びＳｎを含有し、
    Ｉｎを含有せず、且つ、
    電子キャリア濃度が１×１０１５／ｃｍ３より大きく１×１０１８／ｃｍ３未満である、
    ことを特徴とする酸化物半導体材料。
  2. ドーパントを更に含有することを特徴とする請求項１に記載の酸化物半導体材料。
  3. 前記ドーパントは、
    Ａｌ、Ｚｒ、Ｍｏ、Ｃｒ、Ｗ、Ｎｂ、Ｔｉ、Ｇａ、Ｈｆ、Ｎｉ、Ａｇ、Ｖ、Ｔａ、Ｆｅ、Ｃｕ、Ｐｔ、Ｓｉ及びＦからなる元素群から選択される元素を少なくとも１種含有することを特徴とする請求項２に記載の酸化物半導体材料。
  4. 前記酸化物半導体材料は非晶質であることを特徴とする請求項１乃至３のいずれか１項に記載の酸化物半導体材料。
  5. 請求項１乃至４のいずれか１項に記載の酸化物半導体材料からなる半導体層と、
    前記半導体層に設けられた電極と、
    を備えることを特徴とする電子デバイス。
  6. 請求項１乃至４のいずれか１項に記載の酸化物半導体材料からなる半導体層と、
    前記半導体層に設けられ互いに離隔したソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間に位置する前記半導体層の領域に、バイアス電位を与えることが可能な位置に設けられたゲート電極と、
    を備えることを特徴とする電界効果トランジスタ。
  7. 酸化物半導体材料の製造方法であって、
    Ｚｎ及びＳｎを含有する酸化物ターゲットを用意する工程と、
    基板をチャンバ内に配置する工程と、
    前記酸化物ターゲットをチャンバ内に配置する工程と、
    前記チャンバ内に配置された前記酸化物ターゲットを希ガスでスパッタすることによりターゲット材料を前記基板上に堆積する工程と、
    を備え、
    前記スパッタ時において、前記酸化物ターゲットと同時にスパッタされる位置に、ドーパント材料が更に配置されている、
    ことを特徴する酸化物半導体材料の製造方法。
JP2007296984A 2007-11-15 2007-11-15 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ Pending JP2009123957A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007296984A JP2009123957A (ja) 2007-11-15 2007-11-15 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
US12/743,081 US20110001136A1 (en) 2007-11-15 2008-11-12 Oxide semiconductor material, method for manufacturing oxide semiconductor material, electronic device and field effect transistor
PCT/JP2008/070963 WO2009064007A1 (ja) 2007-11-15 2008-11-12 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
CN200880116357A CN101868857A (zh) 2007-11-15 2008-11-12 氧化物半导体材料和其制造方法、电子装置和场效应晶体管
EP08850158A EP2219225B1 (en) 2007-11-15 2008-11-12 Oxide semiconductor material, method for manufacturing oxide semiconductor material, electronic device and field effect transistor
TW097143797A TW200939470A (en) 2007-11-15 2008-11-13 Oxide semiconductor material and method for manufacturing the same, electronic device and field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007296984A JP2009123957A (ja) 2007-11-15 2007-11-15 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2009123957A true JP2009123957A (ja) 2009-06-04

Family

ID=40638852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007296984A Pending JP2009123957A (ja) 2007-11-15 2007-11-15 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ

Country Status (6)

Country Link
US (1) US20110001136A1 (ja)
EP (1) EP2219225B1 (ja)
JP (1) JP2009123957A (ja)
CN (1) CN101868857A (ja)
TW (1) TW200939470A (ja)
WO (1) WO2009064007A1 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164393A (ja) * 2008-01-08 2009-07-23 Canon Inc アモルファス酸化物及び電界効果型トランジスタ
JP2010248547A (ja) * 2009-04-13 2010-11-04 Hitachi Metals Ltd 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011100991A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2011132644A1 (ja) * 2010-04-20 2011-10-27 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012014628A1 (ja) * 2010-07-30 2012-02-02 株式会社日立製作所 酸化物半導体装置
JP2013123064A (ja) * 2010-03-05 2013-06-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014036031A (ja) * 2012-08-07 2014-02-24 Hitachi Metals Ltd 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置
US8686426B2 (en) 2012-04-02 2014-04-01 Samsung Display Co., Ltd. Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
US8743307B2 (en) 2011-11-04 2014-06-03 Samsung Display Co, Ltd. Display device
JP2014110429A (ja) * 2012-11-30 2014-06-12 Samsung Electronics Co Ltd 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子
JPWO2012141066A1 (ja) * 2011-04-12 2014-07-28 三井金属鉱業株式会社 酸化物型半導体材料及びスパッタリングターゲット
KR101445478B1 (ko) 2012-10-15 2014-09-30 청주대학교 산학협력단 실리콘 산화아연주석 박막을 이용한 박막 트랜지스터
KR101446230B1 (ko) * 2010-07-30 2014-10-01 가부시키가이샤 고베 세이코쇼 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃과 박막 트랜지스터
US8957415B2 (en) 2012-05-21 2015-02-17 Samsung Display Co., Ltd. Thin film transistor and thin film transistor array panel including the same
US9190523B2 (en) 2011-09-22 2015-11-17 Samsung Display Co., Ltd. Oxide semiconductor, thin film transistor including the same, and thin film transistor array panel including the same
JP2015535881A (ja) * 2012-09-18 2015-12-17 エルジー・ケム・リミテッド 透明導電膜およびその製造方法｛ｔｒａｎｓｐａｒｅｎｔｃｏｎｄｕｃｔｉｖｅｆｉｌｍａｎｄｍｅｔｈｏｄｆｏｒｐｒｅｐａｒｉｎｇｔｈｅｓａｍｅ｝
KR20160025459A (ko) 2014-08-27 2016-03-08 히타치 긴조쿠 가부시키가이샤 스퍼터링 타깃
KR20160040533A (ko) * 2013-08-06 2016-04-14 미쓰비시 마테리알 가부시키가이샤 스퍼터링 타깃 및 그 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
JP2017028314A (ja) * 2010-07-02 2017-02-02 株式会社半導体エネルギー研究所 半導体装置
WO2017150351A1 (ja) * 2016-03-02 2017-09-08 国立大学法人東京工業大学 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体
US9865742B2 (en) 2009-10-09 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018180562A (ja) * 2009-10-16 2018-11-15 株式会社半導体エネルギー研究所 液晶表示装置
WO2019176414A1 (ja) * 2018-03-16 2019-09-19 株式会社コベルコ科研 スパッタリングターゲット材、及びスパッタリングターゲット
US11643752B2 (en) 2019-02-14 2023-05-09 Panasonic Intellectual Property Management Co., Ltd. ScAlMgO4 monocrystalline substrate, and method of manufacture thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102066532B1 (ko) 2009-11-06 2020-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR20110124530A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
JP5540972B2 (ja) * 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
TWI538215B (zh) * 2011-03-25 2016-06-11 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
JP5996227B2 (ja) * 2012-03-26 2016-09-21 学校法人 龍谷大学 酸化物膜及びその製造方法
CN104004990B (zh) * 2014-06-03 2016-08-24 上海理工大学 制备非晶态透明氧化锌薄膜的方法
CN105655354A (zh) * 2016-01-22 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法以及显示装置
JP2017179595A (ja) * 2016-03-28 2017-10-05 日立金属株式会社 スパッタリングターゲット材およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606184A (en) * 1995-05-04 1997-02-25 Motorola, Inc. Heterostructure field effect device having refractory ohmic contact directly on channel layer and method for making
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000258375A (ja) * 1999-03-09 2000-09-22 Ngk Spark Plug Co Ltd ガスセンサ
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2005003806A (ja) * 2003-06-10 2005-01-06 Sun Tec Kk 光学素子、波長可変光フィルタおよび光アドドロップモジュール
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2007250369A (ja) * 2006-03-16 2007-09-27 Sumitomo Chemical Co Ltd 透明導電性膜およびその製造方法
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5125162B2 (ja) * 2007-03-16 2013-01-23 住友化学株式会社 透明導電膜用材料
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012044627; Ｋａｚｕｏ　Ｓａｔｏｈ: 'Ｅｌｅｃｔｒｉｃａｌ　ａｎｄ　ｏｐｔｉｃａｌ　ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　Ａｌ-ｄｏｐｅｄ　ＺｎＯ-ＳｎＯ２　ｔｈｉｎ　ｆｉｌｍｓ　ｄｅｐｏｓｉｔｅｄ　ｂｙ　ＲＦ　ｍａｇｎｅｔｒｏｎ　ｓｐｕｔｔｅｒｉ' Ｔｈｉｎ　ｓｏｌｉｄ　ｆｉｌｍｓ ５１６巻，１７号, 20071018, ｐｐ．５８１４-５８１７ *

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164393A (ja) * 2008-01-08 2009-07-23 Canon Inc アモルファス酸化物及び電界効果型トランジスタ
JP2010248547A (ja) * 2009-04-13 2010-11-04 Hitachi Metals Ltd 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
US9865742B2 (en) 2009-10-09 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011100991A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011100982A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9209310B2 (en) 2009-10-09 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US8779418B2 (en) 2009-10-09 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443874B2 (en) 2009-10-09 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013145922A (ja) * 2009-10-09 2013-07-25 Semiconductor Energy Lab Co Ltd 半導体装置
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10141450B2 (en) 2009-10-09 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10290742B2 (en) 2009-10-09 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP2018180562A (ja) * 2009-10-16 2018-11-15 株式会社半導体エネルギー研究所 液晶表示装置
US10565946B2 (en) 2009-10-16 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
JP2013123064A (ja) * 2010-03-05 2013-06-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012033854A (ja) * 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2011132644A1 (ja) * 2010-04-20 2011-10-27 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR101407402B1 (ko) 2010-04-20 2014-06-13 가부시키 가이샤 고베세이코쇼 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
CN102859701A (zh) * 2010-04-20 2013-01-02 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管
US8907334B2 (en) 2010-04-20 2014-12-09 Kobe Steel, Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US9837544B2 (en) 2010-07-02 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor layer
JP2017028314A (ja) * 2010-07-02 2017-02-02 株式会社半導体エネルギー研究所 半導体装置
KR101446230B1 (ko) * 2010-07-30 2014-10-01 가부시키가이샤 고베 세이코쇼 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃과 박막 트랜지스터
JP5592952B2 (ja) * 2010-07-30 2014-09-17 株式会社日立製作所 酸化物半導体装置
WO2012014628A1 (ja) * 2010-07-30 2012-02-02 株式会社日立製作所 酸化物半導体装置
US9299474B2 (en) 2010-07-30 2016-03-29 Samsung Display Co., Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
JPWO2012141066A1 (ja) * 2011-04-12 2014-07-28 三井金属鉱業株式会社 酸化物型半導体材料及びスパッタリングターゲット
JP5881681B2 (ja) * 2011-04-12 2016-03-09 三井金属鉱業株式会社 酸化物型半導体材料及びスパッタリングターゲット
US9190523B2 (en) 2011-09-22 2015-11-17 Samsung Display Co., Ltd. Oxide semiconductor, thin film transistor including the same, and thin film transistor array panel including the same
US8743307B2 (en) 2011-11-04 2014-06-03 Samsung Display Co, Ltd. Display device
US8686426B2 (en) 2012-04-02 2014-04-01 Samsung Display Co., Ltd. Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
US8957415B2 (en) 2012-05-21 2015-02-17 Samsung Display Co., Ltd. Thin film transistor and thin film transistor array panel including the same
JP2014036031A (ja) * 2012-08-07 2014-02-24 Hitachi Metals Ltd 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置
KR101563052B1 (ko) * 2012-08-07 2015-10-23 히타치 긴조쿠 가부시키가이샤 산화물 반도체 타깃 및 산화물 반도체 재료, 및 그것들을 사용한 반도체 장치
US9577109B2 (en) 2012-09-18 2017-02-21 Lg Chem, Ltd. Transparent conducting film and preparation method thereof
JP2015535881A (ja) * 2012-09-18 2015-12-17 エルジー・ケム・リミテッド 透明導電膜およびその製造方法｛ｔｒａｎｓｐａｒｅｎｔｃｏｎｄｕｃｔｉｖｅｆｉｌｍａｎｄｍｅｔｈｏｄｆｏｒｐｒｅｐａｒｉｎｇｔｈｅｓａｍｅ｝
KR101445478B1 (ko) 2012-10-15 2014-09-30 청주대학교 산학협력단 실리콘 산화아연주석 박막을 이용한 박막 트랜지스터
JP2014110429A (ja) * 2012-11-30 2014-06-12 Samsung Electronics Co Ltd 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子
KR102237339B1 (ko) 2013-08-06 2021-04-06 미쓰비시 마테리알 가부시키가이샤 스퍼터링 타깃 및 그 제조 방법
KR20160040533A (ko) * 2013-08-06 2016-04-14 미쓰비시 마테리알 가부시키가이샤 스퍼터링 타깃 및 그 제조 방법
KR20170039627A (ko) 2014-08-27 2017-04-11 히타치 긴조쿠 가부시키가이샤 스퍼터링 타깃
KR20160025459A (ko) 2014-08-27 2016-03-08 히타치 긴조쿠 가부시키가이샤 스퍼터링 타깃
WO2017150351A1 (ja) * 2016-03-02 2017-09-08 国立大学法人東京工業大学 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体
US11075303B2 (en) 2016-03-02 2021-07-27 Tokyo Institute Of Technology Oxide semiconductor compound, semiconductor element provided with layer of oxide semiconductor compound, and laminated body
WO2019176414A1 (ja) * 2018-03-16 2019-09-19 株式会社コベルコ科研 スパッタリングターゲット材、及びスパッタリングターゲット
JP2019157246A (ja) * 2018-03-16 2019-09-19 株式会社コベルコ科研 スパッタリングターゲット材、及びスパッタリングターゲット
CN111465713A (zh) * 2018-03-16 2020-07-28 株式会社钢臂功科研 溅镀靶材和溅镀靶
CN111465713B (zh) * 2018-03-16 2022-05-03 株式会社钢臂功科研 溅镀靶材和溅镀靶
US11643752B2 (en) 2019-02-14 2023-05-09 Panasonic Intellectual Property Management Co., Ltd. ScAlMgO4 monocrystalline substrate, and method of manufacture thereof

Also Published As

Publication number Publication date
CN101868857A (zh) 2010-10-20
EP2219225A1 (en) 2010-08-18
EP2219225A4 (en) 2011-01-05
TW200939470A (en) 2009-09-16
EP2219225B1 (en) 2012-06-20
US20110001136A1 (en) 2011-01-06
WO2009064007A1 (ja) 2009-05-22

Similar Documents

Publication Publication Date Title
JP2009123957A (ja) 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
US7906777B2 (en) Semiconductor thin film and method for manufacturing same, and thin film transistor
US20090090914A1 (en) Semiconductor thin film, method for producing the same, and thin film transistor
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP5242083B2 (ja) 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
TWI786088B (zh) 氧化物半導體膜、薄膜電晶體、濺鍍靶用氧化物燒結體、濺鍍靶、顯示裝置、及固體攝像元件
EP2273540A2 (en) Field-effect transistor and method for fabricating field-effect transistor
US9837543B2 (en) Oxide semiconductor target, oxide semiconductor film and method for producing same, and thin film transistor
WO2019026954A1 (ja) スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器
JP6901473B2 (ja) 金属酸窒化物半導体膜の製造方法および金属酸窒化物半導体膜
TW201902857A (zh) 氧化物燒結體及半導體裝置
JP2011029238A (ja) 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
WO2018143005A1 (ja) 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
WO2023199722A1 (ja) 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体
JP2023157846A (ja) 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体
JP5581416B2 (ja) 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP2014055324A (ja) 酸化物半導体膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108