JP2011029238A - 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ - Google Patents

結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ Download PDF

Info

Publication number
JP2011029238A
JP2011029238A JP2009170483A JP2009170483A JP2011029238A JP 2011029238 A JP2011029238 A JP 2011029238A JP 2009170483 A JP2009170483 A JP 2009170483A JP 2009170483 A JP2009170483 A JP 2009170483A JP 2011029238 A JP2011029238 A JP 2011029238A
Authority
JP
Japan
Prior art keywords
crystalline
film
igzo
homologous compound
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2009170483A
Other languages
English (en)
Inventor
Hiroki Nara
裕樹 奈良
Masayuki Suzuki
真之 鈴木
Kenichi Umeda
賢一 梅田
Fumihiko Mochizuki
文彦 望月
Atsushi Tanaka
淳 田中
Masahiro Takada
真宏 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2009170483A priority Critical patent/JP2011029238A/ja
Publication of JP2011029238A publication Critical patent/JP2011029238A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】目標とする抵抗率を有する結晶性ホモロガス化合物層を含む積層体を製造する方法を提供する。
【解決手段】本発明の結晶性ホモロガス化合物層を含む積層体の製造方法は、M(MO)(M=Sc、In、Lu、Yb、Tm、Er、Ho及びYからなる群より選択される少なくとも1種類の元素、M=Fe、Ga、In及びAlからなる群より選択される少なくとも1種類の元素、M=Cd、Mg、Mn、Co、CuおよびZnからなる群より選択される少なくとも1種類の元素、m=1以上の自然数)で表される結晶性ホモロガス化合物層を形成する工程と、酸素分圧が2×10−2Pa以下、及び、温度が150℃以上の少なくとも一方の条件を満たす雰囲気下で、前記結晶性ホモロガス化合物層を覆う保護層を形成することにより前記結晶性ホモロガス化合物層の抵抗率を制御する工程と、を有する。
【選択図】図1

Description

本発明は、結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタに関する。
液晶やエレクトロルミネッセンス(ElectroLuminescence:EL)技術等の進歩により、平面薄型画像表示装置(Flat Panel Display:FPD)が実用化されている。例えば、電流を通じることによって励起されて発光する材料を用いた有機電界発光素子(有機EL素子)は、低電圧で高輝度の発光が得られるために、一般照明のほか、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター等の広い分野で開発が進んでいる。
電界効果型薄膜トランジスタ(TFT:Thin Film Transistor)によって画素の駆動を制御するアクティブマトリクス型の有機ELディスプレイ、液晶ディスプレイ、あるいはX線センサ等の電子デバイスを製造する場合、一般的にはガラス基板上に、TFTと、TFTに接続する配線(ゲート配線、データ配線など)、画素電極、共通電極などを形成する。TFTの半導体層(活性層)を構成する材料としては、一般的には、アモルファスシリコン(a−Si)や多結晶シリコンが用いられる。
一方、近年、透明な半導体材料として、IGZO系の酸化物半導体、すなわち、In、Ga、及びZnを含む酸化物半導体が注目されている。IGZOは透明であるだけでなく、スパッタリングによって室温でアモルファスIGZOの成膜が可能であり、アモルファスであっても、a−Siに比べてキャリア移動度が高いことなど優れたトランジスタ特性を有することが報告されている(非特許文献1参照)。
しかし、アモルファスIGZOの問題点として、成膜時や成膜後の雰囲気の影響を受けやすいことが知られている。例えば、還元性雰囲気では酸素欠損を生じて高濃度のキャリアが発生し、トランジスタ特性が悪化してしまう(非特許文献2参照)。そこで、アモルファスIGZOの成膜時に真空度や酸素流量を厳密に制御し、また、TFTを作製するにあたってはアモルファスIGZO層(活性層)の上に保護層を形成することが提案されている(特許文献1参照)。
さらに、単結晶のIGZOは、アモルファスIGZOよりもさらに高いトランジスタ特性を示すことが近年明らかになっている(特許文献2、非特許文献3、4参照)。このような単結晶のIGZOを製造する方法としては、反応性固相エピタキシャル成長法(R−SPE法)が提案されている(非特許文献5〜7参照)。R−SPE法では、複合酸化物を構成している単純酸化物の薄いエピタキシャル膜を作製し、その上に複合酸化物層を成膜して、高温で加熱する事で、複合酸化物の単結晶を得ることができる。ここで、単純酸化物の薄いエピタキシャル膜は、その上に成膜される複合酸化物層のエピタキシャル成長のテンプレートとなるものであり、高温加熱時には複合酸化物層と固相反応して、最終的には全体が自己組織化して単結晶になる。
特開2008−53356号公報 特開2004−103957号公報
K.Nomura et al. Nature 432 (2004) 488頁 D.Kang et al. App. Phys. Lett. 90 (2007) 192101頁 K. Nomura et al. Science 300 (2003) 1269頁 野村 研二 他 マテリアルインテグレーション 18 (2005) 3頁 H.Ohta et al. Adv. Funct. Mater. 13 (2003) 139頁 Y.Ogo et al. Thin Solid films 496 (2006) 64-69頁 K.Nomura et al. J. Appl. Phys. 95 (2004) 5532-5539頁
本発明は、目標とする抵抗率を有する結晶性ホモロガス化合物層を含む積層体を製造する方法を提供することを主な目的とする。
上記目的を達成するため、以下の発明が提供される。
<1> M(MO)(M=Sc、In、Lu、Yb、Tm、Er、Ho及びYからなる群より選択される少なくとも1種類の元素、M=Fe、Ga、In及びAlからなる群より選択される少なくとも1種類の元素、M=Cd、Mg、Mn、Co、CuおよびZnからなる群より選択される少なくとも1種類の元素、m=1以上の自然数)で表される結晶性ホモロガス化合物層を形成する工程と、
前記結晶性ホモロガス化合物層の目標とする抵抗率に応じ、酸素分圧及び温度の少なくとも一方を制御した雰囲気下で前記結晶性ホモロガス化合物層を覆う保護層を形成する工程と、
を有する結晶性ホモロガス化合物層を含む積層体の製造方法。
<2> 前記保護層を形成する工程において、酸素分圧が2×10−2Pa以下及び温度が150℃以上の少なくとも一方の条件を満たす雰囲気下で前記保護層を形成する<1>に記載の結晶性ホモロガス化合物層を含む積層体の製造方法。
<3> 前記結晶性ホモロガス化合物がInGaO(ZnO)である<1>又は<2>に記載の結晶性ホモロガス化合物層を含む積層体の製造方法。
<4> 前記結晶性ホモロガス化合物が単結晶である<1>〜<3>のいずれかに記載の結晶性ホモロガス化合物層を含む積層体の製造方法。
<5> <1>〜<4>のいずれかに記載の方法で製造された積層体を含み、該積層体を構成する前記結晶性ホモロガス化合物層を活性層として備えている電界効果型トランジスタ。
本発明によれば、目標とする抵抗率を有する結晶性ホモロガス化合物層を含む積層体を製造する方法が提供される。
単結晶及び多結晶のIGZOの酸素分圧による抵抗率の変化を示す図である。 電界効果型薄膜トランジスタの一例(ボトムゲート型)を示す概略図である。 電界効果型薄膜トランジスタの一例(トップゲート型)を示す概略図である。 単結晶及び多結晶のIGZOの温度による抵抗率の変化を示す図である。 実施例で得た薄膜についてX線回折によるθ−2θ測定結果を示す図である。 実施例で得た薄膜についてX線回折によるφスキャン測定結果を示す図である。 4端子法によってIGZO膜の電気特性を測定する電極の配置を示す図である。
以下、添付の図面を参照しながら、本発明について具体的に説明する。
本発明者らは、反応性固相エピタキシャル成長法によって形成した単結晶IGZO等の結晶性ホモロガス化合物の電気特性について研究を重ねたところ、結晶性ホモロガス化合物の電気特性は、成膜後の酸素分圧及び温度に大きく依存していることを見出した。これは、雰囲気や温度により、単結晶IGZO薄膜中の酸素が吸収又は排出されるためであると考えられる。この知見に基づき、本発明者らは、単結晶IGZO薄膜を、目標とする抵抗率に応じて適切な温度と酸素分圧の雰囲気に曝露することで変化させ、該雰囲気中で保護層を設けることで、その特性が保持され、良好で安定な特性を持つ薄膜トランジスタ材料とすることができることを見出した。
本発明に係る結晶性ホモロガス化合物層を含む積層体の製造方法は、M(MO)(MはSc、In、Lu、Yb、Tm、Er、Ho及びYからなる群より選択される少なくとも1種類の元素、MはFe、Ga、In及びAlからなる群より選択される少なくとも1種類の元素、MはCd、Mg、Mn、Co、CuおよびZnからなる群より選択される少なくとも1種類の元素、mは1以上の自然数であり、好ましくは50以下である。)で表される結晶性ホモロガス化合物層を形成する工程と、前記結晶性ホモロガス化合物層の目標とする抵抗率に応じ、酸素分圧及び温度の少なくとも一方を制御した雰囲気下で前記結晶性ホモロガス化合物層を覆う保護層を形成する工程と、を有する。
以下、本発明の代表例として、結晶性ホモロガス化合物層として単結晶のInGaO(ZnO)からなる膜をR−SPE法によって形成する場合について説明する。
−第1実施形態−
<IGZO単結晶膜の形成>
支持体(基板)上に単結晶IGZO膜を反応性固相エピタキシャル成長法(R−SPE法)によって形成する。
本実施形態において積層体(IGZO膜及び保護層)を形成するための支持体としては、少なくとも積層体を支持することができるとともに、R−SPE法における焼成温度や、電界効果型薄膜トランジスタ作製時に用いるエッチング液に対する耐性を有するものが好ましい。例えば、ジルコニア安定化酸化イットリウム(YSZ)、サファイア、MgO、ZnO等の酸化物材料が挙げられる。特に、ZnOを含むホモロガス化合物と格子定数が近いYSZ基板が好ましい。
また、支持体(基板)は、積層体を形成する側の表面粗さが小さいものが好ましい。YSZ等の酸化物単結晶基板を、大気中もしくは真空中で1000℃以上に加熱することによって極めて平坦化した表面が得られ、表面には結晶構造を反映した構造が現れる。数100nm程度の幅を持つテラスとnmオーダーの高さを持つステップからなる構造である。本発明では、このような高温アニールによって平坦化を行う処理を「ステップ処理」と呼ぶ。
例えば、YSZ(111)単結晶基板(適宜、「YSZ基板」という。)を超音波洗浄等で洗浄した後、ステップ処理として、YSZ基板に高温アニールを施す。例えば、大気雰囲気下、1350℃、1時間、昇温速度500℃/時間の条件でアニールを行う。
アニール後、YSZ基板上にZnO単結晶薄膜をエピタキシャル成長させる。例えば、YSZ基板の温度を550℃程度に保ち、スパッタリング法によって5nm程度の厚みでZnO膜を形成する。分子線エピタキシー法(MBE法)、パルスレーザー蒸着法(PLD法)等によってZnO膜を形成してもよい。
ZnO膜を形成した後、IGZO多結晶焼結体をターゲットとしてスパッタリング法によって室温でZnO膜上に、50nm程度の厚みでIGZO膜を形成する。ここでも分子線エピタキシー法(MBE法)、パルスレーザー蒸着法(PLD法)等によって形成してもよい。なお、形成したIGZO膜は単結晶膜である必要はなく、多結晶膜でも、アモルファス膜でも良い。
IGZO膜を形成した後、該IGZO膜上に、キャップ用の基板として、別のYSZ基板、Al基板等の高融点基板を重ねる。IGZO膜全体をキャッピングした後、高温アニールを行う。例えば、IGZO膜上にキャップ用基板を重ねた状態で、大気雰囲気下、1300℃以上の高温で、加熱拡散処理を行う。
上記アニール後、キャップ用基板を取り外す。
以上の工程を経て、支持基板として用いたYSZ基板上にIGZO単結晶膜が形成される。なお、本発明において結晶性IGZO膜を形成する方法は反応性固相エピタキシャル成長法(R−SPE法)に限定されず、例えば、多結晶のIGZO膜を形成する場合は、スパッタリング法、パルスレーザー蒸着法(PLD法)などによりアモルファスのIGZO膜を形成した後、650℃以上で加熱することにより結晶化させる。これによりIGZO多結晶膜を得ることができる。
得られたIGZO膜は、例えばリガク社X線回折装置「Rint−UltimaIII」を用いてX線回折により結晶構造を特定することができる。
<保護層の形成>
YSZ基板上にIGZO単結晶膜を形成した後、IGZO単結晶膜の目標とする抵抗率に応じ、酸素分圧を制御した雰囲気下でIGZO単結晶膜を覆う保護層を形成する。
図1は、室温での単結晶及び多結晶のInGaO(ZnO)の酸素分圧に対する抵抗率の変化を示している。この図に見られるように、酸素分圧によってInGaO(ZnO)の抵抗率は変化し、特に酸素分圧が2×10−2Pa以下の雰囲気では急激に変化する。この理由は定かでないが、酸素分圧が2×10−2Pa以下となる低酸素分圧雰囲気では、薄膜中の酸素が排出され易くなり、それによりキャリア濃度が増加して低抵抗化するものと考えられる。
このような酸素分圧に対する抵抗依存性を利用すれば、IGZO単結晶膜の抵抗率を制御することができる。すなわち、IGZO単結晶膜を形成した後、目標の抵抗率に応じた酸素分圧下でIGZO膜を覆うように保護層を形成すれば、その後、大気中に取り出してもIGZO単結晶膜は保護層によって大気から遮断されているため、IGZO単結晶膜における酸素の吸収や排出が抑制され、保護層形成時の抵抗率が効果的に維持されることになる。単結晶のIGZOは、一般的に、大気圧においてはアモルファスや多結晶のIGZOに比べて抵抗率が大きいが、特に2×10−2Pa以下の酸素分圧にすることで抵抗率を大きく変化させられるため、本実施形態の方法が極めて有効である。
保護層は、酸素の透過を抑制する材料によって形成する。製造する積層体あるいはIGZO単結晶膜の用途にもよるが、例えば、SiO、SiN、SiO、Al、Y、Ta、HfOGa、In、MgO、CaO、SrO、BaO、ZnO、Nb、TiO、ZrO、CeO、LiO、NaO、KO、RbO、Sc、La、Nd、Sm、Gd、Dy、Er、Yb等の無機材料、ポリイミド、アクリル樹脂などの有機材料を用いることもできる。保護層に要求される絶縁性なども考慮して選択すればよい。なお、2種以上の材料を用いて混合又は積層した保護層としてもよい。
保護層を形成する方法は使用する材料との適性を考慮して適宜選択すればよい。例えば、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、印刷方式、コーティング方式等の湿式方式などが挙げられる。
保護層はIGZO単結晶膜を覆って外気と遮断するように形成する。製造する積層体、IGZO単結晶膜、あるいは保護層自体の用途にもよるが、例えば、TFTのゲート絶縁膜として保護層を形成してもよい。IGZO単結晶膜を形成した側の面全体に保護層を形成してもよいし、形成すべき保護層の形状に応じた開口部を有するメタルマスク(シャドウマスク)を介して成膜とともにパターニングしてもよい。あるいは、全面に成膜した後、フォトリソグラフィ法及びエッチング法によりパターンニングする方法、リフトオフ法によりパターニングする方法などを採用してもよい。
いずれの成膜方法を選択するにせよ、本実施形態では、目標とするIGZO単結晶膜の抵抗率に応じた酸素分圧、特に2×10−2Pa以下の雰囲気下で保護層を形成することによりIGZO単結晶膜の抵抗率を効果的に制御することができる。
酸素分圧を調整する方法は特に限定されず、例えば、成膜室内に、酸素のみ、又は、酸素と他のガスとの混合ガスを供給してもよい。混合ガスを用いる場合、酸素以外のガスとしては、アルゴン、窒素などIGZO単結晶膜及び保護層に影響しないガスであれば問題はない。例えば、大気中の酸素が約20.93%であることを考慮して成膜室内に大気を導入して酸素分圧を調整してもよい。
保護層の厚みは特に限定されるものではないが、薄過ぎると酸素が透過するおそれがあり、必要以上に厚過ぎると成膜に時間を要し、生産性の低下を招くおそれがある。このような観点から、例えば、保護層をゲート絶縁膜として形成する場合、無機材料を用いる場合は50nm以上1000nm以下とし、有機材料を用いる場合は0.5μm以上5μm以下とすることができる。
上記のようにして目標とするIGZO単結晶膜の抵抗率に応じた酸素分圧雰囲気下で保護層を形成した後、大気中に取り出してもIGZO単結晶膜は保護層によって大気から遮断されているため、IGZO単結晶膜における酸素の透過(吸収又は排出)が抑制され、保護層形成時の抵抗率が効果的に維持される。
従って、本実施形態に係る方法によって、例えば図2に示すような、基板1上に、ゲート電極10、ゲート絶縁膜12、活性層14、ソース・ドレイン電極16S,16Dを備えたボトムゲート型のTFT100を製造する場合、活性層14としてIGZO単結晶膜を形成し、目標とするIGZO単結晶膜(活性層)の抵抗率(例えば、1.0×10−1〜4.0×10Ωcm)に応じた酸素分圧雰囲気下、好ましくは2×10−2Pa以下の低酸素分圧雰囲気下で保護層18を形成すれば、移動度及びオンオフ比が高く、経時変化に伴う閾値シフトが小さい薄膜トランジスタを製造することができる。
また、図3に示すようなトップゲート型のTFT200を製造する場合も、活性層14としてIGZO単結晶膜を形成した後、目標とするIGZO単結晶膜(活性層)の抵抗率に応じた酸素分圧雰囲気下、好ましくは2×10−2Pa以下の低酸素分圧雰囲気下で保護層18を形成すればよい。
−第2実施形態−
<IGZO単結晶膜の形成>
IGZO単結晶膜の形成は第1実施形態と同様であるため、説明を省略する。
<保護層の形成>
IGZO単結晶膜を形成した後、IGZO単結晶膜の目標とする抵抗率に応じ、温度を制御した雰囲気下でIGZO単結晶膜を覆う保護層を形成する。
図4は、大気圧下での単結晶及び多結晶のInGaO(ZnO)の熱処理温度に対する抵抗率の変化を示している。この図に見られるように、温度によって結晶性のInGaO(ZnO)の抵抗率は変化し、特に温度が150℃以上の場合には抵抗率の変化が大きい。この理由は定かでないが、昇温により、InGaO(ZnO)中の酸素抜けが生じて、キャリア濃度が増加し、特に単結晶の場合、粒界がないために、生成したキャリアがトラップされずに電気伝導に寄与しやすいものと考えられる。
このような温度に対する抵抗依存性を利用すれば、IGZO単結晶膜の抵抗率を制御することができる。すなわち、IGZO単結晶膜を形成した後、目標の抵抗率に応じた温度下でIGZO膜を覆うように保護層を形成すれば、その後、大気中に取り出してもIGZO単結晶膜は保護層によって大気から遮断されているため、IGZO単結晶膜における酸素量の変動(酸素の吸収又は排出)が抑制され、保護層形成時の抵抗率が効果的に維持されることになる。IGZO単結晶膜の抵抗率は、特に150℃以上の温度に対して依存性が高いため、本実施形態の方法が極めて有効である。
保護層を構成する材料、形成方法、パターニング方法、厚み等は、第1実施形態と同様のものを選択することができる。なお、保護層を形成する際の温度は、基板表面の温度を測定して制御すればよい。
いずれの成膜方法等を選択するにせよ、本実施形態では、目標とするIGZO単結晶膜の抵抗率に応じた温度、特に150℃以上の雰囲気下で保護層を形成することによりIGZO単結晶膜の抵抗率を効果的に制御することができる。なお、温度の上限としては、基板の耐熱性、IGZO自身の耐熱性などを考慮し、800℃以下が好ましい。
温度以外の条件、例えば、雰囲気ガスの組成、圧力等は、成膜方法、保護層の材料等に応じて選択すればよいが、第1実施形態で説明したように、酸素分圧はIGZO単結晶膜の抵抗率に大きく影響するため、酸素を含む雰囲気ガスを用い、温度及び酸素分圧に基づいてIGZO単結晶膜の抵抗率を制御してもよい。例えば、温度が150℃以上、かつ、酸素分圧が2×10−2Pa以下となる雰囲気下であれば、抵抗率の変化が一層顕著となる。従って、目標とするIGZO単結晶膜の抵抗率に応じて温度及び酸素分圧を設定して保護層を形成すれば、より広範囲に抵抗率を制御することができる。具体的には、250〜350℃の温度で、酸素分圧が2×10−2Pa以下となる雰囲気下で保護層を形成すれば、10−1Ω・cm以下の抵抗率を達成することも可能である。
上記のようにして目標とするIGZO単結晶膜の抵抗率に応じた温度下で保護層を形成すれば、大気中に取り出してもIGZO単結晶膜は保護層によって大気から遮断されているため、IGZO単結晶膜における酸素の透過(吸収又は排出)が抑制され、保護層形成時の抵抗率が効果的に維持される。従って、本実施形態でも薄膜トランジスタの活性層としてIGZO単結晶膜を形成した後、所定の温度雰囲気下で保護層(ゲート絶縁膜など)を形成すれば、活性層が所望の抵抗率を有し、移動度及びオンオフ比が高く、経時変化に伴う閾値シフトが小さい薄膜トランジスタを製造することができる。
以下、実施例について説明する。
<実施例1>
−単結晶InGaO(ZnO)薄膜の作製−
YSZ(111)単結晶基板(10mm×10mm、厚さ:0.5mm)を用意した。このYSZ基板を、メタノールとアセトンを含む洗浄液中で超音波洗浄(45kHz、100kHz、各3分)した。超音波洗浄後、流水でリンスし、その後スピン乾燥を行った。
スピン乾燥後、ステップ処理として、YSZ基板を白金板上に載せ、大気雰囲気下、1350℃、1時間、昇温速度500℃/時間の条件でアニールを行った。
アニール後、YSZ基板の温度を550℃とし、YSZ基板上にスパッタリング法によってZnO膜(厚さ:約5nm)を形成した。
ZnO膜を形成した後、基板温度を室温とし、スパッタリング法によってZnO膜上に非晶質のIGZO(In:Ga:Zn=1.1:0.9:1.0)膜(厚さ:100nm)を形成した。
非晶質のIGZO膜を形成した後、該IGZO膜上にキャップ用の別のYSZ単結晶基板(111)を重ね、これを白金板上に載せた状態で、電気炉を用いて大気雰囲気中にて1400℃で30分間焼成した。昇温速度は500℃/hrとした。
リガク社X線回折装置「Rint−UltimaIII」を用い、得られた薄膜をXRD(θ−2θ測定、φスキャン測定)で測定した。図5は得られた薄膜のθ−2θ測定結果を示し、図6は得られた薄膜のφスキャン測定結果を示している。これらの測定結果から、c軸、および面内の配向性をもったInGaO(ZnO)の単相薄膜であることが確認された。
−単結晶InGaO(ZnO)薄膜の電気特性測定−
図7に示すように、上記のようにして得られた単結晶InGaO(ZnO)薄膜20に、スパッタリングにより、Ti(厚さ:50nm)/Au(厚さ:200nm)の電極22を形成し、雰囲気制御電気特性評価装置にて4端子法で電気特性を測定した。この雰囲気制御電気特性評価装置は、試料を入れたチャンバー内の酸素分圧及び試料温度を制御するとともに、電気特性評価を行うことができる装置である。電気特性は、酸素分圧依存性に関するもの(室温)、及び、温度依存性(室温〜500℃)に関するもの(大気圧)を測定した。なお、酸素分圧に関しては、全圧の20%として計算した。
単結晶InGaO(ZnO)の抵抗率は、酸素分圧に関しては図1に示したような酸素分圧依存性を示し、また、温度に関しては図4に示したような酸素分圧依存性を示した。単結晶InGaO(ZnO)の電気抵抗率は、酸素分圧及び温度のいずれに対しても依存性を有し、特に、酸素分圧に関しては、特に2×10−2Pa以下において酸素分圧が低くなるにつれて電気抵抗率が急激に低下し、温度に関しては、特に150℃以上において温度が高くなるにつれて電気抵抗率が急激に低下している。
以上の結果はいずれも、IGZOの単結晶薄膜の電気特性は、酸素分圧又は温度によって変化するため、酸素分圧及び/又は温度によって調整することができることを示している。
以上、本発明について説明したが、本発明は上記実施形態及び実施例に限定されるものではない。例えば実施形態及び実施例では、結晶性ホモロガス化合物層としてInGaO(ZnO)の膜を含む積層体について説明したが、これに限定されるものではなく、InGaO(ZnO)や、ScAlO(MgO)、InGaO(Zn1−xMgO)などの、M(MO)m(M=Sc、In、Lu、Yb、Tm、Er、Ho及びYからなる群より選択される少なくとも1種類の元素、M=Fe、Ga、In及びAlからなる群より選択される少なくとも1種類の元素、M=Cd、Mg、Mn、Co、CuおよびZnからなる群より選択される少なくとも1種類の元素、m=1以上の自然数)で表されるホモロガス化合物薄膜についても適用することができる。
また、本発明によって製造される積層体の用途は薄膜トランジスタに限定されず、他の電子素子の製造にも適用することができる。この場合も、製造すべき電子素子に応じて結晶性ホモロガス化合物層を形成した後、保護層を形成する際に、当該電子素子に要求される抵抗率に応じて酸素分圧又は温度の少なくとも一方を調整して保護層を形成すればよい。
1 基板
10 ゲート電極
12 ゲート絶縁膜
14 活性層
16S,16D ソース・ドレイン電極
18 保護層
100 ボトムゲート型TFT
200 トップゲート型TFT

Claims (5)

  1. (MO)(M=Sc、In、Lu、Yb、Tm、Er、Ho及びYからなる群より選択される少なくとも1種類の元素、M=Fe、Ga、In及びAlからなる群より選択される少なくとも1種類の元素、M=Cd、Mg、Mn、Co、CuおよびZnからなる群より選択される少なくとも1種類の元素、m=1以上の自然数)で表される結晶性ホモロガス化合物層を形成する工程と、
    前記結晶性ホモロガス化合物層の目標とする抵抗率に応じ、酸素分圧及び温度の少なくとも一方を制御した雰囲気下で前記結晶性ホモロガス化合物層を覆う保護層を形成する工程と、
    を有する結晶性ホモロガス化合物層を含む積層体の製造方法。
  2. 前記保護層を形成する工程において、酸素分圧が2×10−2Pa以下及び温度が150℃以上の少なくとも一方の条件を満たす雰囲気下で前記保護層を形成する請求項1に記載の結晶性ホモロガス化合物層を含む積層体の製造方法。
  3. 前記結晶性ホモロガス化合物がInGaO(ZnO)である請求項1又は請求項2に記載の結晶性ホモロガス化合物層を含む積層体の製造方法。
  4. 前記結晶性ホモロガス化合物が単結晶である請求項1〜請求項3のいずれか一項に記載の結晶性ホモロガス化合物層を含む積層体の製造方法。
  5. 請求項1〜請求項4のいずれか一項に記載の方法で製造された積層体を有し、該積層体を構成する前記結晶性ホモロガス化合物層を活性層として備えている電界効果型トランジスタ。
JP2009170483A 2009-07-21 2009-07-21 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ Abandoned JP2011029238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009170483A JP2011029238A (ja) 2009-07-21 2009-07-21 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009170483A JP2011029238A (ja) 2009-07-21 2009-07-21 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ

Publications (1)

Publication Number Publication Date
JP2011029238A true JP2011029238A (ja) 2011-02-10

Family

ID=43637690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009170483A Abandoned JP2011029238A (ja) 2009-07-21 2009-07-21 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ

Country Status (1)

Country Link
JP (1) JP2011029238A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216797A (ja) * 2011-03-25 2012-11-08 Semiconductor Energy Lab Co Ltd 半導体装置および当該半導体装置の作製方法
JP2012231133A (ja) * 2011-04-13 2012-11-22 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、及び半導体装置
WO2013008419A1 (en) * 2011-07-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
JP2013021308A (ja) * 2011-06-16 2013-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013243216A (ja) * 2012-05-18 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014007398A (ja) * 2012-06-01 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPWO2013021632A1 (ja) * 2011-08-11 2015-03-05 出光興産株式会社 薄膜トランジスタ
JP2015079946A (ja) * 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016034034A (ja) * 2011-04-29 2016-03-10 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
JPWO2015025499A1 (ja) * 2013-08-19 2017-03-02 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
JPWO2015025500A1 (ja) * 2013-08-19 2017-03-02 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
JP2019110311A (ja) * 2011-06-08 2019-07-04 株式会社半導体エネルギー研究所 トランジスタ
WO2020008294A1 (ja) * 2018-07-06 2020-01-09 株式会社半導体エネルギー研究所 金属酸窒化物膜の作製方法
JPWO2021124006A1 (ja) * 2019-12-20 2021-06-24

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03234025A (ja) * 1990-02-09 1991-10-18 Fujitsu Ltd 絶縁薄膜の形成方法
JPH0786269A (ja) * 1993-09-10 1995-03-31 Fujitsu Ltd アルミナ膜形成方法およびそれを用いた薄膜トランジスタの製造方法
JP2007041260A (ja) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp 液晶表示素子
JP2008105402A (ja) * 2006-09-27 2008-05-08 Toray Ind Inc 金属化多孔質フィルム
JP2008283046A (ja) * 2007-05-11 2008-11-20 Canon Inc 絶縁ゲート型トランジスタ及び表示装置
JP2009141342A (ja) * 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010174349A (ja) * 2009-01-30 2010-08-12 Fujifilm Corp 蒸着装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03234025A (ja) * 1990-02-09 1991-10-18 Fujitsu Ltd 絶縁薄膜の形成方法
JPH0786269A (ja) * 1993-09-10 1995-03-31 Fujitsu Ltd アルミナ膜形成方法およびそれを用いた薄膜トランジスタの製造方法
JP2007041260A (ja) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp 液晶表示素子
JP2008105402A (ja) * 2006-09-27 2008-05-08 Toray Ind Inc 金属化多孔質フィルム
JP2008283046A (ja) * 2007-05-11 2008-11-20 Canon Inc 絶縁ゲート型トランジスタ及び表示装置
JP2009141342A (ja) * 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010174349A (ja) * 2009-01-30 2010-08-12 Fujifilm Corp 蒸着装置

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490351B2 (en) 2011-03-25 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2012216797A (ja) * 2011-03-25 2012-11-08 Semiconductor Energy Lab Co Ltd 半導体装置および当該半導体装置の作製方法
US11799033B2 (en) 2011-04-13 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9893201B2 (en) 2011-04-13 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US12206023B2 (en) 2011-04-13 2025-01-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2024111067A (ja) * 2011-04-13 2024-08-16 株式会社半導体エネルギー研究所 酸化物半導体膜
US10998449B2 (en) 2011-04-13 2021-05-04 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2012231133A (ja) * 2011-04-13 2012-11-22 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、及び半導体装置
US10644164B2 (en) 2011-04-13 2020-05-05 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2016034034A (ja) * 2011-04-29 2016-03-10 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
US10889888B2 (en) 2011-06-08 2021-01-12 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing sputtering target, and method for forming thin film
US11959165B2 (en) 2011-06-08 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US11066739B2 (en) 2011-06-08 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing sputtering target, and method for forming thin film
US12252775B2 (en) 2011-06-08 2025-03-18 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing sputtering target, and method for forming thin film
JP2019110311A (ja) * 2011-06-08 2019-07-04 株式会社半導体エネルギー研究所 トランジスタ
JP2013021308A (ja) * 2011-06-16 2013-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
WO2013008419A1 (en) * 2011-07-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
JPWO2013021632A1 (ja) * 2011-08-11 2015-03-05 出光興産株式会社 薄膜トランジスタ
JP2013243216A (ja) * 2012-05-18 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014007398A (ja) * 2012-06-01 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPWO2015025500A1 (ja) * 2013-08-19 2017-03-02 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
JPWO2015025499A1 (ja) * 2013-08-19 2017-03-02 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
JP2015079946A (ja) * 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7531660B2 (ja) 2018-07-06 2024-08-09 株式会社半導体エネルギー研究所 金属酸窒化物膜及び表示装置
JP2023118744A (ja) * 2018-07-06 2023-08-25 株式会社半導体エネルギー研究所 金属酸窒化物膜及び表示装置
WO2020008294A1 (ja) * 2018-07-06 2020-01-09 株式会社半導体エネルギー研究所 金属酸窒化物膜の作製方法
US11728163B2 (en) 2018-07-06 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing metal oxynitride film
JPWO2020008294A1 (ja) * 2018-07-06 2021-08-02 株式会社半導体エネルギー研究所 金属酸窒化物膜の作製方法
JP7296381B2 (ja) 2018-07-06 2023-06-22 株式会社半導体エネルギー研究所 金属酸窒化物膜の作製方法
CN112335024B (zh) * 2018-07-06 2025-01-24 株式会社半导体能源研究所 金属氧氮化物膜的制造方法
CN112335024A (zh) * 2018-07-06 2021-02-05 株式会社半导体能源研究所 金属氧氮化物膜的制造方法
US12315717B2 (en) 2018-07-06 2025-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing metal oxynitride film
JPWO2021124006A1 (ja) * 2019-12-20 2021-06-24
JP7646566B2 (ja) 2019-12-20 2025-03-17 株式会社半導体エネルギー研究所 無機発光素子、無機発光素子を有する半導体装置、および無機発光素子の作製方法

Similar Documents

Publication Publication Date Title
JP2011029238A (ja) 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
TWI453915B (zh) Thin film transistor
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
CN101309864B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
TWI546974B (zh) Thin film transistor
KR101398332B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
JP5138163B2 (ja) 電界効果型トランジスタ
JP5725698B2 (ja) アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
US8932903B2 (en) Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device
TW200908333A (en) Field-effect transistor and process for producing field-effect transistor
AU2005302962A1 (en) Amorphous oxide and field effect transistor
TWI500165B (zh) 薄膜電晶體、其製造方法及電子設備
CN106489209B (zh) 薄膜晶体管
WO2008139859A1 (en) Thin-film transistor and process for its fabrication
JP2011222557A (ja) 酸化物半導体の成膜方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
JP2012182329A (ja) 同時両極性電界効果型トランジスタ及びその製造方法
Hwang et al. Fabrication and characterization of sol-gel-derived zinc oxide thin-film transistor
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150106

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150130

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160322