CN101309864B - 半导体薄膜及其制造方法以及薄膜晶体管 - Google Patents

半导体薄膜及其制造方法以及薄膜晶体管 Download PDF

Info

Publication number
CN101309864B
CN101309864B CN2006800430253A CN200680043025A CN101309864B CN 101309864 B CN101309864 B CN 101309864B CN 2006800430253 A CN2006800430253 A CN 2006800430253A CN 200680043025 A CN200680043025 A CN 200680043025A CN 101309864 B CN101309864 B CN 101309864B
Authority
CN
China
Prior art keywords
film
semiconductor film
thin film
addition
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800430253A
Other languages
English (en)
Other versions
CN101309864A (zh
Inventor
矢野公规
井上一吉
岛根幸朗
渋谷忠夫
吉仲正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN101309864A publication Critical patent/CN101309864A/zh
Application granted granted Critical
Publication of CN101309864B publication Critical patent/CN101309864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种在使含有氧化铟和正二价元素的氧化物的薄膜成膜之后，氧化处理或结晶化处理所述薄膜，从而载流子浓度低而且能带间隙也大的透明半导体薄膜(40)。

Description

半导体薄膜及其制造方法以及薄膜晶体管
技术领域
本发明涉及一种含有铟、正二价元素及氧的半导体薄膜及其制造方法以及使用这样的半导体薄膜的薄膜晶体管。
背景技术
场效应型晶体管被广泛用于半导体存储器集成电路的单位电子元件、高频信号扩增元件、液晶驱动用元件等，目前被实用化最多的是电子器件。
其中，随着近年来的显示装置的惊人发展，不仅液晶显示装置(LCD)，而且在电致发光显示装置(EL)或场致发射显示器(FED)等各种显示装置中，作为向显示元件施加驱动电压来驱动显示装置的开关元件，大多使用薄膜晶体管(TFT)。
另外，作为其材料，最广泛使用的是硅半导体化合物，通常在必需高速动作的高频扩增元件、集成电路用元件等中使用硅单晶，从大面积化的要求出发，液晶驱动用元件等使用无定形硅。
但是，结晶性的硅系薄膜在实现结晶化时，例如必需800℃以上的高温，难以在玻璃基板上或有机物基板上构成。所以，不仅只能在硅片或石英等耐热性高的高价基板上形成，而且制造时需要大量的能量和工序数等。
另外，通常TFT的元件构成被限定于顶部栅极构成，所以结晶性的硅系薄膜难以利用削减掩模张数等来降低成本。
另一方面，能够在较低温度下形成的非晶性的硅半导体(无定形硅)与结晶性的硅半导体相比，开关速度慢，所以在用作驱动显示装置的开关元件时，有时不能迎合高速的动画显示。
进而，如果向半导体活性层照射可见光，则还可能会显示出电导性，发生漏电流，进而发生误动作等作为开关元件的特性变差的问题。所以，已知设置阻挡可见光的遮光层的方法，例如使用金属薄膜作为遮光层。
但是，如果设置由金属薄膜构成的遮光层，则不仅增加工序，而且变成具有漂移电位，所以必需使遮光层成为地电平(ground level)，此时也存在发生寄生容量的问题。
此外，目前，作为使显示装置驱动的开关元件，使用硅系的半导体膜的元件占主流，这是因为除了硅薄膜的稳定性、可加工性的优良以外，开关速度快等各种性能也良好。接着，这样的硅系薄膜通常利用化学气相沉积法(CVD)法制造。
另外，以往的薄膜晶体管(TFT)有时为在玻璃等基板上层叠栅电极、栅绝缘层、氢化无定形硅(a-Si：H)等的半导体层、源及漏电极的逆交错排列结构，在以图像传感器为主、大面积器件的领域中，被用作以有源矩阵型的液晶显示器为代表的平板显示器等驱动元件。在这些用途中，过去，即使使用无定形硅的情况下，也随着高功能化而需要动作的高速化。
在这样的情况下，近年来，作为比硅系半导体薄膜的稳定性更出色的半导体薄膜，由金属氧化物构成的透明半导体薄膜、特别是由氧化锌结晶构成的透明半导体薄膜备受瞩目。
例如，在专利文献1或专利文献2等中，记载了在高温下结晶化氧化锌从而构成薄膜晶体管的方法，在非专利文献1中记载了用PLD法(脉冲激光沉积)法，在树脂基板上作成由氧化铟、氧化镓、氧化锌构成的非晶质的透明半导体膜，使薄膜晶体管驱动的方法。
此外，过去，已知含有氧化铟和正二价元素的氧化物的透明导电膜(例如参照专利文献3)。但是，在这样的透明导电膜中，锌等正二价元素只是为了提高载流子密度或者使湿蚀刻容易等目的而含有的。目前尚未尝试为了将载流子密度控制成低密度，而将正二价元素用作掺杂剂，从而减低载流子密度或者使薄膜晶体管驱动。
专利文献1：特开2003-86808号公报
专利文献2：特开2004-273614号公报
专利文献3：特开平7-235219号公报
非专利文献1：NATURE vol.432 25十一月(NOVEMBER)2004；p488-492
但是，在这样的由金属氧化物构成的透明半导体薄膜中，特别是在高温下结晶化氧化锌而成的透明半导体薄膜的场效应迁移率低至1cm2/V·sec左右，on-off比也小。而且，容易发生漏电流，所以工业上的实用化很难。另外，对含有使用氧化锌的结晶物质的氧化物半导体进行了很多研究，但在利用工业上通常进行的溅射法成膜时，存在如下所述的问题。
即，存在迁移率低、on-off比低、漏电流大、夹断(pinch off)不明确、容易变成正常导通(normally on)等TFT的性能变低的可能性。另外，耐药品性差，所以存在湿蚀刻难等制造过程或使用环境的限制。进而，为了提高性能而必需以高压力成膜，所以成膜速度变慢，或者需要700℃以上的高温处理等，工业化上存在问题。另外，底部栅极构成的电解迁移率等TFT性能低，为了提高性能而存在在顶部栅极构成中必需使膜厚成为50nm以上等TFT元件构成上的限制。
另外，非晶质的透明半导体薄膜由于特性的经时变化或热变化大，所以存在长期使用时的阈值电压的变化大等问题。特别是在液晶面板的制程中，有时需要250℃以上、时而达300℃以上的热，特性的热变化正在成为工业化上的大的障碍。推测这是因为，载流子数过大，或者由于是非晶质或通过提高成膜时的氧分压而过度地含有氧，所以容易发生氧的迁移，载流子密度容易发生变化。
另外，非晶质的透明半导体薄膜由于在成膜时大多导入过量的氧，难以控制，容易发生载流子密度的经时变化或环境温度引起的变化，所以必需精密地控制成膜时的氧分压，工业化时的再现性、稳定性、大面积均匀性存在问题，难以向大型液晶显示器等适用。
进而，由于是非晶质，所以存在对以PAN为代表的蚀刻液等的耐药品性低、半导体膜上的金属布线不能进行湿蚀刻从而折射率大进而多层膜的透射率容易降低等缺点。另外，由于是非晶质，所以吸附气氛气体中的氧或水等，电特性变化，由此有可能会发生成品率降低等。
另一方面，含有氧化铟的结晶物质的膜特别是多结晶膜容易生成氧缺损，即使提高成膜时的氧分压或者进行氧化处理等，也难以使载流子密度成为不到2×10+17cm-3。所以，几乎没有尝试过用作半导体膜或TFT。
发明内容
本发明正是鉴于所述情况而提出的，其目的在于提供一种含有铟、正二价元素及氧的半导体薄膜，其是载流子浓度低而且霍尔迁移率高，另外能带间隙也大的半导体薄膜及这样的半导体薄膜的制造方法以及使用这样的半导体薄膜的耐热性或耐药品性高，长期使用时的阈值的偏移量少，而且场效应迁移率和on-off比高且减小漏电流的发生等照射光引起的影响从而提高元件特性的薄膜晶体管。
用于解决所述课题的本发明中的半导体薄膜由含有铟、正二价元素及氧的薄膜构成，构成为利用四端子法求得的电阻率为10-1～108Ωcm。
此外，透明半导体薄膜40的电阻率为在室温附近的温度环境下测定的电阻率，室温附近是指0～40℃左右的温度范围。
通过成为这样的构成，通过使用本发明中的半导体薄膜，可以得到场效应迁移率和on-off比高、夹断明确的代替以往的使用无定形硅的场效应型晶体管的、可以大面积化的新型出色的场效应型晶体管。另外，这样地进行得到的晶体管可以在无碱玻璃等耐热温度存在极限的基板上构成。
另外，如果电阻率小于10-1Ωcm，则电容易流动，有可能不能发挥作为半导体薄膜的功能。
另一方面，如果电阻率大于108Ωcm，则如果不施加强电场，则不能发挥作为半导体的功能。
另外，本发明中的半导体薄膜可以使用正二价元素来减低载流子浓度，以正二价元素的浓度控制载流子浓度。所以，与以成膜时的氧分压控制载流子密度的情况相比，均匀性、稳定性、再现性出色。
另外，本发明中的半导体薄膜在室温附近的载流子密度优选不到2×10+17cm-3，更优选为10+17cm-3以下。
如果载流子密度成为2×10+17cm-3以上，则有可能不能作为TFT进行驱动。另外，即使作为TFT进行驱动，也可能会变成正常导通，或者阈值电压变高，或者on-off变小，或者漏电流变大。
另外，本发明中的半导体薄膜可以有效地控制载流子浓度，所以所述正二价元素优选为从锌、镁、铜、钴、镍、钙中选择的一种以上元素。
另外，本发明中的半导体薄膜优选导带和价带的能带间隙为2.8eV以上，通过成为这样，可以有效地避免可见光的照射引起的价带的电子被激发、漏电流变得容易流动的不良情形。
另外，本发明中的半导体薄膜优选所述薄膜由含有结晶物质的膜构成，通过使半导体薄膜的至少一部分或全部成为结晶物质，与半导体薄膜为非晶质的情况相比，可以容易地减低·控制载流子浓度，而且在构成晶体管时动作容易稳定化。所以，可以制作耐热性·耐久性出色的晶体管。
此外，在薄膜中含有的结晶物质可以为单晶、多结晶的任意一种，但优选工业上容易制造且可以大面积化的多结晶膜。另外，单晶可能会由于制造过程或使用时的挠曲或冲击而发生裂缝，所以由此优选为多结晶。
另外，本发明中的半导体薄膜优选所述薄膜中的铟[In]与正二价元素[X]之间的原子比为X/(X+In)＝0.0001～0.1。
如果原子比[X/(X+In)]小于0.0001，则有可能不能控制载流子数。
另一方面，如果原子比[X/(X+In)]大于0.1，则界面或表面容易变质，有可能变得不稳定，或者结晶化温度高，难以结晶化，从而载流子浓度变高，或者载流子浓度经时变化，或者霍尔迁移率低下，或者耐热性低下，或者耐药品性低下。另外，在驱动晶体管时，有可能阈值电压变动，或者驱动变得不稳定。
另外，本发明中的半导体薄膜优选所述半导体薄膜含有氧化铟的方铁锰矿(bixbyite)型晶体，通过成为方铁锰矿结构，可以提高霍尔迁移率。推测这是因为铟的5S轨道具有边共有结构。
另外，优选锌等正二价元素的至少一部分固溶置换铟。这是因为，正二价元素通过固溶置换作为正三价的铟，可以有效地降低载流子密度。
另外，本发明中的半导体薄膜的制造方法包括：使含有氧化铟及正二价元素的氧化物的薄膜成膜的成膜工序，和使所述薄膜的掺杂剂发挥作用的氧化处理工序或结晶化工序。
利用成为这样的方法的本发明中的半导体薄膜的制造方法，通过在薄膜中含有氧化铟作为主要成分，可以实现高迁移率，而且通过控制气氛气体中的水或氢的含量，可以控制迁移率。
另外，相对作为正三价元素的铟含有正二价元素，而且成膜时或成膜后使至少一部分结晶化，也可以稳定且均匀地减少载流子浓度。
另外，本发明中的半导体薄膜的制造方法可以成为在所述氧化处理工序或结晶化工序中，在氧存在下或氧不存在下，以80～650℃、0.5～12000分的条件热处理所述薄膜。
如果热处理的温度低于80℃，则有可能没有表现出处理效果，或者花费过多时间，如果高于650℃，则基板可能会变形。
另外，如果热处理的时间比0.5分钟短，则电热至内部的时间不足，处理可能会不充分，如果长于12000分钟，则处理装置变大，有可能工业上不能使用，或者处理中基板发生破损·变形。
另外，本发明中的半导体薄膜的制造方法可以成为在所述氧化处理工序或结晶化工序中，在氧存在下或氧不存在下，利用灯退火装置(LA；Lamp Annealer)、快速热退火装置(RTA；Rapid Thermal Annealer)或激光退火装置热处理所述薄膜的方法，所述氧化处理工序或结晶化工序可以为臭氧处理。另外，氧化处理工序或结晶化工序也可以利用高频、电磁波、紫外线、等离子或加入其他能量。
另外，本发明中的半导体薄膜的制造方法可以成为在所述成膜工序中，在基板温度200℃以下物理成膜所述薄膜的方法。
如果利用这样的方法，则变得容易控制成低载流子浓度。
另外，本发明中的半导体薄膜的制造方法优选所述薄膜中的铟[In]与正二价元素[X]之间的原子比为X/(X+In)＝0.0001～0.1。
如果原子比[X/(X+In)]小于0.0001，则有可能不能控制载流子数。
另一方面，如果原子比[X/(X+In)]大于0.1，则界面或表面容易变质，有可能变得不稳定，或者结晶化温度高，难以结晶化，从而耐热性低下，或者耐药品性低下，载流子浓度变高，或者载迁移率低下。另外，在驱动晶体管时，有可能阈值电压变动，或者驱动变得不稳定，或者夹断变得不明确，耐热性或耐久性低下。
另外，本发明中的薄膜晶体管可以使用如上所述的本发明中的半导体薄膜或利用如上所述的本发明中的半导体薄膜的制造方法制造的半导体薄膜构成。
晶体管的构成可以没有限制地利用底部栅极结构(bottom gate)、顶部栅极结构(top gate)、底部接触电极结构(bottom contact)、顶部接触电极结构(top contact)等公知的构成。特别是底部栅极构成与无定形硅或ZnO的TFT相比，可以得到高性能，是有利的。底部栅极构成容易削减制造时的掩模张数，容易减低大型显示器等用途的制造成本，所以优选。
在此，底部栅极构成的TFT通常是指在设置(成膜)栅电极之后设置(成膜)半导体层的构成。
如上所述，如果利用本发明，则通过在薄膜中含有氧化铟作为主要成分，可以实现高迁移率，而且通过相对作为正三价元素的铟含有正二价元素，可以减少载流子浓度，而且通过在成膜后实施氧化处理或结晶化处理，可以控制载流子浓度。
结果，可以得到场效应迁移率和on-off比高、另外显示出正常导通、夹断明确的、代替以往的使用无定形硅的场效应型晶体管的、可以大面积化的新型出色的场效应型晶体管。
附图说明
图1是概略地表示本发明中的薄膜晶体管的第一实施方式的示意图。
图2是概略地表示本发明中的薄膜晶体管的第二实施方式的示意图。
图3是概略地表示本发明中的薄膜晶体管的第三实施方式的示意图。
图4是概略地表示本发明中的薄膜晶体管的第三实施方式的示意图。
图中，1-薄膜晶体管，40-透明半导体薄膜。
具体实施方式
以下对本发明的优选实施方式进行说明。
[第一实施方式]
首先，对本发明中的薄膜晶体管的第一实施方式进行说明。
此外，图1是概略地表示本发明中的薄膜晶体管的第一实施方式的示意图。
在附图的例子中，作为场效应型晶体管的薄膜晶体管1在玻璃基板60上离间漏电极10和源电极20形成，同时形成透明半导体薄膜40，使其与漏电极10和源电极20的各至少一部分接触，进而，在透明半导体薄膜40上依次形成栅绝缘膜50、栅电极30，从而构成为顶部栅极型的薄膜晶体管1。
在本实施方式中，对形成栅电极30、源电极20、漏电极10的各电极的材料没有特别限制，在不失去本实施方式的效果的范围内，可以任意地选择通常使用的材料。例如，可以使用ITO、IZO、ZnO、SnO2等透明电极或Al、Ag、Cr、Ni、Mo、Au、Ti、Ta等金属电极或含有它们的合金的金属电极。
栅电极30、源电极20、漏电极10的各电极也可以成为层叠不同的二层以上的导电层而成的多层结构，在附图的例子中，各电极30、20、10分别由第一导电层31、21、11和第二导电层32、22、12构成。
另外，对形成栅绝缘膜50的材料没有特别限制。在不失去本实施方式的发明效果的范围内，可以任意选择通常使用的材料。例如可以使用SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、Hf2O3、CaHfO3、PbTi3、BaTa2O6、SrTiO3、AlN等氧化物。其中，优选使用SiO2、SiNx、Al2O3、Y2O3、Hf2O3、CaHfO3，更优选为SiO2、SiNx、Y2O3、Hf2O3、CaHfO3，特别优选为Y2O3。这些氧化物的氧数不一定与化学计量比一致(例如可以为SiO2，也可以为SiOx)。
这样的栅绝缘膜50也可以为层叠不同的2层以上的绝缘膜的结构。另外，栅绝缘膜50可以为结晶物质、多结晶质、非晶质的任意一种，但优选工业上容易制造的多结晶质或非晶质。
在本实施方式中，透明半导体薄膜40由含有氧化铟和正二价元素的氧化物的薄膜构成，形成为利用霍耳测定求得的载流子密度不到2×10+ 17cm-3。
在此，如果载流子密度成为2×10+17cm-3以上，则漏电流可能会变大。为了更有效地避免这样的不良情形，载流子密度为10+17cm-3以下即可，优选为10+16cm-3以下，更优选为10+15cm-3以下，进而优选为5×10+14cm-3以下，特别优选为3×10+14cm-3以下。
此外，作为电子载流子浓度的下限，根据将得到的氧化物膜用于哪一种元件或电路或者装置而不同，例如优选成为10+14/cm3以上。
另外，透明半导体薄膜40的电阻率用四端子法求得的值通常为10- 1～108Ωcm。如果电阻率小于10-1Ωcm，则电容易地流动，有可能不能发挥作为半导体薄膜的功能。另一方面，如果电阻率大于108Ωcm，则如果不施加强电场，则有可能不能发挥半导体的功能。
为了更有效地避免这样的不良情形，电阻率优选为10～107Ωcm，更优选为102～106Ωcm，特别优选为103～104Ωcm。
另外，透明半导体薄膜40的膜厚通常为0.5～500nm，优选为1～150nm，更优选3～80nm，特别优选10～60nm。如果薄于0.5nm，则工业上难以均匀地成膜。另一方面，如果厚于500nm，则成膜时间变长，工业上不能采用。另外，如果在3～80nm的范围内，则迁移率或通断比等TFT特性特别好。
这样，通过将透明半导体薄膜40形成为载流子密度成为不到2×10+ 17cm-3，可以得到场效应迁移率和on-off比高、另外显示出正常导通且夹断明确的、代替以往的使用无定形硅的场效应型晶体管的、可以大面积化的稳定性高的新型出色的场效应型晶体管。
进而，通过在透明半导体薄膜40中含有氧化铟，可以实现高迁移率，而且可以通过控制成膜时的气氛气体中的氧分压或气氛气体中的水H2O、或氢H2的含量，来控制迁移率。
在本实施方式中，作为氧化物而在透明半导体薄膜40中含有的正二价元素，例如可以举出Zn、Be、Mg、Ca、Sr、Ba、Ti、V、Cr、Mn、Fe、Co、Ni、Pd、Pt、Cu、Ag、Cd、Hg、Sm、Eu、Yb等。其中，优选Zn、Mg、Mn、Co、Ni、Cu、Ca。其中，从能够有效地控制载流子浓度的点出发，更优选Zn、Mg、Cu、Ni、Co、Ca，从通过添加来控制载流子的效果出发，特别优选Cu、Ni，从透射率或间隙的宽度出发，特别优选Zn、Mg。在不失去本实施方式的效果的范围内，这些正二价元素也可以组合多种使用。
此外，在此所述的正二价元素是指作为离子状态下的价数分别取正二价的元素。
使其含有正二价元素的有效理由未必明确，推测原因之一在于，通过使正二价元素的一部分置换成正三价的铟位置，发挥出掺杂剂的功能，控制载流子密度。
接着，还推测通过相对作为正三价元素的铟含有正二价元素，稳定地控制载流子浓度也成为可能。
在此，在不破坏本实施方式的效果的范围内，也可以在透明半导体薄膜40中含有氧化铟、正二价元素的氧化物以外的元素或化合物。
其中，通常氧化铟与正二价元素的氧化物合在一起含有50质量％以上，如果其含量小于50质量％，则有可能会迁移率降低等不能充分地体现本实施方式的效果。
为了充分地体现本实施方式的效果，优选氧化铟与正二价元素的氧化物合在一起含有65质量％以上，更优选80质量％以上，进而优选90质量％以上，特别优选含有95质量％以上。
另外，为了充分地体现本实施方式的效果，优选Sn等正四价元素的含量为3质量％以下，更优选为2质量％以下，特别优选为1质量％以下。如果含有正四价元素，则有可能不能以低浓度控制载流子密度。
另外，在本实施方式中，透明半导体薄膜40的导带与价带的能带间隙可以为2.8eV以上。
如果能带间隙小于2.8eV，则在照射可见光时，价带的电子被激发，显示出电导性，有可能容易发生漏电流。为了更有效地避免这样的不良情形，能带间隙优选为3.0eV以上，进而优选为3.1eV以上，特别优选为3.5eV以上。
另外，对带隙的上限没有限制，通常为4.5eV以下，优选为4.0eV以下。如果带隙过大，则载流子密度变高，有可能构成TFT时的漏电流变大，或者波长正常导通。
另外，透明半导体薄膜40优选由结晶物质膜构成，半导体薄膜50为非晶质时，载流子密度的减低·控制可能变得困难。
推测这是因为，正二价元素在铟中进行固溶置换等，从而难以活化。
进而，半导体薄膜50优选为多结晶，这样也可以在玻璃基板或有机物基板上容易地形成。
另外，在半导体薄膜50中含有的铟[In]和正二价元素[X]的原子比[X/(X+In)]可以为0.0001～0.1。
如果原子比[X/(X+In)]小于0.0001，从而正二价元素的含有率小，则有可能不能体现本实施方式的效果，不能控制载流子数。
另一方面，如果原子比[X/(X+In)]大于0.1，从而正二价元素的含有率变得过剩，则界面或表面容易变质，从而有可能变得不稳定或结晶化温度高从而结晶化变得困难，或者载流子浓度变高，或者霍尔迁移率降低。另外，在驱动晶体管时，有可能阈值电压变动，或者驱动变得不稳定。
在本实施方式中，为了避免如上所述的不良情形，原子比[X/(X+In)]优选为0.0005～0.1更优选为0.001～0.099，进而优选为0.005～0.095，特别优选为0.01～0.09。最优选为0.01～0.08。
另外，透明半导体薄膜40优选含有氧化铟的方铁锰矿型晶体，推测透明半导体薄膜40的至少一部分通过成为方铁锰矿结构，霍尔迁移率变高。含有方铁锰矿型晶体可以通过X射线衍射确认。
进而，透明半导体薄膜40优选氧化铟的方铁锰矿型晶体的铟位置的一部分被正二价元素固溶置换，此时，正二价元素特别优选为锌Zn、Mg、Cu、Ni、Co、Ca。
在本实施方式中，作为形成透明半导体薄膜40的成膜方法，除了喷射法、浸渍法、CVD法等化学成膜方法以外，也可以利用物理成膜方法。从载流子密度的控制或膜质的提高容易的观点出发，优选物理成膜方法。
作为物理成膜方法，例如可以举出溅射法、真空蒸镀法、离子镀法、脉冲激光沉积法等，优选工业上批量生产率高的溅射法。
作为溅射法，例如可以举出DC溅射法、RF溅射法、AC溅射法、ECR溅射法、对向靶溅射法等。其中，优选工业上批量生产率高、另外与RF溅射法相比容易降低载流子浓度的DC溅射法或AC溅射法。另外，为了抑制成膜引起的界面的劣化从而抑制漏电流或者提高on-off比等透明半导体薄膜40的特性，优选容易控制膜质的ECR溅射法或对向靶溅射法。
另外，溅射时的基板·靶间距离(S-T距离)通常为150mm以下，优选为110mm以下，特别优选为80mm以下。如果S-T距离短，则溅射时基板被暴露于等离子，由此可以活化正二价元素。另外，如果长于150mm，则成膜速度变慢，有可能变得不适于工业化。
使用溅射法的情况下，可以使用含有铟、氧和从锌、镁、铜、钴、镍、钙中选择的一种以上元素的烧结靶，也可以使用含有氧化铟的烧结靶和含有正二价元素的氧化物的烧结靶进行共溅射。另外，也可以边使用金属或合金靶并导入氧等气体，边进行反应性溅射。
从再现性、大面积的均匀性及成为TFT时的特性出发，优选使用含有铟、氧和从锌、镁、铜、钴、镍、钙中选择的一种以上元素的烧结靶。
在制造烧结靶时，烧结优选在还原气氛下进行。进而，烧结靶的体电阻优选为0.001～1000mΩcm，更优选为0.01～100mΩcm。另外，掺杂的正二价元素在制造烧结靶时也可以以氧化物或金属粉末的状态添加。烧结靶的烧结密度通常为70％，优选为85％以上，更优选为95％以上，特别优选为99％以上。
使用溅射法的情况下，可达压力通常为5×10-2Pa以下，如果大于5×10-2Pa，则从气氛气体中的H2O等供给大量的氢原子，迁移率可能会降低。这是因为，由于氢原子结合，氧化铟的结晶结构发生了变化。
为了更有效地避免这样的不良情形，可达压力优选为5×10-3Pa以下，更优选为5×10-4Pa以下，进而优选为1×10-4Pa以下。特别优选为5×10-5Pa以下。
另外，气氛气体中的氧分压通常为40×10-3Pa以下。如果气氛气体中的氧分压大于40×10-3Pa，则有可能迁移率降低或者载流子浓度变得不稳定。这是因为，如果成膜时气氛气体中的氧过多，则晶格间取入的氧变多，成为散射的原因，或者容易从膜中脱离从而不稳定化。
为了更有效地避免这样的不良情形，气氛气体中的氧分压优选为15×10-3Pa以下，更优选为7×10-3Pa以下，特别优选为1×10-3Pa以下。
另外，气氛气体中的水H2O或氢H2的浓度通常为1.2vol％以下。如果大于1.2vol％，则霍尔迁移率可能会降低。推测这是因为，氢H与方铁锰矿结构的铟或氧结合，顶点共有化氧-铟键的边共有部分。
为了更有效地避免这样的不良情形，气氛气体中的水H2O或氢H2的浓度优选为1.0vol％以下，更优选为0.1vol％以下，特别优选为0.01vol％以下。
另外，在这样的成膜工序中，为了使透明半导体薄膜40由含有结晶物质的膜构成，可以为成膜含有结晶物质的膜的方法，或成膜之后用后处理使其结晶化或者提高结晶性的方法的任意一种。
在成膜含有结晶物质的膜的方法中，通常以基板温度250～550℃物理成膜。基板温度优选为300～500℃，更优选为320～400℃。如果为250℃以下，则有可能结晶性低，载流子密度变高。如果为550℃以上，则成本变高，另外基板可能变形。
在成膜之后用后处理使其结晶化或提高结晶性的方法，通常为在基板温度250℃以下物理成膜。基板温度如果高于250℃，则不能充分地发挥后处理的效果，有可能难以控制成低载流子浓度、高迁移率。为了更有效地避免这样的不良情形，基板温度优选为200℃以下，更优选为150℃以下，进而优选为100℃以下，特别优选为50℃以下。
成膜含有结晶物质的膜的方法的过程单纯，在工业上优选，但为了获得高TFT特性，在成膜之后用后处理使其结晶化的方法的结晶性好，膜应力也少，容易控制载流子，所以优选。另外，在用后处理进行结晶化之前，也可以含有结晶，而一旦成膜非晶质膜之后，利用后处理使其结晶化的方法容易控制结晶性，可以得到优质的半导体膜，所以优选。
此外，用溅射法大面积成膜的情况下，为了使其具有膜质的均匀性，优选采用固定基板的折弯器使其旋转、运用磁铁来扩展烧蚀范围等方法。
在结束这样的成膜工序之后，在本实施方式中，可以通过对含有氧化铟和正二价元素的氧化物的薄膜实施氧化处理工序或结晶化处理，来控制透明半导体薄膜40中的载流子浓度。
此外，还有在成膜时控制氧等气体成分的浓度，从而控制载流子浓度的方法，在这样的方法中，霍尔迁移率可能会降低。推测这是因为，为了控制载流子而导入的气体成分成为取入到膜中的散射因数。
另外，透明半导体薄膜40优选在作为非晶质膜成膜之后在氧化处理时使其结晶化，这样，可以将霍尔迁移率维持在高值且实现低载流子浓度。
另外，作为氧化处理工序或结晶化处理，在氧存在下或氧不存在下，通常在80～650℃、0.5～12000分钟的条件下进行热处理。氧化处理工序或结晶化处理如果在氧的存在下进行，则可以实现同时减少氧缺损，所以优选。
如果热处理的温度低于80℃，则有可能没有体现处理效果，或者过于花费时间，如果高于650℃，则有可能能量成本变高，或者生产节拍时间变长，或者成为TFT时的阈值电压变大，或者基板变形。为了更有效地避免这样的不良情形，处理温度优选为120～500℃，更优选为150～450℃，进而优选为180～350℃，特别优选为200～300℃。最优选为220～290℃。
另外，如果热处理的时间比0.5分钟短，则有可能电热到内部的时间不足，处理变得不充分，如果比12000分钟长，则处理装置变大，有可能工业上不能使用，或者在处理中基板破损·变形。为了更有效地避免这样的不良情形，处理时间优选为1～600分钟，更优选为5～360分钟，进而优选为15～240分钟，特别优选为30～120分钟。
另外，作为氧化处理工序或结晶化处理，在氧存在下或氧不存在下，可以利用灯退火装置(LA；Lamp Annealer)、快速热退火装置(RTA；RapidThermal Annealer)或激光退火装置热处理，作为氧化处理工序或结晶化处理，也可以适用臭氧处理或紫外线等照射处理。另外，也可以照射紫外线并同时进行臭氧处理等组合使用这些方法。
在进行热处理时，热处理时的膜面的温度与成膜时的基板温度相比，优选高100～270℃。如果该温度差小于100℃，则没有热处理效果，如果高于270℃，则有可能基板变形或者半导体薄膜界面变质，从而半导体特性低下。为了更有效地避免这样的不良情形，与成膜时的基板温度相比，热处理时的膜面的温度更优选高130～240℃，特别优选高160～210℃。
在本实施方式中，薄膜晶体管1的场效应迁移率通常为1cm2/Vs以上。如果场效应迁移率小于1cm2/Vs，则开关速度可能变慢。为了更有效地避免这样的不良情形，场效应迁移率优选为5cm2/Vs以上，更优选为18cm2/Vs以上，进而优选为30cm2/Vs以上，特别优选为50cm2/Vs以上。
另外，薄膜晶体管1的on-off比通常为103以上，优选为104以上，更优选为105以上，进而优选为106以上，特别优选为107以上。
另外，从低消耗电力的观点出发，优选阈值电压为正且成为正常关闭(normally-off)。如果阈值电压(Vth)为正且成为正常关闭，则消耗电力可能会变大。阈值电压通常为0.01～5V，优选为0.05～3V，更优选为0.1～2V，进而优选为0.2～1V。如果大于5V，则消耗电力可能变大，如果小于0.01V，则由于变动而可能会成为正常导通。
另外，TFT的孔道宽度W与孔道长度L的比W/L通常为0.1～100、优选为1～20、特别优选为2～8。如果W/L超过100，则有可能漏电流增加或者on-off比低下。如果小于0.1，则有可能场效应迁移率低下或者夹断变得不明确。
进而，孔道长度L通常为0.1～1000μm，优选为1～100μm，进而优选为2～10μm。如果为0.1μm以下，则工业上难以制造，另外，有可能出现短孔道效应，或者漏电流变大。如果为1000μm以上，则元件变得过大，或者驱动电压变大等，故不优选。
另外，TFT驱动时的栅电压·漏电压通常为100V以下，优选为50V以下，更优选为20V以下，进而优选为5V以下。如果大于100V，则有可能消耗电力变大，实用性降低。
[第二实施方式]
接着，对本发明中的薄膜晶体管的第二实施方式进行说明。
此外，图2是概略地表示本发明中的薄膜晶体管的第二实施方式的示意图。
在附图的例子中，薄膜晶体管1在玻璃基板60上形成的栅电极30上，依次层叠栅绝缘膜B52和栅绝缘膜A51，进而，在其上形成透明半导体薄膜40。接着，在该透明半导体薄膜40上的两侧，形成源电极20和漏电极10，从而构成底部栅极型的薄膜晶体管1。
在所述的第一实施方式中，举出了顶部栅极型的薄膜晶体管的例子，而作为薄膜晶体管的类型，如本实施方式，也可以成为底部栅极型的薄膜晶体管。
如果成为如第一实施方式的顶部栅极型的薄膜晶体管，则由于栅绝缘膜50的成膜，透明半导体薄膜40的表面(界面)有时发生劣化，为了避免这种现象，优选如本实施方式的底部栅极型。另外，如果成为如本实施方式的底部栅极型的薄膜晶体管，则由于透明半导体薄膜40的成膜，栅绝缘膜(栅绝缘膜A51)的表面(界面)有时发生劣化，为了避免这种现象，优选如第一实施方式的顶部栅极型。
在本实施方式中，透明半导体薄膜40可以与所述同样地进行形成，作成底部栅极型的薄膜晶体管，除此以外，由于与第一实施方式相同，所以省略对其他构成的详细说明。
[第三实施方式]
接着，对本发明中的薄膜晶体管的第三实施方式进行说明。
此外，图3、图4是概略地表示本发明中的薄膜晶体管的第三实施方式的示意图。
在图3所示的例子中，薄膜晶体管1在形成有栅电极(未图示)的电导性的硅基板65上层叠栅绝缘膜51，进而，在其上形成透明半导体薄膜40。接着，在该透明半导体薄膜40上的两侧，形成源电极20和漏电极10，从而构成底部栅极型的薄膜晶体管。
另外，在图4所示的例子中，薄膜晶体管1在形成有栅电极(未图示)的电导性的硅基板65上层叠栅绝缘膜51，进而，在其上的两侧形成源电极20和漏电极10。接着，以在与栅绝缘膜51之间夹持这些电极20、10方式形成透明半导体薄膜40，从而构成底部栅极型的薄膜晶体管。
在所述的第一实施方式、第二实施方式中，举出了使用由绝缘体构成的基板(玻璃基板)的例子，而作为薄膜晶体管的类型，如本实施方式，也可以成为在具有电导性的基板上形成的薄膜晶体管。
另外，即使在本实施方式中，透明半导体薄膜40可以与所述同样地进行形成，在导电性基板(硅基板)上形成薄膜晶体管，除此以外，由于与第一实施方式、第二实施方式相同，所以省略对其他构成的详细说明。
实施例
以下举出具体的实施例，更详细地说明本发明。
[实施例1]
(1)溅射靶的制造及评价
1.靶的制造
作为原料，以原子比[In/(In+Zn)]为0.95、原子比[Zn/(In+Zn)]为0.05，混合平均粒径为3.4μm的氧化铟和平均粒径为0.6μm的氧化锌，将其向湿式球磨机供给，混合粉碎72小时，得到原料微粉末。
在对得到的原料微粉末进行造粒之后，加压成型为直径10cm、厚5mm的尺寸，将其放入烧成炉，在1,400℃、48小时的条件下进行烧成，得到烧结体(靶)。此时，升温速度为3℃/分。
2.靶的评价
对得到的靶测定密度、体电阻值。结果，理论相对密度为99％，利用四端子法测定的体电阻值为80mΩ。
(2)透明半导体薄膜的成膜
将在所述(1)中得到的溅射靶安装于作为DC溅射法之一的DC磁控溅射法的成膜装置，在玻璃基板(Conning1737)上成膜透明导电膜。
作为此时的溅射条件，为基板温度；25℃、可达压力；1×10-3Pa、气氛气体；Ar100％、溅射压力(总压)；4×10-1Pa、投入电力100W、成膜时间20分钟、S-T距离95mm。
结果，得到在玻璃基板上形成有膜厚约为100nm的透明导电性氧化物的透明导电玻璃。
此外，用ICP法分析得到的膜组成，结果原子比[In/(In+Zn)]为0.95，原子比[Zn/(In+Zn)]为0.05。
(3)透明半导体薄膜的氧化处理
在大气中(氧存在下)、300℃、加热(大气下热处理)1小时在所述(2)中得到的透明半导体薄膜，由此进行氧化处理。
(4)透明半导体薄膜的物性的评价
利用霍耳测定装置测定在所述(3)中得到的透明半导体薄膜的载流子浓度以及霍尔迁移率。载流子浓度为6×1014cm-3、霍尔迁移率为5cm2/Vs。另外，利用四端子法测定的电阻率的值为2100Ωcm。
霍耳测定装置及其测定条件如下所述。
[霍耳测定装置]
东阳テクニカ制：Resi Test8310
[测定条件]
室温(25℃)、0.5[T]、10-4～10-12A、AC磁场霍耳测定
进而，对该透明导电性氧化物的透明性，利用分光光度计，相对波长400nm下的光线的光线透射率为85％，透明性也出色。另外，能带间隙足够大，为3.6eV。
另外，通过X射线结晶结构分析确认为多结晶。
[实施例2～11、比较例1～6]
将原料的组成比、成膜条件、氧化处理条件调节成如表1所示，除此以外，与实施例1同样地进行制作评价。
另外，对这些实施例以及比较例，对PAN耐性、耐热性也进行评价，同时与透明半导体薄膜的透射率、折射率(波长500nm)一起显示于表1中。
[PAN耐性]
利用PAN的蚀刻速度为10nm/分以上时为×，其以外为○，显示于表1。
在此，PAN耐性的评价使用45℃的PAN蚀刻液(磷酸91.4wt％，硝酸3.3wt％，醋酸10.4wt％)。PAN蚀刻液(含有磷酸、硝酸、醋酸的蚀刻液)通常使用的是处于磷酸为20～95wt％，硝酸为0.5～5wt％，醋酸为3～50wt％的范围的PAN蚀刻液。
[耐热性]
以260℃、1小时的热处理，电阻率成为处理前的1/10以下为×，其以外则为○，显示于表1中。
[表1]
Figure S2006800430253D00191
另外，使用表1的半导体膜，分别制作图3及图4构成的晶体管，结果实施例1～11、比较例2、5、6能确认晶体管特性，而比较例1、3、4不能确认。
进而，对实施例及比较例的半导体薄膜，如下所述地制造薄膜晶体管，对其进行评价。
[实施例：顶部栅极型透明薄膜晶体管/绝缘体基板]
在玻璃基板上，除了成膜时间以外，使用在与所述实施例1相同的条件下作成的30nm的透明半导体薄膜，在如图1的构成中，构成孔道长度L＝10μm、孔道宽度W＝150μm的顶部栅极型的薄膜晶体管。
此时，作为栅绝缘膜，使用将介电常数高的氧化钇层叠成厚170nm的栅绝缘膜。另外，栅电极、源电极、漏电极的各电极，作为第一导电层，使用厚40nm的Au，作为第二导电层，使用厚5nm的Ti。
结果，得到显示出场效应迁移率；35cm2/Vs、on-off比；108以上、阈值电压(Vth)；+2.0V(正常关闭)的特性的薄膜晶体管。另外，输出特性显示出明确的夹断。
[实施例：底部栅极型透明薄膜晶体管/绝缘体基板]
以如图2所示的构成，在玻璃基板上构成孔道长度L＝5μm、孔道宽度W＝25μm的底部栅极型的薄膜晶体管。
除了成膜时间以外，半导体薄膜使用在与实施例1相同的条件下作成的100nm的透明半导体薄膜，作为栅绝缘膜A使用厚30nm的CaHfOx、作为栅绝缘膜B使用厚340nm的SiNx、作为源电极及漏电极使用厚70nm的Al，作为栅电极使用320nm的Ta。
结果，得到显示出场效应迁移率；70cm2/Vs、on-off比；107以上、阈值电压(Vth)；+0.5V(正常关闭)的特性的薄膜晶体管。另外，输出特性显示出明确的夹断。
[实施例：底部栅极型透明薄膜晶体管/导电性基板(1)]
以如图3所示的构成，在导电性硅基板上构成孔道长度L＝100μm、孔道宽度W＝1500μm的底部栅极型的薄膜晶体管。
除了成膜时间以外，半导体薄膜使用在与实施例4相同的条件下作成的50nm的透明半导体薄膜，作为栅绝缘膜使用厚300nm的SiO2热氧化膜、作为源电极及漏电极使用厚50nm的Au。
结果，得到显示出场效应迁移率；19cm2/Vs、on-off比；106以上、正常关闭的特性的薄膜晶体管。另外，输出特性显示出明确的夹断。
[实施例：底部栅极型透明薄膜晶体管/导电性基板(2)]
以如图3所示的构成，在导电性硅基板上构成孔道长度L＝100μm、孔道宽度W＝1500μm的底部栅极型的薄膜晶体管。
除了成膜时间以外，半导体薄膜使用在与实施例11相同的条件下作成的50nm的透明半导体薄膜，作为栅绝缘膜使用厚300nm的SiO2热氧化膜、作为源电极及漏电极使用厚50nm的Au。
结果，得到显示出场效应迁移率；24cm2/Vs、on-off比；105以上、正常关闭的特性的薄膜晶体管。另外，输出特性显示出明确的夹断。
[实施例：底部栅极型透明薄膜晶体管/导电性基板(3)]
以如图4所示的构成，在导电性硅基板上构成孔道长度L＝100μm、孔道宽度W＝2000μm的底部栅极型的薄膜晶体管。
除了成膜时间以外，半导体薄膜使用在与实施例4相同的条件下作成的50nm的透明半导体薄膜，作为栅绝缘膜使用厚300nm的SiO2热氧化膜、作为源电极及漏电极使用厚50nm的Au。
结果，得到显示出场效应迁移率；10cm2/Vs、on-off比；105以上、正常关闭的特性的薄膜晶体管。另外，输出特性显示出明确的夹断。
[实施例：底部栅极型透明薄膜晶体管/导电性基板(4)]
以如图4所示的构成，在导电性硅基板上构成孔道长度L＝100μm、孔道宽度W＝2000μm的底部栅极型的薄膜晶体管。
除了成膜时间以外，半导体薄膜使用在与实施例6相同的条件下作成的20nm的透明半导体薄膜，作为栅绝缘膜使用厚300nm的SiO2热氧化膜、作为源电极及漏电极使用厚50nm的Au。
结果，得到显示出场效应迁移率；11cm2/Vs、on-off比；104以上、正常关闭的特性的薄膜晶体管。另外，输出特性显示出明确的夹断。
[实施例：底部栅极型透明薄膜晶体管/导电性基板(5)]
以如图4所示的构成，在导电性硅基板上构成孔道长度L＝100μm、孔道宽度W＝2000μm的底部栅极型的薄膜晶体管。
除了成膜时间以外，半导体薄膜使用在与实施例7相同的条件下作成的20nm的透明半导体薄膜，作为栅绝缘膜使用厚300nm的SiO2热氧化膜、作为源电极及漏电极使用厚50nm的Au。
结果，得到显示出场效应迁移率；11cm2/Vs、on-off比；106以上、正常关闭的特性的薄膜晶体管。另外，输出特性显示出明确的夹断。
[比较例：底部栅极型透明薄膜晶体管/绝缘体基板]
使用在与所述比较例2相同的条件下作成的透明半导体薄膜，如图1所示的构成，在玻璃基板上构成孔道长度L＝10μm、孔道宽度W＝150μm的底部栅极型的薄膜晶体管。
此时，作为栅绝缘膜，使用将介电常数高的氧化钇层叠成厚170nm的栅绝缘膜。另外，栅电极、源电极、漏电极的各电极，作为第一导电层，使用厚40nm的Au，作为第二导电层，使用厚5nm的Ti。
结果，得到显示出场效应迁移率；0.5cm2/Vs、on-off比；103、阈值电压(Vth)；-0.5V(正常导通)的特性的薄膜晶体管。另外，观察输出特性，则为夹断不明确。
[比较例：底部栅极型透明薄膜晶体管/绝缘体基板]
以如图2所示的构成，在玻璃基板上构成孔道长度L＝5μm、孔道宽度W＝25μm的底部栅极型的薄膜晶体管。孔道层(透明半导体薄膜)使用在与所述比较例2中除了成膜时间以外均相同的条件下作成的100nm的透明半导体薄膜，作为栅绝缘膜A使用厚30nm的CaHfOx、作为栅绝缘膜B使用厚340nm的SiNx、作为源电极及漏电极使用厚70nm的Al，作为栅电极使用320nm的Ta。
结果，得到显示出场效应迁移率；0.3cm2/Vs、on-off比；102以上、阈值电压(Vth)；-1.5V(正常导通)的特性的薄膜晶体管。另外，观察输出特性，则为夹断不明确。
[实施例：底部栅极型透明薄膜晶体管/导电性基板(1)]
以如图3所示的构成，在导电性硅基板上构成孔道长度L＝100μm、孔道宽度W＝1500μm的底部栅极型的薄膜晶体管。
除了成膜时间以外，半导体薄膜使用在与比较例1相同的条件下作成的50nm的透明半导体薄膜，作为栅绝缘膜使用厚300nm的SiO2热氧化膜、作为源电极及漏电极使用厚50nm的Au。
结果，成为正常导通，即使改变栅电压也不能确认晶体管特性。
[比较例：底部栅极型透明薄膜晶体管/导电性基板(2)]
以如图4所示的构成，在导电性硅基板上构成孔道长度L＝100μm、孔道宽度W＝2000μm的底部栅极型的薄膜晶体管。
除了成膜时间以外，半导体薄膜使用在与比较例1相同的条件下作成的50nm的透明半导体薄膜，作为栅绝缘膜使用厚300nm的SiO2热氧化膜、作为源电极及漏电极使用厚50nm的Au。
结果，成为正常导通，即使改变栅电压也不能确认晶体管特性。
[比较例：底部栅极型透明薄膜晶体管/导电性基板(3)]
以如图3所示的构成，在导电性硅基板上构成孔道长度L＝100μm、孔道宽度W＝1500μm的底部栅极型的薄膜晶体管。
除了成膜时间以外，半导体薄膜使用在与比较例6相同的条件下作成的50nm的透明半导体薄膜，作为栅绝缘膜使用厚300nm的SiO2热氧化膜、作为源电极及漏电极使用厚50nm的Au。
结果，得到显示出场效应迁移率；8cm2/Vs、on-off比；104以上、正常关闭的特性的薄膜晶体管。另外，输出特性显示出明确的夹断。
以上对本发明，以优选实施方式进行了说明，但不必说，本发明不限定于所述的实施方式，可以在本发明的范围内实施各种变更。
例如，在所述的实施方式中，举出了薄膜晶体管的例子，而本发明中的半导体薄膜可以适用于各种场效应型晶体管。
例如，本发明中的半导体薄膜通常在n型领域中使用，但也可以与P型Si系半导体、P型氧化物半导体、P型有机半导体等各种P型半导体组合，用于PN接合型晶体管等各种半导体器件中。另外，也可以将TFT适用于理论电路、存储电路、差动放大电路等各种集成电路中。进而，除了场效应型晶体管以外，也可以适应静电激发型晶体管、肖特基势垒型晶体管、肖特基势二极管、电阻元件。
产业上的可利用性
本发明中的半导体薄膜可以广泛用作在薄膜晶体管等场效应型晶体管中使用的半导体薄膜。

Claims (16)

1.一种半导体薄膜，其特征在于，
由利用溅射法形成含有铟、正二价元素及氧的非晶质薄膜并对所述非晶质薄膜实施氧化处理工序或结晶化工序而成的薄膜构成，在室温附近的温度环境中，利用四端子法求得的电阻率为10-1～108Ωcm，利用霍耳测定求得的载流子密度不到2×10+17cm-3。
2.根据权利要求1所述的半导体薄膜，其特征在于，
所述正二价元素为从锌、镁、铜、钴、镍、钙中选择的一种以上元素。
3.根据权利要求1所述的半导体薄膜，其特征在于，
导带和价带间的能带间隙为2.8eV以上。
4.根据权利要求1所述的半导体薄膜，其特征在于，
所述薄膜由含有结晶质的膜构成。
5.根据权利要求1所述的半导体薄膜，其特征在于，
所述薄膜中的铟In与正二价元素X的原子比为X/(X+In)＝0.0001～0.1。
6.根据权利要求1所述的半导体薄膜，其特征在于，
所述半导体薄膜含有氧化铟的方铁锰矿型晶体。
7.一种半导体薄膜的制造方法，其特征在于，
包括：
利用溅射法使含有氧化铟及正二价元素的氧化物的非晶质薄膜成膜的成膜工序，以及
在所述成膜工序之后进行的所述非晶质薄膜的氧化处理工序或结晶化工序，
所述半导体膜在室温附近的温度环境中，利用四端子法求得的电阻率为10-1～108Ωcm，利用霍耳测定求得的载流子密度不到2×10+17cm-3。
8.根据权利要求7所述的半导体薄膜的制造方法，其特征在于，
在所述氧化处理工序或结晶化工序中，
在氧存在的条件下或氧不存在的条件下，以80～650℃、0.5～12000 分钟的条件对所述薄膜进行热处理。
9.根据权利要求7或8中任意一项所述的半导体薄膜的制造方法，其特征在于，
在所述氧化处理工序或结晶化工序中，
在氧存在的条件下或氧不存在的条件下，利用灯退火装置、快速热退火装置或激光退火装置，对所述薄膜进行热处理。
10.根据权利要求7或8中任意一项所述的半导体薄膜的制造方法，其特征在于，
所述氧化处理工序或结晶化工序为臭氧处理。
11.根据权利要求7或8中任意一项所述的半导体薄膜的制造方法，其特征在于，
在所述氧化处理工序或结晶化工序中，
使所述薄膜的至少一部分由非晶质膜结晶化为结晶质膜。
12.根据权利要求7或8中任意一项所述的半导体薄膜的制造方法，其特征在于，
在所述成膜工序中，在基板温度200℃以下使所述薄膜物理成膜。
13.根据权利要求7或8中任意一项所述的半导体薄膜的制造方法，其特征在于，
使所述薄膜中的铟In与正二价元素X的原子比为X/(X+In)＝0.0001～0.1。
14.一种薄膜晶体管，其特征在于，
使用了权利要求1所述的半导体薄膜。
15.一种薄膜晶体管，其特征在于，
使用了利用权利要求8所述的制造方法制造的半导体薄膜。
16.根据权利要求14～15中任意一项所述的薄膜晶体管，其特征在于，
元件构成是底部栅极构成。 
CN2006800430253A 2005-11-18 2006-11-16 半导体薄膜及其制造方法以及薄膜晶体管 Active CN101309864B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP334500/2005 2005-11-18
JP2005334500 2005-11-18
PCT/JP2006/322837 WO2007058248A1 (ja) 2005-11-18 2006-11-16 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ

Publications (2)

Publication Number Publication Date
CN101309864A CN101309864A (zh) 2008-11-19
CN101309864B true CN101309864B (zh) 2012-06-27

Family

ID=38048631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800430253A Active CN101309864B (zh) 2005-11-18 2006-11-16 半导体薄膜及其制造方法以及薄膜晶体管

Country Status (7)

Country Link
US (2) US20090090914A1 (zh)
EP (1) EP1950177A4 (zh)
JP (1) JP5386084B2 (zh)
KR (1) KR101263538B1 (zh)
CN (1) CN101309864B (zh)
TW (1) TWI442570B (zh)
WO (1) WO2007058248A1 (zh)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5508662B2 (ja) * 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
JP4662075B2 (ja) 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
KR20100071091A (ko) * 2007-10-03 2010-06-28 미츠이 긴조쿠 고교 가부시키가이샤 산화인듐계 투명 도전막의 제조방법
US8319214B2 (en) 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
US7982216B2 (en) * 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
KR101516034B1 (ko) 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
US8704217B2 (en) 2008-01-17 2014-04-22 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP5331382B2 (ja) * 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP5904242B2 (ja) * 2008-08-20 2016-04-13 株式会社リコー 電界効果型トランジスタ、電界効果型トランジスタの活性層に用いられる酸化物半導体、表示素子、画像表示装置及びシステム
JP5644071B2 (ja) * 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US9269573B2 (en) 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
JPWO2010047063A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
KR101552975B1 (ko) * 2009-01-09 2015-09-15 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
JP5640478B2 (ja) 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
KR101460869B1 (ko) * 2009-09-04 2014-11-11 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
WO2011040213A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102576738B (zh) 2009-10-16 2015-06-03 株式会社半导体能源研究所 逻辑电路和半导体器件
CN107731931B (zh) * 2009-10-21 2021-03-23 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
KR102162746B1 (ko) 2009-10-21 2020-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
MY172111A (en) * 2009-10-30 2019-11-14 Semiconductor Energy Lab Semiconductor device
KR20120091243A (ko) 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062057A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20220145923A (ko) * 2009-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치, 반도체 장치, 및 전자 장치
JP5437825B2 (ja) * 2010-01-15 2014-03-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｏ系酸化物焼結体、ターゲット、酸化物半導体薄膜及びこれらの製造方法
KR20120130763A (ko) 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011102203A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device using the same
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105789321B (zh) * 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102184864A (zh) * 2011-04-15 2011-09-14 福建华映显示科技有限公司 薄膜晶体管及其制造方法
US9762246B2 (en) 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
KR101891650B1 (ko) 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
KR20130049620A (ko) 2011-11-04 2013-05-14 삼성디스플레이 주식회사 표시 장치
JP5929132B2 (ja) 2011-11-30 2016-06-01 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP2013201211A (ja) * 2012-03-23 2013-10-03 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法および電子機器
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
US20140014943A1 (en) * 2012-07-16 2014-01-16 National Chung Cheng University Amorphous phase yttrium-doped indium zinc oxide thin film transistors and method for making same
WO2014136916A1 (ja) * 2013-03-08 2014-09-12 住友金属鉱山株式会社 酸窒化物半導体薄膜
JP6454974B2 (ja) 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP5581416B2 (ja) * 2013-04-03 2014-08-27 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
KR102226985B1 (ko) * 2013-08-19 2021-03-11 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
KR101657345B1 (ko) * 2014-06-12 2016-09-30 인하대학교 산학협력단 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 디스플레이 장치
KR102530123B1 (ko) * 2015-07-30 2023-05-08 이데미쓰 고산 가부시키가이샤 결정질 산화물 반도체 박막, 결정질 산화물 반도체 박막의 제조 방법 및 박막 트랜지스터
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
JP7187322B2 (ja) * 2017-02-01 2022-12-12 出光興産株式会社 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置
CN107546262A (zh) * 2017-07-17 2018-01-05 华南理工大学 一种基于锶铟氧化物的薄膜晶体管及其制备方法
CN107403832A (zh) * 2017-07-26 2017-11-28 华南理工大学 一种高性能薄膜晶体管及其用途
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
WO2019244945A1 (ja) * 2018-06-21 2019-12-26 株式会社アルバック 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット
KR102537314B1 (ko) 2018-10-17 2023-05-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
JP7128284B2 (ja) * 2019-06-28 2022-08-30 株式会社アルバック スパッタリングターゲットの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179287B2 (ja) 1993-12-28 2001-06-25 出光興産株式会社 導電性透明基材およびその製造方法
JPH08283934A (ja) * 1995-04-12 1996-10-29 Kobe Steel Ltd Ｉｔｏスパッタリングターゲット及びその製造方法
US6379509B2 (en) * 1998-01-20 2002-04-30 3M Innovative Properties Company Process for forming electrodes
JP2000067657A (ja) * 1998-08-26 2000-03-03 Internatl Business Mach Corp <Ibm> 赤外線透過に優れた透明導電膜及びその製造方法
JP3423896B2 (ja) * 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
KR101139203B1 (ko) * 1999-11-25 2012-04-26 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟 및 투명한 도전성 산화물
JP2001342572A (ja) * 2000-06-01 2001-12-14 Mitsubishi Electric Corp 誘電体薄膜の製造方法およびその製造装置
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004149883A (ja) * 2002-10-31 2004-05-27 Mitsui Mining & Smelting Co Ltd 高抵抗透明導電膜用スパッタリングターゲット及び高抵抗透明導電膜の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2005135649A (ja) * 2003-10-28 2005-05-26 Mitsui Mining & Smelting Co Ltd 酸化インジウム系透明導電膜及びその製造方法
WO2005064692A1 (ja) * 2003-12-05 2005-07-14 Matsushita Electric Industrial Co., Ltd. 化合物半導体膜及び太陽電池とそれらの製造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides

Also Published As

Publication number Publication date
TWI442570B (zh) 2014-06-21
WO2007058248A1 (ja) 2007-05-24
KR101263538B1 (ko) 2013-05-13
EP1950177A4 (en) 2009-02-25
US20130221348A1 (en) 2013-08-29
US20090090914A1 (en) 2009-04-09
TW200729509A (en) 2007-08-01
EP1950177A1 (en) 2008-07-30
KR20080074888A (ko) 2008-08-13
JP5386084B2 (ja) 2014-01-15
CN101309864A (zh) 2008-11-19
JPWO2007058248A1 (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
CN101309864B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
CN101312912B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
US8779419B2 (en) Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
CN101309863B (zh) 半导体薄膜及其制造方法以及薄膜晶体管、有源矩阵驱动显示面板
TWI429775B (zh) Sputtering target, oxide semiconductor film and semiconductor device
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
CN103732790B (zh) 溅射靶
JPWO2009034953A1 (ja) 薄膜トランジスタ
KR20170092716A (ko) 성막 방법
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant