JP5328414B2 - トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置 - Google Patents

トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置 Download PDF

Info

Publication number
JP5328414B2
JP5328414B2 JP2009042712A JP2009042712A JP5328414B2 JP 5328414 B2 JP5328414 B2 JP 5328414B2 JP 2009042712 A JP2009042712 A JP 2009042712A JP 2009042712 A JP2009042712 A JP 2009042712A JP 5328414 B2 JP5328414 B2 JP 5328414B2
Authority
JP
Japan
Prior art keywords
active layer
layer
effect transistor
field effect
indium oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009042712A
Other languages
English (en)
Other versions
JP2010199307A (ja
Inventor
賢一 梅田
山田  智子
淳 田中
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2009042712A priority Critical patent/JP5328414B2/ja
Priority to KR1020090130859A priority patent/KR101343677B1/ko
Publication of JP2010199307A publication Critical patent/JP2010199307A/ja
Application granted granted Critical
Publication of JP5328414B2 publication Critical patent/JP5328414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置に関する。
電界効果型トランジスタは、半導体メモリ用集積回路の単位素子、高周波信号増幅素子、液晶駆動用素子等に用いられており、特に薄膜化したものは薄膜トランジスタ(TFT:Thin Film Transistor)として幅広い分野で用いられている。
電界効果型トランジスタを構成する半導体チャネル層(活性層)の材料としては、シリコン半導体やその化合物が多く用いられている。一般的に、高速動作が必要な高周波増幅素子、集積回路等には単結晶シリコン、低速動作で十分な液晶駆動装置用には大面積形成が可能なアモルファスシリコンがそれぞれ用いられている。
近年、軽量かつ曲げられるディスプレイが注目を浴びている。しかしながら、現在のディスプレイにおけるTFT材料において最も多く用いられているアモルファスシリコンは、通常の加熱方法であると、250℃以上の加熱が必要であり、フレキシブル基板に適用することは困難である。
そのような背景の中で、室温にて成膜可能であり、かつ、アモルファスでも半導体としての性能を出すことが可能なIn−Ga−Zn−O系の酸化物半導体が開発され注目を浴びている(特許文献1及び2、非特許文献1及び2参照)。次世代ディスプレイ用のTFT材料として非常に有望な材料であり、様々な研究機関において活発に開発が行われている。
しかしながら、電子移動度の観点では、通常、InGaZnOが9cm/V.Sである一方、Inが34cm/V.S、In−Zn−O系が33cm/V.Sと高い。これは、In系酸化物においてはInの6S軌道が伝導パスを担っており、この成分が多い方が高移動度の酸化物膜を形成することが可能であることが報告されている(非特許文献3参照)。
InGaO(ZnO)系の材料においては、InO層とGaO(ZnO)層が交互に積層し、その中で電子伝導はInO層が担っているといわれている。例えば、特許文献1及び非特許文献2では、InGaO(ZnO)を単結晶化したときには表面にInO層が形成され、高移動度の活性層を形成することが報告されている。
また、In−Ga−Zn−O系のアモルファス材料においては、コンビナトリアル法と呼ばれる手法で様々な組成へと展開したボトムゲート型のトランジスタが報告されている(非特許文献4参照)。
特開2004−103957号公報 特開2006−165529号公報 K.Nomuraほか;Nature Vol.432 (2004) 488−492頁 K.Nomuraほか;Science Vol.300 (2003) 1269頁 K,Nomuraほか;Japanese Journal of Applied Physics Vol.45 (2006) 4303−4308頁 T.Iwasakiほか;Applied Physics Letters 90,242114(2007)
本発明は、活性層としてIn−Ga−Zn−O系酸化物半導体を用い、移動度が高く、かつ、製造が容易な電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置を提供することを主な目的とする。
上記目的を達成するため、本発明では以下のトップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置が提供される。
<1> In2−XGaZnO(0.6<X<0.8)からなる活性層と、
前記活性層を介して導通可能なソース電極及びドレイン電極と、
前記活性層、前記ソース電極、及び前記ドレイン電極を覆う絶縁層と、
前記絶縁層を介して前記活性層に対向配置されたゲート電極と、
前記活性層と前記絶縁層との間に介在する酸化インジウムを含む層と、
を有することを特徴とするトップゲート型の電界効果型トランジスタ。
<2> 前記酸化インジウムが、前記活性層から析出されたものであることを特徴とする<1>に記載のトップゲート型の電界効果型トランジスタ。
<3> 前記酸化インジウムを含む層の厚みが、前記活性層の厚みに対して1/50以下であることを特徴とする<1>又は<2>に記載のトップゲート型の電界効果型トランジスタ。
<4> 前記酸化インジウムを含む層が、前記ソース電極及び前記ドレイン電極と接触し、かつ、オーミック接触を形成していることを特徴とする<1>〜<3>のいずれかに記載のトップゲート型の電界効果型トランジスタ。
<5> <1>〜<4>のいずれかに記載の電界効果型トランジスタを備えていることを特徴とする表示装置。
<6> 基板上にIn2−XGaZnO(0.6<X<0.8)からなる活性層を形成する工程と、
前記活性層を介して導通可能なソース電極及びドレイン電極を形成する工程と、
前記活性層の表面に酸化インジウムを含む層を形成する工程と、
前記活性層、前記ソース電極、及び前記ドレイン電極を覆う絶縁層を形成する工程と、
前記絶縁層を介して前記活性層と対向するようにゲート電極を形成する工程と、
を含むことを特徴とするトップゲート型の電界効果型トランジスタの製造方法。
<7> 前記活性層を熱処理することにより該活性層の表層に前記酸化インジウムを析出させることを特徴とする<6>に記載のトップゲート型の電界効果型トランジスタの製造方法。
<8> 前記活性層を600〜1400℃で熱処理することを特徴とする<7>に記載のトップゲート型の電界効果型トランジスタの製造方法。
本発明によれば、活性層としてIn−Ga−Zn−O系酸化物半導体を用い、移動度が高く、かつ、製造が容易な電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置を提供することができる。
以下、添付の図面を参照しながら、本発明に係る電界効果型トランジスタ及びその製造方法について具体的に説明する。
電界効果型トランジスタは、絶縁体(ゲート絶縁膜)と半導体(活性層)の界面が伝導に極めて重要である。そこで、本発明者らは、In−Ga−Zn−O系酸化物半導体により活性層を形成して電界効果型トランジスタを製造する場合に、活性層の表面に酸化インジウム層を形成し、その上に絶縁膜を形成すれば移動度の向上を図ることができると考え、さらに研究を重ねた結果、いわゆるトップゲート型の電界効果型トランジスタにおいて特定の組成を有するIn−Ga−Zn−O系酸化物半導体により活性層を形成すれば、活性層と絶縁層との間に酸化インジウムを容易に形成して移動度を顕著に向上させることができることを見出した。
図1は本発明に係る電界効果型トランジスタの構成の一例(第1の実施形態)を概略的に示しており、図2はその製造方法の一例を示している。
本実施形態に係る電界効果型トランジスタ22は、活性層12、ソース電極16A、ドレイン電極16B、絶縁層(ゲート絶縁膜)18、及びゲート電極20を有するトップゲート型であり、活性層12がIn2−XGaZnO(0.6<X<0.8)からなり、活性層12と絶縁層18との間に酸化インジウムを含む層14が介在している。
−基板−
本発明に係る電界効果型トランジスタ22を形成するための基板(支持体)10としては、少なくとも電界効果型トランジスタ22を形成する面が絶縁性を有し、寸法安定性、耐溶剤性、加工性、耐熱性などを有するものを用いる。また、最終製品として、例えば有機ELディスプレイを製造する場合は、水分や酸素の透過を抑制し、また、基板10側から光を透過させて発光や表示を行う場合は、光透過性を有する基板を用いる。
上記のような条件を満たす基板10としては、ジルコニア安定化酸化イットリウム(YSZ)、ガラス等の無機材料が好適である。なお、ガラスからの溶出イオンを少なくするため、無アルカリガラスを用いることが好ましい。また、ソーダライムガラスを用いる場合には、シリカなどのバリアコートを施したものを使用することが好ましい。
一方、基板10側から光を取り出す必要がない場合は、例えば、ステンレス、Fe、Al、Ni、Co、Cuやこれらの合金等の金属基板やSiなどの半導体基板を用い、基板10上に電気絶縁性を確保するための絶縁膜を設けてもよい。金属製の基板であれば、安価なものもあり、厚みが薄くても、強度が高く、大気中の水分や酸素に対して高いバリア性を有するものとなる。
また、後述する酸化インジウムを含む層14の形成方法(熱処理温度など)にもよるが、有機材料からなる樹脂基板を使用してもよい。例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエ−テルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等の合成樹脂等の有機材料などが挙げられる。
基板10の形状、構造、大きさ等については特に制限はなく、目的等に応じて適宜選択することができる。一般的には、基板10の形状としては、取り扱い性、電界効果型トランジスタ22の形成容易性等の観点から、板状であることが好ましい。基板10の構造は、単層構造であってもよいし、積層構造であってもよい。また、基板10は、単一部材で構成されていてもよいし、2つ以上の部材で構成されていてもよい。
−活性層−
基板10上にIn2−XGaZnO(0.6<X<0.8)からなる活性層12を形成する(図2(A))。
活性層12は、In、Ga、及びZnを含む酸化物半導体の多結晶焼結体をターゲットとして気相成膜法を用いて成膜することが好ましい。気相成膜法の中でも、スパッタリング法及びパルスレーザー蒸着法(PLD法)がより好ましく、量産性の観点から、スパッタリング法が特に好ましい。
本発明に係る電界効果型トランジスタ22を構成する活性層12の組成は、In2−XGaZnOにおいて0.6<X<0.8であり、好ましくは0.65≦X≦0.75あり、より好ましくは0.7≦X≦0.75である。目標の組成を有するターゲットを用い、例えば、スパッタリング法又はPLD法により非晶質又は多結晶のIn2−XGaZnO(0.6<X<0.8)の膜(以下、「IGZO膜」という場合がある。)を10〜150nmの厚みで成膜する。
なお、成膜したIGZO膜は、X線回折法により結晶状態を確認することができる。また、膜厚は、触針式表面形状測定により求めることができ、組成比は、XRF(蛍光X線分析)により求めることができる。
IGZO膜を成膜した後、活性層12の形状にパターニングを行う。IGZO膜のパターン加工は、フォトリソグラフィ法とエッチング法により行うことができる。具体的には、基板10上に成膜したIGZO膜を、活性層12として残存させる部分にフォトリソグラフィによってレジストマスクをパターン形成し、塩酸、硝酸、希硫酸、又は、燐酸、硝酸、及び酢酸の混合液(Alエッチング液;関東化学(株)製)等の酸溶液によりエッチングすることにより活性層12を形成する。特に、燐酸、硝酸、及び酢酸を含む水溶液を用いれば、IGZO膜の露出部分を短時間で除去することができる。
−酸化インジウムを含む層−
活性層12をパターン加工した後、熱処理(アニール)を行うことにより活性層12の表層に酸化インジウムを析出させる(図2(B))。
活性層12の熱処理は、基板10ごと熱処理チャンバー内に投入し、基板10表面の温度を活性層12の熱処理温度とみなして熱処理を行えばよい。
加熱手段は特に限定されず、赤外線ヒータ、赤外線ランプ、赤外レーザー、抵抗加熱ヒータなどを用いることができる。チャンバー内の雰囲気は、大気、Ar等の不活性ガス雰囲気、又は酸素雰囲気とすればよいが、活性層12の表層に酸化インジウムを析出させ易くするため、特に、酸素ガスの存在下で熱処理を行うことが好ましい。
図3は、セラミクス固相法により形成したバルクIn2−XGaZnO(X=0.7)に対し、大気雰囲気下で1350℃、2時間の熱処理を行った後、X線回折による分析結果を示している。この分析結果から、表面にInGaZnOとInが存在していることがわかる。
また、図4は、バルクIn2−XGaZnO(X=0.7)を成膜して熱処理(大気雰囲気下、1350℃で2時間)した後、表層部を研磨して除去した後、再度熱処理した後のそれぞれのX線回折による分析結果を示している。研磨後はInは存在しないが、その後の熱処理によってIn2−XGaZnO(X=0.7)膜の表層にInが析出していることがわかる。
一方、図5は、In2−XGaZnO(X=1.0)膜を熱処理(大気雰囲気下、1350℃で2時間)した後のX線回折による分析結果を示している。In2−XGaZnO(X=0.7)膜の場合と異なり、熱処理後においてもInの析出は認められない。
上記のようにIn2−XGaZnO(0.6<X<0.8)からなる活性層12を熱処理することによって、活性層12の表層に酸化インジウムを析出させることができる。このように活性層12から酸化インジウムを自己組織化して形成すれば、酸化インジウムが活性層12の表層に点在するか、厚みが極めて薄い酸化インジウムの層が形成され、キャリア移動度を有意に向上させることができる。
なお、In2−XGaZnO(0.6<X<0.8)からなる活性層12の表層に酸化インジウムを析出させる場合、活性層の組成や熱処理条件によっては酸化インジウムのほかに、例えばInGaZnが析出する場合がある。InGaZnは、InGaZnOよりも電子の伝導パスを担っていると考えられるInの比率が少ないため、Inだけが析出する場合に比べ、TFT特性(移動度)が低下するおそれがある。そのため、Inだけが析出し、InGaZnは析出しないように活性層の組成や熱処理条件を選択することが好ましい。
熱処理の温度及び時間は、基板の耐熱性などにもよるが、活性層12の表層に酸化インジウムを析出させる観点から、好ましくは600〜1400℃、より好ましくは600〜1000℃で0.5〜3時間熱処理することが好ましい。
また、酸化インジウムは導電性を有しやすいため、酸化インジウムを含む層が厚過ぎるとソース・ドレイン電極間の半導体チャネル層としての機能に悪影響を及ぼすおそれがある。このような観点から、酸化インジウムを含む層の厚みは、活性層の厚みに対して1/50以下であることが好ましく、1/100以下がより好ましい。
なお、本発明者らの研究によれば、同様の条件下で熱処理(大気雰囲気下、1350℃で2時間)を行った場合、In2−XGaZnO(X≧0.8)膜ではInが析出せず、移動度の向上が得られず、一方、In2−XGaZnO(X≦0.6)膜ではInの析出が多過ぎて体積抵抗率が顕著に低下して半導体チャネル層としての機能を果たないことがわかった。
−ソース電極・ドレイン電極−
活性層12の表面に酸化インジウムを含む層14を形成した後、ソース電極16Aとドレイン電極16Bを形成する(図2(C))。
まず、活性層12を形成した面にソース・ドレイン電極16A,16Bを形成するための導電膜を形成する。導電膜は、電極及び配線としての導電性を有し、エッチングによってパターン加工することができる金属により活性層12を覆うように形成する。具体的には、Al、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロールなどの有機導電性化合物、またはこれらの混合物が挙げられる。
成膜法は特に限定されず、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式などの中から材料との適性を考慮して選択した方法に従って成膜すればよい。例えば、ITOを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレーティング法等に従って成膜することができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式成膜法に従って行うことができる。
導電膜(ソース電極16A及びドレイン電極16B)の厚みは、その材料、最終製品などによって異なるが、成膜性、エッチングによるパターン加工性、導電性(低抵抗化)などを考慮すると、ソース・ドレイン電極16A,16B及びそれに接続する配線となる導電膜の総厚は、10nm以上1000nm以下とすることが好ましい。なお、本実施形態では、活性層12を形成した後にソース・ドレイン電極16A,16Bを形成するため、ソース・ドレイン電極16A,16Bの後で活性層12を形成する場合に比べ、ソース・ドレイン電極16A,16Bをより厚く形成して低抵抗化を図ることもできる。
導電膜をエッチングしてパターン加工することにより、間に隙間を有し、活性層12を介して導通可能となるようにソース電極16A及びドレイン電極16Bを形成する。パターン加工は、導電膜を残留させる部分にフォトリソグラフィ法によってレジストマスクを形成し、例えば、燐酸及び硝酸に酢酸又は硫酸を加えた酸溶液を用いてエッチングを行い、ソース電極16A及びドレイン電極16Bを形成する。これにより、活性層12とソース・ドレイン電極16A,16Bが接触し、オーミック接触を形成することができる。
なお、工程の簡略化などの観点から、ソース・ドレイン電極16A,16B及びこれらの電極に接続する配線(データ配線など)を同時にパターン加工することが好ましい。
−ゲート絶縁膜−
基板10上に、活性層12、ソース電極16A、及びドレイン電極16Bを覆うように絶縁層(ゲート絶縁膜)18を形成する(図2(D))。
ゲート絶縁膜18としては、SiO、SiN、SiON、Al、Y、Ta、HfO等の絶縁体、又はそれらの化合物を2種以上含む絶縁膜としてもよい。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
なお、ゲート絶縁膜18は、リーク電流の抑制及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁膜18の厚みが大き過ぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜18の材質にもよるが、ゲート絶縁膜18の膜厚は無機絶縁体であれば50nm〜1000nmが好ましく、高分子絶縁体であれば0.5μm〜5μmが好ましい。
ゲート絶縁膜18は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従って基板10上に成膜し、必要に応じてフォトリソグラフィ法によって所定の形状にパターニングを行う。
−ゲート電極−
次いで、ゲート絶縁膜18を介して活性層12に対向配置されるようにゲート絶縁膜18上にゲート電極20を形成する(図2(E))。
ゲート電極20としては、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。ゲート電極20の厚みは、10nm以上1000nm以下とすることが好ましい。
成膜後、フォトリソグラフィ法によって所定の形状にパターニングを行う。このとき、ゲート電極20及びゲート配線(不図示)を同時にパターニングすることが好ましい。
以上のような工程を経て、本実施形態に係る電界効果型トランジスタ22を製造することができる。
なお、電界効果型トランジスタを製造した後は、ゲート電極20及びゲート絶縁膜18上に層間絶縁膜を形成し、最終製品(表示装置、撮像装置など)に応じてさらに画素電極等を形成すればよい。例えば、有機ELディスプレイを製造する場合は、画素電極上に、例えば、有機エレクトロルミネッセンス層及びAl等により上部電極(共通電極)を順次形成した後、ガラス等で封止する。
本発明に係る電界効果型トランジスタは、他の方法によっても製造することができる。例えば、図6(A)〜(C)は、本発明に係る電界効果型トランジスタの他の例を概略的に示している。
図6(A)に示される電界効果型トランジスタ22Aの製造では、基板10上に成膜したIn2−XGaZnO(0.6<X<0.8)膜を熱処理して表層に酸化インジウムを析出させた後、活性層12Aにパターン加工する。他の工程については第1の実施形態と同様である。
本実施形態に係る電界効果型トランジスタ22Aもソース・ドレイン電極16A,16B間の活性層12Aと絶縁膜18との間に酸化インジウムを含む層14Aが介在しており、酸化インジウムを含む層14Aが存在しない場合に比べて移動度の向上を図ることができる。
図6(B)に示される電界効果型トランジスタ22Bの製造では、基板10上にIn2−XGaZnO(0.6<X<0.8)の活性層12Bとソース・ドレイン電極16A,16Bを順次形成した後、熱処理を行う。これにより、活性層12Bのソース・ドレイン電極16A,16Bから露出している部分に酸化インジウムを析出させる。他の工程については第1の実施形態と同様である。
本実施形態に係る電界効果型トランジスタ22Bもソース・ドレイン電極16A,16B間の活性層12Bと絶縁膜18との間に酸化インジウムを含む層14Bが介在しており、酸化インジウムを含む層14Bが存在しない場合比べて移動度の向上を図ることができる。
図6(C)に示される電界効果型トランジスタ22Cの製造では、基板10上にソース・ドレイン電極16A,16Bを形成した後、ソース・ドレイン電極16A,16Bの各一部とその間にIn2−XGaZnO(0.6<X<0.8)の活性層12Cを形成し、その後に、熱処理を行うことで活性層12Cの表層に酸化インジウムを析出させる。他の工程については第1の実施形態と同様である。
本実施形態に係る電界効果型トランジスタ22Cもソース・ドレイン電極16A,16B間の活性層12Cと絶縁膜18との間に酸化インジウムを含む層14Cが介在しており、酸化インジウムを含む層14Cが存在しない場合比べて移動度の向上を図ることができる。
また、上記各実施形態では、いずれも活性層を熱処理することによって活性層の表層に酸化インジウムを析出(自己組織化)させるが、このような方法に限定されない。例えば、In2−XGaZnO(0.6<X<0.8)の活性層を形成した後、スパッタリング法、パルスレーザー蒸着法(PLD法)などによって活性層の表面に酸化インジウムを堆積させてもよい。ただし、酸化インジウムは導電性を有するため、酸化インジウム層が厚過ぎると、活性層と酸化インジウム層との平均体積抵抗率の低下を招き、半導体チャネル層としての機能を十分果せなくおそれがある。
一方、In2−XGaZnO(0.6<X<0.8)の活性層から熱処理等によって酸化インジウムを自己組織的に形成せれば、活性層上に酸化インジウムの層を堆積させる場合に比べて、In2−XGaZnOと酸化インジウムの界面の良好な酸化インジウムを含む層を容易に形成することができ、体積抵抗率の低下を抑制するとともに、移動度の向上を図ることができる。
以下、実施例を説明するが、本発明はこれらに限定されるものではない。
<実施例>
石英基板上にIn2−XGaZnOのXが0.7となる膜をスパッタリング法により厚さ100nmで成膜した。成膜後、所定の温度でアニールを行った。
アニール後、XRF測定を行い、さらにX線回折を行った。続いて、XPS(X線光電子分光)にて深さ方向のIn濃度分布を測定した。
その後、ソース・ドレイン電極としてTi電極(厚み:100nm)、ゲート絶縁膜としてSiO層(厚み:200nm)、ゲート電極としてMo電極(厚み:50nm)を順次形成してトップゲート型薄膜トランジスタを作製した。
<比較例>
石英基板上にIn2−XGaZnOのXが0.6又は0.8となるようにそれぞれ組成を変化させた以外は、実施例と同様に、成膜、アニール、測定、及びトップゲート型薄膜トランジスタの作製を行った。
上記のようにして作製したトップゲート型薄膜トランジスタについて特性(移動度)の評価を行った。移動度は、Agilent社製の半導体パラメーターアナライザー(Agilent4155)を用いて、プローバにより測定した。測定結果を表1に示す。
Figure 0005328414
表1に示されるように、実施例1〜8では、活性層の表面に酸化インジウム(In)の析出が認められ、移動度は8.9〜15.6cm/V.Sの高い値を示した。
一方、比較例1〜4、7及び8では、活性層の表面に酸化インジウムの析出が認められず、移動度は5.2cm/V.S以下で各実施例よりも小さかった。また、比較例5、6ではInGaZnとともにInの析出も認められたが、In濃度は表面と界面で同程度であり、移動度は4.3cm/V.S以下で各実施例よりも小さかった。
以上、本発明について説明したが、本発明は上記実施形態及び比較例に限定されるものではない。
例えば、本発明に係る電界効果型トランジスタは、有機ELディスプレイ、液晶ディスプレイなどの表示装置のほか、X線イメージャなどの撮像装置にも適用することができる。
本発明に係る電界効果型トランジスタの一例を示す概略構成図である。 本発明に係る電界効果型トランジスタの製造方法の一例を示す工程図である。 In2−XGaZnO(X=0.7)の膜を熱処理した後のX線回折による分析結果を示す図である。 In2−XGaZnO(X=0.7)の膜を熱処理した後、研磨した後、及び再熱処理した後のそれぞれのX線回折による分析結果を示す図である。 In2−XGaZnO(X=1.0)の膜を熱処理した後のX線回折による分析結果を示す図である。 本発明に係る電界効果型トランジスタの他の例を示す概略構成図である。(A)熱処理後、活性層にパターン加工した場合 (B)活性層及びソース・ドレイン電極を形成した後、熱処理した場合 (C)ソース・ドレイン電極を形成した後、活性層の形成及び熱処理を行った場合
10 基板
12 活性層
14 酸化インジウムを含む層
16A ソース電極
16B ドレイン電極
18 ゲート絶縁膜(絶縁層)
20 ゲート電極
22 電界効果型トランジスタ

Claims (8)

  1. In2−XGaZnO(0.6<X<0.8)からなる活性層と、
    前記活性層を介して導通可能なソース電極及びドレイン電極と、
    前記活性層、前記ソース電極、及び前記ドレイン電極を覆う絶縁層と、
    前記絶縁層を介して前記活性層に対向配置されたゲート電極と、
    前記活性層と前記絶縁層との間に介在する酸化インジウムを含む層と、
    を有することを特徴とするトップゲート型の電界効果型トランジスタ。
  2. 前記酸化インジウムが、前記活性層から析出されたものであることを特徴とする請求項1に記載のトップゲート型の電界効果型トランジスタ。
  3. 前記酸化インジウムを含む層の厚みが、前記活性層の厚みに対して1/50以下であることを特徴とする請求項1又は請求項2に記載のトップゲート型の電界効果型トランジスタ。
  4. 前記酸化インジウムを含む層が、前記ソース電極及び前記ドレイン電極と接触し、かつ、オーミック接触を形成していることを特徴とする請求項1〜請求項3のいずれか一項に記載のトップゲート型の電界効果型トランジスタ。
  5. 請求項1〜請求項4のいずれか一項に記載の電界効果型トランジスタを備えていることを特徴とする表示装置。
  6. 基板上にIn2−XGaZnO(0.6<X<0.8)からなる活性層を形成する工程と、
    前記活性層を介して導通可能なソース電極及びドレイン電極を形成する工程と、
    前記活性層の表面に酸化インジウムを含む層を形成する工程と、
    前記活性層、前記ソース電極、及び前記ドレイン電極を覆う絶縁層を形成する工程と、
    前記絶縁層を介して前記活性層と対向するようにゲート電極を形成する工程と、
    を含むことを特徴とするトップゲート型の電界効果型トランジスタの製造方法。
  7. 前記活性層を熱処理することにより該活性層の表層に前記酸化インジウムを析出させることを特徴とする請求項6に記載のトップゲート型の電界効果型トランジスタの製造方法。
  8. 前記活性層を600〜1400℃で熱処理することを特徴とする請求項7に記載のトップゲート型の電界効果型トランジスタの製造方法。
JP2009042712A 2009-02-25 2009-02-25 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置 Active JP5328414B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009042712A JP5328414B2 (ja) 2009-02-25 2009-02-25 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
KR1020090130859A KR101343677B1 (ko) 2009-02-25 2009-12-24 탑 게이트형의 전계 효과형 트랜지스터 및 그 제조 방법 그리고 그것을 구비한 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009042712A JP5328414B2 (ja) 2009-02-25 2009-02-25 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置

Publications (2)

Publication Number Publication Date
JP2010199307A JP2010199307A (ja) 2010-09-09
JP5328414B2 true JP5328414B2 (ja) 2013-10-30

Family

ID=42823733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009042712A Active JP5328414B2 (ja) 2009-02-25 2009-02-25 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置

Country Status (2)

Country Link
JP (1) JP5328414B2 (ja)
KR (1) KR101343677B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504008B2 (ja) * 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
KR101949670B1 (ko) 2009-10-09 2019-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8912537B2 (en) * 2010-04-23 2014-12-16 Hitachi, Ltd. Semiconductor device, RFID tag using the same and display device
WO2012002574A1 (ja) 2010-07-02 2012-01-05 合同会社先端配線材料研究所 薄膜トランジスタ
TWI621184B (zh) * 2010-08-16 2018-04-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5636304B2 (ja) 2011-02-08 2014-12-03 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
SG11201504734VA (en) 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置
JP6006572B2 (ja) 2011-08-18 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
JP6013676B2 (ja) * 2011-11-11 2016-10-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
WO2014002920A1 (en) 2012-06-29 2014-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6033045B2 (ja) * 2012-10-17 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
KR20140056565A (ko) 2012-10-29 2014-05-12 삼성디스플레이 주식회사 유기 발광 표시 장치, 박막 트랜지스터 표시판 및 그 제조 방법
KR101638501B1 (ko) * 2015-03-24 2016-07-11 한국과학기술연구원 수소이온농도 센서 및 그 제조방법
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
KR102640164B1 (ko) 2016-05-09 2024-02-23 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20230019215A (ko) * 2016-05-19 2023-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
JP6800092B2 (ja) * 2016-06-24 2020-12-16 株式会社半導体エネルギー研究所 トランジスタ及び表示装置
JP6268248B2 (ja) * 2016-09-22 2018-01-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
US20210280719A1 (en) * 2019-06-04 2021-09-09 Applied Materials, Inc. High mobility semiconductor channel based thin-film transistors and manufacturing methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
JP4904789B2 (ja) 2005-11-30 2012-03-28 凸版印刷株式会社 薄膜トランジスタ
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5339772B2 (ja) * 2007-06-11 2013-11-13 富士フイルム株式会社 電子ディスプレイ

Also Published As

Publication number Publication date
KR20100097002A (ko) 2010-09-02
KR101343677B1 (ko) 2013-12-20
JP2010199307A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
KR101803793B1 (ko) 비정질 산화물 반도체 재료, 전계 효과형 트랜지스터 및 표시장치
CN101309864B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
TWI453915B (zh) Thin film transistor
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
JP2013030682A (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP2009253204A (ja) 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2009260254A (ja) 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法
JP2009231664A (ja) 電界効果トランジスタ及びその製造方法
JP5552440B2 (ja) トランジスタの製造方法
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
TW201401516A (zh) 場效電晶體的製造方法
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
JP2012238763A (ja) 半導体装置及び半導体装置の製造方法
TWI485775B (zh) 非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法
TWI520224B (zh) 場效電晶體的製造方法、顯示裝置的製造方法、x射線攝影裝置的製造方法以及光感測器的製造方法
KR102376258B1 (ko) 산화물 반도체 박막
JP6613314B2 (ja) 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
WO2016035503A1 (ja) 薄膜トランジスタ
JP2012191132A (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
KR20100130019A (ko) 금속 산화물층의 제조 방법, 상기 방법을 이용하여 제조한 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110812

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130723

R150 Certificate of patent or registration of utility model

Ref document number: 5328414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250