TW201401516A - 場效電晶體的製造方法 - Google Patents

場效電晶體的製造方法 Download PDF

Info

Publication number
TW201401516A
TW201401516A TW102116623A TW102116623A TW201401516A TW 201401516 A TW201401516 A TW 201401516A TW 102116623 A TW102116623 A TW 102116623A TW 102116623 A TW102116623 A TW 102116623A TW 201401516 A TW201401516 A TW 201401516A
Authority
TW
Taiwan
Prior art keywords
region
film
film formation
effect transistor
field effect
Prior art date
Application number
TW102116623A
Other languages
English (en)
Other versions
TWI580048B (zh
Inventor
Fumihiko Mochizuki
Masahiro Takata
Masashi Ono
Atsushi Tanaka
Masayuki Suzuki
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201401516A publication Critical patent/TW201401516A/zh
Application granted granted Critical
Publication of TWI580048B publication Critical patent/TWI580048B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

作為形成閘極電極14、閘極絕緣膜16、氧化物半導體層18、源極電極20、與汲極電極22的底部閘極型場效電晶體10、30的製造方法的氧化物半導體層18的形成步驟，依序進行：第1成膜步驟，將包含選自於由銦、鎵、鋅、鎂、鋁、錫、銻、鎘及鍺所組成的群組中的至少一種的第1區域18A成膜；以及第2成膜步驟，將包含與上述相同的組成且導電率小於第1區域18A的第2區域18B，在第1區域18A的表面藉由濺鍍法成膜，且將第2區域18B的至少成膜開始時的成膜壓力調整為2.0 Pa以上、13.0 Pa以下。

Description

場效電晶體的製造方法
本發明是有關於一種場效電晶體的製造方法。
近年來，將In-Ga-Zn-O系(以下稱為IGZO)的氧化物半導體薄膜用於氧化物半導體層(通道層)的場效電晶體、特別是薄膜電晶體(Thin Film Transistor：TFT)的研究開發正積極地進行。氧化物半導體薄膜由於可實現低溫成膜、且表現出比非晶矽高遷移率、而且對可見光為透明，因此可在塑膠板或膜等基板上形成可撓性TFT(例如C.S.莊等人，SID 08文摘，第13頁(C.S.Chuang et al.,SID 08 DIGEST,P-13))。
作為將此種IGZO用於氧化物半導體層的TFT的變形例，在日本專利特開2010-21555號公報中揭示有使用二層結構的氧化物半導體層的TFT，其在靠近閘極電極之側配置包含氧化銦鋅(indium zinc oxide，IZO)或氧化銦錫(Indium Tin Oxide，ITO)的第1區域、在遠離閘極電極之側配置包含IGZO的第2區域。
另外，在日本專利特開2010-73881號公報中揭示有底部閘極型TFT的製造方法：其中作為上述二層結構的氧化物半導體層的形成步驟，是在包含IGZO的第1區域的表面上，藉由濺鍍 法以成膜壓力為0.4 Pa，將包含組成比與該第1區域的IGZO不同的IGZO的第2區域成膜。
然而，包含TFT的有機電致發光(Electro Luminescence，EL)顯示裝置或液晶顯示裝置中所用的藍色發光層，表現出具有波長450 nm左右的峰值的寬的發光，但若考慮到有機EL元件的藍色光的發光光譜的下擺持續至波長420 nm為止，藍色彩色濾光器通過70%左右的波長400 nm的光，則要求：對於小於波長450 nm的波長區域的光照射的特性劣化低。在假定IGZO膜的光學帶隙(bandgap)相對窄、且該區域具有光學吸收時，會引起電晶體的臨限值位移。
此處，例如，若設置相對於420 nm的光照射的臨限值位移量的絕對值|△Vth |為2 V以下的基準，以此作為對於光照射的穩定性的指標，則難以實現如相對於420 nm的光照射而滿足|△Vth |≦2 V的TFT。
具體而言，在C.S.莊等人，SID 08文摘，第13頁(C.S.Chuang et al.,SID 08 DIGEST,P-13)中，對現有的將IGZO用於氧化物半導體層的TFT，而評價對於光照射的特性劣化，但其相對於波長420 nm的光照射的臨限值位移量的絕對值|△Vth |超過2 V。
另一方面，隨著顯示器的大型化、高精細化，而要求顯示器驅動用TFT的進一步的高遷移率化(例如超過20 cm2/Vs)，亦提出了在如C.S.莊等人，SID 08文摘，第13頁(C.S.Chuang et al.,SID 08 DIGEST,P-13)的TFT的現有TFT(遷移率為10 cm2/Vs左右)中無法達到的高功能顯示器。
在日本專利特開2010-21555號公報中，作為電流通道層(載子行進層)的第1區域包含IZO或ITO，而可實現高遷移率的TFT，但對於光照射特性並未提及。
另外，在日本專利特開2010-73881號公報中，雖然作為電流通道層的第1區域包含IGZO，但遷移率低於20 cm2/Vs，且對於光照射特性並未提及。
本發明鑒於上述情況而成，其目的是提供一種同時具有超過20 cm2/Vs的高遷移率、及相對於波長420 nm的光照射而臨限值位移量的絕對值|△Vth |為2 V以下的高光穩定性的場效電晶體的製造方法。
本發明的上述課題藉由下述方法而解決。
<1>一種場效電晶體的製造方法，其是包括形成閘極電極、閘極絕緣膜、氧化物半導體層、源極電極、與汲極電極的底部閘極型場效電晶體的製造方法，且作為上述氧化物半導體層的形成步驟，包括依序進行：第1成膜步驟，其將包含選自於由銦(indium,In)、鎵(gallium,Ga)、鋅(zinc,Zn)、鎂(magnesium,Mg)、鋁(aluminum,Al)、錫(tin,Sn)、銻(antimony,Sb)、鎘(cadmium,Cd)及鍺(germanium,Ge)所組成的群組中的至少一種的第1區域成膜；第2成膜步驟，其將包含選自於由銦、鎵、鋅、鎂、鋁、 錫、銻、鎘及鍺所組成的群組中的至少一種且導電率小於上述第1區域的第2區域，在上述第1區域的表面藉由濺鍍法而成膜，且將上述第2區域的至少成膜開始時的成膜壓力調整為2.0 Pa以上、13.0 Pa以下。
<2>如上述<1>所述的場效電晶體的製造方法，其中，在上述第2成膜步驟中，將上述成膜開始時的成膜壓力調整為5.0 Pa以上且未滿12.0 Pa。
<3>如上述<1>或<2>所述的場效電晶體的製造方法，其中，在上述第2成膜步驟中，將上述成膜開始時的成膜壓力調整為10.0 Pa以下。
<4>如上述<3>所述的場效電晶體的製造方法，其中，在上述第2成膜步驟中，將上述成膜開始時的成膜壓力調整為8.0 Pa以下。
<5>如上述<1>至<4>中任一項所述的場效電晶體的製造方法，其中，在上述第2成膜步驟中，在成膜中途將成膜壓力切換成低於上述成膜開始時的成膜壓力的壓力。
<6>如上述<5>所述的場效電晶體的製造方法，其中，藉由上述成膜開始時的成膜壓力將上述第2區域成膜至最初的5 nm的膜厚為止，並藉由未滿1.0 Pa的成膜壓力將上述第2區域的其餘部分成膜。
<7>如上述<1>至<6>中任一項所述的場效電晶體的製造方法，其中，將上述第1區域的膜厚設為10 nm以下，將上述 第2區域的膜厚設為上述第1區域的膜厚以上。
<8>如上述<1>至<7>中任一項所述的場效電晶體的製造方法，其中，在上述第1成膜步驟中，以上述第1區域中含有銦與鋅的方式成膜。
<9>如上述<1>至<8>中任一項所述的場效電晶體的製造方法，其中，在上述第1成膜步驟及上述第2成膜步驟中，以上述第1區域及上述第2區域分別含有銦的方式成膜，且使上述第1區域的銦原子組成比率高於上述第2區域的銦原子組成比率。
<10>如上述<1>至<9>中任一項所述的場效電晶體的製造方法，其中，在上述第1成膜步驟及上述第2成膜步驟中，以上述第1區域及上述第2區域分別含有鎵的方式成膜，且使上述第1區域的鎵原子組成比率低於上述第2區域的鎵原子組成比率。
<11>如上述<1>至<10>中任一項所述的場效電晶體的製造方法，其中，在上述第1成膜步驟及上述第2成膜步驟中，使用濺鍍法在成膜室內一邊流通包含氧氣的氣體，一邊將上述第1區域及上述第2區域成膜；且在上述第1成膜步驟中，與在上述第2成膜步驟時所流通的氧氣的流量相比，而流通更少的流量的氧氣。
<12>如上述<8>所述的場效電晶體的製造方法，其中，在上述氧化物半導體層的形成步驟中、或上述第2成膜步驟後，具有以300℃以上、600℃以下進行熱處理的熱處理步驟。
<13>如上述<1>至<11>中任一項所述的場效電晶體的製造方法，其中，在上述氧化物半導體層的形成步驟中、或上述第2成膜步驟後，具有以300℃以上且未滿450℃進行熱處理的熱處理步驟。
根據本發明，可提供一種同時具有超過20 cm2/Vs的高遷移率、及相對於波長420 nm的光照射而臨限值位移量的絕對值|△Vth |為2 V以下的高光穩定性的場效電晶體的製造方法。
10、10a、10b、30‧‧‧場效電晶體
12‧‧‧基板
14‧‧‧閘極電極
16‧‧‧閘極絕緣膜
18‧‧‧氧化物半導體層
18A、506‧‧‧第1區域
18B、508‧‧‧第2區域
20、510‧‧‧源極電極
22、512‧‧‧汲極電極
100‧‧‧液晶顯示裝置
102‧‧‧鈍化層
104‧‧‧畫素下部電極
106‧‧‧對向上部電極
108‧‧‧液晶層
110‧‧‧RGB彩色濾光器
112、220、320‧‧‧閘極配線
112a、112b‧‧‧偏光板
114、222、322‧‧‧資料配線
116‧‧‧接觸孔
118、226、310‧‧‧電容器
200‧‧‧有機EL顯示裝置
202‧‧‧基板絕緣層
204‧‧‧彩色濾光器層
206‧‧‧畫素電極(陽極)
208‧‧‧連接電極
210、316‧‧‧絕緣膜
212‧‧‧有機層
214‧‧‧陰極
224‧‧‧驅動配線
300‧‧‧X射線感測器
302‧‧‧電荷收集用電極
304‧‧‧X射線轉變層
306‧‧‧上部電極
308‧‧‧鈍化膜
312‧‧‧電容器用下部電極
314‧‧‧電容器用上部電極
500‧‧‧TFT
502‧‧‧p型Si基板
504‧‧‧熱氧化膜
圖1A是表示本發明的實施方式的TFT、且為底部閘極結構且頂部接觸型的TFT的一例的示意圖。
圖1B是表示本發明的實施方式的TFT、且為底部閘極結構且底部接觸型的TFT的一例的示意圖。
圖2是本發明的電光學裝置的一個實施方式的液晶顯示裝置的一部分的概略剖面圖。
圖3是圖2所示的液晶顯示裝置的電氣配線的概略構成圖。
圖4是本發明電光學裝置的一個實施方式的主動矩陣式有機EL顯示裝置的一部分的概略剖面圖。
圖5是圖4所示的電光學裝置的電氣配線的概略構成圖。
圖6是作為本發明的感測器的一個實施方式的X射線感測器的一部分的概略剖面圖。
圖7是圖6所示的感測器的電氣配線的概略構成圖。
圖8A是實施例及比較例的TFT的平面圖。
圖8B是圖8A所示的TFT的A-A線箭頭所視剖面圖。
圖9是表示比較例1的TFT的單色光照射時的Vg-Id特性的圖。
圖10是表示實施例3的TFT的單色光照射時的Vg-Id特性的圖。
圖11是表示代表性的比較例1的TFT與實施例3的TFT中光照射波長與△Vth的關係的圖表。
圖12是根據表1繪製成膜壓力與臨限值位移量△Vth(波長為420 nm時)的關係的圖表。
以下，一邊參照隨附的圖式，一邊對本發明的實施方式的場效電晶體的製造方法進行具體地說明。另外，圖中，對具有相同或對應的功能的構件(構成要素)給予相同的符號並適當省略說明。另外，在以下說明中，關於位置關係中所用的「上」及「下」的用語，是為了方便而使用，其方向不應受到限制。
1. 場效電晶體的構成
首先，在說明本發明的實施方式的場效電晶體的製造方法之前，對藉由該製造方法而製作的場效電晶體的構成進行概略說明。另外，作為本發明的實施方式的場效電晶體，可列舉TFT作為一例。
本發明的實施方式的TFT是具有閘極電極、閘極絕緣膜、氧化物半導體層(活性層)、源極電極及汲極電極，對閘極電極施加電壓，而控制在氧化物半導體層中流通的電流，並具有將源極電極與汲極電極間的電流進行開關的功能的主動元件。並且，本發明的實施方式的TFT中，氧化物半導體層進一步具備：在膜厚方向的第1區域、以及較該第1區域而配置於遠離閘極電極之側的第2區域。另外，本實施方式的TFT中，在第1區域與第2區域間不可插入電極層等氧化物半導體層以外的層。
作為TFT的元件結構，根據閘極電極的位置，而有所謂的逆交錯(inverted-staggered)結構(亦稱為底部閘極型)及交錯結構(亦稱為頂部閘極型)的形態，但本實施方式中，使用底部閘極型TFT。
但是，在底部閘極型TFT中，根據氧化物半導體層與源極電極及汲極電極(適當稱為「源極-汲極電極」)的接觸部分，亦有所謂的頂部接觸型、底部接觸型這2種形態，但也可為任一種形態。
另外，所謂頂部閘極結構，是在閘極絕緣膜的上側配置有閘極電極、在閘極絕緣膜的下側形成有氧化物半導體層的形態，所謂底部閘極結構，是在閘極絕緣膜的下側配置有閘極電極、在閘極絕緣膜的上側形成有氧化物半導體層的形態。另外，所謂底部接觸型，是源極-汲極電極較氧化物半導體層先形成、而氧化物半導體層的下表面與源極-汲極電極接觸的形態；所謂頂部接觸型， 是氧化物半導體層較源極-汲極電極先形成、而氧化物半導體層的上表面與源極-汲極電極接觸的形態。
圖1A是本發明的實施方式的TFT、且為底部閘極型且頂部接觸型的TFT的一例的示意圖。圖1A所示的TFT 10中，在基板12的厚度方向的一面依序積層：閘極電極14、閘極絕緣膜16、氧化物半導體層18的第1區域18A、與氧化物半導體層18的第2區域18B。並且，在該第2區域18B上(的表面)，源極電極20及汲極電極22彼此隔開而設置。
圖1B是本發明的實施方式的TFT、且為底部閘極型且底部接觸型的TFT的一例的示意圖。圖1B所示的TFT 30中，在基板12的厚度方向的一面依序積層：閘極電極14、與閘極絕緣膜16。並且，在該閘極絕緣膜16的表面，使源極電極20及汲極電極22彼此隔開而設置，而且在這些源極電極20及汲極電極22之上(表面)，依序積層：氧化物半導體層18的第1區域18A、與氧化物半導體層18的第2區域18B。
另外，本實施方式的TFT除了上述以外，亦可為各種構成，可適當為在氧化物半導體層上具備保護層、或在基板上具備絕緣層等的構成。
另外，關於第1區域18A與第2區域18B的區別，可根據藉由氧化物半導體層18的剖面穿透型電子顯微鏡(Transmission Electron Microscope，TEM)分析所得的對比度的差異進行區別，或者根據藉由感應耦合電漿(Inductively Coupled Plasma，ICP) 發光分析裝置或螢光X射線分析裝置所得的組成或組成比的差異進行區別。
2. 場效電晶體的製造方法
以上所說明的底部閘極型場效電晶體(TFT 10或TFT 30)的製造方法，是依序進行如下步驟：作為氧化物半導體層18的形成步驟的製造方法的第1成膜步驟，其將包含選自於由In、Ga、Zn、Mg、Al、Sn、Sb、Cd、及Ge所組成的群組中的至少一種的第1區域18A成膜；以及第2成膜步驟，其將包含選自於由In、Ga、Zn、Mg、Al、Sn、Sb、Cd、及Ge所組成的群組中的至少一種且導電率小於第1區域18A的第2區域18B，在第1區域18A的表面藉由濺鍍法而成膜，且將第2區域18B的至少成膜開始時的成膜壓力調整為2.0 Pa以上、13.0 Pa以下。
根據此種製造方法，藉由使用第1區域18A、與導電率小於該第1區域的第2區域18B的積層結構，而第1區域18A成為所謂的「載子行進層」，第2區域18B成為所謂的「電阻層」。
並且認為，成為「載子行進層」的第1區域18A與成為「電阻層」的第2區域18B相比，因成膜時所受的損傷(例如電漿損傷)而產生的缺陷，對TFT特性、特別是光照射特性所造成的影響更大。
本實施方式中，在第2成膜步驟的至少成膜開始時，在藉由第1成膜步驟而成膜的第1區域18A的表面，藉由調整為2.0 Pa以上、13.0 Pa以下的成膜壓力而將第2區域18B成膜，因此可降 低對第1區域18A的表面造成該成膜損傷(例如電漿損傷)。其結果，可同時具有：超過20 cm2/Vs的高遷移率、及相對於波長420 nm的光照射而臨限值位移量的絕對值|△Vth |為2 V以下的高光穩定性。
具有高遷移率及高光穩定性是指，本實施方式的TFT 10或TFT 30可較佳地用於大面積、高精細的透明顯示器的驅動用TFT。另外，在有機EL或液晶顯示器(Liquid-Crystal Display，LCD)驅動用TFT中，無須設置遮斷光的層，而可大幅降低製造成本。
另外，所謂「導電率」，是表示物質的導電的容易性的物性值，在將物質的載子濃度設為n、將基本電荷(elementary charge)設為e、將載子遷移率設為μ，並假定德魯德模型(Drude model)時，物質的導電率σ由以下式表示。
σ=neμ
在第1區域18A、或第2區域18B為n型半導體時，載子為電子，所謂載子濃度表示電子載子濃度，所謂載子遷移率表示電子遷移率。同樣，在第1區域18A、或第2區域18B為p型半導體時，載子為電洞，所謂載子濃度表示電洞載子濃度，所謂載子遷移率表示電洞遷移率。另外，物質的載子濃度與載子遷移率可藉由電洞測定而求出。
關於導電率的求法，可藉由測定厚度已知的膜的薄片電阻(sheet resistance)，而求出膜的導電率。半導體的導電率因溫度而變化，但本文記載的導電率表示室溫(20℃)下的導電率。
另外，所謂「成膜壓力」，是指濺鍍裝置成膜室的成膜時壓力。
另外，所謂「電漿損傷」，是因成膜時所導入的氬氣及氧氣藉由施加電場而離子化、而生成的氬離子及氧離子所造成的物理性損傷，由於氬離子的質量比氧離子更大，因此影響更大。
關於如以上的場效電晶體的製造方法，對作為代表例的圖1A所示的底部閘極型且頂部接觸型的TFT 10的製造方法進行具體地說明，但在底部閘極型且底部接觸型的TFT 30的製造方法中，亦可應用同樣的方法。
-閘極電極14的形成步驟-
首先，進行閘極電極14的形成步驟，如圖1A所示般，準備用以形成TFT 10的基板12後，在基板12的厚度方向的一個主面上，形成閘極電極14。
關於所準備的基板12的形狀、結構、大小等，並無特別限制，可根據目的進行適當選擇。基板12的結構可為單層結構，亦可為積層結構。作為基板12，例如可使用包含：玻璃或釔穩定化氧化鋯(Yttria Stabilized Zirconia，YSZ)、矽(Si)等無機材料，聚對苯二甲酸乙二酯(polyethylene terephthalate)或聚萘二甲酸乙二酯(polyethylene naphthalate)、聚醯亞胺(polyimide)等樹脂，或與黏土礦物或具有雲母派生結晶結構的粒子的複合塑膠材料等 樹脂複合材料等的基板。其中，就輕量的方面、具有可撓性的方面而言，較佳為包含樹脂或樹脂複合材料的基板。另外，樹脂基板可具備：用以防止水分或氧氣透過的氣體阻隔層、或用以提高樹脂基板的平坦性或與下部電極的密接性的底塗層(undercoat)等。
並且，在閘極電極14的形成中，首先考慮與所使用的材料的適性，而自例如印刷方式、塗佈方式等的濕式方式，真空蒸鍍法、濺鍍法、離子電鍍法等的物理方式，化學氣相沈積(Chemical vapor deposition，CVD)、電漿CVD法等的化學方式等中適當選擇的方法，來將導電膜成膜。成膜後，藉由光刻法(photolithography)及蝕刻法(etching method)或剝離法(lift-off method)等，將導電膜圖案化為特定的形狀，藉此由導電膜形成閘極電極14。此時，較佳為將閘極電極14及閘極配線同時圖案化。
作為構成閘極電極14的導電膜，較佳為使用具有高導電性者，例如可將鋁(aluminum,Al)、鉬(molybdenum,Mo)、鉻(chromium,Cr)、鉭(tantalum,Ta)、鈦(titanium,Ti)、金(gold,Au)、金(gold,Au)等金屬，鋁-釹(aluminum-neodymium Al-Nd)、銀(silver,Ag)合金，氧化錫(tin oxide)、氧化鋅(zinc oxide)、氧化銦(indium oxide)、氧化銦錫(indium tin oxide,ITO)、氧化銦鋅(indium zinc oxide,IZO)等金屬氧化物導電膜等，製成單層或2層以上的積層結構而使用。
-閘極絕緣膜16的形成步驟-
在形成閘極電極14後，進行閘極絕緣膜16的形成步驟，即：在該閘極電極14上及基板12的露出面上，形成閘極絕緣膜16。
在閘極絕緣膜16的形成中，可使用與閘極電極14的形成方法相同的形成方法。
構成閘極絕緣膜16的絕緣膜較佳為具有高絕緣性者，例如可製成二氧化矽(SiO2)、氮化矽(SiNx)、氮氧化矽(SiON)、氧化鋁(Al2O3)、氧化釔(Y2O3)、氧化鉭(Ta2O5)、氧化鉿(HfO2)等的絕緣膜、或者至少包含二種以上這些化合物的絕緣膜。
-氧化物半導體層18的形成步驟-
在形成閘極絕緣膜16後，進行氧化物半導體層18的形成步驟，即：在該閘極絕緣膜16的表面，形成氧化物半導體層18。
在該形成步驟中，氧化物半導體層18可形成為非晶質膜或晶質膜的任一種。但是，為非晶質膜時，為了可在低溫下成膜，較佳為形成於具有可撓性的基板12上。另外，為非晶質膜時，不存在結晶晶界，而可獲得均勻性高的膜。另外，氧化物半導體層18是否為非晶質膜，可藉由X射線繞射測定進行確認。即，藉由X射線繞射測定，在未檢測到表示結晶結構的明確的波峰(peak)時，可判斷該氧化物半導體層18為非晶質膜。
氧化物半導體層18中的包含第1區域18A與第2區域18B的膜厚(總膜厚)，並無特別限定，就實現膜的均勻性、及容易調整氧化物半導體層18中的總載子濃度的觀點而言，較佳為設為10 nm以上、200 nm以下。
在該氧化物半導體層18的形成步驟中，依序進行第1成膜步驟與第2成膜步驟。另外，在第1成膜步驟與第2成膜步驟之間，可進行圖案化處理或熱處理等的中間處理步驟。
-第1成膜步驟-
在第1成膜步驟中，將包含選自於由In、Ga、Zn、Mg、Al、Sn、Sb、Cd、及Ge所組成的群組中的至少一種(例如In-Ga-Zn-O、In-Zn-O、In-Ga-O、In-Sn-O、In-Sn-Zn-O、In-Ga-Sn-O或In-O等)的第1區域18A進行成膜。
作為第1區域18A的成膜方法，例如可列舉：印刷方式或塗佈方式等的濕式方式，真空蒸鍍法或濺鍍法、離子電鍍法等的物理方式，CVD或電漿CVD法等的化學方式。在這些之中，就容易控制膜厚的觀點而言，較佳為使用真空蒸鍍法、濺鍍法、離子電鍍法、CVD或電漿CVD法等的氣相成膜法。在氣相成膜法中，更佳為濺鍍法、脈衝雷射蒸鍍法(Pulsed Laser Deposition，PLD法)。而且，就量產性的觀點而言，尤佳為濺鍍法。
為濺鍍法時，特別是，作為投入電力，直流電/射頻(Direct Current/Radio Frequency，DC/RF)並無特別限定。另外，在濺鍍法中亦可藉由調整了組成的單靶(single target)進行成膜、或藉由使用了多個靶的共濺鍍進行成膜，但較佳為單靶。為共濺鍍時，使用DC/RF兩者。例如為IGZO系時，In2O3與ZnO進行DC濺鍍，Ga2O3進行RF濺鍍。另外，為了控制所得的膜的導電率，而任意控制成膜時的成膜室內的氧氣分壓。作為控制成膜室內的氧氣分 壓的方法，可為改變導入至成膜室內的O2氣量的方法，亦可為改變氧自由基或臭氧氣體的導入量的方法。即便在停止氧氣導入的情況下，在電阻高時，亦可導入H2或N2等還原性氣體。在使用氧自由基時，若考慮到成膜壓力與平均自由行程的關係，直接噴射於成膜基板的效果大。
另外，在該第1成膜步驟中，較佳為以包含In、Ga、Sn、Zn、及Cd中至少一種的方式進行成膜，較佳為以包含In、Sn、Zn及Ga中至少一種的方式進行成膜，較佳為以包含In、Ga及Zn中至少1種的方式進行成膜(例如In-O系)。而且，較佳為以至少包含In的方式進行成膜。
特別是，在第1成膜步驟及後述的第2成膜步驟中，較佳為以第1區域18A及第2區域18B分別含有In的方式進行成膜，且使第1區域18A的In原子組成比率高於第2區域18B的In原子組成比率。原因是，藉由提高第1區域18A的In組成比率，而可獲得電子親和力相對增大的傾向，並且傳導載子容易集中在第1區域18A中。另外的原因是，使In含有率增大，會容易使傳導載子濃度增大，因此容易獲得高載子遷移率。
就與上述相同的觀點而言，在第1成膜步驟及後述的第2成膜步驟中，較佳為以第1區域18A及第2區域18B分別含有Ga的方式進行成膜，且使第1區域18A的Ga原子組成比率低於第2區域18B的Ga原子組成比率。
就與上述相同的觀點而言，在第1成膜步驟及後述的第2成 膜步驟中，較佳為使用濺鍍法在成膜室內，一邊流通包含氧氣的氣體，一邊將第1區域18A及第2區域18B成膜；且在第1成膜步驟中，與在第2成膜步驟時所流通的氧氣的流量相比，流通更少的流量的氧氣。
另外，關於上述組成或組成比、膜厚，可藉由螢光X射線分析裝置進行確認。
另外，在第1成膜步驟中，較佳為以第1區域18A包含選自於由In、Ga、Zn、Mg、Al、Sn、Sb、Cd、及Ge所組成的群組中的至少二種的方式進行成膜(例如In-Zn-O系、In-Ga-O系、Ga-Zn-O系)，特別是，就相對於波長420 nm的光照射而可顯著地抑制臨限值位移量的觀點而言，較佳為以第1區域18A含有In與Zn的方式進行成膜。
而且，在第1成膜步驟中，較佳為以第1區域18A含有In、Ga(或Sn)及Zn的全部的方式進行成膜。即較佳為，在第1區域18A的組成中含有In(a)Ga(b)Zn(c)O(d)(a,b,c,d>0)。
特別是，較佳為第1區域18A將In、Ga(或Sn)、Zn以及O作為主要的構成元素。另外，所謂「主要的構成元素」，是指相對於第1區域18A的全部構成元素，In、Ga(或Sn)、Zn以及O的組成比例為全體的98%以上。因此，在第1區域18A中亦可包含如後述的Mg等其他元素。
另外，在第1成膜步驟中，較佳為以第1區域18A的膜厚為10 nm以下的方式進行成膜。第1區域18A中，較佳為如上 所述般，使用容易實現高遷移率化的IZO或極富In的IGZO膜，但此種高遷移率膜由於載子濃度高，因此有相對難夾止(pinch off)、閾值大且向負側位移的可能性。因此，藉由將第1區域18A的膜厚設為10 nm以下，而可避免：氧化物半導體層18中的總載子濃度成為過量的狀態而難以夾止。
第1區域18A的導電率較佳為設為10-6 Scm-1以上且未滿102 Scm-1。導電率更佳為設為10-4 Scm-1以上且未滿102 Scm-1，尤佳為設為10-1 Scm-1以上且未滿102 Scm-1。
-第2成膜步驟-
在第2成膜步驟中，將包含選自於由In、Ga、Zn、Mg、Al、Sn、Sb、Cd、及Ge所組成的群組中的至少一種且導電率小於第1區域18A的第2區域18B，在第1區域18A的表面藉由濺鍍法而成膜，且將第2區域18B的至少成膜開始時的成膜壓力調整為2.0 Pa以上、13.0 Pa以下。
第2成膜步驟中的第2區域18B的成膜方法與第1成膜步驟不同，以使用濺鍍法為前提。濺鍍法的較佳的條件等與第1成膜步驟中所詳細闡述的條件相同。就提高生產性或抑制雜質混入的觀點而言，較佳為藉由濺鍍法連續進行第1成膜步驟與第2成膜步驟的成膜。
第2成膜步驟中的成膜開始時的成膜壓力較佳為5.0 Pa以上且未滿12.0 Pa。原因是，相對於波長420 nm的光照射而臨限值位移量的絕對值|△Vth |為1 V以下。另外的原因是，若將成 膜開始時的成膜壓力調整為5.0 Pa以上，則可緩和相對於波長420 nm的光照射的臨限值位移量的成膜壓力依存性。即原因是，若成膜壓力為5.0 Pa以上，則即便成膜壓力暫時變動，亦可抑制臨限值位移量的變動。
另外，第2成膜步驟中的成膜開始時的成膜壓力較佳為調整為10.0 Pa以下。原因是，即便成膜壓力在成膜壓力為10.0 Pa以下的範圍內暫時變動，亦可抑制臨限值位移量的變動。
而且，較佳為將第2成膜步驟中的成膜開始時的成膜壓力調整為8.0 Pa以下。原因是，可抑制成膜速度極端下降。另外，關於成膜壓力與成膜速度的關係，存在：隨著成膜壓力大致自1 Pa以上起變高，而成膜速度下降的關係。
另外，在第2成膜步驟中，就縮短成膜時間的觀點而言，較佳為：在成膜中途，將成膜壓力切換成低於成膜開始時的成膜壓力的壓力。具體而言，藉由成膜開始時的成膜壓力將第2區域18B成膜至最初的5 nm為止，並藉由未滿1.0 Pa的成膜壓力將第2區域18B的其餘部分成膜。
藉此，在成膜開始時，一邊將成膜壓力調整為2.0 Pa以上、13.0 Pa以下而抑制對第1區域18A的電漿損傷，一邊緩慢地將第2區域18B成膜，自成膜中途起，由於在第1區域18A的表面已存在第2區域18B的一部分，因此難以對第1區域18A造成電漿損傷，因此將成膜壓力調整為未滿1.0 Pa，將其餘的第2區域18B快速地成膜，而可縮短成膜時間。
另外，第2區域18B的膜厚較佳為設為第1區域18A(例如設為10 nm以下)的膜厚以上。原因是，特別是，若膜厚超過10 nm，則可期待抑制開路電流(OFF current)的降低或S值的劣化。另外，第2區域18B的膜厚較佳為設為120 nm以下、特佳為設為未滿70 nm。原因是，源極電極20、汲極電極22與第1區域18A的電阻增大，結果可抑制導致遷移率的降低。
關於第2區域18B的組成的較佳的條件，與第1成膜步驟中所詳細闡述的條件相同。例如在第2成膜步驟中，較佳為以第2區域18B含有In、Ga(或Sn)及Zn的全部的方式進行成膜。
將第1區域18A及第2區域18B進行濺鍍成膜時的極限真空度(ultimate vacuum)，並無特別限定，較佳為2.0×10-5 Pa以下，更佳為1.0×10-6 Pa左右。由於與真空度相對應的H2O成分摻入薄膜內，並且載子密度依存於真空度而變化，因此為了進一步提高本實施方式的效果，較佳為上述真空度。
另外，就抑制磁力線橫切基板、樣品夾(sample folder)而電漿不穩定化(密度降低的因素)的觀點而言，使第1區域18A及第2區域18B進行濺鍍成膜時的基板12與靶的距離，較佳為50 mm以上。另外，就抑制成膜速率降低，而設為適合於製造的成膜速率的觀點而言，上述距離較佳為150 mm以下。
第2區域18B的導電率以低於第1區域18A為前提，可取與第1區域18A相同的範圍，但較佳為設為10-7 Scm-1以上且未滿101 Scm-1。更佳為設為10-7 Scm-1以上且未滿10-1 Scm-1。
另外，氧化物半導體層18的各區域的載子濃度(換言之為導電率)的控制，除了藉由組成調變而進行外，亦可藉由控制成膜時的氧氣分壓而進行。
氧濃度的控制具體而言，可藉由分別控制第1區域18A及第2區域18B中的成膜時的氧氣分壓而進行。若提高成膜時的氧氣分壓，則可降低載子濃度，隨之可期待開路電流的降低。另一方面，若降低成膜時的氧氣分壓，則可增大載子濃度，隨之可期待場效遷移率的增大。另外，例如藉由在第2區域18B的成膜後實施照射氧自由基或臭氧的處理，亦可促進膜的氧化，並且降低第2區域18B中的氧缺陷量。
另外，藉由在氧化物半導體層18所含的例如Zn的一部分中摻雜帶隙更寬的元素離子，而可賦予伴隨光學帶隙增大的光照射穩定性。具體而言，可藉由摻雜Mg而增大膜的帶隙。例如藉由在氧化物半導體層18的各區域中摻雜Mg，而與控制In、Ga、Zn等的組成比的體系相比，可在保持積層膜的帶分布(profile)的狀態下增大帶隙。
並且，有機EL所用的藍色發光層表現出在波長450 nm左右具有波峰的寬的發光，因此在假定氧化物半導體層18的光學帶隙相對窄、且在該區域具有光學吸收的情況下，會產生引起電晶體的臨限值位移的問題。因此，特別是作為有機EL驅動用途中所用的TFT，較佳為氧化物半導體層18所用的材料的帶隙更大。
另外，第1區域18A等的載子濃度亦可藉由摻雜陽離子而任 意地控制。在欲增加載子濃度時，只要摻雜容易成為價數相對大的陽離子的材料(例如Ti、Zr、Hf、Ta等)即可。但在摻雜價數大的陽離子時，由於氧化物半導體膜的構成元素數增加，因此在成膜製程的簡化、低成本化的方面不利，因此較佳為藉由氧濃度(氧缺陷量)控制載子濃度。
-圖案化步驟-
接著，進行將氧化物半導體層18圖案化的圖案化步驟。圖案化可藉由光刻法及蝕刻進行。具體而言，在殘存的部分藉由光刻法形成光阻圖案(resist pattern)，藉由鹽酸、硝酸、稀硫酸、或磷酸、硝酸及乙酸的混合液等的酸溶液，進行濕式蝕刻而形成圖案。另外，亦可使用乾式蝕刻進行圖案化，並無特別限定。另外，氧化物半導體層18的圖案化可在第1成膜步驟後對第1區域18A隨時進行，亦可在第2成膜步驟後對第2區域18B隨時進行，但就抑制對第1區域造成蝕刻損傷等的觀點而言，較佳為在第2成膜步驟後將第1區域18A及第2區域18B圖案化。
另外，亦可不使用光刻法及蝕刻的圖案化方法，而根據用途(解析度)，在上述第1成膜步驟及第2成膜步驟中使用：在濺鍍成膜的同時，使用可圖案化的金屬遮罩的圖案化方法。
-熱處理步驟-
在氧化物半導體層18的形成步驟中、或第2成膜步驟後，較佳為進行(將基板12)熱處理的熱處理步驟。另外，所謂「氧化物半導體層18的形成步驟中的熱處理」，是指成膜時的基板加熱。 另外，「第2成膜步驟後的熱處理」可在氧化物半導體層18剛成膜後進行，亦可在後述的源極電極20、汲極電極22的形成等全部完畢後進行。
為了抑制電氣特性的不均，熱處理溫度較佳為300℃以上、600℃以下。另外，後退火(post annealing)中的氣體環境可設為氧化性氣體環境或惰性氣體環境，較佳為設為含有氧氣的氣體環境。若在氧化性氣體環境中實施後退火，則氧化物半導體層中的氧難以逃逸而抑制產生多餘載子，並且難以引起電氣特性不均。熱處理可對基板逐個進行，亦可投入多個至潔淨烘箱等中而進行。另外，若熱處理溫度為600℃以下，則可抑制：在第1區域18A與第2區域18B之間引起陽離子的相互擴散而2個區域交合。
另外，第1區域18A與第2區域18B中是否引起陽離子的相互擴散，例如可藉由進行剖面TEM的分析而確認。另外，亦可省略熱處理步驟。
特佳為，將熱處理溫度設為300℃以上且未滿450℃。原因是，TFT不依存於第1區域的組成，而更可靠地運作。
另外，在熱處理氣體環境的濕度極高時，膜中容易摻入水分，而容易引起電氣特性的不均，因此較佳為在室溫下的相對濕度為50%以下的環境進行熱處理。而且，熱處理時間並無特別限定，但考慮到膜溫度達到均勻所需要的時間等，較佳為至少保持10分鐘以上。
-電極形成步驟-
在氧化物半導體層18的形成步驟後、或熱處理步驟後，進行在第2區域18B上形成源極電極20及汲極電極22的電極形成步驟。但是，就形成歐姆接觸(ohmic contact)的觀點而言，較佳為在電極形成步驟後進行熱處理步驟。在電極形成步驟中，可使用與上述閘極電極的形成方法相同的形成方法。
作為構成源極電極20、汲極電極22的導電膜，可使用具有高導電性者，例如使用Al、Mo、Cr、Ta、Ti、Au、Ag等金屬，Al-Nd、Ag合金，氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物的導電膜等而形成。作為源極電極20、汲極電極22，可將這些導電膜製成單層結構、或2層以上的積層結構而使用。
在電極形成步驟的蝕刻時，在氧化物半導體層18上可具有用以蝕刻保護的保護膜。保護膜的形成可與氧化物半導體層18的成膜連續進行，亦可在氧化物半導體層18的圖案化後進行。
另外，藉由使用本實施方式的TFT 10，而不在氧化物半導體層18上使用用以降低對於光照射的特性劣化的保護膜等，而可獲得高遷移率、與高光照射穩定性，當然亦可在氧化物半導體層18上設置如上所述的保護膜。例如藉由設置如將紫外區域(波長為400 nm以下)的光吸收、反射的保護膜，而亦可進一步提高對於光照射的穩定性。
根據以上順序，可製作如圖1A所示的底部閘極型且頂部接觸型的TFT 10。另外，根據本實施方式的TFT的製造方法， 第1區域18A或第2區域18B可根據其構成材料而在低溫(例如400℃以下)下成膜，因此，若基板12使用樹脂基板等，則整個TFT 10可在低溫下製作。
另外，對本發明的特定實施方式進行了詳細地說明，但本發明並不限定於這些實施方式，所屬技術領域具有通常知識者明白在本發明的範圍內可進行其他的各種實施方式，例如上述多個實施方式可適當組合而實施。
3. 應用
以上所說明的本實施方式中所製造的場效電晶體，其用途並無特別限定，例如可較佳地用於電光學裝置(例如液晶顯示裝置、有機EL(Electro Luminescence)顯示裝置、無機EL顯示裝置等顯示裝置等)中的驅動元件、特別是大面積裝置(device)中。
而且，本實施方式的場效電晶體特別適合於：使用樹脂基板的、可在低溫製程中製作的裝置(例如可撓性顯示器等)，並且可較佳地用作X射線感測器等各種感測器、微機電系統(Micro Electro Mechanical System，MEMS)等各種電子裝置中的驅動元件(驅動電路)。
4. 電光學裝置及感測器
本實施方式的電光學裝置或感測器具備：上述場效電晶體(TFT 10)而構成。
作為電光學裝置的例子，有顯示裝置(例如液晶顯示裝置、有機EL顯示裝置、無機EL顯示裝置等)。
作為感測器的例子，較佳為電荷耦合元件(Charge Coupled Device，CCD)或互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)等影像感測器、或X射線感測器等。
使用本實施方式的TFT的電光學裝置及感測器，任一者的特性的面內均勻性高。另外，此處所謂的「特性」，在為電光學裝置(顯示裝置)時是顯示特性，在為感測器時是靈敏度(sensitivity)特性。
以下，作為具備藉由本實施方式而製造的場效電晶體的電光學裝置或感測器的代表例，對液晶顯示裝置、有機EL顯示裝置、X射線感測器進行說明。
5. 液晶顯示裝置
圖2表示本發明的電光學裝置的一個實施方式的液晶顯示裝置的一部分的概略剖面圖，圖3表示該液晶顯示裝置的電氣配線的概略構成圖。
如圖2所示，本實施方式的液晶顯示裝置100具備以下構成：圖1A所示的底部閘極型且頂部接觸型的TFT 10；被畫素下部電極104及其對向上部電極106夾持的液晶層108，所述畫素下部電極104位在TFT 10的藉由鈍化層(passivation layer)102保護的氧化物半導體層18上；以及RGB彩色濾光器110，對應於各畫素且用以發出不同顏色的光，並且，在TFT 10的基板12側及RGB彩色濾光器110上分別具備偏光板112a、偏光板112b。
另外，如圖3所示般，本實施方式的液晶顯示裝置100 具備：彼此平行的多個閘極配線112；以及，與該閘極配線112交叉，而彼此平行的資料配線114。此處，閘極配線112與資料配線114為電性絕緣。在閘極配線112與資料配線114的交叉部附近具備TFT 10。
TFT 10的閘極電極14與閘極配線112連接，TFT 10的源極電極20與資料配線114連接。另外，TFT 10的汲極電極22經由設置於鈍化層102的接觸孔116(在接觸孔116中嵌入導電體)而與畫素下部電極104連接。該畫素下部電極104與接地的對向上部電極106一起構成電容器118。
本實施方式的TFT由於光照射時的穩定性非常高，因此液晶顯示裝置的可靠性增加。
6. 有機EL顯示裝置
圖4表示本發明的電光學裝置的一個實施方式的主動矩陣式有機EL顯示裝置的一部分的概略剖面圖，圖5表示電氣配線的概略構成圖。
有機EL顯示裝置的驅動方式具有：單純矩陣式與主動矩陣式這2種。單純矩陣式具有能以低成本製作的優點，但由於是一條一條選擇掃描線而使畫素發光，因此掃描線數與每條掃描線的發光時間成反比例。因此，難以實現高精細化、大畫面化。主動矩陣式由於在每個畫素中形成電晶體或電容器，因此製造成本變高，但不具有如單純矩陣式般不能增加掃描線數的問題，因此適合於高精細化、大畫面化。
本實施方式的主動矩陣式有機EL顯示裝置200中，圖1A所示的底部閘極型且頂部接觸型的TFT 10是設置於基板12上。該基板12例如為可撓性支撐體、且為聚萘二甲酸乙二酯(polyethylene naphthalate，PEN)等塑膠膜，為了具有絕緣性，而在表面具有基板絕緣層202。在基板絕緣層202上設置有經圖案化的彩色濾光器層204。在驅動TFT部具有閘極電極14，進而閘極絕緣膜16設置於閘極電極14上。為了電性連接，而在閘極絕緣膜16的一部分開有連接孔(connection hole)。在驅動TFT部設置有氧化物半導體層18，在氧化物半導體層18上設置有源極電極20及汲極電極22。汲極電極22與有機EL元件的畫素電極(陽極)206為連續的一體，且由相同材料、相同步驟形成。開關TFT的汲極電極22與驅動TFT是：藉由連接電極208而經由連接孔進行電性連接。而且，由絕緣膜210覆蓋除畫素電極部的形成了有機EL元件的部分以外的全體。在畫素電極部上，形成設置有包含發光層的有機層212及陰極214的有機EL元件部。
另外，如圖5所示般，本實施方式的有機EL顯示裝置200具備：彼此平行的多個閘極配線220；以及，與該閘極配線220交叉、且彼此平行的資料配線222及驅動配線224。此處，閘極配線220與資料配線222、驅動配線224為電性絕緣。開關用TFT 10b的閘極電極14與閘極配線220連接，開關用TFT 10b的源極電極20與資料配線222連接。另外，開關用TFT 10b的汲極電極22與驅動用TFT 10的閘極電極14連接，並且藉由使用電容器226 而將驅動用TFT 10a保持為接通狀態。驅動用TFT 10a的源極電極20與驅動配線224連接，汲極電極22與有機層212連接。
藉由本發明而製造的TFT由於光照射時的穩定性非常高，因此適於製造可靠性高的有機EL顯示裝置。
另外，在圖4所示的有機EL顯示裝置中，將有機層212的上部電極作為透明電極而製成頂部發光型，亦可藉由將有機層212的下部電極及TFT的各電極作為透明電極，而製成底部發光型。
7. X射線感測器
圖6表示作為本發明的感測器的一個實施方式的X射線感測器的一部分的概略剖面圖，圖7表示該X射線感測器的電氣配線的概略構成圖。
更具體而言，圖6是將X射線感測器陣列的一部分放大的概略剖面圖。本實施方式的X射線感測器300具備以下的構成：形成於基板12上的TFT 10及電容器310；形成於電容器310上的電荷收集用電極302；X射線轉變層304；以及上部電極306。在TFT 10上設置有鈍化膜308。
電容器310成為：由電容器用下部電極312與電容器用上部電極314夾持絕緣膜316的結構。電容器用上部電極314與TFT 10的源極電極20及汲極電極22的任一電極(圖6中為汲極電極22)連接。
電荷收集用電極302設置於電容器310中的電容器用上 部電極314上，並與電容器用上部電極314接觸。
X射線轉變層304為包含非晶硒的層，以覆蓋TFT 10及電容器310的方式設置。
上部電極306設置於X射線轉變層304上，並與X射線轉變層304接觸。
如圖7所示般，本實施方式的X射線感測器300具備：彼此平行的多個閘極配線320；以及，與閘極配線320交叉、且彼此平行的多個資料配線322。此處，閘極配線320與資料配線322為電性絕緣。在閘極配線320與資料配線322的交叉部附近具備TFT 10。
TFT 10的閘極電極14與閘極配線320連接，TFT 10的源極電極20與資料配線322連接。另外，TFT 10的汲極電極22與電荷收集用電極302連接，而且該電荷收集用電極302與電容器310連接。
在本實施方式的X射線感測器300中，X射線在圖6中自上部(上部電極306側)照射，在X射線轉變層304中生成電子-電洞對。預先藉由上部電極306對該X射線轉變層304施加高電場，藉此所生成的電荷被蓄積於電容器310中，並依序掃描TFT 10而被讀出。
本實施方式的X射線感測器300由於具備光照射時的穩定性高的TFT 10，因此可獲得均勻性優異的圖像。
[實施例]
以下對實施例進行說明，但本發明並不受這些實施例的任何限定。
<對於TFT特性的第2區域的成膜壓力依存性>
-實施例1~實施例10及比較例1~比較例3的TFT的製作-
首先，關於對於TFT特性的第2區域的成膜壓力依存性，藉由製作如以下的實施例1~實施例5及比較例1~比較例3的底部閘極型且頂部接觸型的TFT而進行驗證。
圖8A是實施例及比較例的TFT的平面圖，圖8B是圖8A所示的TFT的A-A線箭頭所視剖面圖。
首先，實施例1~實施例5及比較例1~比較例3中，如圖8A及圖8B所示般，藉由使用附有熱氧化膜504的p型Si基板502(1英吋見方、厚度：525 μm、熱氧化膜(SiO2)：100 nm)作為基板，而製作使用熱氧化膜504作為閘極絕緣膜，使用p型Si基板502作為閘極電極的簡易型TFT 500。
具體而言，在附有熱氧化膜504的p型Si基板502上，使用In2O3、Ga2O3、ZnO這3種靶，一邊藉由金屬遮罩覆蓋各區域的成膜部位以外的部位，一邊藉由共濺鍍，將氧化物半導體層的第1區域506與第2區域508成膜(第1成膜步驟及第2成膜步驟)。各區域的成膜條件如以下所述。
-第1成膜步驟(第1區域506)的成膜條件-
In：Ga：Zn組成比=1.0：1.0：1.0
膜厚：10 nm
平面尺寸：3 mm×4 mm
成膜壓力：0.4 Pa
到達真空度：8.0×10-6 Pa
成膜溫度：室溫(25℃)
Ar流量：5.07×10-2 Pa．m3/s
O2流量：3.38×10-4 Pa．m3/s
基板與靶的距離：120 mm
-第2成膜步驟(第2區域508)的成膜條件-
In：Ga：Zn組成比=0.5：1.5：1.0
膜厚：50 nm
平面尺寸：3 mm×4 mm
成膜壓力：可變
(可變為比較例1：0.4 Pa、比較例2：1.0 Pa、實施例1：2.0 Pa、實施例2：5.0 Pa、實施例3：10.0 Pa、實施例4：12.0 Pa、實施例5：13.0 Pa、比較例3：15.0 Pa這8個值)
到達真空度：8.0×10-6 Pa
成膜溫度：室溫(25℃)
Ar流量：5.07×10-2 Pa．m3/s
O2流量：3.38×10-4 Pa．m3/s
基板與靶的距離：120 mm
另外，為了獲得上述成膜壓力，而讀取成膜腔室(chamber)的真空度，藉由膜片閥(diaphragm valve)控制壓力。 該膜片閥藉由壓力控制器而以獲得設定壓力的方式進行控制，因此，作為真空度的精度，而要求成膜腔室的真空計的精度與膜片閥壓力控制器的精度這2者。
此處，作為真空計，是使用測定誤差為1%的佳能安內華(Canon-Anelva)公司製造的數位電容計M-340DG-QA/C70，並且作為膜片閥用壓力控制器，是使用測定誤差為0.028 Pa的VAT股份有限公司製造的閥控制器PM-5。
因此，若將目標成膜壓力設為x[Pa]，則成膜壓力的誤差為x×0.01+0.028[Pa]。
另外，關於組成比的調整，控制投入至各靶的電力而進行。另外，作為組成比的值，使用藉由螢光X射線分析裝置而求出者。
另外，關於在與實施例1~實施例5及比較例1~比較例3的第1區域506及第2區域508相同的條件下實施成膜並製作的成膜試樣，實施擴大電阻測定，在全部結果中，確認到第1區域506的電阻率低於第2區域508的電阻率。即確認到，第2區域508的導電率小於第1區域506的導電率。另外，藉由X射線繞射測定，而確認到全部的第1區域506及第2區域508為非晶質膜。
然後，在第2區域508的表面，藉由濺鍍將各尺寸：1 mm×1 mm、電極間距離：0.2 mm的源極電極510、汲極電極512成膜。源極電極510、汲極電極512的成膜藉由使用金屬遮罩的圖案成膜來進行，將Ti成膜10 nm後，將Au成膜50 nm。
在電極層形成後，藉由可控制氣體環境的電爐，以350℃保持1小時，在大氣壓(Ar：O2=4：1)氣體環境下進行熱處理步驟。
根據以上所述，獲得實施例1~實施例5及比較例1~比較例3的底部閘極型且頂部接觸型的TFT 500。
-評價-
對所製作的各TFT 500，使用半導體參數分析儀4156C(安捷倫科技(Agilent Technologies)公司製造)，進行電晶體特性(Vg-Id特性)及遷移率μ的測定。Vg-Id特性的測定是藉由以下方式進行：將汲極電壓(Vd)固定為10 V，在-30 V~+30 V的範圍內掃描閘極電壓(Vg)，並測定各閘極電壓(Vg)中的汲極電流(Id)。另外，遷移率是根據線形區域的Vg-Id特性算出線形遷移率而進行記錄，該線形區域的Vg-Id特性是在將汲極電壓(Vd)固定為1 V的狀態下，在-30 V~+30 V的範圍內掃描閘極電壓(Vg)而得。
另外，藉由對所製作的各TFT 500照射波長可變的單色(monochrome)光，而評價對於光照射的TFT特性的穩定性。
在該穩定性的評價中，在探針平台上放置各TFT 500，將乾燥大氣流通2小時以上後，在該乾燥大氣氣體環境下測定TFT特性。將單色光源的照射強度設為10 μW/cm2、將波長λ的範圍設為360 nm~700 nm，將單色光未照射時的Vg-Id特性、與單色光照射時的Vg-Id特性進行比較，藉此評價光照射穩定性(△Vth)。單色光照射下的TFT特性的測定是固定為Vd=10 V，在Vg=-15 V ~15 V的範圍內掃描閘極電壓而進行。另外，以下除了特別提及的情況外，全部的測定是在將單色光照射10分鐘後進行。將相對於420 nm的光照射的臨限值位移量△Vth作為TFT 500的光穩定性的指標。
將單色光照射時的Vg-Id特性的測定結果中代表性的Vg-Id特性，表示於圖9及圖10。圖9的Vg-Id特性是比較例1的TFT者，圖10的Vg-Id特性是實施例3的TFT者。另外，圖11是表示代表性的比較例1的TFT與實施例3的TFT中，光照射波長與△Vth的關係的圖表。
如圖9及圖10所示般可知，照射波長變得越短，則Vg-Id特性越向負側位移。並且，如圖11所示般可知，照射波長變得越短波，則臨限值位移越大。
另外，以下的表1中匯總了：調變第2成膜步驟時的成膜壓力後的遷移率、及根據單色光照射前後的I-V特性求出的臨限值位移量△Vth(波長為420 nm時)的測定結果。另外，圖12表示根據表1繪製了成膜壓力與臨限值位移量△Vth(波長為420 nm時)的關係的圖表。
如表1及圖12所示，第2成膜步驟的第2區域508的成膜壓力未滿2.0 Pa或超過13.0 Pa的比較例1~3的TFT中，相對於波長420 nm的光照射的臨限值位移量的絕對值|△Vth |超過2 V，但是，第2區域508的成膜壓力為2.0 Pa以上、13.0 Pa以下的實施例1~實施例5的TFT中，相對於光照射的臨限值位移量的絕對值|△Vth |為2 V以下。
另外，實施例1~實施例5的TFT及比較例1~比較例3的TFT中，遷移率均為超過20 cm2/Vs的高的值。
因此，可知，上述TFT可同時具有超過20 cm2/Vs的高遷移率、及相對於波長420 nm的光照射而臨限值位移量的絕對值|△Vth |為2 V以下的高光穩定性，因此，較佳為第2成膜步驟中的第2區域508的(至少成膜開始時的)成膜壓力為2.0 Pa以上、13.0 Pa以下。
另外，為2.0 Pa以上時臨限值位移量良好的原因認為，一邊對第1區域18A抑制電漿損傷，一邊緩慢地將第2區域18B成膜。 另一方面，超過13.0 Pa時臨限值位移量不良的原因認為，因成膜速率明顯降低引起的各元素的結合狀態的變化。
另外，如圖12所示般，若第2成膜步驟中的第2區域508的成膜壓力為5.0 Pa以上且未滿12.0 Pa，則相對於波長420 nm的光照射而臨限值位移量的絕對值|△Vth |為1 V以下。因此，可知，較佳為第2區域508的(至少成膜開始時的)成膜壓力為5.0 Pa以上且未滿12.0 Pa。另外，亦確認到，若將成膜壓力調整為5.0 Pa以上，則可緩和相對於波長420 nm的光照射的臨限值位移量的成膜壓力依存性。即，若成膜壓力為5.0 Pa以上，則即便成膜壓力暫時變動，亦可抑制臨限值位移量的變動。
進而，亦確認到，如圖12所示般，若將第2成膜步驟中的成膜壓力調整為10.0 Pa以下，則即便成膜壓力在成膜壓力為10.0 Pa以下的範圍內暫時變動，亦可抑制臨限值位移量的變動。因此，可知，較佳為第2區域508的(至少成膜開始時的)成膜壓力為10.0 Pa以下。
<對於TFT特性的第1區域的組成依存性>
-實施例6~實施例8的TFT的製作-
接著，關於對於TFT特性的第1區域的組成依存性，藉由製作如以下的實施例6~實施例8的底部閘極型且頂部接觸型的TFT而驗證。另外，實施例6~實施例8的TFT中，除了以下所說明的製作條件外，使用與上述實施例1的TFT的製作條件相同的條件。
首先，在實施例6~實施例8的TFT中，使第1區域506的成膜條件如以下的表2所述。
另外，第2區域506的成膜壓力固定為10.0 Pa。
根據以上所述，獲得實施例6~實施例8的底部閘極型且頂部接觸型的TFT。
-評價-
使用上述的評價方法，求出實施例6~實施例8的TFT的遷移率、及相對於波長420 nm的光照射的臨限值位移量△Vth，將結果表示於以下的表3。
如表3所示般可知，即便改變第1區域506的組成條件，遷移率與臨限值位移量△Vth亦良好。另外，可知，若如實施例6與實施例7般第1區域506含有In與Zn，則與如實施例8般第1區域506含有In與Sn的情形相比，可顯著地抑制相對於波長420 nm的光照射的臨限值位移量。
<對於TFT特性的第1區域的熱處理溫度依存性>
接著，研究對於TFT特性的第1區域506的熱處理溫度依存 性。
實施例6~實施例8的TFT中，將熱處理前的TFT不以350℃進行熱處理，而以300℃、450℃進行熱處理。
使用上述的評價方法，對實施例6~實施例8的TFT，求出以300℃、350℃(與表3的值相同)、450℃進行熱處理時的遷移率、及相對於波長420 nm的光照射的臨限值位移量△Vth，將結果表示於以下的表4。
如表4所示般可知，除了使用ITO的情況以外，即便改變熱處理溫度，遷移率與臨限值位移量△Vth亦良好。使用ITO時，在未滿450℃的熱處理中，遷移率與臨限值位移量△Vth良好，但若以450℃進行熱處理，則TFT並未正常運作，無法求出遷移率與臨限值位移量△Vth。據此，亦可知，在將本實施例的TFT進行熱處理時，較佳為含有In與Zn。另外，亦可知，若熱處理溫度為300℃以上且未滿450℃，則TFT並不依存於第1區域506的組成而可靠地運作。
另外，在上述各實施例及比較例中，在第2成膜步驟後進行熱處理步驟，但在未進行熱處理步驟時，亦確認到可獲得同 樣的成膜壓力與遷移率及臨限值位移量的關係。
日本專利申請案2012-110605的揭示是藉由參照而併入本說明書中。
關於本說明書所記載的全部文獻、專利申請案、及技術標準，藉由參照併入各文獻、專利申請案、及技術標準，是與具體且分別記載的情形同等程度地，藉由參照而併入本說明書中。
10‧‧‧場效電晶體
12‧‧‧基板
14‧‧‧閘極電極
16‧‧‧閘極絕緣膜
18‧‧‧氧化物半導體層
18A‧‧‧第1區域
18B‧‧‧第2區域
20‧‧‧源極電極
22‧‧‧汲極電極

Claims (13)

  1. 一種場效電晶體的製造方法，其是包括形成閘極電極、閘極絕緣膜、氧化物半導體層、源極電極、與汲極電極的底部閘極型的場效電晶體的製造方法，其特徵在於，作為上述氧化物半導體層的形成步驟，包括依序進行：第1成膜步驟，將包含選自於由銦、鎵、鋅、鎂、鋁、錫、銻、鎘及鍺所組成的群組中的至少一種的第1區域成膜；第2成膜步驟，將包含選自於由銦、鎵、鋅、鎂、鋁、錫、銻、鎘及鍺所組成的群組中的至少一種且導電率小於上述第1區域的第2區域，在上述第1區域的表面藉由濺鍍法成膜，且將上述第2區域的至少成膜開始時的成膜壓力調整為2.0 Pa以上、13.0 Pa以下。
  2. 如申請專利範圍第1項所述的場效電晶體的製造方法，其中，在上述第2成膜步驟中，將上述成膜開始時的成膜壓力調整為5.0 Pa以上且未滿12.0 Pa。
  3. 如申請專利範圍第1項或第2項所述的場效電晶體的製造方法，其中，在上述第2成膜步驟中，將上述成膜開始時的成膜壓力調整為10.0 Pa以下。
  4. 如申請專利範圍第3項所述的場效電晶體的製造方法，其中，在上述第2成膜步驟中，將上述成膜開始時的成膜壓力調整為8.0 Pa以下。
  5. 如申請專利範圍第1項或第2項所述的場效電晶體的製造方法，其中，在上述第2成膜步驟中，在成膜中途將成膜壓力切換為低於上述成膜開始時的成膜壓力的壓力。
  6. 如申請專利範圍第5項所述的場效電晶體的製造方法，其中，藉由上述成膜開始時的成膜壓力將上述第2區域成膜至最初的5 nm的膜厚為止，並藉由未滿1.0 Pa的成膜壓力將上述第2區域的其餘部分成膜。
  7. 如申請專利範圍第1項或第2項所述的場效電晶體的製造方法，其中，將上述第1區域的膜厚設為10 nm以下，將上述第2區域的膜厚設為上述第1區域的膜厚以上。
  8. 如申請專利範圍第1項或第2項所述的場效電晶體的製造方法，其中，在上述第1成膜步驟中，以上述第1區域中含有In與Zn的方式成膜。
  9. 如申請專利範圍第1項或第2項所述的場效電晶體的製造方法，其中，在上述第1成膜步驟及上述第2成膜步驟中，以上述第1區域及上述第2區域分別含有銦的方式成膜，且使上述第1區域的銦原子組成比率高於上述第2區域的銦原子組成比率。
  10. 如申請專利範圍第1項或第2項所述的場效電晶體的製造方法，其中，在上述第1成膜步驟及上述第2成膜步驟中，以上述第1區域及上述第2區域分別含有鎵的方式成膜，且使上述第1區域的鎵原子組成比率低於上述第2區域的鎵原子組成比率。
  11. 如申請專利範圍第1項或第2項所述的場效電晶體的製造 方法，其中，在上述第1成膜步驟及上述第2成膜步驟中，使用濺鍍法在成膜室內一邊流通包含氧氣的氣體，一邊將上述第1區域及上述第2區域成膜，且在上述第1成膜步驟中，與在上述第2成膜步驟時所流通的氧氣的流量相比，而流通更少的流量的氧氣。
  12. 如申請專利範圍第8項所述的場效電晶體的製造方法，其中，在上述氧化物半導體層的形成步驟中、或上述第2成膜步驟後，具有：以300℃以上、600℃以下進行熱處理的熱處理步驟。
  13. 如申請專利範圍第1項或第2項所述的場效電晶體的製造方法，其中，在上述氧化物半導體層的形成步驟中、或上述第2成膜步驟後，具有：以300℃以上且未滿450℃進行熱處理的熱處理步驟。
TW102116623A 2012-05-14 2013-05-10 場效電晶體的製造方法 TWI580048B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012110605A JP5795551B2 (ja) 2012-05-14 2012-05-14 電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
TW201401516A true TW201401516A (zh) 2014-01-01
TWI580048B TWI580048B (zh) 2017-04-21

Family

ID=49583643

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116623A TWI580048B (zh) 2012-05-14 2013-05-10 場效電晶體的製造方法

Country Status (4)

Country Link
JP (1) JP5795551B2 (zh)
KR (1) KR101661834B1 (zh)
TW (1) TWI580048B (zh)
WO (1) WO2013172236A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355661A (zh) * 2015-10-10 2016-02-24 无锡盈芯半导体科技有限公司 一种薄膜晶体管及其半导体沟道层的制备方法
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9825057B2 (en) 2013-12-02 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Display device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5802343B2 (ja) * 2014-01-15 2015-10-28 株式会社神戸製鋼所 薄膜トランジスタ
TW201606861A (zh) * 2014-08-06 2016-02-16 中華映管股份有限公司 薄膜電晶體的製造方法
WO2016167277A1 (ja) * 2015-04-17 2016-10-20 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
KR20170126398A (ko) * 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
TWI684283B (zh) * 2017-06-07 2020-02-01 日商日新電機股份有限公司 薄膜電晶體的製造方法
JP7317282B2 (ja) * 2019-07-19 2023-07-31 日新電機株式会社 薄膜トランジスタの製造方法
CN113223927B (zh) * 2021-04-16 2023-02-10 西安电子科技大学 一种利用弯曲应力实现p型掺杂氧化镓的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057339B (zh) * 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
EP2421030B1 (en) * 2008-09-19 2020-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102095625B1 (ko) * 2008-10-24 2020-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2010205798A (ja) * 2009-02-27 2010-09-16 Japan Science & Technology Agency 薄膜トランジスタの製造方法
JP2011054812A (ja) * 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JP2011077450A (ja) * 2009-10-01 2011-04-14 Fujifilm Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR20130099074A (ko) * 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825057B2 (en) 2013-12-02 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9673234B2 (en) 2013-12-12 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10115631B2 (en) 2013-12-12 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105355661A (zh) * 2015-10-10 2016-02-24 无锡盈芯半导体科技有限公司 一种薄膜晶体管及其半导体沟道层的制备方法

Also Published As

Publication number Publication date
KR101661834B1 (ko) 2016-09-30
JP5795551B2 (ja) 2015-10-14
WO2013172236A1 (ja) 2013-11-21
JP2013239521A (ja) 2013-11-28
TWI580048B (zh) 2017-04-21
KR20140144744A (ko) 2014-12-19

Similar Documents

Publication Publication Date Title
TWI580048B (zh) 場效電晶體的製造方法
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5052693B1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5679933B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP5995504B2 (ja) 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP5901420B2 (ja) 薄膜トランジスタの製造方法
JP5657434B2 (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ