JP5345359B2 - 薄膜電界効果型トランジスタおよびそれを用いた表示装置 - Google Patents
薄膜電界効果型トランジスタおよびそれを用いた表示装置 Download PDFInfo
- Publication number
- JP5345359B2 JP5345359B2 JP2008239543A JP2008239543A JP5345359B2 JP 5345359 B2 JP5345359 B2 JP 5345359B2 JP 2008239543 A JP2008239543 A JP 2008239543A JP 2008239543 A JP2008239543 A JP 2008239543A JP 5345359 B2 JP5345359 B2 JP 5345359B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide
- active layer
- field effect
- derivatives
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
これらFPDは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ(以後の説明で、Thin Film Transistor、もしくはTFTと記載する場合がある)のアクティブマトリクス回路により駆動されている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能なアモルファス酸化物、例えば、In−Ga−Zn−O系アモルファス酸化物を半導体薄膜に用いるTFTの開発が活発に行われている(例えば、特許文献1、非特許文献1参照)。
アモルファス酸化物半導体を用いたTFTは、室温成膜が可能であり、フイルム上に作製が可能であるので、フイルム(フレキシブル)TFTの活性層の材料として最近注目を浴びている。特に、東工大・細野らにより、a−IGZOを用いたTFTは、PEN基板上でも電界効果移動度が約10cm2/Vsとガラス上のa−Si系TFTよりも高移動度が報告されて、特にフイルムTFTとして注目されるようになった(例えば、非特許文献2参照)。
また、その薄膜電界効果型トランジスタを用いた新規な表示装置を提供することにある。
<1> 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に抵抗層を有し、前記活性層がIn、Zn及びGaより成る群から選ばれる少なくとも1種を含む酸化物を含有し、前記抵抗層が少なくともGaを含有する酸化物を含有し、前記抵抗層の酸化物のGa含有率が前記活性層の酸化物のGa含有率より高く、前記活性層の酸化物のGa含有率が70%以下であり、前記抵抗層の酸化物のGa含有率が33%以上100%以下であり、前記抵抗層の酸化物のGa含有率と前記活性層の酸化物のGa含有率の差(抵抗層の酸化物のGa含有率−活性層の酸化物のGa含有率)が5%以上100%以下であり、前記活性層の電気伝導度が10 −4 Scm −1 以上10 2 Scm −1 未満であり、前記抵抗層の電気伝導度が10 −2 Scm −1 以下である薄膜電界効果型トランジスタ。
<2> 前記活性層の酸化物がアモルファス酸化物である<1>に記載の薄膜電界効果型トランジスタ。
<3> 前記活性層の酸化物が、IZO又はIGZOである<2>に記載の薄膜電界効果型トランジスタ。
<4> 前記抵抗層の酸化物がアモルファス酸化物である<1>〜<3>のいずれかに記載の薄膜電界効果型トランジスタ。
<5> 前記抵抗層の酸化物が、IGZO又はGOである<4>に記載の薄膜電界効果型トランジスタ。
<6> 前記活性層の膜厚が前記抵抗層の膜厚より厚い<1>〜<5>のいずれかに記載の薄膜電界効果型トランジスタ。
<7> 前記基板が可撓性樹脂基板である<1>〜<6>のいずれかに記載の薄膜電界効果トランジスタ。
<8> <1>〜<7>のいずれかに記載の薄膜電界効果トランジスタを用いた表示装置。
それは、従来の技術では、OFF電流を低減させる為に、活性層の電子キャリア濃度を1018/cm3未満にする必要があった。活性層に用いられるアモルファス酸化物半導体は、電子キャリア濃度が下がると電子移動度が下がる傾向があるので、良好なOFF特性と、高移動度を両立するTFTを形成することが困難であったからである。
本発明の薄膜電界効果型トランジスタは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
本発明における活性層は、In,Zn及びGaより成る群から選ばれる少なくとも1種を含む酸化物を含有し、抵抗層が少なくともGaを含有する酸化物を含有し、前記抵抗層の酸化物のGa含有率が前記活性層の酸化物のGa含有率より高い。
抵抗層の酸化物のGa含有率は、33%以上で高くなるほど電気伝導度が低下してON/OFF比を高めることができるので好ましく、33%未満では、OFF電流が増加してON/OFF比が小さくなるため好ましくない。
抵抗層の酸化物のGa含有率と活性層の酸化物のGa含有率の差が、5%未満では、ON/OFF比が小さくなるため好ましくない。
好ましくは、抵抗層の酸化物がアモルファス酸化物であり、より好ましくは、IGZO又はGOであり、さらに好ましくは活性層のIGZOであるよりもGa含有率の高いIGZOである。
活性層の電気伝導度は10−4Scm−1以上102Scm−1未満である。より好ましくは10−1Scm−1以上102Scm−1未満である。
抵抗層の電気伝導度に対する活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)が、101以上1010以下が好ましく、102以上1010以下がより好ましく、102以上108以下がさらに好ましい。
抵抗層の電気伝導度は、10−2Scm−1以下であり、より好ましくは10−9Scm−1以上10−3Scm−1未満である。
また、別の態様として、抵抗層と活性層の間の電気伝導度が連続的に変化している態様も好ましい。
次に、図面を用いて、詳細に本発明における薄膜電界効果型トランジスタの構造を説明する。
図1は、本発明の薄膜電界効果型トランジスタであって、逆スタガ構造の一例を示す模式図である。基板1がプラスチックフィルムなどの可撓性基板の場合、基板1の一方の面に絶縁層6を配し、その上にゲート電極2、ゲート絶縁膜3、活性層4−1、抵抗層4−2を積層して有し、その表面にソース電極5−1とドレイン電極5−2が設置される。活性層4−1はゲート絶縁膜3に接し、抵抗層4−2はソース電極5−1およびドレイン電極5−2に接する。抵抗層4−2は活性層4−1よりもGa含有率が高い。ここで、活性層には、特開2006−165529号公報に開示されている酸化物半導体、例えばIn−Ga−Zn−O系及びIn−Zn−O系の酸化物半導体を用いてそれぞれの蒸着速度を制御してGa含有比率を調整する。また、ゲート電極に電圧が印加されていない状態での活性層4−1の電気伝導度が抵抗層4−2の電気伝導度より大きくなるように、活性層4−1および抵抗層4−2の組成が決定される。これらの酸化物半導体は、電子キャリア濃度が高いほど、電子移動度が高くなることが知られている。つまり、電気伝導度が大きいほど、電子移動度が高い。
本発明における構造によれば、薄膜電界効果型トランジスタがゲート電極に電圧が印加されたONの状態では、チャネルとなる活性層が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ON電流が得られる。OFFの状態では抵抗層の電気伝導度が小さい為に、抵抗層の抵抗が高いことから、OFF電流が低く保たれるために、ON/OFF比特性が極めて改良される。
活性層4はその厚み方向に特に電気伝導度の分布を有していない。従来の構成では、OFF電流を低減するために、活性層4の抵抗値を下げる必要がある為に、活性層4のキャリア濃度を下げる必要があった。特開2006−165529号公報によれば、良好なON/OFF比を得るには、活性層4のアモルファス酸化物半導体の伝導度を低減する為に、電子キャリア濃度を1018/cm3未満、より好ましくは1016/cm3未満にすることが開示されている。しかし、特開2006−165529号公報の図2に示されるように、In−Ga−Zn−O系の酸化物半導体では、電子キャリア濃度を下げると膜の電子移動度が減少しまう。
また、膜の電子移動度を上げるために、活性層4の酸化物半導体の電子キャリア濃度を上げると、活性層4の電気伝導度が増し、OFF電流が増加し、ON/OFF比特性は悪くなる。
本発明に用いられる活性層及び抵抗層には、酸化物半導体が用いられる。好ましくは、アモルファス酸化物半導体が用いられる。酸化物半導体、特にアモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。
より好ましくは、抵抗層の酸化物のGa含有率が40%以上100%以下であり、さらに好ましくは、50%以上100%以下である。
抵抗層の酸化物のGa含有率と活性層の酸化物のGa含有率の差は、より好ましくは10%以上100%以下であり、さらに好ましくは15%以上100%以下である。
本発明に於いては、前記活性層の電気伝導度が10−4Scm−1以上102Scm−1未満であり、より好ましくは10−1Scm−1以上102Scm−1未満である。
好ましくは、抵抗層の電気伝導度に対する活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)は、101以上1010以下であり、より好ましくは、102以上1010以下であり、さらに好ましくは、102以上108以下である。
抵抗層の電気伝導度は、10−2Scm−1以下であり、より好ましくは10−9Scm−1以上10−3Scm−1以下である。
電気伝導度とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度n、電荷素量をe、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ=neμ
活性層がn型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に活性層がp型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度とは、ホール測定により求めることができる。
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度により変化するが、本文記載の電気伝導度は、室温(20℃)での電気伝導度を示す。
本発明に於いては、活性層の膜厚が抵抗層の膜厚より厚いことが好ましい。より好ましくは、活性層の膜厚/抵抗層の膜厚比が1を越え100以下、さらに好ましくは1を越え10以下である。
抵抗層の膜厚は、1nm以上100nm以下が好ましく、より好ましくは2.5nm以上30nm以下である。活性層の膜厚は、5nm以上500nm以下が好ましく、より好ましくは10nm以上100nm以下である。
電気伝導度の調整手段としては、活性層及び抵抗層が酸化物半導体である場合は下記の手段を挙げることが出来る。
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に100℃以上の熱処理、酸素プラズマ、UVオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電気伝導度の制御ができることは、特開2006−165529号公報に開示されており、本手法を利用することができる。
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、InGaZn1−XMgXO4において、Mgの比率が増えていくと、電気伝導度が小さくなることが、特開2006−165529号公報に開示されている。また、(In2O3)1−X(ZnO)Xの酸化物系において、Zn/In比が10%以上では、Zn比率が増加するにつれ、電気伝導度が小さくなることが報告されている(「透明導電膜の新展開II」シーエムシー出版 P.34−35)。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
酸化物半導体に、Li,Na,Mn,Ni,Pd,Cu,Cd,C,N,又はP等の元素を不純物として添加することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開2006−165529号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
上記(1)〜(3)においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にSnO2系酸化物半導体は、In2O3系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。特に電気伝導度の小さい酸化物材料としては、Al2O3、ZrO2、Y2O3、Ta2O3、MgO、又はHfO3等の酸化物絶縁体材料が知られており、これらを用いることも可能である。
電気伝導度を調整する手段としては、上記(1)〜(4)の方法を単独に用いても良いし、組み合わせても良い。
活性層及び抵抗層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法(PLD法)が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
また、膜厚は触針式表面形状測定により求めることができる。
金属元素の組成比は、RBS(ラザフォード後方散乱)分析法により求めることができる。
ゲート絶縁膜としては、SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
本発明におけるゲート電極としては、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、10nm以上1000nm以下とすることが好ましい。
本発明におけるソース電極及びドレイン電極材料として、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、10nm以上1000nm以下とすることが好ましい。
本発明に用いられる基板は特に限定されることはなく、例えばYSZ(ジルコニア安定化イットリウム)、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
必要によって、TFT上に保護絶縁膜を設けても良い。保護絶縁膜は、活性層または抵抗層の半導体層を大気による劣化から保護する目的や、TFT上に作製される電子デバイスとを絶縁する目的がある。
必要によって、TFTの後処理として、熱処理を行っても良い。熱処理としては、温度100℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜後でも良いし、TFT作製工程の最後に行っても良い。熱処理を行うことにより、TFTの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
本発明の電界効果型薄膜トランジスタは、液晶やEL素子を用いた画像表示装置、特に平面薄型表示装置(Flat Panel Display:FPD)に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機EL素子を用いた表示装置、フレキシブル有機EL表示装置に最も好ましく用いられる。
1)層構成
<電極>
本発明における有機EL素子の一対の電極は、少なくとも一方は透明電極であり、もう一方は背面電極となる。背面電極は透明であっても、非透明であっても良い。
<有機化合物層の構成>
前記有機化合物層の層構成としては、特に制限はなく、有機電界発光素子の用途、目的に応じて適宜選択することができるが、前記透明電極上に又は前記背面電極上に形成されるのが好ましい。この場合、有機化合物層は、前記透明電極又は前記背面電極上の前面又は一面に形成される。
有機化合物層の形状、大きさ、および厚み等については、特に制限はなく、目的に応じて適宜選択することができる。
・陽極/正孔輸送層/発光層/電子輸送層/陰極、
・陽極/正孔輸送層/発光層/ブロック層/電子輸送層/陰極、
・陽極/正孔輸送層/発光層/ブロック層/電子輸送層/電子注入層/陰極、
・陽極/正孔注入層/正孔輸送層/発光層/ブロック層/電子輸送層/陰極、
・陽極/正孔注入層/正孔輸送層/発光層/ブロック層/電子輸送層/電子注入層/陰極。
2)正孔輸送層
本発明に用いられる正孔輸送層は正孔輸送材を含む。前記正孔輸送材としては正孔を輸送する機能、もしくは陰極から注入された電子を障壁する機能のいずれかを有しているもので有れば特に制限されることはなく用いることが出来る。本発明に用いられる正孔輸送材としては、低分子正孔輸送材、および高分子正孔輸送材のいずれも用いることができる。
本発明に用いられる正孔輸送材の具体例として、例えば以下の材料を挙げることができる。
これらは、単独で使用してもよいし、2種以上を併用してもよい。
本発明おいては、正孔輸送層と陽極の間に正孔注入層を設けることができる。
正孔注入層とは、陽極から正孔輸送層に正孔を注入しやすくする層であり、具体的には前記正孔輸送材の中でイオン化ポテンシャルの小さな材料が好適用いられる。例えばフタロシアニン化合物、ポルフィリン化合物、及びスターバースト型トリアリールアミン化合物等を挙げることができ、好適に用いることができる。
正孔注入層の膜厚は、1nm〜300nmが好ましい。
本発明に用いられる発光層は、少なくとも一種の発光材料を含み、必要に応じて正孔輸送材、電子輸送材、ホスト材を含んでもよい。
本発明に用いられる発光材料としては特に限定されることはなく、蛍光発光材料または燐光発光材料のいずれも用いることができる。発光効率の点から燐光発光材料が好ましい。
上記オルトメタル化錯体の中でも、三重項励起子から発光する化合物が本発明においては発光効率向上の観点から好適に使用することができる。
ホスト材の発光層における含有量としては0質量%〜99.9質量%が好ましく、さらに好ましくは0質量%〜99.0質量%である。
本発明においては、発光層と電子輸送層との間にブロック層を設けることができる。ブロック層とは発光層で生成した励起子の拡散抑制する層であり、また正孔が陰極側に突き抜けることを抑制する層である。
本発明においては電子輸送材を含む電子輸送層を設けることができる。
電子輸送材としては電子を輸送する機能、もしくは陽極から注入された正孔を障壁する機能のいずれかを有しているもので有れば制限されることはなく、前記ブロック層の説明時に挙げた電子輸送材を好適に用いることができる。
前記電子輸送層の厚みとしては、10nm〜200nmが好ましく、20nm〜80nmがより好ましい。
本発明おいては、電子輸送層と陰極の間に電子注入層を設けることができる。
電子注入層とは、陰極から電子輸送層に電子を注入しやすくする層であり、具体的にはフッ化リチウム、塩化リチウム、臭化リチウム等のリチウム塩、フッ化ナトリウム、塩化ナトリウム、フッ化セシウム等のアルカリ金属塩、酸化リチウム、酸化アルミニウム、酸化インジウム、又は酸化マグネシウム等の絶縁性金属酸化物等を好適に用いることができる。
電子注入層の膜厚は0.1nm〜5nmが好ましい。
本発明に用いられる基板の材料としては、水分を透過させない材料又は水分透過率の極めて低い材料が好ましく、また、前記有機化合物層から発せられる光を散乱乃至減衰等のさせることのない材料が好ましい。具体的例として、例えばYSZ(ジルコニア安定化イットリウム)、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、およびポリ(クロロトリフルオロエチレン)等の合成樹脂等の有機材料、などが挙げられる。
前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。これらの材料は、単独で使用してもよいし、2種以上を併用してもよい。
基板には、さらに必要に応じて、ハ−ドコ−ト層、およびアンダ−コ−ト層などを設けてもよい。
本発明における一対の電極は、いずれが陽極であっても陰極であっても構わない。
本発明に用いられる陽極としては、通常、前記有機化合物層に正孔を供給する陽極としての機能を有していればよく、その形状、構造、大きさ等については特に制限はなく、発光素子の用途、目的に応じて、公知の電極の中から適宜選択することができる。
陽極の抵抗値としては、103Ω/□以下が好ましく、102Ω/□以下がより好ましい。
陽極は、無色透明であっても、有色透明であってもよく、該陽極側から発光を取り出すためには、その透過率としては、60%以上が好ましく、70%以上がより好ましい。この透過率は、分光光度計を用いた公知の方法に従って測定することができる。
本発明に用いることの出来る陰極としては、通常、前記有機化合物層に電子を注入する陰極としての機能を有していればよく、その形状、構造、大きさ等については特に制限はなく、発光素子の用途、目的に応じて、公知の電極の中から適宜選択することができる。
例えば、前記陰極の材料として、金属等を選択する場合には、その1種又は2種以上を同時又は順次にスパッタ法等に従って行うことができる。
また、陰極と有機化合物層との間に前記アルカリ金属又は前記アルカリ土類金属のフッ化物等による誘電体層を0.1nm〜5nmの厚みで挿入してもよい。
陰極は、透明であってもよいし、不透明であってもよい。なお、透明な陰極は、前記陰極の材料を1nm〜10nmの厚みに薄く製膜し、更に前記ITOやIZO等の透明な導電性材料を積層することにより形成することができる。
本発明において、有機EL素子全体は、保護層によって保護されていてもよい。
保護層に含まれる材料としては、水分や酸素等の素子劣化を促進するものが素子内に入ることを抑止する機能を有しているものであればよい。
その具体例としては、In、Sn、Pb、Au、Cu、Ag、Al、Ti、Ni等の金属、MgO、SiO、SiO2、Al2O3、GeO、NiO、CaO、BaO、Fe2O3、Y2O3、TiO2等の金属酸化物、SiNx、SiNxOy等の金属窒化物、MgF2、LiF、AlF3、CaF2等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも1種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率1%以上の吸水性物質、吸水率0.1%以下の防湿性物質等が挙げられる。
さらに、本発明における有機EL素子は、封止容器を用いて素子全体を封止してもよい。
また、封止容器と発光素子の間の空間に水分吸収剤又は不活性液体を封入してもよい。
水分吸収剤としては、特に限定されることはないが、例えば、酸化バリウム、酸化ナトリウム、酸化カリウム、酸化カルシウム、硫酸ナトリウム、硫酸カルシウム、硫酸マグネシウム、五酸化燐、塩化カルシウム、塩化マグネシウム、塩化銅、フッ化セシウム、フッ化ニオブ、臭化カルシウム、臭化バナジウム、モレキュラーシーブ、ゼオライト、および酸化マグネシウム等を挙げることができる。不活性液体としては、特に限定されることはないが、例えば、パラフィン類、流動パラフィン類、パーフルオロアルカンやパーフルオロアミン、パーフルオロエーテル等のフッ素系溶剤、塩素系溶剤、及びシリコーンオイル類が挙げられる。
本発明における素子を構成する各層は、蒸着法やスパッタ法等の乾式製膜法、ディッピング、スピンコ−ト法、ディップコ−ト法、キャスト法、ダイコ−ト法、ロ−ルコ−ト法、バ−コ−ト法、グラビアコ−ト法等の湿式製膜法いずれによっても好適に製膜することができる。
中でも発光効率、耐久性の点から乾式法が好ましい。湿式製膜法の場合、残存する塗布溶媒が発光層を損傷させるので好ましくない。
特に好ましくは、抵抗加熱式真空蒸着法である。抵抗加熱式真空蒸着法は、真空下で加熱により蒸散させる物質のみを効率的に加熱できるので、素子が高温に曝されないのでダメージが少なく有利である。
従来用いられてきた酸化シリコン等の封止剤は昇華点が高く、抵抗加熱で蒸着することは不可能であった。また、公知例に一般的に記載されているイオンプレーティング式などの真空蒸着法は、蒸着元部が数千℃と超高温となるため、被蒸着材料に熱的な影響を与えて変質させるため、特に熱や紫外線の影響を受けやすい有機EL素子の封止膜の製造方法としては適していない。
図6は、本発明に用いられるTFT素子を用いたアクティブマトリクス型有機EL表示装置の画素回路の模式図である。本発明における表示装置の回路は、特に図6に示すものに限定されるものではなく、従来公知の回路をそのまま応用することができる。
本発明のTFTは、液晶やEL素子を用いた画像表示装置、特にFPDのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルFPD装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明のTFTは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ICカードやIDタグなどに幅広く応用が可能である。
1.TFT素子の作製
(1)比較のTFT素子Aの作製
下記に従って、図3に示す断面構造の比較のTFT素子Aを作製した。
基板としては、無アルカリガラス板(コーニング社、品番NO.1737)を用いた。純水15分→アセトン15分→純水15分の順で超音波洗浄を行った前記基板上に、SnO2含有率が10質量%である酸化インジウム錫(ITO)タ−ゲット(インジウム:錫=95:5(モル比))を用いて、RFマグネトロンスパッタ(条件:成膜温度43℃、スパッタガスAr=12sccm、RFパワー40W、成膜圧力0.4Pa)により、ゲート電極としてのITO薄膜(厚み30nm)を形成した。ゲート電極ITOのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
ゲート絶縁膜:SiO2をRFマグネトロンスパッタ真空蒸着法(条件:ターゲットSiO2、成膜温度54℃、スパッタガスAr/O2=12/2sccm、RFパワー400W、成膜圧力0.4Pa)にて200nm形成し、ゲート絶縁膜を設けた。ゲート絶縁膜SiO2のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
活性層:InGaZnO4の組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタ真空蒸着法により、Ar流量97sccm、O2流量1.6sccm、RFパワー200W、圧力0.4Paの条件で行った。蒸着膜の金属組成比は、In:Ga:Zn=1.0:0.93:0.56となるような成膜条件とした。厚みは50nmであった。
比較のTFT素子Aにおいて、活性層を下記の2層構成に変更する以外は比較のTFT素子Aと同様にして、本発明のTFT素子1を作製した。
活性層:ゲート絶縁膜に接して下記の構成を有する層
InGaZnO4の組成を有するターゲットを用い、RFマグネトロンスパッタ真空蒸着法により、Ar流量97sccm、O2流量1.4sccm、RFパワー200W、圧力0.4Paの条件で行った。蒸着膜の金属組成比は、In:Ga:Zn=1.0:0.93:0.56となるような成膜条件とした。
膜厚は40nmであった。
抵抗層:ソース電極及びドレイン電極に接して下記の構成を有する層
それぞれInGaZnO4とGa2O3の組成を有する2つのターゲットを用いて、共スパッタした。Ar流量97sccm、O2流量5.0sccm、圧力0.4Paであり、2つのターゲットに対するプラズマ強度を調整して、金属組成比がIn:Ga:Zn=1.0:2.56:0.51となるような成膜条件で共蒸着した。膜厚は10nmであった。
(1)活性層、抵抗層の物性測定
金属元素の組成比は、RBS(ラザフォード後方散乱)分析法により求めた。
得られた各TFT素子について、飽和領域ドレイン−ソース間電圧VDS=10V(ゲート−ソース間電圧−10V≦VGS≦15V)でのTFT伝達特性の測定を行い、TFTの電界効果移動度およびON/OFF比を評価した。TFT伝達特性の測定は、半導体パラメータ・アナライザー4156C(アジレントテクノロジー社製)を用いて行った。
図7に模式的に示すように、ドレイン−ソース間電流(IDS)をゲート−ソース間電圧(VGS)の関数とし取得し、得られた曲線より閾値電圧(Vth)を求める。この場合ドレイン−ソース間電圧(VDS)は固定し、VGSを変化させた。(IDS)1/2−(VGS)カーブから、閾値電圧と電界効果移動度を下記式を使って抽出した。
IDS=μFE・Cdielectric・(W/2L)・(VGS−Vth)2
ここで、μFEは電界効果移動度、Vthは閾値電圧、Wはチャネル巾、Lはチャネル長、そしてCdielectricはゲート絶縁膜誘電容量である。
各TFT素子を連続5回駆動(VDS(ドレイン−ソース間電圧)=10V、VGS(ゲート−ソース間電圧)=−10〜+15V)し、それぞれについてVthを測定し、5回間でのVthの変動量をVthシフトとして求めた。
飽和領域における電界効果移動度μは、TFT伝達特性から次式で求められる。
μ=(2L/W*Cox)*(∂Id1/2/∂Vg)
ここで、Lはチャネル長、Wはチャネル幅、Coxはゲート絶縁膜の静電容量、Idはドレイン電流、Vgはゲート電圧を示す。
ON/OFF比はTFT伝達特性からドレイン電流Idにおける最大値Idmaxと最小値Idminとの比Idmax/Idminから求めた。
一方、比較素子Aは電界効果移動度が小さく、閾値電圧シフトが大きかった。
本発明のTFT素子1において、抵抗層の金属組成比がIn:Ga:Zn=1.0:4.11:0.53となるような成膜条件で共蒸着する以外は、本発明のTFT素子1と同様にして、本発明のTFT素子2を作製した。
本発明のTFT素子1において、活性層の膜厚を30nm、抵抗層の膜厚を20nmとする以外は、本発明のTFT素子1と同様にして、本発明のTFT素子3を作製した。
1.有機EL表示装置の作製
(有機EL素子部の作製)
(1)下部電極の形成
基板にはポリエチレンナフタレートフィルムの両面に下記バリア機能を持つ絶縁層を有するバリア付きフイルムを用いた。前記基板の上に酸化インジウム錫(以後、ITOと略記)を150nmの厚さで蒸着し、陽極とした。
洗浄後、順次、正孔注入層、正孔輸送層、発光層、正孔ブロッキング層、電子輸送層、および電子注入層を設けた。
正孔注入層:4,4’,4”−トリス(2−ナフチルフェニルアミノ)トリフェニルアミン(2−TNATAと略記する)および2,3,5,6−テトラフルオロ−7,7,8,8−テトラシアノキノジメタン(F4−TCNQと略記する)を2−TNATAに対して1質量%含有する層、厚み160nm。
正孔輸送層:N,N’−ジナフチル−N,N’−ジフェニル−[1,1’−ビフェニル]−4,4’−ジアミン(α−NPDと略記する)、厚み10nm。
発光層:1,3−bis(carbazol−9−yl)benzene(mCPと略記する)および白金錯体Pt−1をmCPに対して13質量%含有する層、厚み60nm。
正孔ブロック層:bis−(2−methyl−8−quinonylphenolate)aluminium(BAlqと略記する)、厚み40nm。
電子輸送層:トリス(8−ヒドロキシキノニナート)アルミニウム(Alq3と略記する)、厚み10nm。
電子注入層:LiF、厚み1nm。
素子サイズが2mm×2mmとなるようにシャドウマスクによりパターニングしてAlを厚み100nmに蒸着し、陰極とした。
上部電極上に、保護絶縁膜として500nmのSiON膜をイオンプレーティング法により成膜した。成膜後、レーザーによりコンタクトホールを形成した。
得られた有機EL素子と実施例1で作製したTFTとを組みあわせて等価回路を構成し、種々の条件下で駆動試験を行った。
その結果、本発明のTFTを用いると安定した発光が得られた。
2,12,22:ゲート電極
3,13,15,23:ゲート絶縁膜
4,4−1,4−11,4−21:活性層
4−2,4−12,4−22:抵抗層
5−1,5−11,5−21:ソース電極
5−2,5−12,5−22:ドレイン電極
6,16,26:絶縁層
7:高酸素濃度層(比較例)
8.低酸素濃度層(比較例)
Claims (8)
- 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に抵抗層を有し、前記活性層がIn、Zn及びGaより成る群から選ばれる少なくとも1種を含む酸化物を含有し、前記抵抗層が少なくともGaを含有する酸化物を含有し、前記抵抗層の酸化物のGa含有率が前記活性層の酸化物のGa含有率より高く、前記活性層の酸化物のGa含有率が70%以下であり、前記抵抗層の酸化物のGa含有率が33%以上100%以下であり、前記抵抗層の酸化物のGa含有率と前記活性層の酸化物のGa含有率の差(抵抗層の酸化物のGa含有率−活性層の酸化物のGa含有率)が5%以上100%以下であり、前記活性層の電気伝導度が10 −4 Scm −1 以上10 2 Scm −1 未満であり、前記抵抗層の電気伝導度が10 −2 Scm −1 以下である薄膜電界効果型トランジスタ。
- 前記活性層の酸化物がアモルファス酸化物である請求項1に記載の薄膜電界効果型トランジスタ。
- 前記活性層の酸化物が、IZO又はIGZOである請求項2に記載の薄膜電界効果型トランジスタ。
- 前記抵抗層の酸化物がアモルファス酸化物である請求項1〜請求項3のいずれか1項に記載の薄膜電界効果型トランジスタ。
- 前記抵抗層の酸化物が、IGZO又はGOである請求項4に記載の薄膜電界効果型トランジスタ。
- 前記活性層の膜厚が前記抵抗層の膜厚より厚い請求項1〜請求項5のいずれか1項に記載の薄膜電界効果型トランジスタ。
- 前記基板が可撓性樹脂基板である請求項1〜請求項6のいずれか1項に記載の薄膜電界効果トランジスタ。
- 請求項1〜請求項7のいずれか1項に記載の薄膜電界効果トランジスタを用いた表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239543A JP5345359B2 (ja) | 2008-09-18 | 2008-09-18 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239543A JP5345359B2 (ja) | 2008-09-18 | 2008-09-18 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010073881A JP2010073881A (ja) | 2010-04-02 |
JP5345359B2 true JP5345359B2 (ja) | 2013-11-20 |
Family
ID=42205401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008239543A Active JP5345359B2 (ja) | 2008-09-18 | 2008-09-18 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5345359B2 (ja) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8174021B2 (en) * | 2009-02-06 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
US8884282B2 (en) | 2010-04-02 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101280743B1 (ko) | 2010-04-07 | 2013-07-05 | 샤프 가부시키가이샤 | 회로 기판 및 표시 장치 |
US9209314B2 (en) | 2010-06-16 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor |
US9246010B2 (en) * | 2010-07-14 | 2016-01-26 | Sharp Kabushiki Kaisha | Thin film transistor substrate |
JP5626978B2 (ja) * | 2010-09-08 | 2014-11-19 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
TWI569041B (zh) * | 2011-02-14 | 2017-02-01 | 半導體能源研究所股份有限公司 | 顯示裝置 |
US9443455B2 (en) | 2011-02-25 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a plurality of pixels |
US9024927B2 (en) | 2011-06-15 | 2015-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving the same |
US8952377B2 (en) | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP6178050B2 (ja) | 2011-07-15 | 2017-08-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR20130010834A (ko) | 2011-07-19 | 2013-01-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
JP5052693B1 (ja) * | 2011-08-12 | 2012-10-17 | 富士フイルム株式会社 | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置 |
JP5679933B2 (ja) * | 2011-08-12 | 2015-03-04 | 富士フイルム株式会社 | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置 |
US8796683B2 (en) * | 2011-12-23 | 2014-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5917385B2 (ja) * | 2011-12-27 | 2016-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9040981B2 (en) * | 2012-01-20 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102295888B1 (ko) * | 2012-01-25 | 2021-08-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
US9419146B2 (en) | 2012-01-26 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TW201901972A (zh) | 2012-01-26 | 2019-01-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
US20130207111A1 (en) | 2012-02-09 | 2013-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device |
KR102479944B1 (ko) | 2012-04-13 | 2022-12-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9048323B2 (en) | 2012-04-30 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2013168624A1 (en) | 2012-05-10 | 2013-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013239531A (ja) * | 2012-05-14 | 2013-11-28 | Fujifilm Corp | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置 |
JP5795551B2 (ja) * | 2012-05-14 | 2015-10-14 | 富士フイルム株式会社 | 電界効果型トランジスタの製造方法 |
JP6016455B2 (ja) * | 2012-05-23 | 2016-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6208469B2 (ja) * | 2012-05-31 | 2017-10-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2013180040A1 (en) * | 2012-05-31 | 2013-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6002088B2 (ja) * | 2012-06-06 | 2016-10-05 | 株式会社神戸製鋼所 | 薄膜トランジスタ |
US9153699B2 (en) | 2012-06-15 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with multiple oxide semiconductor layers |
US8901557B2 (en) | 2012-06-15 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102161077B1 (ko) | 2012-06-29 | 2020-09-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR102078991B1 (ko) * | 2012-08-01 | 2020-02-19 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 |
JP6134598B2 (ja) | 2012-08-02 | 2017-05-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI746200B (zh) | 2012-09-24 | 2021-11-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
KR102227591B1 (ko) | 2012-10-17 | 2021-03-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2014065301A1 (en) * | 2012-10-24 | 2014-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102279459B1 (ko) * | 2012-10-24 | 2021-07-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
TWI600157B (zh) | 2012-11-16 | 2017-09-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
US9246011B2 (en) * | 2012-11-30 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2014103323A1 (ja) * | 2012-12-28 | 2014-07-03 | 出光興産株式会社 | 薄膜電界効果型トランジスタ |
US9391096B2 (en) | 2013-01-18 | 2016-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI614813B (zh) | 2013-01-21 | 2018-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
US9171960B2 (en) * | 2013-01-25 | 2015-10-27 | Qualcomm Mems Technologies, Inc. | Metal oxide layer composition control by atomic layer deposition for thin film transistor |
TWI618252B (zh) | 2013-02-12 | 2018-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
JP6211287B2 (ja) * | 2013-04-04 | 2017-10-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US10304859B2 (en) * | 2013-04-12 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide film on an oxide semiconductor film |
US9231002B2 (en) * | 2013-05-03 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
DE102014208859B4 (de) | 2013-05-20 | 2021-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
US9425217B2 (en) * | 2013-09-23 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI609496B (zh) * | 2016-09-07 | 2017-12-21 | 友達光電股份有限公司 | 薄膜電晶體及其製作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5138163B2 (ja) * | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
JP4981283B2 (ja) * | 2005-09-06 | 2012-07-18 | キヤノン株式会社 | アモルファス酸化物層を用いた薄膜トランジスタ |
JP5250929B2 (ja) * | 2005-11-30 | 2013-07-31 | 凸版印刷株式会社 | トランジスタおよびその製造方法 |
KR101312259B1 (ko) * | 2007-02-09 | 2013-09-25 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
KR100963027B1 (ko) * | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
KR100963026B1 (ko) * | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
-
2008
- 2008-09-18 JP JP2008239543A patent/JP5345359B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010073881A (ja) | 2010-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5345359B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 | |
JP5258467B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 | |
JP5339825B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 | |
KR101421303B1 (ko) | 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치 | |
KR101421304B1 (ko) | 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치 | |
JP5430248B2 (ja) | 薄膜電界効果型トランジスタおよび表示装置 | |
EP2105967B1 (en) | Thin film field effect transistor and display | |
KR101495371B1 (ko) | 유기 전계발광 표시 장치 | |
JP5467728B2 (ja) | 薄膜電界効果型トランジスタおよびその製造方法 | |
JP2008276211A (ja) | 有機電界発光表示装置およびパターニング方法 | |
JP5330739B2 (ja) | 有機el表示装置およびその製造方法 | |
JP2008276212A (ja) | 有機電界発光表示装置 | |
JP2009031750A (ja) | 有機el表示装置およびその製造方法 | |
JP5489410B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 | |
JP5191247B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130814 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5345359 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |