TWI614813B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI614813B
TWI614813B TW103101162A TW103101162A TWI614813B TW I614813 B TWI614813 B TW I614813B TW 103101162 A TW103101162 A TW 103101162A TW 103101162 A TW103101162 A TW 103101162A TW I614813 B TWI614813 B TW I614813B
Authority
TW
Taiwan
Prior art keywords
film
oxide
insulating film
oxide semiconductor
addition
Prior art date
Application number
TW103101162A
Other languages
English (en)
Other versions
TW201430962A (zh
Inventor
肥塚純一
島行徳
平石鈴之介
岡崎健一
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201430962A publication Critical patent/TW201430962A/zh
Application granted granted Critical
Publication of TWI614813B publication Critical patent/TWI614813B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes

Abstract

在使用氧化物半導體膜的半導體裝置中減少氧化物半導體膜的缺陷。在使用氧化物半導體膜的半導體裝置中提高電特性及可靠性。本發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極及閘極絕緣膜；在閘極絕緣膜上形成氧化物半導體膜；形成與氧化物半導體膜接觸的一對電極；在氧化物半導體膜及一對電極上藉由使用280℃以上且400℃以下的成膜條件的電漿CVD法形成第一氧化物絕緣膜；在第一氧化物絕緣膜上形成第二氧化物絕緣膜；以及進行150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下的加熱處理。

Description

半導體裝置的製造方法
本發明係關於一種物品、方法或者製造方法。另外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或者物質組成(composition of matter)。例如，本發明尤其係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、上述裝置的驅動方法或者上述裝置的製造方法。例如，本發明尤其係關於一種包括氧化物半導體的半導體裝置、顯示裝置或者發光裝置。例如，本發明尤其係關於一種包括電晶體的半導體裝置及其製造方法。
用於以液晶顯示裝置或發光顯示裝置為代表的大部分的平板顯示器中的電晶體由形成於玻璃基板上的非晶矽、單晶矽或多晶矽等矽半導體來構成。此外，使用該矽半導體的電晶體也用於積體電路(IC)等中。
近年來，在電晶體中使用呈現半導體特性的金屬氧化物以代替矽半導體的技術受到矚目。另外，在本 說明書中，將呈現半導體特性的金屬氧化物稱為“氧化物半導體”。
例如，已公開了如下技術，即作為氧化物半導體，使用氧化鋅或In-Ga-Zn類氧化物來製造電晶體，並將該電晶體用作顯示裝置的像素的切換元件等的技術(參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
在包括氧化物半導體膜的電晶體中，當氧化物半導體膜中所含的氧缺陷量較多時，不僅導致電晶體的電特性不良，而且由此在隨時間的變化或當進行應力測試(例如，偏壓溫度(BT：Bias-Temperature)應力測試)中導致電晶體的電特性，典型的是，臨界電壓的變動量增大。
此外，除了缺陷以外，氧化物半導體膜中所含的雜質，典型的是絕緣膜的構成元素的矽或碳等雜質還較多，這成為電晶體的電特性不良的原因。
鑒於上述問題，本發明的一個方式的目的之一是在包括氧化物半導體膜的半導體裝置等中減少氧化物 半導體膜中的缺陷。此外，本發明的一個方式的目的之一是在使用氧化物半導體膜中的半導體裝置等中降低氧化物半導體膜中的雜質濃度。另外，本發明的一個方式的目的之一是提高包括氧化物半導體膜的半導體裝置等的電特性。另外，本發明的一個方式的目的之一是提高包括氧化物半導體膜的半導體裝置等的可靠性。另外，本發明的一個方式的目的之一是提供一種關態電流(off-state current)較小的半導體裝置等。另外，本發明的一個方式的目的之一是提供一種功耗低的半導體裝置等。另外，本發明的一個方式的目的之一是提供一種能夠減輕眼睛疲勞的顯示裝置等。另外，本發明的一個方式的目的之一是提供一種包括透明半導體膜的半導體裝置等。另外，本發明的一個方式的目的之一是提供一種新穎的半導體裝置等。另外，本發明的一個方式的目的之一是提供一種具有優良特性的半導體裝置等。另外，這些目的的記載不妨礙其他目的的存在。此外，上述以外的目的自可從說明書、圖式、申請專利範圍等的記載顯而易見，且可以從說明書、圖式、申請專利範圍等的記載中抽出上述以外的目的。
本發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極及閘極絕緣膜；在閘極絕緣膜上形成氧化物半導體膜之後不進行加熱處理地形成與氧化物半導體膜接觸的一對電極；在氧化物半導體膜及一對電極上藉由使用280℃以上且400℃以下的成膜條件的電漿CVD法形成第一氧化物絕緣膜；在第 一氧化物絕緣膜上形成第二氧化物絕緣膜；以及進行150℃以上且400℃以下較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下的加熱處理。
此外，對處理室引入源氣體且將處理室中的壓力設定為100Pa以上且250Pa以下，對設置在處理室中的電極供應高頻功率，由此可以形成第一氧化物絕緣膜。
此外，在180℃以上且280℃以下的溫度下保持設置在抽成真空的處理室中的基板，對處理室引入源氣體，將處理室中的壓力設定為100Pa以上且250Pa以下，並對設置在處理室中的電極供應0.17W/cm2以上且0.5W/cm2以下的高頻功率，由此可以形成第二氧化物絕緣膜。
此外，藉由將含矽的沉積氣體及氧化性氣體用於源氣體形成氧化矽膜或氧氮化矽膜作為第一氧化物絕緣膜及第二氧化物絕緣膜。
根據本發明的一個方式，能夠在包括氧化物半導體膜的半導體裝置中減少氧化物半導體膜中的缺陷。此外，根據本發明的一個方式，能夠在包括氧化物半導體膜的半導體裝置等中減少氧化物半導體膜中的雜質。另外，根據本發明的一個方式，能夠提高包括氧化物半導體膜的半導體裝置的電特性。另外，根據本發明的一個方式，能夠提高包括氧化物半導體膜的半導體裝置的可靠性。另外，根據本發明的一個方式，能夠提供一種關態電流較小的半導體裝置等。另外，根據本發明的一個方式， 能夠提供一種功耗較低的半導體裝置等。另外，根據本發明的一個方式，能夠提供一種能夠減輕眼睛疲勞的顯示裝置等。另外，根據本發明的一個方式，能夠提供一種包括透明半導體膜的半導體裝置等。另外，根據本發明的一個方式，能夠提供一種新穎的半導體裝置等。另外，根據本發明的一個方式，能夠提供一種具有優良特性的半導體裝置等。
11‧‧‧基板
15‧‧‧閘極電極
17‧‧‧閘極絕緣膜
17a‧‧‧氮化物絕緣膜
17b‧‧‧氧化物絕緣膜
17c‧‧‧氮化物絕緣膜
17d‧‧‧氮化物絕緣膜
17e‧‧‧氮化物絕緣膜
18‧‧‧氧化物半導體膜
18a‧‧‧氧化物半導體膜
18b‧‧‧氧化物半導體膜
18c‧‧‧化合物
18d‧‧‧化合物
19‧‧‧氧化物膜
19a‧‧‧氧化物膜
19b‧‧‧氧化物膜
19d‧‧‧化合物
20‧‧‧多層膜
20a‧‧‧低電阻區域
20b‧‧‧低電阻區域
21‧‧‧電極
21b‧‧‧電極
21c‧‧‧電極
22‧‧‧電極
22b‧‧‧電極
22c‧‧‧電極
23‧‧‧氧化物絕緣膜
23a‧‧‧氧化物絕緣膜
24‧‧‧氧化物絕緣膜
24a‧‧‧氧化物絕緣膜
25‧‧‧氮化物絕緣膜
25a‧‧‧氮化物絕緣膜
26‧‧‧保護膜
26a‧‧‧保護膜
26c‧‧‧保護膜
28‧‧‧氧化物半導體膜
29‧‧‧氧化物膜
31‧‧‧氧化物膜
32‧‧‧氧化物半導體膜
33‧‧‧氧化物膜
34‧‧‧多層膜
50‧‧‧電晶體
60‧‧‧電晶體
61‧‧‧閘極電極
65‧‧‧電晶體
70‧‧‧電晶體
80‧‧‧電晶體
90‧‧‧電晶體
100‧‧‧電晶體
101‧‧‧像素部
103‧‧‧電晶體
104‧‧‧掃描線驅動電路
105‧‧‧電容元件
106‧‧‧信號線驅動電路
106b‧‧‧氧化物半導體層
107‧‧‧掃描線
109‧‧‧信號線
111‧‧‧像素電路
115‧‧‧電容線
131_1‧‧‧電晶體
131_2‧‧‧電晶體
132‧‧‧液晶元件
133_1‧‧‧電容元件
133_2‧‧‧電容元件
134‧‧‧電晶體
135‧‧‧發光元件
211b‧‧‧氧化物膜
301‧‧‧像素
302‧‧‧基板
304a‧‧‧導電膜
304b‧‧‧導電膜
304c‧‧‧導電膜
304f‧‧‧導電膜
305‧‧‧絕緣膜
306‧‧‧絕緣膜
307‧‧‧氧化物半導體膜
308‧‧‧導電膜
308a‧‧‧氧化物半導體膜
308b‧‧‧氧化物半導體膜
308c‧‧‧導電膜
308d‧‧‧氧化物半導體膜
309‧‧‧導電膜
310a‧‧‧導電膜
310b‧‧‧導電膜
310c‧‧‧導電膜
310d‧‧‧導電膜
310e‧‧‧導電膜
310f‧‧‧導電膜
311‧‧‧絕緣膜
312‧‧‧絕緣膜
313‧‧‧絕緣膜
314‧‧‧絕緣膜
315‧‧‧導電膜
316a‧‧‧導電膜
316b‧‧‧導電膜
316c‧‧‧導電膜
317‧‧‧導電膜
318‧‧‧配向膜
320‧‧‧液晶層
322‧‧‧液晶元件
342‧‧‧基板
344‧‧‧遮光膜
346‧‧‧有色膜
348‧‧‧絕緣膜
350‧‧‧導電膜
352‧‧‧配向膜
362‧‧‧開口部
362c‧‧‧開口部
364‧‧‧開口部
364a‧‧‧開口部
364b‧‧‧開口部
364c‧‧‧開口部
372‧‧‧開口部
372a‧‧‧開口部
372b‧‧‧開口部
372c‧‧‧開口部
374a‧‧‧開口部
374b‧‧‧開口部
374c‧‧‧開口部
384a‧‧‧開口部
384b‧‧‧開口部
384c‧‧‧開口部
500‧‧‧液晶顯示裝置
501‧‧‧液晶面板
510‧‧‧控制電路
511‧‧‧檢測部
530‧‧‧顯示部
531‧‧‧像素
540‧‧‧掃描線驅動電路
541‧‧‧掃描線
550‧‧‧資料線驅動電路
551‧‧‧資料線
552‧‧‧D-A轉換電路
612‧‧‧曲線
614‧‧‧接線
616‧‧‧曲線
618‧‧‧接線
3501‧‧‧佈線
3502‧‧‧佈線
3503‧‧‧電晶體
3504‧‧‧液晶元件
3510‧‧‧佈線
3510_1‧‧‧佈線
3510_2‧‧‧佈線
3511‧‧‧佈線
3515_1‧‧‧塊
3515_2‧‧‧塊
3516‧‧‧塊
3530‧‧‧電子裝置
3531‧‧‧外殼
3532‧‧‧觸控面板
3533‧‧‧電池
3534‧‧‧控制部
3535‧‧‧佈線
3536‧‧‧佈線
3540‧‧‧顯示面板
3541‧‧‧基板
3542‧‧‧顯示部
3543‧‧‧基板
3544‧‧‧觸摸感測器
3545‧‧‧基板
3546‧‧‧保護基板
3547‧‧‧黏合層
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧桌腿
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9200‧‧‧電腦
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：圖1A至圖1C是說明電晶體的一個方式的俯視圖及剖面圖；圖2A至圖2D是說明電晶體的製造方法的一個方式的剖面圖；圖3A至圖3C是說明電晶體的一個方式的剖面圖；圖4是說明電晶體的一個方式的剖面圖；圖5A和圖5B是說明電晶體的一個方式的剖面圖；圖6A至圖6D是說明電晶體的一個方式的俯視圖及剖面圖；圖7A和圖7B是說明電晶體的帶結構的圖；圖8是說明半導體裝置的一個方式的剖面圖；圖9A至圖9C是說明電晶體的一個方式的俯視圖及剖面圖；圖10A至圖10C是說明電晶體的製造方法的一個方 式的剖面圖；圖11是說明電晶體的一個方式的剖面圖；圖12是說明電晶體的一個方式的剖面圖；圖13A至圖13C是說明電晶體的一個方式的俯視圖及剖面圖；圖14A至圖14C是說明電晶體的一個方式的俯視圖及剖面圖；圖15A至圖15C是說明半導體裝置的一個方式的方塊圖及電路圖；圖16是說明半導體裝置的一個方式的俯視圖；圖17是說明半導體裝置的一個方式的剖面圖；圖18A至圖18C是說明半導體裝置的製造方法的一個方式的剖面圖；圖19A至圖19C是說明半導體裝置的製造方法的一個方式的剖面圖；圖20A至圖20C是說明半導體裝置的製造方法的一個方式的剖面圖；圖21A和圖21B是說明半導體裝置的製造方法的一個方式的剖面圖；圖22A至圖22C是說明半導體裝置的製造方法的一個方式的剖面圖；圖23是說明半導體裝置的一個方式的俯視圖；圖24是說明半導體裝置的一個方式的剖面圖；圖25A至圖25C是說明半導體裝置的製造方法的一 個方式的剖面圖；圖26A和圖26B是說明半導體裝置的製造方法的一個方式的剖面圖；圖27是說明半導體裝置的一個方式的剖面圖；圖28A至圖28C是說明半導體裝置的製造方法的一個方式的剖面圖；圖29A至圖29C是說明半導體裝置的製造方法的一個方式的剖面圖；圖30是示出氧化物半導體的奈米束電子繞射圖案的圖；圖31是示出氧化物半導體的奈米束電子繞射圖案的圖；圖32A至圖32C是說明根據實施方式的觸摸感測器的圖；圖33A至圖33E是說明根據實施方式的觸控面板及電子裝置的結構例子的圖；圖34A和圖34B是說明具備根據實施方式的觸摸感測器的像素的圖；圖35A至圖35C是說明根據實施方式的觸摸感測器及像素的工作的圖；圖36是示出液晶顯示裝置的結構例子的方塊圖；圖37是說明液晶顯示裝置的驅動方法的一個例子的時序圖；圖38A至圖38C是說明包括本發明的一個方式的半 導體裝置的電子裝置的圖；圖39A至圖39C是說明包括本發明的一個方式的半導體裝置的電子裝置的圖；圖40是示出電晶體的Vg-Id特性的圖；圖41A和圖41B是示出BT應力測試及光BT應力測試後的電晶體的臨界電壓及偏移值的變動量的圖；圖42A和圖42B是說明臨界電壓及偏移值的定義的圖；圖43A和圖43B是示出BT應力測試結果的圖；圖44是示出TDS測量的結果的圖；圖45是說明ESR的測量結果的圖；圖46是說明SIMS的測量結果的圖；圖47A和圖47B是關於H2O脫離過程的計算的模型圖；圖48是關於H2O脫離過程的計算的模型圖；圖49是關於H2O脫離過程的能量圖及示意圖；圖50A和圖50B是說明SIMS的測量結果的圖；圖51A和圖51B是說明SIMS的測量結果的圖；圖52A和圖52B是示出TDS測量的結果的圖；圖53A和圖53B是示出電晶體的Vg-Id特性的圖。
下面，將參照圖式詳細說明本發明的實施方式。但是，本發明不侷限於以下說明，所屬技術領域的普 通技術人員可以很容易地理解一個事實就是其實施方式和詳細內容在不脫離本發明的精神及其範圍下可以被變換為各種形式。因此，本發明不應該被解釋為僅限定在下面的實施方式及實施例所記載的內容。另外，在下面所說明的實施方式及實施例中，在不同的圖式中使用相同的元件符號或相同的陰影線來表示相同部分或具有相同功能的部分，而省略反覆說明。
注意，在本說明書所說明的每一個圖式中，有時為了明確起見，誇大地表示各構成要素的大小、膜厚度、區域。因此，實際上的尺度並不一定限定於該尺度。
另外，在本說明書中使用的“第一”、“第二”、“第三”等的用語是為了方便識別構成要素而附加的，而不是為了在數目方面上進行限定。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。
另外，“源極”和“汲極”的功能在電路工作中當電流方向變化等情況下，有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。
另外，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的某單位電荷所具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
在本說明書中，當在進行光微影製程之後進行蝕刻製程時，去除在光微影製程中所形成的遮罩。
實施方式1
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置及其製造方法進行說明。
在包括氧化物半導體膜的電晶體中，引起電晶體的電特性不良的缺陷的一個例子是氧缺陷。例如，在具有膜中存在氧缺陷的氧化物半導體膜的電晶體中，臨界電壓容易向負方向變動，而容易具有常導通(normally-on)特性。這是因為由於氧化物半導體膜所包含的氧缺陷而產生電荷以導致低電阻化的緣故。當電晶體具有常導通特性時，產生各種問題，諸如在工作時容易產生工作故障或者在非工作時功耗增大等。另外，存在以下問題：即由於隨時間的變化或進行應力測試，導致電晶體的電特性，典型的是臨界電壓的變動量的增大。
氧缺陷的產生原因之一為在電晶體的製程中所產生的損傷。例如，當在氧化物半導體膜上利用電漿CVD法或濺射法來形成絕緣膜、導電膜等時，根據其形成條件，有時該氧化物半導體膜會受到損傷。
此外，氧缺陷的產生原因之一是因加熱處理從氧化物半導體膜脫離氧。例如，有為了去除包含在氧化物半導體膜中的氫、水等雜質進行加熱處理的情況。但是在氧化物半導體膜被露出的狀態下進行加熱處理，從氧化 物半導體膜脫離氧，而形成氧缺陷。
另外，除了氧缺陷以外，作為絕緣膜的構成元素的矽或碳等雜質也會導致電晶體的電特性不良。因此，當該雜質混入氧化物半導體膜時，會使該氧化物半導體膜低電阻化，因此，存在以下問題：即由於隨時間的變化或進行應力測試，導致電晶體的電特性，典型的為臨界電壓的變動量的增大。
鑒於上述問題，本實施方式的目的之一是在具備包括氧化物半導體膜的電晶體的半導體裝置中，減少具有通道區域的氧化物半導體膜中的氧缺陷，並降低氧化物半導體膜中的雜質濃度。
另一方面，市場銷售的顯示裝置的螢幕尺寸有大型化的趨勢，諸如對角線有60英寸以上，進而，在展開對以對角線具有120英寸以上的螢幕尺寸為目標的開發。由此，關於用於顯示裝置的玻璃基板，第8代以上的大面積化進展。然而，當使用大面積基板時，由於進行高溫度諸如450℃以上的加熱處理，所以加熱裝置的尺寸大且昂貴，由此增加生產成本。此外，因進行高溫處理產生基板的彎曲或收縮，由此良率降低。
鑒於上述問題，本實施方式的目的之一是加熱處理製程數少且利用能夠使用大面積基板的加熱處理製造半導體裝置。
圖1A至圖1C示出半導體裝置所具有的電晶體50的俯視圖及剖面圖。圖1A至圖1C所示的電晶體50 是通道蝕刻型電晶體。圖1A為電晶體50的俯視圖，圖1B為沿著圖1A的點劃線A-B之間的剖面圖，圖1C為沿著圖1A的點劃線C-D之間的剖面圖。另外，在圖1A中，為了明確起見，省略基板11、電晶體50的構成要素的一部分(例如閘極絕緣膜17)、氧化物絕緣膜23、氧化物絕緣膜24以及氮化物絕緣膜25等。
圖1B和圖1C所示的電晶體50包括設置在基板11上的閘極電極15。另外，還包括形成在基板11及閘極電極15上的閘極絕緣膜17、隔著閘極絕緣膜17與閘極電極15重疊的氧化物半導體膜18以及與氧化物半導體膜18接觸的一對電極21、22。另外，在閘極絕緣膜17、氧化物半導體膜18以及一對電極21、22上形成有由氧化物絕緣膜23、氧化物絕緣膜24及氮化物絕緣膜25構成的保護膜26。
本實施方式所示的電晶體50包括氧化物半導體膜18。另外，將氧化物半導體膜18的一部分用作通道區域。另外，以與氧化物半導體膜18接觸的方式形成有氧化物絕緣膜23，並且以與氧化物絕緣膜23接觸的方式形成有氧化物絕緣膜24。
氧化物半導體膜18的典型為In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。
另外，在氧化物半導體膜18為In-M-Zn氧化物膜的情況下，當In與M之和為100atomic%時，In與M 的原子數比率較佳的是如下：In原子的比率為25atomic%以上且M原子的比率低於75atomic%，更佳的是如下：In原子的比率為34atomic%以上且M原子的比率低於66atomic%。
氧化物半導體膜18的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，能夠降低電晶體50的關態電流。
氧化物半導體膜18的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
當氧化物半導體膜18為In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)時，較佳地用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足In
Figure TWI614813BD00001
M及Zn
Figure TWI614813BD00002
M。這種濺射靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、In：M：Zn=3：1：2。另外，在所成膜的氧化物半導體膜18的原子數比中，分別包含上述濺射靶材中的金屬元素的原子數比的±20%的範圍內的誤差。
作為氧化物半導體膜18使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜18使用載子密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下，更佳為1×1013個/cm3以下，進一步較佳為1×1011個/cm3以下的氧化物半導體膜。
注意，不侷限於上述記載，可以根據所需的 電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳的是適當地設定氧化物半導體膜18的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
此外，藉由作為氧化物半導體膜18使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，因此有時可以降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，因此有時具有較低的陷阱態密度。此外，高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著小，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。因此，有時在該氧化物半導體膜中形成有通道區域的電晶體的電特性變動小，因此該電晶體成為可靠性高的電晶體。此外，被氧化物半導體膜的陷阱態俘獲的電荷到被釋放需要長時間，有時像固定電荷那樣動作。 因此，有時在陷阱態密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
氧化物半導體膜中的氫與鍵合於金屬原子的氧發生反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，包括含氫的氧化物半導體的電晶體容易具有常開啟特性。
由此，較佳的是盡可能減少氧化物半導體膜18中的氫。明確而言，在氧化物半導體膜18中，使利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量出的氫濃度為5×1019atoms/cm3以下，較佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，還較佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下，更進一步較佳為1×1016atoms/cm3以下。
當氧化物半導體膜18包含第14族元素之一的矽或碳時，氧化物半導體膜18中氧缺陷增加，會導致使氧化物半導體膜18n型化。因此，氧化物半導體膜18中的矽或碳的濃度(利用二次離子質譜分析法得到的濃度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，將藉由二次離子質譜分析法得到的氧 化物半導體膜18的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。由此，較佳地降低氧化物半導體膜18的鹼金屬或鹼土金屬的濃度。
另外，當在氧化物半導體膜18中含有氮時生成作為載子的電子，載子密度增加而容易使氧化物半導體膜18n型化。其結果，包括含有氮的氧化物半導體的電晶體容易變為常開啟特性。因此，在該氧化物半導體膜中，較佳的是盡可能地減少氮，例如，藉由二次離子質譜分析法得到的氮濃度較佳為5×1018atoms/cm3以下。
另外，氧化物半導體膜18例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
氧化物半導體膜18例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外，氧化物半導體膜18也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合 膜。混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
另外，在本實施方式所示的電晶體50中，以與氧化物半導體膜18接觸的方式形成有氧化物絕緣膜23，並且以與氧化物絕緣膜23接觸的方式形成有氧化物絕緣膜24。
氧化物絕緣膜23為使氧透過的氧化物絕緣膜。另外，當在後面形成氧化物絕緣膜24時，氧化物絕緣膜23用作緩和對氧化物半導體膜18所造成的損傷的膜。
作為氧化物絕緣膜23，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下的氧化矽膜、氧氮化矽膜等。注意，在本說明書中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜，而“氮氧化矽膜”是指在其組成中含氮量多於含氧量的膜。
此外，較佳的是使氧化物絕緣膜23中的缺陷量較少，典型的是，藉由ESR測量，使在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度為3×1017spins/cm3以下。這是因為若氧化物絕緣膜23中所含的缺陷密度較高，則氧與該缺陷鍵合，氧化物絕緣膜 23中的氧透過量有可能減少。
此外，較佳的是使在氧化物絕緣膜23與氧化物半導體膜18之間的介面的缺陷量較少，典型的是，藉由ESR測量，使在起因於氧化物半導體膜18中的缺陷的g=1.93處呈現的信號的自旋密度為1×1017spins/cm3以下，更佳為檢測下限以下。
此外，在氧化物絕緣膜23中，從外部進入氧化物絕緣膜23的氧並非全部移動到氧化物絕緣膜23的外部，而有一部分的氧殘留在氧化物絕緣膜23中。此外，在氧進入氧化物絕緣膜23的同時，氧化物絕緣膜23中所含的氧移動到氧化物絕緣膜23的外部，由此有時會發生在氧化物絕緣膜23中氧的移動。
當形成使氧透過的氧化物絕緣膜作為氧化物絕緣膜23時，可以使從設置在氧化物絕緣膜23上的氧化物絕緣膜24脫離的氧經由氧化物絕緣膜23移動到氧化物半導體膜18中。
氧化物絕緣膜24以與氧化物絕緣膜23接觸的方式來形成。氧化物絕緣膜24使用包含超過化學計量組成的氧的氧化物絕緣膜形成。由於包含超過化學計量組成的氧的氧化物絕緣膜被加熱，一部分的氧脫離。包含超過化學計量組成的氧的氧化物絕緣膜藉由TDS分析，換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。
作為氧化物絕緣膜24可以使用厚度為30nm 以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳的是使氧化物絕緣膜24中的缺陷量較少，典型的是，藉由ESR測量，使在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。另外，由於氧化物絕緣膜24比氧化物絕緣膜23離氧化物半導體膜18更遠，因此，氧化物絕緣膜24的缺陷密度可以高於氧化物絕緣膜23。
以下對電晶體50的其他構成要素的詳細內容進行說明。
雖然對基板11的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，作為基板11，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以利用以矽或碳化矽等為材料的單晶半導體基板、多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板11。當作為基板11使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
另外，作為基板11，也可以使用撓性基板， 並且在撓性基板上直接形成電晶體50。或者，也可以在基板11與電晶體50之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板11分離並轉置到其他基板上的情況。此時，也可以將電晶體50轉置到耐熱性低的基板或撓性基板上。
閘極電極15可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素或者以上述金屬元素為成分的合金或組合上述金屬元素的合金等來形成。另外，也可以使用選自錳和鋯中的一種或多種的金屬元素。此外，閘極電極15可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、以及依次層疊鈦膜、鋁膜及鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的一種或多種而形成的合金膜或氮化膜。
另外，閘極電極15也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。此外，也可以採用上述透光導電材料與上述金屬元素的疊層結構。
另外，也可以在閘極電極15與閘極絕緣膜17之間設置In-Ga-Zn類氧氮化物膜、In-Sn類氧氮化物膜、In-Ga類氧氮化物膜、In-Zn類氧氮化物膜、Sn類氧氮化物膜、In類氧氮化物膜、金屬氮化膜(InN、ZnN等)等。由於上述膜具有5eV以上，較佳為5.5eV以上的功函數，且大於氧化物半導體的電子親和力，所以可使包括氧化物半導體的電晶體的臨界電壓向正方向漂移，從而可以實現所謂的常閉特性的切換元件。例如，在使用In-Ga-Zn類氧氮化物膜的情況下，使用氮濃度至少高於氧化物半導體膜18的In-Ga-Zn類氧氮化物膜，明確而言，氮濃度為7atoms%以上的In-Ga-Zn類氧氮化物膜。
閘極絕緣膜17例如使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn類金屬氧化物等即可，並且以疊層結構或單層結構來設置。
此外，藉由使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料來形成閘極絕緣膜17，可減少電晶體的閘極漏電流。
較佳的是將閘極絕緣膜17的厚度設定為5nm以上且400nm以下，較佳為10nm以上且300nm以下，更佳為50nm以上且250nm以下。
一對電極21、22作為導電材料使用選自鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭和鎢中的單個金屬 或以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在鎢膜上層疊鈦膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
另外，藉由在氧化物絕緣膜24上設置對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜25，能夠防止氧從氧化物半導體膜18擴散到外部，並能夠防止氫、水等從外部侵入氧化物半導體膜18。氮化物絕緣膜可以使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等形成。另外，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，可以舉出氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿等。
接著，參照圖2A至圖2D對圖1A至圖1C所示的電晶體50的製造方法進行說明。
如圖2A所示，在基板11上形成閘極電極15，並且在閘極電極15上形成閘極絕緣膜17。
在此，作為基板11使用玻璃基板。
以下示出閘極電極15的形成方法。首先，藉由濺射法、CVD法、蒸鍍法等形成導電膜，並且藉由光微影製程在導電膜上形成遮罩。接著，用該遮罩對導電膜的一部分進行蝕刻來形成閘極電極15。然後，去除遮罩。
另外，對於閘極電極15，也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。
在此，藉由濺射法形成厚度為100nm的鎢膜。接著，藉由光微影製程形成遮罩，用該遮罩對鎢膜進行乾蝕刻，由此形成閘極電極15。
閘極絕緣膜17藉由濺射法、CVD法、蒸鍍法等來形成。
當作為閘極絕緣膜17形成氧化矽膜、氧氮化矽膜或氮氧化矽膜時，作為源氣體，較佳地使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
此外，當作為閘極絕緣膜17形成氧化鎵膜時，可以利用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬氣相沉積)法來形成。
接著，如圖2B所示，在閘極絕緣膜17上形成氧化物半導體膜18。
下面，說明氧化物半導體膜18的形成方法。在閘極絕緣膜17上形成成為氧化物半導體膜18的氧化物 半導體膜。接著，利用光微影製程在氧化物半導體膜上形成遮罩，然後使用該遮罩對氧化物半導體膜進行部分蝕刻，如圖2B所示那樣，形成與元件分離的氧化物半導體膜18。此後去除遮罩。
後面成為氧化物半導體膜18的氧化物半導體膜可以利用濺射法、塗敷法、脈衝雷射沉積法、雷射燒蝕法等來形成。
在利用濺射法形成氧化物半導體膜的情況下，作為用來生成電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧氣體、稀有氣體和氧的混合氣體。此外，當採用稀有氣體和氧的混合氣體時，氧的比例較佳為高於稀有氣體的比例。
另外，根據所形成的氧化物半導體膜的組成而適當地選擇靶材即可。
為了獲得高純度本質或實質上高純度本質的氧化物半導體膜，不僅需要使室內高真空抽氣，而且需要使濺射氣體變得高純度。作為濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此能夠盡可能地防止水分等混入氧化物半導體膜。
在此，利用使用In-Ga-Zn氧化物靶材(In：Ga：Zn=1：1：1)的濺射法形成厚度為35nm的In-Ga-Zn 氧化物膜以作為氧化物半導體膜。接著，在氧化物半導體膜上形成遮罩，對氧化物半導體膜的一部分進行選擇蝕刻，由此形成氧化物半導體膜18。
接著，如圖2C所示，在形成氧化物半導體膜18之後不進行加熱處理，形成一對電極21、22。
以下示出一對電極21、22的形成方法。首先，藉由濺射法、CVD法、蒸鍍法等來形成導電膜。接著，藉由光微影製程在該導電膜上形成遮罩。接著，用該遮罩對導電膜進行蝕刻以形成一對電極21、22。然後，去除遮罩。
在此，藉由濺射法依次層疊厚度為50nm的鎢膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜。接著，藉由光微影製程在鈦膜上形成遮罩，用該遮罩對鎢膜、鋁膜及鈦膜進行乾蝕刻，由此形成一對電極21、22。
接著，如圖2D所示，在氧化物半導體膜18及一對電極21、22上形成氧化物絕緣膜23。接著，在氧化物絕緣膜23上形成氧化物絕緣膜24。
較佳的是，在形成氧化物絕緣膜23之後，在不暴露於大氣的狀態下連續地形成氧化物絕緣膜24。在形成氧化物絕緣膜23之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上以連續地形成氧化物絕緣膜24，由此能夠在減少來源於氧化物絕緣膜23與氧化物絕緣膜24之間的介面的大 氣成分的雜質濃度的同時，能夠使包含於氧化物絕緣膜24中的氧移動到氧化物半導體膜18中，由此能夠減少氧化物半導體膜18的氧缺陷量。
利用以下述條件可以形成氧化矽膜或氧氮化矽膜以作為氧化物絕緣膜23：在280℃以上且400℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為20Pa以上且250Pa以下，較佳為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻功率。
作為氧化物絕緣膜23的源氣體，較佳地使用含有矽的沉積氣體及氧化性氣體。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
藉由採用上述條件，可以形成使氧透過的氧化物絕緣膜作為氧化物絕緣膜23。另外，藉由設置氧化物膜19及氧化物絕緣膜23，在後續形成氧化物絕緣膜24的形成製程中，能夠降低對氧化物半導體膜18所造成的損傷。
此外，利用以下述條件可以形成氧化矽膜或氧氮化矽膜以作為氧化物絕緣膜23：在280℃以上且400℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室中，將處理室中的壓力設定為100Pa以上且250Pa以下，並且對設置在處理室中的電極供應高頻電力。
在該成膜條件下，藉由將基板溫度設定為上述溫度，矽及氧的鍵合力變強。其結果是，作為氧化物絕緣膜23可以形成氧透過，緻密且硬的氧化物絕緣膜，典型的是，在25℃下對0.5重量%的氟酸的蝕刻速度為10nm/分鐘以下，較佳為8nm/分鐘以下的氧化矽膜或氧氮化矽膜。
此外，由於邊進行加熱邊形成氧化物絕緣膜23，所以在該製程中可以使包含在氧化物半導體膜18中的氫、水等脫離。包含在氧化物半導體膜18中的氫與在電漿中產生的氧自由基鍵合，而成為水。由於在氧化物絕緣膜23的形成製程中對基板進行加熱，所以因氧與氫的鍵合產生的水從氧化物半導體膜脫離。即，藉由電漿CVD法形成氧化物絕緣膜23，可以減少包含在氧化物半導體膜中的水及氫。
此外，由於在形成氧化物絕緣膜23的製程中進行加熱，所以氧化物半導體膜18被露出的狀態下的加熱時間短，由此可以減少因加熱處理從氧化物半導體膜脫離的氧量。即，可以減少包含在氧化物半導體膜中的氧缺陷量。
再者，藉由將處理室的壓力設定為100Pa以上且250Pa以下，氧化物絕緣膜23中的含水量下降，因此能夠在降低電晶體50的電特性偏差的同時，能夠抑制臨界電壓的變動。
另外，藉由將處理室的壓力設定為100Pa以 上且250Pa以下，當形成氧化物絕緣膜23時，能夠降低對氧化物半導體膜18所造成的損傷，因此能夠降低氧化物半導體膜18中的氧缺陷量。尤其是，當提高氧化物絕緣膜23或者在後續形成的氧化物絕緣膜24的成膜溫度，典型的為高於220℃的溫度，此時，氧化物半導體膜18所包含的氧的一部分脫離，容易形成氧缺陷。另外，當為了提高電晶體的可靠性而採用用來降低在後面形成的氧化物絕緣膜24中的缺陷量的成膜條件時，氧的脫離量容易降低。其結果是，有時難以減少氧化物半導體膜18中的氧缺陷。然而，藉由將處理室的壓力設定為100Pa以上且250Pa以下，並降低在形成氧化物絕緣膜23時對氧化物半導體膜18所造成的損傷，即使從氧化物絕緣膜24脫離的氧量較低，也能夠減少氧化物半導體膜18中的氧缺陷。
另外，藉由將氧化性氣體量設定為包含矽的沉積氣體量的100倍以上，能夠減少氧化物絕緣膜23中的含氫量。其結果是，能夠減少混入氧化物半導體膜18的含氫量，因此，能夠抑制電晶體的臨界電壓的負向漂移。
在此，作為氧化物絕緣膜23，在如下條件下利用電漿CVD法來形成厚度為50nm的氧氮化矽膜：將流量為30sccm的矽烷及流量為4000sccm的一氧化二氮用作源氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，使用27.12MHz的高頻電源將150W的高頻功 率供應到平行平板電極。藉由採用上述條件，能夠形成使氧透過的氧氮化矽膜。
藉由以下述條件形成氧化矽膜或氧氮化矽膜以作為氧化物絕緣膜24：在180℃以上且280℃以下，較佳為200℃以上且240℃以下的溫度下來保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下，較佳地設定為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
作為氧化物絕緣膜24的源氣體，較佳地使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
作為氧化物絕緣膜24的成膜條件，在上述壓力的處理室中供應具有上述功率密度的高頻功率，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且源氣體的氧化進展，所以氧化物絕緣膜24中的含氧量超過化學計量組成。另一方面，在基板溫度是上述溫度下形成的膜中，由於矽與氧的鍵合力較低，因此，因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果是，能夠形成包含超過化學計量組成的氧且因加熱而釋放氧的一部分的氧化物絕緣膜。此外，在氧化物半導體膜18上設置有氧化物絕緣膜23。由此，在氧化物絕緣膜24的形成製程 中，氧化物絕緣膜23用作氧化物半導體膜18的保護膜。其結果是，能夠在減少對氧化物半導體膜18所造成的損傷的同時，使用功率密度高的高頻功率來形成氧化物絕緣膜24。
另外，在氧化物絕緣膜24的成膜條件中，藉由包含矽的沉積氣體的流量多於氧化性氣體的流量，可以降低氧化物絕緣膜24中的缺陷量。典型的是，能夠形成缺陷量較低的氧化物絕緣膜，其中藉由ESR測量，在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於6×1017spins/cm3，較佳為3×1017spins/cm3以下，更佳為1.5×1017spins/cm3以下。由此能夠提高電晶體的可靠性。
在此，作為氧化物絕緣膜24，在如下條件下利用電漿CVD法形成厚度為400nm的氧氮化矽膜：將流量為200sccm的矽烷及流量為4000sccm的一氧化二氮用作源氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，使用27.12MHz的高頻電源將1500W的高頻功率供應到平行平板電極。另外，電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備，將所供應的功率的換算為每單位面積的功率(功率密度)為0.25W/cm2。
接著，進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下。
該加熱處理可以使用電爐、RTA裝置等來進 行。藉由使用RTA裝置，可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。另外，上述氮、氧、超乾燥空氣或稀有氣體較佳的是不含有氫、水等。
藉由該加熱處理，能夠將氧化物絕緣膜24中所含的氧的一部分移動到氧化物半導體膜18中以進一步減少氧化物半導體膜18中的氧缺陷量。
另外，當氧化物絕緣膜23及氧化物絕緣膜24包含水、氫等時，若在後續形成具有阻擋水、氫等的功能的氮化物絕緣膜25並進行加熱處理，則氧化物絕緣膜23及氧化物絕緣膜24所包含的水、氫等會移動到氧化物半導體膜18中，因此，在氧化物半導體膜18中產生缺陷。然而，藉由進行上述加熱處理，能夠使氧化物絕緣膜23及氧化物絕緣膜24中所包含的水、氫等發生脫離，由此在能夠降低電晶體50的電特性偏差的同時，能夠抑制臨界電壓的變動。
另外，當在進行加熱的同時，在氧化物絕緣膜23上形成氧化物絕緣膜24時，可以將氧移動到氧化物半導體膜18中以補償氧化物半導體膜18中的氧缺陷，因此，不需要進行上述加熱處理。
在此，在氮及氧氛圍下，以350℃進行1小時的加熱處理。
另外，當形成一對電極21、22時，由於導電膜的蝕刻，氧化物半導體膜18會受到損傷而在氧化物半導體膜18的背通道(在氧化物半導體膜18中與對置於閘極電極15的表面相反一側的表面)一側產生氧缺陷。然而，當在氧化物絕緣膜24中使用包含超過化學計量組成的氧的氧化物絕緣膜時，藉由加熱處理能夠修復產生在該背通道一側的氧缺陷。由此，能夠減少氧化物半導體膜18中的缺陷，因此，能夠提高電晶體50的可靠性。
接著，利用濺射法、CVD法等來形成氮化物絕緣膜25。
當利用電漿CVD法來形成氮化物絕緣膜25時，藉由在300℃以上且400℃以下，較佳為320℃以上且370℃以下的溫度下來保持設置在電漿CVD設備的抽成真空的處理室中的基板，能夠形成緻密的氮化物絕緣膜，所以是較佳的。
當作為氮化物絕緣膜25利用電漿CVD法來形成氮化矽膜時，較佳地使用包含矽的沉積氣體、氮及氨作為源氣體。藉由作為源氣體使用其量比氮量少的氨，在電漿中氨發生解離而產生活性種。該活性種切斷包含矽的沉積氣體中所含的矽與氫之間的鍵合及氮原子之間的三鍵。其結果是，能夠促進矽與氮的鍵合，能夠形成矽與氫的鍵合較少、缺陷較少且緻密的氮化矽膜。另一方面，藉 由在源氣體中使用其量比氮量多的氨，包含矽的沉積氣體及氮各自的分解不進展，矽與氫的鍵合殘留，導致形成缺陷較多且不緻密的氮化矽膜。由此，在源氣體中，較佳的是氮對氨的流量比設定為5以上且50以下，較佳為10以上且50以下。
在此，在如下條件下利用電漿CVD法來形成厚度為50nm的氮化矽膜：在電漿CVD設備的處理室中，將流量為50sccm的矽烷、流量為5000sccm的氮以及流量為100sccm的氨用作源氣體，將處理室的壓力設定為100Pa，將基板溫度設定為350℃，用27.12MHz的高頻電源對平行平板電極供應1000W的高頻功率。另外，電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備，將所供應的功率的換算為每單位面積的功率(功率密度)為1.7×10-1W/cm2。
藉由上述製程，能夠形成由氧化物絕緣膜23、氧化物絕緣膜24及氮化物絕緣膜25構成的保護膜26。
接著，也可以進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下。
藉由上述製程，能夠製造電晶體50。
在本實施方式中，由於利用電漿CVD法在以280℃以上且400℃以下的溫度進行加熱的同時形成氧化 物絕緣膜，所以可以使氧化物半導體膜18中的氫、水等脫離。此外，在該製程中，氧化物半導體膜被露出的狀態下的加熱時間短，即使將藉由加熱處理的氧化物半導體膜的溫度設定為400℃以下，也可以製造與在高溫下進行加熱處理而成的電晶體的臨界電壓的變動量相等的電晶體。其結果是，可以縮減半導體裝置的成本。
此外，藉由以與用作通道區域的氧化物半導體膜重疊的方式來形成包含超過化學計量組成的氧的氧化物絕緣膜，能夠使該氧化物絕緣膜中的氧移動到氧化物半導體膜中。由此，能夠減少氧化物半導體膜中的氧缺陷量。
尤其是，藉由將在用作通道區域的氧化物半導體膜與包含超過化學計量組成的氧的氧化物絕緣膜之間形成使氧透過的氧化物絕緣膜，當形成包含超過化學計量組成的氧的氧化物絕緣膜時，能夠抑制對該氧化物半導體膜造成損傷。由此，能夠減少氧化物半導體膜中的氧缺陷量。
藉由上述步驟，能夠獲得使用了氧化物半導體膜的半導體裝置中的缺陷量得到減少的半導體裝置。另外，能夠獲得使用了氧化物半導體膜的半導體裝置的電特性得到提高的半導體裝置。
<氧化物半導體膜中的氫與過剩氧的反應>
這裡，以下說明當利用電漿CVD法形成氧化物絕緣 膜時產生的氧自由基與氧化物半導體膜中的氫的反應。
首先，說明用來生成氧自由基的源氣體。
作為能夠生成氧自由基的氛圍的典型例子有一氧化二氮氛圍及氧氛圍。
對在一氧化二氮氛圍中產生的電漿中氧自由基生成的反應的反應焓(reaction enthalpy)進行計算。使用Gaussian 09進行計算。作為計算方法使用Moller-Plesset的二次攝動(MP2)，作為基底函數使用電子相關的cc-pVDZ。算式1示出計算結果。
[算式1]△H(N 2 O→N 2+O)=E tot (N 2)+E tot (O)-E tot (N 2 O)=1.864eV
對在氧氛圍中產生的電漿中氧自由基生成的反應的反應焓進行計算。使用Gaussian 09進行計算。作為計算方法使用Moller-Plesset的二次攝動(MP2)，作為基底函數使用電子相關的cc-pVDZ。算式2示出計算結果。
[算式2]△H(O 2→2O)=2E tot (O)-E tot (O 2)=5.032eV
從算式1及算式2所示的計算結果可知，與氧氛圍相比，在一氧化二氮氛圍中產生的電漿中更容易生成氧自由基。
接著，對作為氧化物半導體膜使用InGaZnO4而因與位於氧化物半導體膜表面的Ga原子或氧原子鍵合的過剩氧(以下稱為exO)導致的H2O脫離的過程進行調查。
這裡，使用在c軸方向上設置有真空區域的表面模型(原子數量：112個)進行H2O脫離過程的計算。該表面模型是以如下方法獲得的：關於InGaZnO4的結晶的基本單位晶格在a軸及b軸方向上放大至兩倍的結構，以成為(Ga、Zn)O層為最外表面且具有(Ga、Zn)O層、InO2層及(Ga、Zn)O層的三層的結構的方式在(001)面截斷結晶結構。圖47A示出用於計算的模型。在圖47A中，將鍵合於InGaZnO4的表面的過剩氧表示為exO。此外，在離exO遠的位置上配置兩個H。此外，如圖47B所示，在InGaZnO4表面上的exO當形成Ga-exO-O時在能量上穩定。由此，將圖47A所示的結構設定為反應路徑的初期結構。此外，表1示出計算條件。
Figure TWI614813BD00003
圖48示出步驟(0)至步驟(8)的InGaZnO4的結構。此外，將兩個H原子按接近於exO的順序分別表示為H1、H2。
在從步驟(0)至步驟(1)中，H1擴散到exO附近。
在從步驟(1)至步驟(2)中，H1與鍵合於exO的O(O1)鍵合。
在從步驟(2)至步驟(3)中，H1移動到O1的外側。
在從步驟(3)至步驟(4)中，H1與exO鍵合而形成Ga-exO-H1。
在從步驟(4)至步驟(5)中，H2與O1鍵合。
在從步驟(5)至步驟(6)中，H2移動到O1的外側。
在從步驟(6)至步驟(7)中，H2與exO鍵合。
在從步驟(7)至步驟(8)中，由H1、exO及H2構成的H2O脫離。
接著，圖49示出以步驟(0)的結構為反應路徑的能量的基準(0.00eV)而對步驟(1)至步驟(8)中的能量變化進行計算的能量圖及各步驟中的Ga、O及H的反應示意圖。
從圖49可知，當在InGaZnO4表面上鍵合exO時，由於該exO與InGaZnO4中的H的生成H2O的反應及該H2O脫離反應而能量顯著下降。即，可知該反應是發熱反應。
由此可知，當包含在電漿中的氧自由基與In-Ga-Zn氧化物表面鍵合而作為exO存在時，在In-Ga-Zn氧化物中不形成氧缺陷，而In-Ga-Zn氧化物中的H與exO產生反應，由此生成H2O。此外，該H2O可以脫離。其結果，可以降低氧化物半導體膜中的氫濃度。
<變形例1 基底絕緣膜>
在本實施方式所示的電晶體50中，可以根據需要在基板11與閘極電極15之間設置基底絕緣膜。作為基底絕緣膜的材料，可以舉出氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等。另外，作為基底絕緣膜的材料，藉由使用氮化矽、氧化 鎵、氧化鉿、氧化釔、氧化鋁等，可以抑制雜質、典型的為鹼金屬、水、氫等從基板11擴散到氧化物半導體膜18中。
基底絕緣膜可以利用濺射法、CVD法等來形成。
<變形例2 閘極絕緣膜>
在本實施方式所示的電晶體50中，可以根據需要作為閘極絕緣膜17的結構採用層疊結構。這裡，參照圖3A至圖3C說明閘極絕緣膜17的結構。
如圖3A所示，作為閘極絕緣膜17的結構可以採用從閘極電極15一側依次層疊氮化物絕緣膜17a及氧化物絕緣膜17b的疊層結構。藉由在閘極電極15一側設置氮化物絕緣膜17a，可以防止來自閘極電極15的雜質(典型地是氫、氮、鹼金屬或鹼土金屬等)移動到氧化物半導體膜18中。
此外，藉由在氧化物半導體膜18一側設置氧化物絕緣膜17b，可以降低在閘極絕緣膜17與氧化物半導體膜18之間的介面的缺陷態密度。其結果是，可以得到電特性的劣化少的電晶體。此外，與氧化物絕緣膜24同樣地，藉由使用包含超過化學計量組成的氧的氧化物絕緣膜形成氧化物絕緣膜17b，可以進一步降低在閘極絕緣膜17與氧化物半導體膜18之間的介面的缺陷態密度，所以是較佳的。
如圖3B所示，閘極絕緣膜17可以採用從閘極電極15一側依次層疊缺陷少的氮化物絕緣膜17c、氫阻擋性高的氮化物絕緣膜17d及氧化物絕緣膜17b的疊層結構。藉由作為閘極絕緣膜17設置缺陷少的氮化物絕緣膜17c，可以提高閘極絕緣膜17的絕緣耐壓。此外，藉由設置氫阻擋性高的氮化物絕緣膜17d，可以防止來自閘極電極15及氮化物絕緣膜17c的氫移動到氧化物半導體膜18中。
以下示出圖3B所示的氮化物絕緣膜17c、17d的製造方法的一個例子。首先，藉由將矽烷、氮和氨的混合氣體用作源氣體的電漿CVD法形成缺陷少的氮化矽膜作為氮化物絕緣膜17c。接著，將源氣體切換為矽烷及氮的混合氣體而形成氫濃度低且能夠阻擋氫的氮化矽膜作為氮化物絕緣膜17d。藉由採用上述形成方法，可以形成層疊有缺陷少且具有氫阻擋性的氮化物絕緣膜的閘極絕緣膜17。
如圖3C所示，閘極絕緣膜17可以採用從閘極電極15一側依次層疊雜質阻擋性高的氮化物絕緣膜17e、缺陷少的氮化物絕緣膜17c、氫阻擋性高的氮化物絕緣膜17d及氧化物絕緣膜17b的疊層結構。藉由作為閘極絕緣膜17設置雜質阻擋性高的氮化物絕緣膜17e，可以防止來自閘極電極15的雜質(典型地是氫、氮、鹼金屬或鹼土金屬等)移動到氧化物半導體膜18中。
以下示出圖3C所示的氮化物絕緣膜17e、 17c、17d的製造方法的一個例子。首先，藉由將矽烷、氮和氨的混合氣體用作源氣體的電漿CVD法形成雜質阻擋性高的氮化矽膜作為氮化物絕緣膜17e。接著，藉由增加氨流量，形成缺陷少的氮化矽膜作為氮化物絕緣膜17c。接著，將源氣體切換為矽烷及氮的混合氣體而形成氫濃度低且能夠阻擋氫的氮化矽膜作為氮化物絕緣膜17d。藉由採用上述形成方法，可以形成層疊有缺陷少且具有雜質阻擋性的氮化物絕緣膜的閘極絕緣膜17。
<變形例3 一對電極>
作為設置在本實施方式所示的電晶體50中的一對電極21、22，較佳地使用鎢、鈦、鋁、銅、鉬、鉻或鉭或者其合金等容易與氧鍵合的導電材料。其結果是，氧化物半導體膜18中所含的氧與一對電極21、22中所含的導電材料鍵合，氧缺陷區域形成在氧化物半導體膜18中。此外，也有形成一對電極21、22的導電材料的構成元素的一部分混入氧化物半導體膜18的情況。其結果是，如圖4所示，低電阻區域20a、20b形成在氧化物半導體膜18中的與一對電極21、22接觸的區域附近。低電阻區域20a、20b形成在閘極絕緣膜17與一對電極21、22之間以與一對電極21、22接觸。低電阻區域20a、20b由於導電性高，所以可以降低氧化物半導體膜18與一對電極21、22之間的接觸電阻，因此可以增大電晶體的通態電流(on-state current)。
另外，一對電極21、22也可具有上述容易與氧鍵合的導電材料和氮化鈦、氮化鉭、釕等不容易與氧鍵合的導電材料的疊層結構。藉由採用上述疊層結構，能夠防止一對電極21、22與氧化物絕緣膜23之間的介面處的一對電極21、22的氧化，由此能夠抑制一對電極21、22被高電阻化。
<變形例4 氧化物半導體膜>
在本實施方式所示的電晶體50的製造方法中，可以在氧化物半導體膜18的側面上設置因氧化物半導體膜18的反應而產生的化合物。這裡，參照圖5A和圖5B說明圖1B的電晶體50的氧化物半導體膜18附近的放大圖。
例如，如圖5A所示，可以在氧化物半導體膜18的背通道一側設置因氧化物半導體膜18的反應而產生的化合物18c。可以在形成一對電極21、22之後，可以藉由使氧化物半導體膜18暴露於TMAH(Tetramethylammonium Hydroxide：四甲基氫氧化銨)溶液等鹼性溶液或者磷酸、硝酸、氫氟酸、鹽酸、硫酸、醋酸、草酸等酸性溶液形成化合物18c。
另外，在該製程中，在氧化物半導體膜18的一部分被蝕刻的同時，與上述鹼性溶液、酸性溶液起反應，而反應物殘留。當氧化物半導體膜18使用In-Ga氧化物、In-M-Zn氧化物(M是Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)形成時，在該製程中，由於優先去除包含 在氧化物半導體膜18中的In(氧化銦)，所以形成化合物18c，其中Ga或M對In的比率高於氧化物半導體膜18中的Ga或M對In的比率。
在Ga或M的比率高於In的化合物18c中，作為M的Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf的原子數比高於In。由此，由於能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜18的雜質量。其結果是，能夠製造臨界電壓的變動少的電晶體。
此外，藉由進行該處理，能夠去除一對電極21、22間的蝕刻殘渣。其結果是，可以抑制流過在一對電極21、22間的洩漏電流的產生。
此外，如圖5B所示，可以在氧化物半導體膜18的側面上設置化合物18d。可以當形成氧化物半導體膜18時藉由對氧化物半導體膜18進行使用TMAH溶液等鹼性溶液或者磷酸、硝酸、氫氟酸、鹽酸、硫酸、醋酸、草酸等酸性溶液的濕蝕刻處理形成化合物18d。或者，藉由進行作為蝕刻氣體使用三氯化硼氣體和氯氣體的乾蝕刻處理，可以形成化合物18d。或者藉由在形成氧化物半導體膜18之後使氧化物半導體膜18暴露於上述溶液，可以形成化合物18d。
化合物18d與化合物18c同樣地Ga或M的比率高於In。由此，由於化合物18d能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜18的雜質量。其結果是，能夠製造臨界電壓的變動少的電晶 體。
<變形例5 氧化物半導體膜>
此外，在本實施方式所示的電晶體50的製造方法中，可在形成一對電極21、22之後，將氧化物半導體膜18暴露於產生在氧氛圍中的電漿，來對氧化物半導體膜18供應氧。氧氛圍的例子為氧、臭氧、一氧化二氮、二氧化氮等的氛圍。而且，在該電漿處理中，較佳的是將氧化物半導體膜18暴露於在對基板11一側不施加偏壓的狀態下產生的電漿中。其結果是，能夠不使氧化物半導體膜18受損傷，且能供應氧，可減少氧化物半導體膜18中的氧缺陷量。此外，可以去除因蝕刻處理而殘留在氧化物半導體膜18的表面上的雜質諸如氟、氯等鹵素等。此外，較佳的是邊進行300℃以上的加熱邊進行該電漿處理。電漿中的氧與氧化物半導體膜18中的氫鍵合而成為水。由於對基板進行加熱，所以該水從氧化物半導體膜18脫離。其結果是，可以減少氧化物半導體膜18中的含氫量及含水量。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合並實施。
實施方式2
在本實施方式中，參照圖式對包括與實施方式1相比 能夠進一步減少氧化物半導體膜中的缺陷量的電晶體的半導體裝置進行說明。本實施方式所說明的電晶體與實施方式1之間的不同點在於，本實施方式所示的電晶體包括具有氧化物半導體膜及接觸於氧化物半導體膜的氧化物的多層膜。
圖6A和圖6B示出半導體裝置所包括的電晶體60的俯視圖及剖面圖。圖6A為電晶體60的俯視圖，圖6B為圖6A的點劃線A-B之間的剖面圖。另外，在圖6A中，為了明確起見，省略基板11、電晶體60的構成要素的一部分(例如，閘極絕緣膜17)、氧化物絕緣膜23、氧化物絕緣膜24以及氮化物絕緣膜25等。
圖6A和圖6B所示的電晶體60包括設置在基板11上的閘極電極15。另外，形成有隔著閘極絕緣膜17與閘極電極15重疊的多層膜20以及與多層膜20接觸的一對電極21、22。另外，在閘極絕緣膜17、多層膜20及一對電極21、22上形成有由氧化物絕緣膜23、氧化物絕緣膜24及氮化物絕緣膜25構成的保護膜26。
在本實施方式所示的電晶體60中，多層膜20包括氧化物半導體膜18及氧化物膜19。即，多層膜20為兩層結構。另外，將氧化物半導體膜18的一部分用作通道區域。此外，以與多層膜20接觸的方式形成有氧化物絕緣膜23，以與氧化物絕緣膜23接觸的方式形成有氧化物絕緣膜24。即，在氧化物半導體膜18與氧化物絕緣膜23之間設置有氧化物膜19。
氧化物膜19是由構成氧化物半導體膜18的元素中的一種以上構成的氧化物膜。此外，由於氧化物膜19由構成氧化物半導體膜18的元素中的一種以上構成，所以在氧化物半導體膜18與氧化物膜19之間的介面不容易產生介面散射。由此，由於在該介面中載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
作為氧化物膜19典型的是In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M是Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)，並且與氧化物半導體膜18相比，氧化物膜19的導帶底端的能量較接近於真空能階，典型的是，氧化物膜19的導帶底端的能量和氧化物半導體膜18的導帶底端的能量之間的差異較佳為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。換而言之，氧化物膜19的電子親和力與氧化物半導體膜18的電子親和力之差為0.05eV以上、0.07eV以上、0.1eV以上或者0.15eV以上，且2eV以下、1eV以下、0.5eV以下或者0.4eV以下。
氧化物膜19藉由包含In載子移動率(電子移動率)得到提高，所以是較佳的。
藉由使氧化物膜19具有其原子數比高於In的原子數比的Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf，有時具有如下效果：(1)使氧化物膜19的能隙增大；(2)使氧化物膜19的電子親和力減小；(3)遮蔽來自 外部的雜質；(4)與氧化物半導體膜18相比絕緣性提高；(5)由於Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf是與氧的鍵合力強的金屬元素，所以藉由具有其原子數比高於In的原子數比的Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf，不容易產生氧缺陷。
在氧化物膜19為In-M-Zn氧化物膜的情況下，當In和M之和為100atomic%時，In與M的原子數比率較佳的是如下：In原子數比率低於50atomic%且M原子數比率為50atomic%以上，更佳的是如下：In原子數比率低於25atomic%且M原子數比率為75atomic%以上。
另外，當氧化物半導體膜18及氧化物膜19為In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)時，氧化物膜19中所含的M(Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)的原子數比大於氧化物半導體膜18中的M的原子數比，典型的是，氧化物膜19中所含的M的原子數比率為氧化物半導體膜18中所含的M的原子數比率的1.5倍以上，較佳為2倍以上，更佳為3倍以上。
另外，當氧化物半導體膜18及氧化物膜19為In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)時，並且氧化物膜19的原子數比為In：M：Zn=x1：y1：z1，且氧化物半導體膜18的原子數比為In：M：Zn=x2：y2：z2的情況下，y1/x1大於y2/x2，y1/x1較佳為y2/x2的1.5倍以上。更佳的是，y1/x1為y2/x2的2 倍以上，進一步較佳的是y1/x1為y2/x2的3倍以上。此時，當在氧化物半導體膜中y2為x2以上時，使用該氧化物半導體膜的電晶體具有穩定的電特性，因此是較佳的。但是，在y2為x2的3倍以上的情況下，使用該氧化物半導體膜的電晶體的場效移動率降低，因此，y2較佳為小於x2的3倍。
當氧化物半導體膜18為In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)時，較佳地用於形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足In
Figure TWI614813BD00004
M及Zn
Figure TWI614813BD00005
M。這種濺射靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、In：M：Zn=3：1：2。
當氧化物膜19為In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)時，較佳地用於形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足M>In、Zn>0.5×M，更佳的是Zn還滿足Zn>M。這種濺射靶材的金屬元素的原子數比較佳為In：Ga：Zn=1：3：2、In：Ga：Zn=1：3：4、In：Ga：Zn=1：3：5、In：Ga：Zn=1：3：6、In：Ga：Zn=1：3：7、In：Ga：Zn=1：3：8、In：Ga：Zn=1：3：9、In：Ga：Zn=1：3：10、In：Ga：Zn=1：6：4、In：Ga：Zn=1：6：5、In：Ga：Zn=1：6：6、In：Ga：Zn=1：6：7、In：Ga：Zn=1：6：8、In：Ga：Zn=1：6：9、In：Ga：Zn=1：6：10。
另外，氧化物半導體膜18及氧化物膜19的原子數比作為誤差包括上述原子數比的±20%的變動。
當在後面形成氧化物絕緣膜24時，氧化物膜19也用作緩和對氧化物半導體膜18所造成的損傷的膜。
將氧化物膜19的厚度設定為3nm以上且100nm以下，較佳為3nm以上且50nm以下。
另外，氧化物膜19與氧化物半導體膜18同樣地例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。
氧化物膜19例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外，也可以由氧化物半導體膜18及氧化物膜19構成具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
在此，在氧化物半導體膜18與氧化物絕緣膜23之間設置有氧化物膜19。由此，在氧化物膜19與氧化物絕緣膜23之間即使因雜質及缺陷形成陷阱能階，也在該陷阱能階與氧化物半導體膜18之間有間隔。其結果是，在氧化物半導體膜18中流過的電子不容易被陷阱能階俘獲，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。此外，當電子被陷阱能階俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜18與陷阱能階之間有間隔時，能夠抑制電子被陷阱能階俘獲，從而能夠抑制臨界電壓的變動。
此外，由於氧化物膜19能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜18中的雜質量。此外，在氧化物膜19中不容易形成氧缺陷。由此，能夠減少氧化物半導體膜18中的雜質濃度及氧缺陷量。
此外，氧化物半導體膜18及氧化物膜19不以簡單地層疊各膜的方式來形成，而是以形成連續接合(在此，特指在各膜之間導帶底端的能量連續地變化的結構)的方式來形成。換而言之，採用在各膜之間的介面不存在雜質的疊層結構，該雜質會形成俘獲中心或再結合中心等缺陷能階。如果雜質混入層疊有的氧化物半導體膜18與氧化物膜19之間，則能帶則失去連續性，因此，載子在介面被俘獲或者因再結合而消失。
為了形成連續接合，需要使用具備裝載閉鎖室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地進行層疊。在濺射裝置的各室中，較佳地使用低溫泵等吸附式真空泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以盡可能地去除對氧化物半導體膜來說是雜質的水等。或者，較佳地組合渦輪分子泵和冷阱來防止氣體、尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。
如圖6C及圖6D所示的電晶體65那樣，包括隔著閘極絕緣膜17與閘極電極15重疊的多層膜34及與多層膜34接觸的一對電極21、22。
多層膜34包括氧化物膜31、氧化物半導體膜18及氧化物膜19。即，多層膜34具有三層結構。此外，將氧化物半導體膜18用作通道區域。
此外，閘極絕緣膜17與氧化物膜31相接觸。即，在閘極絕緣膜17與氧化物半導體膜18之間設置有氧化物膜31。
此外，多層膜34與氧化物絕緣膜23相接觸。另外，氧化物絕緣膜23與氧化物絕緣膜24相接觸。即，在氧化物半導體膜18與氧化物絕緣膜23之間設置有氧化物膜19。
氧化物膜31可以適當地使用與實施方式1所示的氧化物膜19同樣的材料及形成方法。
較佳的是氧化物膜31的厚度比氧化物半導體 膜18的厚度薄。藉由將氧化物膜31的厚度設定為1nm以上且5nm以下，較佳為1nm以上且3nm以下，可以減少電晶體的臨界電壓的變動量。
在氧化物膜19為In-M-Zn氧化物的情況下，當In和M之和為100atomic%時，In與M的原子數比率較佳的是如下：In原子的比率低於50atomic%且M原子的比率為50atomic%以上，更佳的是如下：In原子的比率低於25atomic%且M原子的比率為75atomic%以上。
本實施方式所示的電晶體在氧化物半導體膜18與氧化物絕緣膜23之間設置有氧化物膜19。由此，在氧化物膜19與氧化物絕緣膜23之間即使因雜質及缺陷形成陷阱能階，也在該陷阱能階與氧化物半導體膜18之間有間隔。其結果是，在氧化物半導體膜18中流過的電子不容易被陷阱能階俘獲，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。此外，當電子被陷阱能階俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜18與陷阱能階之間有間隔時，能夠抑制電子被陷阱能階俘獲，從而能夠抑制臨界電壓的變動。
此外，由於氧化物膜19能夠遮蔽來自外部的雜質，所以可以減少從外部移動氧化物半導體膜18的雜質量。此外，在氧化物膜19中不容易形成氧缺陷。由此，能夠減少氧化物半導體膜18中的雜質濃度及氧缺陷量。
另外，由於在閘極絕緣膜17與氧化物半導體膜18之間設置有氧化物膜31，並且在氧化物半導體膜18與氧化物絕緣膜23之間設置有氧化物膜19，因此，能夠降低氧化物膜31與氧化物半導體膜18之間的介面附近的矽或碳的濃度、氧化物半導體膜18中的矽或碳的濃度或者氧化物膜19與氧化物半導體膜18之間的介面附近的矽或碳的濃度。其結果是，在多層膜34中，利用恆定光電流法所得到的吸收係數低於1×10-3/cm，較佳的是低於1×10-4/cm，定域能階密度極低。
在具有這種結構的電晶體65中，因為包括氧化物半導體膜32的多層膜34中的缺陷極少，因此，能夠提高電晶體的電特性，典型的是能夠實現通態電流的增大及場效移動率的提高。另外，當進行應力測試的一個例子、即BT應力測試及光BT應力測試時，臨界電壓的變動量少，由此可靠性較高。
<電晶體的帶結構>
接著，參照圖7A和圖7B說明圖6B所示的設置在電晶體60中的多層膜20的帶結構。
這裡，作為例子，使用能隙為3.15eV的In-Ga-Zn氧化物作為氧化物半導體膜18，使用能隙為3.5eV的In-Ga-Zn氧化物作為氧化物膜19。另外，可以利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)測量能隙。
氧化物半導體膜18及氧化物膜19的真空能階與價電子帶上端之間的能量差(也稱為游離電位)分別為8eV及8.2eV。另外，真空能階與價電子帶上端之間的能量差可以利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)來測量。
因此，氧化物半導體膜18及氧化物膜19的真空能階與導帶底端之間的能量差(也稱為電子親和力)分別為4.85eV及4.7eV。
圖7A示意性地示出多層膜20的帶結構的一部分。這裡，對以與多層膜20接觸的方式設置氧化矽膜的情況進行說明。圖7A所示的EcI1表示氧化矽膜的導帶底端的能量，EcS1表示氧化物半導體膜18的導帶底端的能量，EcS2表示氧化物膜19的導帶底端的能量，EcI2表示氧化矽膜的導帶底端的能量。此外，EcI1在圖1B中相當於閘極絕緣膜17，EcI2在圖1B中相當於氧化物絕緣膜23。
如圖7A所示那樣，在氧化物半導體膜18及氧化物膜19中，導帶底端的能量沒有障壁而平緩地變化。換言之，可以說導帶底端的能量連續地變化。這是由於如下緣故：多層膜20含有與氧化物半導體膜18相同的元素，氧在氧化物半導體膜18與氧化物膜19之間移動而可以形成混合層。
從圖7A可知，多層膜20的氧化物半導體膜 18成為阱(well)，在使用多層膜20的電晶體中通道區域形成在氧化物半導體膜18中。另外，由於多層膜20的導帶底端的能量連續地變化，所以也可以說氧化物半導體膜18與氧化物膜19連續地接合。
另外，如圖7A所示那樣，雖然在氧化物膜19與氧化物絕緣膜23之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是藉由設置氧化物膜19，可以使氧化物半導體膜18與該陷阱能階離開。注意，當EcS1與EcS2之間的能量差小時，有時氧化物半導體膜18的電子越過該能量差到達陷阱能階。因電子在陷阱能階中被俘獲，在絕緣膜介面產生負的電荷，導致電晶體的臨界電壓漂移到正方向。因此，藉由將EcS1與EcS2之間的能量差設定為0.1eV以上，較佳為0.15eV以上，電晶體的臨界電壓變動得到降低而使電晶體具有穩定的電特性，所以是較佳的。
此外，圖7B示意性地示出多層膜20的帶結構的一部分，其是圖7A所示的帶結構的變形例子。這裡，對以與多層膜20接觸的方式設置氧化矽膜的情況進行說明。圖7B所示的EcI1表示氧化矽膜的導帶底端的能量，EcS1表示氧化物半導體膜18的導帶底端的能量，EcI2表示氧化矽膜的導帶底端的能量。此外，EcI1在圖1B中相當於閘極絕緣膜17，EcI2在圖1B中相當於氧化物絕緣膜23。
在圖6B所示的電晶體中，當形成一對電極 21、22時，有時多層膜20的上方，即氧化物膜19被蝕刻。另一方面，在氧化物半導體膜18的頂面上，有時在形成氧化物膜19時形成氧化物半導體膜18與氧化物膜19的混合層。
例如，在如下情況下，氧化物膜19中的Ga的含量比氧化物半導體膜18中的Ga的含量多。該情況是：氧化物半導體膜18是以In：Ga：Zn=1：1：1[原子數比]的In-Ga-Zn氧化物或者In：Ga：Zn=3：1：2[原子數比]的In-Ga-Zn氧化物為濺射靶材形成的氧化物半導體膜；氧化物膜19是以In：Ga：Zn=1：3：2[原子數比]的In-Ga-Zn氧化物或者In：Ga：Zn=1：6：4[原子數比]的In-Ga-Zn氧化物為濺射靶材形成的氧化物膜。所以，在氧化物半導體膜18的頂面上有可能形成GaOx層或其Ga含量比氧化物半導體膜18多的混合層。
因此，即使氧化物膜19被蝕刻，EcS1的位於EcI2一側的導帶底端的能量也會變高，有時成為圖7B所示的帶結構。
當形成如圖7B所示那樣的帶結構時，多層膜20有時在觀察通道區域的剖面時外觀上被觀察到只包括氧化物半導體膜18。然而，因為實質上在氧化物半導體膜18上形成有其Ga含量多於氧化物半導體膜18中的Ga含量的混合層，所以可以將該混合層認為1.5層。另外，例如在藉由EDX分析等對多層膜20所包含的元素進行測量時，可以對氧化物半導體膜18的上方的組成進行分析 來確認該混合層。例如，當氧化物半導體膜18的上方的組成中的Ga含量多於氧化物半導體膜18的組成中的Ga含量時可以確認該混合層。
實施方式3
在本實施方式中，參照圖式對包括與實施方式1及實施方式2相比在能夠進一步降低氧化物半導體膜中的缺陷量的同時能夠提高電晶體的通態電流的電晶體的半導體裝置進行說明。在本實施方式中說明的電晶體與實施方式1之間的不同點在於，本實施方式所示的電晶體在一對電極21、22與氧化物絕緣膜23之間包括氧化物膜。此外，在本實施方式中使用實施方式1進行說明，但也可以適當地應用於實施方式2。
圖9A至圖9C示出半導體裝置所具有的電晶體70的俯視圖及剖面圖。圖9A示出電晶體70的俯視圖。圖9B示出沿著圖9A的點劃線A-B之間的剖面圖，圖9C示出沿著圖9A的點劃線C-D之間的剖面圖。另外，在圖9A中，為了明確起見，省略基板11、電晶體70的構成要素的一部分(例如閘極絕緣膜17)、氧化物絕緣膜23、氧化物絕緣膜24以及氮化物絕緣膜25等。
電晶體70與電晶體50之間的不同點在於，在電晶體70中，一對電極21、22被氧化物半導體膜18a以及氧化物膜19a所包圍。明確而言，在電晶體70中包括設置在閘極絕緣膜17上的氧化物半導體膜18a、設置 在氧化物半導體膜18a上的一對電極21、22以及設置在氧化物半導體膜18a及一對電極21、22上的氧化物膜19a。
由於電晶體70中的一對電極21、22與氧化物半導體膜18a接觸，因此，與電晶體60相比，氧化物半導體膜18a與一對電極21、22之間的接觸電阻更低，並且其通態電流更高。
另外，由於電晶體70中的一對電極21、22與氧化物半導體膜18a接觸，因此，能夠使氧化物膜19a變厚，而不增大氧化物半導體膜18a與一對電極21、22之間的接觸電阻。由此，能夠抑制因在形成保護膜26時電漿損傷或者保護膜26的構成元素混入等產生的陷阱能階形成在氧化物半導體膜18a與氧化物膜19a之間的介面附近。換而言之，電晶體70能夠實現通態電流的增大及臨界電壓變動量的降低。
參照圖10A至圖10C對電晶體70的製造方法進行說明。首先，與圖2A同樣地，在基板11上形成閘極電極及閘極絕緣膜17。
接著，形成後面成為氧化物半導體膜18a的氧化物半導體膜28，然後形成一對電極21、22。接著，形成後面成為氧化物膜19a的氧化物膜29(參照圖10A)。
氧化物半導體膜28可以適當地使用與實施方式1所示的氧化物半導體膜18同樣的材料及形成方法。 此外，一對電極21、22可以與圖2B同樣地形成。此外，一對電極21、22形成在氧化物半導體膜28上。此外，氧化物膜29可以適當地使用與實施方式1所示的氧化物膜19同樣的材料及形成方法。
接著，對氧化物半導體膜28及氧化物膜29的一部分分別進行蝕刻來形成包括氧化物半導體膜18a及氧化物膜19a的多層膜20(參照圖10B)。此外，關於上述蝕刻，可藉由在成為氧化物膜29的氧化物膜上利用光微影製程來形成遮罩，然後利用該遮罩來實施。另外，由於對氧化物半導體膜28及氧化物膜29同時進行蝕刻，所以氧化物半導體膜18a的端部與氧化物膜19a的端部大致一致。
接著，以覆蓋閘極絕緣膜17、多層膜20及一對電極21、22的方式來形成保護膜26(參照圖10C)。保護膜26可與實施方式1同樣地形成。另外，在電晶體70的製造方法中，適當地參照實施方式1進行加熱處理。
另外，當進行用來形成一對電極21、22的蝕刻時，有時氧缺損等缺陷形成在氧化物半導體膜18a中，由此導致載子密度增大，所以較佳地是在形成氧化物膜29之前，將該氧化物半導體膜18a暴露於在氧氛圍下產生的電漿中，來對該氧化物半導體膜18a供應氧。由此，在電晶體70中，能夠抑制陷阱能階形成在氧化物半導體膜18a與氧化物膜19a之間的介面附近，從而能夠減少臨 界電壓的變動量。另外，在電晶體70中，能夠減少流過多層膜20中的氧化物半導體膜18a的側面附近的洩漏電流，由此能夠抑制關態電流的增大。
另外，雖然當進行用來形成一對電極21、22的蝕刻時，多層膜20受到損傷，氧缺損形成在多層膜20的背通道一側，但是藉由使包含在氧化物絕緣膜24中所含的氧的一部分移動到氧化物半導體膜18a，能夠填補氧化物半導體膜18a所含的氧缺損。由此能夠提高電晶體70的可靠性。
<變形例1>
在本實施方式所示的電晶體70中，可適當地改變多層膜20及一對電極21、22的疊層結構。例如，作為變形例可以採用如圖11所示那樣的電晶體。
圖11所示的電晶體與電晶體60之間的不同點在於：氧化物半導體膜18b及氧化物膜19b在不同製程中形成。即，氧化物半導體膜18b的端部由一對電極21、22覆蓋，而不與氧化物膜19b接觸。
由於圖11所示的電晶體中的一對電極21、22與氧化物半導體膜18b直接接觸，因此，與電晶體50相比，多層膜20與一對電極21、22之間的接觸電阻更低，並且其通態電流大於電晶體50。
另外，由於圖11所示的電晶體中的一對電極21、22與氧化物半導體膜18b直接接觸，因此，能夠使 氧化物膜19b變厚，而不增大多層膜20與一對電極21、22之間的接觸電阻。由此，能夠抑制由形成保護膜26時的電漿損傷或者保護膜26的構成元素的混入等而產生的陷阱能階形成在氧化物半導體膜18b與氧化物膜19b之間的介面附近。換而言之，能夠實現通態電流的增大及臨界電壓變動的降低。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合並實施。
實施方式4
在本實施方式中，參照圖12對具有與實施方式1至實施方式3不同結構的電晶體進行說明。本實施方式所示的電晶體80包括隔著氧化物半導體膜而對置的多個閘極電極。
圖12所示的電晶體80包括設置在基板11上的閘極電極15。另外，包括形成在基板11及閘極電極15上的閘極絕緣膜17、隔著閘極絕緣膜17與閘極電極15重疊的氧化物半導體膜18以及與氧化物半導體膜18接觸的一對電極21、22。另外，在閘極絕緣膜17、氧化物半導體膜18以及一對電極21、22上形成有由氧化物絕緣膜23、氧化物絕緣膜24以及氮化物絕緣膜25所構成的保護膜26。另外，還設置有隔著保護膜26與氧化物半導體膜18重疊的閘極電極61。
閘極電極61可與閘極電極15同樣地形成。
本實施方式所示的電晶體80包括隔著氧化物半導體膜18而對置的閘極電極15及閘極電極61。藉由對閘極電極15及閘極電極61施加不同的電位，能夠控制電晶體80的臨界電壓。
另外，藉由設置包括降低了氧缺損的氧化物半導體膜18，能夠提高電晶體的電特性。另外，能夠製造臨界電壓的變動量較少且可靠性較高的電晶體。
另外，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式5
在本實施方式中，使用圖13A至圖13C說明具有與實施方式1至實施方式4不同的結構的電晶體。
在本實施方式中，參照圖式對包括與實施方式1至實施方式4相比能夠進一步降低氧化物半導體膜中的缺陷量的電晶體的半導體裝置進行說明。本實施方式所說明的電晶體與實施方式1至實施方式4的不同點在於：氧化物半導體膜18的背通道一側由保護膜覆蓋並不暴露於形成一對電極時的蝕刻處理所產生的電漿。
圖13A至圖13C示出半導體裝置所具有的電晶體90的俯視圖及剖面圖。圖13A示出電晶體90的俯視圖。圖13B示出沿著圖13A的點劃線A-B之間的剖面 圖，圖13C示出沿著圖13A的點劃線C-D之間的剖面圖。另外，在圖13A中，為了明確起見，省略基板11、電晶體90的構成要素的一部分(例如閘極絕緣膜17)、氧化物絕緣膜23、氧化物絕緣膜24以及氮化物絕緣膜25等。
圖13A至圖13C所示的電晶體90包括設置在基板11上的閘極電極15。另外，電晶體90包括形成在基板11及閘極電極15上的閘極絕緣膜17、隔著閘極絕緣膜17與閘極電極15重疊的氧化物半導體膜18。此外，在閘極絕緣膜17及氧化物半導體膜18上包括由氧化物絕緣膜23、氧化物絕緣膜24及氮化物絕緣膜25構成的保護膜26、形成在保護膜26上且在保護膜26的開口中與氧化物半導體膜18連接的一對電極21b、22b。
接著，說明電晶體90的製造方法。
與實施方式1同樣地，在基板11上形成閘極電極15，在基板11及閘極電極15上形成閘極絕緣膜17。接著，在閘極絕緣膜17上形成氧化物半導體膜18。
接著，與實施方式1同樣地，在閘極絕緣膜17及氧化物半導體膜18上在280℃以上且400℃以下的溫度下進行加熱來形成氧化物絕緣膜23，然後形成氧化物絕緣膜24及氮化物絕緣膜25。此外，在形成氧化物絕緣膜24之後進行加熱處理，而使氧化物絕緣膜24中的氧的一部分供應給氧化物半導體膜18。
接著，對氧化物絕緣膜23、氧化物絕緣膜24 及氮化物絕緣膜25的一部分分別進行蝕刻，形成使氧化物半導體膜18的一部分露出的開口部。然後，與實施方式1同樣地形成與氧化物半導體膜18接觸的一對電極21b、22b。
在本實施方式中，當對一對電極21b、22b進行蝕刻時，由於氧化物半導體膜18由保護膜26覆蓋，所以氧化物半導體膜18，尤其是氧化物半導體膜18的背通道區域不受到用來形成一對電極21b、22b的蝕刻導致的損傷。再者，氧化物絕緣膜24使用包含超過化學計量組成的氧的氧化物絕緣膜形成。由此，能夠將氧化物絕緣膜24中所含的氧的一部分移動到氧化物半導體膜18中以填補氧化物半導體膜18中的氧缺陷。其結果是，可以減少氧化物半導體膜18中的氧缺陷量。
藉由上述製程，能夠減少氧化物半導體膜18中的缺陷，因此，能夠提高電晶體90的可靠性。
實施方式6
在本實施方式中，使用圖14A至圖14C說明具有與實施方式1至實施方式5不同的結構的電晶體。
在本實施方式中，參照圖式對包括與實施方式1至實施方式4相比能夠進一步降低氧化物半導體膜中的缺陷量的電晶體的半導體裝置進行說明。與實施方式5同樣地，本實施方式所說明的電晶體與實施方式1至實施方式4的不同點在於：氧化物半導體膜18的背通道一側 由保護膜覆蓋並不暴露於形成一對電極時的蝕刻處理所產生的電漿。
圖14A至圖14C示出半導體裝置所具有的電晶體100的俯視圖及剖面圖。圖14A至圖14C所示的電晶體100是通道保護型電晶體。圖14A示出電晶體100的俯視圖。圖14B示出沿著圖14A的點劃線A-B之間的剖面圖，圖14C示出沿著圖14A的點劃線C-D之間的剖面圖。另外，在圖14A中，為了明確起見，省略基板11、電晶體100的構成要素的一部分(例如閘極絕緣膜17等)。
圖14A至圖14C所示的電晶體100包括設置在基板11上的閘極電極15。另外，電晶體100包括形成在基板11及閘極電極15上的閘極絕緣膜17、隔著閘極絕緣膜17與閘極電極15重疊的氧化物半導體膜18。此外，在閘極絕緣膜17及氧化物半導體膜18上包括由氧化物絕緣膜23a、氧化物絕緣膜24a及氮化物絕緣膜25a構成的保護膜26a、形成在閘極絕緣膜17、氧化物半導體膜18及保護膜26a上的一對電極21c、22c。
接著，說明電晶體100的製造方法。
與實施方式1同樣地，在基板11上形成閘極電極15，在基板11及閘極電極15上形成閘極絕緣膜17。接著，在閘極絕緣膜17上形成氧化物半導體膜18。
接著，與實施方式1同樣地，在閘極絕緣膜17及氧化物半導體膜18上在280℃以上且400℃以下的 溫度下進行加熱來形成氧化物絕緣膜23，然後形成氧化物絕緣膜24及氮化物絕緣膜25。此外，在形成氧化物絕緣膜24之後進行加熱處理，而使氧化物絕緣膜24中的氧的一部分供應給氧化物半導體膜18。
接著，對氧化物絕緣膜23、氧化物絕緣膜24及氮化物絕緣膜25的一部分分別進行蝕刻，形成包括氧化物絕緣膜23a、氧化物絕緣膜24a及氮化物絕緣膜25a的保護膜26a。
接著，與實施方式1同樣地形成與氧化物半導體膜18接觸的一對電極21c、22c。
在本實施方式中，當對一對電極21c、22c進行蝕刻時，由於氧化物半導體膜18由保護膜26a覆蓋，所以氧化物半導體膜18不受到用來形成一對電極21c、22c的蝕刻導致的損傷。再者，氧化物絕緣膜24a使用包含超過化學計量組成的氧的氧化物絕緣膜形成。由此，能夠將氧化物絕緣膜24a中所含的氧的一部分移動到氧化物半導體膜18中以填補氧化物半導體膜18中的氧缺陷。其結果是，可以減少氧化物半導體膜18中的氧缺陷量。
此外，在圖14A至圖14C中，作為保護膜26a形成氮化物絕緣膜25a，但是保護膜26a也可以具有氧化物絕緣膜23a及氧化物絕緣膜24a的疊層結構。在此情況下，較佳的是在形成一對電極21c、22c之後形成氮化物絕緣膜25a。其結果是，可以防止來自外部的氫、水等侵入到氧化物半導體膜18中。
藉由上述製程，能夠減少氧化物半導體膜18中的缺陷，因此，能夠提高電晶體100的可靠性。
實施方式7
雖然上述實施方式所公開的金屬膜、氧化物半導體膜、無機絕緣膜等各種膜可以利用濺射法或電漿CVD(Chemical Vapor Deposition：化學氣相沉積)法形成，但是也可以利用熱CVD法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上發生反應而沉積在基板上。
另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室，並且按該順序反覆地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。為了防止多種源氣體混合，例如，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時 引入第一源氣體及惰性氣體時，惰性氣體用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以利用真空抽氣將第一源氣體排出來代替引入惰性氣體，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反覆多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反覆引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於形成微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的金屬膜、氧化物半導體膜、無機絕緣膜等各種膜，例如，當形成InGaZnO膜時，使用三甲基銦、三甲基鎵及二甲基鋅。另外，三甲基銦的化學式為In(CH3)3。另外，三甲基鎵的化學式為Ga(CH3)3。另外，二甲基鋅的化學式為Zn(CH3)2。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽溶液，典型為四二甲基醯胺鉿(TDMAH))氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。注意，四二甲基醯胺鉿的化學式為 Hf[N(CH3)2]4。另外，作為其它材料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。注意，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O2，一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反覆引入WF6氣體和B2H6氣體形成初始鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，依次反覆引入In(CH3)3氣體和O3氣體形成In-O層，然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層，之後同時引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層 等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳地使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。此外，也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。另外，也可以使用Zn(CH3)2氣體。
實施方式8
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明。此外，在本實施方式中，以顯示裝置為例子說明本發明的一個方式的半導體裝置。
圖15A示出半導體裝置的一個例子。圖15A所示的半導體裝置包括：像素部101；掃描線驅動電路104；信號線驅動電路106；各個平行或大致平行地配置且其電位由掃描線驅動電路104控制的m個掃描線107；以及各個平行或大致平行地配置且其電位由信號線驅動電路106控制的n個信號線109。而且，像素部101具有配置為矩陣狀的多個像素301。此外，具有沿著掃描線107各個平行或大致平行地配置的電容線115。此外，也可以沿著信號線109各個平行或大致平行地配置電容線115。另外，有時將掃描線驅動電路104及信號線驅動電路106總稱為驅動電路部。
各掃描線107與在像素部101中配置為m行n列的像素301中的配置在任一行的n個像素301電連 接。此外，各信號線109與配置為m行n列的像素301中的配置在任一列的m個像素301電連接。m、n都是1以上的整數。此外，各電容線115與配置為m行n列的像素301中的配置在任一行的n個像素301電連接。此外，當電容線115沿著信號線109各個平行或大致平行地配置時，電容線115與配置為m行n列的像素301中的配置在任一列的m個像素301電連接。
圖15B及圖15C示出能夠用於圖15A所示的顯示裝置的像素301的電路結構。
圖15B所示的像素301具有液晶元件132、電晶體131_1和電容元件133_1。
根據像素301的規格適當地設定液晶元件132的一對電極中的一個的電位。根據被寫入的資料設定液晶元件132的配向狀態。此外，也可以對多個像素301的每一個所具有的液晶元件132的一對電極中的一個供應共同電位(公共電位)。此外，也可以對各行的像素301中的液晶元件132的一對電極中的一個分別供應不同電位。
例如，作為具備液晶元件132的顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式； MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
此外，也可以由包含呈現藍相(Blue Phase)的液晶和手性試劑的液晶組成物構成液晶元件。呈現藍相的液晶的回應速度快，為1msec以下，並且由於其具有光學各向同性，所以不需要配向處理，且視角依賴性小。
在第m行第n列的像素301中，電晶體131_1的源極電極和汲極電極中的一個與信號線DL_n電連接，源極電極和汲極電極中的另一個與液晶元件132的一對電極中的另一個電連接。此外，電晶體131_1的閘極電極與掃描線GL_m電連接。電晶體131_1具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件133_1的一對電極中的一個與被供應電位的佈線(以下，稱為電容線CL)電連接，另一個與液晶元件132的一對電極中的另一個電連接。此外，根 據像素301的規格適當地設定電容線CL的電位的值。電容元件133_1用作儲存被寫入的資料的儲存電容器。
例如，在具有圖15B的像素301的顯示裝置中，藉由掃描線驅動電路104依次選擇各行的像素301，來使電晶體131_1成為導通狀態而寫入資料信號的資料。
當電晶體131_1成為關閉狀態時，被輸入資料的像素301成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
此外，圖15C所示的像素301具備電晶體131_2、電容元件133_2、電晶體134以及發光元件135。
電晶體131_2的源極電極和汲極電極中的一個與被施加資料信號的佈線(以下，稱為信號線DL_n)電連接。並且，電晶體131_2的閘極電極與被施加閘極信號的佈線(以下，稱為掃描線GL_m)電連接。
電晶體131_2具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件133_2的一對電極中的一個與被施加電位的佈線(以下，稱為電位供應線VL_a)電連接，另一個與電晶體131_2的源極電極和汲極電極中的另一個電連接。
電容元件133_2用作儲存被寫入的資料的儲存電容器。
電晶體134的源極電極和汲極電極中的一個與電位供應線VL_a電連接。並且，電晶體134的閘極電 極與電晶體131_2的源極電極和汲極電極中的另一個電連接。
發光元件135的陽極和陰極中的一個與電位供應線VL_b電連接，另一個與電晶體134的源極電極和汲極電極中的另一個電連接。
作為發光元件135，例如可以使用有機電致發光元件(也稱為有機EL元件)等。但是，發光元件135不侷限於此，也可以採用由無機材料構成的無機EL元件。
此外，對電位供應線VL_a和電位供應線VL_b中的一個施加高電源電位VDD，對另一個施加低電源電位VSS。
在具備圖15C所示的像素301的顯示裝置中，藉由使用掃描線驅動電路104依次選擇各行的像素301，來使電晶體131_2成為導通狀態而寫入資料信號的資料。
當電晶體131_2成為關閉狀態時，被輸入資料的像素301成為保持狀態。而且，根據被輸入的資料信號的電位控制流過電晶體134的源極電極與汲極電極之間的電流量，發光元件135以對應於流過的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
注意，在本說明書等中，顯示元件、作為具有顯示元件的裝置的顯示裝置、發光元件以及作為具有發光元件的裝置的發光裝置可以採用各種方式或各種元件。 作為顯示元件、顯示裝置、發光元件或發光裝置的一個例子，有對比度、亮度、反射率、透射率等因電磁作用而變化的顯示媒體，如EL(電致發光)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示面板(PDP)、MEMS(微電子機械系統)、數位微鏡設備(DMD)、DMS(數碼微快門)、MIRASOL(在日本註冊的商標)、IMOD(干涉調變)元件、壓電陶瓷顯示器、碳奈米管等。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。
作為EL元件的一個例子，可以舉出具有陽極、陰極、夾在陽極與陰極之間的EL層的元件等。作為EL層的一個例子，有利用來自單重態激子的發光(螢光)的層、利用來自三重態激子的發光(磷光)的層、包括利用來自單重態激子的發光(螢光)和來自三重態激子 的發光(磷光)的層、由有機物形成的層、由無機物形成的層、包括由有機物和無機物形成的層、包含高分子材料的層、包含低分子材料的層或者包含高分子材料和低分子材料的層等。然而，不侷限於此，作為EL元件可以使用各種元件。
作為液晶元件的一個例子，有利用液晶的光學調變作用來控制光的透過或非透過的元件。該元件可以由一對電極及液晶層構成。另外，液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。另外，明確而言，作為液晶元件的一個例子，可以舉出向列液晶、膽固醇相(cholesteric)液晶、近晶液晶、盤狀液晶、熱致液晶、溶致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、強介電液晶、反強介電液晶、主鏈型液晶、側鏈型高分子液晶、香蕉型液晶等。
接著，對將液晶元件用於像素301的液晶顯示裝置的具體例子進行說明。這裡，圖16示出圖15B所示的像素301的俯視圖。注意，在圖16中，省略反電極及液晶元件。
在圖16中，用作掃描線的導電膜304c在與信號線大致正交的方向(圖式中的左右方向)上延伸地設置。用作信號線的導電膜310d在與掃描線大致正交的方向(圖式中的上下方向)上延伸地設置。用作電容線的導電膜310f在與信號線平行的方向上延伸地設置。另外， 用作掃描線的導電膜304c與掃描線驅動電路104(參照圖15A)電連接，並且用作信號線的導電膜310d及用作電容線的導電膜310f與信號線驅動電路106(參照圖15A)電連接。
電晶體103設置在掃描線和信號線的交叉區域。電晶體103包括用作閘極電極的導電膜304c、閘極絕緣膜(在圖16中未圖示)、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜308b以及用作源極電極及汲極電極的導電膜310d、310e。另外，導電膜304c還用作掃描線，且其與氧化物半導體膜308b重疊的區域用作電晶體103的閘極電極。此外，導電膜310d還用作信號線，且其與氧化物半導體膜308b重疊的區域用作電晶體103的源極電極或汲極電極。另外，在圖16所示的俯視圖中，掃描線的端部位於氧化物半導體膜308b的端部的外側。由此，掃描線用作阻擋來自背光等光源的光的遮光膜。其結果是，電晶體所包括的氧化物半導體膜308b不被照射光而電晶體的電特性的變動可以得到抑制。
此外，導電膜310e在開口部362c中與用作像素電極的透光導電膜316b電連接。
電容元件105在開口部362中與用作電容線的導電膜310f連接。此外，電容元件105包括形成在閘極絕緣膜上的透光導電膜308c、設置在電晶體103上的由氮化物絕緣膜形成的介電膜以及用作像素電極的透光導電膜316b。也就是說，電容元件105具有透光性。
因為像這樣電容元件105具有透光性，所以可以在像素301中形成較大(大面積)的電容元件105。由此，可以獲得提高孔徑比，提高為50%以上，較佳為55%以上，更佳為60%以上，並增大了電荷容量的半導體裝置。例如，在解析度高的半導體裝置諸如液晶顯示裝置中，像素的面積小，電容元件的面積也小。因此，在解析度高的半導體裝置中，儲存在電容元件中的電荷容量變小。但是，由於本實施方式所示的電容元件105具有透光性，所以藉由在像素中設置該電容元件，可以在各像素中獲得充分的電荷容量，並提高孔徑比。典型的是，適當地用於像素密度為200ppi以上，較佳為300ppi以上的高解析度的半導體裝置。
此外，圖16所示的像素301具有與用作掃描線的導電膜304c平行的邊長於與用作信號線的導電膜310d平行的邊的形狀，並且用作電容線的導電膜310f在與用作信號線的導電膜310d平行的方向上延伸地設置。其結果是，可以減少在像素301中導電膜310f所占的面積，因此可以提高孔徑比。此外，因為用作電容線的導電膜310f不使用連接電極而直接接觸於透光導電膜308c，所以可以進一步提高孔徑比。
此外，由於本發明的一個方式還可以在高解析度的顯示裝置中也提高孔徑比，因此高效地利用背光等光源的光而減少顯示裝置的功耗。
接著，圖17示出沿著圖16的點劃線C-D的 剖面圖。此外，在圖17中還示出沿著A-B的包括掃描線驅動電路104及信號線驅動電路106的驅動電路部(省略俯視圖)的剖面圖。在本實施方式中對垂直電場方式的液晶顯示裝置進行說明。
在本實施方式所示的液晶顯示裝置中，在一對基板(基板302與基板342)之間夾有液晶元件322。
液晶元件322包括基板302的上方的透光導電膜316b、控制配向性的膜(下面稱為配向膜318、352)、液晶層320以及導電膜350。另外，將透光導電膜316b用作液晶元件322的一個電極，將導電膜350用作液晶元件322的另一個電極。
像這樣，液晶顯示裝置是指包括液晶元件的裝置。另外，液晶顯示裝置包括驅動多個像素的驅動電路等。此外，液晶顯示裝置包括配置在另一基板上的控制電路、電源電路、信號生成電路及背光模組等，而且有時還被稱為液晶模組。
在驅動電路部中，電晶體102包括用作閘極電極的導電膜304a、用作閘極絕緣膜的絕緣膜305及絕緣膜306、形成有通道區域的氧化物半導體膜308a以及用作源極電極及汲極電極的導電膜310a及310b。氧化物半導體膜308a設置在閘極絕緣膜上。
在像素部中，電晶體103包括用作閘極電極的導電膜304c、用作閘極絕緣膜的絕緣膜305及絕緣膜306、形成在閘極絕緣膜上的形成有通道區域的氧化物半 導體膜308b以及用作源極電極及汲極電極的導電膜310d及310e。氧化物半導體膜308b設置在閘極絕緣膜上。此外，在導電膜310d、310e上設置有用作保護膜的絕緣膜312及絕緣膜314。
此外，用作像素電極的透光導電膜316b在設置在絕緣膜312及絕緣膜314中的開口部中與導電膜310e連接。
另外，電容元件105包括用作一個電極的透光導電膜308c、用作介電膜的絕緣膜314以及用作另一個電極的透光導電膜316b。透光導電膜308c設置在閘極絕緣膜上。
此外，在驅動電路部中，藉由與透光導電膜316b同時形成的透光導電膜316a，連接與導電膜304a、304c同時形成的導電膜304b和與導電膜310a、310b、310d、310e同時形成的導電膜310c。
導電膜304b與透光導電膜316a在設置在絕緣膜306及絕緣膜312中的開口部中連接。此外，導電膜310c與透光導電膜316a在設置在絕緣膜312及絕緣膜314中的開口部中連接。
這裡，以下說明圖17所示的顯示裝置的構成要素。
在基板302上形成有導電膜304a、304b、304c。導電膜304a具有驅動電路部的電晶體的閘極電極的功能。此外，導電膜304c形成在像素部101中並具有 像素部的電晶體的閘極電極的功能。另外，導電膜304b形成在掃描線驅動電路104中並與導電膜310c連接。
基板302可以適當地使用實施方式1所示的基板11的材料形成。
作為導電膜304a、304b、304c，可以適當地使用實施方式1所示的閘極電極15的材料及製造方法。
在基板302及導電膜304a、304c及304b上形成有絕緣膜305、絕緣膜306。絕緣膜305、絕緣膜306具有驅動電路部的電晶體的閘極絕緣膜及像素部101的電晶體的閘極絕緣膜的功能。
作為絕緣膜305，較佳地使用在實施方式1所示的閘極絕緣膜17中說明的氮化物絕緣膜形成。作為絕緣膜306，較佳地使用在實施方式1所示的閘極絕緣膜17中說明的氧化物絕緣膜形成。
在絕緣膜306上形成有氧化物半導體膜308a、308b、透光導電膜308c。氧化物半導體膜308a形成在與導電膜304a重疊的位置上，並用作驅動電路部的電晶體的通道區域。此外，氧化物半導體膜308b形成在與導電膜304c重疊的位置上，並用作像素部的電晶體的通道區域。透光導電膜308c用作電容元件105的一個電極。
氧化物半導體膜308a、308b及透光導電膜308c可以適當地使用實施方式1所示的氧化物半導體膜18的材料及製造方法。
透光導電膜308c是與氧化物半導體膜308a、308b同樣的氧化物半導體膜並包含雜質。作為雜質有氫。另外，作為雜質也可以包含硼、磷、錫、銻、稀有氣體元素、鹼金屬、鹼土金屬等代替氫。
雖然氧化物半導體膜308a、308b及透光導電膜308c都形成在閘極絕緣膜上，但是它們的雜質濃度不同。明確而言，透光導電膜308c的雜質濃度高於氧化物半導體膜308a、308b的雜質濃度。例如，氧化物半導體膜308a、308b中的氫濃度低於5×1019atoms/cm3，較佳的是低於5×1018atoms/cm3，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下，更進一步較佳為1×1016atoms/cm3以下，透光導電膜308c中的氫濃度為8×1019atoms/cm3以上，較佳為1×1020atoms/cm3以上，更佳為5×1020atoms/cm3以上。此外，透光導電膜308c中的氫濃度為氧化物半導體膜308a、308b中的氫濃度的兩倍，較佳為十倍以上。
此外，透光導電膜308c的電阻率低於氧化物半導體膜308a、308b的電阻率。透光導電膜308c的電阻率較佳為氧化物半導體膜308a、308b的電阻率的1×10-8倍以上且1×10-1倍以下，典型地為1×10-3Ωcm以上且低於1×104Ωcm，更佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
因為氧化物半導體膜308a、308b與絕緣膜306及絕緣膜312等的由能夠提高與氧化物半導體膜的介 面特性的材料形成的膜接觸，所以氧化物半導體膜308a、308b用作半導體，且包括氧化物半導體膜308a、308b的電晶體具有優良的電特性。
另一方面，透光導電膜308c在開口部362(參照圖6A)中與絕緣膜314接觸。絕緣膜314是由防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料形成的膜，還包含氫。由此，當絕緣膜314的氫擴散到與氧化物半導體膜308a、308b同時形成的氧化物半導體膜中時，在該氧化物半導體膜中氫和氧鍵合而生成作為載子的電子。此外，藉由電漿CVD法或濺射法形成絕緣膜314，氧化物半導體膜被暴露於電漿，而生成氧缺陷。絕緣膜314中的氫進入該氧缺陷，由此生成作為載子的電子。其結果是，氧化物半導體膜的導電性增高，而氧化物半導體膜用作導體，即也可以說是導電性高的氧化物半導體膜。在此，將如下金屬氧化物稱為透光導電膜308c：藉由以與氧化物半導體膜308a、308b相同的材料為主要成分，且使其氫濃度高於氧化物半導體膜308a、308b來提高導電性的金屬氧化物。
但是，本發明的一個方式不侷限於此，而透光導電膜308c根據情況也可以不與絕緣膜314接觸。
但是，本發明的一個方式不侷限於此，而根據情況透光導電膜308c也可以藉由與氧化物半導體膜308a或308b不同的製程形成。在此情況下，透光導電膜308c也可以包含與氧化物半導體膜308a或308b不同的材 料。例如，透光導電膜308c也可以包含銦錫氧化物(下面表示為ITO)或銦鋅氧化物等。
在本實施方式所示的半導體裝置中，在形成電晶體的氧化物半導體膜的同時形成電容元件的一個電極。此外，將用作像素電極的透光導電膜用於電容元件的另一個電極。因此，不需要為了形成電容元件還形成新的導電膜的製程，從而可以減少半導體裝置的製程。此外，因為在電容元件中，一對電極由透光導電膜形成，所以電容元件具有透光性。其結果是，可以增大電容元件的佔有面積並提高像素的孔徑比。
導電膜310a、310b、310c、310d、310e可以適當地使用與實施方式1所示的一對電極21、22的材料及製造方法。
在絕緣膜306、氧化物半導體膜308a、308b、透光導電膜308c及導電膜310a、310b、310c、310d、310e上形成有絕緣膜312、絕緣膜314。絕緣膜312較佳的是與絕緣膜306同樣地使用能夠提高與氧化物半導體膜的介面特性的材料，至少可以適當地使用與實施方式1所示的氧化物絕緣膜24同樣的材料及製造方法。此外，如實施方式1所示，也可以層疊形成氧化物絕緣膜23及氧化物絕緣膜。
絕緣膜314較佳的是與絕緣膜305同樣地使用防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料，可以適當地使用與實施方式 1所示的氮化物絕緣膜25的材料及製造方法。
此外，在絕緣膜314上形成有透光導電膜316a、316b。透光導電膜316a在開口部364a(參照圖20C)中與導電膜304b電連接，並在開口部364b(參照圖20C)中與導電膜310c電連接。換言之，透光導電膜316a用作連接導電膜304b和導電膜310c的連接電極。透光導電膜316b在開口部364c(參照圖20C)中與導電膜310e電連接，並用作像素的像素電極。此外，透光導電膜316b可以用作電容元件的一對電極中的一個。
為了形成使導電膜304b與導電膜310c直接接觸的連接結構，需要如下製程：在形成導電膜310c之前，對絕緣膜305、絕緣膜306進行圖案化以在其中形成開口部，形成遮罩，但是圖17的連接結構不需要光遮罩。然而，如圖17所示，藉由透光導電膜316a使導電膜304b與導電膜310c連接，不需要製造使導電膜304b與導電膜310c直接接觸的連接部，可以減少一個光遮罩。即，可以減少半導體裝置的製程。
作為透光導電膜316a、316b，可以使用透光導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外，在基板342上形成有有色性的膜(下面稱為有色膜346)。將有色膜346用作濾光片。另外，與有色膜346相鄰的遮光膜344形成在基板342上。將遮 光膜344用作黑矩陣。此外，不一定需要設置有色膜346，例如當顯示裝置進行黑白顯示時等也可以不設置有色膜346。
作為有色膜346，可以使用使特定的波長區域的光透過的有色膜，例如可以使用使紅色的波長區域的光透過的紅色(R)的濾光片、使綠色的波長區域的光透過的綠色(G)的濾光片或使藍色的波長區域的光透過的藍色(B)的濾光片等。
遮光膜344只要具有阻擋特定的波長區域的光的功能即可，則作為遮光膜344可以使用金屬膜或包含黑色顏料等的有機絕緣膜等。
此外，在有色膜346上形成有絕緣膜348。絕緣膜348具有平坦化層的功能或抑制有色膜346可能包含的雜質擴散到液晶元件一側的功能。
另外，在絕緣膜348上形成有導電膜350。導電膜350具有像素部的液晶元件所包括的一對電極中的另一個的功能。此外，也可以在透光導電膜316a、316b及導電膜350上另行形成用作配向膜的絕緣膜。
另外，在透光導電膜316a、316b與導電膜350之間形成有液晶層320。此外，使用密封材料(未圖示)將液晶層320密封在基板302與基板342之間。另外，密封材料較佳的是與無機材料接觸以抑制來自外部的水分等侵入。
此外，也可以在透光導電膜316a、316b與導 電膜350之間設置用來維持液晶層320的厚度(也稱為單元間隙)的間隔物。
參照圖18A至圖21B說明設置在圖17所示的半導體裝置中的基板302上的元件部的製造方法。
首先，準備基板302。在此，作為基板302使用玻璃基板。
接著，在基板302上形成導電膜，且藉由將該導電膜加工為所希望的區域來形成導電膜304a、304b、304c。另外，藉由第一圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成導電膜304a、304b、304c(參照圖18A)。
此外，典型地使用蒸鍍法、CVD法、濺射法、旋塗法等形成導電膜304a、304b、304c。
接著，在基板302及導電膜304a、304b、304c上形成絕緣膜305，然後在絕緣膜305上形成絕緣膜306(參照圖18A)。
可以藉由濺射法、CVD法等形成絕緣膜305及絕緣膜306。另外，較佳的是在真空中連續形成絕緣膜305及絕緣膜306，因為可以抑制雜質的混入。
接著，在絕緣膜306上形成氧化物半導體膜307(參照圖18B)。
可以藉由濺射法、塗敷法、脈衝雷射蒸鍍法、雷射燒蝕法等形成氧化物半導體膜307。
接著，藉由將氧化物半導體膜307加工為所 希望的區域來形成島狀的氧化物半導體膜308a、308b、308d。另外，藉由第二圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成氧化物半導體膜308a、308b、308d。作為蝕刻可以採用乾蝕刻、濕蝕刻或組合兩者的蝕刻(參照圖18C)。
接著，在絕緣膜306及氧化物半導體膜308a、308b、308d上形成導電膜309(參照圖19A)。
例如，藉由濺射法形成導電膜309。
接著，藉由將導電膜309加工為所希望的區域，形成導電膜310a、310b、310c、310d、310e。另外，藉由第三圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成導電膜310a、310b、310c、310d、310e(參照圖19B)。
接著，以覆蓋絕緣膜306、氧化物半導體膜308a、308b、308d以及導電膜310a、310b、310c、310d、310e上的方式形成絕緣膜311(參照圖19C)。
絕緣膜311可以使用與實施方式1所示的氧化物絕緣膜23及氧化物絕緣膜24同樣的條件層疊形成。如實施方式1所示，藉由邊加熱邊形成氧化物絕緣膜23，使氧化物半導體膜308a、308b、308d中的氫、水等脫離，由此可以形成被高度純化的氧化物半導體膜。
接著，藉由將絕緣膜311加工為所希望的區域，形成絕緣膜312及開口部362。此外，藉由第四圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的 區域進行蝕刻，從而可以形成絕緣膜311及開口部362(參照圖20A)。
另外，以使氧化物半導體膜308d的表面露出的方式形成開口部362。作為開口部362的形成方法，例如可以採用乾蝕刻法。但是，對於開口部362的形成方法不侷限於此而可以採用濕蝕刻法或組合乾蝕刻法和濕蝕刻法的形成方法。
然後，與實施方式1同樣地進行加熱處理，使絕緣膜311中的氧的一部分移動到氧化物半導體膜308a、308b中，可以填補氧化物半導體膜308a、308b中的氧缺陷。其結果是，可以減少氧化物半導體膜308a、308b中的氧缺陷量。
接著，在絕緣膜312及氧化物半導體膜308d上形成絕緣膜313(參照圖20B)。
作為絕緣膜313，較佳地使用防止來自外部的雜質諸如氧、氫、水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料，較佳的是還包含氫，典型地可以使用包含氮的無機絕緣材料，例如氮化絕緣膜。絕緣膜313例如可以藉由CVD法形成。
絕緣膜314是由防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料形成的膜，還包含氫。由此，當絕緣膜314的氫擴散到氧化物半導體膜308d中時，在該氧化物半導體膜308d中氫和氧鍵合而生成作為載子的電子。其結果是，氧化物半導 體膜308d的導電性提高，且氧化物半導體膜308d成為透光導電膜308c。
此外，上述氮化矽膜較佳的是在高溫下形成以提高阻擋性，例如在100℃以上且400℃以下的基板溫度下，較佳的是在300℃以上且400℃以下的基板溫度下進行加熱來形成。另外，因為當在高溫下進行成膜時，可能氧從用作氧化物半導體膜308a、308b的氧化物半導體脫離，因此載子濃度上升，所以採用不發生這種現象的溫度。
接著，藉由將絕緣膜313加工為所希望的區域，形成絕緣膜314及開口部364a、364b、364c。此外，藉由第五圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜314及開口部364a、364b、364c(參照圖20C)。
此外，開口部364a以使導電膜304b的表面露出的方式形成。開口部364b以使導電膜310c露出的方式形成。開口部364c以使導電膜310e露出的方式形成。
此外，作為開口部364a、364b、364c的形成方法例如可以使用乾蝕刻法。注意，對於開口部364a、364b、364c的形成方法不侷限於此而可以採用濕蝕刻法或組合乾蝕刻法和濕蝕刻法的形成方法。
接著，以覆蓋開口部364a、364b、364c的方式在絕緣膜314上形成導電膜315(參照圖21A)。
導電膜315例如可以藉由濺射法形成。
接著，藉由將導電膜315形成為所希望的區域，形成透光導電膜316a、316b。另外，藉由第六圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成透光導電膜316a、316b(參照圖21B)。
可以藉由上述製程在基板302上形成包括電晶體的像素部及驅動電路部。另外，在本實施方式所示的製程中藉由第一圖案化至第六圖案化，即使用六個遮罩，來同時形成電晶體及電容元件。
另外，在本實施方式中，使絕緣膜314所包含的氫擴散到氧化物半導體膜308d來提高氧化物半導體膜308d的導電性。也可以藉由使用遮罩覆蓋氧化物半導體膜308a、308b，並對氧化物半導體膜308d添加雜質，典型的是氫、硼、磷、錫、銻、稀有氣體元素、鹼金屬、鹼土金屬等，從而提高氧化物半導體膜308d的導電性。作為對氧化物半導體膜308d添加氫、硼、磷、錫、銻、稀有氣體元素等的方法，有離子摻雜法、離子植入法等。另一方面，作為對氧化物半導體膜308d添加鹼金屬、鹼土金屬等的方法，有使氧化物半導體膜308d暴露於包含該雜質的溶液的方法。
接著，下面說明在與基板302對置地設置的基板342上形成的結構。
首先，準備基板342。作為基板342可以援用基板302的材料。接著，在基板342上形成遮光膜344、 有色膜346(參照圖22A)。
在所希望的位置上使用各種材料並採用印刷法、噴墨法、使用光微影技術的蝕刻法等分別形成遮光膜344及有色膜346。
接著，在遮光膜344及有色膜346上形成絕緣膜348(參照圖22B)。
作為絕緣膜348，例如可以使用丙烯酸樹脂、環氧樹脂、聚醯亞胺等有機絕緣膜。藉由形成絕緣膜348，例如可以抑制有色膜346所包含的雜質等擴散到液晶層320一側。注意，絕緣膜348是不一定需要設置的，也可以採用不形成絕緣膜348的結構。
接著，在絕緣膜348上形成導電膜350(參照圖22C)。作為導電膜350可以援用導電膜315的材料。
形成在基板342上的結構可以藉由上述製程完成。
接著，在基板302及基板342上，更詳細地說，在形成在基板302上的絕緣膜314、透光導電膜316a、316b及在形成在基板342上的導電膜350上，分別形成配向膜318及配向膜352。配向膜318、配向膜352可以藉由摩擦法、光配向法等形成。然後，在基板302與基板342之間形成液晶層320。作為液晶層320的形成方法，可以採用分配器法(滴落法)或在將基板302和基板342貼合之後利用毛細現象來注入液晶的注入法。
藉由上述製程形成圖17所示的顯示裝置。 另外，本實施方式可以與本說明書所示的其他實施方式適當地組合。
<變形例1>
對將液晶元件用於像素301的液晶顯示裝置的變形例進行說明。這裡，圖23示出圖15B所示的像素301的俯視圖。注意，在圖23中，省略反電極及液晶元件。此外，關於與實施方式8同樣的結構省略其說明。
<半導體裝置的結構>
圖23與圖16所示的像素301的不同點在於在圖23中在開口部372c的內側設置開口部374c。此外，圖23與圖17所示的像素的不同點在於設置開口部372代替開口部364。導電膜310e在開口部372c及開口部374c中與用作像素電極的透光導電膜316b電連接。
接著，圖24示出圖23的點劃線C-D間的剖面圖。此外，在圖24中A-B示出驅動電路部(省略其俯視圖)的剖面圖。
如圖24所示，在導電膜304a上具有設置在絕緣膜306及絕緣膜312中的開口部372a(參照圖25A)及設置在絕緣膜314中的開口部374a(參照圖25C)。開口部374a(參照圖25C)位於開口部372a(參照圖25A)的內側。在開口部374a(參照圖25C)中導電膜304a與透光導電膜316a連接。
此外，在導電膜310c上具有設置在絕緣膜312中的開口部372b(參照圖25A)及設置在絕緣膜314中的開口部374b(參照圖25C)。開口部374b(參照圖25C)位於開口部372b(參照圖25A)的內側。在開口部374b(參照圖25C)中導電膜310c與透光導電膜316a連接。
此外，在導電膜310e上具有設置在絕緣膜312中的開口部372c(參照圖25A)及設置在絕緣膜314中的開口部374c(參照圖25C)。開口部374c(參照圖25C)位於開口部372c(參照圖25A)的內側。在開口部374c(參照圖25C)中導電膜310e與透光導電膜316b連接。
此外，在透光導電膜308c上具有設置在絕緣膜312中的開口部372(參照圖25A)。在開口部372中透光導電膜308c與絕緣膜314接觸。
導電膜304b與透光導電膜316a的連接部、導電膜310c與透光導電膜316a的連接部、導電膜310e與透光導電膜316b的連接部分別被絕緣膜305或/及絕緣膜314所包圍。絕緣膜305及絕緣膜314由防止來自外部的雜質形成，例如由防止水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料形成。此外，開口部372a、372b、372c、372(參照圖25A)的側面被絕緣膜305或/及絕緣膜314覆蓋。因為絕緣膜305及絕緣膜314的內側設置有氧化物半導體膜，所以可以防止來自外部的雜質， 例如水、鹼金屬、鹼土金屬等從導電膜304b與透光導電膜316a之間、導電膜310c與透光導電膜316a之間、導電膜310e與透光導電膜316b之間以及透光導電膜308c與透光導電膜316b之間的連接部擴散到電晶體所包括的氧化物半導體膜中。由此，可以防止電晶體的電特性的變動並提高半導體裝置的可靠性。
接著，參照圖19A至圖19C、圖25A至圖25C、圖26A及圖26B對圖24所示的半導體裝置所示的設置在基板302上的元件部的製造方法進行說明。
與實施方式8同樣地，藉由圖18A至圖18C以及圖19A至圖19C的製程，在基板302上形成用作閘極電極的導電膜304a、304b、304c、用作閘極絕緣膜的絕緣膜305及絕緣膜306、氧化物半導體膜308a、308b、308d、導電膜310a、310b、310c、310d、310e、絕緣膜311。此外，在該製程中藉由進行第一圖案化至第三圖案化來分別形成導電膜304a、304b、304c、氧化物半導體膜308a、308b、308d、導電膜310a、310b、310c、310d、310e。
然後，與實施方式8同樣地進行加熱處理，使絕緣膜311中的氧的一部分移動到氧化物半導體膜308a、308b中，可以填補氧化物半導體膜308a、308b中的氧缺陷。其結果是，可以減少氧化物半導體膜308a、308b中的氧缺陷量。
接著，如圖25A所示，藉由將絕緣膜311加 工為所希望的區域，形成絕緣膜312以及開口部372、372b、372c。再者，藉由將閘極絕緣膜的一部分的絕緣膜306加工為所希望的區域，形成開口部372a。另外，藉由第四圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜305、絕緣膜312以及開口部372、372a、372b、372c。作為開口部372、372a、372b、372c的形成方法，可以適當地使用實施方式8所示的開口部362的形成方法。
藉由在該蝕刻製程中至少形成開口部372a，可以在使用藉由後面進行的第五圖案化形成的遮罩的蝕刻製程時縮減蝕刻量。
接著，在絕緣膜305、導電膜310c、310e、絕緣膜312及氧化物半導體膜308d上形成絕緣膜313(參照圖25B)。
接著，與實施方式8同樣地，藉由將絕緣膜313加工為所希望的區域，形成絕緣膜314及開口部374a、374b、374c。此外，藉由第五圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜314及開口部374a、374b、374c(參照圖25C)。
接著，與實施方式8同樣地，以覆蓋開口部374a、374b、374c的方式在絕緣膜314上形成導電膜315(參照圖26A)。
接著，藉由將導電膜315加工為所希望的區 域，形成透光導電膜316a、316b。此外，藉由第六圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成透光導電膜316a、316b(參照圖26B)。
可以藉由上述製程在基板302上形成包括電晶體的像素部及驅動電路部。另外，在本實施方式所示的製程中藉由第一圖案化至第六圖案化，即使用六個遮罩，來同時形成電晶體及電容元件。
如果採用在圖25A中不形成開口部372a的製程，則需要在圖25C所示的蝕刻製程中對絕緣膜305、絕緣膜306、絕緣膜312及絕緣膜314進行蝕刻，所以與形成其他開口部的情況相比蝕刻量增加。因此，在該蝕刻製程中產生不均勻，並且在一部分的區域中沒有形成開口部374a而在後面形成的透光導電膜316a和導電膜304b之間產生接觸不良。然而，在本實施方式中，藉由兩次蝕刻製程形成開口部372a及開口部374a，在該開口部的形成製程中不容易產生蝕刻不良。由此，可以提高半導體裝置的良率。另外，雖然在此參照開口部372a進行說明，但是在開口部374b及開口部374c中也發揮同樣的效果。
<變形例2>
對將液晶元件用於像素301的液晶顯示裝置的變形例進行說明。在圖17及圖24所示的液晶顯示裝置中，透光導電膜308與絕緣膜314接觸，也可以採用與絕緣膜305 接觸的結構。在此情況下，由於不需要圖20A至圖20C所示那樣的開口部362，所以可以減少透光導電膜316a、316b表面的步階。由此，可以減少包含在液晶層320中的液晶材料的配向無序。另外，可以製造對比度高的半導體裝置。
為了形成上述那樣的結構，在圖18B中，在形成氧化物半導體膜307之前對絕緣膜306選擇性地進行蝕刻，使絕緣膜305的一部分露出即可。
<變形例3>
這裡，參照圖27至圖29C對實施方式1所示的半導體裝置的變形例進行說明。在圖27中，A-B示出驅動電路部的剖面圖，而C-D示出像素部的剖面圖。
圖27所示的半導體裝置與實施方式1所示的半導體裝置的不同點在於使用通道保護型電晶體。
在驅動電路部中，電晶體102包括用作閘極電極的導電膜304a、用作閘極絕緣膜的絕緣膜305及絕緣膜306、形成有通道區域的氧化物半導體膜308a以及用作源極電極及汲極電極的導電膜310a及310b。在氧化物半導體膜308a與導電膜310a、310b之間設置有用作通道保護膜的絕緣膜312。此外，在導電膜310a、310b、310c上設置有絕緣膜314作為保護膜。
在像素部中，電晶體103包括用作閘極電極的導電膜304c、用作閘極絕緣膜的絕緣膜305及絕緣膜 306、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜308b以及用作源極電極及汲極電極的導電膜310d及310e。在氧化物半導體膜308b與導電膜310d、310e之間設置有用作通道保護膜的絕緣膜312。此外，在導電膜310d、310e、透光導電膜308c上設置有絕緣膜314作為保護膜。
此外，用作像素電極的透光導電膜316b在設置在絕緣膜314中的開口部與導電膜310e連接。
另外，電容元件105包括用作一個電極的透光導電膜308c、用作介電膜的絕緣膜314以及用作另一個電極的透光導電膜316b。
此外，在驅動電路部中，藉由與透光導電膜316b同時形成的透光導電膜316a，連接與導電膜304a、304c同時形成的導電膜304b和與導電膜310a、310b、310d、310e同時形成的導電膜310c。
在本變形例中，當對導電膜310a、310b、310d、310e進行蝕刻時，由於氧化物半導體膜308a、308b由絕緣膜312覆蓋，所以氧化物半導體膜308a、308b不受到因用來形成導電膜310a、310b、310d、310e的蝕刻導致的損傷。再者，絕緣膜312使用包含超過化學計量組成的氧的氧化物絕緣膜形成。由此，可以使絕緣膜312中的氧的一部分移動到氧化物半導體膜308a、308b中來減少氧化物半導體膜308a、308b中的氧缺陷量。
接著，參照圖19A至圖19C、圖28A至圖 28C及圖29A至圖29C對圖27所示的半導體裝置所示的設置在基板302上的元件部的製造方法進行說明。
與實施方式8同樣地，藉由圖18A至圖18C的製程，在基板302上形成用作閘極電極的導電膜304a、304b、304c、用作閘極絕緣膜的絕緣膜305及絕緣膜306、氧化物半導體膜308a、308b、308d。此外，在該製程中藉由進行第一圖案化及第二圖案化來分別形成導電膜304a、304b、304c、氧化物半導體膜308a、308b、308d。
接著，如圖28A所示，與實施方式8同樣地形成絕緣膜311。
然後，與實施方式8同樣地進行加熱處理，使絕緣膜311中的氧的一部分移動到氧化物半導體膜308a、308b中，可以填補氧化物半導體膜308a、308b中的氧缺陷。其結果是，可以減少氧化物半導體膜308a、308b中的氧缺陷量。
接著，如圖28B所示，藉由將絕緣膜311加工為所希望的區域，在氧化物半導體膜308a、308b上形成絕緣膜312。在該製程中，當使用與絕緣膜312同樣的材料形成絕緣膜306時，絕緣膜306的一部分被蝕刻，只殘留由氧化物半導體膜308a、308b覆蓋的區域。另外，藉由第三圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜306及絕緣膜312。
接著，在絕緣膜305、絕緣膜306、氧化物半導體膜308a、308b上形成導電膜之後，藉由與實施方式8同樣的製程形成導電膜310a、310b、310c、310d、310e(參照圖28C)。另外，藉由第四圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成導電膜310a、310b、310c、310d、310e。
接著，在絕緣膜305、絕緣膜312、氧化物半導體膜308d、導電膜310a、310b、310c、310d、310e上形成絕緣膜313(參照圖29A)。
接著，與實施方式8同樣地，藉由將絕緣膜313加工為所希望的區域，形成絕緣膜314及開口部384a、384b、384c。此外，藉由第五圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜314及開口部384a、384b、384c(參照圖29B)。
接著，與實施方式8同樣地，以覆蓋開口部384a、384b、384c的方式在絕緣膜314上形成導電膜之後，將導電膜加工為所希望的區域，形成透光導電膜316a、316b(參照圖29C)。另外，藉由第六圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成透光導電膜316a、316b。
可以藉由上述製程在基板302上形成包括電晶體的像素部及驅動電路部。另外，在本實施方式所示的製程中藉由第一圖案化至第六圖案化，即使用六個遮罩， 來同時形成電晶體及電容元件。
<變形例4>
在本實施方式及變形例中作為構成電容元件105的一對電極使用透光導電膜308c及透光導電膜316b，但是如圖8所示，也可以在絕緣膜312與絕緣膜314之間形成透光導電膜317，在絕緣膜314上形成透光導電膜316c，作為形成電容元件105的一對電極使用透光導電膜317及透光導電膜316c代替透光導電膜308c及透光導電膜316b。
再者，也可以在絕緣膜312上設置丙烯酸樹脂、環氧樹脂、聚醯亞胺等有機絕緣膜。由於丙烯酸樹脂等有機絕緣膜的平坦性高，所以可以減少透光導電膜316a表面的步階。由此，可以減少包含在液晶層320中的液晶材料的配向無序。另外，可以製造對比度高的半導體裝置。
<變形例5>
在本實施方式及變形例中，作為構成電容元件的一對電極使用透光導電膜308c及透光導電膜316b，可以適當地選擇與導電膜304a、304b、304c同時形成的導電膜、與導電膜310a、310b、310c、310d、310e同時形成的導電膜、透光導電膜308c及透光導電膜316b中的兩個以上。
實施方式9
在本實施方式中，對能夠用於包含在上述實施方式所說明的半導體裝置中的電晶體的氧化物半導體膜18、多層膜20及多層膜34的一個方式進行說明。此外，這裡以包括在多層膜中的氧化物半導體膜為一個例子進行說明，但是氧化物膜也可以採用同樣的結構。
氧化物半導體膜也可以由單晶結構的氧化物半導體(以下，稱為單晶氧化物半導體)、多晶結構的氧化物半導體(以下，稱為多晶氧化物半導體)、微晶結構的氧化物半導體(以下，稱為微晶氧化物半導體)及非晶結構的氧化物半導體(以下，稱為非晶氧化物半導體)中的一種以上構成。另外，氧化物半導體膜也可以由CAAC-OS構成。此外，氧化物半導體膜也可以由非晶氧化物半導體及具有晶粒的氧化物半導體構成。以下對單晶氧化物半導體、CAAC-OS、多晶氧化物半導體、微晶氧化物半導體、非晶氧化物半導體進行說明。
<單晶氧化物半導體>
例如，因為單晶氧化物半導體的雜質濃度低且缺陷態密度低(氧缺陷少)，所以可以降低載子密度。因此，將單晶氧化物半導體用於通道區域的電晶體很少成為常開啟電特性。此外，因為單晶氧化物半導體的缺陷態密度低，所以陷阱態密度有時也變低。因此，有時將該單晶氧化物半導體用於通道區域的電晶體的電特性變動小，而成為可 靠性高的電晶體。
<CAAC-OS>
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部的尺寸為能夠容納於一邊短於100nm的立方體內的尺寸。因此，有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物半導體膜。下面，對CAAC-OS膜進行詳細的說明。
例如有時可以在使用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS時確認到結晶部。另外，在大多情況下，例如在TEM的觀察影像中，包含在CAAC-OS中的結晶部的尺寸為能夠容納在一個邊長為100nm的立方體內的尺寸。此外，在使用TEM觀察CAAC-OS時，有時無法明確地確認到結晶部與結晶部之間的邊界。此外，在使用TEM觀察CAAC-OS時，有時無法明確地確認到晶界(grain boundary)。CAAC-OS例如不具有明確的晶界，所以不容易產生雜質的偏析。另外，CAAC-OS例如不具有明確的晶界，所以缺陷態密度很少變高。另外，CAAC-OS例如不具有明確的晶界，所以不容易發生電子移動率的低下。
CAAC-OS例如具有多個結晶部，有時在該多 個結晶部中c軸在平行於CAAC-OS的被形成面的法線向量或CAAC-OS的表面的法線向量的方向上一致。因此，例如使用X射線繞射(XRD：X-Ray Diffraction)裝置，並且利用Out-of-plane法來分析CAAC-OS，有時在表示配向的2θ為31°附近觀察到峰值。另外，有時在CAAC-OS的電子繞射圖案中，觀察到斑點(亮點)。注意，尤其將使用電子束徑為10nmΦ以下或5nmΦ以下的電子線而得到的電子繞射圖案稱為奈米束電子繞射圖案。另外，CAAC-OS例如在不同的結晶部間，有時a軸及b軸的方向不同。在CAAC-OS中，例如有時c軸配向且a軸或/及b軸在宏觀上不一致。
圖30是包括CAAC-OS的樣本的奈米束電子繞射圖案的一個例子。在此，將樣本沿著垂直於CAAC-OS的被形成面的方向截斷，使其厚度減薄以使其厚度為40nm左右。此外，在此使電子束徑為1nmΦ的電子線從垂直於樣本的截斷面的方向入射。藉由圖30可知，在CAAC-OS的奈米束電子繞射圖案中可以觀察到斑點。
在包括在CAAC-OS中的結晶部中，例如，c軸在平行於CAAC-OS的被形成面的法線向量或CAAC-OS的表面的法線向量的方向上一致。並且，當從垂直於ab面的方向看時金屬原子排列為三角形或六角形，且當從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶部之間a軸和b 軸的方向可以不同。在本說明書中，“垂直”的用語包括80°到100°的範圍，較佳地包括85°到95°的範圍。並且，“平行”的用語包括-10°到10°的範圍，較佳地包括-5°到5°的範圍。
因為包括在CAAC-OS中的結晶部的c軸在平行於CAAC-OS的被形成面的法線向量或CAAC-OS的表面的法線向量的方向上一致，所以有時根據CAAC-OS的形狀(CAAC-OS的被形成面的剖面形狀或CAAC-OS的表面的剖面形狀)c軸的方向可以彼此不同。另外，結晶部在成膜時或在成膜後藉由諸如加熱處理等晶化處理而形成。因此，結晶部的c軸在平行於形成了CAAC-OS時的被形成面的法線向量或CAAC-OS的表面的法線向量的方向上一致。
CAAC-OS例如有時可以藉由降低雜質濃度來形成。在此，雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體的主要成分以外的元素。特別是，矽等元素與氧的鍵合力比構成氧化物半導體的金屬元素與氧的鍵合力強。因此，當該元素從氧化物半導體奪取氧時，有時打亂氧化物半導體的原子排列，使結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以有時會打亂氧化物半導體的原子排列，導致氧化物半導體的結晶性下降。因此，CAAC-OS是雜質濃度低的氧化物半導體。此外，包含在氧化物半導體中的雜質有時成為載子發生源。
另外，在CAAC-OS中，結晶部的分佈也可以不均勻。例如，在CAAC-OS的形成過程中，在從氧化物半導體的表面一側進行結晶生長的情況下，有時氧化物半導體的表面附近的結晶部所占的比例高於形成有氧化物半導體的表面附近的結晶部所占的比例。此外，當雜質混入到CAAC-OS時，有時會使該雜質混入區中的結晶部的結晶性降低。
另外，CAAC-OS例如可以藉由降低缺陷態密度形成。在氧化物半導體中，例如，若有氧缺陷則增加缺陷態密度。氧缺陷有時成為載子陷阱或因俘獲氫而成為載子發生源。為了形成CAAC-OS，例如，重要的是不在氧化物半導體中產生氧缺陷。因此，CAAC-OS是缺陷態密度低的氧化物半導體。或者，CAAC-OS是氧缺陷少的氧化物半導體。
在CAAC-OS中，較佳地利用恆定光電流法(CPM：Constant Photocurrent Method)所得到的吸收係數低於1×10-3/cm，較佳的是低於1×10-4/cm，更佳的是低於5×10-5/cm。吸收係數和與起因於氧缺陷及雜質的混入的定域能階相對應的能量(根據波長換算)有正相關，因此，CAAC-OS中的缺陷態密度極低。
另外，藉由從利用CPM測量所得到的吸收係數的曲線來去除起因於帶尾的被稱為耳巴赫帶尾(Urbach tail)的吸收係數，可以根據下述算式來算出因缺陷能階所產生的吸收係數。注意，耳巴赫帶尾是指利用CPM測 量所得到的吸收係數的曲線上的具有一定傾斜的區域，該傾斜被稱為耳巴赫能量(Urbach energy)。
Figure TWI614813BD00006
在此，α(E)表示各能量的吸收係數，αu表示因耳巴赫帶尾而引起的吸收係數。
另外，在使用高純度本質或實質上高純度本質的CAAC-OS的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
<CAAC-OS的製造方法>
因為包括在CAAC-OS中的結晶部的c軸在平行於CAAC-OS的被形成面的法線向量或CAAC-OS的表面的法線向量的方向上一致，所以有時根據CAAC-OS的形狀(CAAC-OS的被形成面的剖面形狀或CAAC-OS的表面的剖面形狀)c軸的方向可以彼此不同。注意，結晶部的c軸方向是平行於形成了CAAC-OS時的被形成面的法線向量或表面的法線向量的方向。結晶部藉由成膜或成膜後的加熱處理等的晶化處理來形成。
作為形成CAAC-OS的方法可以舉出如下三個方法。
第一個方法是：藉由在100℃以上且450℃以 下的成膜溫度下形成氧化物半導體膜，形成包括在氧化物半導體膜中的結晶部的c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的結晶部。此外，在本說明書中，較佳的是將成膜溫度設定為100℃以上且400℃以下。
第二個方法是：藉由在以薄厚度形成氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，形成包括在氧化物半導體膜中的結晶部的c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的結晶部。此外，在本說明書中，較佳的是將加熱溫度設定為200℃以上且400℃以下。
第三個方法是：藉由在以薄厚度形成第一層氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，並形成第二層氧化物半導體膜，來形成包括在氧化物半導體膜中的結晶部的c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的結晶部。此外，在本說明書中，較佳的是將加熱溫度設定為200℃以上且400℃以下。
這裡，對使用第一個方法形成CAAC-OS的方法進行說明。
<靶材及靶材的製造方法>
另外，例如使用多晶的氧化物半導體濺射靶材，利用濺射法來形成CAAC-OS。當離子碰撞到該濺射靶材時， 有時包含在濺射靶材中的結晶區域沿著a-b面劈開，具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子有時會剝離。此時，藉由使該平板狀或顆粒狀的濺射粒子在保持為結晶狀態的情況下到達CAAC-OS的被形成面，可形成CAAC-OS。
另外，為了形成CAAC-OS，較佳地應用如下條件。
藉由減少成膜時的雜質混入，可以抑制雜質所導致的結晶態的損壞。例如，可以降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由提高成膜時的CAAC-OS的被形成面的加熱溫度(例如，基板加熱溫度)，在濺射粒子到達CAAC-OS的被形成面之後，發生濺射粒子的遷移。明確而言，在將CAAC-OS的被形成面的溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由提高成膜時的CAAC-OS的被形成面的溫度，當平板狀的濺射粒子到達CAAC-OS的被形成面時，在CAAC-OS的被形成面上發生遷移，濺射粒子的平坦的面附著到CAAC-OS的被形成面。另外，雖然也取決於氧化物的種類，但是濺射粒子的平行於a-b面的面的直徑(圓當量直徑)為1nm以上且30nm以下或者1nm以上且10nm以下左右。另外，平板狀的濺射粒子可以為具有 平行於a-b面的六角形面的六角柱形狀。在此情況下，垂直於六角形面的方向為c軸方向。
此外，藉由使氧的陽離子碰撞到濺射靶材以進行濺射，可以減輕成膜時的電漿損傷。因此，可以抑制離子碰撞到濺射靶材的表面時的濺射靶材的結晶性的下降或非晶化。
此外，藉由使氧或氬的陽離子碰撞到濺射靶材以進行濺射，在平板狀的濺射粒子是六角柱形狀時，可以在六角形狀的面的角部帶正電荷。由於六角形面的角部具有正電荷，所以在一個濺射粒子中正電荷互相排斥而可以維持平板形狀。
為了使平板狀的濺射粒子的面的角部具有正電荷，較佳地使用直流(DC)電源。另外，也可以使用高頻(RF)電源、交流(AC)電源。但是，RF電源難以應用於能夠在大面積的基板上進行成膜的濺射裝置。此外，從以下所示的觀點來看，DC電源比AC電源較佳。
當使用AC電源時，相鄰的靶材交替地具有陰極電位和陽極電位。在平板狀的濺射粒子帶正電的情況下，濺射粒子中的正電荷互相排斥而可以維持平板形狀。注意，在使用AC電源的情況下，由於產生暫態不施加電場的時間，所以有時平板狀的濺射粒子失去電荷而導致濺射粒子的結構的破壞。因此，DC電源比AC電源較佳。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最佳化，減輕成膜時的電漿損傷。將成 膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射靶材的一個例子，示出In-Ga-Zn類化合物靶材。
將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數比進行混合，在進行加壓處理之後，在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到作為多晶的In-Ga-Zn類化合物靶材。另外，上述加壓處理可以在冷卻(或放冷)的同時、或在加熱的同時進行。另外，X、Y及Z為任意正數。在此，InOX粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3、3：1：2、1：3：2、1：6：4或1：9：6。另外，粉末的種類以及混合時的莫耳數比可根據所製造的濺射靶材而適當地進行改變。
藉由利用上述方法使用濺射靶材，可以形成厚度均勻且晶體配向一致的氧化物半導體膜。
<多晶氧化物半導體>
將包括多晶的氧化物半導體稱為多晶氧化物半導體。多晶氧化物半導體包括多個晶粒。
例如在使用TEM觀察的多晶氧化物半導體的影像中，有時可以觀察到晶粒。多晶氧化物半導體所包括的晶粒例如在使用TEM的觀察影像中，在大多數情況下，粒徑為2nm以上且300nm以下、3nm以上且100nm 以下或5nm以上且50nm以下。此外，例如在使用TEM觀察的多晶氧化物半導體的影像中，有時可以確認到晶粒與晶粒之間的邊界。此外，例如在使用TEM觀察的多晶氧化物半導體的影像中，有時可以確認到晶界。
多晶氧化物半導體例如具有多個晶粒，該多個晶粒有時配向不同。此外，多晶氧化物半導體例如使用XRD裝置並採用out-of-plane法進行分析，有時出現表示配向的2θ為31°附近的峰值或表示多種配向的多個峰值。此外，多晶氧化物半導體例如在利用電子繞射而得到的圖案中，有時觀察到斑點。
因為多晶氧化物半導體具有較高的結晶性，所以有時具有較高的電子移動率。因此，將多晶氧化物半導體用於通道區域的電晶體具有較高的場效移動率。注意，多晶氧化物半導體有時在晶界產生雜質的偏析。此外，多晶氧化物半導體的晶界成為缺陷能階。由於多晶氧化物半導體的晶界有時成為載子發生源、陷阱能階，因此有時與將CAAC-OS用於通道區域的電晶體相比，將多晶氧化物半導體用於通道區的電晶體的電特性變動較大，且可靠性較低。
多晶氧化物半導體可以使用高溫加熱處理或雷射處理來形成。
<微晶氧化物半導體>
在使用TEM觀察的微晶氧化物半導體膜的影像中， 有時不能明確地觀察到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶體(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。另外，例如在使用TEM觀察nc-OS膜時，有時無法明確地確認到晶粒介面。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由其中利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在對nc-OS膜進行使用其束徑比結晶部大(例如，50nm以上)的電子射線的電子繞射(選區電子繞射)時，觀察到類似光暈圖案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小(例如，1nm以上且30nm以下)的電子射線的電子繞射(也稱為奈米束電子繞射)時，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案 中，有時還觀察到環狀的區域內的多個斑點。
圖31示出對具有nc-OS膜的樣本以改變測量部分的方式進行了奈米束電子繞射的例子。在此，將樣本沿著垂直於形成有nc-OS膜的表面的方向截斷，使其厚度減薄以使其厚度為10nm以下。此外，在此使電子束徑為1nm的電子線從垂直於樣本的截斷面的方向入射。從圖31可知，藉由對具有nc-OS膜的樣本進行奈米束電子繞射，獲得表示晶面的繞射圖案，但是觀察不到特定方向上的晶面的配向性。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
因此，與CAAC-OS膜相比，有時nc-OS膜的載子密度較高。載子密度較高的氧化物半導體膜有時電子移動率較高。因此，使用nc-OS膜的電晶體有時具有較高的場效移動率。此外，因為與CAAC-OS膜相比，nc-OS膜的缺陷態密度較高，所以有時載子陷阱也變高。因此，有時與使用CAAC-OS膜的電晶體相比，使用nc-OS膜的電晶體的電特性變動較大，且可靠性較低。注意，因為nc-OS膜即使包含較多量的雜質也可以形成，所以nc-OS膜比CAAC-OS膜更容易形成，有時可以根據用途適當地使用。因此，具有使用nc-OS膜的電晶體的半導體裝置的 生產性較高。
<微晶氧化物半導體膜的製造方法>
接著，以下說明微晶氧化物半導體膜的形成方法。在室溫以上且75℃以下，較佳為室溫以上且50℃以下，在含氧的氛圍下，藉由濺射法形成微晶氧化物半導體膜。藉由在將成膜氛圍設定為含氧的氛圍，可以減少微晶氧化物半導體膜中的氧缺陷，可以形成包括微晶區域的膜。
藉由在微晶氧化物半導體膜中減少氧缺陷，可以形成物性穩定的膜。尤其是，當應用微晶氧化物半導體膜製造半導體裝置時，微晶氧化物半導體膜中的氧缺陷成為施體，在微晶氧化物半導體膜中生成作為載子的電子，這成為半導體裝置的電特性變動的原因。因此，藉由使用減少了氧缺陷的微晶氧化物半導體膜製造半導體裝置，可以製造可靠性高的半導體裝置。
此外，當在微晶氧化物半導體膜中提高成膜氛圍中的氧分壓時，進一步減少氧缺陷，所以是較佳的。更具體地，較佳的是將成膜氛圍中的氧分壓設定為33%以上。
此外，利用濺射法形成微晶氧化物半導體膜時使用的靶材可以使用與CAAC-OS同樣的靶材及製造方法。
此外，因為nc-OS即使包含較多量的雜質也可以形成，所以nc-OS比CAAC-OS更容易形成，有時可 以根據用途適當地使用。例如，也可以藉由使用AC電源的濺射法等成膜方法來形成nc-OS。由於使用AC電源的濺射法可以在大尺寸基板上均勻地成膜，因此，具有將nc-OS用於通道區域的電晶體的半導體裝置的生產性較高。
<非晶氧化物半導體>
非晶氧化物半導體例如具有無秩序的原子排列且不具有結晶部。或者，非晶氧化物半導體例如具有像石英那樣的無定形狀態，其原子排列沒有規律性。
例如，在使用TEM觀察的非晶氧化物半導體的影像中，有時無法觀察到結晶部。
非晶氧化物半導體在使用XRD裝置並採用out-of-plane法進行分析時，有時檢測不到表示配向的峰值。此外，非晶氧化物半導體例如在利用電子繞射而得到的圖案中，有時觀察到光暈圖案。此外，非晶氧化物半導體例如在利用奈米束電子繞射而得到的圖案中，有時觀察不到斑點，而觀察到光暈圖案。
非晶氧化物半導體例如可以藉由包含高濃度的氫等雜質來形成。因此，非晶氧化物半導體例如是包含高濃度的雜質的氧化物半導體。
當高濃度的雜質包含在氧化物半導體中時，有時在氧化物半導體中形成氧缺陷等缺陷能階。因此，雜質濃度高的非晶氧化物半導體的缺陷態密度較高。此外， 因為非晶氧化物半導體的結晶性較低，所以與CAAC-OS或nc-OS相比缺陷態密度較高。
因此，有時非晶氧化物半導體與nc-OS相比，載子密度更高。因此，將非晶氧化物半導體用於通道區域的電晶體有時成為常開啟電特性。因此，有時可以適當地將其用於需要常開啟電特性的電晶體。因為非晶氧化物半導體的缺陷態密度高，所以有時陷阱態密度也變高。因此，有時與將CAAC-OS或nc-OS用於通道區域的電晶體相比，將非晶氧化物半導體用於通道區域的電晶體的電特性變動較大，且可靠性較低。注意，因為即使利用有可能包含多量的雜質的成膜方法也可以形成非晶氧化物半導體，所以非晶氧化物半導體較容易形成，有時可以根據用途適當地使用。例如，可以利用旋塗法、溶膠-凝膠法、浸漬法、噴射法、絲網印刷法、接觸印刷法、噴墨法、輥塗法、霧化CVD法(mist CVD method)等成膜方法來形成非晶氧化物半導體。因此，具有將非晶氧化物半導體用於通道區域的電晶體的半導體裝置的生產性較高。
此外，氧化物半導體例如缺陷越少其密度越高。此外，氧化物半導體例如氫等的結晶性越高其密度越高。此外，氧化物半導體例如氫等雜質的濃度越低其密度越高。例如，單晶氧化物半導體的密度有時比CAAC-OS的密度高。此外，例如，CAAC-OS的密度有時比微晶氧化物半導體的密度高。此外，例如，多晶氧化物半導體的密度有時比微晶氧化物半導體的密度高。此外，例如，微 晶氧化物半導體的密度有時比非晶氧化物半導體的密度高。
實施方式10
在本實施方式中，說明可以應用本發明的一個方式的半導體裝置的人機界面。尤其是，說明能夠檢測目標物的接近或接觸的感測器(以下，稱為觸摸感測器)的結構例子。
作為觸摸感測器，可以使用靜電容量式、電阻膜式、表面聲波式、紅外線式、光學式等各種方式。
作為靜電容量式的觸摸感測器，典型地有表面型靜電容量式、投影型靜電容量式等。作為投影型靜電容量式，主要根據驅動方法的不同，有自電容式、互電容式等。在此，當使用互電容式時，可以同時檢測出多點(也稱為多點檢測(多點觸控))，所以是較佳的。
在此，詳細地說明觸摸感測器，除此之外，可以使用可以由相機(包括紅外相機)等檢測出對象物(例如，手指或手掌等)的動作(手勢)或使用者的視點動作等的感測器作為人機界面。
<感測器的檢測方法的例子>
圖32A和圖32B是示出互電容式觸摸感測器的結構的模式圖以及輸入輸出波形的模式圖。觸摸感測器具備一對電極，在它們之間形成有電容。一對電極的一個電極被 輸入輸入電壓。此外，還包括檢測流過另一個電極的電流(或另一個電極的電位)的檢測電路。
例如，如圖32A所示，當作為輸入電壓的波形採用矩形波時，作為輸出電流波形檢測出具有較尖的峰值的波形。
另外，如圖32B所示，具有導電性的目標物接近或接觸電容時，電極間的電容值減少，因此對應於此輸出的電流值減小。
如此，藉由利用對應於輸入電壓的輸出電流(或電位)的變化來檢測出電容的變化，可以檢測目標物的近接或接觸。
<觸摸感測器的結構例子>
圖32C示出具有配置為矩陣狀的多個電容器的觸摸感測器的結構例子。
觸摸感測器包括在X方向(紙面橫方向)上延伸的多個佈線以及與該多個佈線交叉的在Y方向(紙面縱方向)上延伸的多個佈線。在交叉的兩個佈線間形成電容器。
另外，在X方向上延伸的佈線被輸入輸入電壓和公共電位(包括接地電位、參考電位)中的一方。另外，在Y方向上延伸的佈線電連接至檢出電路(例如，數位源表(source meter)、感測放大器等)，因此可以檢測出該佈線中流過的電流(或電位)。
觸摸感測器可以藉由以對在X方向上延伸的多個佈線輸入輸入電壓的方式依次進行掃描並檢測在Y方向上延伸的佈線中流過的電流(或電位)的變化，來進行二維感測。
<觸控面板的結構例子>
以下，說明具備具有多個像素的顯示部和觸摸感測器的觸控面板的結構例子以及將該觸控面板安裝到電子裝置的情況的例子。
圖33A是具備觸控面板的電子裝置的剖面示意圖。
電子裝置3530具備外殼3531並在該外殼3531中至少包括觸控面板3532、電池3533、控制部3534。觸控面板3532藉由佈線3535與控制部3534電連接。控制部3534控制顯示部上的影像表示或觸摸感測器的感測工作。此外，電池3533藉由佈線3536與控制部3534電連接，而可以對控制部3534供應電力。
以其顯示面一側在外殼3531的外側露出的方式設置有觸控面板3532。可以在觸控面板3532的露出的面上顯示影像並檢測出接觸或接近的對象物。
圖33B至圖33E示出觸控面板的結構例子。
圖33B所示的觸控面板3532包括：在第一基板3541與第二基板3543之間具備顯示部3542的顯示面板3540；具備觸摸感測器3544的第三基板3545；以及保 護基板3546。
作為顯示面板3540，可以採用應用液晶元件、有機EL(Electro Luminescence：電致發光)元件的顯示裝置或電子紙等各種顯示裝置。此外，根據顯示面板3540的結構，觸控面板3532也可以另行具備背光或偏光板等。
因為目標物接觸或接近保護基板3546的一個面上，所以較佳的是至少其表面的機械強度得到提高。例如，可以將如下強化玻璃用於保護基板3546，該強化玻璃例如藉由離子交換法或風冷強化法等被施加物理或化學處理，並且其表面被施加壓應力。或者，也可以使用其表面被進行塗層的塑膠等撓性基板作為保護基板3546。此外，也可以在保護基板3546上設置保護薄膜或光學薄膜。
觸摸感測器3544設置在第三基板3545的至少一個面上。或者，也可以形成在第三基板3545的雙面上形成構成觸摸感測器3544的一對電極。此外，為了觸控面板的薄型化，作為第三基板3545也可以使用撓性薄膜。觸摸感測器3544也可以夾持在一對基板(包括薄膜)之間。
在圖33B中，示出由黏合層3547黏合保護基板3546和具備觸摸感測器3544的第三基板的結構，但是不一定必須要黏合這些構成要素。此外，也可以採用由黏合層3547黏合第三基板3545和顯示面板3540的結構。
在圖33B所示的觸控面板3532中，獨立地設置有顯示面板和具備觸摸感測器的基板。也可以將具有這些結構的觸控面板稱為外置型觸控面板。藉由採用這種結構，可以分別製造顯示面板和具備觸摸感測器的基板，重疊這些構成要素來對顯示面板附加觸摸感測器的功能，由此可以容易製造觸控面板而不經過特別製程。
在圖33C所示的觸控面板3532中，觸摸感測器3544設置在第二基板3543的保護基板3546一側的面上。可以將具有這些結構的觸控面板稱為On-Cell型觸控面板。藉由採用這種結構，可以縮減所需要的基板個數，由此可以實現觸控面板的薄型化及輕量化。
在圖33D所示的觸控面板3532中，觸摸感測器3544設置在保護基板3546的一個面上。藉由採用這種結構可以分別製造顯示面板和觸摸感測器，由此可以容易製造觸控面板。而且，可以縮減所需要的基板的個數，而可以實現觸控面板的薄型化及輕量化。
在圖33E所示的觸控面板3532中，觸摸感測器3544設置在顯示面板3540的一對基板之間。可以將具有這種結構的觸控面板稱為In-Cell型觸控面板。藉由採用這種結構可以縮減所需要的基板的個數，而可以實現觸控面板的薄型化及輕量化。例如，藉由使用顯示部3542所具備的電晶體、佈線或電極等在第一基板3541上或第二基板3543上形成用作觸摸感測器的電路，可以實現這種觸控面板。此外，當使用光學式觸摸感測器時，也可以 採用具備光電轉換元件的結構。
<In-Cell型觸控面板的結構例子>
下面，對在具有多個像素的表示部中安裝了觸摸感測器的觸控面板的結構例子進行說明。這裡，示出作為設置於像素中的顯示元件採用液晶元件的例子。
圖34A是設置於本結構例子所示出的觸控面板的顯示部中的像素電路的一部分中的等效電路圖。
1一個像素至少包括電晶體3503和液晶元件3504。另外，電晶體3503的閘極電極與佈線3501電連接，源極電極和汲極電極中的一個與佈線3502電連接。
像素電路包括在X方向上延伸的多個佈線(例如，佈線3510_1、佈線3510_2)以及在Y方向上延伸的多個佈線(例如，佈線3511)，上述多個佈線以彼此交叉的方式設置，並且在其間形成電容。
另外，在設置於像素電路中的像素中，設置於一部分的相鄰的多個像素中的液晶元件的一個電極彼此電連接而形成一個塊。該塊分為兩種，即島狀塊(例如，塊3515_1、塊3515_2)和在Y方向上延伸的線狀塊(例如，塊3516)。注意，雖然圖34A和圖34B只示出像素電路的一部分，但是實際上，這些兩種塊在X方向及Y方向上反覆配置。
在X方向上延伸的佈線3510_1(或3510_2)與島狀塊3515_1(或塊3515_2)電連接。注意，雖然未 圖示，但是在X方向上延伸的佈線3510_1藉由線狀塊使沿著X方向上不連續地配置的多個島狀塊3515_1電連接。另外，在Y方向上延伸的佈線3511與線狀塊3516電連接。
圖34B是示出在X方向上延伸的多個佈線3510及在Y方向上延伸的多個佈線3511的連接結構的等效電路圖。可以對在X方向上延伸的各佈線3510輸入輸入電壓或公共電位。另外，可以對在Y方向上延伸的各佈線3511輸入接地電位或者可以使佈線3511與檢測電路電連接。
〈觸控面板的工作例子〉
下面，參照圖35A至圖35C對上述觸控面板的工作進行說明。
如圖35A所示，將1個圖框週期分為寫入期間和檢測期間。寫入期間是對像素進行影像資料寫入的期間，佈線3510(也稱為閘極線)被依次選擇。另一方面，檢測期間是利用觸摸感測器進行感測的期間，在X方向上延伸的佈線3510被依次選擇並被輸入輸入電壓。
圖35B是寫入期間中的等效電路圖。在寫入期間中，在X方向上延伸的佈線3510與在Y方向上延伸的佈線3511都被輸入公共電位。
圖35C是檢測期間的某時的等效電路圖。在檢測期間中，在Y方向上延伸的各佈線3511與檢測電路 電連接。另外，在X方向上延伸的佈線3510中的被選擇的佈線被輸入輸入電壓，其他的佈線被輸入公共電位。
像這樣，較佳的是分別設置影像寫入期間以及利用觸摸感測器進行感測的期間。由此可以抑制因像素寫入時的噪音引起的觸摸感測器的感度降低。
實施方式11
在本實施方式中，對用於降低顯示裝置的功耗的驅動方法進行說明。藉由採用本實施方式的驅動方法，可以進一步降低在像素中使用氧化物半導體電晶體的顯示裝置的功耗。下面，參照圖36及圖37對顯示裝置的一個例子的液晶顯示裝置的低功耗化進行說明。
圖36是示出本實施方式的液晶顯示裝置的結構例子的方塊圖。如圖36所示，液晶顯示裝置500包括作為顯示模組的液晶面板501、控制電路510以及計算電路。
向液晶顯示裝置500中輸入作為數位資料的影像信號(Video)及用來控制液晶面板501的屏面的改寫的同步信號(SYNC)。作為同步信號，例如包括水平同步信號(Hsync)、垂直同步訊號(Vsync)以及參考時脈信號(CLK)等。
液晶面板501包括顯示部530、掃描線驅動電路540及資料線驅動電路550。顯示部530包括多個像素531。相同行中的像素531都藉由共同的掃描線541而連 接到掃描線驅動電路540，相同列中的像素531都藉由共同的資料線551而連接到資料線驅動電路550。
向液晶面板501中供應公共電壓(以下稱為Vcom)、以及作為電源電壓的高電源電壓(VDD)和低電源電壓(VSS)。公共電壓(Vcom)被供應給顯示部530中的每個像素531。
資料線驅動電路550對被輸入的影像信號進行處理，生成資料信號，並對資料線551輸出資料信號。掃描線驅動電路540對掃描線541輸出掃描信號，該掃描信號用於選擇被寫入資料信號的像素531。
像素531包括切換元件，該切換元件與資料線551之間的電連接被掃描信號控制。當切換元件處於導通狀態時，資料信號從資料線551被寫入到像素531。
被施加了Vcom的電極相當於共用電極。
控制電路510為控制液晶顯示裝置500整體的電路，且具有生成構成液晶顯示裝置500的電路的控制信號的電路。
控制電路510包括控制信號生成電路，該控制信號生成電路由同步信號(SYNC)生成掃描線驅動電路540及資料線驅動電路550的控制信號。作為掃描線驅動電路540的控制信號，包括起動脈衝(GSP)、時脈信號(GCLK)等，作為資料線驅動電路550的控制信號，包括起動脈衝(SSP)、時脈信號(SCLK)等。例如，控制電路510生成週期相同但相位發生了偏移的多個時脈信 號來作為時脈信號(GCLK、SCLK)。
另外，控制電路510對從液晶顯示裝置500的外部輸入的影像信號(Video)向資料線驅動電路550的輸出進行控制。
資料線驅動電路550包括數位-類比轉換電路(以下稱為D-A轉換電路552)。D-A轉換電路552將影像信號轉換為類比信號，以生成資料信號。
另外，在輸入到液晶顯示裝置500的影像信號為類比信號的情況下，在控制電路510中將其轉換為數位信號並輸出到液晶面板501。
影像信號由每個圖框的影像資料所構成。控制電路510具有如下功能：對影像信號進行影像處理，並根據藉由該處理所得到的資料來控制對資料線驅動電路550輸出影像信號。因此，控制電路510包括運動檢測部511，該運動檢測部511從每個圖框的影像資料來檢測出運動。在運動檢測部511中，在判定為未檢測到運動的情況下，控制電路510停止對資料線驅動電路550輸出影像信號，而在判定為檢測到運動的情況下，再次開始輸出影像信號。
對於由運動檢測部511進行的用來檢測運動的影像處理，沒有特別的限制。作為檢測運動的方法，例如有從連續的兩個圖框之間的影像資料來得到差分資料的方法。根據所得到的差分資料能夠判斷有無運動。另外，還有檢測運動向量的方法等。
另外，液晶顯示裝置500可設置有對所輸入的影像信號進行校正的影像信號校正電路。例如，藉由校正影像信號，將比與影像信號的灰階相對應的電壓高的電壓施加到像素531。藉由進行這樣的校正，可以縮短液晶元件的回應時間。這種藉由對影像信號進行校正處理來驅動控制電路510的方法被稱為過驅動。另外，在進行以影像信號的圖框頻率的整數倍來驅動液晶顯示裝置500的倍速驅動的情況下，由控制電路510生成補償兩個圖框之間的影像資料，或者生成用來在兩個圖框之間進行黑色顯示的影像資料即可。
下面，參照圖37所示的時序圖，說明用來顯示如動態影像那樣有運動的影像以及如靜態影像那樣沒有運動的影像的液晶顯示裝置500的工作。圖37示出垂直同步訊號(Vsync)以及從資料線驅動電路550輸出到資料線551的資料信號(Vdata)的信號波形。
圖37是3m圖框期間的液晶顯示裝置500的時序圖。在此，最初的k圖框期間及最後的j圖框期間的影像資料有運動，而其他的圖框期間的影像資料沒有運動。注意，k和j都是1以上且m-2以下的整數。
在最初的k圖框期間中，運動檢測部511判定為各圖框的影像資料有運動。控制電路510根據運動檢測部511的判定結果，將資料信號(Vdata)輸出到資料線551。
另外，在運動檢測部511中，進行用來檢測 運動的影像處理，在判定為第k+1圖框的影像資料沒有運動的情況下，在控制電路510中，根據運動檢測部511的檢測結果，在第k+1圖框期間中停止對資料線驅動電路550輸出影像信號(Video)。因此，停止從資料線驅動電路550向資料線551輸出的資料信號(Vdata)。另外，為了停止顯示部530的改寫，停止對掃描線驅動電路540及資料線驅動電路550供應控制信號(起動脈衝信號、時脈信號等)。另外，控制電路510直到在運動檢測部511得到影像資料具有運動這樣的判定結果為止，停止對資料線驅動電路550輸出影像信號，並停止對掃描線驅動電路540及資料線驅動電路550輸出控制信號，停止顯示部530的改寫。
另外，在本說明書中，對液晶面板“不供應”信號是指對供應該信號的佈線施加與用來使電路工作的指定電壓不同的電壓，或者使該佈線在電性上處於浮動狀態。
當停止對顯示部530進行改寫時，相同方向的電場持續施加到液晶元件，因此，有可能導致液晶元件的液晶的劣化。在產生這種問題的情況下，無論運動檢測部511的判定結果如何，在指定的時刻從控制電路510向掃描線驅動電路540及資料線驅動電路550供應信號，以對資料線551寫入使極性反轉的資料信號，由此使施加到液晶元件的電場的方向反轉即可。
另外，以Vcom為標準來決定輸入到資料線 551的資料信號的極性。在資料信號的電壓高於Vcom的情況下，資料信號的極性為正極性，在資料信號的電壓低於Vcom的情況下，資料信號的極性為負極性。
明確而言，如圖37所示，在第m+1圖框期間，控制電路510對掃描線驅動電路540及資料線驅動電路550輸出控制信號，對資料線驅動電路550輸出影像信號Video。資料線驅動電路550對資料線551輸出其極性與在第k圖框期間輸出到資料線551的資料信號(Vdata)反轉後的資料信號(Vdata)。因此，在檢測不到影像資料的運動的期間、即第m+1圖框期間及第2m+1圖框期間，極性反轉後的資料信號(Vdata)被寫入到資料線551。在影像資料沒有變化的期間，顯示部530的改寫間歇地進行，因此，在降低因改寫所需的功耗的同時，能夠防止液晶元件的劣化。
另外，在運動檢測部511中，當判定為第2m+1圖框以後的影像資料有運動時，控制電路510控制掃描線驅動電路540及資料線驅動電路550來進行顯示部530的改寫。
如上所述，當採用圖37所示的驅動方法時，不管影像資料(Video)有沒有運動，資料信號(Vdata)的極性在每個m圖框期間反轉。另一方面，在動態影像的顯示期間，在每個圖框進行顯示部530的改寫，在靜態影像的顯示期間，在每m圖框進行顯示部530的改寫。其結果是，能夠降低伴隨著顯示部的改寫所需的功耗。從 而，能夠抑制由驅動頻率及像素數目的增加所引起的功耗的增加。
如上所述，在液晶顯示裝置500中，用顯示動態影像的模式和顯示靜態影像的模式使液晶顯示裝置的驅動方法不同，由此能夠提供在抑制液晶劣化且維持顯示品質的同時，能夠使功耗低的液晶顯示裝置。
另外，當顯示靜態影像的情況下，在每個圖框對像素進行改寫，人的眼睛會看到閃爍而感到像素的改寫，這導致眼睛疲勞。本實施方式的液晶顯示裝置中，因為在靜態影像的顯示期間對像素改寫的頻率低，因此能夠減輕眼睛疲勞。
因此，藉由利用使用氧化物半導體電晶體來形成底板的液晶面板，能夠提供適用於可攜式電子裝置、高精細且低功耗的中小型液晶顯示裝置。
另外，為了防止液晶劣化，資料信號的極性反轉的間隔(在此，m圖框期間)為2秒以下，較佳為1秒以下。
另外，影像資料的運動檢測由控制電路510的運動檢測部511來進行，但是不侷限於此。也可以從液晶顯示裝置500的外部對控制電路510輸入有無運動的資料。
另外，判定影像資料沒有運動的條件不侷限於連續的兩個圖框之間的影像資料，而也可以根據液晶顯示裝置500的使用方式而適當地決定該判定時所需要的圖 框的個數。例如，當連續的m圖框影像資料沒有運動時，可以停止顯示部530的改寫。
另外，在本實施方式中，使用液晶顯示裝置以作為顯示裝置來進行說明，但是可以將本實施方式的驅動方法應用到其他的顯示裝置，例如發光顯示裝置等。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式12
本發明的一個方式的半導體裝置可以應用到各種電子裝置(包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、外殼遊戲機。圖38A至圖38C示出上述電子裝置的一個例子。
圖38A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，能夠利用顯示部9003來顯示視頻。另外，示出利用四個桌腿9002來支撐外殼9001的結構。另外，外殼9001具有用於供應電力的電源供應線9005。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9003。因此，可以提高顯示部9003的顯 示品質。
顯示部9003具有觸屏輸入功能，藉由用手指等按觸顯示於桌子9000的顯示部9003中的顯示按鈕9004，可以進行畫面操作或資訊輸入，並且桌子9000也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能，從而藉由畫面操作來控制其他家電產品。例如，藉由使用具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的畫面以垂直於地板的方式立起來，從而也可以用作電視機。雖然當在小房間裡設置大畫面的電視機時，自由使用的空間變小，但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖38B示出電視機9100。在電視機9100中，外殼9101組裝有顯示部9103，並且能夠利用顯示部9103來顯示視頻。此外，在此示出利用支架9105來支撐外殼9101的結構。
藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110，能夠進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，能夠進行頻道及音量的操作，並可以對在顯示部9103上顯示的視頻進行操作。此外，也可以採用在遙控器9110中設置對從該遙控器9110輸出的資訊進行顯示的顯示部9107的結構。
圖38B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機來接收一般的電視廣播，而且，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者彼此之間等)的資訊通信。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9103、顯示部9107。因此，可以提高電視機的顯示品質。
圖38C示出電腦9200，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9203。因此，可以提高電腦9200的顯示品質。
顯示部9203具有觸屏輸入功能，藉由用手指等按觸顯示於電腦9200的顯示部9203中的顯示按鈕，由此可以進行畫面操作或資訊輸入，並且電腦9200也可以用作如下的控制裝置，即藉由使其具有能夠與其他家電產品進行通信的功能、或能夠控制其他家電產品的功能，從而藉由畫面操作來控制其他家電產品。
圖39A和圖39B是能夠折疊的平板終端。圖39A是打開的狀態，並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開 關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9631a、顯示部9631b。因此，可以提高平板終端的顯示品質。
在顯示部9631a中，可以將其一部分用作觸控面板的區域9632a，並且可以藉由按觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子在此示出：顯示部9631a的一半區域只具有顯示的功能，並且另一半區域具有觸控面板的功能，但是並不侷限於該結構。也可以採用顯示部9631a的全部區域具有觸控面板的功能的結構。例如，可以使顯示部9631a的整個面顯示為鍵盤按鈕來將其用作觸控面板，並且將顯示部9631b用作顯示畫面。
此外，顯示部9631b也與顯示部9631a同樣，可以將其一部分用作觸控面板的區域9632b。此外，藉由使用手指或觸控筆等按觸觸控面板的顯示有鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b顯示鍵盤按鈕。
此外，也可以對觸控面板的區域9632a和觸控面板的區域9632b同時進行按觸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據內置於平板終端中的光感測器所檢測的使用時的外光的光量，省電模式切換開關9036可以 將顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外，還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖39A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是並不侷限於此，一個的尺寸和另一個的尺寸可以不同，並且它們的顯示品質也可以不同。例如可以設定為顯示面板的其中一個具有比另一個具有更高精細的顯示。
圖39B是合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634。此外，在圖39B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端可以折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，因而，可以提供一種具有良好的耐久性且從長期使用的觀點來看具有高可靠性的平板終端。
此外，圖39A和圖39B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)的功能；將日曆、日期或時刻等顯示在顯示部上的功能；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入功能；藉由各種各樣的軟體(程式)來控制處理的功能等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸控面板、顯示部或視訊 訊號處理部等。另外，太陽能電池9633可以設置在外殼9630的單面或兩面，因此可以進行高效的電池9635的充電。另外，當使用鋰離子電池以作為電池9635時，有可以實現小型化等的優點。
另外，參照圖39C所示的方塊圖，對圖39B所示的充放電控制電路9634的結構和工作進行說明。圖39C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3對應於圖39B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633進行發電時的工作的例子。使用DCDC轉換器9636對太陽能電池所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時，使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以採用使開關SW1截止且使開關SW2導通以對電池9635進行充電的結構。
注意，作為發電單元的一個例子，示出太陽能電池9633，但是並不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元來對電池9635進行 充電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法來進行充電。
本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而實施。
實施例1
在本實施例中，對電晶體的Vg-Id特性以及光BT應力測試的測量結果進行說明。
首先，對包含於樣本1中的電晶體的製程進行說明。在本實施例中，參照圖2A至圖2D進行說明。
首先，如圖2A所示，作為基板11使用玻璃基板，在基板11上形成閘極電極15。
利用濺射法形成厚度為100nm的鎢膜，利用光微影製程在該鎢膜上形成遮罩，使用該遮罩對該鎢膜的一部分進行蝕刻，由此形成閘極電極15。
接著，在閘極電極15上形成有閘極絕緣膜17(相當於圖40的GI)。
層疊厚度為50nm的第一氮化矽膜及厚度為200nm的氧氮化矽膜來形成閘極絕緣膜17。
在如下條件下形成氮化矽膜：作為源氣體使用流量為50sccm的矽烷及流量為5000sccm的氮，向電漿CVD設備的處理室內供應該源氣體，將處理室內的壓力控制為60Pa，使用27.12MHz的高頻電源以供應150W的 功率。
接著，在如下條件下形成氧氮化矽膜，即作為源氣體使用流量為20sccm的矽烷以及流量為3000sccm的一氧化二氮，向電漿CVD設備的處理室內供應該源氣體，將處理室內的壓力控制為40Pa，使用27.12MHz的高頻電源來供應100W的功率。
另外，氮化矽膜以及氧氮化矽膜的成膜製程中，將基板溫度設定為350℃。
接著，形成隔著閘極絕緣膜17與閘極電極15重疊的氧化物半導體膜18。
在此，藉由濺射法在閘極絕緣膜17上形成厚度為35nm的氧化物半導體膜。接著，藉由光微影製程在氧化物半導體膜上形成遮罩，使用該遮罩對氧化物半導體膜的一部分進行蝕刻，由此形成氧化物半導體膜18(相當於圖40的S1)。
在如下條件下形成氧化物半導體膜(S1)：作為濺射靶材使用In：Ga：Zn=1：1：1(原子數比)的靶材，向濺射裝置的處理室內供應流量為100sccm的氬以及流量為100sccm的氧以作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。另外，將形成氧化物半導體膜時的基板溫度設定為170℃。
藉由上述製程所得到的結構可以參照圖2B。
接著，在對閘極絕緣膜17的一部分進行蝕刻而使閘極電極露出之後(未圖示)，如圖2C所示，形成 與氧化物半導體膜18接觸的一對電極21、22。
在此，在閘極絕緣膜17及氧化物半導體膜18上形成導電膜。作為該導電膜，在厚度為50nm的鎢膜上形成厚度為400nm的鋁膜，並在該鋁膜上形成厚度為100nm的鈦膜。接著，藉由光微影製程在該導電膜上形成遮罩，使用該遮罩對該導電膜的一部分進行濕蝕刻，由此形成一對電極21、22。
接著，將基板移動到被減壓後的處理室中，在以350℃加熱之後，使用27.12MHz的高頻電源向設置於處理室中的上部電極供應150W的高頻功率，並將氧化物半導體膜18暴露於一氧化二氮氛圍下產生的氧電漿中。
接著，在氧化物半導體膜18及一對電極21、22上形成保護膜26(參照圖2D)。在此，作為保護膜26，形成氧化物絕緣膜23(相當於圖40的P1)、氧化物絕緣膜24(相當於圖40的P2)。
首先，在進行上述電漿處理之後，以不暴露於大氣的方式連續地形成氧化物絕緣膜23以及氧化物絕緣膜24。作為氧化物絕緣膜23形成厚度為10nm的氧氮化矽膜，作為氧化物絕緣膜24形成厚度為390nm的氧氮化矽膜。
氧化物絕緣膜23利用電漿CVD法在如下條件下形成：使用流量為20sccm的矽烷及流量為3000sccm的一氧化二氮來作為源氣體，將處理室的壓力設定為 200Pa，將基板溫度設定為350℃，並向平行平板電極供應100W的高頻功率。
氧化物絕緣膜24利用電漿CVD法在如下條件下形成：使用流量為160sccm的矽烷及流量為4000sccm的一氧化二氮來作為源氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，並向平行平板電極供應1500W的高頻功率。利用上述條件可以形成包含超過化學計量組成的氧且被加熱時釋放出一部分氧的氧氮化矽膜。
接著，在進行加熱處理以從氧化物絕緣膜23及氧化物絕緣膜24中使水、氮、氫等脫離的同時，使氧化物絕緣膜24中的氧的一部分供應給氧化物半導體膜18。在此，在氮及氧的氛圍下以350℃進行1小時的加熱處理。
接著，雖然未圖示，但是對保護膜26的一部分進行蝕刻來形成使一對電極21、22的一部分露出的開口部。
接著，在保護膜26上形成平坦化膜(未圖示)。在此，將組成物塗敷於保護膜26上，然後進行曝光及顯影，來形成具有使一對電極的一部分露出的開口部的平坦化膜。另外，作為平坦化膜，形成厚度為1.5μm的丙烯酸樹脂。然後，進行加熱處理。該加熱處理以250℃的溫度在含有氮的氛圍下進行1小時。
接著，形成與一對電極的一部分連接的導電 膜(未圖示)。在此，利用濺射法形成厚度為100nm的含有氧化矽的ITO膜。然後，在氮氛圍下以250℃進行1小時的加熱處理。
藉由上述製程製造包括電晶體的樣本1。
此外，在樣本1的電晶體中，層疊厚度為50nm的第一氮化矽膜、厚度為300nm的第二氮化矽膜、厚度為50nm的第三氮化矽膜以及厚度為50nm的氧氮化矽膜來形成閘極絕緣膜17。此外，形成層疊厚度為35nm的氧化物半導體膜(相當於圖40的S1)及厚度為10nm的氧化物膜(相當於圖40的S2)的多層膜代替氧化物半導體膜18。此外，在形成一對電極之後，用將85%的磷酸稀釋100倍的磷酸水溶液，對多層膜的表面進行洗滌處理。此外，保護膜26層疊厚度為10nm的氧化物絕緣膜23、厚度為400nm的氧化物絕緣膜24及由厚度為100nm的氮化矽膜形成的氮化物絕緣膜25(相當於圖40的P3)形成。將這種結構的樣本稱為樣本2。
以下示出在樣本2中構成閘極絕緣膜17的第一氮化矽膜至第三氮化矽膜的成膜條件。
在如下條件下形成第一氮化矽膜：作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮及流量為100sccm的氨，向電漿CVD設備的處理室內供應該源氣體，將處理室內的壓力控制為100Pa，使用27.12MHz的高頻電源以供應2000W的功率。
接著，在第一氮化矽膜的源氣體的條件下將 氨的流量改變為2000sccm來形成第二氮化矽膜。
接著，在如下條件下形成第三氮化矽膜：作為源氣體使用流量為200sccm的矽烷及流量為5000sccm的氮，向電漿CVD設備的處理室內供應該源氣體，將處理室內的壓力控制為100Pa，使用27.12MHz的高頻電源以供應2000W的功率。
以下示出在樣本2中與氧化物半導體膜18接觸的氧化物膜(S2)的成膜條件。在如下條件下形成氧化物膜(S2)：作為濺射靶材使用In：Ga：Zn=1：3：2(原子數比)的靶材，向濺射裝置的處理室內供應流量為180sccm的氬及流量為20sccm的氧以作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應5kW的直流功率。另外，將形成氧化物膜時的基板溫度設定為170℃。
以下示出在樣本2中氮化物絕緣膜25(相當於圖40的P3)的成膜條件。氮化物絕緣膜25利用電漿CVD法在如下條件下形成：使用流量為50sccm的矽烷、流量為5000sccm的氮及流量為100sccm的氨來作為源氣體，將處理室的壓力設定為100Pa，將基板溫度設定為350℃，並向平行平板電極供應1000W的高頻功率。
此外，在樣本1的電晶體中，閘極絕緣膜17使用與樣本2同樣的結構及條件形成。此外，在形成氧化物半導體膜18之後以450℃進行加熱處理。此外，與樣本2同樣地，在形成一對電極之後，用將85%的磷酸稀釋100倍的磷酸水溶液，對氧化物半導體膜18的表面進行 洗滌處理。此外，將氧化物絕緣膜23的厚度為50nm。另外，在氧化物絕緣膜23(相當於圖40的P1)的成膜條件下將成膜溫度設定為220℃。另外，與樣本2同樣地，保護膜層疊氧化物絕緣膜23、氧化物絕緣膜24及氮化絕緣膜25(相當於圖40的P3)形成。將這種結構的樣本稱為比較樣本1。
此外，在比較樣本1中將形成氧化物半導體膜18之後的加熱處理溫度設定為350℃的樣本稱為比較樣本2。
此外，在比較樣本1中使用與樣本2同樣的結構及條件設置氧化物半導體膜18及氧化物膜的多層膜代替氧化物半導體膜18的樣本被稱為比較樣本3。
另外，包括在各樣本中的電晶體的通道長度(L)為6μm，通道寬度(W)為50μm。
<Vg-Id特性>
接著，測量包括於樣本1及樣本2以及比較樣本1及比較樣本2中的電晶體的Vg-Id特性的初期特性。在此，在如下條件下測量流過源極與汲極之間的電流(以下，稱為汲極電流)的變化特性，即Vg-Id特性：將基板溫度設定為25℃，將源極與汲極之間的電位差(以下，稱為汲極電壓)設定為1V、10V，並使源極與閘極之間的電位差(以下，稱為閘極電壓)在-15V至+20V的範圍內變化。
圖40示出包含於各樣本中的電晶體的Vg-Id 特性。在圖40所示的各圖表中，橫軸表示閘極電壓Vg，縱軸表示汲極電流Id，右側縱軸表示場效移動率。此外，橫軸表示-15V至15V的電壓範圍。此外，實線分別表示汲極電壓Vd為1V、10V時的Vg-Id特性，而虛線表示汲極電壓Vd為10V時的與閘極電壓相對應的場效移動率。另外，該場效移動率為各樣本的飽和區域中的結果。
在各樣本中，在基板上製造具有相同結構的20個電晶體。
從圖40可知，在樣本1及樣本2以及比較樣本1及比較樣本2的每一個中能夠獲得良好的開關特性。
接著，對樣本1及樣本2以及比較樣本1及比較樣本2進行BT應力測試及光BT應力測試。另外，BT應力測試是加速測試的一種，它可以在短時間內評價由於使用很長時間而發生的電晶體的特性變化(即，隨時間的變化)。調查BT應力測試前後的電晶體的特性的變動量，該變動量是用於檢查可靠性的重要的指標。
<閘極BT應力測試及光閘極BT應力測試>
首先，進行閘極BT應力測試及光閘極BT應力測試。
在此，對閘極BT應力測試的測量方法進行說明。首先，如上所述那樣測量電晶體的初期特性的Vg-Id特性。
接著，將基板溫度保持為任意溫度(以下稱 為應力溫度)，對用作電晶體的源極及汲極的一對電極施加同一電位，並在一定的時間(以下稱為應力時間)內對閘極電極施加與用作源極電極及汲極電極的一對電極不同的電位。接著，適當地設定基板溫度，而測量電晶體的電特性。其結果是，能夠獲得閘極BT應力測試前後的電特性的臨界電壓及漂移值的差異作為變動量。
將負電壓施加到閘極電極的應力測試稱為負閘極BT應力測試(Dark -GBT)，將正電壓施加到閘極電極的應力測試稱為正閘極BT應力測試(Dark +GBT)。此外，邊照射光邊將負電壓施加到閘極電極的應力測試稱為光負閘極BT應力測試(Photo -GBT)，將正電壓施加到閘極電極的應力測試稱為光正閘極BT應力測試(Photo +GBT)。
在此，作為閘極BT應力條件，將應力溫度設定為60℃，將應力時間設定為3600秒，將-30V或+30V施加到閘極電極，將0V施加到源極電極及汲極電極。此時，將施加到閘極絕緣膜的電場強度設定為0.66MV/cm。
此外，利用與上述BT應力測試相同的條件下，將10000lx的白色LED光照射到電晶體，進行光閘極BT應力測試。另外，將BT應力測試後的電晶體的Vg-Id特性的測量溫度設定為60℃。
圖41A示出包括於樣本1及樣本2以及比較樣本1及比較樣本2中的電晶體的初期特性的臨界電壓與BT應力測試後的臨界電壓之差(即，臨界電壓的變動量 (△Vth))及漂移值之差(即，漂移值的變動量(△Shift))。圖41A示出正閘極BT應力測試(Dark +GBT)、負閘極BT應力測試(Dark -GBT)、光正閘極BT應力測試(Photo +GBT)、光負閘極BT應力測試(Photo -GBT)各自的變動量。
接著，改變應力溫度進行應力測試。這裡，在上述閘極BT應力測試的條件下將應力溫度設定為125℃進行閘極BT應力測試。另外，將閘極BT應力測試後的電晶體的Vg-Id特性的測量溫度設定為40℃。
圖41B示出包括於樣本1及樣本2以及比較樣本1及比較樣本2中的臨界電壓的變動量(△Vth)、漂移值的變動量(△Shift)。在圖41B中示出正閘極BT應力測試(Dark +GBT)、負閘極BT應力測試(Dark -GBT)的每一個的變動量。
這裡，參照圖42A和圖42B說明本說明書中的臨界電壓及漂移值。
在本說明書中，臨界電壓(Vth)的定義是如下電壓：在將閘極電壓(Vg[V])設定為橫軸，將汲極電流的平方根(Id1/2[A])設定為縱軸的曲線612中，當外推最大傾斜度的Id1/2的接線614時接線614與Vg軸(即，Id1/2是0A)交叉的點的閘極電壓(參照圖42A)。另外，在本說明書中，將汲極電壓Vd設定為10V，算出臨界電壓。另外，在本說明書中，臨界電壓(Vth)是指包括於各樣本中的20個電晶體的Vth的平均 值。
另外，在本說明書中，漂移值(Shift)的定義是如下：在將閘極電壓(Vg[V])設定為橫軸且將汲極電流(Id[A])的對數設定為縱軸的曲線616中，當外推最大傾斜度的Id的接線618時接線與直線Id=1.0×10-12[A]交叉的點的閘極電壓(參照圖42B)。另外，在本說明書中，將汲極電壓Vd設定為10V，算出漂移值。另外，在本說明書中，漂移值是指包括於各樣本中的20個電晶體的漂移值的平均值。
從圖41A可知當應力溫度為60℃時，與比較樣本1及比較樣本2相比，在樣本1及樣本2中正閘極BT應力測試(Dark +GBT)及負閘極BT應力測試(Dark -GBT)變動量較少。
從圖41B可知當應力溫度為120℃時，與比較樣本1及比較樣本2相比，在樣本1及樣本2中正閘極BT應力測試(Dark +GBT)及負閘極BT應力測試(Dark -GBT)變動量較少。
如上所述，可知在形成氧化物半導體膜或多層膜之後不進行加熱處理，也可以藉由將形成在氧化物半導體膜或多層膜上的氧化物絕緣膜的成膜溫度設定為280℃以上且400℃以下，使從氧化物半導體膜或多層膜脫離雜質，由此可以減少電晶體特性的變動量。
此外，對樣本1及樣本2以及比較樣本1及比較樣本3進行正閘極BT應力測試(Dark +GBT)。這 裡，將應力溫度設定為60℃或125℃，在每個溫度下將應力時間設定為100秒、500秒、1500秒、2000秒、3600秒，測量臨界電壓的變動量。圖43A和圖43B示出各應力時間的臨界電壓的變動量及從各變動量獲得的近似曲線。橫軸表示應力時間，而縱軸表示臨界電壓的變動量(△Vth)。此外，圖43A是應力溫度為60℃時的測量結果，而圖43B是應力溫度為125℃時的測量結果。
從圖43A可知，與比較樣本1相比樣本1及樣本2的臨界電壓的變動量較少。由此可知在形成氧化物半導體膜或多層膜之後不進行加熱處理，也可以藉由將形成在氧化物半導體膜或多層膜上的氧化物絕緣膜的成膜溫度設定為280℃以上且400℃以下，由此可以減少電晶體特性的變動量。
此外，從圖43A及圖43B可知，樣本1及樣本2的電晶體特性的變動量大於比較樣本3，但是實質上與比較樣本3的變動量相等。
實施例2
在本實施例中，對來自實施方式1所示的氧化物絕緣膜23及氧化物絕緣膜24的水及氧的脫離量以及膜中的缺陷量進行說明。
首先，藉由對具有氧化物絕緣膜的樣本進行TDS測量，進行水及氧的脫離量的評價。
首先，對樣本的製程進行說明。
藉由電漿CVD法在矽晶片上使用實施方式1所示的氧化物絕緣膜23的條件形成氧氮化矽膜。將該樣本稱為樣本3。此外，包括在樣本3中的氧氮化矽膜的厚度為100nm。
在如下條件下形成包括在樣本3中的氧氮化矽膜：作為源氣體使用流量為20sccm的矽烷及流量為3000sccm的一氧化二氮，向電漿CVD設備的處理室內供應該源氣體，將處理室內的壓力控制為200Pa，將基板溫度設定為350℃，使用27.12MHz的高頻電源以供應100W的功率。
藉由電漿CVD法在矽晶片上使用實施方式1所示的氧化物絕緣膜24的條件形成氧氮化矽膜。將該樣本稱為樣本4。此外，包括在樣本4中的氧氮化矽膜的厚度為400nm。
包括在樣本4中的氧氮化矽膜利用電漿CVD法在如下條件下形成：使用流量為160sccm的矽烷及流量為4000sccm的一氧化二氮來作為源氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，並向平行平板電極供應1500W的高頻功率。利用上述條件可以形成包含超過化學計量組成的氧且被加熱時釋放出一部分氧的氧氮化矽膜。
此外，與樣本3相比，使用成膜壓力及成膜溫度較低的條件在矽晶片上利用電漿CVD法形成氧氮化矽膜。將該樣本稱為比較樣本4。此外，包括在比較樣本 4中的氧氮化矽膜的厚度為400nm。
在如下條件下形成包括在比較樣本4中的氧氮化矽膜：作為源氣體使用流量為30sccm的矽烷及流量為4000sccm的一氧化二氮，向電漿CVD設備的處理室內供應該源氣體，將處理室內的壓力控制為40Pa，將基板溫度設定為220℃，使用27.12MHz的高頻電源以供應150W的功率。
<TDS測量>
圖44示出對樣本3、樣本4及比較樣本4進行TDS測量的結果。圖44的上段示出表示水分子的脫離量的測量結果，而圖44的下段示出表示氧分子的脫離量的測量結果。
如圖44的上段所示，在比較樣本4中確認到相當於水分子的質量數的M/z=18的峰值。另一方面，確認到樣本3及樣本4的基板溫度為50℃至150℃附近的峰值強度低於比較樣本4。由此可知，使用實施方式1的氧化物絕緣膜23及氧化物絕緣膜24的條件形成的膜是含水量少的膜。
如圖44的下段所示，在樣本4中確認到相當於氧分子的質量數的M/z=32的峰值。另一方面，確認到樣本3及比較樣本4的基板溫度為300℃至400℃附近的峰值強度低於樣本4。由此可知，使用實施方式1的氧化物絕緣膜24的條件形成的膜是含氧量多的膜。
下面，參照ESR(電子自旋共振)測量結果對包括在樣本3及樣本4以及比較樣本4中的氧化物絕緣膜中的缺陷量進行說明。
首先對進行評價的樣本的結構進行說明。
將包括在樣本3中的氧氮化矽膜形成在石英基板上的樣本稱為樣本5。此外，包括在樣本5中的氧氮化矽膜的厚度為100nm。
將包括在樣本4中的氧氮化矽膜形成在石英基板上的樣本稱為樣本6。此外，包括在樣本6中的氧氮化矽膜的厚度為400nm。
將包括在比較樣本4中的氧氮化矽膜形成在石英基板上的樣本稱為比較樣本5。此外，包括在比較樣本5中的氧氮化矽膜的厚度為400nm。
<ESR測量>
接著，對樣本5、樣本6及比較樣本5進行ESR測量。ESR測量在指定的溫度下進行，根據產生微波的吸收的磁場的值(H0)並用算式g=hv/βH0來獲得參數g值。另外，v表示微波的頻率。h表示普朗克常數，β表示波耳磁元，都是常數。
這裡，在以下條件下進行ESR測量。測量溫度為-170℃，8.92GHz的高頻功率(微波功率)為1mW，磁場的方向平行於所製造的樣本的膜表面。此外，來源於矽的懸空鍵的在g(g值)=2處呈現的信號的自旋密度的 檢測下限為1.1×1011spins。自旋數越小，矽的懸空鍵的缺陷越少。
圖45的上段示出對各樣本進行ESR測量而獲得的一次微分曲線。此外，圖45的下段示出在各樣本中來源於矽的懸空鍵的在g(g值)=2處呈現的信號的自旋密度。此外，這裡示出將所測量的自旋數換算為每單位體積的自旋密度。
此外，這裡，為了測量因加熱處理產生的缺陷量的變化，對加熱處理前後的樣本的每一個進行ESR測量。在圖45中as-depo示出加熱處理之前的測量結果，350℃示出350℃的加熱處理之後的測量結果。
如圖45的上段所示，包括在樣本5中的氧氮化矽膜在加熱處理前後檢測不到g值為2處的具有對稱性的信號。由此，可知包括在樣本5中的氧氮化矽膜的缺陷量極為少或沒有缺陷。
另一方面，可知包括在樣本6及比較樣本5中的氧氮化矽膜在加熱處理之前檢測出g值為2處的具有對稱性的信號，其中包括缺陷。在樣本6中，在加熱處理之後檢測出g值為2處的具有對稱性的信號，但是在比較樣本5中在加熱處理之後檢測不到g值為2處的具有對稱性的信號。由此可知，在比較樣本5中，藉由加熱處理減少膜中的缺陷量或膜中沒有缺陷。
如上所示，可知藉由使用實施方式1所示的氧化物絕緣膜23的條件，可以形成缺陷量較少的氧化物 絕緣膜。
實施例3
在本實施例中，對實施例1所示的氧化物絕緣膜23的成膜溫度以及包括在氧化物半導體膜及氧化物絕緣膜中的氫濃度的關係進行說明。在本實施方式中，對層疊有氧化物半導體膜及氧化物絕緣膜的樣本進行SIMS測量而測量氫濃度。
首先，對樣本的製程進行說明。
藉由濺射法在石英基板上形成厚度為100nm的氧化物半導體膜(相當於圖46的OS)。接著，進行加熱處理。
這裡，使用與實施例1所示的包括在樣本1中的氧化物半導體膜同樣的條件形成氧化物半導體膜。此外，在氮氛圍下以350℃進行1小時的加熱處理之後，在含氮及氧的氛圍下以350℃進行1小時的加熱處理。
接著，在氧化物半導體膜上使用實施方式1所示的氧化物絕緣膜23的條件形成厚度為20nm的氧氮化矽膜(相當於圖46的P1)之後，使用實施方式1所示的氧化物絕緣膜24的條件形成厚度為200nm的氧氮化矽膜(相當於圖46的P2)。
這裡，使用與實施例1所示的包括在樣本1中的氧化物絕緣膜23同樣的條件形成氧氮化矽(P1)。使用與實施例1所示的包括在樣本1中的氧化物絕緣膜 23同樣的條件形成氧氮化矽(P2)。將該樣本稱為樣本7。
此外，在樣本7中，在形成氧化物半導體膜(相當於圖46的OS)之後進行的加熱處理中將加熱處理溫度設定為450℃。此外，與樣本7相比，使用成膜壓力及成膜溫度較低的條件在氧化物半導體膜上形成厚度為50nm的氧氮化矽膜(相當於圖46的P1)。將該樣本稱為比較樣本6。
包括在比較樣本6中的氧氮化矽膜(P1)使用與包括在比較樣本4中的氧氮化矽膜同樣的條件形成。
此外，比較樣本7是以如下方法形成的樣本：在比較樣本6中，在形成氧化物半導體膜(相當於圖46的OS)之後進行的加熱處理中將加熱處理溫度設定為350℃。
<SIMS測量>
接著，對樣本7、比較樣本6及比較樣本7進行SIMS測量，由此對包含在氧化物半導體膜(OS)、氧氮化矽膜(P1)中的氫濃度進行測量。圖46的上段示出各樣本中的氧化物半導體膜(OS)中的氫濃度。此外，圖46的下段示出各樣本中的氧氮化矽膜(P1)中的氫濃度。
此外，這裡，為了測量因加熱處理產生的氫濃度的變化，對加熱處理前後的樣本的每一個進行SIMS 測量。在圖46中虛線示出加熱處理之前的測量結果，實線示出350℃的加熱處理之後的測量結果。
首先，對氧化物半導體膜(OS)中的氫濃度進行比較。在形成氧化物半導體膜(OS)之後的加熱處理中，將加熱溫度設定為350℃的樣本7及比較樣本7的氫濃度高於比較樣本6。但是，在樣本7的氧化物半導體膜中，尤其是氧氮化矽膜(P1)一側的氧化物半導體膜中的氫濃度低於比較樣本7。再者，可知在形成氧氮化矽膜(P2)之後進行加熱處理降低氫濃度。
由此，如包括在樣本7中的氧氮化矽膜(P1)，藉由使用實施方式1的氧化物絕緣膜23所示的條件形成氧氮化矽膜，可形成緻密的膜，由此獲得氫阻擋效果。其結果是，在形成氧氮化矽膜(P2)之後進行加熱處理，也不容易包含在氧氮化矽膜(P2)中的氫移動到氧化物半導體膜中。
接著，對氧氮化矽膜(P1)中的氫濃度進行比較。樣本7的氫濃度低於比較樣本6及比較樣本7。由此，藉由使用實施方式1中的氧化物絕緣膜23所示的條件形成氧氮化矽膜，可以形成氫濃度較低的氧氮化矽膜。
如上所述，即使在形成氧化物半導體膜之後不進行加熱處理，也藉由使用實施方式1所示的氧化物絕緣膜23的條件在氧化物半導體膜上形成氧化物絕緣膜來可以在降低氧化物半導體膜中的氫濃度的同時，可以形成氫濃度較低的氧化物絕緣膜。其結果是，能夠在氧化物半 導體膜中減少載子的產生，由此可以製造臨界電壓的變動少且具有優良的電特性的電晶體。
接著，對如下結果進行說明：在不進行形成氧化物半導體膜(OS)之後的加熱處理的情況下形成實施方式1所示的氧化物絕緣膜23的樣本中，對氧化物半導體膜及氧化物絕緣膜中的氫濃度進行測量的結果。
首先，對樣本的製程進行說明。
在矽晶片上形成厚度為200nm的氧氮化矽膜(SiON)之後，藉由濺射法在氧氮化矽膜(SiON)上形成厚度為100nm的氧化物半導體膜(OS)。
這裡，使用與實施例1所示的包括在樣本1中的閘極絕緣膜17同樣的條件形成氧氮化矽膜(SiON)。此外，使用與實施例1所示的包括在樣本1中的氧化物半導體膜(S1)同樣的條件形成氧化物半導體膜(OS)。
接著，不進行加熱處理，使用與實施方式1所示的氧化物絕緣膜23的條件形成厚度為50nm的氧氮化矽膜(P1)之後，使用實施方式1所示的氧化物絕緣膜24的條件形成厚度為400nm的氧氮化矽膜(P2)。
這裡，使用與實施例1所示的包括在樣本1中的氧化物絕緣膜23同樣的條件形成氧氮化矽膜(P1)。此外，使用與實施例1所示的包括在樣本1中的氧化物絕緣膜24同樣的條件(成膜溫度為350℃)形成氧氮化矽膜(P2)。
藉由上述製程製造樣本8。
此外，使用與實施例2所示的包括在比較樣本4中的氧氮化矽膜同樣的條件(成膜溫度為220℃)形成氧氮化矽膜(P1)代替樣本8所示的氧氮化矽膜(P1)的樣本稱為比較樣本8。
<SIMS測量>
接著，對樣本8及比較樣本8進行SIMS測量，由此對包含在氧化物半導體膜(OS)、氧氮化矽膜(P1)中的氫濃度進行測量。
此外，在樣本8及比較樣本8中，在含氮及氧的氛圍下以350℃進行1小時的加熱處理之後進行SIMS測量。
圖50A和圖50B示出在加熱處理前後對樣本8及比較樣本8中的氧化物半導體膜(OS)中的H濃度進行比較的結果，而圖51A和圖51B示出對氧氮化矽膜(P1)中的H濃度進行比較的結果。圖50A及圖51A示出加熱處理之前的樣本8及比較樣本8的H濃度，而圖50B及圖51B示出加熱處理之後的樣本8及比較樣本8的H濃度。此外，在圖50A、圖50B、圖51A和圖51B中，粗實線是樣本8的測量結果，而細實線是比較樣本8的測量結果。
從圖50A和圖50B可知，在氧化物半導體膜(OS)中，以350℃形成氧氮化矽膜(P1)的樣本8的氫 濃度低於以220℃形成氧氮化矽膜(P1)的比較樣本8。
從圖51A和圖51B可知，在氧氮化矽膜(P1)中，以350℃形成氧氮化矽膜(P1)的樣本8的氫濃度低於以220℃形成氧氮化矽膜(P1)的比較樣本8。
關於上述氫濃度的關係，圖50A與圖51A示出相同的結果，且圖50B與圖51B示出相同的結果。即，無論形成氧氮化矽膜(P2)之後的加熱處理有無都示出相同的結果。
如上所述，在形成氧化物半導體膜之後不進行加熱處理，也藉由以350℃形成氧氮化矽膜，可以降低包含在氧化物半導體膜中的氫濃度。
實施例4
在本實施例中，參照圖52A和圖52B對氧化物半導體膜表面的電漿處理與包含在氧化物半導體膜中的氫濃度之間的關係進行說明。
首先，對樣本的製程進行說明。
藉由濺射法在石英基板上形成厚度為35nm的氧化物半導體膜。接著，使氧化物半導體膜暴露於一氧化二氮氛圍中產生的氧電漿。
在如下條件下形成氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=1：1：1(原子數比)的靶材，向濺射裝置的處理室內供應流量為100sccm的氬以及流量為100sccm的氧以作為濺射氣體，將處理室內的壓力控制 為0.6Pa，並供應3kW的直流功率。另外，將形成氧化物半導體膜時的基板溫度設定為200℃。
接著，向電漿CVD設備的處理室內供應流量為10000sccm的一氧化二氮，將處理室內的壓力控制為200Pa，並供應150W的直流功率，由此產生氧電漿。此外，使氧化物半導體膜暴露於該氧電漿300秒。此時，將基板溫度設定為350℃。
藉由上述製程製造樣本9。
此外，將在樣本9中不進行氧電漿處理的樣本稱為比較樣本9。
此外，將在真空氛圍下進行加熱處理代替氧電漿處理的樣本稱為比較樣本10。
在比較樣本10中，向電漿CVD設備的處理室內供應流量為10000sccm的氮，將處理室內的壓力控制為175Pa，將基板溫度設定為350℃，並進行600秒的加熱處理。
<TDS測量>
接著，圖52A和圖52B示出對樣本9、比較樣本9及比較樣本10進行TDS測量的結果。圖52A示出樣本9、比較樣本9及比較樣本10的TDS測量結果，而圖52B是使圖52A的一部分(圖52A中的縱軸所示的強度的2×10-11以上且6×10-11以下的範圍)放大的圖。此外，在圖52A和圖52B中，粗實線示出樣本9的TDS測量結 果，虛線示出比較樣本9的TDS測量結果，細實線示出比較樣本10的TDS測量結果。在圖52A和圖52B中，縱軸示出相當於水脫離量的強度，而橫軸示出加熱溫度。
從圖52A和圖52B可知，在100℃及250℃至370℃中樣本9的水脫離量少於比較樣本9。此外，在250℃至400℃中樣本9的水脫離量少於比較樣本10。
如上所述，藉由使氧化物半導體膜暴露於一氧化二氮氛圍中產生的氧電漿，可以減少從氧化物半導體膜脫離的水量。這是因為藉由使氧化物半導體膜暴露於一氧化二氮氛圍中產生的氧電漿，氧化物半導體膜中的氫與氧電漿中的氧起反應，而成為水並脫離。
實施例5
在本實施例中對氧化物半導體膜表面的電漿處理的有無與電晶體的Vg-Id特性之間的關係進行說明。
首先，對包含於樣本10中的電晶體的製程進行說明。在本實施例中，參照圖2A至圖2D以及實施例1進行說明。
使用與實施例1所示的樣本1同樣的條件，如圖2A所示，作為基板11使用玻璃基板，在基板11上形成閘極電極15。
接著，使用與實施例1所示的樣本2同樣的條件在閘極電極15上形成閘極絕緣膜17。
接著，形成隔著閘極絕緣膜17與閘極電極15 重疊的氧化物半導體膜18。
在此，藉由濺射法在閘極絕緣膜17上形成厚度為35nm的氧化物半導體膜。接著，藉由光微影製程在氧化物半導體膜上形成遮罩，使用該遮罩對氧化物半導體膜的一部分進行蝕刻，由此形成氧化物半導體膜18。
在如下條件下形成氧化物半導體膜：作為濺射靶材使用In：Ga：Zn=1：1：1(原子數比)的靶材，向濺射裝置的處理室內供應流量為60sccm的氬以及流量為140sccm的氧以作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應3kW的直流功率。另外，將形成氧化物半導體膜時的基板溫度設定為200℃。
藉由上述製程所得到的結構可以參照圖2B。
接著，在對閘極絕緣膜17的一部分進行蝕刻而使閘極電極露出之後(未圖示)，使用與實施例1所示的樣本1同樣的條件，如圖2C所示，形成與氧化物半導體膜18接觸的一對電極21、22。然後，使用將85%的磷酸稀釋為100倍的磷酸水溶液對氧化物半導體膜的表面進行洗滌處理。
接著，在不使氧化物半導體膜18暴露於氧電漿的情況下，在氧化物半導體膜18及一對電極21、22上與實施例1所示的樣本1同樣地形成氧化物絕緣膜23及氧化物絕緣膜24。
接著，在使用與實施例1所示的樣本1同樣的條件進行加熱處理以使氧化物絕緣膜23及氧化物絕緣 膜24中的水、氮、氫等脫離的同時，使氧化物絕緣膜24中的氧的一部分供應給氧化物半導體膜18。
接著，使用與實施例1所示的樣本2同樣的條件形成氮化物絕緣膜25(參照圖2D)。
接著，使用與實施例1所示的樣本1同樣的條件進行使一對電極21、22的一部分露出的開口部的形成、平坦化膜的形成、連接於一對電極的一部分的導電膜的形成以及加熱處理，由此製造具有電晶體的樣本10。
此外，在樣本10中，在形成一對電極21、22之後，使用將85%的磷酸稀釋成100倍的磷酸水溶液對氧化物半導體膜的表面進行洗滌處理，然後使氧化物半導體膜暴露於一氧化二氮氛圍中產生的氧電漿而形成樣本，將該樣本稱為樣本11。
氧電漿的產生條件與實施例4所示的樣本9同樣。此外，使氧化物半導體膜暴露於該氧電漿300秒。此時，將基板溫度設定為350℃。
另外，包括在各樣本中的電晶體的通道長度(L)為6μm，通道寬度(W)為50μm。
<Vg-Id特性>
接著，對包括於樣本10及樣本11中的電晶體的Vg-Id特性的初期特性進行測量。在此，在如下條件下測量流過源極與汲極之間的電流(以下，稱為汲極電流)的變化特性，即Vg-Id特性：將基板溫度設定為25℃，將源極與 汲極之間的電位差(以下，稱為汲極電壓)設定為1V、10V，並使源極電極與閘極電極之間的電位差(以下，稱為閘極電壓)在-15V至+20V的範圍內變化。
圖53A和圖53B示出包含於各樣本中的電晶體的Vg-Id特性。在圖53A和圖53B所示的各圖表中，橫軸表示閘極電壓Vg，左側縱軸表示汲極電流Id，右側縱軸表示場效移動率。此外，實線分別表示汲極電壓Vd為1V、10V時的Vg-Id特性，而虛線表示汲極電壓Vd為10V時的與閘極電壓相對應的場效移動率。另外，該場效移動率為各樣本的飽和區域中的結果。
在各樣本中，在基板上製造具有相同結構的20個電晶體。
從圖53A和圖53B可知，在樣本10及樣本11中能夠獲得良好的開關特性。此外，與樣本10相比，樣本11的臨界電壓進一步漂移到正一側。從圖53A和圖53B所示的結果、實施例4的TDS的水脫離量的結果可知，藉由使氧化物半導體膜表面暴露於一氧化二氮氛圍中產生的氧電漿，增加向氧化物半導體膜的氧供應量，使氧化物半導體膜中的水脫離，由此可以進一步實現優良的電晶體的Vg-Id特性。
此外，當利用電漿CVD法形成氧化物絕緣膜23時，源氣體的一氧化二氮的一部分在電漿中成為氧自由基，該氧自由基供應給氧化物半導體膜，由此即使不進行如樣本10那樣的使氧化物半導體膜表面暴露於一氧化 二氮氛圍中產生的氧電漿的電漿處理也能夠獲得優良的Vg-Id特性。
11‧‧‧基板
15‧‧‧閘極電極
17‧‧‧閘極絕緣膜
18‧‧‧氧化物半導體膜
21‧‧‧電極
22‧‧‧電極
23‧‧‧氧化物絕緣膜
24‧‧‧氧化物絕緣膜
25‧‧‧氮化物絕緣膜
26‧‧‧保護膜
50‧‧‧電晶體

Claims (10)

  1. 一種半導體裝置的製造方法，包括：在基板上形成閘極電極；在該閘極電極上形成閘極絕緣膜；在該閘極絕緣膜上形成氧化物半導體膜；在形成該氧化物半導體膜之後不進行加熱處理地形成與該氧化物半導體膜電連接的一對電極；藉由電漿CVD在該氧化物半導體膜上形成第一氧化物絕緣膜，其中該第一氧化物絕緣膜的成膜溫度為高於或等於280℃且低於或等於400℃；在該第一氧化物絕緣膜上形成第二氧化物絕緣膜；在該第二氧化物絕緣膜上形成氮化絕緣膜；以及在高於或等於150℃且低於或等於400℃的溫度下進行加熱處理。
  2. 一種半導體裝置的製造方法，包括：在基板上形成閘極電極；在該閘極電極上形成閘極絕緣膜；在該閘極絕緣膜上形成氧化物半導體膜；在該氧化物半導體膜上形成氧化物膜；在形成該氧化物膜之後不進行加熱處理地在該氧化物膜上形成與該氧化物半導體膜電連接的一對電極；藉由電漿CVD在該氧化物膜及該一對電極上形成第一氧化物絕緣膜，其中該第一氧化物絕緣膜的成膜溫度為高於或等於280℃且低於或等於400℃； 在該第一氧化物絕緣膜上形成第二氧化物絕緣膜；在該第二氧化物絕緣膜上形成氮化絕緣膜；以及在高於或等於150℃且低於或等於400℃的溫度下進行加熱處理。
  3. 根據申請專利範圍第2項之方法，其中該氧化物膜包括包含在該氧化物半導體膜中的元素中的至少一種。
  4. 根據申請專利範圍第2項之方法，其中與該氧化物半導體膜的導帶底端相比該氧化物膜的導帶底端較接近於真空能階。
  5. 根據申請專利範圍第1或2項方法，其中對處理室進行抽氣且藉由對該處理室引入源氣體將該處理室的壓力設定為大於或等於100Pa且小於或等於250Pa，並且藉由對設置在該處理室中的電極供應高頻功率在該處理室中形成該第一氧化物絕緣膜。
  6. 根據申請專利範圍第1或2項之方法，其中對處理室進行抽氣且藉由對該處理室引入源氣體將該處理室的壓力設定為大於或等於100Pa且小於或等於250Pa，藉由對設置在該處理室中的電極供應高於或等於0.17W/cm2且低於或等於0.5W/cm2的高頻功率在該處理室中形成該第二氧化物絕緣膜，並且置於該處理室中的該基板的溫度為高於或等於 180℃且低於或等於280℃。
  7. 根據申請專利範圍第1或2項之方法，其中作為該第一氧化物絕緣膜及該第二氧化物絕緣膜，將含矽的沉積氣體及氧化性氣體用於源氣體形成氧化矽膜或氧氮化矽膜。
  8. 根據申請專利範圍第1或2項之方法，其中作為該第一氧化物絕緣膜及該第二氧化物絕緣膜，將矽烷及一氧化二氮用於源氣體形成氧氮化矽膜。
  9. 根據申請專利範圍第1或2項之方法，其中該氧化物半導體膜包含In和Ga中的至少一種。
  10. 根據申請專利範圍第1或2項之方法，還包括：在該氮化絕緣膜上形成第二閘極電極。
TW103101162A 2013-01-21 2014-01-13 半導體裝置的製造方法 TWI614813B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-008628 2013-01-21
JP2013008628 2013-01-21
JP2013053192 2013-03-15
JP2013-053192 2013-03-15

Publications (2)

Publication Number Publication Date
TW201430962A TW201430962A (zh) 2014-08-01
TWI614813B true TWI614813B (zh) 2018-02-11

Family

ID=51208012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103101162A TWI614813B (zh) 2013-01-21 2014-01-13 半導體裝置的製造方法

Country Status (4)

Country Link
US (6) US9768314B2 (zh)
JP (5) JP6371061B2 (zh)
KR (3) KR102242288B1 (zh)
TW (1) TWI614813B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI651839B (zh) * 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102456654B1 (ko) * 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US9640228B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. CMOS device with reading circuit
WO2016125051A1 (en) 2015-02-04 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6758844B2 (ja) 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
KR102465801B1 (ko) * 2015-05-22 2022-11-14 주식회사 히타치하이테크 플라스마 처리 장치 및 그것을 이용한 플라스마 처리 방법
JP2017049762A (ja) 2015-09-01 2017-03-09 株式会社東芝 システム及び方法
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6878820B2 (ja) * 2015-11-17 2021-06-02 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法
KR102106366B1 (ko) * 2015-11-25 2020-05-04 가부시키가이샤 아루박 박막 트랜지스터, 산화물 반도체막 및 스퍼터링 타겟
JP6548586B2 (ja) 2016-02-03 2019-07-24 東京エレクトロン株式会社 成膜方法
JP6584347B2 (ja) * 2016-03-02 2019-10-02 東京エレクトロン株式会社 成膜方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
KR102506007B1 (ko) * 2016-04-13 2023-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
FR3050338B1 (fr) * 2016-04-15 2023-01-06 Enerbee Generateur d'electricite comprenant un convertisseur magneto-electrique et procede de fabrication associe
JP6733516B2 (ja) 2016-11-21 2020-08-05 東京エレクトロン株式会社 半導体装置の製造方法
KR102638779B1 (ko) * 2017-01-03 2024-02-22 삼성전자주식회사 이미지 센서
CN110226219B (zh) * 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN107172337B (zh) * 2017-06-29 2019-08-27 京东方科技集团股份有限公司 一种智能画框及其中的图像采集装置的切换方法
JP2018045707A (ja) * 2017-11-27 2018-03-22 株式会社東芝 システム、方法及びセンサ装置
US11355082B2 (en) * 2018-02-01 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN111128679A (zh) * 2019-12-18 2020-05-08 北京无线电测量研究所 一种功分微波基板以及制作方法
CN111725072B (zh) * 2020-06-30 2022-12-30 吉林大学 一种电子浓度稳定的高质量氧化镓薄膜及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110092017A1 (en) * 2009-10-21 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
US20110217815A1 (en) * 2010-03-05 2011-09-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
US20120319175A1 (en) * 2011-06-16 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for manufacturing the same

Family Cites Families (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI659474B (zh) * 2008-10-31 2019-05-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
KR101906751B1 (ko) 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI556323B (zh) * 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011001822A1 (en) 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN105185837B (zh) 2009-10-08 2018-08-03 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
WO2011052384A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101073272B1 (ko) 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
CN102598269B (zh) * 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
CN105206514B (zh) 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI535028B (zh) 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
DE112011101069B4 (de) 2010-03-26 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
US9196739B2 (en) * 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
CN102844872B (zh) 2010-04-02 2016-08-24 株式会社半导体能源研究所 半导体装置
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
WO2011132556A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105390402B (zh) 2010-04-23 2018-09-07 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR101540039B1 (ko) 2010-04-23 2015-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8912537B2 (en) 2010-04-23 2014-12-16 Hitachi, Ltd. Semiconductor device, RFID tag using the same and display device
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101854421B1 (ko) 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101995851B1 (ko) 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013009285A (ja) 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI432865B (zh) * 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5685989B2 (ja) 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5959296B2 (ja) 2011-05-13 2016-08-02 株式会社半導体エネルギー研究所 半導体装置およびその製造方法
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013054823A1 (en) 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9082861B2 (en) 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
US8969130B2 (en) 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130187150A1 (en) 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102225396B1 (ko) 2012-01-25 2021-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9006733B2 (en) 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859114B2 (en) 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
US9349849B2 (en) 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP2013236068A (ja) 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
WO2014002920A1 (en) 2012-06-29 2014-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107123688B (zh) 2012-06-29 2021-04-09 株式会社半导体能源研究所 半导体装置
KR102078213B1 (ko) 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN108305895B (zh) 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6320009B2 (ja) 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110092017A1 (en) * 2009-10-21 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
US20110217815A1 (en) * 2010-03-05 2011-09-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
US20120319175A1 (en) * 2011-06-16 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for manufacturing the same

Also Published As

Publication number Publication date
US9768314B2 (en) 2017-09-19
KR20220054775A (ko) 2022-05-03
US11888071B2 (en) 2024-01-30
KR102242288B1 (ko) 2021-04-19
KR20140094448A (ko) 2014-07-30
US20180350996A1 (en) 2018-12-06
US20240113229A1 (en) 2024-04-04
KR102391366B1 (ko) 2022-04-26
TW201430962A (zh) 2014-08-01
US20180026139A1 (en) 2018-01-25
US20210184040A1 (en) 2021-06-17
US10050153B2 (en) 2018-08-14
US10964821B2 (en) 2021-03-30
US20220328692A1 (en) 2022-10-13
JP2014199918A (ja) 2014-10-23
JP2020080426A (ja) 2020-05-28
KR20210043535A (ko) 2021-04-21
JP6371061B2 (ja) 2018-08-08
JP2018166220A (ja) 2018-10-25
JP6853219B2 (ja) 2021-03-31
JP6995901B2 (ja) 2022-02-04
US11380802B2 (en) 2022-07-05
JP2022046546A (ja) 2022-03-23
JP2023181230A (ja) 2023-12-21
US20140206133A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
TWI614813B (zh) 半導體裝置的製造方法
KR102609175B1 (ko) 반도체 장치, 디스플레이 및 전자 기기
KR102427228B1 (ko) 반도체 장치 및 그 제작 방법
JP6300489B2 (ja) 半導体装置の作製方法
JP6305720B2 (ja) 半導体装置
JP6542961B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees