JP6320009B2 - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP6320009B2
JP6320009B2 JP2013249153A JP2013249153A JP6320009B2 JP 6320009 B2 JP6320009 B2 JP 6320009B2 JP 2013249153 A JP2013249153 A JP 2013249153A JP 2013249153 A JP2013249153 A JP 2013249153A JP 6320009 B2 JP6320009 B2 JP 6320009B2
Authority
JP
Japan
Prior art keywords
film
oxide
oxide semiconductor
insulating film
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013249153A
Other languages
English (en)
Other versions
JP2014132646A (ja
JP2014132646A5 (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013249153A priority Critical patent/JP6320009B2/ja
Publication of JP2014132646A publication Critical patent/JP2014132646A/ja
Publication of JP2014132646A5 publication Critical patent/JP2014132646A5/ja
Application granted granted Critical
Publication of JP6320009B2 publication Critical patent/JP6320009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、物、プロセス（方法及び製造方法を含む）、機械（マシーン）、製品（マニュファクチャ）、又は組成物（コンポジション・オブ・マター）に関する。特に本発明は、半導体装置、表示装置、発光装置、それらの駆動方法、又はそれらの製造方法等に関する。特に本発明は、酸化物半導体を有する半導体装置、表示装置、又は発光装置等に関する。
なお、本明細書中において半導体装置とは、半導体の電子工学的な特性を利用することで機能しうる装置の全てをその範疇とし、例えば、電気光学装置や半導体回路、電気機器等はいずれも半導体装置に含まれる。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜に含まれる局在準位の一原因となる酸素欠損は、トランジスタの電気特性の不良に繋がる。
そこで、本発明の一態様は、酸化物半導体を用いた半導体装置において、電気特性を向上させることを課題の一とする。または、本発明の一態様は、酸化物半導体を用いた半導体装置において、信頼性を向上させることを課題の一とする。または、本発明の一態様は、酸化物半導体中の酸素を制御することを課題の一とする。または、本発明の一態様は、トランジスタのノーマリーオン化を制御することを課題の一とする。または、本発明の一態様は、トランジスタのしきい値電圧の変動、ばらつき、または、低下を制御することを課題の一とする。または、本発明の一態様は、オフ電流の小さいトランジスタを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の酸化物膜及び酸化物半導体膜と、当該酸化物半導体膜に接する一対の電極と、酸化物半導体膜及び一対の電極に接する第２の酸化物膜とを有するトランジスタであって、第１の酸化物膜と、酸化物半導体膜及び一対の電極に接する第２の酸化物膜には、酸素が添加されており、酸素欠損が低減されていることを特徴とする。また、当該酸素が加熱処理等により酸化物半導体膜に拡散することにより、酸化物半導体膜の酸素欠損が低減されていることを特徴とする。
本発明の一態様は、基板上に設けられた絶縁膜上に、第１の酸化物膜を形成し、該第１の酸化物膜に酸素を添加した後第１の酸化物膜上に酸化物半導体膜を形成し、加熱処理を行って、第１の酸化物膜に含まれる酸素の一部を酸化物半導体膜に移動させる。次に、酸素が添加された第１の酸化物膜及び酸化物半導体膜のそれぞれ一部をエッチングし、該エッチングされた酸化物半導体膜上に一対の電極を形成し、該酸化物半導体膜及び一対の電極上に第２の酸化物膜を形成し、該第２の酸化物膜に酸素を添加した後加熱処理を行って、第２の酸化物膜に含まれる酸素の一部を酸化物半導体膜に移動させる。次に、酸素が添加された第２の酸化物膜上にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲート電極を形成する半導体装置の作製方法である。
本発明の一態様は、基板上に設けられたゲート電極上にゲート絶縁膜を形成し、該ゲート絶縁膜上に、第１の酸化物膜を形成し、該第１の酸化物膜に酸素を添加した後、第１の酸化物膜上に酸化物半導体膜を形成した後加熱処理を行って、第１の酸化物膜に含まれる酸素の一部を酸化物半導体膜に移動させる。次に、酸素が添加された第１の酸化物膜及び該酸化物半導体膜のそれぞれ一部をエッチングし、該酸化物半導体膜上に一対の電極を形成し、該酸化物半導体膜及び一対の電極上に第２の酸化物膜を形成し、該第２の酸化物膜に酸素を添加した後加熱処理を行って、第２の酸化物膜に含まれる酸素の一部を酸化物半導体膜に移動させる。次に、酸素が添加された第２の酸化物膜上に絶縁膜を形成する半導体装置の作製方法である。
なお、第１の酸化物膜及び第２の酸化物膜に酸素を添加し、加熱することで、第１の酸化物膜及び第２の酸化物膜中の酸素欠損を低減することができる。
なお、酸化物半導体膜は、Ｉｎ若しくはＧａを含む酸化物半導体膜であり、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）がある。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素である。
また、第１の酸化物膜及び第２の酸化物膜は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体膜よりも伝導帯下端のエネルギーが真空準位に近く、代表的には、酸化物膜、Ｉｎ若しくはＧａを含む第１の酸化物膜、及びＩｎ若しくはＧａを含む第２の酸化物膜の伝導帯下端のエネルギーと、酸化物半導体膜の伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。なお、真空準位と伝導帯下端のエネルギー差を電子親和力ともいう。
また、第１の酸化物膜及び第２の酸化物膜、並びに酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物半導体膜と比較して、第１の酸化物膜及び第２の酸化物膜に含まれるＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）の原子数比が高く、代表的には、酸化物半導体膜に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
第１の酸化物膜及び第２の酸化物膜、並びに酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、第１の酸化物膜及び第２の酸化物膜をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる組成を選択する。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなる組成を選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなる組成を選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなる組成を選択する。このとき、酸化物半導体膜を有するトランジスタにおいて、ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
また、第１の酸化物膜、酸化物半導体膜、及び第２の酸化物膜を有する多層膜において、一定光電流測定法で導出される吸収係数は１×１０−３／ｃｍ未満である。
また、第１の酸化物膜及び第２の酸化物膜に酸素を添加する方法としては、イオン注入法、イオンドーピング法、またはプラズマ処理等がある。
本発明の一態様により、酸化物半導体を用いた半導体装置において、電気特性を向上させることができる。本発明の一態様により、酸化物半導体を用いた半導体装置において、信頼性を向上させることができる。
半導体装置の一形態を説明する上面図及び断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 トランジスタのバンド構造を説明する図である。 半導体装置の一形態を説明する上面図及び断面図である。 半導体装置の一形態を説明する上面図及び断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する上面図及び断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する上面図及び断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する上面図及び断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する斜視図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 本発明の一態様である半導体装置を示す回路図、及び断面図である。 本発明の一態様である半導体装置を示す回路図、及び断面図である。 本発明の一態様である半導体装置の断面図である。 本発明の一態様である半導体装置を示すブロック図である。 本発明の一態様である半導体装置を示すブロック図である。 本発明の一態様である半導体装置を示す図である。 試料の構造を説明する図である。 ＣＰＭの測定結果を説明する図である。 ＴＤＳの測定結果を説明する図である。 ＴＤＳの測定結果を説明する図である。 ＴＤＳの測定結果を説明する図である。 本発明の一態様に係る多層膜における酸素の拡散を示す図である。 トランジスタに含まれる多層膜のＴｏＦ−ＳＩＭＳの結果を示す図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
（実施の形態１）
膜中に酸素欠損が含まれている酸化物半導体を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体に含まれる酸素欠損に起因して電荷が生じてしまい、低抵抗化するためである。また、酸化物半導体膜に酸素欠損が含まれると、経時変化やストレス試験（代表的には、光ゲートＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験等）により、トランジスタの電気特性、代表的にはしきい値電圧が変動してしまうという問題がある。そこで、本実施の形態では、しきい値電圧の変動が少なく、信頼性の高い半導体装置及びその作製方法について説明する。また、電気特性の優れた半導体装置及びその作製方法について説明する。
＜半導体装置の構成例＞
本実施の形態では、トップゲート構造のトランジスタの作製方法について説明する。
図１（Ａ）乃至図１（Ｄ）は、半導体装置が有するトランジスタ１００の上面図及び断面図である。図１（Ａ）はトランジスタ１００の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｃ−Ｄ間の断面図であり、図１（Ｄ）は、図１（Ｂ）の多層膜近傍の拡大図である。なお、図１（Ａ）では、明瞭化のため、例えば、基板１０１、酸化物絶縁膜１１７、酸化物膜１２５、ゲート絶縁膜１２７、絶縁膜１３１、絶縁膜１３３などを省略している。
図１に示すトランジスタ１００は、基板１０１上の酸化物絶縁膜１１７上に設けられる。トランジスタ１００は、酸化物絶縁膜１１７上に形成される酸化物膜１１３と、酸化物膜１１３上に設けられる酸化物半導体膜１１５と、酸化物半導体膜１１５に接する一対の電極１１９、１２０と、酸化物絶縁膜１１７、酸化物半導体膜１１５、及び一対の電極１１９、１２０に接する酸化物膜１２５と、酸化物膜１２５に接するゲート絶縁膜１２７と、ゲート絶縁膜１２７を介して酸化物半導体膜１１５と重なるゲート電極１２９とを有する。なお、酸化物膜１１３、酸化物半導体膜１１５、及び酸化物膜１２５を多層膜１１６という。また、ゲート絶縁膜１２７及びゲート電極１２９を覆う絶縁膜１３１と、絶縁膜１３１を覆う絶縁膜１３３とを有してもよい。また、ゲート絶縁膜１２７、絶縁膜１３１、絶縁膜１３３の開口部１３５、１３６において、一対の電極１１９、１２０と接する配線１３７、１３８を有してもよい。
以下に、トランジスタ１００の各構成について説明する。
基板１０１の材質などに大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。また、基板１０１として、可撓性基板を用いてもよい。
下地絶縁膜となる酸化物絶縁膜１１７の材料としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜となる酸化物絶縁膜１１７の材料として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板１０１から不純物、代表的には、アルカリ金属、水、水素等の酸化物半導体膜への拡散を抑制することができる。
なお、酸化物絶縁膜１１７は必要がなければ形成しなくともよい。
酸化物半導体膜１１５は、Ｉｎ若しくはＧａを含む酸化物半導体膜であり、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）がある。
なお、酸化物半導体膜１１５がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子の比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１１５中のインジウムやガリウムなどの含有量は、飛行時間型二次イオン質量分析法（ＴＯＦ−ＳＩＭＳ）や、Ｘ線電子分光法（ＸＰＳ）で比較できる。
酸化物半導体膜１１５は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であるため、後に形成されるトランジスタのオフ電流を低減することができる。
酸化物半導体膜１１５の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物膜１１３及び酸化物膜１２５は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体膜１１５よりも伝導帯下端のエネルギーが真空準位に近く、代表的には、酸化物膜１１３及び酸化物膜１２５の伝導帯下端のエネルギーと、酸化物半導体膜１１５の伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物膜１１３及び酸化物膜１２５がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率はＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
また、酸化物膜１１３及び酸化物膜１２５、並びに酸化物半導体膜１１５がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物半導体膜１１５と比較して、酸化物膜１１３及び酸化物膜１２５に含まれるＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）の原子数比が高く、代表的には、酸化物半導体膜１１５に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。前述のＭで表した元素はインジウムよりも酸素と強く結合するため、酸素欠損が酸化物膜に生じることを抑制する機能を有する。即ち、酸化物膜１１３は酸化物半導体膜１１５よりも酸素欠損が生じにくい酸化物膜である。
また、酸化物膜１１３及び酸化物膜１２５、並びに酸化物半導体膜１１５がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物膜１１３及び酸化物膜１２５をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１１５をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物膜１１３及び酸化物膜１２５において、ｙ１がｘ１以上であると、当該酸化物半導体膜１１５を用いたトランジスタに安定した電気特性を付与できるため好ましい。一方、ｙ１がｘ１の３倍以上になると、当該酸化物半導体膜１１５を用いたトランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
例えば、酸化物膜１１３及び酸化物膜１２５としてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、または１：９：６、酸化物半導体膜１１５としてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物膜１１３及び酸化物膜１２５、並びに酸化物半導体膜１１５の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比のものを用いればよい。
また、酸化物膜１１３及び酸化物膜１２５は同じ組成でもよい。例えば、酸化物膜１１３及び酸化物膜１２５としてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、または１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
または、酸化物膜１１３及び酸化物膜１２５は異なった組成でもよい。例えば、酸化物膜１１３としてＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物膜１２５としてＩｎ：Ｇａ：Ｚｎ＝１：６：４または１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
酸化物膜１１３及び酸化物膜１２５の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物膜１１３、酸化物半導体膜１１５、酸化物膜１２５それぞれの界面は、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いて観察することができる。
酸化物膜及び酸化物半導体膜は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物膜及び酸化物半導体膜は、例えば微結晶構造でもよい。微結晶構造の酸化物膜及び酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶を膜中に含む。または、微結晶構造の酸化物膜及び酸化物半導体膜は、例えば、非晶質相に１ｎｍ以上１０ｎｍ未満の結晶部を有する混相構造である。
酸化物膜及び酸化物半導体膜は、例えば非晶質構造でもよい。非晶質構造の酸化物膜及び酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物膜及び酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶構造、及び非晶質構造の二以上の構造の領域を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域と、微結晶構造の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質構造の領域と、微結晶構造の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。
なお、酸化物膜及び酸化物半導体膜は、例えば、単結晶を有してもよい。
多層膜１１６において、酸化物半導体膜１１５と比較して酸素欠損の生じにくい酸化物膜を酸化物半導体膜１１５の上下に接して設けることで、酸化物半導体膜１１５における酸素欠損を低減することができる。また、酸化物半導体膜１１５は、酸化物半導体膜１１５を構成する金属元素の一以上を有する酸化物膜１１３、１２５と接するため、酸化物膜１１３と酸化物半導体膜１１５との界面、酸化物半導体膜１１５と酸化物膜１２５との界面における界面準位密度が極めて低い。このため、酸化物膜１１３、１２５に酸素を添加した後、加熱処理を行うことで該酸素が酸化物膜１１３、１２５から酸化物半導体膜１１５へ酸素が移動するが、このときに界面準位において酸素が捕獲されにくく、効率よく酸化物膜１１３、１２５に含まれる酸素を酸化物半導体膜１１５へ移動させることが可能である。このため、酸化物半導体膜１１５に含まれる酸素欠損を低減することが可能である。また、酸化物膜１１３、１２５に酸素が添加されるため、酸化物膜１１３、１２５の酸素欠損を低減することが可能である。即ち、酸化物半導体膜１１５を有する多層膜の局在準位密度を低減することができる。
なお、局在準位密度が低減された酸化物半導体膜１１５を有する多層膜において、一定光電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満、さらに好ましくは５×１０−５／ｃｍ未満となる。吸収係数は、酸素欠損及び不純物の混入に由来する局在準位に応じたエネルギー（波長により換算）と正の相関があるため、多層膜における局在準位密度が極めて低い。
なお、ＣＰＭ測定によって得られた吸収係数のカーブからバンドの裾に起因するアーバックテールと呼ばれる吸収係数分を除くことにより、局在準位による吸収係数を以下の式から算出することができる。なお、アーバックテールとは、ＣＰＭ測定によって得られた吸収係数のカーブにおいて一定の傾きを有する領域をいい、当該傾きをアーバックエネルギーという。
Figure 0006320009
ここで、α（Ｅ）は、各エネルギーにおける吸収係数を表し、αｕは、アーバックテールによる吸収係数を表す。
また、酸化物半導体膜１１５が、構成元素の異なる絶縁膜（例えば、酸化シリコン膜を含む下地絶縁膜）と接する場合、２層の界面に界面準位が形成され、該界面準位はチャネルを形成することがある。このような場合、しきい値電圧の異なる第２のトランジスタが出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、多層膜１１６においては、酸化物半導体膜１１５を構成する金属元素を一種以上含む酸化物膜１１３が酸化物半導体膜１１５と接するため、酸化物膜１１３と酸化物半導体膜１１５の界面に界面準位を形成しにくくなる。よって酸化物膜１１３を設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、酸化物半導体膜１１５と共に、酸化物半導体膜１１５に接する酸化物膜１１３、１２５それぞれに酸素が添加されることにより、酸化物膜１１３、１２５に含まれる酸素欠損を低減できる。酸化物膜１１３に含まれる酸素欠損を低減することにより、ストレス試験、代表的には、一対の電極より上記ゲート電極に高い電位を印加するプラスＢＴストレス試験において、しきい値電圧の変動を低減することが可能である。また、酸化物膜１２５に含まれる酸素欠損を低減することにより、ストレス試験、代表的には、一対の電極より上記ゲート電極に低い電位を印加するマイナスＢＴストレス試験において、しきい値電圧の変動を低減することが可能である。
また、ゲート絶縁膜１２７と酸化物半導体膜１１５との界面にチャネルが形成される場合、該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くなる。しかしながら、多層膜１１６において、酸化物半導体膜１１５を構成する金属元素を一種以上含む酸化物膜１２５が設けられるため、酸化物半導体膜１１５と酸化物膜１２５との界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。
また、酸化物膜１１３及び酸化物膜１２５は、多層膜１１６に接する絶縁膜（酸化物絶縁膜１１７、ゲート絶縁膜１２７）の構成元素が酸化物半導体膜１１５へ混入して、不純物による準位が形成されることを抑制するためのバリア膜としても機能する。
例えば、多層膜１１６に接する酸化物絶縁膜１１７またはゲート絶縁膜１２７として、シリコンを含む絶縁膜を用いる場合、該絶縁膜中のシリコン、または絶縁膜中に混入されうる炭素が、酸化物膜１１３または酸化物膜１２５の中へ界面から数ｎｍ程度まで混入することがある。シリコン、炭素等の不純物が酸化物半導体膜中に入ると不純物準位を形成し、不純物準位がドナーとなり電子を生成することでｎ型化することがある。
しかしながら、酸化物膜１１３及び酸化物膜１２５の膜厚が、数ｎｍよりも厚ければ、混入したシリコン、炭素等の不純物が酸化物半導体膜１１５にまで到達しないため、不純物準位の影響は低減される。
ここで、酸化物半導体膜に含まれるシリコンの濃度は３×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは３×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜に含まれる炭素の濃度は３×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは３×１０１７ａｔｏｍｓ／ｃｍ３以下とする。特に、酸化物半導体膜１１５に第１４族元素であるシリコンまたは炭素が多く混入しないように、酸化物膜１１３及び酸化物膜１２５で、キャリアパスとなる酸化物半導体膜１１５を挟む、または囲む構成とすることが好ましい。すなわち、酸化物半導体膜１１５に含まれるシリコン及び炭素の濃度は、酸化物膜１１３及び酸化物膜１２５に含まれるシリコン及び炭素の濃度よりも低いことが好ましい。
なお、酸化物半導体膜中の不純物濃度は二次イオン分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定することができる。
本実施の形態においては、酸化物半導体膜１１５の酸素欠損量、さらには酸化物半導体膜に接する酸化物膜の酸素欠損量を低減することが可能であり、酸化物半導体膜１１５を有する多層膜の局在準位密度を低減することができる。この結果、本実施の形態に示すトランジスタ１００は、しきい値電圧の変動が少なく、信頼性が高い。また、本実施の形態に示すトランジスタ１００は優れた電気特性を有する。
一対の電極１１９、１２０は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
なお、多層膜１１６において、ゲート電極１２９と重なり、且つ一対の電極１１９、１２０の間に挟まれる領域をチャネル形成領域という。また、チャネル形成領域において、キャリアが主に流れる領域をチャネル領域という。ここでは、一対の電極１１９、１２０の間に設けられる酸化物半導体膜１１５がチャネル領域である。また、一対の電極１１９、１２０の間の距離をチャネル長という。
また、一対の電極１１９、１２０として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の、酸素と結合しやすい導電材料を用いることが好ましい。後のプロセス温度が比較的高くできることなどから、融点の比較的高いタングステンやチタンを用いることが好ましい。なお、酸素と結合しやすい導電材料には、酸素が拡散しやすい材料も含まれる。この結果、酸化物半導体膜１１５に含まれる酸素と一対の電極１１９、１２０に含まれる導電材料とが結合し、酸化物半導体膜１１５において、酸素欠損領域が形成される。また、酸化物半導体膜１１５に一対の電極１１９、１２０を形成する導電材料の構成元素の一部が混入する場合もある。この結果、少なくとも酸化物半導体膜１１５において、一対の電極１１９、１２０と接する領域にｎ型化した領域（低抵抗領域）が形成される。ｎ型化した領域（低抵抗領域）は、ソース領域及びドレイン領域として機能する。
なお、低抵抗領域に接する一対の電極１１９、１２０では、一部酸素の濃度が高い領域が形成されうる。また、低抵抗領域に接する一対の電極１１９、１２０では、酸化物半導体膜１１５の構成元素が混入することがある。すなわち、酸化物半導体膜１１５の一対の電極１１９、１２０に接触する界面近傍には、当該接触した２層の混合領域または混合層とも呼ぶことのできる箇所が形成されていることもある。
ここで、一対の電極１１９、１２０として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の、酸素と結合しやすい導電材料を用いた場合における、多層膜１１６の詳細について、図１（Ｄ）を用いて説明する。なお、図１（Ｄ）において、酸化物膜１１３、酸化物半導体膜１１５、及び酸化物膜１２５のハッチングを省略する。多層膜１１６において、一対の電極１１９、１２０と接する領域にソース領域及びドレイン領域１１６ａ、１１６ｂが形成される。ここでは、太破線と電極１１９で挟まれる領域、太破線と電極１２０で挟まれる領域をそれぞれ、ソース領域及びドレイン領域１１６ａ、１１６ｂという。また、酸化物膜１１３、酸化物半導体膜１１５、酸化物膜１２５の界面を細破線で示す。
図１（Ｄ）に示すように、多層膜１１６においてソース領域及びドレイン領域１１６ａ、１１６ｂが形成される場合、ゲート電極１２９と重なり、且つ一対の電極１１９、１２０の間に挟まれる領域をチャネル形成領域という。また、チャネル形成領域において、キャリアが主に流れる領域、即ち、ソース領域及びドレイン領域１１６ａ、１１６ｂの間の領域であって、かつキャリアが主に流れる領域をチャネル領域という。
ソース領域及びドレイン領域１１６ａ、１１６ｂは導電性が高いため、多層膜１１６と一対の電極１１９、１２０との接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。
ゲート絶縁膜１２７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層または単層で設ける。また、ゲート絶縁膜１２７として、加熱により酸素が脱離する酸化絶縁物を用いてもよい。ゲート絶縁膜１２７に加熱により酸素が脱離する膜を用いることで、酸化物膜１２５及びゲート絶縁膜１２７の界面における界面準位密度を低減することが可能であり、電気特性の劣化の少ないトランジスタを得ることができる。また、ゲート絶縁膜１２７に、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜１１５からの酸素の外部への拡散と、外部から酸化物半導体膜１１５への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
また、ゲート絶縁膜１２７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜１２７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
ゲート電極１２９は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１２９は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一、または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１２９は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極１２９とゲート絶縁膜１２７との間に、Ｉｎ−Ｇａ−Ｚｎ系酸化窒化物膜、Ｉｎ−Ｓｎ系酸化窒化物膜、Ｉｎ−Ｇａ系酸化窒化物膜、Ｉｎ−Ｚｎ系酸化窒化物膜、Ｓｎ系酸化窒化物膜、Ｉｎ系酸化窒化物膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧を正の電圧の方向に変動させることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化窒化物膜を用いる場合、少なくとも酸化物半導体膜１１５より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸化窒化物膜を用いる。
絶縁膜１３１、１３３は、ゲート絶縁膜１２７に適用できる材料及び形成方法を適宜用いて形成することができる。なお、ここでは、絶縁膜１３１、１３３の積層構造としたが、単層構造としてもよい。
配線１３７、１３８は、一対の電極１１９、１２０と同様の材料を適宜用いることができる。
＜半導体装置の作製方法＞
次に、半導体装置の作製方法について、図２及び図３を用いて説明する。
図２（Ａ）に示すように、基板１０１上に下地絶縁膜である酸化物絶縁膜１０３を形成し、酸化物絶縁膜１０３上に酸化物膜１０５を形成する。次に、酸化物膜１０５に酸素１０７を添加する。
ここでは、基板１０１としてガラス基板を用いる。
酸化物絶縁膜１０３は、スパッタリング法またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
ここでは、酸化物絶縁膜１０３としてスパッタリング法により厚さ３００ｎｍの酸化シリコン膜を用いる。
酸化物膜１０５は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
スパッタリング法で酸化物膜１０５を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物膜１０５の組成にあわせて、適宜選択すればよい。
なお、後に形成する酸化物半導体膜１１１として後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を形成する場合、酸化物膜１０５は加熱せずに成膜することが好ましい。酸化物膜１０５は加熱により多結晶構造となりやすい。多結晶構造の酸化物膜１０５上に酸化物半導体膜１１１を形成すると、酸化物半導体膜１１１の結晶方位がランダムになってしまう。一方、酸化物膜１０５が非晶質構造の場合、後に形成する酸化物半導体膜１１１がＣＡＡＣ−ＯＳとなりやすいため、酸化物膜１０５を加熱せず、または非晶質構造となるような温度で加熱して、非晶質構造の酸化物膜を形成することが好ましい。
ここでは、酸化物膜１０５としてスパッタリング法により、厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を形成する。
酸化物膜１０５に添加する酸素１０７としては、酸素ラジカル、酸素原子、酸素イオン等のいずれか一以上がある。また、酸化物膜１０５に酸素１０７を添加する方法としては、イオンドーピング法、イオン注入法等がある。
酸化物膜１０５に添加する酸素の量としては、代表的には、イオン注入法において、ドーズ量は５×１０１４／ｃｍ２以上１×１０１７／ｃｍ２以下が好ましい。後に形成される酸化物半導体膜の酸素欠損を低減できる程度の酸素を添加することが好ましく、代表的には５×１０１４／ｃｍ２以上、さらには１×１０１５／ｃｍ２以上である。一方、酸素の添加量が多ければ多い程処理時間が長くなり、量産性が低下するため、１×１０１７／ｃｍ２以下、さらには２×１０１６／ｃｍ２以下が好ましい。
また、酸素を有する雰囲気で発生させたプラズマに酸化物膜１０５を曝すプラズマ処理により、酸化物膜１０５に酸素を添加してもよい。酸素を有する雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の酸化性気体を有する雰囲気がある。なお、基板１０１側にバイアスを印加した状態で発生したプラズマに酸化物膜１０５を曝すことで、酸化物膜１０５への酸素添加量を増加させることが可能であり好ましい。このようなプラズマ処理を行う装置の一例として、アッシング装置がある。
なお、酸化物膜１０５に酸素を添加する場合、酸化物膜１０５に酸素イオンの濃度プロファイルのピークが位置するような条件を用いて、酸化物膜１０５に酸素を添加することが好ましい。または、下地絶縁膜となる酸化物絶縁膜１０３に酸素イオンの濃度プロファイルのピークが位置するような条件を用いて酸化物膜１０５及び下地絶縁膜となる酸化物絶縁膜１０３に酸素を添加してもよい。
ここでは、加速電圧を５ｋｅＶとして、ドーズ量が２×１０１６／ｃｍ２の酸素イオンをイオン注入法により酸化物膜１０５に添加する。
以上の工程により、図２（Ｂ）に示す酸素が添加された酸化物膜１０９を形成することができる。この結果、この後の加熱処理により酸化物膜１０９の酸素欠損量を低減することができる。また、酸素が添加された酸化物膜１０９は、化学量論的組成を満たす酸素よりも多くの酸素が含まれることが好ましい。また、酸素が添加された酸化物膜１０９は、酸素が添加される前の酸化物膜１０５と比較して、膜密度が低くなる。
次に、図２（Ｂ）に示すように、酸素が添加された酸化物膜１０９上に酸化物半導体膜１１１を形成した後、加熱処理を行って、酸化物膜１０９に含まれる酸素の一部を酸化物半導体膜１１１に移動させ、酸化物半導体膜１１１の酸素欠損を低減させることができる。また、酸化物膜１０９の酸素欠損を低減させることができる。
酸化物半導体膜１１１は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
酸化物半導体膜１１１を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、酸化物半導体膜１１１の組成にあわせて、適宜選択すればよい。
なお、酸化物半導体膜１１１を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１００℃以上４５０℃以下、さらに好ましくは１７０℃以上３５０℃以下として、加熱しながら酸化物半導体膜１１１を形成してもよい。
ここでは、酸化物半導体膜１１１としてスパッタリング法により、厚さ１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を形成する。
酸化物半導体膜１１１を形成した後に行う加熱処理の温度は、酸素が添加された酸化物膜１０９から酸化物半導体膜１１１へ酸素が移動する温度範囲が好ましく、代表的には、２５０℃以上基板歪み点未満、好ましくは３００℃以上５５０℃以下、更に好ましくは３５０℃以上５１０℃以下とする。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気または乾燥空気（露点が−８０℃以下、好ましくは−１００℃以下である空気）雰囲気で加熱してもよい。なお、上記乾燥空気の他、不活性ガス及び酸素に水素、水などが含まれないことが好ましく、代表的には露点が−８０℃以下、好ましくは−１００℃以下であることが好ましい。処理時間は３分から２４時間とする。
なお、加熱処理において、電気炉の代わりに、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、不活性ガスが用いられる。
ここでは、窒素雰囲気において、４５０℃で１時間の加熱処理を行った後、酸素雰囲気において、４５０℃で１時間の加熱処理を行う。
当該加熱処理により、酸素が添加された酸化物膜１０９に含まれる酸素の一部を酸化物半導体膜１１１に移動させ、酸化物半導体膜１１１の酸素欠損量を低減させる。または、下地絶縁膜となる酸化物絶縁膜１０３及び酸素が添加された酸化物膜１０９に含まれる酸素の一部を酸化物半導体膜１１１に移動させ、酸化物半導体膜１１１の酸素欠損量を低減させる。なお、酸素が添加された酸化物膜１０９は、当該加熱処理により、酸素含有量が低減されている。
以上の工程により、酸化物半導体膜の酸素欠損を低減することができる、また、局在準位密度が低減された酸化物半導体膜を有する多層膜を作製することができる。
なお、当該加熱処理は、当該工程で行わず、後の工程で行ってもよい。即ち、後の工程に行われる別の加熱工程によって、酸素が添加された酸化物膜１０９に含まれる酸素の一部を酸化物半導体膜１１１に移動させてもよい。この結果、加熱工程数を削減することが可能である。
次に、酸化物半導体膜１１１上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて、酸化物膜１０９及び酸化物半導体膜１１１のそれぞれ一部をエッチングすることで、図２（Ｃ）に示すように、酸化物膜１１３及び酸化物半導体膜１１５を形成する。この後、マスクを除去する。なお、当該エッチング工程において、酸化物絶縁膜１０３の一部がエッチングされる場合がある。ここでは、一部がエッチングされた酸化物絶縁膜１０３を酸化物絶縁膜１１７と示す。
次に、図２（Ｄ）に示すように、酸化物半導体膜１１５上に一対の電極１１９、１２０を形成する。次に、酸化物半導体膜１１５及び一対の電極１１９、１２０上に、酸化物膜１２１を形成した後、酸化物膜１２１に酸素１２３を添加する。この結果、図２（Ｅ）に示すように、酸素が添加された酸化物膜１２５を形成することができる。また、この後の加熱処理により酸化物膜１２５の酸素欠損量を低減することができる。
次に、加熱処理を行って、酸化物膜１２５に含まれる酸素の一部を酸化物半導体膜１１５に移動させ、酸化物半導体膜１１５の酸素欠損をさらに低減させることができる。また、酸化物膜１２５の酸素欠損を低減させることができる。
一対の電極１１９、１２０の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極１１９、１２０を形成する。この後、マスクを除去する。
ここでは、厚さ５０ｎｍのチタン膜、厚さ４００ｎｍのアルミニウム膜、及び厚さ１００ｎｍのチタン膜を順にスパッタリング法により積層する。次に、チタン膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてチタン膜、アルミニウム膜、及びチタン膜をドライエッチングして、一対の電極１１９、１２０を形成する。
なお、一対の電極１１９、１２０を形成した後、エッチング残渣を除去するため、洗浄処理をすることが好ましい。この洗浄処理を行うことで、一対の電極１１９、１２０の短絡を抑制することができる。当該洗浄処理は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ酸、シュウ酸、リン酸などの酸性の溶液を用いて行うことができる。
酸化物膜１２１は、酸化物膜１０５と同様に形成することができる。また、酸化物膜１２１に酸素１２３を添加する方法は、酸化物膜１０５に酸素１０７を添加する方法と同様とすることができる。
ここでは、酸化物膜１２１としてスパッタリング法により、厚さ５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：６：４）を形成する。
トランジスタ１００においては、酸素欠損が生じにくい酸化物膜１２５を設けることにより、酸化物半導体膜１１５の側面からの酸素の脱離が抑制され、酸素欠損の生成を抑制することができる。その結果、電気的特性が向上され、信頼性の高いトランジスタを実現できる。
また、酸化物膜１０５に酸素を添加した後に行う加熱処理の温度は、酸素が添加された酸化物膜１２５から酸化物半導体膜１１５へ酸素が移動する温度範囲が好ましく、図２（Ｂ）において、酸素が添加された酸化物膜１０９から酸化物半導体膜１１１へ酸素を移動させる加熱処理と同様に行うことができる。
ここでは、窒素雰囲気において、４５０℃で１時間の加熱処理を行った後、乾燥空気雰囲気において、４５０℃で１時間の加熱処理を行う。
当該加熱処理により、酸化物膜１２５に含まれる酸素の一部を酸化物半導体膜１１５に移動させ、酸化物半導体膜１１５の酸素欠損量を低減させることができる。また、酸化物膜１２５の酸素欠損を低減させることができる。なお、ここでは、一対の電極１１９、１２０の間において酸化物膜１２５と接する酸化物半導体膜１１５は、チャネル領域となるため、酸化物膜１２５から酸化物半導体膜１１５へ移動する酸素によって酸素欠損を低減することで、トランジスタの電気特性の信頼性がさらに高まる。
なお、当該加熱処理により、本実施の形態では、一対の電極１１９、１２０としてタングステン膜を用いて形成しているため、酸化物半導体膜１１５にソース領域及びドレイン領域１１６ａ、１１６ｂが形成される。
なお、当該加熱処理は、当該工程で行わず、後の工程で行ってもよい。即ち、後の工程に行われる別の加熱工程によって、酸素が添加された酸化物膜１２５に含まれる酸素の一部を酸化物半導体膜１１５に移動させてもよい。この結果、加熱工程数を削減することが可能である。
次に、図３（Ａ）に示すように、酸化物膜１２５上にゲート絶縁膜１２７を形成する。次に、ゲート絶縁膜１２７上であって、酸化物半導体膜１１５と重なる領域にゲート電極１２９を形成する。
ゲート絶縁膜１２７は、ＣＶＤ法またはスパッタリング法などの各種成膜方法を用いて形成することができる。
ここでは、ゲート絶縁膜１２７として、ＣＶＤ法により厚さ２０ｎｍの酸化窒化シリコン膜を形成する。
ゲート電極１２９の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極１２９を形成する。この後、マスクを除去する。
なお、ゲート電極１２９は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
ここでは、厚さ１５ｎｍの窒化タンタル膜及び厚さ１３５ｎｍのタングステン膜をスパッタリング法により順に形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて窒化タンタル膜及びタングステン膜をドライエッチングして、ゲート電極１２９を形成する。
次に、図３（Ｂ）に示すように、加熱処理を行った後、ゲート絶縁膜１２７及びゲート電極１２９上に絶縁膜１３１及び絶縁膜１３３を順に積層形成する。また、絶縁膜１３１及び絶縁膜１３３に開口部を形成した後、配線１３７、１３８を形成する。
絶縁膜１３１及び絶縁膜１３３は、スパッタリング法、ＣＶＤ法等を適宜用いることができる。
加熱処理は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上５００℃以下、更に好ましくは３００℃以上４５０℃以下とする。
ここでは、絶縁膜１３１として、プラズマＣＶＤ法により厚さ３００ｎｍの酸化窒化シリコン膜を形成し、絶縁膜１３３として、スパッタリング法により厚さ５０ｎｍの窒化シリコン膜を形成する。また、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
配線１３７、１３８は、一対の電極１１９、１２０と同様に形成することができる。または、ダマシン法により形成することができる。
以上の工程により、酸化物半導体膜を有する多層膜の局在準位密度が低減され、優れた電気特性を有するトランジスタを作製することができる。また、経時変化やストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。
＜バンド構造＞
ここで、図１（Ｂ）の多層膜１１６近傍の一点破線Ｅ−Ｆにおけるバンド構造について、図４（Ａ）を用いて説明し、トランジスタ１００におけるキャリアの流れについて、図４（Ｂ）を用いて説明する。
図４（Ａ）に示すバンド構造において、例えば、酸化物膜１１３、酸化物半導体膜１１５、及び酸化物膜１２５としてそれぞれ、エネルギーギャップが、３．５ｅＶ、３．２ｅＶ、及び３．８ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用いる。なお、エネルギーギャップは、分光エリプソメータを用いて測定できる。
酸化物膜１１３、酸化物半導体膜１１５、及び酸化物膜１２５の真空準位と価電子帯上端のエネルギー差（イオン化ポテンシャルともいう。）は、それぞれ８．０ｅＶ、７．９ｅＶ、及び８．０ｅＶである。なお、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
また、酸化物膜１１３の伝導帯下端をＥｃ＿１１３とし、酸化物半導体膜１１５の伝導帯下端をＥｃ＿１１５とし、酸化物膜１２５の伝導帯下端をＥｃ＿１２５とする。また、酸化物絶縁膜１１７の伝導帯下端をＥｃ＿１１７とし、ゲート絶縁膜１２７の伝導帯下端をＥｃ＿１２７とする。
酸化物膜１１３、酸化物半導体膜１１５、及び酸化物膜１２５の真空準位と伝導帯下端のエネルギー差（電子親和力ともいう。）は、それぞれ４．５ｅＶ、４．７ｅＶ、及び４．２ｅＶである。なお、真空準位と伝導帯下端のエネルギーとの差（電子親和力ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。
図４（Ａ）に示すように、多層膜１１６において、酸化物膜１１３と酸化物半導体膜１１５との界面近傍、及び酸化物半導体膜１１５と酸化物膜１２５との界面近傍の伝導帯下端が連続的に変化している。即ち、酸化物膜１１３と酸化物半導体膜１１５との界面近傍、酸化物半導体膜１１５と酸化物膜１２５との界面近傍における障壁が無くなだらかに変化している。このような伝導帯下端を有する構造を、Ｕ字型の井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）構造とも呼べる。酸化物膜１１３、酸化物半導体膜１１５、及び酸化物膜１２５の間で酸素が相互的に移動することでこのような形状となる。また、多層膜１１６において、酸化物半導体膜１１５における伝導帯下端のエネルギーが最も低く、当該領域がチャネル領域となる。
酸化物膜１１３は、酸化物半導体膜１１５を構成する金属元素を一種以上含む酸化物膜であるから、多層膜１１６は主成分を共通して積層された多層膜ともいえる。主成分を共通として積層された多層膜は、各層を単に積層するのではなく連続接合（ここでは、特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造）が形成されるように作製する。なぜなら、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまうためである。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（例えばスパッタリング装置）を用いて各層を大気に触れさせることなく連続して積層することが必要となる。
ここで、本実施の形態のトランジスタにおいて、キャリアである電子の流れる様子について、図４（Ｂ）を用いて説明する。なお、図４（Ｂ）において、酸化物半導体膜１１５を流れる電子量を破線矢印で表す。
酸化物絶縁膜１１７と酸化物膜１１３との界面近傍においては、不純物及び欠陥によりトラップ準位１０４が形成される。また、酸化物膜１２５とゲート絶縁膜１２７との界面近傍においては、不純物及び欠陥によりトラップ準位１２６が形成される。本実施の形態に示す多層膜１１６においては、酸化物半導体膜１１５と酸化物絶縁膜１１７の間に酸化物膜１１３が設けられているため、酸化物半導体膜１１５とトラップ準位１０４との間に隔たりがある。また、酸化物半導体膜１１５とゲート絶縁膜１２７の間に酸化物膜１２５が設けられているため、酸化物半導体膜１１５とトラップ準位１２６との間に隔たりがある。この結果、酸化物半導体膜１１５を流れる電子がトラップ準位１０４、１２６に捕獲されにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位１０４、１２６に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１１５とトラップ準位１０４、１２６との間に隔たりがあるため、トラップ準位１０４、１２６における電子の捕獲を低減することが可能であり、しきい値電圧の変動が低減する。
なお、酸化物膜１１３と酸化物半導体膜１１５の界面近傍における伝導帯下端のエネルギー差ΔＥ１、及び酸化物半導体膜１１５と酸化物膜１２５との界面近傍における伝導帯下端のエネルギー差ΔＥ２がそれぞれ小さいと、酸化物半導体膜１１５を流れるキャリアが酸化物膜１１３、１２５の伝導帯下端を乗り越え、トラップ準位１０４、１２６に捕獲されてしまう。このため、酸化物膜１１３と酸化物半導体膜１１５との伝導帯下端のエネルギー差ΔＥ１、及び酸化物半導体膜１１５と酸化物膜１２５との伝導帯下端のエネルギー差ΔＥ２をそれぞれ、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすることが好ましい。
なお、チャネル領域である酸化物半導体膜１１５と一対の電極１１９、１２０の間に酸化物膜を設けると、酸化物膜が抵抗となってしまい、トランジスタのオン電流が小さくなると共に、電界効果移動度が低減してしまう。しかしながら、本実施の形態に示すトランジスタ１００は、チャネル領域である酸化物半導体膜１１５に一対の電極１１９、１２０が直接接すると共に、酸化物半導体膜１１５及びゲート絶縁膜１２７の間に酸化物膜１２５を有するため、酸化物半導体膜１１５及び一対の電極１１９、１２０のコンタクト抵抗を低減できると共に、酸化物半導体膜１１５とトラップ準位１２６との間に隔たりを設けることが可能であるため、トランジスタのオン電流の増大、電界効果移動度の向上と共に、信頼性を高めることができる。
なお、ここでは、エネルギー差ΔＥ２よりエネルギー差ΔＥ１の方が小さいが、トランジスタの電気特性にあわせて、エネルギー差ΔＥ１及びエネルギー差ΔＥ２が同じ、またはエネルギー差ΔＥ２よりエネルギー差ΔＥ１が大きくなるように、酸化物膜１１３、酸化物半導体膜１１５、及び酸化物膜１２５の構成元素及び組成を適宜選択することができる。
＜変形例１＞
本実施の形態では、図２（Ｂ）において、酸化物半導体膜１１１を形成した後、加熱処理を行って、酸素が添加された酸化物膜１０９に含まれる酸素の一部を酸化物半導体膜１１１へ移動させたが、この代わりに、酸化物半導体膜１１１の成膜温度を１７０℃以上基板歪み点未満とすることで、酸化物半導体膜１１１を成膜しながら、酸素が添加された酸化物膜１０９に含まれる酸素の一部を酸化物半導体膜１１１へ移動させることが可能であるため、工程数を削減することができる。
＜変形例２＞
図１に示すトランジスタ１００と比較して、一対の電極１１９、１２０と、ゲート絶縁膜１２７の間に設けられる酸化物膜１２５の形状の異なるトランジスタについて、図５を用いて説明する。なお、図１と同じ構成の説明は省略する。
図５（Ａ）乃至図５（Ｃ）は、半導体装置が有するトランジスタ１５０の上面図及び断面図である。図５（Ａ）はトランジスタ１５０の上面図であり、図５（Ｂ）は、図５（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図５（Ｃ）は、図５（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図５（Ａ）では、明瞭化のため、基板１０１、酸化物膜１５５、ゲート絶縁膜１５７、絶縁膜１３１、絶縁膜１３３などを省略している。
図５に示すトランジスタ１５０は、基板１０１上の酸化物絶縁膜１１７上に設けられる。トランジスタ１５０は、酸化物絶縁膜１１７上に形成される酸化物膜１１３と、酸化物膜１１３上に設けられる酸化物半導体膜１１５と、酸化物半導体膜１１５に接する一対の電極１１９、１２０と、酸化物絶縁膜１１７、酸化物半導体膜１１５、及び一対の電極１１９、１２０に接する酸化物膜１５５と、酸化物膜１５５に接するゲート絶縁膜１５７と、ゲート絶縁膜１５７を介して多層膜１５６と重なるゲート電極１２９とを有する。なお、酸化物膜１１３、酸化物半導体膜１１５、及び酸化物膜１５５を多層膜１５６という。また、ゲート絶縁膜１５７及びゲート電極１２９を覆う絶縁膜１３１と、絶縁膜１３１を覆う絶縁膜１３３とを有してもよい。また、絶縁膜１３１、絶縁膜１３３の開口部１３５、１３６において、一対の電極１１９、１２０と接する配線１３７、１３８を有してもよい。
酸化物膜１５５及びゲート絶縁膜１５７は、トランジスタ１００に示す酸化物膜１２５及びゲート絶縁膜１２７の材料を適宜用いることができる。
本実施の形態に示すトランジスタは、酸化物膜１５５及びゲート絶縁膜１５７の端部が、ゲート電極１２９の端部と略一致することを特徴とする。このような酸化物膜１５５及びゲート絶縁膜１５７は、図３（Ａ）において、ゲート電極１２９を形成したのち、酸化物膜１２５及びゲート絶縁膜１２７をエッチングすることで、フォトマスクの枚数を増やすことなく、酸化物膜１５５及びゲート絶縁膜１５７を形成することが可能である。
トランジスタ１５０においては、ゲート電極１２９の形成の際のエッチング残渣を酸化物膜１５５及びゲート絶縁膜１５７の形成工程の際に除去することが可能であるため、ゲート電極１２９と、配線１３７、１３８との間に生じるリーク電流を低減することが可能である。
＜変形例３＞
図１に示すトランジスタ１００と比較して、一対の電極１１９、１２０と、ゲート絶縁膜１２７との間に設けられる酸化物膜１２５の形状の異なるトランジスタについて、図６を用いて説明する。なお、図１と同じ構成の説明は省略する。
図６（Ａ）乃至図６（Ｃ）は、半導体装置が有するトランジスタ１６０の上面図及び断面図である。図６（Ａ）はトランジスタ１６０の上面図であり、図６（Ｂ）は、図６（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図６（Ｃ）は、図６（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図６（Ａ）では、明瞭化のため、例えば、基板１０１、ゲート絶縁膜１６７、絶縁膜１３１、絶縁膜１３３などを省略している。
図６に示すトランジスタ１６０は、基板１０１上の酸化物絶縁膜１１７上に設けられる。トランジスタ１６０は、酸化物絶縁膜１１７上に形成される酸化物膜１１３と、酸化物膜１１３上に設けられる酸化物半導体膜１１５と、酸化物半導体膜１１５に接する一対の電極１１９、１２０と、酸化物絶縁膜１１７、酸化物半導体膜１１５、及び一対の電極１１９、１２０に接する酸化物膜１６５と、酸化物膜１６５に接するゲート絶縁膜１６７と、ゲート絶縁膜１６７を介して多層膜１６６と重なるゲート電極１２９とを有する。なお、酸化物膜１１３、酸化物半導体膜１１５、及び酸化物膜１６５を多層膜１６６という。また、ゲート絶縁膜１６７及びゲート電極１２９を覆う絶縁膜１３１と、絶縁膜１３１を覆う絶縁膜１３３とを有してもよい。また、ゲート絶縁膜１６７、絶縁膜１３１、絶縁膜１３３の開口部１３５、１３６において、一対の電極１１９、１２０と接する配線１３７、１３８を有してもよい。
酸化物膜１６５及びゲート絶縁膜１６７は、トランジスタ１００に示す酸化物膜１２５及びゲート絶縁膜１２７の材料を適宜用いることができる。
本実施の形態に示すトランジスタは、酸化物膜１６５の端部が、一対の電極１１９、１２０上に位置することを特徴とする。このような酸化物膜１６５は、図３（Ａ）において、ゲート絶縁膜１２７をエッチングする前に、酸化物膜１２５上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物膜１２５をエッチングすることで、形成することが可能である。
トランジスタ１６０においては、酸素欠損が生じにくい酸化物膜１６５を設けることにより、酸化物半導体膜１１５の側面からの酸素の脱離が抑制され、酸素欠損の生成を抑制することができる。その結果、電気的特性が向上され、信頼性の高いトランジスタを実現できる。
＜変形例４＞
図１に示すトランジスタ１００と比較して、多層膜１１６の異なるトランジスタについて、図７を用いて説明する。なお、図１と同じ構成の説明は省略する。
図７（Ａ）に示すトランジスタ１７０は、基板１０１上の酸化物絶縁膜１１７上に設けられる。トランジスタ１７０は、酸化物絶縁膜１１７上に形成される酸化物膜１７３ａと、酸化物膜１７３ａ上に設けられる酸化物半導体膜１７５と、酸化物半導体膜１７５上に設けられる酸化物膜１７３ｂと、酸化物膜１７３ｂに接する一対の電極１１９、１２０と、酸化物絶縁膜１１７、酸化物膜１７３ｂ、及び一対の電極１１９、１２０に接する酸化物膜１２５と、酸化物膜１２５に接するゲート絶縁膜１２７と、ゲート絶縁膜１２７を介して多層膜１７６と重なるゲート電極１２９とを有する。なお、酸化物膜１７３ａと、酸化物半導体膜１７５と、酸化物膜１７３ｂと、酸化物膜１２５とを多層膜１７６という。また、ゲート絶縁膜１２７及びゲート電極１２９を覆う絶縁膜１３１と、絶縁膜１３１を覆う絶縁膜１３３とを有してもよい。また、酸化物膜１２５、ゲート絶縁膜１２７、絶縁膜１３１、絶縁膜１３３の開口部において、一対の電極１１９、１２０と接する配線１３７、１３８を有してもよい。
酸化物膜１７３ａ及び酸化物膜１７３ｂは、図１に示す酸化物膜１１３と同様の酸化物膜を適宜用いることができる。なお、酸化物膜１７３ａ及び酸化物膜１７３ｂは同じ構成元素及び組成の酸化物膜であってもよく、または異なる構成元素及び組成の酸化物膜であってもよい。
なお、図７（Ａ）に示す酸化物膜１７３ａと、酸化物半導体膜１７５と、酸化物膜１７３ｂにおいて、側面がテーパ形状であるが、図７（Ｂ）及び図７（Ｃ）に示すように、これらの側面が曲面状であってもよい。図７（Ｂ）及び図７（Ｃ）は、トランジスタの多層膜近傍の拡大断面図である。
図７（Ｂ）において、多層膜１８１において、酸化物半導体膜１８３と、酸化物半導体膜１８３と同一の組成の酸化物膜１８２と、酸化物膜１２５とが設けられている。また、酸化物半導体膜１８３の側面及び酸化物膜１８２の側面が曲面状である。酸化物膜１８２としては、図１に示す酸化物膜１１３と同様の酸化物膜を適宜用いることができる。酸化物半導体膜１８３としては、図１に示す酸化物半導体膜１１５と同様の酸化物膜を適宜用いることができる。
酸化物膜１８２において酸化物半導体膜１８３の側面を覆う領域は、酸化物半導体膜１８３を形成する際のドライエッチング工程において生じる酸化物膜の反応生成物が酸化物半導体膜１８３の側面に付着することで形成される。なお、反応生成物は、スパッタリング現象によって再付着するほか、ドライエッチング時のプラズマを介して再付着する。ドライエッチングの条件は、例えば、エッチングガスとして三塩化ホウ素ガスおよび塩素ガスを用い、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）電力および基板バイアス電力を印加して行えばよい。
酸化物半導体膜１８３の側面に接して、酸素欠損が生じにくい酸化物膜１８２を設けることにより、酸化物半導体膜１８３の側面からの酸素の脱離が抑制され、酸素欠損の生成を抑制することができる。その結果、電気的特性が向上され、信頼性の高いトランジスタを実現できる。
また、図７（Ｃ）に示す多層膜１８５において、酸化物絶縁膜１１７及び酸化物半導体膜１８７の間、並びに酸化物半導体膜１８７の側面に設けられる酸化物膜１８６と、酸化物半導体膜１８７と、酸化物半導体膜１８７及び一対の電極１１９、１２０の間、並びに酸化物半導体膜１８７及び酸化物膜１２５の間に設けられる酸化物膜１８８と、酸化物膜１２５とを有する。なお、酸化物膜１８６は酸化物半導体膜１８７の側面に接して形成されており、酸化物半導体膜１８７の側面に設けられる領域の側面は曲面状である。酸化物膜１８６及び酸化物膜１８８としては、図１に示す酸化物膜１１３と同様の酸化物膜を適宜用いることができる。なお、酸化物膜１８６と酸化物膜１８８は、構成元素または組成が異なる酸化物膜である。酸化物半導体膜１８７としては、図１に示す酸化物半導体膜１１５と同様の酸化物膜を適宜用いることができる。
酸化物膜１８６において、酸化物半導体膜１８７の側面を覆う領域は、酸化物半導体膜１８７を形成する際のドライエッチング工程において生じるエッチング残渣物が酸化物半導体膜１８７の側面に付着することで形成される。
酸化物半導体膜１８７の側面に接して、酸素欠損が生じにくい酸化物膜１８６を設けることにより、酸化物半導体膜１８７の側面からの酸素の脱離が抑制され、酸素欠損の生成を抑制することができる。その結果、電気的特性が向上され、信頼性の高いトランジスタを実現できる。
＜変形例５＞
本実施の形態に示すトランジスタの酸化物半導体膜１１５において、不純物を低減し高純度化することで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。また、水素の一部が酸素と反応することで、キャリアである電子を生成してしまう。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
そこで、酸化物半導体膜１１５は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１１５において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜１１５の水素濃度を低減する方法としては、スパッタリング法により酸化物半導体膜を形成する場合、スパッタリング装置における各チャンバーを、酸化物半導体膜にとって不純物となる水素等を可能な限り除去することが可能なクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
酸化物半導体膜１１５の水素濃度を低減するためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、酸化物半導体膜１１５の水素濃度を低減する方法としては、図２（Ｂ）において酸素が添加された酸化物膜１０９から酸化物半導体膜１１１へ酸素を移動させる加熱処理によって、酸化物半導体膜１１１、後に形成される酸化物半導体膜１１５の水素濃度を低減することができる。即ち、本実施の形態においては、一度の加熱処理によって、酸化物半導体膜の酸素欠損を低減すると共に、水素濃度を低減することができる。
また、酸化物半導体膜１１５は、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流を増大させることがある。このため、酸化物半導体膜１１５のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、基板１０１及び酸化物絶縁膜１１７の間に、窒化絶縁膜を設けることで、酸化物半導体膜１１５のアルカリ金属またはアルカリ土類金属の濃度を低減することができる。
また、酸化物半導体膜１１５に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
このように、不純物（水素、窒素、アルカリ金属、またはアルカリ土類金属等）をできる限り低減させ、高純度化させた酸化物半導体膜１１５を有することで、トランジスタがノーマリーオン特性となることを抑制でき、トランジスタのオフ電流を極めて低減することができる。従って、良好な電気特性に有する半導体装置を作製できる。また、信頼性を向上させた半導体装置を作製することができる。
なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さい。
＜変形例６＞
本実施の形態に示すトランジスタにおいて、一対の電極１１９、１２０は酸化物半導体膜１１５及び酸化物膜１２５の間に有するが、酸化物絶縁膜１１７及び酸化物膜１１３の間に、一対の電極１１９、１２０を有してもよい。
＜変形例７＞
本実施の形態に示す、下地絶縁膜として機能する酸化物絶縁膜１１７に用いることが可能な絶縁膜について、以下に説明する。
酸化物絶縁膜１１７として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成することができる。即ち、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。このようにすることで、酸化物絶縁膜１１７に含まれる当該酸素を酸化物半導体膜１１５に移動させ、酸化物絶縁膜１１７と酸化物膜１１３の界面に含まれる欠陥準位密度を低減できると共に、酸化物半導体膜１１５に含まれる酸素欠損を補填することで、酸素欠損をさらに低減することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ分析とする。）によって測定される、１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理における酸素分子の放出量が、１．０×１０１８分子／ｃｍ３以上ある酸化物絶縁膜を用いることで、酸化物絶縁膜１１７と酸化物膜１１３の界面に含まれる欠陥準位密度を低減できると共に、酸化物半導体膜１１５に含まれる酸素欠損をさらに低減することができる。
なお、酸化物絶縁膜１１７を、酸化窒化シリコンまたは窒化酸化シリコンなど、窒素を含む酸化物絶縁膜とする場合、ＳＩＭＳより得られる窒素濃度は、ＳＩＭＳ検出下限以上３×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。このようにすることで、トランジスタに含まれる酸化物半導体膜１１５への窒素の移動量を少なくすることができる。また、このようにすることで、窒素を含む酸化物絶縁膜自体の欠陥量を少なくすることができる。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜は、ＣＶＤ法またはスパッタリング法等により形成することができる。また、ＣＶＤ法またはスパッタリング法等により酸化絶縁膜を形成した後、イオン注入法、イオンドーピング法、プラズマ処理などを用いて当該酸化絶縁膜に酸素を添加してもよい。
＜変形例８＞
本実施の形態に示す、絶縁膜１３１及び絶縁膜１３３に用いることが可能な絶縁膜について、以下に説明する。
絶縁膜１３１及び絶縁膜１３３が酸化物絶縁膜の場合、絶縁膜１３１及び絶縁膜１３３の一方または双方は、変形例７で示すような化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いてもよい。このようにすることで、絶縁膜に含まれる当該酸素を酸化物半導体膜に移動させ、酸素欠損を該酸素で補填することで、さらに酸素欠損を低減することが可能となる。
また、絶縁膜１３１及び絶縁膜１３３の一方または双方として、水素含有量が少ない窒化絶縁膜を設けてもよい。当該窒化絶縁膜としては、例えば、膜の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳ分析によって測定される水素分子の放出量が、５．０×１０２１ａｔｏｍｓ／ｃｍ３未満であり、好ましくは３．０×１０２１ａｔｏｍｓ／ｃｍ３未満であり、さらに好ましくは１．０×１０２１ａｔｏｍｓ／ｃｍ３未満である窒化絶縁膜が好ましい。
窒化絶縁膜は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚さとする。例えば、５０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下、さらに好ましくは５０ｎｍ以上１００ｎｍ以下とすることができる。
窒化絶縁膜を水素含有量が少ない窒化絶縁膜で設ける場合、以下の形成条件を用いて形成できる。なお、ここでは当該窒化絶縁膜として、窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する、ことである。
窒化絶縁膜の原料ガスとしては、シリコンを含む堆積性気体、窒素、及びアンモニアを用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。また、窒素の流量は、アンモニアの流量に対して５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とすることが好ましい。なお、原料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体及び窒素の分解を促すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合及び窒素分子の結合の分解に寄与するためである。このようにすることで、水素含有量が少なく、外部から水素や水などの不純物の侵入を抑制することが可能な窒化シリコン膜を形成することができる。
＜変形例９＞
上記実施の形態及び変形例で開示された、酸化物半導体膜、無機絶縁膜など様々な膜はスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使ってもよい。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された酸化物半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジエチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジエチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジエチル亜鉛に代えてジメチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、ボトムゲート構造のトランジスタの構造及び作製方法について、図８及び図９を用いて説明する。
＜半導体装置の構成例＞
図８（Ａ）乃至図８（Ｄ）は、半導体装置が有するトランジスタ２００の上面図及び断面図である。図８（Ａ）はトランジスタ２００の上面図であり、図８（Ｂ）は、図８（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図８（Ｃ）は、図８（Ａ）の一点鎖線Ｃ−Ｄ間の断面図であり、図８（Ｄ）は、図８（Ｂ）の多層膜近傍の拡大図である。なお、図８（Ａ）では、明瞭化のため、例えば、基板１０１、ゲート絶縁膜２０３、酸化物膜２２５、絶縁膜２２７、絶縁膜２２９、絶縁膜２３１などを省略している。
図８に示すトランジスタ２００は、基板１０１上に設けられるゲート電極２０１を有する。また、基板１０１及びゲート電極２０１上に形成されるゲート絶縁膜２０３と、ゲート絶縁膜２０３を介して、ゲート電極２０１と重なる酸化物膜２１３と、酸化物膜２１３上に設けられる酸化物半導体膜２１５と、酸化物半導体膜２１５に接する一対の電極２１９、２２０とを有する。また、ゲート絶縁膜２０３、酸化物半導体膜２１５、及び一対の電極２１９、２２０上には、酸化物膜２２５が設けられている。なお、酸化物膜２１３、酸化物半導体膜２１５、及び酸化物膜２２５を多層膜２１６という。酸化物膜２２５上には、絶縁膜２２７、絶縁膜２２９、及び絶縁膜２３１が形成される。
ゲート電極２０１、ゲート絶縁膜２０３は、実施の形態１に示すゲート電極１２９、ゲート絶縁膜１２７を適宜用いることができる。
多層膜２１６を構成する酸化物膜２１３、酸化物半導体膜２１５、及び酸化物膜２２５はそれぞれ、実施の形態１に示す酸化物膜１１３及び酸化物半導体膜１１５、並びに酸化物膜１２５を適宜用いることができる。
本実施の形態においては、酸化物半導体膜２１５は、酸化物半導体膜２１５を構成する金属元素の一以上を有する酸化物膜２１３、２２５と接するため、酸化物膜２１３と酸化物半導体膜２１５との界面、酸化物半導体膜２１５と酸化物膜２２５との界面における界面準位密度が極めて低い。このため、酸化物膜２１３、２２５から酸化物半導体膜２１５へ酸素が移動する際、界面準位において酸素が捕獲されにくく、効率よく酸化物膜２１３、２２５に含まれる酸素を酸化物半導体膜２１５へ移動させることが可能である。また、酸化物半導体膜２１５を有する多層膜の局在準位密度を低減することができる。
また、酸化物半導体膜２１５は、酸化物半導体膜２１５を構成する金属元素の一以上を有する酸化物膜２１３、２２５と接する。即ち、酸化物膜２１３、２２５を介して、酸化物絶縁膜上に酸化物半導体膜２１５が設けられており、酸化物半導体膜２１５における第１４族元素の一つであるシリコンや炭素の濃度を低減することができる。このため、酸化物半導体膜２１５の酸素欠損量を低減することが可能であり、酸化物半導体膜２１５を有する多層膜の局在準位密度を低減することができる。この結果、本実施の形態に示すトランジスタ２００は、しきい値電圧の変動が少なく、信頼性が高い。
一対の電極２１９、２２０は、実施の形態１に示す一対の電極１１９、１２０を適宜用いることができる。
絶縁膜２２７、絶縁膜２２９、絶縁膜２３１はそれぞれ、実施の形態１に示す絶縁膜１３１及び絶縁膜１３３を適宜用いることができる。
＜半導体装置の作製方法＞
次に、図８に示すトランジスタの作製方法について、図９を用いて説明する。
図９（Ａ）に示すように、基板１０１上にゲート電極２０１を形成し、少なくともゲート電極２０１上にゲート絶縁膜２０３を形成する。次に、ゲート絶縁膜２０３上に酸化物膜２０５を形成する。次に、酸化物膜２０５に酸素２０７を添加する。この結果、この後の加熱処理により酸化物膜２０５の酸素欠損量を低減することができる。
ゲート電極２０１及びゲート絶縁膜２０３はそれぞれ、実施の形態１に示すゲート電極１２９及びゲート絶縁膜１２７の作製方法を適宜用いることができる。
酸化物膜２０５は実施の形態１に示す酸化物膜１０５の作製方法を適宜用いることができる。また、酸化物膜２０５に酸素２０７を添加する方法は、実施の形態１に示す酸素１０７の添加方法を適宜用いることができる。
以上の工程により、図９（Ｂ）に示す酸素が添加された酸化物膜２０９を形成することができる。
次に、酸素が添加された酸化物膜２０９上に酸化物半導体膜２１１を形成した後、加熱処理を行って、酸化物膜２０９に含まれる酸素の一部を酸化物半導体膜２１１に移動させ、酸化物半導体膜２１１の酸素欠損を低減させる。酸化物半導体膜２１１は、実施の形態１に示す酸化物半導体膜１１１の作製方法を適宜用いることができる。また、加熱処理は、実施の形態１の図２（Ｂ）で示す加熱処理を適宜用いることができる。
当該加熱処理により、酸素が添加された酸化物膜２０９に含まれる酸素の一部を酸化物半導体膜２１１に移動させ、酸化物半導体膜２１１の酸素欠損量を低減させる。または、ゲート絶縁膜２０３及び酸素が添加された酸化物膜２０９に含まれる酸素の一部を酸化物半導体膜２１１に移動させ、酸化物半導体膜２１１の酸素欠損量を低減させることができる。また、酸化物膜２０９の酸素欠損を低減させることができる。なお、酸素が添加された酸化物膜２０９は、当該加熱処理により、酸素含有量が低減されている。
以上の工程により、酸化物半導体膜の酸素欠損を低減することができる。
なお、当該加熱処理は、当該工程で行わず、後の工程で行ってもよい。即ち、後の工程に行われる別の加熱工程によって、酸素が添加された酸化物膜２０９に含まれる酸素の一部を酸化物半導体膜２１１に移動させてもよい。この結果、加熱工程数を削減することが可能である。
次に、酸化物半導体膜２１１上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて、酸化物膜２０９及び酸化物半導体膜２１１のそれぞれ一部をエッチングすることで、図９（Ｃ）に示すように、酸化物膜２１３及び酸化物半導体膜２１５を形成する。この後、マスクを除去する。なお、当該エッチング工程において、ゲート絶縁膜２０３の一部がエッチングされる場合がある。
次に、図９（Ｄ）に示すように、酸化物半導体膜２１５上に一対の電極２１９、２２０を形成する。次に、酸化物半導体膜２１５及び一対の電極２１９、２２０上に、酸化物膜２２１を形成した後、酸化物膜２２１に酸素２２３を添加する。この結果、酸素が添加された酸化物膜を形成することができる。
次に、加熱処理を行って、酸素が添加された酸化物膜２２１に含まれる酸素の一部を酸化物半導体膜２１５に移動させ、酸化物半導体膜２１５の酸素欠損をさらに低減させることができる。また、酸素欠損が低減された酸化物膜２２５を形成することができる。
一対の電極２１９、２２０は、実施の形態１に示す一対の電極１１９、１２０の形成方法を適宜用いることができる。
酸化物膜２２１は、酸化物膜２０５と同様に形成することができる。また、酸化物膜２２１に酸素２２３を添加する方法は、酸化物膜２０５に酸素２０７を添加する方法と同様とすることができる。
トランジスタ２００においては、酸素欠損が低減された酸化物膜２２５を設けることにより、酸化物半導体膜２１５の側面からの酸素の脱離が抑制され、酸素欠損の生成を抑制することができる。その結果、電気的特性が向上され、信頼性の高いトランジスタを実現できる。
また、酸化物膜２０５に酸素を添加した後に行う加熱処理の温度は、酸素が添加された酸化物膜２２５から酸化物半導体膜２１５へ酸素が移動する温度範囲が好ましく、図９（Ｂ）において、酸素が添加された酸化物膜２０９から酸化物半導体膜２１１へ酸素を移動させる加熱処理と同様に行うことができる。
当該加熱処理により、酸化物膜２２５に含まれる酸素の一部を酸化物半導体膜２１５に移動させ、酸化物半導体膜２１５の酸素欠損量を低減させることができる。なお、ここでは、一対の電極２１９、２２０の間において酸化物膜２２５と接する酸化物半導体膜２１５は、チャネル領域となるため、酸化物膜２２５から移動する酸素によって酸素欠損を低減することで、トランジスタの電気特性の信頼性がさらに高まる。
なお、当該加熱処理は、当該工程で行わず、後の工程で行ってもよい。即ち、後の工程に行われる別の加熱工程によって、酸素が添加された酸化物膜２２５に含まれる酸素の一部を酸化物半導体膜２１５に移動させてもよい。この結果、加熱工程数を削減することが可能である。
次に、図９（Ｅ）に示すように、酸化物膜２２５上に、絶縁膜２２７、絶縁膜２２９、及び絶縁膜２３１を順に積層形成する。なお、絶縁膜２２７、絶縁膜２２９、または絶縁膜２３１のいずれかを形成した後加熱処理を行って、絶縁膜２２７、絶縁膜２２９、または絶縁膜２３１に含まれる水素を脱離させてもよい。
以上の工程により、酸化物半導体膜を有する多層膜の局在準位密度が低減され、優れた電気特性を有するトランジスタを作製することができる。また、経時変化やストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。
＜変形例１＞
本実施の形態では、図９（Ｂ）において、酸化物半導体膜２１１を形成した後、加熱処理を行って、酸素が添加された酸化物膜２０９に含まれる酸素の一部を酸化物半導体膜２１１へ移動させたが、この代わりに、酸化物半導体膜２１１の成膜温度を１７０℃以上基板歪み点未満とすることで、酸化物半導体膜２１１を成膜しながら、酸素が添加された酸化物膜２０９に含まれる酸素の一部を酸化物半導体膜２１１へ移動させることが可能であるため、工程数を削減することができる。
＜変形例２＞
実施の形態１の変形例３で示した酸化物膜１５５と同様に、酸化物膜２２５の端部が、一対の電極２１９、２２０上に位置してもよい。酸素欠損が生じにくい酸化物膜２２５を設けることにより、酸化物半導体膜２１５の側面からの酸素の脱離が抑制され、酸素欠損の生成を抑制することができる。その結果、電気的特性が向上され、信頼性の高いトランジスタを実現できる。
＜変形例３＞
本実施の形態では、一対の電極２１９、２２０を酸化物半導体膜２１５及び酸化物膜２２５の間に設けたが、酸化物膜２１３及び酸化物半導体膜２１５の間に、一対の電極２１９、２２０を設けてもよい。
＜変形例４＞
本実施の形態に示すゲート絶縁膜２０３として、実施の形態１の変形例７の酸化物絶縁膜１１７で説明した化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適宜用いることが可能である。
＜変形例５＞
本実施の形態に示す絶縁膜２２７、絶縁膜２２９、及び絶縁膜２３１に用いることが可能な絶縁膜について、以下に説明する。
絶縁膜２２７及び絶縁膜２２９の一方または双方は、実施の形態１の変形例７の酸化物絶縁膜１１７で説明した化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適宜用いることが可能である。
また、絶縁膜２２７は酸化物膜２２５との界面準位密度を低減できる酸化物絶縁膜であると、さらにトランジスタの電気特性が向上する。例えば、絶縁膜２２７は絶縁膜２２９よりも膜中の欠陥密度が低い酸化物絶縁膜であることが好ましい。具体的には、電子スピン共鳴測定によるｇ値＝２．００１（Ｅ´−ｃｅｎｔｅｒ）のスピン密度が３．０×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５．０×１０１６ｓｐｉｎｓ／ｃｍ３以下の酸化物絶縁膜である。なお、電子スピン共鳴測定によるｇ値＝２．００１のスピン密度は、絶縁膜２２７に含まれるダングリングボンドの存在量に対応する。
絶縁膜２２７の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜２２７の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。
絶縁膜２２７に酸化物膜２２５との界面準位密度を低減できる酸化物絶縁膜を適用する場合、絶縁膜２２７は以下の形成条件を用いて形成できる。なお、ここでは当該酸化物絶縁膜として、酸化シリコン膜または酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスのシリコンを含む堆積性気体及び酸化性気体を導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する条件である。
シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素などがある。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、絶縁膜２２７に含まれる水素含有量を低減することが可能であると共に、絶縁膜２２７に含まれるダングリングボンドを低減することができる。絶縁膜２２９から移動する酸素は、絶縁膜２２７に含まれるダングリングボンドによって捕獲される場合があるため、絶縁膜２２７に含まれるダングリングボンドが低減される。この結果、当該酸化物半導体膜に混入する水素量を低減できると共に酸化物半導体膜に含まれる酸素欠損を低減させることが可能である。
絶縁膜２２９を上記の酸素過剰領域を含む酸化物絶縁膜または化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜とする場合、絶縁膜２２９は以下の形成条件を用いて形成できる。なお、ここでは当該酸化物絶縁膜として、酸化シリコン膜または酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する、ことである。
絶縁膜２２９の原料ガスは、絶縁膜２２７に適用できる原料ガスとすることができる。
絶縁膜２２９の形成条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜２２９中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物膜２２５上に絶縁膜２２７が設けられている。このため、絶縁膜２２９の形成工程において、絶縁膜２２７が酸化物膜２２５の保護膜となる。この結果、パワー密度の高い高周波電力を用いて絶縁膜２２９を形成しても、酸化物膜２２５へのダメージを抑制できる。
また、絶縁膜２３１として、外部から水素や水などの不純物の侵入を抑制するために、実施の形態１の変形例８で説明した、水素含有量が少ない窒化絶縁膜を設けてもよい。
本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２と異なる構造のトランジスタについて、図１０を用いて説明する。本実施の形態に示すトランジスタは、酸化物半導体膜１１５を有する多層膜を介して対向する複数のゲート電極を有することを特徴とする。
図１０に示すトランジスタ２５０は、基板１０１上に設けられるゲート電極２５１を有する。また、基板１０１及びゲート電極２５１上に形成されるゲート絶縁膜２５３と、ゲート絶縁膜２５３上に形成される酸化物膜１１３と、酸化物膜１１３上に設けられる酸化物半導体膜１１５と、酸化物半導体膜１１５に接する一対の電極１１９、１２０と、を有する。また、ゲート絶縁膜２５３、酸化物半導体膜１１５、及び一対の電極１１９、１２０上には、酸化物膜１２５が形成され、酸化物膜１２５上にゲート絶縁膜１２７が形成される。なお、酸化物膜１１３、酸化物半導体膜１１５、及び酸化物膜１２５を多層膜１１６という。また、ゲート絶縁膜１２７を介して酸化物半導体膜１１５と重畳するゲート電極１２９を有する。また、ゲート絶縁膜１２７及びゲート電極１２９を覆う絶縁膜１３１と、絶縁膜１３１を覆う絶縁膜１３３とを有してもよい。また、ゲート絶縁膜１２７、絶縁膜１３１、絶縁膜１３３の開口部において、一対の電極１１９、１２０と接する配線１３７、１３８を有してもよい。
ゲート絶縁膜２５３は、実施の形態２に示すゲート絶縁膜２０３と同様に形成することができる。また、実施の形態２に示すゲート絶縁膜２０３を形成した後、平坦化することで、図１０に示すゲート絶縁膜２５３を形成することができる。
本実施の形態に示すトランジスタは酸化物半導体膜１１５を介して対向するゲート電極２５１及びゲート電極１２９を有する。ゲート電極２５１とゲート電極１２９に異なる電位を印加することで、トランジスタのしきい値電圧を制御することができる。または、ゲート電極２５１及びゲート電極１２９に同電位を印加してもよい。または、ゲート電極１２９の電位を定電位としてもよく、また接地電位としてもよい。
本実施の形態に示すトランジスタは、酸化物半導体膜１１５を有する多層膜を介して２つのゲート電極が対向するため、容易にトランジスタの電気特性を制御することが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１と異なるトップゲート構造のトランジスタの構造及び作製方法について、図１１乃至図２１を用いて説明する。
＜半導体装置の構成例＞
図１１にトランジスタ３００の構成例を示す。図１１（Ａ）は、トランジスタ３００の上面から見た概略図であり、図１１（Ｂ）は、図１１（Ａ）中の一点鎖線Ａ−Ｂにおける断面概略図であり、図１１（Ｃ）は、図１１（Ａ）中の一点鎖線Ｃ−Ｄにおける断面概略図である。
図１１に示すトランジスタ３００は、基板３０１上の絶縁膜３０３上に設けられる。トランジスタ３００は、絶縁膜上に島状に設けられた酸化物膜３０４ａと、酸化物膜３０４ａ上に設けられた島状の酸化物半導体膜３０４ｂと、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの側面に接して設けられた酸化物膜３０６と、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの側面を囲って設けられ、酸化物膜３０６の側面と接する絶縁膜３０７と、絶縁膜３０７、酸化物膜３０６、及び酸化物半導体膜３０４ｂの上面の一部に接して設けられた一対の電極３０８ａと、電極３０８ａ上に設けられ、酸化物半導体膜３０４ｂの上面の一部に接する一対の電極３０８ｂと、電極３０８ｂ上に接して設けられた一対の電極３０８ｃと、一対の電極３０８ｃの上面の一部、及び酸化物半導体膜３０４ｂの上面の一部に接して設けられた酸化物膜３０４ｃと、酸化物膜３０４ｃ上に設けられたゲート絶縁膜３０５と、ゲート絶縁膜３０５上に積層して設けられた電極３０９ａ及び３０９ｂと、を有する。さらに、上記構成を覆って絶縁膜３１１が設けられている。また、絶縁膜３１１上に絶縁膜３１２が設けられていてもよい。
本実施の形態においては、酸化物膜３０４ａ、酸化物半導体膜３０４ｂ、及び酸化物膜３０４ｃの積層体を、多層膜３０４とする。
多層膜３０４中の、電極３０８ａ及び電極３０８ｂと重なる一部の領域には低抵抗領域３０２が形成されている。
電極３０８ａ、電極３０８ｂ、及び電極３０８ｃの積層体を電極３０８とする。電極３０８は、トランジスタ３００のソース電極またはドレイン電極として機能する。また、電極３０９ａ及び電極３０９ｂの積層体を電極３０９とする。電極３０９は、トランジスタ３００のゲート電極として機能する。
以下では、各構成要素について説明する。
基板３０１は、実施の形態１に示す基板１０１を適宜用いることができる。
絶縁膜３０３は、実施の形態１に示す下地絶縁膜となる酸化物絶縁膜１１７を適宜用いることができる。
ゲート絶縁膜３０５は、実施の形態１に示すゲート絶縁膜１２７を適宜用いることができる。
絶縁膜３１１及び絶縁膜３１２は、実施の形態１に示す絶縁膜１３１及び絶縁膜１３３を適宜用いることができる。
多層膜３０４は、少なくともチャネルを形成する酸化物半導体膜３０４ｂと、酸化物半導体膜３０４ｂと絶縁膜３０３との間に設けられた酸化物膜３０４ａと、酸化物半導体膜３０４ｂとゲート絶縁膜３０５との間に設けられた酸化物膜３０４ｃとを含んで構成される。
酸化物膜３０４ａ及び酸化物膜３０４ｃは、酸化物半導体膜３０４ｂを構成する金属元素を一種以上含む酸化物膜である。酸化物膜３０４ａ及び酸化物膜３０４ｃはそれぞれ実施の形態１に示す酸化物膜１１３及び酸化物膜１２５を適宜用いることができる。酸化物半導体膜３０４ｂは、実施の形態１に示す酸化物半導体膜１１５を適宜用いることができる。
多層膜３０４において、チャネルが形成される酸化物半導体膜３０４ｂの上側及び下側に接して、酸化物半導体膜３０４ｂよりも酸素欠損の生じにくい酸化物膜を設けることで、トランジスタのチャネル形成領域における酸素欠損の形成を抑制することができる。また、酸化物半導体膜３０４ｂは、酸化物半導体膜３０４ｂを構成する金属元素の一以上を有する酸化物膜３０４ａ、３０４ｃと接するため、酸化物膜３０４ａと酸化物半導体膜３０４ｂとの界面、酸化物半導体膜３０４ｂと酸化物膜３０４ｃとの界面における界面準位密度が極めて低い。このため、酸化物膜３０４ａ、３０４ｃに酸素を添加した後、加熱処理を行うことで該酸素が酸化物膜３０４ａ、３０４ｃから酸化物半導体膜３０４ｂへ酸素が移動するが、このときに界面準位において酸素が捕獲されにくく、効率よく酸化物膜３０４ａ、３０４ｃに含まれる酸素を酸化物半導体膜３０４ｂへ移動させることが可能である。また、酸化物半導体膜３０４ｂを有する多層膜に含まれる局在準位密度を低減することができる。
酸化物膜３０６は、少なくとも酸化物半導体膜３０４ｂの側面に接して設けられる。好ましくは、酸化物膜３０６は酸化物膜３０４ａの側面、及び酸化物半導体膜３０４ｂの側面に接して設ける。
酸化物膜３０６は、酸化物半導体膜３０４ｂを構成する金属元素を一種以上含む酸化物を用いる。例えば、上述した酸化物膜３０４ａまたは酸化物膜３０４ｃに用いることのできる材料を適用できる。
酸化物膜３０６の幅は０．１ｎｍ以上１０ｎｍ未満、好ましくは０．５ｎｍ以上５ｎｍ未満、より好ましくは１ｎｍ以上３ｎｍ未満とする。
酸化物半導体膜３０４ｂや酸化物膜３０４ａの側面に接して、酸素欠損が生じにくい酸化物膜３０６を設けることにより、酸化物半導体膜３０４ｂや酸化物膜３０４ａの側面からの酸素の脱離が抑制され、酸素欠損の生成を抑制することができる。その結果、電気的特性が向上され、信頼性の高いトランジスタを実現できる。
このように、チャネルが形成される酸化物半導体膜３０４ｂを、酸素欠損が生じにくい酸化物膜３０４ａ、酸化物膜３０４ｃ、及び酸化物膜３０６により取り囲む構成とすることにより、チャネルに存在しうる酸素欠損を低減できる。
また、酸化物半導体膜３０４ｂ及び酸化物膜３０６の側面を囲うように、絶縁膜３０７が設けられている。ここで、絶縁膜３０７の上面は平坦化処理により平坦化されていることが好ましい。このとき、絶縁膜３０７の上面よりも、酸化物半導体膜３０４ｂの上面の最も高い領域の方が、高さが低いことが好ましい。なお、絶縁膜３０７及び酸化物半導体膜３０４ｂの上面は、高さが一致していてもよい。また、酸化物膜３０６の上面の高さは、絶縁膜３０７の上面と一致していてもよいし、酸化物半導体膜３０４ｂの上面の高さと一致していてもよいし、酸化物半導体膜３０４ｂの上面の高さより高く、絶縁膜３０７の上面の高さ以下の範囲であってもよい。
ここで、異なる２層の上面の高低は、２層よりも下層に位置し、これらに共通する平坦面からの距離で決定される。例えば、基板３０１の上面からの距離、または平坦化処理された絶縁膜３０７の上面からの距離を用いることができる。
このように、酸化物半導体膜３０４ｂは、その側面が絶縁膜３０７に囲われており、且つ、上面が絶縁膜３０７以下になるように設けられている。すなわち、酸化物半導体膜３０４ｂが絶縁膜３０７に埋め込まれている、と言える。さらにこのような構成を浅溝構造（シャロートレンチ構造）とも呼ぶことができる。
ここで、図１１に示すように、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの積層体の端部は、その側面が被形成面（例えば絶縁膜３０３の表面）に対して概略垂直に形成されていることが好ましい。このように垂直に加工されていることで、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの積層体の占有面積を低減し、より高集積化することができる。
なお、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの加工条件によっては、図１２（Ａ）に示すように、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの積層体の端部がテーパ形状となる場合がある。このように、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの積層体の端部をテーパ形状に加工することで、その上方に形成される層（例えば絶縁膜３０７）の被覆性を向上させることができる。
上述した本実施の形態のシャロートレンチ構造は、以下のような様々な効果を奏する。
酸化物半導体膜３０４ｂ（及び酸化物膜３０４ａ）が絶縁膜３０７に埋め込まれた構成であるため、酸化物半導体膜３０４ｂ（及び酸化物膜３０４ａ）を平坦面上に薄膜で形成した場合に存在する端部の段差を、本構成は有さない。そのため、電極３０８及び電極３０９を形成する際に、当該段差の乗り越え部における被覆性を考慮する必要がないため、工程の自由度が高まる。また、酸化物半導体膜３０４ｂ（及び酸化物膜３０４ａ）の端部において厚さの薄い領域が形成されず、電極３０９と当該端部とが重なる領域の酸化物半導体膜３０４ｂの厚さを一定とすることができるため、トランジスタの電気的特性を良好なものとすることができる。
さらに、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの積層体を隣接して複数設ける際に、平坦面上の薄膜を用いて形成した場合に比べて、これらの間の距離を小さくすることができる。したがって、本発明の一態様のトランジスタは、高集積化が可能であるともいえる。
一対の電極３０８において、電極３０８ａは、絶縁膜３０７、酸化物膜３０６、及び酸化物半導体膜３０４ｂの上面に接して設けられる。また電極３０８ｂ及び電極３０８ｃの積層体は、電極３０８ａのチャネル側の端部を越えて酸化物半導体膜３０４ｂの上面に接して設けられる。電極３０９ａも、電極３０８ａと同様の材料を適宜用いて設けられる。
電極３０８ａ及び電極３０８ｂには、実施の形態１で説明した酸素と結合しやすい導電材料を用いることができる。例えば、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等を用いることができる。このような導電材料と多層膜３０４を接触させると、多層膜３０４において、ｎ型化した領域（低抵抗領域３０２）が形成される。したがって、低抵抗領域３０２はトランジスタ３００のソースまたはドレインとして作用させることができる。
電極３０８ｃには、酸素と結合しにくい導電材料を用いる。当該導電材料としては、例えば、窒化タンタル、窒化チタンなどの金属窒化物を用いることが好ましい。電極３０８ｂが酸化物半導体膜３０４ｂと接する領域において、電極３０８ｂの上面に接して酸素と結合しにくい電極３０８ｃを設けることにより、多層膜３０４から拡散した酸素が電極３０８ｂを介してその上方に拡散することを抑制でき、多層膜３０４から引き抜く酸素の量が必要以上に多くなることを抑制できる。なお、酸素と結合しにくい導電材料には、酸素が拡散しにくい材料も含まれる。
このとき、電極３０８ｂの厚さを制御することにより、電極３０８ｂと接する領域において、多層膜３０４中に形成される低抵抗領域３０２の深さを制御することができる。例えば、電極３０８ａよりも電極３０８ｂを薄く形成することで、図１１（Ｂ）に示すように、電極３０８ａと重なる領域よりも電極３０８ｂと重なる領域に形成される低抵抗領域３０２の深さを浅く形成することができる。
このように、チャネル形成領域近傍の浅く形成された低抵抗領域３０２は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能させることができ、トランジスタ３００の特性の劣化を抑制できる。
なお、低抵抗領域３０２は、その導電性が深さ方向に連続して変化していてもよい。例えば、浅い領域ほど低抵抗となる場合が多い。また電極３０８ａと重なる領域と、電極３０８ｂと重なる領域とで、その導電性が異なっていてもよい。このとき、低抵抗領域３０２において、チャネル形成領域近傍の浅く形成された領域の導電性が、深く形成された領域の導電性よりも低いと、よりトランジスタ３００の特性の劣化を抑制できるため好ましい。
低抵抗領域３０２の深さを制御する方法としては、以下のような方法も用いることができる。
例えば、電極３０８ａと電極３０８ｂのそれぞれに用いる材料として、酸素との結合のしやすさの異なる材料を用いる。例えば、電極３０８ａとしてタングステン膜を用い、電極３０８ｂとしてチタン膜を用いることにより、それぞれの電極の接する領域における低抵抗領域３０２の深さを異ならせることができる。
または、図１２（Ｂ）に示すように、電極３０８ｂと電極３０８ｃの積層体に代えて、酸素との結合のしやすさが制御された電極３０８ｄを用いることもできる。電極３０８ｄとしては、窒素の添加量が少なめに調整された（膜中の窒素濃度が低減された）金属窒化物を用いることができる。例えば窒化チタンを用いる場合には、チタンと窒素の組成が０＜Ｎ＜Ｔｉであるような材料を用いることができる。
酸素との結合のしやすさが制御された電極３０８ｄと重なる領域において、多層膜３０４中に形成される低抵抗領域３０２の深さを制御することができる。
図１３は、図１１（Ｂ）における低抵抗領域３０２の近傍を拡大した模式図である。ここで、多層膜３０４中に形成される低抵抗領域３０２は、図１３（Ａ）に示すように、酸化物半導体膜３０４ｂ中にのみ形成されていてもよい。また、図１３（Ｂ）に示すように、酸化物半導体膜３０４ｂと酸化物膜３０４ａとの界面近傍にまで深さ方向に達するように形成されていてもよい。また、図１３（Ｃ）に示すように、酸化物膜３０４ａにまで低抵抗領域３０２が及んでいる場合もある。
なお、図１１の構造のトランジスタにおいて、チャネル長とは、一対の電極３０８ｂの間隔のことをいう。
また、図１１の構造のトランジスタにおいて、チャネルは、一対の電極３０８ｂの間における酸化物半導体膜３０４ｂに形成される。
また、図１１の構造のトランジスタにおいて、チャネル形成領域とは、一対の電極３０８ｂの間における酸化物膜３０４ａ、酸化物半導体膜３０４ｂ、酸化物膜３０４ｃのことをいう。
ゲート電極として機能する電極３０９は、電極３０９ａと電極３０９ｂとが積層された構成を有する。なお、電極３０９は、３以上の導電層の積層体としてもよい。
電極３０９ｂとしては、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｔａ及びＷなどの金属材料、または上述の金属材料を含む合金材料を含む導電膜を用いることができる。
酸化物半導体膜３０４ｂ側に設けられる電極３０９ａとしては、上述した酸素と結合しにくい導電材料を用いることができる。電極３０９ｂとゲート絶縁膜３０５との間に酸素と結合しにくい電極３０９ａを設けることにより、ゲート絶縁膜３０５を介して多層膜３０４中の酸素が電極３０９ｂに拡散することを抑制でき、信頼性の高いトランジスタを実現できる。
例えば、電極３０９ａとして窒化チタン膜、電極３０９ｂとしてチタン−タングステン合金膜を用いる。または、電極３０９ａとして窒化タンタル膜、電極３０９ｂとしてタングステン膜を用いる。または、電極３０９ａとして窒化チタン膜、電極３０９ｂとしてタングステン膜を用い、電極３０９ａと電極３０９ｂの間にチタン−タングステン合金を用いることもできる。
なお、ゲート絶縁膜３０５が酸素を拡散しにくい場合には、電極３０９ａを設けない構成としてもよい。
図１４は、トランジスタ３００のチャネル形成領域を拡大して示した模式図である。
図１４に示すように、チャネル形成領域における酸化物半導体膜３０４ｂの凹部の上面が、低抵抗領域３０２、酸化物半導体膜３０４ｂ、及び酸化物膜３０４ｃが接する領域よりも低くなるように、酸化物半導体膜３０４ｂの一部がエッチングされていることが好ましい。さらに、酸化物半導体膜３０４ｂの薄い領域における上面に接して、酸化物膜３０４ｃが形成されていることが好ましい。
ここで、酸化物半導体膜３０４ｂにおいて、電極３０８ｂによって酸素が引き抜かれるなどにより低抵抗化する領域は、深さ方向だけでなく、チャネル長方向にも広がることがある。したがってＬ長を極めて小さいものとした場合では、一対の低抵抗領域３０２がつながってしまい、ショートしてしまう恐れがある。
しかしながら、図１４に示すようにチャネル形成領域において、酸化物半導体膜３０４ｂの凹部の上面を低抵抗領域３０２、酸化物半導体膜３０４ｂ、及び酸化物膜３０４ｃが接する領域よりも低くなるようにエッチングすることで、上述のように一対の低抵抗領域３０２がショートしてしまうことを防止することができる。
図１４には、一対の電極３０８間を主として流れる電流経路を破線矢印で模式的に示している。チャネルは主として酸化物半導体膜３０４ｂに形成され、電流も酸化物半導体膜３０４ｂに主として流れることとなる。チャネル形成領域近傍における低抵抗領域３０２の底面の高さと、酸化物半導体膜３０４ｂの上面の高さの差が大きいほど、実効的なチャネル長を長くすることができるためショートチャネル効果を抑制することができ、実際のチャネル長が極めて短いトランジスタであっても電気的特性が良好なトランジスタを実現できる。
本発明の一態様のトランジスタのチャネル長は、３０ｎｍ以下、好ましくは２０ｎｍ以下、さらに好ましくは１０＋Ｘ（Ｘは０以上１０未満）ｎｍ以下にまで短くすることも可能である。
＜変形例１＞
本実施の形態に示すトランジスタにおいて、図１１に示すトランジスタ３００の多層膜３０４の代わりに、図１５に示すような多層膜３２４を用いてもよい。
図１５（Ａ）は、トランジスタ３２０の上面から見た概略図であり、図１５（Ｂ）は、図１５（Ａ）中の一点鎖線Ａ−Ｂにおける断面概略図であり、図１５（Ｃ）は、図１５（Ａ）中の一点鎖線Ｃ−Ｄにおける断面概略図である。
多層膜３２４は、絶縁膜３０３上に島状に設けられた酸化物膜３２４ａと、酸化物膜３２４ａ上に設けられた島状の酸化物半導体膜３２４ｂと、一対の電極３０８ｃの上面の一部、及び酸化物半導体膜３２４ｂの上面の一部に接して設けられた酸化物膜３２４ｃと、を有する。
多層膜３２４は、多層膜３０４と比較して作製工程を削減することが可能である。
＜変形例２＞
トランジスタ３００を形成する工程において、工程を増やすことなく容量素子を形成することもできる。
図１６（Ａ）、（Ｂ）に、トランジスタ３００に電気的に接続する容量素子３５０を形成する場合の構成例を示す。
図１６（Ａ）に示す容量素子３５０は、電極３０８ａの一部と、電極３５８ｂと、電極３５８ｃと、酸化物膜３５４と、絶縁膜３５５と、電極３５９ａと、電極３５９ｂとが順に積層された構成を有する。
電極３５８ｂは、電極３０８ｂと同一の膜を加工して形成できる。以下、同様にして、電極３５８ｃは電極３０８ｃと、酸化物膜３５４は酸化物膜３０４ｃと、絶縁膜３５５はゲート絶縁膜３０５と、電極３５９ａは電極３０９ａと、電極３５９ｂは電極３０９ｂと、それぞれ同一の膜を加工することにより形成できる。したがって、トランジスタ３００を作製するにあたって、工程を増やすことなく容量素子３５０を同時に形成することができる。
図１６（Ｂ）に示す容量素子３５０は、電極３０８ａの一部と、酸化物膜３５４と、絶縁膜３５５と、電極３５９ａと、電極３５９ｂとが順に積層された構成を有する。
いずれの容量素子も、酸化物膜３５４と絶縁膜３５５の積層体が容量素子の誘電体として機能する。
ここで、酸化物膜３５４として酸化物半導体を用いた場合、シリコン酸化物等の絶縁体よりも高い比誘電率を持たせることができる。例えば、酸化シリコンの比誘電率が４．０から４．５であるのに対し、酸化物半導体の比誘電率は１３から１７、または１４から１６とすることができる。したがって、容量値の低下を招くことなく、酸化物膜３５４の厚さを厚く形成できるため、容量素子の耐圧を高めることができる。
また、図１６（Ａ）及び図１６（Ｂ）に示すように、容量素子は酸化物半導体膜３０４ｂが埋め込まれた領域（トレンチ領域ともいう）よりも外側の、絶縁膜３０７の上方に形成することができる。
このような構成とすることにより、工程を増やすことなく、トランジスタ３００と容量素子３５０を同時に作製することができる。したがって、トランジスタ３００と容量素子３５０を組み合わせることにより実現される半導体回路を容易に作製することができる。
＜半導体装置の作製方法＞
以下では、上記で例示したトランジスタの作製方法の一例について、図面を参照して説明する。
まず、基板３０１上に絶縁膜３０３を形成する。
絶縁膜３０３は、プラズマＣＶＤ法やスパッタリング法などの方法を用いて形成することができる。
次いで、絶縁膜３０３上に酸化物膜３０４ａ、酸化物半導体膜３０４ｂをスパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて成膜する（図１７（Ａ）参照）。
酸化物膜３０４ａ、及び後に形成する酸化物膜３０４ｃには、実施の形態１に示す酸化物膜１１３を適宜用いることができる。酸化物半導体膜３０４ｂには、実施の形態１に酸化物半導体膜１１５を適宜用いることができる。なお、実施の形態１と同様に、酸化物膜３０４ａに酸素を添加することで、後の加熱処理工程により、酸化物膜３０４ａに含まれる酸素を酸化物半導体膜３０４ｂに移動させ、酸化物半導体膜３０４ｂに含まれる酸素欠損を補填することができる。また、酸化物膜３０４ａの酸素欠損を低減させることができる。この結果、酸化物半導体膜３０４ｂの酸素欠損を低減することができる。
続いて、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの積層体を選択的にエッチングすることにより、島状の酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの積層体を形成する。なお、エッチングの前に加熱工程を行ってもよい。
続いて、少なくとも酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの積層体の側面に接するように、酸化物膜３０６を成膜する（図１７（Ｂ））。酸化物膜３０６は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法を用いて成膜する。
または、酸化物膜３０６にインジウムを含まない酸化物（例えば酸化ガリウム）を用いることもできる。この場合には、ＣＶＤ法を用いて成膜することが好ましい。
続いて、酸化物膜３０６のうち、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの側面に接する領域以外をエッチングにより除去する。例えば、ドライエッチング法などを用いて異方性エッチングを行うことにより、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの側面に接する領域のみを残すことができる。このようにして、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの側面に接する酸化物膜３０６を形成することができる。
続いて、酸化物半導体膜３０４ｂ、酸化物膜３０６を覆って絶縁膜３０７を成膜する（図１７（Ｃ））。絶縁膜３０７は、プラズマＣＶＤ法やスパッタリング法などの方法を用いて形成することができる。
続いて絶縁膜３０７に対して平坦化処理を施すことにより、酸化物半導体膜３０４ｂの上面を露出させる（図１７（Ｄ））。平坦化処理は、ＣＭＰ法等を用いることができる。
平坦化処理により、酸化物半導体膜３０４ｂの厚さが減少してしまう場合がある。このような場合には、平坦化処理による膜厚の減少量を考慮して酸化物半導体膜３０４ｂの厚さを予め厚く成膜しておくことが好ましい。
平坦化処理の後、加熱処理を行うことが好ましい。加熱処理により、絶縁膜３０３から酸化物膜３０４ａ及び酸化物半導体膜３０４ｂへ効率的に酸素を供給し、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂ中の酸素欠損を低減することができる。また加熱処理によって、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの結晶性を高め、さらに絶縁膜３０７、酸化物膜３０４ａ、酸化物半導体膜３０４ｂ、または酸化物膜３０６の少なくとも一から水素や水などの不純物を除去することができる。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。
この段階における斜視概略図を図１９に示す。このように、酸化物膜３０４ａ及び酸化物半導体膜３０４ｂの島状の積層体は酸化物膜３０６によってその側面が覆われ、且つ、絶縁膜３０７中に埋め込まれるように配置している。そして、酸化物半導体膜３０４ｂ、酸化物膜３０６、及び絶縁膜３０７の上面は、それぞれ平坦化処理が施され、それぞれの上面の高さは概略一致している、または上面の高低差は極めて小さくなっている。そのため、これより上層に層を設ける際に、段差による影響を無くすことができる。また、上記島状の積層体を複数設ける場合においては、隣接する積層体間の距離を極めて小さいものとして配置することができる。
続いて、酸化物半導体膜３０４ｂ、酸化物膜３０６、及び絶縁膜３０７上に導電膜を成膜し、酸化物半導体膜３０４ｂ上で分断するように選択的にエッチングすることにより一対の電極３０８ａを形成する。
電極３０８ａとしては、実施の形態１に示す一対の電極の作製方法を適宜用いることができる。
このとき、電極３０８ａの端部は図示するように階段状に形成することが好ましい。当該端部の加工は、アッシングによってレジストマスクを後退させる工程とエッチングの工程を交互に複数回行うことで形成することができる。端部を階段状にすることにより、上方に設けられる膜の被覆性を高めることができるため、上方に設けられる膜（例えば電極３０８ｂ、電極３０８ｃなど）を薄く形成することができる。また、電極３０８ａの厚さを厚くできるため、電極の抵抗を低減できる。
なお、図示しないが、導電膜のオーバーエッチングによって、酸化物半導体膜３０４ｂや絶縁膜３０７の一部（露出する領域）がエッチングされた形状となる場合がある。
続いて、酸化物半導体膜３０４ｂ、電極３０８ａ、及び絶縁膜３０７上に、電極３０８ｂとなる導電膜と、電極３０８ｃとなる導電膜を成膜し、酸化物半導体膜３０４ｂ上で分断するように選択的にエッチングすることにより一対の電極３０８ｂ及び電極３０８ｃの積層体を形成する（図１７（Ｅ））。
電極３０８ｂ、電極３０８ｃとしては、実施の形態１に示す一対の電極の作製方法を適宜用いることができる。
電極３０８ｂ及び電極３０８ｃをエッチングにより加工する際、意図的に酸化物半導体膜３０４ｂの一部がエッチングされるように、オーバーエッチングすることが好ましい。このとき、後に形成される低抵抗領域３０２、酸化物半導体膜３０４ｂ、及び酸化物膜３０４ｃが接する領域よりも、酸化物半導体膜３０４ｂの凹部の上面が低く位置するように、酸化物半導体膜３０４ｂをエッチングすることが好ましい。
なお、電極３０８ａ、電極３０８ｂ、及び電極３０８ｃの加工に伴う酸化物半導体膜３０４ｂの膜厚の減少量を考慮して、酸化物半導体膜３０４ｂの厚さを予め厚く成膜しておくことが好ましい。
なお、チャネル長が極短いトランジスタを形成する場合は、少なくとも電極３０８ｂ及び電極３０８ｃとなる導電膜の積層体を分断する領域は、電子ビーム露光などの細線加工に適した方法を用いてレジストマスク加工を行い、エッチング工程によって当該領域をエッチングすればよい。なお、当該レジストマスクとしては、ポジ型レジストを用いれば、露光領域を最小限にすることができ、スループットを向上させることができる。このような方法を用いれば、チャネル長を３０ｎｍ以下とするトランジスタを形成することができる。または、極めて波長の短い光（例えば極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ− ｖｉｏｌｅｔ））や、Ｘ線等を用いた露光技術によって微細な加工を行ってもよい。
続いて、酸化物半導体膜３０４ｂ、電極３０８ａ、電極３０８ｃ、絶縁膜３０７上に酸化物膜３０４ｃを成膜する。酸化物膜３０４ｃは、上述した材料を用い、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
なお、実施の形態１と同様に、酸化物膜３０４ｃに酸素を添加することで、後の加熱処理工程により、酸化物膜３０４ｃに含まれる酸素を酸化物半導体膜３０４ｂに移動させ、酸化物半導体膜３０４ｂに含まれる酸素欠損を補填することができる。この結果、酸化物半導体膜３０４ｂの酸素欠損を低減することができる。また、酸化物膜３０４ｃの酸素欠損を低減させることができる。
続いて、加熱処理を行うことにより低抵抗領域３０２を形成すると共に、酸化物膜３０４ａ、３０４ｃに含まれる酸素の一部を酸化物半導体膜３０４ｂに移動させる（図１８（Ａ））。電極３０８ａと酸化物半導体膜３０４ｂとが接した状態で加熱処理を行うことで、酸化物半導体膜３０４ｂと酸化物膜３０４ａの積層体から酸素と結合しやすい電極３０８ａへ酸素が取り込まれる。その結果、酸化物半導体膜３０４ｂの電極３０８ａとの界面近傍の領域に酸素欠損が発生し、低抵抗領域３０２が形成される。また、同様にして、加熱処理により酸化物半導体膜３０４ｂの電極３０８ｂとの界面近傍の領域に低抵抗領域３０２が形成される。
ここで、電極３０８ａと電極３０８ｂの厚さや材料などに応じて、その直下に形成される低抵抗領域３０２の深さが決定される。また、加熱処理の条件（温度、時間、圧力など）によっても、その深さを制御することができる。例えば、加熱温度が高いほど、また加熱時間が長いほど、深い位置まで低抵抗領域３０２が形成される。なお、加熱処理の温度によっては、低抵抗領域３０２が形成されない場合もある。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。
また、上記加熱処理により、酸化物膜３０４ｃから酸化物半導体膜３０４ｂへ効率的に酸素を供給し、酸化物半導体膜３０４ｂ中の酸素欠損を低減することができる。また加熱処理によって、酸化物膜３０４ａ、酸化物半導体膜３０４ｂ、及び酸化物膜３０４ｃの結晶性を高め、さらに絶縁膜３０７、酸化物膜３０４ａ、酸化物半導体膜３０４ｂ、酸化物膜３０４ｃ、または酸化物膜３０６の少なくとも一から水素や水などの不純物を除去することができる。
続いて、酸化物膜３０４ｃ上に、ゲート絶縁膜３０５を形成する。ゲート絶縁膜３０５は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、ゲート絶縁膜３０５をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性が良好であるため好ましい。
ゲート絶縁膜３０５の成膜後、加熱処理を行うことが好ましい。加熱処理によって、ゲート絶縁膜３０５に含まれる水、水素等の不純物を脱離（脱水化、または脱水素化）させることができる。加熱処理の温度は、３００℃以上４００℃以下とすることが好ましい。加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行うことが好ましい。加熱処理によって、ゲート絶縁膜３０５から水素や水などの不純物を除去することができる。また、酸化物膜３０４ａ、酸化物半導体膜３０４ｂ、及び酸化物膜３０４ｃからさらに水素や水などの不純物を除去されることもある。また、酸化性ガスを含む雰囲気下で加熱処理を行うことでゲート絶縁膜３０５へ酸素を供給することができる。
なお、加熱処理は、ゲート絶縁膜３０５を成膜後、成膜室内にて連続的に行うことが好ましい。または、ゲート絶縁膜３０５成膜時の加熱によって、加熱処理を兼ねることもできる。
次に、電極３０９ａとなる導電膜、電極３０９ｂとなる導電膜を順に形成する。当該導電膜は、スパッタリング法等により形成することができる。
続いて、チャネル形成領域と重畳するように、電極３０９ｂとなる導電膜、電極３０９ａとなる導電膜、ゲート絶縁膜３０５、及び酸化物膜３０４ｃを選択的にエッチングし、酸化物膜３０４ｃ、ゲート絶縁膜３０５、電極３０９ａ及び電極３０９ｂの積層体を形成する（図１８（Ｂ））。
ここで、上記エッチングを行う際に、電極３０８ｂ及び電極３０８ｃをエッチングストッパとして機能させることができる。
なお、電極３０９ａとなる導電膜及び電極３０９ｂとなる導電膜の形成後に加熱処理を行ってもよく、上記エッチング後に加熱処理を行ってもよい。加熱処理の方法については、上記ゲート絶縁膜３０５の成膜後に行うことのできる加熱処理の条件を援用することができる。
ここで、低抵抗領域３０２を形成するための熱処理は、酸化物膜３０４ｃの形成直後に限られず、酸化物膜３０４ｃの形成以降であればいつ行ってもよい。少なくとも１度の加熱処理を行うことにより、低抵抗領域３０２を形成することができる。加熱処理を複数回行うことにより、多層膜３０４中の酸素欠損をより効果的に低減できる。
続いて、絶縁膜３０７、電極３０８、及び電極３０９上に絶縁膜３１１、及び絶縁膜３１２を順に形成する（図１８（Ｃ））。
絶縁膜３１１、絶縁膜３１２は、プラズマＣＶＤ法やスパッタリング法などの方法を用いて形成することができる。
絶縁膜３１２の形成後に、さらに加熱処理を行ってもよい。例えば上記ゲート絶縁膜３０５の成膜後に行うことのできる加熱処理の条件で加熱処理を行うことにより、絶縁膜３１１からチャネル形成領域に酸素を供給することができる。
以上により、本実施の形態のトランジスタ３００を作製することができる。
以上が本作製方法例についての説明である。
＜変形例１＞
以下では、上記で例示したトランジスタの作製方法の例とは一部が異なる例について説明する。特に本変形例で例示する作製方法例では、上記トランジスタの作製方法例における絶縁膜３０７の形成工程までの工程について説明する。
まず、上記と同様の方法を用いて、基板３０１上に絶縁膜３０３、酸化物膜３０４ａ、酸化物半導体膜３０４ｂを成膜する。
さらに、酸化物半導体膜３０４ｂ上に、レジストマスク３６１を形成する（図２０（Ａ））。レジストマスク３６１はフォトリソグラフィ法を用いて形成することができる。
次に、ドライエッチング法によって、レジストマスク３６１が設けられていない領域の酸化物半導体膜３０４ｂをエッチングして酸化物膜３０４ａを露出させる。
続いて、ドライエッチング法によって、露出した酸化物膜３０４ａをエッチングする。このとき、酸化物膜３０４ａの反応生成物が、酸化物膜３０４ａ、酸化物半導体膜３０４ｂ、及びレジストマスク３６１の側面に再付着し、側壁保護膜（側壁酸化物層、またはラビットイヤーとも呼べる。）である酸化物膜３６６が形成される（図２０（Ｂ））。なお、酸化物膜３６６の形成方法は、実施の形態１に示す変形例４に示す形成方法を適宜用いることができる。続いて、レジストマスク３６１を除去する。
酸化物膜３６６は、酸化物膜３０４ａの反応生成物であるため、酸化物膜３６６の成分は主として酸化物膜３０４ａと同様の成分が含まれる。
このとき、絶縁膜３０３も一部がエッチングされ、酸化物膜３６６中に絶縁膜３０３の成分（例えばシリコン）が含まれる場合もある。
また、酸化物膜３６６は、酸化物膜３０４ａの反応生成物であるため、エッチング時に用いたエッチングガス由来の成分（塩素、ホウ素など）が残存する場合がある。
続いて、酸化物半導体膜３０４ｂ、酸化物膜３６６を覆って絶縁膜３０７を成膜する（図２０（Ｃ））。絶縁膜３０７は、上記と同様に形成すればよい。
続いて、絶縁膜３０７に対して平坦化処理を施し、酸化物半導体膜３０４ｂの上面を露出させる（図２０（Ｄ））。
このとき、酸化物膜３６６の酸化物半導体膜３０４ｂの上面よりも上方に突出した部分も同時に平坦化処理を施すことにより、絶縁膜３０７、酸化物膜３６６、及び酸化物半導体膜３０４ｂのそれぞれの上面の高さを略一致させることができる。
以上のようにして、絶縁膜３０７中に酸化物半導体膜３０４ｂ（及び酸化物膜３０４ａ）が埋め込まれ、且つ酸化物半導体膜３０４ｂ及び酸化物膜３０４ａの側面を酸化物膜３６６が囲うように設けられた構成を形成することができる。
これより以降の工程は、上記トランジスタの作製方法を適用することにより、信頼性の高いトランジスタを作製することができる。
本変形例で例示した作製方法では、酸化物半導体膜３０４ｂ及び酸化物膜３０４ａの側面に接する酸化物膜を形成するための成膜工程及びエッチング工程を省略することができるため、工程を簡略化することができる。
＜変形例２＞
以下では、実施の形態３とは一部が異なるトランジスタの作製方法について説明する。ここでは、変形例１と同様に、絶縁膜３０７の形成工程までの工程について説明する。
まず、上記と同様の方法を用いて、基板３０１上に絶縁膜３０３、酸化物膜３０４ａ、酸化物半導体膜３０４ｂ成膜する。
さらに、酸化物半導体膜３０４ｂ上に、バリア膜３７１を形成する（図２１（Ａ））。
バリア膜３７１は、後の平坦化処理によって酸化物半導体膜３０４ｂがエッチングされてしまうことを防止する機能を有する。
バリア膜３７１としては、平坦化処理に対して耐性を有する材料を選択すればよい。またバリア膜３７１は後にエッチングにより除去するため、絶縁体、導電体、半導体のいずれを用いてもよい。例えば窒化シリコン、酸化アルミニウム等をスパッタリング法やＣＶＤ法等で形成した膜を用いればよい。
続いて、酸化物膜３０４ａ、酸化物半導体膜３０４ｂ、及びバリア膜３７１の積層体を選択的にエッチングして、島状に加工する。
続いて、上記と同様の方法により、酸化物膜３０６を成膜する（図２１（Ｂ））。
次いで酸化物膜３０６の、酸化物膜３０４ａ、酸化物半導体膜３０４ｂ、及びバリア膜３７１の側面に接する領域以外を異方性のエッチングにより除去して、酸化物膜３０４ａ、酸化物半導体膜３０４ｂ、及びバリア膜３７１の積層体の側面に接する酸化物膜３０６を形成する。
続いて、上記と同様の方法により、酸化物膜３０６及びバリア膜３７１を覆って絶縁膜３０７を成膜する（図２１（Ｃ））。
その後、絶縁膜３０７に対して平坦化処理を施すことにより、バリア膜３７１及び酸化物膜３０６の上面を露出させる（図２１（Ｄ））。
このとき、バリア膜３７１が酸化物半導体膜３０４ｂ上に設けられているため、平坦化処理による酸化物半導体膜３０４ｂの膜厚の減少を防止することができる。またバリア膜３７１を設けることにより、平坦化処理の条件の自由度を高めることができる。
その後、バリア膜３７１をエッチングにより除去する（図２１（Ｅ））。バリア膜３７１を除去する際に少なくとも酸化物半導体膜３０４ｂがエッチングされにくい条件を用いることが好ましい。
以上のようにして、絶縁膜３０７中に酸化物半導体膜３０４ｂ（及び酸化物膜３０４ａ）が埋め込まれ、且つ酸化物半導体膜３０４ｂ及び酸化物膜３０４ａの側面を酸化物膜３０６が囲うように設けられた構成を形成することができる。
ここで、バリア膜３７１を除去した後の形状では、酸化物半導体膜３０４ｂの上面が、酸化物膜３０６や絶縁膜３０７の上面よりも低い形状となり、酸化物半導体膜３０４ｂと酸化物膜３０６の間に段差が生じる場合がある。したがって、酸化物半導体膜３０４ｂ及び酸化物膜３０６の上層に設けられる層の被覆性への影響を軽減するため、バリア膜３７１の膜厚を薄く形成することが好ましい。バリア膜３７１の厚さは平坦化処理に対する耐性を有する範囲で可能な限り薄く形成することが好ましく、０．１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下、より好ましくは１ｎｍ以上３ｎｍ以下とすればよい。またバリア膜３７１を薄く形成することにより、バリア膜３７１のエッチングの際の酸化物半導体膜３０４ｂへのダメージを低減することができる。
これより以降の工程は、上記トランジスタの作製方法を適用することにより、信頼性の高いトランジスタを作製することができる。
なお、酸化物半導体膜３０４ｂ及び酸化物膜３０４ａの側面に接する酸化物膜を、上記変形例１で示した方法により形成することもできる。その場合、酸化物膜３０４ａ、酸化物半導体膜３０４ｂ、及びバリア膜３７１を島状に加工する際に同時に、酸化物膜３０４ａ、酸化物半導体膜３０４ｂ、及びバリア膜３７１の側面に接する酸化物膜を形成すればよい。
以上が本変形例についての説明である。
本変形例で例示した作製方法では、平坦化処理による酸化物半導体膜３０４ｂの膜厚の減少を抑制できる。また平坦化処理で酸化物半導体膜３０４ｂの上面を直接加工することがないため、酸化物半導体膜３０４ｂへの物理的、化学的、または熱的なダメージを低減することができる。したがって、このような方法を適用することにより、電気特性に優れ、信頼性が向上したトランジスタを実現できる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、非晶質酸化物半導体、単結晶酸化物半導体、及び多結晶酸化物半導体とすることができる。また、酸化物半導体膜は、結晶部分を有する酸化物半導体（ＣＡＡＣ−ＯＳ）で構成されていてもよい。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満又は３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）又は上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面又は上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状又は六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面又は上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面又は上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、又は加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面又は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面又は上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳの形成方法としては、三つ挙げられる。
第１の方法は、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜を成膜することで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第２の方法は、酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の加熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第３の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の加熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトランジスタは、良好な信頼性を有する。
また、ＣＡＡＣ−ＯＳを成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の被成膜面の加熱温度（例えば基板加熱温度）を高めることで、被成膜面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被成膜面の温度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上１００体積％以下とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、当該加圧処理は、冷却（または放冷）しながら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上記実施の形態で説明したトランジスタを用いた、本発明の一態様である半導体装置について図面を用いて説明する。
本実施の形態で説明する半導体装置は、上記実施の形態で説明したトランジスタを含む複数のトランジスタを有する半導体装置であって、集積化度を高めるために当該複数のトランジスタのうち少なくとも一が縦方向に積層されている。
＜半導体装置の構成例１＞
図２２（Ａ）に本実施の形態で説明する半導体装置４００の回路図を示す。半導体装置４００は、上記実施の形態で説明したトランジスタ３００と、容量素子３５０と、トランジスタ４０１とを有する。
半導体装置４００の接続関係は以下の通りである。トランジスタ４０１のゲートは、容量素子３５０の一方の電極、及びトランジスタ３００のソースまたはドレインと電気的に接続されている。
トランジスタ３００のゲートと、トランジスタ３００のソースまたはドレインと、容量素子３５０の他方の電極と、トランジスタ４０１のソース及びドレインとには、他の回路素子（トランジスタや容量素子など）が電気的に接続されていてもよい。
トランジスタ３００は、上記実施の形態で説明したように、酸化物半導体を用いたｎチャネル型トランジスタである。
トランジスタ４０１は、酸化物半導体とは異なる、公知の半導体材料を用いたｎチャネル型トランジスタである。例えば、シリコン半導体、ゲルマニウム半導体、ガリウムヒ素、窒化ガリウムなどの化合物半導体などを用いることができる。トランジスタ４０１に、単結晶基板や多結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることで、高速に動作するトランジスタを容易に作製することができる。
一方で、トランジスタ３００は、酸化物半導体を用いたトランジスタであり、少なくともチャネル形成領域において、水素などの不純物を十分に除去して高純度化させ、酸素欠損を低減させることによってオフ電流（リーク電流またはオフリーク電流ともいう。）を低減させたトランジスタである。
また、トランジスタ３００のオフ電流が極めて低いことから、トランジスタ３００のソースまたはドレインと、容量素子３５０の一方の電極と、トランジスタ４０１のゲートとの間に電荷を保持させることができる。つまり、半導体装置４００は、半導体記憶装置として機能させることができる。
また、半導体装置４００は、トランジスタ３００に酸化物半導体を用いたトランジスタを用いていることから、図２２（Ａ）に示した回路図の半導体装置を全て酸化物半導体以外の半導体材料で作製した場合に比べて、消費電力が低減された半導体装置である。
図２２（Ｂ）に半導体装置４００の断面構造を示した断面図を示す。
半導体装置４００は、層間絶縁膜を介してトランジスタ４０１上にトランジスタ３００及び容量素子３５０が積層されている。以下に半導体装置４００の詳細について説明する。
トランジスタ４０１は、半導体材料を含む基板４０３を用いて形成することができる。ここでは、ｐ型の導電型を有する単結晶シリコン基板を用い、トランジスタ４０１のチャネル形成領域が基板４０３中に形成される形態について説明する。なお、基板４０３は、ｐ型の導電型を有する単結晶シリコン基板に限定されず、ｎ型の導電型を有する単結晶シリコン基板や、ＳＯＩ基板や、多結晶シリコンを形成したガラス基板などを用いることができる。
トランジスタ４０１は、基板４０３に設けられたチャネル形成領域４０５と、チャネル形成領域４０５を挟むように設けられた不純物領域４０７及び不純物領域４０７と電気的に接続された高濃度不純物領域４０９（これらをあわせて単に不純物領域とも呼ぶ。）と、チャネル形成領域４０５上に設けられたゲート絶縁膜４１１と、ゲート絶縁膜４１１上に設けられたゲート電極４１３と、ゲート電極４１３の側面に設けられたサイドウォール絶縁膜４１５と、を有する。
また、絶縁膜４１９は、トランジスタ４０１上に設けられており、層間絶縁膜４２１は絶縁膜４１９上に設けられている。絶縁膜４１９及び層間絶縁膜４２１には高濃度不純物領域４０９に達する開口が設けられており、当該開口にトランジスタ４０１のソース電極またはドレイン電極（以下、電極４１６と記す。）が設けられている。
電極４１６に接して配線４２３が設けられている。配線４２３はソース電極及びドレイン電極に接して設けられており、ソース配線またはドレイン配線として機能する。配線４２３は半導体装置４００を構成する他の素子や、他のデバイスなどと電気的に接続される。
また、基板４０３にはトランジスタ４０１を囲むように素子分離絶縁膜４１７が設けられている。そして、トランジスタ４０１及び素子分離絶縁膜４１７を覆うように絶縁膜４１９が設けられている。
不純物領域４０７は、ＬＤＤ領域やエクステンション領域として機能する。高濃度不純物領域４０９は、トランジスタ４０１のソース領域またはドレイン領域として機能する。
層間絶縁膜４２１上に層間絶縁膜４２５が設けられており、層間絶縁膜４２５上に配線４２７が設けられている。配線４２７は、配線として機能する。配線４２７は、絶縁膜４１９、層間絶縁膜４２１、及び層間絶縁膜４２５に形成された開口（図示せず）を通じて、ゲート電極４１３に電気的に接続されたゲート配線（図示せず）と電気的に接続されている。当該ゲート配線は、ゲート絶縁膜４１１上に設けられており、ゲート電極４１３は当該ゲート配線の一部が突出して構成されている。
層間絶縁膜４２５及び配線４２７上に層間絶縁膜４２９が設けられている。層間絶縁膜４２９上にトランジスタ３００及び容量素子３５０が設けられている。なお、トランジスタ３００及び容量素子３５０の詳細は、上記実施の形態を参照することができる。
また、電極４３１は、層間絶縁膜４２９、絶縁膜３０３、絶縁膜３０７を貫通して設けられており、配線４２７と、容量素子３５０の一方の電極としても機能するトランジスタ３００の電極３０８ａと接して設けられている。
なお、半導体装置４００において、トランジスタ３００上に絶縁膜４３３が設けられており、絶縁膜４３３上に絶縁膜４３５が設けられている。絶縁膜４３５上には層間絶縁膜４３７が設けられている。絶縁膜４３３、絶縁膜４３５及び層間絶縁膜４３７には、トランジスタ３００の電極３０８ｃ達する開口が設けられており、当該開口には電極４３９が設けられている。電極４３９に接して配線４４１が設けられている。少なくとも配線４４１は、トランジスタ３００のソース配線またはドレイン配線として機能する。
また、トランジスタ３００は、絶縁膜によって酸化物半導体膜の周囲が囲まれて（または、絶縁膜に埋め込まれて）いるため、トレンチ構造を有するトランジスタということができる。また、トランジスタ４０１は、素子分離絶縁膜４１７によって周囲が囲まれたトレンチ構造（ＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎともいえる。）のトランジスタである。つまり、トランジスタ３００とトランジスタ４０１を有する半導体装置４００は、ダブルトレンチ構造の半導体装置ということができる。
＜半導体装置の構成例２＞
本発明の一態様である半導体装置は、上記実施の形態で説明したトランジスタ３００を用いていればよく、トランジスタ３００の下層はトランジスタ４０１に限られるものではない。そこで、以下に、本発明の一態様である半導体装置であって、半導体装置４００とは構造が一部異なる半導体装置について説明する。
半導体装置４００とは構造が一部異なる半導体装置４５０の回路図を図２３（Ａ）に、断面構造を図２３（Ｂ）に示す。
半導体装置４５０は、トランジスタ４０１の他にｐチャネル型トランジスタであるトランジスタ４５１を設け、トランジスタ４０１とトランジスタ４５１とが電気的に接続されたＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路４５２を有する。そして、半導体装置４５０は、ＣＭＯＳ回路４５２上に、層間絶縁膜を介してトランジスタ３００及び容量素子３５０が積層された半導体装置である。
半導体装置４５０は、トランジスタ３００を有することから、半導体装置４００と同様にトランジスタ３００のソースまたはドレインと、容量素子３５０の一方の電極と、トランジスタ４０１及びトランジスタ４５１のゲートとの間に電荷を保持させることができる。つまり、半導体装置４５０は、半導体記憶装置として機能させることができる。
また、半導体装置４５０は、トランジスタ３００を有することから、図２３（Ａ）に示した回路図の半導体装置を全て酸化物半導体以外の半導体材料で作製した場合に比べて、消費電力が低減された半導体装置である。
また、半導体装置４５０は、半導体装置４００と比較して主にトランジスタ３００及び容量素子３５０以外の構成が異なることから、ここではＣＭＯＳ回路４５２について説明する。なお、半導体装置４５０を説明するにあたり、半導体装置４００に付した符号を適宜用いる。
ＣＭＯＳ回路４５２は、上記のようにトランジスタ４０１とトランジスタ４５１とが電気的に接続されている。
トランジスタ４０１の詳細は、上記を参照することができる。
トランジスタ４５１は、基板４０３にｎ型の導電型を付与する不純物元素を添加して形成されたｎウェル４５３に設けられる。トランジスタ４５１は、ｎウェル４５３に設けられたチャネル形成領域４５４と、チャネル形成領域４５４を挟むように設けられた不純物領域４５６及び不純物領域４５６と電気的に接続された高濃度不純物領域４５８（これらをあわせて単に不純物領域とも呼ぶ。）と、チャネル形成領域４５４上に設けられたゲート絶縁膜４６０と、ゲート絶縁膜４６０上に設けられたゲート電極４６２と、ゲート電極４６２の側面に設けられたサイドウォール絶縁膜４６４と、を有する。
また、絶縁膜４１９は、トランジスタ４０１上、及びトランジスタ４５１上に設けられており、層間絶縁膜４２１は絶縁膜４１９上に設けられている。絶縁膜４１９及び層間絶縁膜４２１には高濃度不純物領域４５８に達する開口が設けられており、当該開口にトランジスタ４５１のソース電極またはドレイン電極（以下、電極４４７と記す。）が設けられている。
電極４４７に接して配線４２３が設けられている。配線４２３はソース電極及びドレイン電極に接して設けられており、ソース配線またはドレイン配線として機能する。配線４２３は半導体装置４５０を構成する他の素子や、他のデバイスなどと電気的に接続される。
また、半導体装置４５０において、基板４０３には、素子分離絶縁膜４１７がトランジスタ４０１及びトランジスタ４５１をそれぞれ囲むように設けられている。
不純物領域４５６は、ＬＤＤ領域やエクステンション領域として機能する。高濃度不純物領域４５８は、トランジスタ４５１のソース領域またはドレイン領域として機能する。
また、半導体装置４５０は、トランジスタ４０１のトランジスタ４５１側に形成された高濃度不純物領域４０９と、トランジスタ４５１のトランジスタ４０１側に形成された高濃度不純物領域４５８と、に接して電極４６６が設けられている。電極４６６は、トランジスタ４０１のソース電極またはドレイン電極として機能し、トランジスタ４５１のソース電極またはドレイン電極として機能する。また、電極４６６によって、トランジスタ４０１及びトランジスタ４５１は電気的に接続され、ＣＭＯＳ回路４５２が形成される。
なお、半導体装置４５０は、トランジスタ３００を有し、トレンチ構造のトランジスタ４０１及びトランジスタ４５１を有することから、半導体装置４５０は、ダブルトレンチ構造の半導体装置ということができる。
＜半導体装置の構成例３＞
以下に、本発明の一態様である半導体装置であって、半導体装置４００及び半導体装置４５０とは構造が一部異なる半導体装置について説明する。
半導体装置４００及び半導体装置４５０とは構造が一部異なる半導体装置４８０の回路図を図２４に示す。
半導体装置４８０は、層間絶縁膜を介してトランジスタ４８１上にトランジスタ３００及び容量素子３５０が積層された半導体装置である。
半導体装置４８０は、オフ電流を低減させたトランジスタ３００を有することから、消費電力が低減することができる。
トランジスタ４８１が設けられる基板４０３には、素子分離絶縁膜４１７が設けられている。素子分離絶縁膜４１７の間において、チャネル形成領域４８２を挟んで不純物領域４８３が設けられている。チャネル形成領域４８２上にゲート絶縁膜４８４が設けられている。ゲート絶縁膜４８４上に第１のゲート電極４８５が設けられている。第１のゲート電極４８５上に絶縁膜４８６が設けられている。絶縁膜４８６上に第２のゲート電極４８７が設けられている。ゲート絶縁膜４８４、第１のゲート電極４８５、絶縁膜４８６及び第２のゲート電極４８７の側面にはサイドウォール絶縁膜４８８が設けられている。
トランジスタ４８１上には絶縁膜４１９が設けられている。絶縁膜４１９上には層間絶縁膜４２１が設けられている。絶縁膜４１９及び層間絶縁膜４２１には不純物領域４８３に接する電極４８９が設けられている。電極４８９に接して配線４２３が設けられている。
配線４２３上に層間絶縁膜４２５が設けられており、層間絶縁膜４２５上に配線４２７が設けられている。配線４２７はトランジスタ４８１（電極４８９や配線４２３を含む）など、半導体装置４８０を構成する他の素子、他のデバイスなどと電気的に接続される。
配線４２７より上に設けられる構成は、半導体装置４００及び半導体装置４５０と同じである。
また、トランジスタ４８１は、第１のゲート電極４８５がフローティングゲートとして機能することから、トランジスタ４８１は不揮発性記憶装置として機能することができる。また、図２４に示すように、トランジスタ４８１は基板４０３に複数設けることができる。トランジスタ４８１を複数設けることで記憶できる情報量を増やすことができる。なお、トランジスタ４８１を複数設ける場合は、電極４８９を１つのトランジスタごとに設けなくともよい。
トランジスタ４８１は、半導体装置４００及び半導体装置４５０が有するトランジスタ４０１及びトランジスタ４５１の作製方法を適宜用いることで作製することができる。また、トランジスタ４８１は、公知のフローティングゲートを有するトランジスタの作製方法を適宜用いて作製することができる。
なお、半導体装置４８０は、トランジスタ３００を有し、トレンチ構造のトランジスタ４８１を有することから、半導体装置４８０は、ダブルトレンチ構造の半導体装置ということができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
上記実施の形態で説明した半導体装置は、さまざまな電子機器に搭載されるマイクロコンピュータ、ＣＰＵ等に適用することができる。
以下では、マイクロコンピュータを搭載した電子機器の例として火災報知器の構成及び動作について、図２５、図２６及び図２７（Ａ）を用いて説明する。
なお、本明細書中において、火災報知器とは、火災の発生を急報する装置全般を示すものであり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に用いられる火災感知器なども火災報知器に含むものとする。
図２５に示す警報装置は、マイクロコンピュータ５００を少なくとも有する。ここで、マイクロコンピュータ５００は、警報装置の内部に設けられている。マイクロコンピュータ５００は、高電位電源線ＶＤＤと電気的に接続されたパワーゲートコントローラ５０３と、高電位電源線ＶＤＤ及びパワーゲートコントローラ５０３と電気的に接続されたパワーゲート５０４と、パワーゲート５０４と電気的に接続されたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）５０５と、パワーゲート５０４及びＣＰＵ５０５と電気的に接続された検出部５０９と、が設けられる。また、ＣＰＵ５０５には、揮発性記憶部５０６と不揮発性記憶部５０７と、が含まれる。
また、ＣＰＵ５０５は、インターフェース５０８を介してバスライン５０２と電気的に接続されている。インターフェース５０８もＣＰＵ５０５と同様にパワーゲート５０４と電気的に接続されている。インターフェース５０８のバス規格としては、例えば、Ｉ２Ｃバスなどを用いることができる。また、警報装置には、インターフェース５０８を介してパワーゲート５０４と電気的に接続される発光素子５３０が設けられる。
発光素子５３０は指向性の強い光を放出するものが好ましく、例えば、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなどを用いることができる。
パワーゲートコントローラ５０３はタイマーを有し、当該タイマーに従ってパワーゲート５０４を制御する。パワーゲート５０４は、パワーゲートコントローラ５０３の制御に従って、ＣＰＵ５０５、検出部５０９及びインターフェース５０８に高電位電源線ＶＤＤから供給される電源を供給または遮断する。ここで、パワーゲート５０４としては、例えば、トランジスタなどのスイッチング素子を用いることができる。
このようなパワーゲートコントローラ５０３及びパワーゲート５０４を用いることにより、光量を測定する期間に検出部５０９、ＣＰＵ５０５及びインターフェース５０８への電源供給を行い、測定期間の合間には検出部５０９、ＣＰＵ５０５及びインターフェース５０８への電源供給を遮断することができる。このように警報装置を動作させることにより、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。
また、パワーゲート５０４としてトランジスタを用いる場合、不揮発性記憶部５０７に用いることができる極めてオフ電流の低いトランジスタ、例えば上記実施の形態で説明したトランジスタを用いることが好ましい。このようなトランジスタを用いることにより、パワーゲート５０４で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることができる。
警報装置に直流電源５０１を設け、直流電源５０１から高電位電源線ＶＤＤに電源を供給してもよい。直流電源５０１の高電位側の電極は、高電位電源線ＶＤＤと電気的に接続され、直流電源５０１の低電位側の電極は、低電位電源線ＶＳＳと電気的に接続される。低電位電源線ＶＳＳはマイクロコンピュータ５００に電気的に接続される。ここで、高電位電源線ＶＤＤは、高電位Ｈが与えられている。また、低電位電源線ＶＳＳは、例えば接地電位（ＧＮＤ）などの低電位Ｌが与えられている。
直流電源５０１として電池を用いる場合は、例えば、高電位電源線ＶＤＤと電気的に接続された電極と、低電位電源線ＶＳＳに電気的に接続された電極と、当該電池を保持することができる筐体と、を有する電池ケースを筐体に設ける構成とすればよい。なお、警報装置は、必ずしも直流電源５０１を設けなくてもよく、例えば、当該警報装置の外部に設けられた交流電源から配線を介して電源を供給する構成としてもよい。
また、上記電池として、二次電池、例えば、リチウムイオン二次電池（リチウムイオン蓄電池、リチウムイオン電池、またはリチウムイオンバッテリーとも呼ぶ。）を用いることもできる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。
検出部５０９は、異常に係る物理量を計測して計測値をＣＰＵ５０５に送信する。異常に係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置では、火災に係る物理量を計測する。故に、検出部５０９には、火災に係る物理量として光量を計測し、煙の存在を感知する。
検出部５０９は、パワーゲート５０４と電気的に接続された光センサ５１１と、パワーゲート５０４と電気的に接続されたアンプ５１２と、パワーゲート５０４及びＣＰＵ５０５と電気的に接続されたＡＤコンバータ５１３と、を有する。発光素子５３０、光センサ５１１、アンプ５１２及びＡＤコンバータ５１３は、パワーゲート５０４が検出部５０９に電源を供給したときに動作する。
光センサ５１１は、少なくとも、フォトダイオードなどの光電変換素子を有する。また、光センサ５１１は上記実施の形態で説明した半導体装置（例えば半導体装置４００、半導体装置４５０、または半導体装置４８０など）の作製工程を利用して作製することができる。
光電変換素子は光電変換を行うことができる半導体膜を用いて作製することができ、例えば、シリコンやゲルマニウムなどを用いることができる。当該半導体膜にシリコンを用いた場合は、可視光を検知する光センサとして機能する。また、シリコンとゲルマニウムでは吸収できる電磁波の波長が異なるため、当該半導体膜にゲルマニウムを用いる構成とすると、赤外線を検知するセンサとして用いることができる。
以上のように、マイクロコンピュータ５００に、光センサ５１１を含む検出部５０９を内蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することができる。
上述したＩＣチップを含む火災報知器には、上述したトランジスタを用いた複数の回路を組み合わせ、それらを１つのＩＣチップに搭載したＣＰＵ５０５が用いられる。
図２６は、上記実施の形態で説明した半導体装置を少なくとも一部に用いたＣＰＵの具体的な構成を示すブロック図である。
図２６（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、論理演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図２６（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図２６（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタを用いることができる。
図２６（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
電源停止に関しては、図２６（Ｂ）または図２６（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図２６（Ｂ）及び図２６（Ｃ）の回路の説明を行う。
図２６（Ｂ）及び図２６（Ｃ）は、メモリセルへの電源電位の供給を制御するスイッチング素子に、上記実施の形態で説明した半導体装置を用いた記憶装置である。
図２６（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、上述したトランジスタを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図２６（Ｂ）では、スイッチング素子１１４１として、上述したトランジスタを用いており、該トランジスタは、そのゲート電極に与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図２６（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図２６（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
また、図２６（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
なお、本実施の形態では、半導体装置の一例としてマイクロコンピュータを用いて説明したが、本発明の実施形態の半導体装置は、これに限定されない。
例えば、表示素子を有する装置である表示装置、及び発光素子を有する装置である発光装置等に上記実施の形態で説明したトランジスタを適宜用いることができる。
表示素子または発光素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子等がある。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
表示装置または発光装置の他の例としては、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイなど、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。
次に、上記半導体装置を有する電子機器について、図２７を用いて説明する。
図２７（Ａ）において、表示装置８０００は、ＴＶ放送受信用の表示装置に相当し、筐体８００１、表示部８００２、スピーカー部８００３、ＣＰＵ８００４等を有する。上述したトランジスタを用いたＣＰＵが含まれることで、表示装置８０００を省電力化できる。また、上述したトランジスタを用いた表示装置を表示部８００２に用いることで、表示装置８０００の画質を高めることが可能である。
図２７（Ａ）において、警報装置８１００は、住宅用火災警報器であり、検出部と、マイクロコンピュータ８１０１を有している。マイクロコンピュータ８１０１には、上述したトランジスタを用いたＣＰＵが含まれる。
図２７（Ａ）において、室内機８２００及び室外機８２０４を有するエアコンディショナーには、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図２７（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。上述したトランジスタを用いたＣＰＵが含まれることで、エアコンディショナーを省電力化できる。
図２７（Ａ）において、電気冷凍冷蔵庫８３００には、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図２７（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。上述したトランジスタを用いたＣＰＵが含まれることで、電気冷凍冷蔵庫８３００を省電力化できる。
図２７（Ｂ）及び図２７（Ｃ）において、電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。上述したトランジスタを用いたＣＰＵが含まれることで、電気自動車９７００を省電力化できる。
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、酸化物半導体膜を有する多層膜の局在準位について、一定光電流測定法（ＣＰＭ）によって評価した。
はじめに、ＣＰＭ測定を行った試料１の構造及びその作製方法について以下に説明する。
試料１の構造について、図２８を用いて説明する。試料１には、ガラス基板７０１上に電極７０３を設けられ、電極７０３上に絶縁膜７０５が設けられる。絶縁膜７０５上に酸化物膜７０７が設けられ、酸化物膜７０７上に酸化物半導体膜７０９が設けられる。酸化物半導体膜７０９上に一対の電極７１１、７１３が設けられ、酸化物半導体膜７０９上に酸化物膜７１５が設けられ、酸化物膜７１５上に絶縁膜７１７が設けられる。
また、酸化物膜７１５及び絶縁膜７１７に設けられた開口７２１により、電極７１１が露出する。酸化物膜７１５及び絶縁膜７１７に設けられた開口７２３により、電極７１３が露出する。絶縁膜７０５、酸化物膜７１５、及び絶縁膜７１７に設けられた開口７１９により、電極７０３が露出する。
次に、試料１の作製方法について説明する。
ガラス基板７０１上に、スパッタリング法により厚さ１００ｎｍのタングステン膜を形成した後、フォトリソグラフィ工程により形成したマスクを用いて該タングステン膜をエッチングして、電極７０３を形成した。
ガラス基板７０１及び電極７０３上に絶縁膜７０５を形成した。ここでは、絶縁膜７０５として、ＣＶＤ法により厚さ１００ｎｍの酸化窒化シリコン膜を形成した。
絶縁膜７０５上にスパッタリング法により、酸化物膜を形成した。ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法により厚さ３０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成した。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加した。
次に、酸化物膜にイオン注入法により酸素を添加した。ここでは、加速電圧を５ｋｅＶとし、ドーズ量が１×１０１６／ｃｍ２の酸素イオンを酸化物膜に注入した。
次に、酸化物膜上に、スパッタリング法により、酸化物半導体膜を形成した。ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成した。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を３００℃とし、ＤＣ電力を０．５ｋＷ印加した。
次に、酸化物半導体膜上にフォトリソグラフィ工程によりマスクを形成した後、酸化物膜及び酸化物半導体膜をそれぞれエッチングして、酸化物膜７０７及び酸化物半導体膜７０９を形成した。
次に、加熱処理を行い、酸化物膜７０７に含まれる酸素の一部を酸化物半導体膜７０９に移動させ、酸化物半導体膜７０９の酸素欠損量を低減した。ここでは、窒素雰囲気において、４５０℃で１時間の加熱処理を行った後、乾燥空気雰囲気において、４５０℃で１時間加熱処理を行った。
次に、酸化物半導体膜７０９上に一対の電極７１１、７１３を形成した。ここでは、スパッタリング法により厚さ１００ｎｍのタングステン膜を形成した後、フォトリソグラフィ工程により形成したマスクを用いて該タングステン膜をエッチングして、一対の電極７１１、７１３を形成した。
次に、絶縁膜７０５、酸化物膜７０７、酸化物半導体膜７０９、一対の電極７１１、７１３上に酸化物膜７１５を形成した後、ＣＶＤ法により絶縁膜７１７を形成した。
酸化物膜７１５としては、ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法により厚さ３０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成した。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加した。
ここでは、絶縁膜７１７として、スパッタリング法により厚さ３００ｎｍの酸化シリコン膜を形成した。
次に、加熱処理を行った。ここでは、乾燥空気雰囲気において、３００℃で１時間の加熱処理を行った。
次に、絶縁膜７１７上にフォトリソグラフィ工程によりマスクを形成した後、絶縁膜７０５、酸化物膜７１５、及び絶縁膜７１７の一部をエッチングして、開口７１９、７２１、７２３を形成し、電極７０３、一対の電極７１１、７１３を露出させた。
以上の工程により、試料１を作製した。
次に、試料１をＣＰＭ測定した。ＣＰＭ測定では、試料である酸化物半導体膜７０９に接して設けられた一対の電極７１１、７１３の間に電圧を印加した状態で光電流値が一定となるように一対の電極の間の試料面に照射する光量を調整し、照射光量から吸収係数を導出することを各波長にて行うものである。ＣＰＭ測定において、測定対象物に欠陥があるとき、欠陥の存在する準位に応じたエネルギー（波長より換算）における吸収係数が増加する。この吸収係数の増加分に定数を掛けることにより、測定対象物の欠陥密度を導出することができる。図２９（Ａ）に試料１の測定結果を示す。曲線７３３は、試料の吸収係数のカーブを示し、曲線７３１は、分光光度計を用いて光学的に測定した吸収係数を示し、細破線７３５は曲線７３３の接線を示す。図２９（Ａ）の破線丸で囲んだエネルギー範囲においてＣＰＭ測定で導出した吸収係数（曲線７３１）から、アーバックテール（細破線７３５）の吸収係数分を差し引き、当該エネルギー範囲における吸収係数の積分値を導出した結果を図２９（Ｂ）に示す。
図２９（Ａ）において、横軸は光エネルギーを表し、縦軸は吸収係数を表す。また、図２９（Ｂ）において、横軸は吸収係数を表し、縦軸は光エネルギーを表す。なお、図２９（Ｂ）の縦軸において、酸化物半導体膜の伝導帯の下端を０ｅＶとし、価電子帯の上端を３．１５ｅＶとする。図２９（Ｂ）において、実線で示す曲線は試料１の局在準位に相当し、エネルギーが１．５ｅＶ以上２．３ｅＶ以下の範囲において、局在準位に起因する吸収が確認された。エネルギー毎の値を積分すると、試料１における吸収係数は、４．３６×１０−５／ｃｍであった。
ここで得られた局在準位は、不純物や欠陥に起因する準位と考えられる。従って酸化物膜７０７及び酸化物半導体膜７０９は、不純物や欠陥に起因する準位の密度が極めて少ないことがわかった。即ち、酸化物膜７０７及び酸化物半導体膜７０９を用いてトランジスタを作製することで、トランジスタのオン電流を増大させると共に、電界効果移動度を高めることができる。また、経時変化やストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。
本実施例では、酸素が添加された酸化物膜において、加熱による水素分子、水分子、及び酸素分子放出量を評価した結果について説明する。
はじめに、評価した試料の作製方法を説明する。作製した試料は、試料２乃至試料６である。
試料２及び試料３の作製方法について説明する。
基板として、シリコンウェハを用いた。塩化水素を含む酸素雰囲気において、基板を９５０℃で加熱して、基板表面に、厚さ１００ｎｍの塩素を含む酸化シリコン膜を形成した。
次に、塩素を含む酸化シリコン膜上に厚さ３００ｎｍの酸化窒化シリコン膜をＣＶＤ法により形成した。この後、ＣＭＰ処理により酸化窒化シリコン膜の表面を平坦化処理した。
次に、スパッタリング法により、酸化物膜として、厚さ３０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜を形成した。ここでは、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用い、スパッタガスとして流量１５ｓｃｃｍの酸素及び流量３０ｓｃｃｍのアルゴンを圧力０．４Ｐａのチャンバーに導入し、基板温度を２００℃とし、供給電力を０．５ｋＷとした。
以上の工程により試料２を作製した。
次に、試料２に含まれる酸化物膜に酸素を添加して、酸素が添加された酸化物膜を形成した。ここでは、イオン注入法を用い、加速電圧を５ｋｅＶとし、ドーズ量が１×１０１６／ｃｍ２の酸素イオンを酸化物膜に注入した。
以上の工程により試料３を作製した。
ここで、試料２及び試料３の酸化物膜の膜密度をＸ線反射率分析法（ＸＲＲ：Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｍｅｔｒｙ Ａｎａｌｙｓｉｓ）を用いて測定したところ、試料２の膜密度は５．８ｇ／ｃｍ３であり、試料３の膜密度は５．６ｇ／ｃｍ３であった。このことから、酸化物半導体膜に酸素を添加することで、膜密度が低下することがわかる。
次に、試料２及び試料３についてＴＤＳ分析を行った。試料２及び試料３において、基板温度に対する水素分子の放出量をそれぞれ図３０（Ａ）及び図３０（Ｂ）に示し、水分子の放出量をそれぞれ図３０（Ｃ）及び図３０（Ｄ）に示し、酸素分子の放出量をそれぞれ図３０（Ｅ）及び図３０（Ｆ）に示す。
図３０（Ａ）及び図３０（Ｂ）より、試料２及び試料３においては、水素分子の放出量は同様の傾向を示す。図３０（Ｃ）及び図３０（Ｄ）より、試料２と比較すると試料３において、３００℃付近の水分子の放出量が多い。図３０（Ｅ）及び図３０（Ｆ）より、試料２においては、基板を加熱しても酸化物膜から酸素が放出されないが、試料３においては、３５０℃以上５１０℃以下において、酸素分子が放出されていることがわかる。
また、外部に放出される分子の総量は、ＴＤＳ分析の結果を示す曲線の積分値に相当する。そこで、外部に放出される酸素分子の放出総量を求めた結果、試料２では６．８×１０１３個／ｃｍ２であり、試料３では、２．１×１０１４個／ｃｍ２であった。
以上のことから、酸化物膜に酸素を添加した後、加熱することで、酸化物膜から酸素が放出されることがわかる。
次に、試料２において、基板上に形成した厚さ３００ｎｍの酸化窒化シリコン膜に、酸素を添加した後、該酸化窒化シリコン膜上に酸化物膜を形成した試料を試料４とする。
また、試料３において、基板上に形成した厚さ３００ｎｍの酸化窒化シリコン膜に、酸素を添加した後、該酸化窒化シリコン膜上に酸化物膜を形成した試料を試料５とする。
ここでは、イオン注入法を用い、加速電圧を６０ｋｅＶとし、ドーズ量が２×１０１６／ｃｍ２の酸素イオンを酸化窒化シリコン膜に注入した。
次に、試料４及び試料５についてＴＤＳ分析を行った。試料４及び試料５において、基板温度に対する水素分子の放出量をそれぞれ図３１（Ａ）及び図３１（Ｂ）に示し、水分子の放出量をそれぞれ図３１（Ｃ）及び図３１（Ｄ）に示し、酸素分子の放出量をそれぞれ図３１（Ｅ）及び図３１（Ｆ）に示す。
図３１（Ａ）及び図３１（Ｂ）より、試料４及び試料５においては、水素分子の放出量は同様の傾向を示す。図３１（Ｃ）及び図３１（Ｄ）より、試料４と比較すると試料５において、３００℃付近の水分子の放出量が多い。図３１（Ｅ）及び図３１（Ｆ）より、試料４においては、基板を加熱しても酸化物膜から酸素が放出されないが、試料５においては、３５０℃以上５１０℃以下において、酸素分子が放出されていることがわかる。
また、外部に放出される酸素分子の放出総量を求めた結果、試料４では５．９×１０１３個／ｃｍ２であり、試料５では、１．７×１０１４個／ｃｍ２であった。
以上のことから、酸化物膜に酸素を添加した後、加熱することで、酸化物膜から酸素が放出されることがわかる。また、図３０（Ｆ）と図３１（Ｆ）を比較すると、酸素分子の放出量が同等であるため、酸素が添加された酸化窒化シリコン膜から放出される酸素分子量は少なく、主に酸化物膜から酸素分子が放出されていることがわかる。
なお、試料４において酸化物膜を形成しない試料、即ち基板上に酸化窒化シリコン膜を形成し、該酸化窒化シリコン膜に酸素を添加した試料を試料６とする。
次に、試料６についてＴＤＳ分析を行った。試料６において、基板温度に対する水素分子の放出量を図３２（Ａ）に示し、水分子の放出量を図３２（Ｂ）に示し、酸素分子の放出量を図３２（Ｃ）に示す。
また、外部に放出される酸素分子の放出総量を求めた結果、試料６では９．２×１０１５個／ｃｍ２であった。
図３２（Ｂ）及び図３２（Ｃ）に示すように、試料２乃至試料５と比較すると試料６においては、水分子及び酸素分子それぞれの放出量が増えていることがわかる。このことから、試料２乃至試料５において、酸化窒化シリコン膜上に形成された酸化物膜は、水分子及び酸素分子の放出を防ぐブロッキング効果を有することがわかる。
本実施例では、加熱処理によって多層膜中の酸素が、３５０℃または４５０℃の加熱処理後に拡散する様子を図３３を用いて説明する。
図３３に、多層膜のうち、いずれかの膜を１８Ｏ２ガスを用いて成膜した試料について、ＳＩＭＳを行い、深さ方向における１８Ｏの濃度分布を測定した結果を示す。
ここで、酸化物膜８０１ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した。
また、酸化物半導体膜８０１ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した。
また、酸化物膜８０１ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した。
ここで、図３３（Ａ）は、酸化物膜８０１ａに１８Ｏ２ガスを用い、そのほかの層には１８Ｏ２ガスを用いていない試料の酸化物膜８０１ａおよび酸化物半導体膜８０１ｂの界面を含む深さ方向における１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと表記、細実線）と比べ、３５０℃加熱処理後（３５０℃加熱後と表記、中実線）および４５０℃加熱処理後（４５０℃加熱後と表記、太実線）では、１８Ｏが酸化物膜８０１ａから酸化物半導体膜８０１ｂまで拡散していることがわかった。
また、図３３（Ｂ）は、酸化物半導体膜８０１ｂに１８Ｏ２ガスを用い、そのほかの層には１８Ｏ２ガスを用いていない試料の酸化物半導体膜８０１ｂおよび酸化物膜８０１ｃの界面を含む深さ方向における１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと表記、細実線）と比べ、３５０℃加熱処理後（３５０℃加熱後と表記、中実線）および４５０℃加熱処理後（４５０℃加熱後と表記、太実線）では、１８Ｏが酸化物半導体膜８０１ｂから酸化物膜８０１ｃまで拡散していることがわかった。
また、図３３（Ｃ）は、酸化物半導体膜８０１ｂに１８Ｏ２ガスを用い、そのほかの層には１８Ｏ２ガスを用いていない試料の酸化物膜８０１ａおよび酸化物半導体膜８０１ｂの界面を含む深さ方向における１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと表記、細実線）および３５０℃加熱処理後（３５０℃加熱後と表記、中実線）と比べ、４５０℃加熱処理後（４５０℃加熱後と表記、太実線）では、１８Ｏが酸化物半導体膜８０１ｂから酸化物膜８０１ａまで拡散していることがわかった。
図３３に示すように、多層膜中で酸素は相互に拡散し合うことがわかる。
本実施例では、本発明の一態様であるトランジスタに含まれる多層膜のシリコン濃度について説明する。ここでは、当該多層膜をＳＩＭＳ測定で評価した結果について説明する。
まず、ＳＩＭＳ測定した試料について説明する。
シリコンウェハ上に厚さ１０ｎｍの酸化物膜８１を形成し、酸化物膜８１上に厚さ１０ｎｍの酸化物半導体膜８２を形成し、酸化物半導体膜８２上に厚さ１０ｎｍの酸化物膜８３を形成することで多層膜を形成した。
本実施例において、酸化物膜８１は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて形成した酸化物膜である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
また、酸化物半導体膜８２は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体膜である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を３００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
また、酸化物膜８３は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて形成した酸化物膜である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
多層膜を形成した後、加熱処理を行わない試料と、４５０℃にて２時間の加熱処理を行った試料を準備した。加熱処理を行わない試料を試料７とし、加熱処理を行った試料を試料８とした。
試料７及び試料８について、飛行時間二次イオン質量分析（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔ ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｓｃｏｐｙ）を行い、深さ方向のＳｉ濃度［ａｔｏｍｓ／ｃｍ３］を測定した。図３４（Ａ）に、試料７における多層膜の深さ方向のＳｉＯ３の二次イオン強度から換算したＳｉ濃度［ａｔｏｍｓ／ｃｍ３］を示し、図３４（Ｂ）に試料８における多層膜の深さ方向のＳｉＯ３の二次イオン強度から換算したＳｉ濃度［ａｔｏｍｓ／ｃｍ３］を示す。
図３４（Ａ）及び図３４（Ｂ）より、シリコンウェハと酸化物膜８１との界面、および酸化物膜８３の上面において、Ｓｉ濃度が高くなることがわかった。また、酸化物半導体膜８２のＳｉ濃度がＴｏＦ−ＳＩＭＳの検出下限である１×１０１８ａｔｏｍｓ／ｃｍ３程度であることがわかった。これは、酸化物膜８１および酸化物膜８３が設けられることにより、シリコンウェハや表面汚染などに起因したシリコンが酸化物半導体膜８２にまで影響することがなくなるためであると考察できる。
また、図３４（Ａ）及び図３４（Ｂ）に示す結果より、加熱処理によってシリコンの拡散は起こりにくく、成膜時の混合が主であることがわかる。
以上より、本実施例に示すような多層膜を用いることで、安定した電気特性を有するとトランジスタを作製することができる。
８１ 酸化物膜
８２ 酸化物半導体膜
８３ 酸化物膜
１００ トランジスタ
１０１ 基板
１０３ 酸化物絶縁膜
１０４ トラップ準位
１０５ 酸化物膜
１０７ 酸素
１０９ 酸化物膜
１１１ 酸化物半導体膜
１１３ 酸化物膜
１１５ 酸化物半導体膜
１１６ 多層膜
１１６ａ ドレイン領域
１１６ｂ ドレイン領域
１１７ 酸化物絶縁膜
１１９ 電極
１２０ 電極
１２１ 酸化物膜
１２３ 酸素
１２５ 酸化物膜
１２６ トラップ準位
１２７ ゲート絶縁膜
１２９ ゲート電極
１３１ 絶縁膜
１３３ 絶縁膜
１３５ 開口部
１３６ 開口部
１３７ 配線
１３８ 配線
１５０ トランジスタ
１５３ ゲート絶縁膜
１５５ 酸化物膜
１５６ 多層膜
１５７ ゲート絶縁膜
１６０ トランジスタ
１６５ 酸化物膜
１６６ 多層膜
１６７ ゲート絶縁膜
１７０ トランジスタ
１７３ａ 酸化物膜
１７３ｂ 酸化物膜
１７５ 酸化物半導体膜
１７６ 多層膜
１８１ 多層膜
１８２ 酸化物膜
１８３ 酸化物半導体膜
１８５ 多層膜
１８６ 酸化物膜
１８７ 酸化物半導体膜
１８８ 酸化物膜
２００ トランジスタ
２０１ ゲート電極
２０３ ゲート絶縁膜
２０５ 酸化物膜
２０７ 酸素
２０９ 酸化物膜
２１１ 酸化物半導体膜
２１３ 酸化物膜
２１５ 酸化物半導体膜
２１６ 多層膜
２１９ 電極
２２０ 電極
２２１ 酸化物膜
２２３ 酸素
２２５ 酸化物膜
２２７ 絶縁膜
２２９ 絶縁膜
２３１ 絶縁膜
２５０ トランジスタ
２５１ ゲート電極
２５３ ゲート絶縁膜
３００ トランジスタ
３０１ 基板
３０２ 低抵抗領域
３０３ 絶縁膜
３０４ 多層膜
３０４ａ 酸化物膜
３０４ｂ 酸化物半導体膜
３０４ｃ 酸化物膜
３０５ ゲート絶縁膜
３０６ 酸化物膜
３０７ 絶縁膜
３０８ 電極
３０８ａ 電極
３０８ｂ 電極
３０８ｃ 電極
３０８ｄ 電極
３０９ 電極
３０９ａ 電極
３０９ｂ 電極
３１１ 絶縁膜
３１２ 絶縁膜
３２０ トランジスタ
３２４ 多層膜
３２４ａ 酸化物膜
３２４ｂ 酸化物半導体膜
３２４ｃ 酸化物膜
３５０ 容量素子
３５４ 酸化物膜
３５５ 絶縁膜
３５８ｂ 電極
３５８ｃ 電極
３５９ａ 電極
３５９ｂ 電極
３６１ レジストマスク
３６６ 酸化物膜
３７１ バリア膜
４００ 半導体装置
４０１ トランジスタ
４０３ 基板
４０５ チャネル形成領域
４０７ 不純物領域
４０９ 高濃度不純物領域
４１１ ゲート絶縁膜
４１３ ゲート電極
４１５ サイドウォール絶縁膜
４１６ 電極
４１７ 素子分離絶縁膜
４１９ 絶縁膜
４２１ 層間絶縁膜
４２３ 配線
４２５ 層間絶縁膜
４２７ 配線
４２９ 層間絶縁膜
４３１ 電極
４３３ 絶縁膜
４３５ 絶縁膜
４３７ 層間絶縁膜
４３９ 電極
４４１ 配線
４４７ 電極
４５０ 半導体装置
４５１ トランジスタ
４５２ ＣＭＯＳ回路
４５３ ｎウェル
４５４ チャネル形成領域
４５６ 不純物領域
４５８ 高濃度不純物領域
４６０ ゲート絶縁膜
４６２ ゲート電極
４６４ サイドウォール絶縁膜
４６６ 電極
４８０ 半導体装置
４８１ トランジスタ
４８２ チャネル形成領域
４８３ 不純物領域
４８４ ゲート絶縁膜
４８５ ゲート電極
４８６ 絶縁膜
４８７ ゲート電極
４８８ サイドウォール絶縁膜
４８９ 電極
５００ マイクロコンピュータ
５０１ 直流電源
５０２ バスライン
５０３ パワーゲートコントローラ
５０４ パワーゲート
５０５ ＣＰＵ
５０６ 揮発性記憶部
５０７ 不揮発性記憶部
５０８ インターフェース
５０９ 検出部
５１１ 光センサ
５１２ アンプ
５１３ ＡＤコンバータ
５３０ 発光素子
７０１ ガラス基板
７０３ 電極
７０５ 絶縁膜
７０７ 酸化物膜
７０９ 酸化物半導体膜
７１１ 電極
７１３ 電極
７１５ 酸化物膜
７１７ 絶縁膜
７１９ 開口
７２１ 開口
７２３ 開口
７３１ 曲線
７３３ 曲線
７３５ 細破線
８０１ａ 酸化物膜
８０１ｂ 酸化物半導体膜
８０１ｃ 酸化物膜
１１４１ スイッチング素子
１１４２ メモリセル
１１４３ メモリセル群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
８０００ 表示装置
８００１ 筐体
８００２ 表示部
８００３ スピーカー部
８００４ ＣＰＵ
８１００ 警報装置
８１０１ マイクロコンピュータ
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ ＣＰＵ
８２０４ 室外機
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ ＣＰＵ
９７００ 電気自動車
９７０１ 二次電池
９７０２ 制御回路
９７０３ 駆動装置
９７０４ 処理装置

Claims (4)

  1. 基板上に設けられた絶縁膜上に、第１の酸化物膜を形成し、前記第１の酸化物膜に酸素を添加し、
    前記酸素が添加された第１の酸化物膜上に酸化物半導体膜を形成した後加熱処理を行い、
    前記酸素が添加された第１の酸化物膜及び前記酸化物半導体膜のそれぞれ一部をエッチングし、
    前記エッチングされた酸化物半導体膜上に一対の電極を形成し、
    前記エッチングされた酸化物半導体膜及び前記一対の電極上に第２の酸化物膜を形成し、前記第２の酸化物膜に酸素を添加した後加熱処理を行い、
    前記酸素が添加された第２の酸化物膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法であり、
    前記第１の酸化物膜の伝導帯下端と、前記酸化物半導体膜の伝導帯下端のエネルギー差が、０．４ｅＶ以下であり、
    前記第２の酸化物膜の伝導帯下端と、前記酸化物半導体膜の伝導帯下端のエネルギー差が、０．４ｅＶ以下であり、
    前記第１の酸化物膜の伝導帯下端及び前記第２の酸化物膜の伝導帯下端が前記酸化物半導体膜の伝導帯下端よりも真空準位に近い、ことを特徴とする半導体装置の作製方法。
  2. 基板上に設けられたゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、第１の酸化物膜を形成し、前記第１の酸化物膜に酸素を添加し、
    前記酸素が添加された第１の酸化物膜上に酸化物半導体膜を形成した後加熱処理を行い、
    前記酸素が添加された第１の酸化物膜及び前記酸化物半導体膜のそれぞれ一部をエッチングし、
    前記エッチングされた酸化物半導体膜上に一対の電極を形成し、
    前記エッチングされた酸化物半導体膜及び前記一対の電極上に第２の酸化物膜を形成した後、前記第２の酸化物膜に酸素を添加した後加熱処理を行い、
    前記酸素が添加された第２の酸化物膜上に絶縁膜を形成することを特徴とする半導体装置の作製方法であり、
    前記第１の酸化物膜の伝導帯下端と、前記酸化物半導体膜の伝導帯下端のエネルギー差が、０．４ｅＶ以下であり、
    前記第２の酸化物膜の伝導帯下端と、前記酸化物半導体膜の伝導帯下端のエネルギー差が、０．４ｅＶ以下であり、
    前記第１の酸化物膜の伝導帯下端及び前記第２の酸化物膜の伝導帯下端が前記酸化物半導体膜の伝導帯下端よりも真空準位に近い、ことを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記酸化物半導体膜は、Ｉｎ若しくはＧａを含むことを特徴とする半導体装置の作製方法。
  4. 酸化物半導体膜と、
    前記酸化物半導体膜上方の一対の電極と、
    前記酸化物半導体膜及び前記一対の電極上方の酸化物膜と、
    ゲート絶縁膜を介して前記酸化物膜上方に設けられたゲート電極と、を有し、
    前記酸化物半導体膜は、前記一対の電極と重なる一対の低抵抗領域と、前記一対の低抵抗領域の間の凹部と、を有し、
    前記酸化物膜は、前記凹部及び前記一対の低抵抗領域と接して設けられており、
    前記酸化物膜の伝導帯下端と、前記酸化物半導体膜の伝導帯下端のエネルギー差が、０．４ｅＶ以下であり、
    前記酸化物膜の伝導帯下端が前記酸化物半導体膜の伝導帯下端よりも真空準位に近い、ことを特徴とすることを特徴とする半導体装置。
JP2013249153A 2012-12-03 2013-12-02 半導体装置及びその作製方法 Active JP6320009B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013249153A JP6320009B2 (ja) 2012-12-03 2013-12-02 半導体装置及びその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012264592 2012-12-03
JP2012264592 2012-12-03
JP2013249153A JP6320009B2 (ja) 2012-12-03 2013-12-02 半導体装置及びその作製方法

Publications (3)

Publication Number Publication Date
JP2014132646A JP2014132646A (ja) 2014-07-17
JP2014132646A5 JP2014132646A5 (ja) 2017-01-19
JP6320009B2 true JP6320009B2 (ja) 2018-05-09

Family

ID=50825832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013249153A Active JP6320009B2 (ja) 2012-12-03 2013-12-02 半導体装置及びその作製方法

Country Status (2)

Country Link
US (2) US9349593B2 (ja)
JP (1) JP6320009B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
DE102013102670A1 (de) * 2013-03-15 2014-10-02 Asml Netherlands B.V. Optisches Element und optisches System für die EUV-Lithographie sowie Verfahren zur Behandlung eines solchen optischen Elements
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6444714B2 (ja) * 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
WO2015128774A1 (en) 2014-02-28 2015-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
WO2015189731A1 (en) * 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102513878B1 (ko) * 2014-09-19 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20160034200A (ko) 2014-09-19 2016-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
US10522693B2 (en) * 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
JP6711642B2 (ja) * 2015-02-25 2020-06-17 株式会社半導体エネルギー研究所 半導体装置
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102549926B1 (ko) * 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
JP2017041536A (ja) * 2015-08-20 2017-02-23 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR102384624B1 (ko) * 2016-10-21 2022-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2019087552A (ja) * 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
KR102393552B1 (ko) * 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
KR102656371B1 (ko) * 2018-04-04 2024-04-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI478356B (zh) * 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
NL2003112C2 (en) 2009-07-01 2011-01-04 Brainlabs B V Novel diagnostic method for diagnosing depression.
KR101895080B1 (ko) 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011122364A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101977152B1 (ko) 2010-04-02 2019-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011132625A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN103500709B (zh) * 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
CN106057907B (zh) 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
CN107452630B (zh) 2010-07-02 2020-11-27 株式会社半导体能源研究所 半导体装置
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2013054823A1 (en) 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20230004930A (ko) 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102358093B1 (ko) 2012-06-29 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
KR102243843B1 (ko) 2012-08-03 2021-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 적층막 및 반도체 장치
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108305895B (zh) 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
TWI799011B (zh) 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
US9349593B2 (en) 2016-05-24
JP2014132646A (ja) 2014-07-17
US9905703B2 (en) 2018-02-27
US20160254387A1 (en) 2016-09-01
US20140154837A1 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
JP6320009B2 (ja) 半導体装置及びその作製方法
JP6637560B2 (ja) 半導体装置
US9570625B2 (en) Semiconductor device
US10141337B2 (en) Semiconductor device
JP6983975B2 (ja) 半導体装置
US9755083B2 (en) Semiconductor device and method for manufacturing the same
KR102166554B1 (ko) 반도체 장치
US9006736B2 (en) Semiconductor device
JP2014209574A (ja) 半導体膜および半導体装置
JP2014112659A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180403

R150 Certificate of patent or registration of utility model

Ref document number: 6320009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150