JP2014209574A - 半導体膜および半導体装置 - Google Patents

半導体膜および半導体装置 Download PDF

Info

Publication number
JP2014209574A
JP2014209574A JP2014042743A JP2014042743A JP2014209574A JP 2014209574 A JP2014209574 A JP 2014209574A JP 2014042743 A JP2014042743 A JP 2014042743A JP 2014042743 A JP2014042743 A JP 2014042743A JP 2014209574 A JP2014209574 A JP 2014209574A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
oxide
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014042743A
Other languages
English (en)
Other versions
JP2014209574A5 (ja
Inventor
将志 津吹
Masashi Tsubuki
将志 津吹
了介 渡邊
Ryosuke Watanabe
了介 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014042743A priority Critical patent/JP2014209574A/ja
Publication of JP2014209574A publication Critical patent/JP2014209574A/ja
Publication of JP2014209574A5 publication Critical patent/JP2014209574A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0328—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032
    • H01L31/0336—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032 in different semiconductor regions, e.g. Cu2X/CdX hetero- junctions, X being an element of Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】光照射に対して安定性が高い酸化物半導体膜、半導体装置を提供する。【解決手段】４００ｎｍ乃至８００ｎｍの波長範囲において、一定光電流法（ＣＰＭ法：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏ−ｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）で観測される光吸収を有し、当該光吸収において、バンドテイルによる光吸収を除くことにより得られる欠陥準位の吸収係数が５?１０−２／ｃｍ以下である酸化物からなる半導体膜とする。また、当該半導体膜を用いて半導体装置を作製する。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、酸化物半導体膜および半導体装置に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成された非晶質系または結晶系のシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に替わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書等では、半導体特性を示す金属酸化物を酸化物半導体とよぶ。
例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１および特許文献２参照）。
また、非特許文献１においては、非晶質のＩｎ−Ｇａ−Ｚｎ−Ｏ膜において、１×１０２０／ｃｍ３以上の非常に高密度の欠陥準位が観察され、熱処理によりほぼ半減すると報告がなされている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３．
酸化物半導体膜は、光照射に対し様々な影響を受ける。特に、酸化物半導体膜を用いたトランジスタは、光負バイアス劣化とよばれる現象を有することが知られている。例えば、当該トランジスタのチャネル形成領域に光を照射しつつ、ゲートに負バイアスを印加し、熱ストレスを加える、光−負バイアス−熱ストレス試験においては、しきい値電圧が変動してしまう。特に、酸化物半導体膜において、欠陥準位密度が非特許文献１に示されるような大きい値であると、これを用いたトランジスタでは、しきい値電圧が大きく変動してしまうことがある。
このようなトランジスタの電気特性の変動は、これを用いた半導体装置の信頼性を低下させる要因となる。
したがって、本発明の一態様では、光照射に対して安定性が高い酸化物半導体膜を提供することを目的の一つとする。または、光照射に対して安定性が高い半導体装置を提供することを目的の一つとする。または、電気特性の低下を抑制できる構成の半導体装置を提供することを目的の一つとする。または、低消費電力の半導体装置を提供することを目的の一つとする。または、信頼性の高い半導体装置を提供することを目的の一つとする。または、しきい値電圧の悪化を低減した半導体装置を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、欠陥準位の少ない酸化物半導体層、および当該酸化物半導体層を有する半導体装置に関する。
本発明の一態様は、４００ｎｍ乃至８００ｎｍの波長範囲において、一定光電流法（ＣＰＭ法）で観測される光吸収を有し、当該光吸収において、バンドテイルによる光吸収を除くことにより得られる欠陥準位の吸収係数が５×１０−２／ｃｍ以下であることを特徴とする酸化物からなる半導体膜である。
上記酸化物は、ｃ軸が酸化物の表面に略垂直である結晶部を含むことが好ましい。
また、上記酸化物には、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を用いることができる。
また、本発明の他の一態様は、ゲート電極層と、ゲート電極層と接して設けられたゲート絶縁膜と、ゲート絶縁膜を介してゲート電極層と重畳する酸化物半導体層と、酸化物半導体層に接して設けられたソース電極層およびドレイン電極層と、を有し、酸化物半導体層は、４００ｎｍ乃至８００ｎｍの波長範囲において、一定光電流法（ＣＰＭ法）で観測される光吸収を有し、当該光吸収において、バンドテイルによる光吸収を除くことにより得られる欠陥準位の吸収係数が５×１０−２／ｃｍ以下であることを特徴とする半導体装置である。
上記酸化物半導体層は、ｃ軸が酸化物半導体層の表面に略垂直である結晶部を含むことが好ましい。
また、上記酸化物半導体層には、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を用いることができる。
また、上記酸化物半導体層は、第１の酸化物半導体層、第２の酸化物半導体層、および第３の酸化物半導体層が順に積層された多層膜であってもよい。
第１の酸化物半導体層および第３の酸化物半導体層は、第２の酸化物半導体層よりも伝導帯下端のエネルギーが０．０５ｅＶ以上２ｅＶ以下の範囲で真空準位に近いことが好ましい。
また、第２の酸化物半導体層は、ｃ軸が当該第２の酸化物半導体層の表面に略垂直である結晶部を含むことが好ましい。
また、第１の酸化物半導体層乃至第３の酸化物半導体層は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、第１の酸化物半導体層および第３の酸化物半導体層は、Ｉｎに対するＭの原子数比が第２の酸化物半導体層よりも大きいことが好ましい。
本発明の一態様を用いることによって、光照射に対して安定性が高い酸化物半導体膜を提供することができる。または、光照射に対して安定性が高い半導体装置を提供することができる。または、電気特性の低下を抑制できる構成の半導体装置を提供することができる。または、低消費電力の半導体装置を提供することができる。または、信頼性の高い半導体装置を提供することができる。または、しきい値電圧の悪化を低減した半導体装置を提供することができる。または、新規な半導体装置などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
ＣＡＡＣ−ＯＳ膜と非晶質膜の局在準位による光吸収を示す図。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の光応答特性を示す光電流の測定結果を示す図。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜のＰＬスペクトル、光吸収スペクトルを示す図。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の電子線回折パターン。 ＣＰＭ測定装置を示す図。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の光吸収スペクトル、および当該膜中の欠陥準位の光吸収スペクトル。 酸化珪素のＤＯＳを示す図。 Ｉｎ−Ｇａ−Ｚｎ−Ｏおよび酸化珪素のバンドダイヤグラムを示す図。 トランジスタの光負バイアス試験結果を示す図。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の光吸収スペクトル、および当該膜中の欠陥準位の光吸収スペクトル。 アクティブマトリクス型液晶ディスプレイの写真。 半導体装置を説明する上面図および断面図。 酸化物半導体層のバンド構造を示す図。 半導体装置を説明する上面図および断面図。 半導体装置を説明する上面図および断面図。 半導体装置を説明する上面図および断面図。 半導体装置を説明する上面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の光吸収スペクトル。 電子機器を示す図。 ＣＰＭ測定サンプルおよびトランジスタの断面図。 ＣＰＭ測定結果およびトランジスタのＩｄ−Ｖｇ特性。 水素を多く含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜のＳＩＭＳ分析結果およびＣＰＭ測定結果を示す図。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中の水素量と結晶性に関する計算に用いるモデルを説明する図。 水素なしのＩｎ−Ｇａ−Ｚｎ−Ｏ結晶モデルを用いた計算によって得られた２６００Ｋおよび２７００Ｋにおける各原子の軌跡を示す図。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の動径分布関数を示す図。 水素量が３．４５ａｔｏｍ％のＩｎ−Ｇａ−Ｚｎ−Ｏ結晶モデルの動径分布関数および水素の動径分布関数を示す図。
以下では、本明細書等に開示する発明の実施の形態および実施例について図面を用いて詳細に説明する。ただし、本明細書等に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書等に開示する発明は以下に示す実施の形態および実施例の記載内容に限定して解釈されるものではない。なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
また、本発明の一態様に係る半導体装置は、酸化物半導体膜を用いたトランジスタ、若しくは該トランジスタを含んで構成される回路を含む。例えば、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器も半導体装置に含まれる。
（実施の形態１）
本実施の形態では、本発明の一態様に係る酸化物半導体膜について説明する。
近年、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏと略記する）を代表とする酸化物半導体が注目されており、液晶ディスプレイ等の表示装置への実用化が始まっている。Ｉｎ−Ｇａ−Ｚｎ−Ｏを用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較すると、移動度が高い、オフ電流が小さい、などの優れた電気特性を有する。しかしながら、光照射やＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレスなどにより電気特性が劣化することが知られている。
特に、トランジスタのチャネル形成領域に光を照射しつつ、ゲートに負バイアスを印加し、熱ストレスを加える、光−負バイアス−熱ストレス試験においては、しきい値電圧がマイナス方向に大きく変動してしまう。これは、光負バイアス劣化ともいわれ、Ｉｎ−Ｇａ−Ｚｎ−Ｏを用いたトランジスタにおける特有の現象である。
上記光負バイアス劣化には、酸素欠損等に起因して形成されたＩｎ−Ｇａ−Ｚｎ−Ｏのバンドギャップ内に存在する欠陥準位が関係する。当該欠陥準位の存在は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の光応答特性で確認することができる。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の光応答特性は、例えば、絶縁表面上に形成したＩｎ−Ｇａ−Ｚｎ−Ｏ膜の上に一対の電極を形成し、当該一対の電極間に光を照射し、当該一対の電極間に流れる電流の変化を計測することで確認することができる。
上記方法におけるＩｎ−Ｇａ−Ｚｎ−Ｏ膜の光応答特性は、光照射を止めた後でも電流は速やかに緩和せず、徐々に低下する非常に遅い応答を示すことがわかっている。この遅い緩和現象は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中の深い捕獲準位により光電流の緩和が妨げられるために起こる。
図２は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の光応答特性を示す光電流の測定結果である。測定サンプルはボトムゲート型のトランジスタに準じた構造であり、Ｌ／Ｗ＝３０μｍ／１０００００μｍのサイズのサンプルを用いている。また、測定電圧（ドレイン電極に印加する電圧、Ｖｄに相当）は０．１Ｖ、また、光源にはキセノンランプを用い、分光フィルタにて取り出した波長４００ｎｍの光を照射強度３．５ｍＷ／ｃｍ２でサンプル表面に照射した。また、光電流の測定には、半導体デバイスアナライザ（Ａｇｉｌｅｎｔ製Ｂ１５００）を用いた。測定シーケンスとしては、測定開始６０秒後に光照射を開始し、６００秒後に光照射を停止、さらにその６００後にゲート電極に−２０Ｖを１秒間印加し、さらに３００秒後にゲート電極に＋２０Ｖを１秒間印加した。ここまでの間にドレイン電極に流れる電流を計１８００秒間連続で測定した。
図２の測定結果から、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の光電流は、ゲート電極にマイナスバイアスを印加した際にはほとんど緩和は見られないが、プラスバイアスを印加することで、電流値が急激に減少する様子が確認できる。これはトラップされた電荷がプラスバイアスでは開放され、マイナスバイアスではそのまま捕獲され続けるということを示している。
また、上記光応答測定よりその存在が示唆されるＩｎ−Ｇａ−Ｚｎ−Ｏ膜のバンドギャップ内の欠陥準位に関しては、非晶質シリコン等におけるギャップ内準位評価技術として知られているフォトルミネッセンス法（ＰＬ：Ｐｈｏｔｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ならびに一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏ−ｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）を用いて評価することもできる。
図３に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜に関して、ＰＬ法から得られたＰＬスペクトル、ＣＰＭ法から得られた光吸収スペクトルを示す。ＰＬスペクトル測定には堀場製作所製ＰＬ測定装置（ＬａｂＲＡＭ ＨＲ−ＰＬ）を使用し、励起波長３２５［ｎｍ］、測定温度１０［Ｋ］にて測定を行った。光吸収スペクトル測定には、分光計器株式会社製サブギャップ光吸収スペクトル測定装置を使用している。前者は欠陥準位に起因する発光を、後者は欠陥準位に起因する光吸収を観測することが出来る。図３において、ＰＬスペクトルおよび光吸収スペクトルのそれぞれのピーク位置は若干異なるが、そのスペクトルの広がりはほぼ等しく、約１．５乃至約２．３ｅＶの広がりをもつ酸素欠損の欠陥準位に起因するピークを確認することができる。
前述したように、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を用いたトランジスタの光負バイアス劣化には、酸素欠損等に起因して形成されたバンドギャップ内に存在する欠陥準位が関係する。したがって、当該欠陥準位の少ないＩｎ−Ｇａ−Ｚｎ−Ｏ膜が望まれ、その一つとしてＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜が開発されている。
図４は、Ｉｎ−Ｇａ−Ｚｎ−Ｏを材料に用いたＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像である。当該ＣＡＡＣ−ＯＳ膜は、組成がＩｎ：Ｇａ：Ｚｎ＝１：１：１のＩｎ−Ｇａ−Ｚｎ−Ｏ材料をターゲットとしてスパッタ法にて成膜したものである。図中の矢印はａｂ面を表しており、ａｂ面が膜厚方向に平行に並ぶことがわかる。これは結晶がｃ軸に配向していることを示している。
また、様々なＩｎ−Ｇａ−Ｚｎ−Ｏ膜に関して、電子線のビーム径を１ｎｍレベルまで絞って回折パターンを調べた結果、非晶質構造とは別のｎｃ（ｎａｎｏ ｓｉｚｅ ｃｒｙｓｔａｌ、１乃至１０ｎｍサイズ）構造を確認した。図５（Ａ）、（Ｂ）、（Ｃ）に、ＣＡＡＣ−ＯＳ膜、ｎｃ−ＯＳ膜、ａ−ＯＳ膜の電子線回折パターンとその膜の密度をそれぞれ示す。この測定において、ＣＡＡＣ構造の膜では規則性のある明瞭な輝点を有する回折パターンが確認され、ｎｃ構造の膜では輝点＋ハローパターンを有する回折パターンが確認され、非晶質構造の膜ではハローパターンのみの回折パターンが確認された。ａ−ＯＳ膜については、発明者らは厳密に追試をしたが、極めて作りにくく、純粋な非晶質構造は再現しにくいものであった。上述のようなＣＡＡＣ−ＯＳ膜は、酸素欠損等に起因して形成されるバンドギャップ内の欠陥準位が極めて少ない。
このバンドギャップ内の欠陥準位は、上述したＣＰＭ法で定量化することができる。ここで、ＣＰＭ法について詳細を説明する。
ＣＰＭ法は、試料に設けられた一対の電極間に電圧を印加した状態で光電流値が一定となるように電極間の試料面に照射する光量を調整し、照射する光量から吸収係数を導出することを各波長にて行うものである。ＣＰＭ法において、試料に欠陥があるとき、欠陥の存在する準位に応じたエネルギー（波長より換算）における吸収係数が増加する。この吸収係数の増加分に定数を掛けることにより、試料の状態密度（以下、ＤＯＳとも記す）を導出することができる。
図６に、ＣＰＭ測定装置の模式図を示す。なお、図６では、光の経路を矢印で、配線などを実線で示す。
ＣＰＭ測定装置は、光源となるランプ２０１と、広範囲の波長の光から狭い範囲の波長のみを取り出すモノクロメータ２０２と、モノクロメータ２０２を通過した光を減光させるフィルタ２０３と、フィルタ２０３によって減光された光を、透過および反射させるビームスプリッタ２０４と、光を電流に変換するフォトダイオード２０５と、電流を計測するロックインアンプ２０９と、計測された電流から照射光量を見積もる計算機２０８と、を有する。
また、図６に示す試料２１０は、例えば、絶縁表面上に形成された酸化物半導体膜である。当該酸化物半導体膜には、測定用の電極２１１ａ、２１１ｂが設けられている。電極２１１ａ、２１１ｂは、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、Ｔａ、Ｗ、ＰｔおよびＡｕなどの金属、当該金属の合金、導電性を有する当該金属の窒化物、酸化物から一つ以上選択し、単層でまたは積層で用いればよい。または、Ｓｉ、Ｔｉ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、ＩｎおよびＳｎから選ばれた複数種の材料を含む透明導電膜を用いてもよい。好ましくは、酸化物半導体膜との界面に絶縁膜を形成しない材料を選択する。
電極２１１ａ、２１１ｂの一方は、直流電源２０６に抵抗を介して接続され、抵抗と並列に接続されたロックインアンプ２０７によって、光電流値または光電流値と暗電流値の差分を計測することができる。
ランプ２０１としては、例えば、キセノンランプ、水銀ランプ、およびハロゲンランプなどを用いることができる。上記ランプのいずれか一つを用いてもよいし、複数を組み合わせて用いてもよい。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の評価に適切な、１．５ｅＶ乃至４．０ｅＶの範囲の光を照射するには、キセノンランプを用いることが好ましい。
フィルタ２０３として、減光（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ、ウェッジフィルタ、およびカットフィルタなどを用いることができる。カットフィルタは、特定の波長範囲を通し、他の波長範囲を減衰させる機能を有する光学フィルタである。また、上述のフィルタを組み合わせて用いることにより、照射光量や照射波長の制御性を高めることができる。なお、フィルタ２０３が設けられていなくともよい。
ロックインアンプ２０７およびロックインアンプ２０９は、入力された信号のうち、特定の周波数の信号を増幅して検出し、出力する機能を有する。そのため、ノイズなどの影響が低減され、高感度に信号を検出することができる。
ランプ２０１から照射された光は、モノクロメータ２０２に入射することにより、広範囲の波長の光から狭い範囲の波長の光のみが取り出される。モノクロメータ２０２を通過した光は、フィルタ２０３に入射することにより減光される。減光された光がビームスプリッタ２０４に照射することにより、透過した光を、試料２１０に照射させ、反射された光を、フォトダイオード２０５へそれぞれ照射させる。なお、透過光をフォトダイオード２０５へ、反射光を試料２１０へ照射させてもよい。
フォトダイオード２０５によって、照射された光を電流に変換した後、ロックインアンプ２０９によって電流を計測し、計算機２０８によって照射光量を見積もることができる。また、試料２１０に照射された光により試料２１０で発生した光電流を、ロックインアンプ２０７によって計測する。得られた光電流値は、計算機２０８によって、フィルタ２０３にフィードバックされる。得られた光電流値が高すぎる場合は、フィルタ２０３の透過率を下げ、照射光量を低減させる。また、光電流値が低すぎる場合は、フィルタ２０３の透過率を上げ、照射光量を増加させればよい。
図７（Ａ）は、試料２１０にＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いて測定した光吸収スペクトルである。図７（Ａ）に示される光吸収スペクトルのカーブからバンドテイルに起因する光吸収（アーバックテイル）を取り除くことにより、図７（Ｂ）に示すように欠陥準位による光吸収を顕在化させることができる。
また、光吸収スペクトルのカーブからバンドテイルに起因する光吸収（アーバックテイル）を取り除くことにより、欠陥準位による吸収係数αを以下の（１）式から算出することができる。
（１）
ここで、α（Ｅ）は、各エネルギーにおける吸収係数を表し、αｕは、アーバックテイルによる吸収係数を表す。
なお、アーバックテイルの傾きをアーバックエネルギーという。アーバックエネルギーが小さいほど、欠陥が少なく、価電子帯のバンド端における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体層であるといえる。
例えば、図２１（Ａ）は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ−Ｏ膜のＣＰＭ測定結果であり、アーバックエネルギーは７６．８ｍｅＶである。一方、図２１（Ｂ）は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ−Ｏ膜のＣＰＭ測定結果であり、アーバックエネルギーは６９．０ｍｅＶである。これらの比較により、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ−Ｏ膜のほうが、欠陥の少ない膜であるということができる。
なお、水素を多く含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、欠陥に起因した光吸収が大きいことがわかっている。図２５（Ａ）は水素を多く含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜のＳＩＭＳ分析結果であり、図２５（Ｂ）は当該Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜のＣＰＭ測定結果である。水素を多く含む膜では、極めて大きい欠陥による光吸収が観測される。
上記のような水素を多く含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜における欠陥は、結晶性が強く関与しているといえる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中の水素量と結晶性に関する計算結果を次に説明する。
図２６は、計算に用いたモデルで、原子数１１２のＩｎ−Ｇａ−Ｚｎ−Ｏ結晶モデルを使用、ＧａとＺｎはＩｎＯ２層間に混合して配置している。図の縦方向がｃ軸を示し、図２６（Ａ）の水素なしのＩｎ−Ｇａ−Ｚｎ−Ｏ結晶モデル、図２６（Ｂ）の水素量３．４５ａｔｏｍ％のＩｎ−Ｇａ−Ｚｎ−Ｏ結晶モデル、図２６（Ｃ）の水素量６．６７ａｔｏｍ％のＩｎ−Ｇａ−Ｚｎ−Ｏ結晶モデルを用いた。
計算にはスーパーコンピュータを用い、計算条件としては表１に示す条件を用いた。
図２７（Ａ）、（Ｂ）は、水素なしのＩｎ−Ｇａ−Ｚｎ−Ｏ結晶モデルを用いた計算によって得られた２６００Ｋおよび２７００Ｋにおける各原子の軌跡を図示したものである。また、図２８はＩｎＧａＺｎＯ４の結晶の動径分布関数と当該モデルの動径分布関数を図示したものである。
結晶構造の保持または破綻は、図２８に示す動径分布関数で評価することができ、約０．３４ｎｍのピーク（主にＭ−Ｍ）がブロードかつ短距離側へシフトした場合を破綻と判断することができる。表２は、各モデルにおける動径分布関数から判断した結晶構造の保持、破綻をまとめた結果である。
表２に示す結果から、膜中の水素が多いほど結晶構造がより低温で破綻することがわかる。また、逆に膜中の水素が少ないほど結晶性を保ちやすいことがわかる。
図２９（Ａ）は、２５００Ｋで結晶構造が破綻する、水素量が３．４５ａｔｏｍ％のＩｎ−Ｇａ−Ｚｎ−Ｏ結晶モデルの動径分布関数であり、図２９（Ｂ）は、水素の動径分布関数である。図２９（Ｂ）に示すように、水素原子の大半は酸素原子と結合していることがわかる。
次に、結晶核形成の時の自由エネルギーに対する活性障壁について説明する。均質核形成時に必要なギブスの自由エネルギーの変化量ΔＧは（２）式で表される。ここで、ｒ：核の半径、ν：原子１個の体積、Δμ：相転移前後の単位体積当たりの自由エネルギーの差（Δμ＝（Ｅａｍｏ／Ｖａｍｏ）−（Ｅｃｒｙ／Ｖｃｒｙ））、σ：単位面積あたりの非晶質相と結晶相の界面エネルギーである。
（２）
核形成が起こる臨界核半径ｒ＝２σν／Δμを用いると、（２）式は（３）式のように変形でき、臨界核の形成自由エネルギーを示す式になる。
（３）
（３）式から、Δμが小さいほど核形成するために越えなければならない自由エネルギー障壁が大きくなる。単位時間、単位体積中の結晶核の発生頻度は（４）式で表される。
（４）
よって、Δμが小さいほど、またσが大きいほど、自由エネルギーの活性障壁ΔＧ＊が大きく、核発生頻度Ｊが小さくなることがわかる。
Δμは、自由エネルギーをエネルギーで近似し、第一原理計算によりＩｎ−Ｇａ−Ｚｎ−Ｏの結晶と非晶質構造を求め、そのエネルギー差より求めることができる。水素なしのＩｎ−Ｇａ−Ｚｎ−Ｏ結晶モデルおよび水素量が６．６７ａｔｏｍ％のＩｎ−Ｇａ−Ｚｎ−Ｏ結晶モデルを用い、格子定数と原子座標に関して構造最適化を行い、それぞれのエネルギーを計算する。そして、最適化後の構造に対して、量子ＭＤ計算により２つのモデルを溶融、１０００Ｋで２ｐｓｅｃ後のエネルギーを計算する。水素なしのＩｎ−Ｇａ−Ｚｎ−Ｏ結晶モデルおよび水素量６．６７ａｔｏｍ％のＩｎ−Ｇａ−Ｚｎ−Ｏ結晶モデルのそれぞれのΔμを表３に示す。この結果から、水素量６．６７ａｔｏｍ％の膜は水素なし膜より核を生成しにくい、すなわち結晶化しにくいことがわかる。
図１（Ａ）は、Ｉｎ−Ｇａ−Ｚｎ−Ｏを材料に用いた、ＣＡＡＣ―ＯＳ膜、ｎｃ―ＯＳ膜および非晶質ＯＳ膜のＣＰＭ測定結果であり、図１（Ｂ）は、それぞれの膜における局在準位による光吸収を上述した方法によって顕在化した図である。この結果から、ＣＡＡＣ―ＯＳ膜は、欠陥準位による吸収が最も小さく、結晶構造が崩れ、非晶質状態に近づくにつれて、その値が大きくなることがわかる。なお、上記式により算出した欠陥準位による吸収係数αは、非晶質ＯＳ膜で５．３×１０−１／ｃｍ、ｎｃ―ＯＳ膜で１．８×１０−２／ｃｍ、ＣＡＡＣ−ＯＳ膜で５．９×１０−４／ｃｍであった。
上記ＣＡＡＯ−ＯＳ膜のような、欠陥準位による吸収係数αの小さい膜を用いたトランジスタは、光負バイアス劣化が小さく、当該吸収係数αは５×１０−２／ｃｍ以下であることが好ましいことが実験結果より判明している。
実際のトランジスタにおいては、Ｉｎ−Ｇａ−Ｚｎ−Ｏにおける欠陥準位だけではなく、ゲート絶縁膜側も光負バイアス劣化に大きな影響を与える。例えば、ゲート絶縁膜には、ＣＶＤ法により作製された酸化珪素膜や窒化珪素膜を使用することができる。ここで、ゲート絶縁膜の欠陥準位そのものや、ゲート絶縁膜とＩｎ−Ｇａ−Ｚｎ−Ｏとを接触させた時のバンドダイヤグラムについて説明する。
酸化珪素（例えば、ＳｉＯ２）の欠陥に関しては、光ファイバーに用いられるシリカガラスの研究で議論されており、Ｅ’センターとＮＢＯＨＣ（Ｎｏｎ Ｂｒｉｄｇｉｎｇ Ｏｘｙｇｅｎ Ｈｏｌｅ Ｃｅｎｔｅｒ）という二つの欠陥が良く知られている。特に酸化珪素中に含まれる水素の結合が切れる（Ｓｉ−Ｏ−Ｈ→Ｓｉ−Ｏ・・Ｈ）ことにより生成されるＮＢＯＨＣに注目し、第一原理計算によるその準位の計算を試みた。計算にはＣＡＳＴＥＰ（密度汎関数法を用いた第一原理計算プログラム（Ａｃｃｅｌｒｙｓ））を使用し、条件としては平面波基底、ウルトラソフト擬ポテンシャル、ＧＧＡ−ＰＢＥ汎関数を用いた。
計算により得られた酸化珪素のＤＯＳを図８に示す。前述したＮＢＯＨＣの欠陥準位は、価電子帯側の深い準位に位置することがわかる。
次に、Ｉｎ−Ｇａ−Ｚｎ−Ｏのバンドギャップおよびイオン化ポテンシャルについて、エリプソメトリー法および紫外光電子分光法（ＵＰＳ）を用いて求めた。実測値としてバンドギャップは３．１ｅＶ、イオン化ポテンシャルは７．８ｅＶであった。
上記Ｉｎ−Ｇａ−Ｚｎ−Ｏの実測値、および酸化珪素の計算値等より両者のバンドダイヤグラムを見積もり、図示した結果を図９に示す。また、図９には、先に説明したＩｎ−Ｇａ−Ｚｎ−Ｏの酸素欠損（Ｖｏ）等に起因する欠陥準位、酸化珪素のＥ’センターおよびＮＢＯＨＣの欠陥準位もあわせて図示してある。図中のＥｖ、Ｅｃはそれぞれ価電子帯上端、伝導帯下端を示しており、その値は真空準位からのエネルギー値を示している。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏと酸化珪素の接触の際には、それぞれの膜のフェルミレベルがバンドギャップの中央に位置すると仮定している。なお、実際にはＩｎ−Ｇａ−Ｚｎ−Ｏはｎ型化しやすいため、Ｉｎ−Ｇａ−Ｚｎ−Ｏのフェルミレベルは伝導帯側に位置する場合がある。
図９に示すように、Ｉｎ−Ｇａ−Ｚｎ−Ｏの欠陥準位および酸化珪素の欠陥準位は、共に価電子帯の深い位置に存在しており、非常に近いエネルギー位置に存在していることがわかる。このようなバンドダイヤグラムから、Ｉｎ−Ｇａ−Ｚｎ−Ｏを用いたトランジスタの光負バイアス劣化に関して、次のようなモデルを立てることができる。
まず、光照射によりＩｎ−Ｇａ−Ｚｎ−Ｏ（トランジスタの活性層）中に電子−正孔が生成される。次に、生成された正孔が酸素欠損に起因するＩｎ−Ｇａ−Ｚｎ−Ｏ中の深い欠陥準位にトラップされる。次に、マイナスバイアスにより、トラップされた正孔が酸化珪素（トランジスタのゲート絶縁膜）におけるＮＢＯＨＣの欠陥準位に注入される。そして、注入された正孔は、酸化珪素中において正の電荷を持つ固定電荷となり、トランジスタのしきい値電圧を変動させる。
上記モデルからは、光照射によるホールの生成、Ｉｎ−Ｇａ−Ｚｎ−Ｏ中の欠陥準位、酸化珪素中の欠陥準位の３つの要素を抽出することができる。これら要素が絡み合うことでトランジスタのしきい値電圧が変動するということができる。
上記要素を考慮すると、トランジスタの活性層に酸素欠損に起因する欠陥準位の少ないＩｎ−Ｇａ−Ｚｎ−ＯのＣＡＡＣ−ＯＳ膜を用いること、そして、ゲート絶縁膜に水素の含有量の少ない酸化珪素を用いることがトランジスタの光負バイアス劣化の抑制に対して有効であることがわかる。
図１０（Ａ）、（Ｂ）は、活性層にＩｎ−Ｇａ−Ｚｎ−ＯのＣＡＡＣ−ＯＳ膜を用い、水素の含有量の異なる酸化珪素膜をゲート絶縁膜に用いたトランジスタの光負バイアス試験結果の比較である。光負バイアス試験は、ストレス電圧：ＶＧ＝−３０Ｖ、ストレス温度：８０℃、ストレス時間：２０００ｓｅｃ、および白色ＬＥＤによる３０００ｌｘの光照射で行った。
図１０（Ａ）は、ポリシリコンを活性層に用いたトランジスタ等に適用できる、水素を比較的多く含む酸化珪素膜をゲート絶縁膜に用いたトランジスタのストレス前後のＩｄ−Ｖｇ特性である。ストレス前後でしきい値電圧がマイナス方向にシフトしていることがわかる。なお、活性層にＩｎ−Ｇａ−Ｚｎ−Ｏの非晶質膜を用いた場合は、さらにしきい値電圧がマイナス方向に大きくシフトしてしまう。一方、図１０（Ｂ）は、成膜工程の工夫により水素を極力低減した酸化珪素膜をゲート絶縁膜に用いたトランジスタのストレス前後のＩｄ−Ｖｇ特性である。ストレス前後でしきい値電圧がほとんど変化していないことがわかる。
このように、Ｉｎ−Ｇａ−Ｚｎ−ＯのＣＡＡＣ−ＯＳ膜を使用し、さらにゲート絶縁膜として用いる酸化珪素膜中の水素を低減させ、価電子帯側に深い準位を形成するＮＢＯＨＣの数を少なくさせることで光負バイアス劣化を低減させることができる。
Ｉｎ−Ｇａ−Ｚｎ−ＯのＣＡＡＣ−ＯＳ膜は、極めて欠陥を少なくすることができる。図１１（Ａ）、（Ｂ）は極めて欠陥の少ないＣＡＡＣ−ＯＳ膜のＣＰＭ測定結果（図１１（Ａ））および欠陥準位の吸収係数算出結果（図１１（Ｂ））である。当該ＣＡＡＣ−ＯＳ膜においては、非局在準位であるアーバックテイルによる光吸収がほとんどであり、わずかに観測される欠陥準位の吸収係数は、４．５×１０−５／ｃｍと非常に小さい値となっている。
このようにバンドギャップ内の欠陥準位を極めて少なくしたＣＡＡＣ−ＯＳ膜をトランジスタの活性層に用いることにより、前述した光負バイアス劣化が低減できると共に、その他の信頼性も含めた電気特性を向上させることができる。また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタをスイッチング素子として用いることで、図１２に示す写真のような高精細のアクティブマトリクス型液晶ディスプレイを作製することができる。
本実施の形態で説明したように、光物性測定から求めたＩｎ−Ｇａ−Ｚｎ−Ｏ膜の欠陥準位と、理論計算により求めた酸化珪素膜中の欠陥準位は、非常に近いエネルギー位置に存在する。そのため、トランジスタの光負バイアス劣化に関して、光照射により生成する正孔、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の欠陥準位、酸化珪素膜の欠陥準位の３つの要素から成り立つモデルを立てた。上述したように、欠陥の少ないＣＡＡＣ−ＯＳ膜を活性層に使用し、さらに酸化珪素膜の水素を低減させて、欠陥の一つであるＮＢＯＨＣを減らすことで、光負バイアス劣化の小さいトランジスタを作製することができ、上記モデルが妥当であることが確かめられている。
なお、本実施の形態は、本明細書で示す他の実施の形態、および実施例と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明したＣＡＡＣ−ＯＳ膜が適用可能な半導体装置について図面を用いて説明する。
図１３（Ａ）、（Ｂ）は、本発明の一態様のトランジスタの上面図および断面図である。図１３（Ａ）は上面図であり、図１３（Ａ）に示す一点鎖線Ａ１−Ａ２の断面が図１３（Ｂ）に相当する。なお、図１３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、一点鎖線Ａ１−Ａ２方向をチャネル長方向と呼称する場合がある。
図１３（Ａ）、（Ｂ）に示すトランジスタ５００は、基板５１０上に形成された下地絶縁膜５２０、該下地絶縁膜上に形成された酸化物半導体層５３０、該酸化物半導体層上に形成されたソース電極５４０、ドレイン電極５５０、該ソース電極、該ドレイン電極、および酸化物半導体層５３０上に形成されたゲート絶縁膜５６０、該ゲート絶縁膜上に形成されたゲート電極５７０を有する。また、ゲート絶縁膜５６０およびゲート電極５７０上に酸化物絶縁層５８０が形成されていてもよい。当該酸化物絶縁層は必要に応じて設ければよく、さらにその上部に他の絶縁層を形成してもよい。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
基板５１０は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ５００のゲート電極５７０、ソース電極５４０、およびドレイン電極５５０の少なくとも一つは、上記の他のデバイスと電気的に接続されていてもよい。
下地絶縁膜５２０は、基板５１０からの不純物の拡散を防止する役割を有するほか、酸化物半導体層５３０に酸素を供給する役割を担うことができるため、酸素を含む絶縁膜であることが好ましく、過剰な酸素を含む絶縁膜がより好ましい。また、上述のように基板５１０が他のデバイスが形成された基板である場合、下地絶縁膜５２０は、層間絶縁膜としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
また、酸化物半導体層５３０は、基板５１０側から第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、第３の酸化物半導体層５３３が積層された構造を有している。ここで、一例としては、第２の酸化物半導体層５３２には、第１の酸化物半導体層５３１および第３の酸化物半導体層５３３よりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸化物半導体を用いる。電子親和力は、真空準位と価電子帯とのエネルギー差（イオン化ポテンシャル）から、伝導帯と価電子帯とのエネルギー差（エネルギーギャップ）を差し引いた値として求めることができる。
なお、本実施の形態では、酸化物半導体層５３０が三層の積層である場合について説明するが、酸化物半導体層５３０が一層、二層または四層以上であってもよい。一層の場合は、例えば、第２の酸化物半導体層５３２に相当する層を用いればよい。二層の場合は、例えば、基板５１０側に第２の酸化物半導体層５３２に相当する層を用い、ゲート絶縁膜５６０側に第１の酸化物半導体層５３１または第３の酸化物半導体層５３３に相当する層を用いる構造、または、基板５１０側に第１の酸化物半導体層５３１または第３の酸化物半導体層５３３に相当する層を用い、ゲート絶縁膜５６０側に第２の酸化物半導体層５３２に相当する層を用いる構造とすればよい。四層以上である場合は、例えば、本実施の形態で説明する三層構造の積層に対して他の酸化物半導体層を積む構成や当該三層構造におけるいずれかの界面に他の酸化物半導体層を挿入する構成とすることができる。
第１の酸化物半導体層５３１および第３の酸化物半導体層５３３は、第２の酸化物半導体層５３２を構成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが第２の酸化物半導体層５３２よりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上であって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近い酸化物半導体で形成することが好ましい。
このような構造において、ゲート電極５７０に電界を印加すると、酸化物半導体層５３０のうち、伝導帯下端のエネルギーが最も小さい第２の酸化物半導体層５３２にチャネルが形成される。すなわち、第２の酸化物半導体層５３２とゲート絶縁膜５６０との間に第３の酸化物半導体層５３３が形成されていることよって、トランジスタのチャネルをゲート絶縁膜と接しない構造とすることができる。
また、第１の酸化物半導体層５３１は、第２の酸化物半導体層５３２を構成する金属元素を一種以上含んで構成されるため、第２の酸化物半導体層５３２と第１の酸化物半導体層５３１の界面に界面準位を形成しにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのしきい値電圧が変動することがある。したがって、第１の酸化物半導体層５３１を設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、第３の酸化物半導体層５３３は、第２の酸化物半導体層５３２を構成する金属元素を一種以上含んで構成されるため、第２の酸化物半導体層５３２と第３の酸化物半導体層５３３との界面ではキャリアの散乱が起こりにくくなる。したがって、第３の酸化物半導体層５３３を設けることにより、トランジスタの電界効果移動度を高くすることができる。
第１の酸化物半導体層５３１および第３の酸化物半導体層５３３には、例えば、Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを第２の酸化物半導体層５３２よりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、第１の酸化物半導体層５３１および第３の酸化物半導体層５３３は、第２の酸化物半導体層５３２よりも酸素欠損が生じにくいということができる。
なお、第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、第３の酸化物半導体層５３３が、少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、第１の酸化物半導体層５３１をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、第２の酸化物半導体層５３２をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、第３の酸化物半導体層５３３をＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、第２の酸化物半導体層５３２において、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
また、第１の酸化物半導体層５３１および第３の酸化物半導体層５３３におけるＺｎおよびＯを除いた場合のＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、第２の酸化物半導体層５３２におけるＺｎおよびＯを除いた場合のＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
第１の酸化物半導体層５３１および第３の酸化物半導体層５３３の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の酸化物半導体層５３２の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、および第３の酸化物半導体層５３３には、例えば、インジウム、亜鉛およびガリウムを含んだ酸化物半導体を用いることができる。特に、第２の酸化物半導体層５３２にインジウムを含ませると、キャリア移動度が高くなるため好ましい。
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素は、ドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは、酸化物半導体層中で不純物準位を形成する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、第１の酸化物半導体層５３１、第２の酸化物半導体層５３２および第３の酸化物半導体層５３３の層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする。また、水素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする部分を有することとする。また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする部分を有することとする。
また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないためには、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする。また、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さく、トランジスタのチャネル幅で規格化したオフ電流は、数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。なお、その場合のソースとドレインとの間の電圧は、例えば、０．１Ｖ、５Ｖ、または、１０Ｖ程度である。
なお、トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるため、上記理由により酸化物半導体層のチャネルとなる領域はゲート絶縁膜と接しないことが好ましいということができる。また、ゲート絶縁膜と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも、酸化物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましい。
したがって、酸化物半導体層５３０を第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、第３の酸化物半導体層５３３の積層構造とすることで、トランジスタのチャネルが形成される第２の酸化物半導体層５３２をゲート絶縁膜から離すことができ、高い電界効果移動度を有し、安定した電気特性のトランジスタを形成することができる。
次に、酸化物半導体層５３０のバンド構造を説明する。バンド構造の解析は、第１の酸化物半導体層５３１および第３の酸化物半導体層５３３に相当する層としてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物、第２の酸化物半導体層５３２に相当する層としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体層５３０に相当する積層を作製して行っている。なお、便宜的に当該積層を酸化物半導体層５３０、当該積層を構成するそれぞれの層を第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、第３の酸化物半導体層５３３と称して説明する。
第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、第３の酸化物半導体層５３３の膜厚はそれぞれ１０ｎｍとし、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定した。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定した。
図１４（Ａ）、（Ｂ）は、真空準位と価電子帯上端のエネルギー差と、各層のエネルギーギャップとの差分として算出される真空準位と伝導帯下端のエネルギー差（電子親和力）から模式的に示されるバンド構造の一部である。図１４（Ａ）は、第１の酸化物半導体層５３１および第３の酸化物半導体層５３３と接して、酸化シリコン膜を設けた場合のバンド図である。ここで、Ｅｖは真空準位のエネルギー、ＥｃＩ１およびＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギー、ＥｃＳ１は第１の酸化物半導体層５３１の伝導帯下端のエネルギー、ＥｃＳ２は第２の酸化物半導体層５３２の伝導帯下端のエネルギー、ＥｃＳ３は第３の酸化物半導体層５３３の伝導帯下端のエネルギーである。また、トランジスタを構成する場合、ゲート電極はＥｃＩ２を有する酸化シリコン膜に接するものとする。
図１４（Ａ）に示すように、第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、第３の酸化物半導体層５３３において、伝導帯下端のエネルギーが連続的に変化する。これは、第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、第３の酸化物半導体層５３３の組成が近似することにより、酸素が相互に拡散しやすい点からも理解される。したがって、第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、第３の酸化物半導体層５３３は組成が異なる層の積層体ではあるが、物性的に連続であるということもでき、本明細書の図面において、当該積層体のそれぞれの界面は点線で表している。
主成分を共通として積層された酸化物半導体層５３０は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造）が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまうことがある。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタ装置）を用いて各層を大気に触れさせることなく連続して積層することが必要となる。スパッタ装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべく、クライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）できること、かつ、成膜される基板を１００℃以上、好ましくは５００℃以上に加熱できることが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に炭素成分や水分等を含む気体が逆流しないようにしておくことが好ましい。
高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
なお、図１４（Ａ）では、ＥｃＳ１とＥｃＳ３が同様である場合について示したが、それぞれが異なっていてもよい。例えば、ＥｃＳ３よりもＥｃＳ１が高いエネルギーを有する場合、バンド構造の一部は、図１４（Ｂ）のように示される。
例えば、ＥｃＳ１＝ＥｃＳ３である場合は、第１の酸化物半導体層５３１および第３の酸化物半導体層５３３にＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：６：４または１：９：６（原子数比）第２の酸化物半導体層５３２にＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。また、ＥｃＳ１＞ＥｃＳ３である場合は、第１の酸化物半導体層５３１にＩｎ：Ｇａ：Ｚｎ＝１：６：４または１：９：６（原子数比）、第２の酸化物半導体層５３２にＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２（原子数比）、第３の酸化物半導体層５３３にＩｎ：Ｇａ：Ｚｎ＝１：３：２または１：３：４（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。なお、第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、および第３の酸化物半導体層５３３の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
図１４（Ａ）、（Ｂ）より、酸化物半導体層５３０における第２の酸化物半導体層５３２がウェル（井戸）となり、酸化物半導体層５３０を用いたトランジスタにおいて、チャネルが第２の酸化物半導体層５３２に形成されることがわかる。なお、酸化物半導体層５３０は伝導帯下端のエネルギーが連続的に変化しているため、Ｕ字型井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）とも呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。
なお、第１の酸化物半導体層５３１および第３の酸化物半導体層５３３と、酸化シリコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。第１の酸化物半導体層５３１および第３の酸化物半導体層５３３があることにより、第２の酸化物半導体層５３２と当該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１またはＥｃＳ３と、ＥｃＳ２とのエネルギー差が小さい場合、第２の酸化物半導体層５３２の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜表面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
したがって、ＥｃＳ１およびＥｃＳ３と、ＥｃＳ２とのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすることで、トランジスタのしきい値電圧の変動が低減され、安定した電気特性を得ることができる。
なお、第１の酸化物半導体層５３１、第２の酸化物半導体層５３２および第３の酸化物半導体層５３３のいずれか一つ以上の層には、結晶部が含まれることが好ましい。特に、第２の酸化物半導体層５３２および第３の酸化物半導体層５３３に含まれる結晶部は、表面と略垂直な方向にｃ軸が配向した結晶を有することが好ましい。そのような結晶を有する膜として、例えば、実施の形態１で説明したＣＡＡＣ−ＯＳ膜を用いることができる。
また、図１３の構造のトランジスタにおいて、第３の酸化物半導体層５３３はソース電極５４０およびドレイン電極５５０に接しており、電流を効率良く取り出すには第３の酸化物半導体層５３３のエネルギーギャップが絶縁体のように大きくないこと、および膜厚が薄いことが好ましい。また、酸化物半導体層５３０にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合は、Ｉｎのゲート絶縁膜への拡散を防ぐために、第３の酸化物半導体層５３３は第２の酸化物半導体層５３２よりもＩｎを少なくする組成とすることが好ましい。
ソース電極５４０およびドレイン電極５５０には、酸素と結合し易い導電材料を用いることが好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどを用いることができる。上記材料において、特に酸素と結合し易いＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高いＷを用いることがより好ましい。なお、酸素と結合し易い導電材料には、酸素が拡散し易い材料も含まれる。
酸素と結合し易い導電材料と酸化物半導体層を接触させると、酸化物半導体層中の酸素が、酸素と結合し易い導電材料側に拡散する現象が起こる。当該現象は、温度が高いほど顕著に起こる。トランジスタの作製工程には、いくつかの加熱工程があることから、上記現象により、酸化物半導体層のソース電極またはドレイン電極と接触した近傍の領域に酸素欠損が発生し、当該領域はｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
上記ｎ型化した領域は、図１３（Ｂ）のトランジスタの酸化物半導体層５３０中に、境界５３５として点線で示される。境界５３５は、真性半導体領域とｎ型半導体領域の境界であり、酸化物半導体層５３０におけるソース電極５４０またはドレイン電極５５０と接触した近傍の領域がｎ型化した領域となる。なお、境界５３５は模式的に示したものであり、実際には明瞭ではない場合がある。また、図１３（Ｂ）では、境界５３５が第２の酸化物半導体層５３２中で横方向に延びているように位置している状態を示したが、境界５３５は、第１の酸化物半導体層５３１中、または第３の酸化物半導体層５３３中で横方向に延びるように位置することもある。また、酸化物半導体層５３０のソース電極５４０またはドレイン電極５５０と下地絶縁膜５２０との間に挟まれた領域の膜厚方向全体がｎ型化することもある。
しかしながら、チャネル長が極短いトランジスタを形成する場合、上記酸素欠損の発生によってｎ型化した領域がトランジスタのチャネル長方向に延在してしまうことがある。この場合、トランジスタの電気特性には、しきい値電圧のシフトやゲート電圧でオンオフの制御ができない状態（導通状態）が現れる。そのため、チャネル長が極短いトランジスタを形成する場合は、ソース電極およびドレイン電極に酸素と結合し易い導電材料を用いることが必ずしも好ましいとはいえない。
したがって、ソース電極およびドレイン電極を積層とする構造としてもよい。この場合は、図１５（Ａ）、（Ｂ）に示すトランジスタ５０１のように、ソース電極５４０およびドレイン電極５５０のそれぞれを覆うように、第２のソース電極５４２および第２のドレイン電極５５２を酸素と結合しにくい導電材料で形成するとよい。ここで、図１５（Ａ）は上面図であり、図１５（Ａ）に示す一点鎖線Ｂ１−Ｂ２の断面が図１５（Ｂ）に相当する。なお、図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
例えば、ソース電極５４０およびドレイン電極５５０には、例えばチタン膜を用い、チャネル長を定める第２のソース電極５４２および第２のドレイン電極５５２には、窒化タンタル、窒化チタン、またはルテニウムを含む材料などを用いることができる。なお、酸素と結合しにくい導電材料には、酸素が拡散しにくい材料も含まれる。
上記酸素と結合しにくい導電材料を第２のソース電極５４２および第２のドレイン電極５５２に用いることによって、酸化物半導体層に形成されるチャネル形成領域に酸素欠損が形成されることを抑制することができ、チャネルのｎ型化を抑えることができる。したがって、チャネル長が極短いトランジスタであっても良好な電気特性を得ることができる。
なお、上記酸素と結合しにくい導電材料のみでソース電極およびドレイン電極を形成すると、酸化物半導体層５３０とのコンタクト抵抗が高くなりすぎることから、図１５に示すように、ソース電極５４０およびドレイン電極５５０を酸化物半導体層５３０上に形成し、ソース電極５４０およびドレイン電極５５０を覆うように第２のソース電極５４２および第２のドレイン電極５５２を形成することが好ましい。
このとき、ソース電極５４０およびドレイン電極５５０と酸化物半導体層５３０との接触面積を大として酸素欠損生成によってｎ型化した領域によりコンタクト抵抗を下げ、第２のソース電極５４２および第２のドレイン電極５５２と酸化物半導体層５３０との接触面積は小とすることが好ましい。第２のソース電極５４２および第２のドレイン電極５５２と酸化物半導体層５３０とのコンタクト抵抗が大きいとトランジスタの電気特性を低下させる場合がある。
ただし、第２のソース電極５４２および第２のドレイン電極５５２に窒化タンタルや窒化チタンなどの窒化物を用いる場合はソース電極５４０およびドレイン電極５５０と酸化物半導体層５３０との接触面積を大とする必要はない。窒化物中の窒素が酸化物半導体層５３０との界面近傍に僅かに拡散し、酸化物半導体層５３０中で窒素がドナー準位の形成に寄与してｎ型領域を形成し、コンタクト抵抗を低下させることができる。
一方、第２のソース電極５４２と第２のドレイン電極５５２との間隔は、例えば、３０ｎｍ以下としても良好なトランジスタの電気特性を得ることができる。
ゲート絶縁膜５６０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、ゲート絶縁膜５６０は上記材料の積層であってもよい。
ゲート電極５７０には、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、ＴａおよびＷなどの導電膜を用いることができる。また、当該ゲート電極は、上記材料の積層であってもよい。
ゲート絶縁膜５６０、およびゲート電極５７０上には酸化物絶縁層５８０が形成されていてもよい。当該酸化物絶縁層には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、当該酸化物絶縁層は上記材料の積層であってもよい。
ここで、酸化物絶縁層５８０は過剰酸素を有することが好ましい。過剰酸素を含む酸化物絶縁層とは、加熱処理などによって酸素を放出することができる酸化物絶縁層をいう。好ましくは、昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。当該酸化物絶縁層から放出される酸素はゲート絶縁膜５６０を経由して酸化物半導体層５３０のチャネル形成領域に拡散させることができることから、不本意に形成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
以上が本発明の一態様のトランジスタである。当該トランジスタは電気特性が良好であり、長期信頼性の高い半導体装置を作製することができる。
なお、本発明の一態様のトランジスタは、図１６（Ａ）、（Ｂ）に示す構造であってもよい。図１６（Ａ）は上面図であり、図１６（Ａ）に示す一点鎖線Ｄ１−Ｄ２の断面が図１６（Ｂ）に相当する。なお、図１６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１６に示すトランジスタ５０２はチャネルエッチ型のバックゲート構造であり、基板５１０上に形成された下地絶縁膜５２０、該下地絶縁膜上に形成されたゲート電極５７０、該下地絶縁膜および該ゲート電極上に形成されたゲート絶縁膜５６０、該ゲート絶縁膜上にゲート電極５７０と重畳するように形成された酸化物半導体層５３０、該酸化物半導体層上に形成されたソース電極５４０およびドレイン電極５５０を有する。また、酸化物半導体層５３０、ソース電極５４０、およびドレイン電極５５０上に酸化物絶縁層５８０が形成されていてもよい。当該酸化物絶縁層は必要に応じて設ければよく、さらにその上部に他の絶縁層を形成してもよい。
トランジスタ５０２では、表示装置などに用いる場合において、ゲート電極５７０が遮光層となるため、バックライト等から酸化物半導体層５３０のチャネル形成領域に向かって照射される光を遮ることができる。したがって、トランジスタ５０２の光劣化を防止することができ、信頼性の高い半導体装置を形成することができる。
なお、トップゲート型トランジスタであるトランジスタ５００においても、下地絶縁膜５２０と基板５１０との間に遮光層を設けることもできる。
また、本発明の一態様のトランジスタは、図１７（Ａ）、（Ｂ）に示す構造であってもよい。図１７（Ａ）は上面図であり、図１７（Ａ）に示す一点鎖線Ｅ１−Ｅ２の断面が図１７（Ｂ）に相当する。なお、図１７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１７に示すトランジスタ５０３はチャネル保護型のバックゲート構造であり、トランジスタ５０２の構造に保護膜５６２を設けた構造である。保護膜５６２を設けることで、酸化物半導体層５３０のオーバーエッチングを抑えることができる。また、エッチング工程にドライエッチングを用いる場合は、酸化物半導体層５３０へのプラズマダメージを抑えることができる。したがって、トランジスタを大面積に複数形成する場合において、電気特性のばらつきが少なく、信頼性のよいトランジスタを形成することができる。なお、保護膜５６２は、下地絶縁膜５２０、ゲート絶縁膜５６０、または酸化物絶縁層５８０に適用できる材料で形成することができる。
なお、酸化物半導体層５３０と同じ作製工程において、異なる領域に半導体層を形成し、その半導体層を用いて、抵抗素子を構成することも可能である。そして、その抵抗素子を用いて、保護回路を構成することも可能である。保護回路を設けることにより、静電気などからの破壊を低減することができる。
また、トランジスタ５００乃至トランジスタ５０３のそれぞれの構造を示す上面図においては、ソース電極５４０およびドレイン電極５５０の形状が酸化物半導体層５３０のチャネル幅方向の長さよりも短い構造となっている（トランジスタ５０１においては、第２のソース電極５４２および第２のドレイン電極５５２も含む）。これは、酸化物半導体層５３０のチャネル幅方向の端部をソース電極５４０またはドレイン電極５５０で覆うと、ゲート電極５７０からの電界の一部が遮断され、酸化物半導体層５３０に当該電界が印加されにくくなるためである。
したがって、ソース電極５４０またはドレイン電極５５０は、上記形状であることが好ましいが、トランジスタの電気特性が十分に満足するならば、その限りではない。例えば、トランジスタ５００およびトランジスタ５０１においては、図１８（Ａ）、（Ｂ）にそれぞれ示すように、ソース電極５４０およびドレイン電極５５０の形状が酸化物半導体層５３０のチャネル幅方向の長さよりも長い構造としてもよい。また、同様にトランジスタ５０２およびトランジスタ５０３においては、図１８（Ｃ）に示す構造としてもよい。図１８（Ａ）、（Ｂ）、（Ｃ）に示す構造とすることで、フォトリソグラフィ工程の難度を下げることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態、および実施例と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態２で説明した図１３に示すトランジスタ５００の作製方法について、図１９および図２０を用いて説明する。なお、図１５乃至図１７に示すトランジスタ５０１乃至トランジスタ５０３は、本実施の形態で説明するトランジスタの作製方法、およびそれぞれのトランジスタを説明する実施の形態を参照し、フォトリソグラフィ工程におけるレジストマスクの変更および工程順序を入れ替えることなどにより形成することができる。
基板５１０には、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることも可能であり、これらの基板上に半導体素子が設けられたものを用いてもよい。
上記基板上に下地絶縁膜５２０を形成する（図１９（Ａ）参照）。下地絶縁膜５２０は、プラズマＣＶＤ法またはスパッタ法等により、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて形成することができる。また、上記材料の積層であってもよく、少なくとも酸化物半導体層５３０と接する上層は酸化物半導体層５３０への酸素の供給源となりえる酸素を含む材料で形成することが好ましい。
なお、基板５１０の表面が絶縁体であり、後に設ける酸化物半導体層５３０への不純物拡散の影響が無い場合は、下地絶縁膜５２０を設けない構成とすることができる。
次に、下地絶縁膜５２０上に第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、第３の酸化物半導体層５３３をスパッタ法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜し、選択的にエッチングを行うことで酸化物半導体層５３０を形成する（図１９（Ｂ）参照）。なお、エッチングの前に加熱工程を行ってもよい。実施の形態２で説明したように、酸化物半導体層５３０は、一層、二層、または四層以上の酸化物半導体層の構成であってもよい。
第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、および第３の酸化物半導体層５３３には、実施の形態２で説明した材料を用いることができる。例えば、第１の酸化物半導体層５３１にＩｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、第２の酸化物半導体層５３２にＩｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、第３の酸化物半導体層５３３にＩｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。
また、第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、および第３の酸化物半導体層５３３として用いることのできる酸化物半導体は、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一つの金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
ただし、実施の形態２に詳細を記したように、第１の酸化物半導体層５３１および第３の酸化物半導体層５３３は、第２の酸化物半導体層５３２よりも電子親和力が小さくなるように材料を選択することが好ましい。
なお、酸化物半導体膜の成膜には、スパッタ法を用いることが好ましい。スパッタ法としては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。特に、成膜時に発生するゴミを低減でき、かつ膜厚分布も均一とすることからＤＣスパッタ法を用いることが好ましい。
第１の酸化物半導体層５３１、第２の酸化物半導体層５３２、第３の酸化物半導体層５３３としてＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、Ｉｎ、Ｇａ、Ｚｎの原子数比としては、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：４：３、Ｉｎ：Ｇａ：Ｚｎ＝１：５：４、Ｉｎ：Ｇａ：Ｚｎ＝１：６：６、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ：Ｇａ：Ｚｎ＝１：９：６、Ｉｎ：Ｇａ：Ｚｎ＝１：１：４、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２のいずれかの材料を用い、第１の酸化物半導体層５３１および第３の酸化物半導体層５３３の電子親和力が第２の酸化物半導体層５３２よりも小さくなるようにすればよい。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
また、第２の酸化物半導体層５３２は、第１の酸化物半導体層５３１および第３の酸化物半導体層５３３よりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、ＩｎがＧａよりも多い組成となる酸化物はＩｎがＧａと同等または少ない組成となる酸化物と比較して移動度が高くなる。そのため、第２の酸化物半導体層５３２にインジウムの含有量が多い酸化物を用いることで、高い移動度のトランジスタを実現することができる。
酸化物半導体は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。
酸化物半導体は、例えばＣＡＡＣを有してもよい。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ＣＡＡＣ−ＯＳは、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、結晶部を確認することができる場合がある。ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ＴＥＭによる観察像で、一辺１００ｎｍの立方体内に収まる大きさであることが多い。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、粒界（グレインバウンダリーともいう。）を明確に確認できない場合がある。ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、不純物が偏析することが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。
ＣＡＡＣ−ＯＳは、例えば、複数の結晶部を有し、当該複数の結晶部においてｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っている場合がある。そのため、ＣＡＡＣ−ＯＳは、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、２θが３１°近傍のピークが現れる場合がある。２θが３１°近傍のピークは、ＩｎＧａＺｎＯ４の結晶であれば、（００９）面に配向していることを示す。また、ＣＡＡＣ−ＯＳは、例えば、２θが３６°近傍のピークが現れる場合がある。２θが３６°近傍のピークは、ＺｎＧａ２Ｏ４の結晶であれば、（２２２）面に配向していることを示す。ＣＡＡＣ−ＯＳは、好ましくは、２θが３１°近傍にピークが現れ、２θが３６°近傍にピークが現れない。
また、ＣＡＡＣ−ＯＳは、例えば、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが揃っていない場合がある。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳであれば、ＸＲＤ装置を用い、ｃ軸に垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による分析を行うと、２θが５６°近傍のピークが現れる場合がある。２θが５６°近傍のピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面を示す。ここで、２θを５６°近傍で固定し、表面の法線ベクトルを軸（φ軸）として試料を回転させて分析（φスキャン）を行うと、ａ軸およびｂ軸の向きが揃っている単結晶酸化物半導体の場合は６つの対称性のピークが現れるが、ＣＡＡＣ−ＯＳの場合は明瞭なピークが現れない。
このように、ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない場合がある。
また、ＣＡＡＣ−ＯＳは、例えば、電子線回折パターンで、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ以下、または５ｎｍφ以下の電子線を用いて得られる電子線回折パターンを、極微電子線回折パターンと呼ぶ。
ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。
また、ＣＡＡＣ−ＯＳは、例えば、欠陥準位密度を低減することで形成することができる。酸化物半導体において、例えば、酸素欠損は欠陥準位である。酸素欠損は、トラップ準位となることや、水素を捕獲することによってキャリア発生源となることがある。ＣＡＡＣ−ＯＳを形成するためには、例えば、酸化物半導体に酸素欠損を生じさせないことが重要となる。したがって、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。または、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体である。
不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。したがって、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。したがって、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性が不安定となる場合がある。
また、高純度真性または実質的に高純度真性であるＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
酸化物半導体は、例えば多結晶を有してもよい。なお、多結晶を有する酸化物半導体を、多結晶酸化物半導体と呼ぶ。多結晶酸化物半導体は複数の結晶粒を含む。
酸化物半導体は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。
微結晶酸化物半導体は、例えば、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体に含まれる結晶部は、例えば、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、例えば、１ｎｍ以上１０ｎｍ以下の微結晶をナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶ。ナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観察像では、結晶部と結晶部との境界を明確に確認できない場合がある。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観察像では、明確な粒界を有さないため、不純物が偏析することが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。
ｎｃ−ＯＳは、例えば、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域）において原子配列に周期性を有する場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と結晶部との間で規則性がないため、巨視的には原子配列に周期性が見られない場合、または長距離秩序が見られない場合がある。したがって、ｎｃ−ＯＳは、例えば、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。ｎｃ−ＯＳは、例えば、ＸＲＤ装置を用い、結晶部よりも大きいビーム径のＸ線でｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示すピークが検出されない場合がある。また、ｎｃ−ＯＳは、例えば、結晶部よりも大きいビーム径（例えば、２０ｎｍφ以上、または５０ｎｍφ以上）の電子線を用いる電子線回折パターンでは、ハローパターンが観測される場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と同じか結晶部より小さいビーム径（例えば、１０ｎｍφ以下、または５ｎｍφ以下）の電子線を用いる極微電子線回折パターンでは、スポットが観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折パターンは、例えば、円を描くように輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折パターンは、例えば、当該領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳは、微小な領域において原子配列に周期性を有する場合があるため、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、結晶部と結晶部との間で規則性がないため、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
なお、酸化物半導体が、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域の積層構造を有する場合がある。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタ用ターゲットを用い、スパッタ法によって成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタ粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタ粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタ粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタ用ターゲットとしては、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットを用いることができる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットは、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のモル数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶体とする。なお、Ｘ、ＹおよびＺは任意の正数である。また、当該多結晶体の粒径は、例えば１μｍ以下など、小さいほど好ましい。ここで、粉末の種類、およびその混合するモル数比は、作製するスパッタ用ターゲットによって適宜変更すればよい。
次に、第１の加熱処理を行うことが好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、第２の酸化物半導体層５３２の結晶性を高め、さらに下地絶縁膜５２０、第１の酸化物半導体層５３１、および第３の酸化物半導体層５３３から水素や水などの不純物を除去することができる。なお、酸化物半導体層５３０を形成するエッチングの前に第１の加熱工程を行ってもよい。
なお、酸化物半導体層５３０を積層とする場合、下層に非晶質または微結晶を形成すると、上層にはＣＡＡＣ―ＯＳ膜が形成しやすくなる。したがって、第１の酸化物半導体層５３１を非晶質または微結晶とし、第２の酸化物半導体層５３２をＣＡＡＣ―ＯＳ膜とすることが好ましい。
次に、酸化物半導体層５３０上にソース電極５４０およびドレイン電極５５０となる第１の導電膜を形成する。第１の導電膜としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、またはこれらを主成分とする合金材料を用いることができる。例えば、スパッタ法などにより１００ｎｍのチタン膜を形成する。
次に、第１の導電膜を酸化物半導体層５３０上で分断するようにエッチングし、ソース電極５４０およびドレイン電極５５０を形成する（図１９（Ｃ）参照）。
このとき、第１の導電膜のオーバーエッチングによって、図示したように酸化物半導体層５３０の一部がエッチングされた形状となる。ただし、第１の導電膜と酸化物半導体層５３０のエッチングの選択比が大きい場合は、酸化物半導体層５３０がエッチングされない形状となることもある。
次に、第２の加熱処理を行うことが好ましい。第２の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第２の加熱処理により、酸化物半導体層５３０から、さらに水素や水などの不純物を除去することができる。
次に、酸化物半導体層５３０、ソース電極５４０およびドレイン電極５５０上にゲート絶縁膜５６０を形成する（図２０（Ａ）参照）。ゲート絶縁膜５６０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどを用いることができる。なお、ゲート絶縁膜５６０は、上記材料の積層であってもよい。ゲート絶縁膜５６０は、スパッタ法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。
次に、ゲート絶縁膜５６０上に第２の導電膜を形成する。第２の導電膜としては、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｔａ、Ｗ、またはこれらを主成分とする合金材料を用いることができる。第２の導電膜は、スパッタ法などにより形成することができる。そして、第２の導電膜をチャネル形成領域と重畳するように加工し、ゲート電極５７０を形成する（図２０（Ｂ）参照）。
次に、ゲート絶縁膜５６０、ゲート電極５７０上に酸化物絶縁層５８０を形成する（図２０（Ｃ）参照）。酸化物絶縁層５８０は、下地絶縁膜５２０、またはゲート絶縁膜５６０に適用できる材料を用いることができ、スパッタ法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。酸化物絶縁層５８０は、酸化物半導体層５３０に対し酸素を供給できるよう過剰に酸素を含む膜とすることが好ましい。
また、酸化物絶縁層５８０にイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加することによって、酸化物絶縁層５８０から酸化物半導体層５３０への酸素の供給をさらに容易にすることができる。
次に、第３の加熱処理を行うことが好ましい。第３の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第３の加熱処理により、下地絶縁膜５２０、ゲート絶縁膜５６０、酸化物絶縁層５８０から過剰酸素が放出されやすくなり、酸化物半導体層５３０の酸素欠損を低減することができる。
なお、本実施の形態で説明した金属膜などは、代表的にはスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
以上の工程で、図１３に示すトランジスタ５００を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態、および実施例と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、実施の形態１乃至３で説明した半導体装置を用いることのできる電子機器の例について説明する。
実施の形態１乃至３で説明した半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、パーソナルコンピュータ、ワードプロセッサ、画像再生装置、ポータブルオーディオプレーヤ、ラジオ、テープレコーダ、ステレオ、電話、コードレス電話、携帯電話、自動車電話、トランシーバ、無線機、ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ等のカメラ、電気シェーバ、ＩＣチップ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い機、食器乾燥機、衣類乾燥機、布団乾燥機、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、放射線測定器、透析装置、Ｘ線診断装置等の医療機器、などが挙げられる。また、煙感知器、熱感知器、ガス警報装置、防犯警報装置などの警報装置も挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、燃料を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の一部の具体例を図２２に示す。
図２２（Ａ）に示すテレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を出力することが可能である。本発明の一態様の半導体装置を有する記憶装置は、表示部８００２を動作するための駆動回路に用いることが可能である。
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵ８００４や、メモリを備えていてもよい。ＣＰＵ８００４やメモリに、本発明の一態様の半導体装置を有するＣＰＵ、記憶装置を用いることができる。
図２２（Ａ）に示す警報装置８１００は住宅用火災警報器である。警報装置８１００は、煙または熱の検出部８１０２と、マイクロコンピュータ８１０１を有している。マイクロコンピュータ８１０１は、先の実施の形態に示した半導体装置を含む電気機器の一例である。
また、図２２（Ａ）に示す室内機８２００および室外機８２０４を有するエアコンディショナーは、先の実施の形態に示した半導体装置を含む電気機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図２２（Ａ）においては、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。先の実施の形態に示した半導体装置をエアコンディショナーに用いることによって省電力化を図ることができる。
また、図２２（Ａ）に示す電気冷凍冷蔵庫８３００は、先の実施の形態に示した半導体装置を含む電気機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図２２（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。先の実施の形態に示した半導体装置を電気冷凍冷蔵庫８３００に用いることによって省電力化が図れる。
図２２（Ｂ）には、電気機器の一例である電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、回路９７０２により出力が調整されて、駆動装置９７０３に供給される。回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。先の実施の形態に示した半導体装置を電気自動車９７００に用いることによって省電力化が図れる。
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、回路９７０２に制御信号を出力する。回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
なお、本実施の形態は、本明細書で示す他の実施の形態、および実施例と適宜組み合わせることができる。
本実施例では、酸化物半導体層のＣＰＭ測定、および酸化物半導体層を用いたトランジスタの電気特性について行った実験結果について説明する。
まず、本実施例で作製したＣＰＭ測定用試料について、図２３（Ａ）を用いて説明する。
まず、ガラス基板７１０上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を１００ｎｍ形成した。当該Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のＩｎ−Ｇａ−Ｚｎ−Ｏをスパッタターゲットに用い、アルゴン：酸素＝１：１（流量比）をスパッタガスとし、基板温度２００℃でＤＣスパッタ法にて成膜を行った。
次に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を選択的にエッチングすることにより、島状の酸化物半導体層７３０を形成した。
次に、温度４５０℃で、窒素雰囲気での加熱処理を１時間行った後、ドライエア（乾燥雰囲気）にて、１時間の加熱処理を行った。
次に、酸化物半導体層７３０上に、１００ｎｍ＼４００ｎｍ＼１００ｎｍのチタン＼アルミニウム＼チタン積層膜を形成した。当該積層膜は、チタン金属およびアルミニウム金属をスパッタターゲットに用い、アルゴンをスパッタガスとし、ＤＣスパッタ法にて成膜を行った。そして、当該積層膜を選択的にエッチングすることにより、電極層７４０、７５０を形成した。
次に、温度３００℃で、ドライエア（乾燥雰囲気）にて、１時間の加熱処理を行った。
次に、酸化物半導体層５３０および電極層７４０、７５０上に酸化物絶縁層７８０を形成した。当該酸化物絶縁層７８０には、プラズマＣＶＤ法で形成した酸化窒化シリコン膜を用いた。当該酸化窒化シリコン膜の成膜条件は、基板温度を２２０℃、ＳｉＨ４流量を３０ｓｃｃｍまたは１２０ｓｃｃｍ、投入電力を１５０Ｗまたは１０００Ｗ、成膜圧力を４０Ｐａ、１２０Ｐａ、または２００Ｐａとした。
当該酸化物絶縁層は、酸化物半導体層７３０への酸素供給の役割を有する。本実施例では、酸化物半導体層７３０を一定とし、酸化物絶縁層７８０の成膜条件振りを行うことで酸化物半導体層７３０中の欠陥準位の密度が異なる複数のサンプルを作製した。
そして、温度３００℃で、窒素雰囲気での加熱処理を１時間行った。
以上により、図２３（Ａ）に示すＣＰＭ測定用試料を作製した。
また、上記ＣＰＭ測定用試料と同様の形成条件を用いて、トランジスタを作製した。トランジスタの構造は図２３（Ｂ）に示すボトムゲート構造で、上記ＣＰＭ測定用試料とはゲート電極７７０を有する点、ゲート絶縁膜７６０を有する点、および酸化物半導体層７３０の膜厚が異なる。なお、トランジスタのサイズは、Ｌ／Ｗ＝６μｍ／５０μｍとした。
まず、ガラス基板７１０上に１００ｎｍのタングステン膜を形成した。当該タングステン膜は、タングステン金属をスパッタターゲットに用い、アルゴンをスパッタガスとし、ＤＣスパッタ法にて成膜を行った。そして、当該タングステン膜を選択的にエッチングすることにより、ゲート電極７７０を形成した。
次に、ゲート絶縁膜７６０として、５０ｎｍの窒化珪素膜および２００ｎｍの酸化窒化シリコン膜の積層をプラズマＣＶＤ法で形成した。
次に、ＣＰＭ測定用試料と同様の方法を用いて、３５ｎｍの酸化物半導体層７３０（Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜）を形成した。
その他の要素の作製条件および加熱処理等の条件は、ＣＰＭ測定用試料と同じ条件を用いた。このようにして、ＣＰＭ測定用試料と対応する、酸化物半導体層７３０中の欠陥準位の密度が異なる複数のトランジスタを作製した。
図２４は、それぞれのサンプルのＣＰＭ測定結果およびトランジスタのＩｄ−Ｖｇ特性を比較した図である。上から、酸化物半導体層中の欠陥準位の吸収係数が大きい順に図示しており、当該吸収係数の値が小さくなるに従ってトランジスタのしきい値電圧のマイナス方向シフトが解消され、ばらつきも減少することがわかった。
これらの結果より、少なくともノーマリーオフ特性（Ｖｇ＝０Ｖ時にオフ状態である特性）を得るには、酸化物半導体層中の欠陥準位の吸収係数を５×１０−２／ｃｍ以下とすることが好ましいといえる。なお、トランジスタの電気特性のばらつき等は、酸化物半導体層中の欠陥準位以外の要因も寄与する。したがって、酸化物半導体層中の欠陥準位の吸収係数の大小とトランジスタの電気特性のばらつきの大小は一致しないことがある。
なお、本実施例は、本明細書で示す実施の形態と適宜組み合わせることができる。
２０１ ランプ
２０２ モノクロメータ
２０３ フィルタ
２０４ ビームスプリッタ
２０５ フォトダイオード
２０６ 直流電源
２０７ ロックインアンプ
２０８ 計算機
２０９ ロックインアンプ
２１０ 試料
２１１ａ 電極
２１１ｂ 電極
５００ トランジスタ
５０１ トランジスタ
５０２ トランジスタ
５０３ トランジスタ
５１０ 基板
５２０ 下地絶縁膜
５３０ 酸化物半導体層
５３１ 第１の酸化物半導体層
５３２ 第２の酸化物半導体層
５３３ 第３の酸化物半導体層
５３５ 境界
５４０ ソース電極
５４２ 第２のソース電極
５５０ ドレイン電極
５５２ 第２のドレイン電極
５６０ ゲート絶縁膜
５６２ 保護膜
５７０ ゲート電極
５８０ 酸化物絶縁層
７１０ ガラス基板
７３０ 酸化物半導体層
７４０ 電極層
７５０ 電極層
７６０ ゲート絶縁膜
７７０ ゲート電極
７８０ 酸化物絶縁層
８０００ テレビジョン装置
８００１ 筐体
８００２ 表示部
８００３ スピーカ部
８００４ ＣＰＵ
８１００ 警報装置
８１０１ マイクロコンピュータ
８１０２ 検出部
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ ＣＰＵ
８２０４ 室外機
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ ＣＰＵ
９７００ 電気自動車
９７０１ 二次電池
９７０２ 回路
９７０３ 駆動装置
９７０４ 処理装置

Claims (10)

  1. ４００ｎｍ乃至８００ｎｍの波長範囲において、一定光電流法（ＣＰＭ法）で観測される光吸収を有し、
    前記光吸収において、バンドテイルによる光吸収を除くことにより得られる欠陥準位の吸収係数が５×１０−２／ｃｍ以下であることを特徴とする酸化物からなる半導体膜。
  2. 請求項１において、前記酸化物は、ｃ軸が前記酸化物の表面に略垂直である結晶部を含むことを特徴とする半導体膜。
  3. 請求項１または２において、前記酸化物は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であることを特徴とする半導体膜。
  4. ゲート電極層と、
    前記ゲート電極層と接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記ゲート電極層と重畳する酸化物半導体層と、
    前記酸化物半導体層に接して設けられたソース電極層およびドレイン電極層と、
    を有し、
    前記酸化物半導体層は、
    ４００ｎｍ乃至８００ｎｍの波長範囲において、一定光電流法（ＣＰＭ法）で観測される光吸収を有し、
    前記光吸収において、バンドテイルによる光吸収を除くことにより得られる欠陥準位の吸収係数が５×１０−２／ｃｍ以下であることを特徴とする半導体装置。
  5. 請求項４において、前記酸化物半導体層は、ｃ軸が前記酸化物半導体層の表面に略垂直である結晶部を含むことを特徴とする半導体装置。
  6. 請求項４または５において、前記酸化物半導体層は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であることを特徴とする半導体装置。
  7. 請求項４において、前記酸化物半導体層は、第１の酸化物半導体層、第２の酸化物半導体層、および第３の酸化物半導体層が順に積層された多層膜であることを特徴とする半導体装置。
  8. 請求項７において、前記第１の酸化物半導体層および前記第３の酸化物半導体層は、前記第２の酸化物半導体層よりも伝導帯下端のエネルギーが０．０５ｅＶ以上２ｅＶ以下の範囲で真空準位に近いことを特徴とする半導体装置。
  9. 請求項７または８において、前記第２の酸化物半導体層は、ｃ軸が当該第２の酸化物半導体層の表面に略垂直である結晶部を含む半導体装置。
  10. 請求項７乃至９のいずれか一項において、前記第１の酸化物半導体層乃至前記第３の酸化物半導体層は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、前記第１の酸化物半導体層および前記第３の酸化物半導体層は、Ｉｎに対するＭの原子数比が前記第２の酸化物半導体層よりも大きいことを特徴とする半導体装置。
JP2014042743A 2013-03-06 2014-03-05 半導体膜および半導体装置 Withdrawn JP2014209574A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014042743A JP2014209574A (ja) 2013-03-06 2014-03-05 半導体膜および半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013044225 2013-03-06
JP2013044225 2013-03-06
JP2013063720 2013-03-26
JP2013063720 2013-03-26
JP2014042743A JP2014209574A (ja) 2013-03-06 2014-03-05 半導体膜および半導体装置

Publications (2)

Publication Number Publication Date
JP2014209574A true JP2014209574A (ja) 2014-11-06
JP2014209574A5 JP2014209574A5 (ja) 2017-03-30

Family

ID=51486732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014042743A Withdrawn JP2014209574A (ja) 2013-03-06 2014-03-05 半導体膜および半導体装置

Country Status (3)

Country Link
US (1) US9829533B2 (ja)
JP (1) JP2014209574A (ja)
KR (1) KR102153110B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127288A (ja) * 2014-12-26 2016-07-11 株式会社半導体エネルギー研究所 半導体装置及び当該半導体装置を有する表示装置
JP2016164979A (ja) * 2015-02-27 2016-09-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9831353B2 (en) 2014-12-26 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, display module, electronic device, oxide, and manufacturing method of oxide
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
TWI581317B (zh) * 2014-11-14 2017-05-01 群創光電股份有限公司 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR102428557B1 (ko) * 2017-11-20 2022-08-02 엘지디스플레이 주식회사 가시광 흡수율이 향상된 산화물 반도체 포토 트랜지스터 및 그 제조 방법
JP7137979B2 (ja) * 2018-07-09 2022-09-15 キオクシア株式会社 半導体装置
CN109037389B (zh) * 2018-08-22 2024-04-30 东莞理工学院 一种氧化物基薄膜晶体管型紫外探测器及其制备方法
KR102619290B1 (ko) * 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
KR102271442B1 (ko) * 2019-10-30 2021-07-01 한국과학기술연구원 피드백 전계 효과 트랜지스터 및 이를 포함하는 광 센서
KR20210083638A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN113656950B (zh) * 2021-07-30 2024-06-11 西安理工大学 一种基于不同空位浓度的氧化锌阻变存储器性能优化方法
CN113809163B (zh) * 2021-09-17 2023-11-24 武汉天马微电子有限公司 金属氧化物晶体管、显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置

Family Cites Families (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2012101A (en) 1929-07-19 1935-08-20 Hynes Lee Powers Liquid heating system
US2014103A (en) 1933-06-28 1935-09-10 Fairbanks Morse & Co Impulse coupling
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH06132303A (ja) 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06268224A (ja) 1993-03-12 1994-09-22 Mitsubishi Electric Corp 電界効果型トランジスタを含む半導体装置
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7868320B2 (en) 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
WO2007017982A1 (ja) 2005-08-11 2007-02-15 Sharp Kabushiki Kaisha 回路基板、電子装置、及び、回路基板の製造方法
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101334182B1 (ko) 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8420456B2 (en) 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305730B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
CN101840936B (zh) 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US7977151B2 (en) * 2009-04-21 2011-07-12 Cbrite Inc. Double self-aligned metal oxide TFT
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102106460B1 (ko) 2009-07-03 2020-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101996773B1 (ko) 2009-10-21 2019-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105023942B (zh) 2009-12-28 2018-11-02 株式会社半导体能源研究所 制造半导体装置的方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011102203A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device using the same
CN102782859B (zh) 2010-02-26 2015-07-29 株式会社半导体能源研究所 半导体装置的制造方法
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR20180122756A (ko) 2010-04-02 2018-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102870219B (zh) 2010-04-23 2016-04-27 株式会社半导体能源研究所 半导体装置的制造方法
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
CN105390402B (zh) 2010-04-23 2018-09-07 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101689378B1 (ko) 2010-04-23 2016-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5606787B2 (ja) 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
US8779433B2 (en) 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112011102644B4 (de) * 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
US8916866B2 (en) 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5601181B2 (ja) 2010-12-02 2014-10-08 富士通セミコンダクター株式会社 磁気抵抗効果素子及びその製造方法
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US8625085B2 (en) * 2011-03-08 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Defect evaluation method for semiconductor
JP5836846B2 (ja) 2011-03-11 2015-12-24 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP5716467B2 (ja) 2011-03-11 2015-05-13 富士通株式会社 電界効果トランジスタとその製造方法
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20140024866A (ko) * 2011-06-17 2014-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제조 방법
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102130184B1 (ko) 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140108026A (ko) 2013-02-28 2014-09-05 삼성디스플레이 주식회사 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127288A (ja) * 2014-12-26 2016-07-11 株式会社半導体エネルギー研究所 半導体装置及び当該半導体装置を有する表示装置
US9831353B2 (en) 2014-12-26 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, display module, electronic device, oxide, and manufacturing method of oxide
JP2016164979A (ja) * 2015-02-27 2016-09-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器

Also Published As

Publication number Publication date
US20140252345A1 (en) 2014-09-11
KR102153110B1 (ko) 2020-09-07
KR20140109817A (ko) 2014-09-16
US9829533B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
US9829533B2 (en) Semiconductor film and semiconductor device
JP7185677B2 (ja) トランジスタ
JP6530844B2 (ja) 半導体装置
JP7397137B2 (ja) 半導体装置
JP6637560B2 (ja) 半導体装置
US9905703B2 (en) Method for manufacturing semiconductor device
JP6285703B2 (ja) 半導体装置
KR102255106B1 (ko) 반도체 장치
JP6285153B2 (ja) 半導体装置
KR102166554B1 (ko) 반도체 장치
TWI628798B (zh) 半導體裝置及其製造方法
US9865743B2 (en) Semiconductor device including oxide layer surrounding oxide semiconductor layer

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180306