JP7137979B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7137979B2
JP7137979B2 JP2018129946A JP2018129946A JP7137979B2 JP 7137979 B2 JP7137979 B2 JP 7137979B2 JP 2018129946 A JP2018129946 A JP 2018129946A JP 2018129946 A JP2018129946 A JP 2018129946A JP 7137979 B2 JP7137979 B2 JP 7137979B2
Authority
JP
Japan
Prior art keywords
electrode
layer
binding energy
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018129946A
Other languages
English (en)
Other versions
JP2020009911A (ja
Inventor
淳司 片岡
知正 上田
智明 澤部
圭司 池田
信美 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018129946A priority Critical patent/JP7137979B2/ja
Priority to US16/351,245 priority patent/US10950735B2/en
Publication of JP2020009911A publication Critical patent/JP2020009911A/ja
Application granted granted Critical
Publication of JP7137979B2 publication Critical patent/JP7137979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Description

本発明の実施形態は、半導体装置に関する。
例えば、インジウム、ガリウム及び亜鉛を含む酸化物半導体を含む半導体装置がある。半導体装置において、特性の向上が望まれる。
特開２０１６－１３４５７８号公報
本発明の実施形態は、特性を向上できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、半導体層及び第１層を含む。前記半導体層は、Ｉｎ、Ｇａ、Ｚｎ、Ａｌ、Ｓｎ、Ｔｉ、Ｓｉ、Ｇｅ、Ｃｕ、Ａｓ及びＷの少なくも１つを含む第１元素と、酸素と、を含み第１部分を含む。前記第１層は、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｕ、Ａｌ、Ａｇ、Ｈｆ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｙ、Ｖ、Ｃｒ、Ｎｉ、Ｎｂ、Ｉｎ、Ｇａ、Ｚｎ及びＳｎよりなる群から選択された少なくとも１つを含む第２元素を含む。記第１部分は、第１領域及び第２領域を含む。前記第２領域は、前記第１領域と前記第１層との間に設けられる。前記第１領域は、前記第１元素と酸素との結合を含む。前記第２領域は、前記第１元素と金属元素との結合を含む。前記第１部分から前記第１層への第１方向に沿う前記第１層の厚さは、０．５ｎｍ以上３ｎｍ未満である。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２（ａ）～図２（ｄ）は、半導体装置の分析結果を例示するグラフ図である。 図３は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図４（ａ）～図４（ｄ）は、半導体装置の特性を例示するグラフ図である。 図５（ａ）及び図５（ｂ）は、半導体装置の特性を例示するグラフ図である。 図６（ａ）及び図６（ｂ）は、半導体装置の特性を例示するグラフ図である。 図７は、半導体装置の特性を例示するグラフ図である。 図８は、半導体装置の特性を例示するグラフ図である。 図９は、第３実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、半導体層１０、及び、第１層３１を含む。この例では、第１電極５１がさらに設けられている。
半導体層１０は、第１元素及び酸素を含む。第１元素は、Ｉｎ、Ｇａ、Ｚｎ、Ａｌ、Ｓｎ、Ｔｉ、Ｓｉ、Ｇｅ、Ｃｕ、Ａｓ及びＷの少なくも１つを含む。第１元素は、複数の種類の元素を含んでも良い。１つの例において、第１元素は、Ｉｎ、Ｇａ及びＺｎを含む。この場合、半導体層１０は、例えば、ＩｎＧａＺｎＯを含む。半導体層１０は、例えば、酸化物半導体を含む。半導体層１０は、少なくとも第１部分１１を含む。後述するように、半導体層１０は、他の部分をさらに含んでも良い。
第１層３１は、第２元素を含む。第２元素は、例えば、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｕ、Ａｌ、Ａｇ、Ｈｆ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｙ、Ｖ、Ｃｒ、Ｎｉ、Ｎｂ、Ｉｎ、Ｇａ、Ｚｎ及びＳｎよりなる群から選択された少なくとも１つを含む。第２元素は、例えば、Ｗである。この場合、第１層３１は、Ｗを含む。この場合、第１層３１は、例えばＷ膜である。後述するように、第１層３１は、第２元素に加えて酸素を含んでも良い。
半導体層１０の第１部分１１から第１層３１への方向を第１方向とする。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第１層３１は、例えば、Ｘ－Ｙ平面に沿って広がる。半導体層１０は、例えば、Ｘ－Ｙ平面に沿って広がる。
例えば、第１電極５１が設けられる場合、第１層３１は、第１方向（Ｚ軸方向）において、第１部分１１と第１電極５１との間に設けられる。
例えば、第１電極５１は、第１酸化物、Ａｕ、Ｐｔ及びＰｄよりなる群から選択された少なくとも１つを含む。上記の第１酸化物は、Ｉｎ、Ｓｎ、Ｚｎ及びＴｉよりなる群から選択された少なくともいずれかの元素を含む酸化物を含む。１つの例において、第１電極５１は、ＩＴＯ（Indium Tin Oxide）を含む。別の例において、第１電極５１は、Ａｕなどを含んでも良い。
実施形態においては、半導体層１０の第１部分１１において、第１元素の結合の状態に分布が設けられる。
例えば、第１部分１１は、第１領域ｒ１及び第２領域ｒ２を含む。第２領域ｒ２は、第１領域ｒ１と第１層３１との間に設けられる。１つの例において、第２領域ｒ２は、第１層３１と接する。
第１領域ｒ１は、第１元素と酸素との結合を含む。第２領域ｒ２は、第１元素と金属元素との結合を含む。第１元素と金属元素との結合は、例えば、第１元素と第１元素との結合を含む。第２領域ｒ２は、第１元素と酸素との結合を含んでも良い。
１つの例において、半導体層１０がＩｎＧａＺｎＯを含む場合、第１元素は、Ｉｎを含む。この場合、第１領域ｒ１は、Ｉｎと酸素との結合を含む。このとき、第２領域ｒ２は、Ｉｎと金属元素との結合を含む。例えば、第２領域ｒ２は、ＩｎとＩｎとの結合を含む。第２領域ｒ２は、Ｉｎと酸素との結合をさらに含んでも良い。
半導体層１０がＩｎＧａＺｎＯを含む場合、第１元素は、Ｇａを含む。この場合、第１領域ｒ１は、Ｇａと酸素との結合を含む。このとき、第２領域ｒ２は、Ｇａと金属元素との結合を含む。例えば、第２領域ｒ２は、ＧａとＧａとの結合を含む。第２領域ｒ２は、Ｇａと酸素との結合をさらに含んでも良い。
例えば、第２領域ｒ２は、Ｉｎ－Ｇａの結合を含んでも良い。第２領域ｒ２は、Ｉｎ－Ｚｎの結合を含んでも良い。第２領域ｒ２は、Ｇａ－Ｚｎの結合を含んでも良い。
例えば、第２領域ｒ２における酸素の濃度は、第１領域ｒ１における酸素の濃度よりも低い。
例えば、第２領域ｒ２における導電率は、第１領域ｒ１における導電率よりも低い。
実施形態によれば、例えば、半導体層１０（この例では、第１部分１１）と第１層３１との間において、良好なコンタクト性が得られる。例えば、半導体層１０（この例では、第１部分１１）と第１電極５１との間において、良好なオーミックコンタクト特性が得られる。例えば、低い電気抵抗が得られる。実施形態によれば、コンタクト抵抗を低減できる半導体装置を提供できる。実施形態によれば、特性を向上できる半導体装置を提供できる。
例えば、第１層３１は、半導体層１０の第１部分１１に含まれる第１元素を還元する。これにより、第１元素と第１元素との結合が生じ易くなる。例えば、Ｉｎ－Ｉｎの結合が生じる。これにより、Ｉｎ－Ｉｎの結合を含む部分（第２領域ｒ２）の抵抗を局所的に低くできる。これにより、良好なコンタクト性が得られると考えられる。
実施形態に係る１つの例において、第１層３１の厚さｔ１（図１参照）は、例えば、０．５ｎｍ以上５ｎｍ以下である。厚さｔ１は、例えば、０．５ｎｍ以上３ｎｍ未満でも良い。厚さｔ１が薄いことで、第１元素が還元される領域（第２領域ｒ２）が過度に広がることが抑制できる。
例えば、第１厚さｔ１が過度に厚いと、第２領域ｒ２が過度に広がる。例えば、第２領域ｒ２がＺ軸方向で第１層３１と重ならない部分を含む場合が生じる。例えば、第２領域ｒ２がＺ軸方向で第１電極５１と重ならない部分を含むようになる。この場合、横方向（Ｘ－Ｙ平面に沿う方向）において、抵抗が低い領域が過度に広がる。この場合、実施形態がトランジスタなどに応用された場合に、実効的なチャネル長に悪影響が生じる可能がある。例えば、実施形態が選択スイッチ（例えば非線形素子）などに応用された場合に、所望の領域以外の領域が低い抵抗となり、所望の動作が得られ易くなる可能性がある。
実施形態においては、厚さｔ１を適正に設定することで、低抵抗領域が過度に広がることが抑制できる。
上記のように、第２領域ｒ２は第１層３１と接して良い。第２領域ｒ２の第１方向（Ｚ軸方向に沿う厚さ）は、第１層３１の厚さｔ１以下でも良い。第２領域ｒ２の第１方向（Ｚ軸方向に沿う厚さ）は、第１層３１の厚さｔ１の２倍以下でも良い。
一方、第１領域ｒ１は、第１層３１から離れる。１つの例において、第１領域ｒ１と第１層３１との間のＺ軸方向に沿う距離は、例えば、厚さｔ１の１０倍以上でも良い。例えば、厚さｔ１が２ｎｍである場合、第１領域ｒ１と第１層３１との間のＺ軸方向に沿う距離は、２０ｎｍ以上でも良い。第１領域ｒ１と第１層３１との間のＺ軸方向に沿う距離は、例えば、厚さｔ１の１００倍以下でも良い。上記のような元素の結合を調べる場合は、上記のような位置の特性を調べても良い。
以下、半導体層１０における元素の状態の分析結果の例について説明する。以下に説明する第１試料において、半導体層１０は、ＩｎＧａＺｎＯである。第１層３１は、２ｎｍの厚さのＷ膜である。第１電極５１は、ＩＴＯである。一方、第２試料において、第１層３１は設けられない。第２試料においては、半導体層１０（ＩｎＧａＺｎＯ膜）と第１電極５１（ＩＴＯ膜）とが互いに接する。
図２（ａ）～図２（ｄ）は、半導体装置の分析結果を例示するグラフ図である。
図２（ａ）及び図２（ｂ）は、上記の第１試料ＳＰ１に対応する。図２（ｃ）及び図２（ｄ）は、上記の第２試料ＳＰ２に対応する。これらの図は、これらの試料のＸ線光電分光分析（ＸＰＳ：X-ray Photoelectron Spectroscopy）の結果を例示している。上記の２種類の試料において、第１電極５１のうちの厚さ２ｎｍの部分を残し、他の部分を除去した状態で、ＸＰＳ分析が行われる。図２（ａ）～図２（ｄ）は、半導体層１０の表面部分の特性に対応する。表面部分は、上記の第２領域ｒ２に対応する。
これらの図の横軸は、結合エネルギーＢＥ（ｅＶ）に対応する。これらの図の縦軸は、得られる信号の強度Ｉｎｔ（任意単位）に対応する。図２（ａ）及び図２（ｃ）は、Ｉｎ３ｄ５／２の状態に対応する。図２（ｂ）及び図２（ｄ）は、Ｇａ２ｐ３／２の状態に対応する。
図２（ａ）に示すように、第１試料ＳＰ１においては、結合エネルギーＢＥが４４０ｅＶ以上４５０ｅＶ以下（この例では、４４４ｅＶ以上４４６ｅＶ以下。４４４．５ｅＶ以上４４５．５ｅＶ以下でも良い）の領域において、第１ピークｐｋ１が観測される。第１ピークｐｋ１は、Ｉｎ－Ｏの結合に対応する。さらに、結合エネルギーが４４３．３ｅＶ付近において、信号の強度Ｉｎｔにショルダーｓｄ１が観測される。このショルダーｓｄ１は、Ｉｎと金属元素との結合（例えばＩｎ－Ｉｎの結合）に対応する。
図２（ｃ）に示すように、第２試料ＳＰ２においても、結合エネルギーＢＥが４４０ｅＶ以上４５０ｅＶ以下（この例では、４４４ｅＶ以上４４６ｅＶ以下。４４４．５ｅＶ以上４４５．５ｅＶ以下でも良い）の領域において、第２ピークｐｋ２が観測される。第２ピークｐｋ２は、Ｉｎ－Ｏの結合に対応する。第２試料ＳＰ２においては、結合エネルギーが４４３．３ｅＶ付近におけるショルダーｓｄ１は、観測されない。
このように、第１試料ＳＰ１は、Ｉｎ－Ｏの結合、及び、Ｉｎ－金属元素の結合を含む。これに対して、第２試料ＳＰ２は、Ｉｎ－Ｏの結合を含み、Ｉｎ－金属元素の結合を実質的に含まない。
第１試料ＳＰ１においては、半導体層１０に第１層（Ｗ膜）が設けられている。このため、第１層３１に含まれるＷにより、半導体層１０の表面部分が還元され、Ｉｎ－Ｏの結合からからＩｎ－金属元素の結合が生じたと考えられる。一方、第２試料ＳＰ２においては、Ｗ膜が設けられていないため、半導体層１０が還元されることがなく、Ｉｎ－金属元素の結合が実質的に生じないと考えられる。
一方、図２（ｂ）に示すように、第１試料ＳＰ１において、結合エネルギーＢＥが１１１４ｅＶ以上１１２３ｅＶ以下（この例では、１１１８ｅＶ以上１１１９ｅＶ以下。１１１７．５ｅＶ以上１１１９．５ｅＶ以下でも良い）の領域において、第３ピークｐｋ３が観測される。第３ピークｐｋ３は、Ｇａ－Ｏの結合に対応する。さらに、結合エネルギーＢＥが１１１６ｅＶ付近において、信号の強度Ｉｎｔにショルダーｓｄ２が観測される。このショルダーｓｄ２は、Ｇａと金属元素との結合（例えば、Ｇａ－Ｇａの結合）に対応する。
図２（ｄ）に示すように、第２試料ＳＰ２において、結合エネルギーＢＥが結合エネルギーＢＥが１１１４ｅＶ以上１１２３ｅＶ以下（この例では、１１１８ｅＶ以上１１１９ｅＶ以下。１１１７．５ｅＶ以上１１１９．５ｅＶ以下でも良い）の領域において、第４ピークｐｋ４が観測される。第４ピークｐｋ４は、Ｇａ－Ｏの結合に対応する。第４試料ＳＰ４においては、結合エネルギーＢＥが１１１６ｅＶ付近のショルダーｓｄ２は、観測されない。
このように、第１試料ＳＰ１は、Ｇａ－Ｏの結合、及び、Ｇａ－金属元素の結合を含む。これに対して、第２試料ＳＰ２は、Ｇａ－Ｏの結合を含み、Ｇａ－金属元素の結合を実質的に含まない。第１試料ＳＰ１においては、第１層３１に含まれるＷにより、半導体層１０の表面部分が還元され、Ｇａ－Ｏの結合からＧａ－金属元素の結合が生じたと考えられる。一方、第２試料ＳＰ２においては、Ｗ膜が設けられていないため、半導体層１０が還元されることがなく、Ｇａ－金属元素の結合が実質的に生じないと考えられる。
第１層３１から離れた第１領域ｒ１は、第１層３１の影響を実質的に受けず、第２試料ＳＰ２の特性に対応する特性を有する。
実施形態においては、例えば、第１元素は、Ｉｎを含む。このとき、第２領域ｒ２（第１試料ＳＰ１に対応）のＸ線光電分光分析で得られる第１信号は、第１結合エネルギーＢＥ１において第１ピークｐｋ１を含む。この第１信号は、第２結合エネルギーＢＥ２において、第１ピークｐｋ１の強度の２０％以上である。第１結合エネルギーＢＥ１は、４４０ｅＶ以上４５０ｅＶ以下である。第１結合エネルギーＢＥ１は、４４４ｅＶ以上４４６ｅＶ以下でも良い。第１結合エネルギーＢＥ１は、４４４．５ｅＶ以上４４５．５ｅＶ以下でも良い。第２結合エネルギーＢＥ２は、第１結合エネルギーＢＥ１よりも低い。第１結合エネルギーＢＥ１と第２結合エネルギーＢＥ２との差の絶対値は、１．５ｅＶである。第２結合エネルギーＢＥ２における第１信号は、上記のショルダーｓｄ１に対応する。第２結合エネルギーＢＥ２は、例えば、４４３．３ｅＶである。
一方、第１領域ｒ１（第２試料ＳＰ２に対応）のＸ線光電分光分析で得られる第２信号は、第３結合エネルギーＢＥ３において第２ピークｐｋ２を含む（図２（ｃ）参照）。この第２信号は、第４結合エネルギーＢＥ４において第２ピークｐｋ２の強度の２０％未満である（図２（ｃ）参照）。第３結合エネルギーＢＥ３は、４４０ｅＶ以上４５０ｅＶ以下である。第１結合エネルギーＢＥ１は、４４４ｅＶ以上４４６ｅＶ以下でも良い。第１結合エネルギーＢＥ１は、４４４．５ｅＶ以上４４５．５ｅＶ以下でも良い。第４結合エネルギーＢＥ４は、第３結合エネルギーＢＥ３よりも低い。第３結合エネルギーＢＥ３と第４結合エネルギーＢＥ４との差の絶対値は、１．５ｅＶである（図２（ｃ）参照）。第１領域ｒ１においては、第４結合エネルギーＢＥ４（実質的に第２結合エネルギーＢＥ２に対応する）におけるショルダーｓｄ１は、実質的に生じない。第４結合エネルギーＢＥ４は、例えば、４４３．３ｅＶである。
実施形態においては、例えば、第１元素は、Ｇａを含む。このとき、第２領域ｒ２（第１試料ＳＰ１に対応）のＸ線光電分光分析で得られる第３信号は、第５結合エネルギーにＢＥ５おいて第３ピークｐｋ３を含む（図２（ｂ）参照）。この第３信号は、第６結合エネルギーＢＥ６において、第３ピークｐｋ３の強度の２０％以上である。第５結合エネルギーＢＥ５は１１１４ｅＶ以上１１２３ｅＶ以下である。第５結合エネルギーＢＥ５は、１１１８ｅＶ以上１１１９ｅＶ以下でも良い。第５結合エネルギーＢＥ５は、１１１７．５ｅＶ以上１１１９．５ｅＶ以下でも良い。第６結合エネルギーＢＥ６は、第５結合エネルギーＢＥ５よりも低い。第５結合エネルギーＢＥ５と第６結合エネルギーＢＥ６との差の絶対値は、２．０ｅＶである。第６結合エネルギーＢＥ６おける第３信号は、上記のショルダーｓｄ２に対応する。第６結合エネルギーＢＥ６は、例えば、１１１６ｅＶである。
一方、第１領域ｒ１（第２試料ＳＰ２に対応）のＸ線光電分光分析で得られる第４信号は、第７結合エネルギーＢＥ７において第４ピークｐｋ４を含む（図２（ｄ）参照）。第４信号は、第８結合エネルギーＢＥ８において、第４ピークｐｋ４の強度の２０％未満である（図２（ｄ）参照）。第７結合エネルギーは１１１４ｅＶ以上１１２３ｅＶ以下である。第７結合エネルギーＢＥ７は、１１１８ｅＶ以上１１１９ｅＶ以下でも良い。第７結合エネルギーＢＥ７は、１１１７．５ｅＶ以上１１１９．５ｅＶ以下でも良い。第８結合エネルギーＢＥ８は、第７結合エネルギーＢＥ７よりも低い。第７結合エネルギーＢＥ７と第８結合エネルギーＢＥ８との差の絶対値は、２．０ｅＶである（図２（ｄ）参照）。第１領域ｒ１においては、第８結合エネルギーＢＥ８（実質的に第６結合エネルギーＢＥ６に対応する）におけるショルダーｓｄ２は、実質的に生じない。第８結合エネルギーＢＥ８は、例えば、１１１６ｅＶである。
例えば、第１元素がＩｎを含む場合、第２領域ｒ２のＸ線光電分光分析において、４４３．３ｅＶの結合エネルギーにおける信号強度は、４４５ｅＶの結合エネルギーにおける信号強度の２０％以上である。第１領域ｒ１のＸ線光電分光分析において、４４３．３ｅＶの結合エネルギーにおける信号強度は、４４５ｅＶの結合エネルギーにおける信号強度の２０％未満である。
例えば、第１元素がＧａを含む場合、第２領域ｒ２のＸ線光電分光分析において、１１１６．２ｅＶの結合エネルギーにおける信号強度は、１１１８．５ｅＶの結合エネルギーにおける信号強度の２０％以上である。第１領域ｒ１のＸ線光電分光分析において、１１１６．２ｅＶの結合エネルギーにおける信号強度は、１１１８．５ｅＶの結合エネルギーにおける信号強度の２０％未満である。
このような特性により、例えば、良好なコンタクト特性が得られる。良好なオーミックコンタクト特性が得られる。例えば、コンタクト抵抗をより低減できる半導体装置を提供できる。例えば、特性を向上できる半導体装置を提供できる。
実施形態において、第１層３１に含まれる第２元素の酸素との結合エネルギーは、半導体層１０に含まれる第１元素の酸素との結合エネルギーよりも高いことが好ましい。これにより、第２元素により、半導体層１０の表面部分が還元され易くなる。
（第２実施形態）
第２実施形態は、トランジスタに係る。
図３は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図３に示すように、半導体装置１２０は、半導体層１０、第１層３１及び第１電極５１に加えて、第２層３２、第２電極５２、第５電極５３、及び、絶縁部６０をさらに含む。絶縁部６０は、第１絶縁領域６１を含む。
第１電極５１から第２電極５２への第２方向は、第１方向（Ｚ軸方向）と交差する。この例では、第２方向は、Ｘ軸方向に対応する。
第３電極５３の少なくとも一部の第２方向（例えばＸ軸方向）における位置は、第１電極５１の少なくとも一部の第２方向における位置と、第２電極５２の少なくとも一部の第２方向における位置と、の間にある。
半導体層１０は、第１部分１１に加えて、第２部分１２及び第３部分１３をさらに含む。第１部分１１から第２部分１２への方向は、第２方向（例えばＸ軸方向）に沿う。
第２層３２は、第１方向（Ｚ軸方向）において、第２部分１２と第２電極５２との間に設けられる。
第３部分１３は、第１部分１１及び第２部分１２との間に設けられる。半導体層１０の第１部分１１は、例えば、第１層３１（及び第１電極５１）に対応する部分である。半導体層１０の第２部分１２は、例えば、第２層３２（及び第１電極５２）に対応する部分である。第３部分１３は、例えば、第３電極５３に対応する部分である。
第１絶縁領域６１は、第１方向（Ｚ軸方向）において、第３電極５３と第３部分１３との間にある。
第１電極５１は、例えば、ソース電極である。第１部分１１はソース領域である。第１層３１は、例えば、ソースコンタクト領域である。第２電極５２は、例えば、ドレイン電極である。第２部分１２はドレイン領域である。第２層３２は、例えば、ドレインコンタクト領域である。第３電極５３は、例えば、ゲート電極である。第１絶縁領域６１は、例えば、ゲート絶縁膜である。半導体装置１２０は、例えば、トランジスタである。
この例では、基体７０が設けられる。この例では、基体７０は、基板７１（例えば、シリコン基板）と、絶縁膜７２と、を含む。絶縁膜７２は、例えば、シリコン酸化膜（例えば熱酸化膜）である。
この例では、基体７０と第１電極５１との間、基体７０と第２電極５２との間に半導体層１０が設けられている。基板７１と半導体層１０との間に絶縁膜７２が設けられている。
この例では、第３電極５３は、半導体層１０と基体７０との間に設けられている。例えば、半導体層１０の第１部分１１の第１方向（Ｚ軸方向）における位置は、第３電極５３の第１方向における位置と、第１層３１の第１方向における位置と、の間にある。この例では、例えば、半導体装置１２０は、ゲート下型のトランジスタである。半導体装置１２０は、ゲート上型のトランジスタでも良い。
第２層３２は、例えば、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｕ、Ａｌ、Ａｇ、Ｈｆ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｖ、Ｃｒ、Ｎｉ、Ｎｂ、Ｉｎ、Ｇａ、Ｚｎ及びＳｎよりなる群から選択された少なくとも１つを含む。第２層３２の材料は、第１層３１の材料と同じでも良い。
第２電極５２は、第２酸化物、Ａｕ、Ｐｔ及びＰｄよりなる群から選択された少なくとも１つを含む。第２酸化物は、Ｉｎ、Ｓｎ、Ｚｎ及びＴｉよりなる群から選択された少なくともいずれかの元素を含む酸化物を含む。第２電極５２の材料は、第１電極５１の材料と同じでも良い。
半導体装置１２０においても、例えば、第１領域ｒ１は、第１元素と酸素との結合を含む。第２領域ｒ２は、第１元素と金属元素との結合（例えば、第１元素と第１元素との結合）を含む。これにより、第１部分１１と第１電極５１との間において、良好なコンタクト特性が得られる。
一方、第２部分１２は、第３領域ｒ３及び第４領域ｒ４を含む。第４領域ｒ４は、第３領域ｒ３と第２層３２との間に設けられる。第３領域ｒ３は、第１元素と酸素との結合を含む。第４領域ｒ４は、第１元素と金属元素との結合（例えば、第１元素と第１元素との結合）を含む。これにより、第２部分１２と第２電極５２との間において、良好なコンタクト特性が得られる。
上記の第１方向（Ｚ軸方向）に沿う第２層３２の厚さｔ２（図３参照）は、例えば、０．５ｎｍ以上５ｎｍ以下である。厚さｔ２は、第２部分１２から第２層１２への方向に沿う第２層３２の厚さでも良い。厚さｔ２は、例えば、０．５ｎｍ以上３ｎｍ未満でも良い。厚さｔ２は、例えば、厚さｔ１と同じでも良い。第２層３２が薄いことで、低抵抗領域が過度に広がることが抑制できる。例えば、低抵抗領域が広がると、トランジスタのチャネル長が縮小する場合がある。第２層３２が薄いことで、低抵抗領域が過度に広がることが抑制され、チャネル長の縮小を抑制できる。
半導体装置１２０において、第３領域ｒ３及び第４領域ｒ４の特性は、第１領域ｒ１及び第４領域ｒ４の特性と、それぞれ実質的に同じでも良い。
半導体装置１２０において、第３部分１３の特性は、第１部分１１の第１領域ｒ１の特性と、実質的に同じでも良い。例えば、第１部分１１の少なくとも一部は、第１元素と酸素との結合を含む。第３部分１３は、第１元素と金属元素との結合を含む。
実施形態において、例えば、第１元素は、Ｉｎを含む。このとき、第１部分１１の少なくとも一部のＸ線光電分光分析で得られる第１信号は、第１結合エネルギーＢＥ１において第１ピークｐｋ１を含む。この第１信号は、第２結合エネルギーＢＥ２において、第１ピークｐｋ１の強度の２０％以上である。第１結合エネルギーＢＥ１は、４４０ｅＶ以上４５０ｅＶ以下である。第１結合エネルギーＢＥ１は、４４４ｅＶ以上４４６ｅＶ以下でも良い。第１結合エネルギーＢＥ１は、４４４．５ｅＶ以上４４５．５ｅＶ以下でも良い。第２結合エネルギーＢＥ２は、第１結合エネルギーＢＥ１よりも低い。第１結合エネルギーＢＥ１と第２結合エネルギーＢＥ２との差の絶対値は、１．５ｅＶである。
一方、第３部分１３のＸ線光電分光分析で得られる第２信号は、第３結合エネルギーＢＥ３において第２ピークｐｋ２を含む。この第２信号は、第４結合エネルギーＢＥ４において第２ピークｐｋ２の強度の２０％未満である。第３結合エネルギーＢＥ３は、４４０ｅＶ以上４５０ｅＶ以下である。第１結合エネルギーＢＥ１は、４４４ｅＶ以上４４６ｅＶ以下でも良い。第１結合エネルギーＢＥ１は、４４４．５ｅＶ以上４４５．５ｅＶ以下でも良い。第４結合エネルギーＢＥ４は、第３結合エネルギーＢＥ３よりも低い。第３結合エネルギーＢＥ３と第４結合エネルギーＢＥ４との差の絶対値は、１．５ｅＶである。
実施形態においては、例えば、第１元素は、Ｇａを含む。このとき、第１部分１１の少なくとも一部のＸ線光電分光分析で得られる第３信号は、第５結合エネルギーにＢＥ５おいて第３ピークｐｋ３を含む。この第３信号は、第６結合エネルギーＢＥ６において、第３ピークｐｋ３の強度の２０％以上である。第５結合エネルギーＢＥ５は１１１４ｅＶ以上１１２３ｅＶ以下である。第５結合エネルギーＢＥ５は、１１１８ｅＶ以上１１１９ｅＶ以下でも良い。第５結合エネルギーＢＥ５は、１１１７．５ｅＶ以上１１１９．５ｅＶ以下でも良い。第６結合エネルギーＢＥ６は、第５結合エネルギーＢＥ５よりも低い。第５結合エネルギーＢＥ５と第６結合エネルギーＢＥ６との差の絶対値は、２．０ｅＶである。
一方、第３部分１３のＸ線光電分光分析で得られる第４信号は、第７結合エネルギーＢＥ７において第４ピークｐｋ４を含む。第４信号は、第８結合エネルギーＢＥ８において、第４ピークｐｋ４の強度の２０％未満である。第７結合エネルギーは１１１４ｅＶ以上１１２３ｅＶ以下である。第７結合エネルギーＢＥ７は、１１１８ｅＶ以上１１１９ｅＶ以下でも良い。第７結合エネルギーＢＥ７は、１１１７．５ｅＶ以上１１１９．５ｅＶ以下でも良い。第８結合エネルギーＢＥ８は、第７結合エネルギーＢＥ７よりも低い。第７結合エネルギーＢＥ７と第８結合エネルギーＢＥ８との差の絶対値は、２．０ｅＶである。
例えば、第１元素がＩｎを含む場合、第１部分１１の少なくとも一部のＸ線光電分光分析において、４４３．３ｅＶの結合エネルギーにおける信号強度は、４４５ｅＶの結合エネルギーにおける信号強度の２０％以上である。第３部分１３のＸ線光電分光分析において、４４３．３ｅＶの結合エネルギーにおける信号強度は、４４５ｅＶの結合エネルギーにおける信号強度の２０％未満である。
例えば、第１元素がＧａを含む場合、第１部分１１の少なくとも一部のＸ線光電分光分析において、１１１６．２ｅＶの結合エネルギーにおける信号強度は、１１１８．５ｅＶの結合エネルギーにおける信号強度の２０％以上である。第３部分１３のＸ線光電分光分析において、１１１６．２ｅＶの結合エネルギーにおける信号強度は、１１１８．５ｅＶの結合エネルギーにおける信号強度の２０％未満である。
以下、半導体装置の特性の例について説明する。
図４（ａ）～図４（ｄ）は、半導体装置の特性を例示するグラフ図である。
図４（ａ）及び図４（ｂ）は、第１構成ＣＦ１に対応する。図４（ｃ）及び図４（ｄ）は、第２構成ＣＦ２に対応する。第１構成ＣＦ１においては、第１層３１及び第２層３２が設けられる。第１層３１及び第２層３２は、２ｎｍの厚さのＷ膜である。第２構成ＣＦ２においては、第１層３１及び第２層３２が設けられない。第２構成ＣＦ２におけるこれ以外の構成は、第１構成ＣＦ１と同様である。これらの構成において、第１電極５１及び第２電極５２は、ＩＴＯである。
図４（ａ）及び図４（ｃ）の横軸は、ゲート電圧Ｖｇ（Ｖ）である。図４（ａ）及び図４（ｃ）の縦軸は、ドレイン電流Ｉｄ（Ａ／μｍ）である。これらの図において、ゲート幅は、２．４μｍである。ゲート長は、０．８μｍである。ドレイン電圧Ｖｄは、０．０５Ｖである。
図４（ａ）及び図４（ｃ）を比較すると分かるように、第１構成ＣＦ１におけるオン電流は第２構成ＣＦ２におけるオン電流よりも大きい。第１構成ＣＦ１におけるオン電流は、第２構成ＣＦ２におけるオン電流の１１倍である。
図４（ｂ）及び図４（ｄ）の横軸は、ゲートオーバードライブ電圧Ｖ１（Ｖ）である。ゲートオーバードライブ電圧Ｖ１は、ゲート電圧Ｖｇとしきい値電圧との差である。図２（ｂ）及び図２（ｄ）の縦軸は、寄生抵抗Ｒｐ（Ωμｍ）である。寄生抵抗Ｒｐは、オン抵抗とゲート長との関係から算出される。
図４（ｂ）及び図４（ｄ）を比較すると分かるように、第１構成ＣＦ１における寄生抵抗Ｒｐは第２構成ＣＦ２における寄生抵抗Ｒｐよりも低い。第１構成ＣＦ１における寄生抵抗Ｒｐは、第２構成ＣＦ２における寄生抵抗Ｒｐの１／１７である。
このように、第１構成ＣＦ１においては、大きなオン電流が得られる。低い寄生抵抗Ｒｐが得られる。
図５（ａ）及び図５（ｂ）は、半導体装置の特性を例示するグラフ図である。
図５（ａ）は、第１構成ＣＦ１に対応する。図５（ｂ）は、第２構成ＣＦ２に対応する。これらの図において、横軸は、ドレイン電圧Ｖｄ（Ｖ）である。縦軸は、ドレイン電流Ｉｄ（Ａ／μｍ）である。これらの図には、ゲート電圧Ｖｇが、４Ｖ、５Ｖまたは６Ｖのときの特性が示されている。これらの図において、ゲート幅は１．４μｍである。ゲート長は、０．８μｍである。
図５（ａ）及び図５（ｂ）を比較すると、第１構成ＣＦ１においては、第２構成ＣＦ２よりも、オーミック性が高いことが分かる。第１構成ＣＦ１においては、良好なオーミックコンタクトが得られる。これは、第１構成ＣＦ１における第１層３１及び第２層３２によると考えられる。
図６（ａ）及び図６（ｂ）は、半導体装置の特性を例示するグラフ図である。
これらの図には、上記の第１構成ＣＦ１及び第２構成ＣＦ２について、４００℃で３０分の熱処理後の特性が示されている。図６（ａ）の横軸は、ゲート電圧Ｖｇ（Ｖ）である。図６（ａ）縦軸は、ドレイン電流Ｉｄ（Ａ／μｍ）である。ゲート幅は、２．４μｍである。ゲート長は、０．８μｍである。ドレイン電圧Ｖｄは、０．０５Ｖである。
図６（ａ）に示す第１構成ＣＦ１の特性と、図４（ａ）に示す第１構成ＣＦ１の特性を比べると、熱処理後も大きなドレイン電流Ｉｄが得られる。第１構成ＣＦ１においては、熱処理前、及び、熱処理後において、良好な特性が維持されることが分かる。
一方、図６（ａ）に示す第２構成ＣＦ２の特性と、図４（ｃ）に示す第２構成ＣＦ２の特性を比べると、第２構成ＣＦ２においては、熱処理を行うことでドレイン電流Ｉｄが大きくなることが分かる。
図６（ｂ）の横軸は、ゲートオーバードライブ電圧Ｖ１（Ｖ）である。図６（ｂ）の縦軸は、寄生抵抗Ｒｐ（Ωμｍ）である。図６（ｂ）に示す第１構成ＣＦ１の特性と、図４（ｂ）に示す第１構成ＣＦ１の特性を比べると、熱処理後も比較的低い寄生抵抗が得られることが分かる。
一方、図６（ｂ）に示す第２構成ＣＦ２の特性と、図４（ｄ）に示す第２構成ＣＦ２の特性を比べると、第２構成ＣＦ２においては、熱処理を行うことで寄生抵抗Ｒｐが低減できることが分かる。
図６（ｂ）に示すように、熱処理後においても、第１構成ＣＦ１における寄生抵抗Ｒｐは、第２構成ＣＦ２における寄生抵抗Ｒｐよりも低い。
以上のように、第１層３１及び第２層３２を設ける第１構成ＣＦ１においては、熱処理後も、良好な特性が得られる。
図７は、半導体装置の特性を例示するグラフ図である。
図７には、第１構成ＣＦ１及び第２構成ＣＦ２のそれぞれにおいて、ゲート長を変更したときのパラメータ１／βの変化の例が示されている。横軸は、ゲート長Ｌｇ（μｍ）である。縦軸は、パラメータ１／β（Ｖ２／Ａ）である。パラメータ１／βは、電圧－電流特性の傾きに対応するパラメータである。
図７には、第１構成ＣＦ１の実測値の実線、及び、第２構成ＣＦ２の実測値の実線が示されている。これらの実線は、４００℃３０分の熱処理後の特性である。図７には、第１構成ＣＦ１において、ゲート長Ｌｇが２μｍ～５μｍの領域の特性（直線）を延長した特性が、破線ＣＸ１で示されている。さらに、図７には、第２構成ＣＦ２において、ゲート長Ｌｇが２μｍ～５μｍの領域の特性（直線）を延長した特性が、破線ＣＸ２で示されている。
第１構成ＣＦ１に関する実線と、第１構成ＣＦ１に対応する破線ＣＸ１と、の差が、実効的なゲート長の縮小量に対応する。第１構成ＣＦ１において、実効的なゲート長の縮小量は、１５０ｎｍであると見積もられる。実効的なゲート長の縮小量は、コンタクト領域から延びる低抵抗領域の長さの２倍に対応すると考えられる。従って、第１構成ＣＦ１において、コンタクト領域から延びる１つの低抵抗領域の長さは、約７５ｎｍであると推定される。
第２構成ＣＦ２に関する実線と、第２構成ＣＦ２に対応する破線ＣＸ２と、の差が、実効的なゲート長の縮小量に対応する。第２構成ＣＦ２においても、実効的なゲート長の縮小量は、１５０ｎｍであると見積もられる。
第１層３１及び第２層３２が設けられる第１構成ＣＦ１において、低抵抗領域の広がりは、第１層３１及び第２層３２が設けられない第２構成ＣＦ２におけるそれと同等であると考えられる。第１構成ＣＦ１において、低抵抗領域の広がりは、抑制されている。
図８は、半導体装置の特性を例示するグラフ図である。
図８には、第１試料ＳＰ１、第３試料ＳＰ３及び第４試料ＳＰ４のＸ線光電分光分析（ＸＰＳ）の結果を例示している。横軸は、結合エネルギーＢＥ（ｅＶ）に対応する。縦軸は、得られる信号の強度Ｉｎｔ（任意単位）に対応する。図８の結果は、第１層３１に対応する領域の分析結果に対応する。
第１試料ＳＰ１においては、半導体層１０は、ＩｎＧａＺｎＯである。第１層３１は、２ｎｍの厚さのＷ膜である。第１電極５１は、ＩＴＯである。第１試料ＳＰ１は、４００℃３０分の熱処理の前の試料である。第３試料ＳＰ３において、上記の第１試料ＳＰ１を４００℃３０分の熱処理の後の試料である。第４試料ＳＰ４は、リファレンスとしてのＷ膜であり、Ｗ膜は、Ｓｉの基板の上に設けられ、その上には、ＩＴＯ（第１電極５１）は設けられていない。
図８から分かるように、熱処理を行わない第１試料ＳＰ１においては、リファレンスとしてのＷ膜の第４試料ＳＰ４の特性と同様の特性が観測される。第１試料ＳＰ１及び第４試料ＳＰ４においては、Ｗ－Ｗの結合のピークが観測される。
これに対して、熱処理後の第３試料ＳＰ３においては、Ｗ－Ｏの結合のピークが観測される。このように、熱処理後の試料において、第１層３１に、第２元素（例えばＷ）と酸素との結合が含まれても良い。
熱処理の前後で、金属及び酸化物の比率は変化すると考えられる。既に説明したように、第１構成ＣＦ１（実施形態に係る１つの例）においては、熱処理の前及び後において、良好な特性が得られる。
実施形態において、第１層３１は、第２元素（Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｕ、Ａｌ、Ａｇ、Ｈｆ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｖ、Ｃｒ、Ｎｉ、Ｎｂ、Ｉｎ、Ｇａ、Ｚｎ及びＳｎよりなる群から選択された少なくとも１つ）に加えて、酸素を含んでも良い。例えば、第１層３１は、第２元素と酸素との結合を含んでも良い。
（第３実施形態）
本実施形態に係る半導体装置は、非線形素子に係る。非線形素子の特性は、例えば、印加される電圧に対して、非線形に応答する。非線形素子は、例えば、整流特性を有する。このような非線形素子は、例えば、抵抗変化型の記憶素子のセレクタとして使用できる。
図９は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図９に示すように、本実施形態に係る半導体装置１３０は、半導体層１０、第１層３１及び第１電極５１に加えて、第２電極５２及び中間層４０をさらに含む。
半導体層１０の第１部分１１は、第１方向（Ｚ軸方向）において、第２電極５２と第１電極５１との間に設けられる。第１層３１は、第１方向において、第１部分１１と第１電極５１との間に設けられる。中間層４０は、第１方向において、第２電極５２と半導体層１０との間に設けられる。
例えば、第１領域ｒ１は、第１方向において、中間層４０と第１層３１との間に設けられる。第２領域ｒ２は、第１方向において、第１領域ｒ１及び第１層３１との間に設けられる。この場合も、第１領域ｒ１は、第１元素と酸素との結合（例えばＩｎ－Ｏの結合など）を含む。第２領域ｒ２は、第１元素と金属元素との結合（例えばＩｎ－Ｉｎの結合など）を含む。これにより、良好なコンタクトが得られる。
例えば、第１電極５１と第２電極５２との間の電気抵抗は、第１電極５１と第２電極５２との間に印加される電圧に応じて変化する。中間層４０の電気抵抗は、第１電極５１と第２電極５２との間に印加される電圧に応じて変化する。中間層４０は、例えば、抵抗変化層である。中間層４０は、例えば、相変化型の抵抗変化層を含んでも良い。
半導体層１０は、第１方向において、第１層３１と重ならない部分（例えば、第２部分１２及び第３部分１３など）を含んでも良い。例えば、Ｘ軸方向において、第１部分１１と第２部分１２との間に第３部分１３が設けられる。例えば、第２部分１２に対応して、別の第１電極５１及び別の第１層３１が設けられる。例えば、複数の第１電極５１の１つに対応する部分が、１つの記憶素子として動作しても良い。複数の第１電極５１の別の１つに対応する部分が、別の１つの記憶素子として動作しても良い。第３部分１３は、２つの素子の間の領域に対応する。
例えば、第１層３１の厚さｔ１は、過度に厚くない。第１層３１の厚さｔ１は、０．５ｎｍ以上５ｎｍ未満である。例えば、第１層３１の厚さｔ１は、０．５ｎｍ以上３ｎｍ未満でも良い。第１層３１の厚さｔ１が過度に厚くないことで、低抵抗領域が第３部分１３に過度に広がることが抑制できる。これにより、複数の記憶素子において、独立した動作が容易になる。
実施形態によれば、特性を向上できる半導体装置が提供できる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体層、電極、層、及び中間層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体層、 １１～１３…第１～第３部分、 ３１、３２…第１、第２層、 ４０…中間層、 ５１～５３…第１～第３電極、 ６０…絶縁部、 ６１…第１絶縁領域、 ７０…基体、 ７１…基板、 ７２…絶縁膜、 １１０、１２０、１３０…半導体装置、 ＢＥ…結合エネルギー、 ＢＥ１～ＢＥ８…第１～第８結合エネルギー、 ＣＦ１、ＣＦ２…第１、第２構成、 ＣＸ１、ＣＸ２…破線、 Ｉｄ…ドレイン電流、 Ｉｎｔ…強度、 Ｌｇ…ゲート長、 Ｒｐ…寄生抵抗、 ＳＰ１～ＳＰ４…第１～第４試料、 Ｖ１…ゲートオーバードライブ電圧、 Ｖｄ…ドレイン電圧、 Ｖｇ…ゲート電圧、 ｐｋ１～ｐｋ４…第１～第４ピーク、 ｒ１～ｒ４…第１～第４領域、 ｓｄ１、ｓｄ２…ショルダー、 ｔ１、ｔ２…厚さ

Claims (21)

  1. Ｉｎ、Ｇａ、Ｚｎ、Ａｌ、Ｓｎ、Ｔｉ、Ｓｉ、Ｇｅ、Ｃｕ、Ａｓ及びＷの少なくとも１つを含む第１元素と、酸素と、を含み第１部分を含む半導体層と、
    Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｕ、Ａｌ、Ａｇ、Ｈｆ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｙ、Ｖ、Ｃｒ、Ｎｉ、Ｎｂ、Ｉｎ、Ｇａ、Ｚｎ及びＳｎよりなる群から選択された少なくとも１つを含む第２元素を含む第１層と、
    第１電極と、
    を備え、
    前記第１部分は、第１領域及び第２領域を含み、
    前記第２領域は、前記第１領域と前記第１層との間に設けられ、
    前記第１領域は、前記第１元素と酸素との結合を含み、
    前記第２領域は、前記第１元素と金属元素との結合を含み、
    前記第１部分から前記第１層への第１方向に沿う前記第１層の厚さは、０．５ｎｍ以上３ｎｍ未満であり、
    前記第１層は、前記第１方向において前記第１部分と前記第１電極との間に設けられ、
    前記第１電極は、第１酸化物を含み、
    前記第１酸化物は、Ｉｎ、Ｓｎ、Ｚｎ及びＴｉよりなる群から選択された少なくともいずれかの元素を含む酸化物を含む、半導体装置。
  2. 前記第１元素と前記金属元素との前記結合は、前記第１元素と前記第１元素との結合を含む、請求項１記載の半導体装置。
  3. 前記第２領域は、前記第１元素と酸素との前記結合を含む、請求項１または２に記載の半導体装置。
  4. 前記第１元素は、Ｉｎを含み、
    前記第２領域のＸ線光電分光分析で得られる第１信号は、第１結合エネルギーにおいて第１ピークを含み、前記第１信号は、第２結合エネルギーにおいて前記第１ピークの強度の２０％以上であり、前記第１結合エネルギーは４４４ｅＶ以上４４６ｅＶ以下であり、前記第２結合エネルギーは前記第１結合エネルギーよりも低く、前記第１結合エネルギーと前記第２結合エネルギーとの差の絶対値は、１．５ｅＶである、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第１領域の前記Ｘ線光電分光分析で得られる第２信号は、第３結合エネルギーにおいて第２ピークを含み、前記第２信号は、第４結合エネルギーにおいて前記第２ピークの強度の２０％未満であり、前記第３結合エネルギーは４４４ｅＶ以上４４６ｅＶ以下であり、前記第４結合エネルギーは前記第３結合エネルギーよりも低く、前記第３結合エネルギーと前記第４結合エネルギーとの差の絶対値は、１．５ｅＶである、請求項４記載の半導体装置。
  6. 前記第１元素は、Ｇａを含み、
    前記第２領域のＸ線光電分光分析で得られる第３信号は、第５結合エネルギーにおいて第３ピークを含み、前記第３信号は、第６結合エネルギーにおいて前記第３ピークの強度の２０％以上であり、前記第５結合エネルギーは１１１８ｅＶ以上１１１９ｅＶ以下であり、前記第６結合エネルギーは前記第５結合エネルギーよりも低く、前記第５結合エネルギーと前記第６結合エネルギーとの差の絶対値は、２．０ｅＶである、請求項１～３のいずれか１つに記載の半導体装置。
  7. 前記第１領域の前記Ｘ線光電分光分析で得られる第４信号は、第７結合エネルギーにおいて第４ピークを含み、前記第４信号は、第８結合エネルギーにおいて前記第４ピークの強度の２０％未満であり、前記第７結合エネルギーは１１１８ｅＶ以上１１１９ｅＶ以下であり、前記第８結合エネルギーは前記第７結合エネルギーよりも低く、前記第７結合エネルギーと前記第８結合エネルギーとの差の絶対値は、２．０ｅＶである、請求項６記載の半導体装置。
  8. 前記第２領域における酸素濃度は、前記第１領域における酸素濃度よりも低い、請求項１～７のいずれか１つに記載の半導体装置。
  9. 前記第２元素の酸素との結合エネルギーは、前記第１元素の酸素との結合エネルギーよりも高い、請求項１～８のいずれか１つに記載の半導体装置。
  10. 前記第１層は、酸素を含む、請求項１～９のいずれか１つに記載の半導体装置。
  11. 前記第１層は、前記第２元素と酸素との結合を含む、請求項１～１０のいずれか１つに記載の半導体装置。
  12. 第２層と、
    第２電極と、
    第３電極と、
    第１絶縁領域を含む絶縁部と、
    をさらに備え、
    前記半導体層は、第２部分及び第３部分をさらに含み、
    前記第１電極から前記第２電極への第２方向は、前記第１方向と交差し、
    前記第３電極の少なくとも一部の前記第２方向における位置は、前記第１電極の少なくとも一部の前記第２方向における位置と、前記第２電極の少なくとも一部の前記第２方向における位置と、の間にあり、
    前記第１部分から前記第２部分への方向は、前記第２方向に沿い、
    前記第２層は、前記第１方向において前記第２部分と前記第２電極との間に設けられ、
    前記第１絶縁領域は、前記第１方向において前記第３電極と前記第３部分との間にある、請求項１～１１のいずれか１つに記載の半導体装置。
  13. 前記第２部分は、第３領域及び第４領域を含み、
    前記第４領域は、前記第３領域と前記第２層との間に設けられ、
    前記第３領域は、前記第１元素と酸素との結合を含み、
    前記第４領域は、前記第１元素と金属元素との結合を含み、
    前記第２部分から前記第２層への方向に沿う前記第２層の厚さは、０．５ｎｍ以上３ｎｍ未満である、請求項１２記載の半導体装置。
  14. 前記第２層は、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｕ、Ａｌ、Ａｇ、Ｈｆ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｖ、Ｃｒ、Ｎｉ、Ｎｂ、Ｉｎ、Ｇａ、Ｚｎ及びＳｎよりなる群から選択された少なくとも１つを含む、請求項１３記載の半導体装置。
  15. 前記第２電極は、第２酸化物、Ａｕ、Ｐｔ及びＰｄよりなる群から選択された少なくとも１つを含み、
    前記第２酸化物は、Ｉｎ、Ｓｎ、Ｚｎ及びＴｉよりなる群から選択された少なくともいずれかの元素を含む酸化物を含む、請求項１２～１４のいずれか１つに記載の半導体装置。
  16. 前記第１部分の前記第１方向における位置は、前記第３電極の前記第１方向における位置と、前記第１層の前記第１方向における位置と、の間にある、請求項１２～１５のいずれか１つに記載の半導体装置。
  17. 第２電極と、
    中間層と、
    をさらに備え、
    前記第１部分は、前記第１方向において前記第２電極と前記第１電極との間に設けられ、
    前記中間層は、前記第１方向において前記第２電極と前記半導体層との間に設けられた、請求項１～１１のいずれか１つに記載の半導体装置。
  18. Ｉｎ、Ｇａ、Ｚｎ、Ａｌ、Ｓｎ、Ｔｉ、Ｓｉ、Ｇｅ、Ｃｕ、Ａｓ及びＷの少なくとも１つを含む第１元素と、酸素と、を含み第１部分を含む半導体層と、
    Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｕ、Ａｌ、Ａｇ、Ｈｆ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｙ、Ｖ、Ｃｒ、Ｎｉ、Ｎｂ、Ｉｎ、Ｇａ、Ｚｎ及びＳｎよりなる群から選択された少なくとも１つを含む第２元素を含む第１層と、
    第１電極と、
    第２電極と、
    中間層と、
    を備え、
    前記第１部分は、第１領域及び第２領域を含み、
    前記第２領域は、前記第１領域と前記第１層との間に設けられ、
    前記第１領域は、前記第１元素と酸素との結合を含み、
    前記第２領域は、前記第１元素と金属元素との結合を含み、
    前記第１部分から前記第１層への第１方向に沿う前記第１層の厚さは、０．５ｎｍ以上３ｎｍ未満であり、
    前記第１層は、前記第１方向において前記第１部分と前記第１電極との間に設けられ、
    前記第１電極は、第１酸化物、Ａｕ、Ｐｔ及びＰｄよりなる群から選択された少なくとも１つを含み、
    前記第１酸化物は、Ｉｎ、Ｓｎ、Ｚｎ及びＴｉよりなる群から選択された少なくともいずれかの元素を含む酸化物を含み、
    前記第１部分は、前記第１方向において前記第２電極と前記第１電極との間に設けられ、
    前記中間層は、前記第１方向において前記第２電極と前記半導体層との間に設けられた、半導体装置。
  19. 前記第１電極と前記第２電極との間の電気抵抗は、前記第１電極と前記第２電極との間に印加される電圧に応じて変化する、請求項１８記載の半導体装置。
  20. 前記中間層の電気抵抗は、前記第１電極と前記第２電極との間に印加される電圧に応じて変化する、請求項１８記載の半導体装置。
  21. 第１電極と、
    第２電極と、
    第３電極と、
    Ｉｎ、Ｇａ、Ｚｎ、Ａｌ、Ｓｎ、Ｔｉ、Ｓｉ、Ｇｅ、Ｃｕ、Ａｓ及びＷの少なくとも１つを含む第１元素と、酸素と、を含み第１～第３部分を含む半導体層と、
    Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｕ、Ａｌ、Ａｇ、Ｈｆ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｙ、Ｖ、Ｃｒ、Ｎｉ、Ｎｂ、Ｉｎ、Ｇａ、Ｚｎ及びＳｎよりなる群から選択された少なくとも１つを含む第２元素を含む第１層と、
    第２層と、
    第１絶縁領域を含む絶縁部と、
    を備え、
    前記第１電極から前記第２電極への第２方向は、前記第１部分から前記第１層への第１方向と交差し、
    前記第３電極の少なくとも一部の前記第２方向における位置は、前記第１電極の少なくとも一部の前記第２方向における位置と、前記第２電極の少なくとも一部の前記第２方向における位置と、の間にあり、
    前記第１層は、前記第１方向において前記第１部分と前記第１電極との間に設けられ、
    前記第１部分から前記第２部分への方向は、前記第２方向に沿い、
    前記第２層は、前記第１方向において前記第２部分と前記第２電極との間に設けられ、
    前記第１絶縁領域は、前記第１方向において前記第３電極と前記第３部分との間にあり、
    前記第１部分の少なくとも一部は、前記第１元素と酸素との結合を含み、
    前記第３部分は、前記第１元素と酸素との結合を含み、
    前記第１部分から前記第１層への第１方向に沿う前記第１層の厚さは、０．５ｎｍ以上３ｎｍ未満であり、
    前記第１電極は、第１酸化物を含み、
    前記第１酸化物は、Ｉｎ、Ｓｎ、Ｚｎ及びＴｉよりなる群から選択された少なくともいずれかの元素を含む酸化物を含む、半導体装置。
JP2018129946A 2018-07-09 2018-07-09 半導体装置 Active JP7137979B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018129946A JP7137979B2 (ja) 2018-07-09 2018-07-09 半導体装置
US16/351,245 US10950735B2 (en) 2018-07-09 2019-03-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018129946A JP7137979B2 (ja) 2018-07-09 2018-07-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2020009911A JP2020009911A (ja) 2020-01-16
JP7137979B2 true JP7137979B2 (ja) 2022-09-15

Family

ID=69102648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018129946A Active JP7137979B2 (ja) 2018-07-09 2018-07-09 半導体装置

Country Status (2)

Country Link
US (1) US10950735B2 (ja)
JP (1) JP7137979B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021153082A (ja) 2020-03-24 2021-09-30 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2022143580A (ja) 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及び半導体記憶装置
CN115132761A (zh) * 2022-07-04 2022-09-30 Tcl华星光电技术有限公司 显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008219008A (ja) 2007-02-28 2008-09-18 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2009283486A (ja) 2008-05-19 2009-12-03 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2013041968A (ja) 2011-08-15 2013-02-28 Nlt Technologies Ltd 薄膜デバイス及びその製造方法
JP2014197686A (ja) 2009-10-09 2014-10-16 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP5352391B2 (ja) 2009-09-14 2013-11-27 株式会社ジャパンディスプレイ 表示装置
KR20120138074A (ko) 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
US8921934B2 (en) 2012-07-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with trench field plate
IN2015DN01663A (ja) * 2012-08-03 2015-07-03 Semiconductor Energy Lab
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
KR102153110B1 (ko) * 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
TWI631711B (zh) 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
JP6444745B2 (ja) 2015-01-22 2018-12-26 東芝メモリ株式会社 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008219008A (ja) 2007-02-28 2008-09-18 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2009283486A (ja) 2008-05-19 2009-12-03 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2014197686A (ja) 2009-10-09 2014-10-16 株式会社半導体エネルギー研究所 半導体装置
US20140312345A1 (en) 2009-10-09 2014-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device And Method For Manufacturing The Same
KR20170081723A (ko) 2009-10-09 2017-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013041968A (ja) 2011-08-15 2013-02-28 Nlt Technologies Ltd 薄膜デバイス及びその製造方法
CN102956683A (zh) 2011-08-15 2013-03-06 Nlt科技股份有限公司 薄膜器件及其制备方法

Also Published As

Publication number Publication date
JP2020009911A (ja) 2020-01-16
US10950735B2 (en) 2021-03-16
US20200013892A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
JP7137979B2 (ja) 半導体装置
KR101920724B1 (ko) 그래핀을 포함하는 전자 소자
US8431459B2 (en) Semiconductor wafer, semiconductor device, and method of manufacturing a semiconductor device
US20060255392A1 (en) Transistor including metal-insulator transition material and method of manufacturing the same
JP4880951B2 (ja) 半導体素子、薄膜トランジスタ、及び薄膜ダイオード
KR101805827B1 (ko) 트랩층을 포함하는 부성 미분 저항 소자 및 그 제조 방법
US20100148168A1 (en) Integrated circuit structure
KR102108121B1 (ko) 박막 트랜지스터 기판
US8735904B2 (en) Semiconductor device
JP2016072498A (ja) 半導体装置
TW201709502A (zh) 過渡金屬二硫化物的接觸件與其製造方法
WO2015118710A1 (ja) 半導体装置及び撮像装置
WO2017215910A1 (de) Optoelektronisches halbleiterbauelement
US10181561B2 (en) Memory device
JP6685890B2 (ja) 半導体装置及びその製造方法
US9559095B2 (en) Semiconductor device
US20060197082A1 (en) Transistor including physical property-changing layer, method of operating transistor, and method of manufacturing transistor
JP7060367B2 (ja) 薄膜デバイス
US10115896B1 (en) Semiconductor device and method of manufacturing the same
WO2014174937A1 (ja) 異種材料接合を有する半導体デバイス
KR20190000785A (ko) 열처리 또는 자외선 처리를 이용한 산화물 반도체 다이오드
Lindner et al. Simulated operation and properties of source-gated thin-film transistors
TWI515912B (zh) 半導體元件
US20190348502A1 (en) Method of manufacturing semiconductor device
JP6637783B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R151 Written notification of patent or utility model registration

Ref document number: 7137979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151