TW201709502A - 過渡金屬二硫化物的接觸件與其製造方法 - Google Patents

過渡金屬二硫化物的接觸件與其製造方法 Download PDF

Info

Publication number
TW201709502A
TW201709502A TW104139749A TW104139749A TW201709502A TW 201709502 A TW201709502 A TW 201709502A TW 104139749 A TW104139749 A TW 104139749A TW 104139749 A TW104139749 A TW 104139749A TW 201709502 A TW201709502 A TW 201709502A
Authority
TW
Taiwan
Prior art keywords
edge
transition metal
metal chalcogenide
chalcogenide layer
contact
Prior art date
Application number
TW104139749A
Other languages
English (en)
Other versions
TWI580033B (zh
Inventor
楊育佳
葉凌彥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201709502A publication Critical patent/TW201709502A/zh
Application granted granted Critical
Publication of TWI580033B publication Critical patent/TWI580033B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體裝置包括具有第一邊緣之過渡金屬硫族化合物層，此第一邊緣為具有金屬性之鋸齒狀(Zigzag)原子配置。金屬材料具有與過渡金屬硫族化合物層重疊之部分。金屬材料具有與過渡金屬硫族化合物層之第一邊緣接觸的第二邊緣。

Description

過渡金屬二硫化物的接觸件與其製造方法
本發明是有關於一種半導體裝置。
半導體裝置用於多種電子應用，諸如例如個人電腦、手機、數位攝影機及其他電子設備。半導體裝置通常藉由循序在半導體基板的上方沉積絕緣層或介電層、導電層及半導電層材料，且使用微影術圖案化多種材料層，以在半導體基板上形成電路組件及元件。
電晶體通常為在半導體裝置上形成之電路組件或元件。視電路設計而定，除電容器、電感器、電阻器、二極體、導電線或其他組件之外，許多電晶體可在半導體裝置上形成。場效電晶體(FET)通常為已知的電晶體。
大體上，電晶體包括在源極及汲極區域之間形成的閘極堆疊。源極及汲極區域可包括基板之摻雜區域且可具有適合於特定應用之摻雜濃度。閘極堆疊安置於通道區域的上方，且可包括插入於閘電極與基板中通道區域之間的閘極介電質。
在電晶體的最新發展中，過渡金屬硫族化合物(TMD)材料用於形成電晶體。過渡金屬硫族化合物材料形成活性區域，活性區域包括通道區域及源極及汲極區域。然而，過渡金屬硫族化合物材料為半導體材料，且因此對源極及汲極區域之接觸電阻較高。
根據本揭露之一些實施方式，一種半導體裝置包括過渡金屬硫族化合物層，此層具有第一邊緣，第一邊緣具有鋸齒狀(Zigzag)原子配置。金屬材料具有與過渡金屬硫族化合物層重疊之部分。金屬材料具有與過渡金屬硫族化合物層之第一邊緣接觸的第二邊緣。
根據本揭露之另一實施方式，一種半導體裝置包括介電層及覆蓋此介電層之過渡金屬硫族化合物層。過渡金屬硫族化合物層具有金屬邊緣。接觸插塞具有與過渡金屬硫族化合物層重疊之第一部分，及未與過渡金屬硫族化合物層對準之第二部分。接觸插塞之第二部分具有與過渡金屬硫族化合物層之金屬邊緣接觸之邊緣。
根據本揭露之另一實施方式，一種半導體裝置包括過渡金屬硫族化合物層。過渡金屬硫族化合物層包括源極區域，源極區域具有第一邊緣，第一邊緣具有第一鋸齒狀(Zigzag)原子配置；汲極區域，汲極區域具有第二邊緣，第二邊緣具有第二鋸齒狀(Zigzag)原子配置；及通道區域，通道區域位於源極區域與汲極區域之間。通道區域具有 兩個相對邊緣，此等邊緣具有扶手椅狀(Armchair)原子配置。裝置進一步包括源極接觸插塞，源極接觸插塞具有接觸源極區域之頂表面之第一底表面，及接觸第一邊緣之第三邊緣。此裝置進一步包括汲極接觸插塞，汲極接觸插塞具有接觸汲極區域之頂表面之第二底表面，及接觸第二邊緣之第四邊緣。
20‧‧‧過渡金屬硫族化合物層
20M‧‧‧邊緣
20S‧‧‧半導電邊緣
22A‧‧‧線
22B‧‧‧線
22C‧‧‧線
24‧‧‧原子
26‧‧‧示例性線
28A‧‧‧線
28B‧‧‧線
28C‧‧‧線
30‧‧‧原子
32‧‧‧示例性線
34‧‧‧接觸插塞
34A‧‧‧邊緣
34B‧‧‧接觸插塞
34C‧‧‧接觸插塞
34D‧‧‧接觸插塞
34E‧‧‧接觸插塞
34F‧‧‧接觸插塞
35‧‧‧介電層
36‧‧‧介電層
38‧‧‧電晶體
38A‧‧‧電晶體
38B‧‧‧電晶體
40‧‧‧源極區域
40A‧‧‧源極區域
40B‧‧‧源極區域
41‧‧‧汲極區域
42‧‧‧閘極介電質
44‧‧‧閘電極
44A‧‧‧閘電極
44B‧‧‧閘電極
46‧‧‧開口
48‧‧‧電阻器
50‧‧‧前端探針尖端
52‧‧‧光阻
120‧‧‧過渡金屬二硫化物帶
為讓本發明之上述和其他目的、特徵、優點與實施方式能更明顯易懂，所附圖式之詳細說明如下：當結合附圖閱讀以下詳細描述時，本揭露的各態樣將最易於理解。應注意的是，根據行業標準實務，未按比例繪製各種特徵。事實上，為了論述之清晰性，可任意地增減各種特徵之尺寸。
第1圖繪示根據一些實施方式之過渡金屬硫族化合物(TMD)層及可由過渡金屬硫族化合物層形成之半導電邊緣之原子結構；第2圖繪示根據一些實施方式之過渡金屬硫族化合物層及可由過渡金屬硫族化合物層形成之金屬邊緣的原子結構；第3圖繪示根據一些實施方式之過渡金屬硫族化合物層及接觸過渡金屬硫族化合物層之頂表面及金屬邊緣之接觸插塞的俯視圖； 第4圖繪示根據一些實施方式之過渡金屬硫族化合物層及接觸過渡金屬硫族化合物層之頂表面及金屬邊緣之接觸插塞的橫截面圖；第5圖繪示根據一些實施方式過渡金屬硫族化合物層及接觸過渡金屬硫族化合物層之頂表面及鋸齒狀(Zigzag)金屬邊緣之接觸插塞的俯視圖；第6圖繪示根據一些實施方式由過渡金屬硫族化合物層及源極/汲極接觸插塞形成之電晶體的透視圖；第7圖至第12圖繪示根據一些實施方式由過渡金屬硫族化合物層及源極/汲極接觸插塞形成之電晶體的俯視圖；第13圖及第14圖分別繪示根據一些實施方式由過渡金屬硫族化合物層形成之電阻器的俯視圖及橫截面圖；以及第15圖至第18圖繪示用於形成具有金屬及半導電邊緣之過渡金屬硫族化合物層的製程。
以下將以圖式及詳細說明清楚說明本發明之精神，任何所屬技術領域中具有通常知識者在瞭解本發明之較佳實施方式後，當可由本發明所教示之技術，加以改變及修飾，其並不脫離本發明之精神與範圍。
以下揭露內容提供用於實施本發明之不同特徵的許多不同的實施方式或範例。部件及佈置的特定範例描述如下，以簡化本揭露。當然，此等僅為範例且並不意欲作為限制。例如，以下描述中在第二特徵結構上方或上面形成第 一特徵結構可包括其中此等第一和第二特徵結構是以直接接觸形成的實施方式，以及亦可包括其中可在此等第一和第二特徵結構之間形成額外的特徵結構以使得此等第一和第二特徵結構可不直接接觸的實施方式。此外，本揭露可在各個範例中重複元件符號及/或字母。此重複是為達簡化及清晰之目的，且其本身並非指示所論述的各個實施方式及/或配置之間的關係。
此外，空間相對術語，諸如「在……下方」、「在……下面」、「在……下部」、「在……上方」、「在……上部」及類似術語可在本文中用於簡化描述，以描述如附圖中所圖示的一個元件或特徵結構與另一(些)元件或特徵結構的關係。空間相對術語意欲涵蓋使用或操作中的元件除了在附圖中描述的方向以外的不同方向。裝置可另經定向(旋轉90度或定向於其他方向上)，且本文使用之空間相對描述詞可相應地作出類似解釋。
根據多種實施方式提供基於過渡金屬二硫化物(TMD)材料之電晶體及電阻器與其形成方法。在所有的多個圖式及實施方式中，相同元件符號用於指定相同元件。
第1圖繪示過渡金屬硫族化合物層20之原子結構。過渡金屬硫族化合物層包括具有一般化學式MX2之一類材料，其中M為過渡金屬元素，X為硫族元素。過渡金屬M之材料包括Ti、V、Co、Ni、Zr、Mo、Tc、Rh、Pd、Hf、Ta、W、Re、Ir及Pt。元素X可為S、Se或Te。根據一些實施方式，過渡金屬硫族化合物材料包括MoS2、 MoSe2、WS2、WSe2、MoTe2及WTe2。過渡金屬硫族化合物形成具有X-M-X形式之分層結構，其中硫族元素原子X分配在兩個平面中，由金屬原子X之平面分離。
在第1圖中，硫族元素原子X分佈為複數個第一列，且過渡金屬元素M分佈為複數個第二列，其中第一及第二原子列交替分佈。繪示之硫族元素原子X(複數個第一硫族元素原子)位於第一平面中，且繪示之過渡金屬原子M位於第一平面下方之第二平面中。又，存在第三平面，複數個第二硫族元素原子X位於第三平面中。第三平面進一步位於第二平面的下方。於一實施方式中，過渡金屬硫族化合物層20具有如繪示之2H多聚體形式，具有三角柱鏡像結構(Trigonal Prism Structure)。複數個第一硫族元素原子X以一對一對應之方式與複數個第二硫族元素原子X重疊，且因此複數個第二硫族元素原子X在第1圖中不可見。複數個第一及第二硫族元素原子X與金屬原子M經由化學鍵鍵結在一起，形成單層過渡金屬二硫化物，其中單層過渡金屬硫族化合物層包括三個平面之原子。根據另一實施方式，過渡金屬硫族化合物層20可能具有諸如三角柱反鏡像結構(Trigonal Antiprism Structure)之其他結構，在此等結構中複數個第二硫族元素原子X並未與繪示之複數個第一硫族元素原子X重疊。根據本揭露之一些實施方式，過渡金屬硫族化合物區域可能包括一或複數個單層過渡金屬二硫化物，其中相鄰各層過渡金屬硫族化合物中的原子藉由凡得瓦爾力而非化學鍵彼此吸引。
第1圖進一步繪示線22A、22B及22C。在以下論述中，線22A用作一範例。應瞭解，線22B及22C為線22A之同等線，且因此關於線22A之論述亦適用於線22B及線22C。在第1圖所示之俯視圖中，位於線22A之左側且最靠近線22A之原子形成複數個扶手椅(Armchair)圖案(配置)。例如，標記為24之兩行原子形成扶手椅圖案。類似地，位於線22A之右側且最接近線22A之原子形成複數個扶手椅(Armchair)圖案。因此，當沿線22A切斷過渡金屬二硫化物區域且過渡金屬二硫化物區域分割為左半部分及右半部分時，所得左半部分之右邊緣由具有扶手椅(Armchair)圖案之原子形成，而所得之右半部分的左邊緣亦由具有扶手椅(Armchair)圖案之原子形成。具有扶手椅(Armchair)圖案之邊緣顯示為半導電性質，且因此將此等邊緣稱為半導電邊緣。
實際上，當沿線22A切斷過渡金屬二硫化物區域時，所得邊緣上的原子(下文將此等原子稱為邊緣原子)將重建以具有不同的形狀/圖案，且存在複數個可能的重建圖案。具有此等圖案之邊緣最可能顯示為半導體性質。無論邊緣如何重建，仍將各別邊緣稱為扶手椅(Armchair)邊緣或半導電邊緣。此外，無論邊緣如何重建，在內部區域繪製線且線與邊緣平行時，扶手椅圖案清晰可見。例如，第1圖繪示示例性線26，其中即使線26右邊之邊緣原子重建，線26左邊之兩行原子具有扶手椅(Armchair)圖案。
應瞭解，線22B及22C為線22A之同等線。線22A、22B及22C形成60度角及120度角。因此，如果沿線22B或22C進行切割，過渡金屬硫族化合物層20之所得邊緣亦顯示為半導體性質，且因此將所得邊緣稱為扶手椅(Armchair)邊緣或半導電邊緣。
第2圖進一步繪示同一過渡金屬硫族化合物層20之線28A、28B及28C。在以下論述中，線28A用作一範例。應瞭解，線28B及28C為線28A之同等線，且因此關於線28A之論述亦適用於線28B及線28C。在第2圖所示之俯視圖中，位於線28A之上方且最靠近線22A之原子形成複數個鋸齒狀(Zigzag)圖案。例如，標記為30之兩列原子形成鋸齒狀(Zigzag)圖案(配置)。類似地，位於線28A之下方且最接近線28A之原子形成鋸齒狀(Zigzag)圖案。因此，當沿線28A切斷過渡金屬硫族化合物層20且過渡金屬硫族化合物層20分為上半部分及下半部分時，所得上半部分之底邊緣由具有鋸齒狀(Zigzag)圖案之原子形成，且所得下半部分之頂邊緣亦由具有鋸齒狀(Zigzag)圖案之原子形成。具有鋸齒狀(Zigzag)圖案的邊緣顯示為金屬(導電)性質，且因此將此等邊緣稱為金屬邊緣。
實際上，當沿線28A切割過渡金屬硫族化合物區域時，邊緣原子亦重建以具有不同形狀/圖案，且存在複數個可能之重建圖案。具有此等圖案之邊緣最可能顯示為金屬性質。無論邊緣如何重建，仍將各別邊緣稱為鋸齒狀(Zigzag)邊緣或金屬邊緣。此外，無論邊緣如何重建，在 內部區域中繪製線且線與邊緣平行時，鋸齒狀(Zigzag)圖案清晰可見。例如，第2圖繪示示例性線32，其中即使位於線32上方之原子重建，位於線32下方之兩列原子可能具有鋸齒狀(Zigzag)圖案。
應瞭解，線28B及28C為線28A之同等線。線28A、28B及28C形成60度角及120度角。因此，如果沿線28B或28C進行切割，過渡金屬硫族化合物層20之所得邊緣亦顯示為金屬性質，且因此將所得邊緣稱為金屬邊緣。由於其金屬性質，當接觸插塞與金屬邊緣接觸時，接觸電阻比半導電邊緣與接觸插塞及過渡金屬二硫化物單層之頂表面與底表面之間的接觸電阻小很多。金屬邊緣可為，例如，硫封端(-1,0,1,0)邊緣(Sulfur-terminated(-1,0,1,0)Edges)及/或鉬封端(1,0,-1,0)邊緣(Molybdenum-terminated(1,0,-1,0)Edges)。
第3圖及第4圖分別繪示位於接觸插塞43與過渡金屬硫族化合物層20之間之接觸件的俯視圖及橫截面圖。參看第3圖，過渡金屬硫族化合物層20位於介電層36上。介電層36可由包含但不限於以下物質之材料形成：氧化矽(SiO2)、氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鋁(Al2O3)、諸如氮化矽之氮化物、諸如氧氮化矽之氮氧化物、諸如碳化矽之碳化物或其他介電材料。
過渡金屬硫族化合物層20在介電層36之頂表面的上方形成且與頂表面接觸。過渡金屬硫族化合物層20可為一單層過渡金屬二硫化物或可包括少數單層過渡金屬 二硫化物。過渡金屬硫族化合物層20可藉由化學氣相沉積(CVD)形成，使用MoO3及含硫氣體(諸如硫蒸汽或H2S)作為處理氣體，且使用N2作為載氣。根據一些實施方式，形成溫度可在約600℃與月700℃之間，且可使用更高或更低之溫度。控制製程條件以達成所要單層過渡金屬二硫化物的層數。根據另一實施方式，使用電漿增強化學氣相沉積(PECVD)或其他適用方法。例如，過渡金屬硫族化合物層可由一薄片MX2組成，此薄片是從塊狀MX2結晶上剝落，且移送至介電層36的上方。
接觸插塞34在介電層35中形成，介電層35有時被稱為層間介電質(ILD)。接觸插塞34與過渡金屬硫族化合物層20之邊緣接觸。此外，接觸插塞34可包括接觸過渡金屬硫族化合物層20之頂表面之底表面(如第4圖所示)。接觸插塞34根據本揭露之一些實施方式為金屬接觸插塞，此金屬接觸插塞包括一金屬。接觸插塞34之可用材料包括元素金屬材料，諸如鎢(W)、銅(Cu)、鉭(Ta)、鈦(Ti)、鋁(Al)、鉿(Hf)、鉬(Mo)、鈧(Sc)、釔(Y)、鎳(Ni)、鉑(Pt)或以上各者之組合。接觸插塞34可能具有，例如，低於4.6eV之低功函數。根據本揭露之一些實施方式，接觸插塞34由金屬氮化物形成，諸如氮化鉭(TaN)、氮化鈦(TiN)、氮化鎢(WN)、氮化鉬(MoN)等。根據本揭露之其他實施方式，接觸插塞34由導電金屬氧化物形成，諸如氧化鉬(MoO3)、氧化釕(RuO2)、氧化銦錫等。接觸插塞34可藉由諸如化學氣 相沉積、原子層沉積(ALD)或物理氣相沉積(PVD)之沉積方法形成。
參看第4圖繪示之橫截面圖，接觸插塞34之邊緣34A與過渡金屬硫族化合物層20之邊緣20M接觸，其中邊緣20M為金屬邊緣。如第1圖所繪示，過渡金屬硫族化合物層20之金屬邊緣與形成鋸齒狀(Zigzag)圖案之原子平行。因此，接觸插塞34之邊緣34A亦與過渡金屬硫族化合物層20中的原子之鋸齒狀(Zigzag)圖案平行。在整個描述中，虛線用於表示過渡金屬硫族化合物層之金屬邊緣。此外，金屬邊緣之參考符號包括數字與在其後的字母「M」。
如第4圖所示，接觸插塞34之底表面及過渡金屬硫族化合物層20之頂表面彼此接觸，以形成金屬-半導體介面。接觸插塞34及過渡金屬硫族化合物層20之頂表面大致上彼此不易反應，且所得的金屬-半導體介面具有凡得瓦爾力縫隙或穿隧位障。存在之此阻障層將降低載子從接觸插塞34注入至過渡金屬硫族化合物層20之效率。因此，接觸插塞34之底表面及過渡金屬硫族化合物層20之頂表面未形成歐姆接觸，且接觸電阻高。另一方面，接觸插塞34之邊緣34A接觸過渡金屬硫族化合物層20之邊緣20M，且因此形成歐姆接觸。因此，邊緣34A與20M之間的接觸電阻較小，有助於顯著減少總接觸電阻。
第5圖繪示根據另一實施方式接觸過渡金屬硫族化合物層20之接觸插塞34之俯視圖。此實施方式不同於第4圖之實施方式，因為過渡金屬硫族化合物層20之邊緣 20M為包括複數個直線段之鋸齒狀(Zigzag)邊緣。邊緣20M中各直線段的長度約大於1奈米，且可在約1奈米與約100奈米之間的範圍內，或在約1奈米與約10奈米之間的範圍內。邊緣20M之直線段可平行於線28A、28B及/或28C(第2圖)，且直線段為金屬線段。第5圖中過渡金屬硫族化合物層20之直線段相互可形成60度的角。由於邊緣20M，接觸插塞34之邊緣34A亦有鋸齒狀圖案。有利地，藉由形成邊緣20M，過渡金屬硫族化合物層20與接觸插塞34之間的界面面積比第3圖之實施方式中的介面面積有所增加。因此，進一步減少接觸插塞34與過渡金屬硫族化合物層20之間的接觸電阻。
第6圖繪示電晶體38之透視圖，電晶體38形成於介電層36之上方。根據本揭露之一些實施方式，電晶體38包括由過渡金屬硫族化合物層20形成之活性區域，其中活性區域包括通道區域及位於通道區域相反側上的源極區域40及汲極區域41。在通道區域的上方形成閘極介電質42及閘電極44。繪示之過渡金屬硫族化合物層20具有一單層過渡金屬二硫化物，此單層過渡金屬二硫化物包括由硫族元素原子形成之頂層及底層，及由過渡金屬原子形成之中間層。根據本揭露之替代實施方式，過渡金屬硫族化合物層包括複數個單層過渡金屬二硫化物。因此接觸插塞34之邊緣34A可接觸所有複數個單層過渡金屬二硫化物之(接觸)邊緣20M。
如第6圖所示，接觸插塞34之源極及汲極各包括具有邊緣34A之部分，此部分與過渡金屬硫族化合物層20之邊緣20M接觸。因此，有利地減少了源極/汲極接觸電阻。
第7圖繪示根據一些實施方式之電晶體38之俯視圖。過渡金屬硫族化合物層20包括在垂直於通道長度方向的方向上延伸之邊緣20M(此方向連接源極區域40及汲極區域41)。過渡金屬硫族化合物層20亦包括與閘極介電質42及閘電極44重疊之半導電邊緣20S。半導電邊緣20S可平行於通道長度方向。半導電邊緣20S可具有如第1圖所示之扶手椅(Armchair)原子配置。在半導電邊緣20S經過閘電極44之下方的情況下，源極區域40及汲極區域41之間的洩漏電流較少。
作為比較，如果金屬邊緣經過閘電極44之下方，且半導電邊緣接觸接觸插塞34之邊緣，則漏電將變多，且接觸電阻將變大。這是因為在源極至汲極方向上的金屬邊緣會導電(即使閘極線可能跨越通道區域)，導致具有過渡金屬硫族化合物通道之電晶體之源極區域與汲極區域之間出現較大關閉狀態洩漏(Off-state Leakage)。因此，第7圖顯示之結構更適合於電晶體。
第8圖繪示根據另一實施方式之電晶體38的俯視圖。此等實施方式與第6圖及第7圖中的實施方式類似。除了第6圖及第7圖顯示之特徵外，在過渡金屬硫族化合物層20中形成開口46，且開口46穿透過渡金屬硫族化合物層20。開口46之俯視圖形狀可為三角形、矩形、六邊形、任 何其他多邊形或不規則的形狀。接觸插塞34可完全或部分地重疊開口46(及穿透至開口46中)。結果，接觸插塞34延伸至過渡金屬硫族化合物層20，且穿透過渡金屬硫族化合物層20，以接觸介電層36。下文將接觸插塞34之前述部分稱為接觸插塞34之通孔部分。
第8圖繪示開口46中一些邊緣20M與接觸插塞34完全接觸，而一些其他邊緣20M之第一部分與接觸插塞34之一者接觸，且第二部分不與任何接觸插塞34接觸。因此，第二部分不幫助減小接觸電阻。亦如第8圖所示，亦可能有開口之全部邊緣不與任何接觸插塞34接觸的情況。
根據本揭露之一些實施方式至少一個開口46之至少一個、多個或全部邊緣為金屬邊緣。此等邊緣20M與接觸插塞34之通孔部分之邊緣接觸。因此，接觸插塞34與源極/汲極區域40/41之間的歐姆接觸界面面積進一步增加，且接觸電阻進一步減少。
根據本揭露之一些實施方式，開口46藉由以下步形成：在過渡金屬硫族化合物層20上執行遮蔽離子轟擊(Masked Ion Bombardment)，隨後執行濕式或乾式蝕刻以移除過渡金屬硫族化合物層20之一些部分，留下開口46。離子轟擊涉及引入氬、鍺、矽(或任何其他元素或分子離子)之離子，此導致過渡金屬硫族化合物層20之二維晶體缺陷。此等晶體缺陷是導致材料在濕式蝕刻、乾式蝕刻或曝露於反應性氣體期間被移除的起始點。例如，可在含氧或含氟電漿中執行乾式電漿蝕刻以形成開口46。亦可使用 二氟化氙(XeF2)執行乾式蝕刻。在溫度高於300攝氏度之含氧環境中，退火具有缺陷之過渡金屬硫族化合物層20亦可能導致形成三角開口46。可視其需要，鈍化開口46之邊緣，例如藉由在諸如硫化氫(H2S)之含硫氣體中進行退火。另一實施方式中，形成開口46的過程中跳過了遮蔽式離子轟擊，而執行濕式蝕刻、乾式蝕刻或反應性氣體曝露。
第9圖繪示根據又一些實施方式之電晶體38的俯視圖。除了過渡金屬硫族化合物層20中開口46包括半導電邊緣20S及邊緣20M兩者之外，此等實施方式與第8圖中之實施方式相類似。儘管半導電邊緣20S與接觸插塞34之間的接觸電阻高於邊緣20M與接觸插塞34之間的接觸電阻，半導電邊緣20S及接觸插塞34仍有助於增加界面面積，且仍有助於減少接觸電阻。
第10圖至第12圖繪示電晶體38A及38B之俯視圖，電晶體38A及電晶體38B共享一共用源極或一共用汲極。根據本揭露之一些實施方式，共用源極/汲極區域為一共用汲極區域。本揭露之概念易於適用於具有共用源極區域之電晶體。
參看第10圖，電晶體38A及38B共享連續過渡金屬硫族化合物層20，且連續過渡金屬硫族化合物層20形成電晶體38A及38B之通道區域及源極/汲極區域。電晶體38A包括閘電極44A，閘電極44A與過渡金屬硫族化合物層之半導電邊緣20S交叉。電晶體38B包括閘電極44B，閘電 極44B與過渡金屬硫族化合物層之半導電邊緣20S交叉。此導致有利地減少源極與汲極區域之間的漏電流。
接觸插塞34B接觸三個邊緣20M。因此，接觸插塞34B與源極區域40A的接觸電阻較小。與接觸插塞34B接觸之兩個邊緣20M彼此平行，其他邊緣20M與這兩個平行邊緣20M所形成之角度α為60度。類似地，接觸插塞34與源極區域40B之三個邊緣20M接觸，且因此接觸插塞34C與源極區域40B之間的接觸電阻較小。
汲極區域41為電晶體38A及38B共享之共用汲極區域。汲極接觸插塞34D包括與過渡金屬硫族化合物層20之邊緣20M接觸之邊緣34A。因此，汲極接觸插塞34D與共用汲極區域41之間的接觸電阻較少。此外，汲極接觸插塞34D下方之邊緣20M既不平行於也不垂直於閘電極44A及44B之縱向方向。
此外，可在源極區域40A及40B及/或汲極區域41中形成開口46。源極區域40及/或汲極區域41在開口46內部具有邊緣20M。結果，接觸插塞34B、34C及34D可延伸至開口46中而接觸邊緣20M，且因此進一步減少接觸插塞34B、34C及34D之間的接觸電阻及各別源極及汲極面積。
第11圖繪示根據又一些替代實施方式之電晶體38A及38B。此等實施方式類似於第10圖之實施方式，不同之處在於：接觸插塞34B及34C之每一者與單個邊緣20M而非三個邊緣20M接觸。儘管此等實施方式中的電晶體比第 10圖中實施方式的電晶體具有更高的源極接觸電阻，根據此等實施方式之此電晶體所佔的面積可能更小。
第12圖繪示根據又一些實施方式之電晶體38A及38B。此等實施方式與第11圖之實施方式類似，不同之處在於汲極接觸插塞34D與半導電邊緣20S而非邊緣20M接觸。儘管此等實施方式中的電晶體比第11圖中實施方式的電晶體具有更高的汲極接觸電阻，根據此等實施方式之此電晶體所佔的面積可能更小。
第13圖繪示根據一些實施方式之電阻器48的俯視圖。在介電層36之上方形成電阻器48。電阻器48包括至少一個，且可能複數個過渡金屬硫族化合物帶120。過渡金屬硫族化合物帶120實質上可由如第1圖及第2圖所示之過渡金屬硫族化合物層20之相同材料形成。過渡金屬硫族化合物帶120之形狀及尺寸(諸如長度及寬度)可能彼此不同或彼此相同。過渡金屬硫族化合物帶120之邊緣20M可能在過渡過渡金屬硫族化合物帶120之長度方向上。過渡金屬二硫化物帶120之寬度W1可能小於約20奈米，或小於約10奈米。過渡金屬二硫化物帶120與接觸插塞34E及34F之間之界面的長度可大於約10奈米。接觸插塞34E及34F在過渡金屬二硫化物帶120的相反端上形成。接觸插塞34E與34F之間的過渡金屬二硫化物帶120部分為電阻器之電阻部分。
第14圖繪示第13圖顯示之結構的橫截面圖，其中此橫截面圖是從第13圖中含有線14-14之平面獲得。接觸插塞34E及34F具有接觸過渡金屬二硫化物帶120之底表 面，且接觸插塞34E及34F之邊緣接觸過渡金屬二硫化物帶120之邊緣20M。在一些實施方式中，接觸插塞34E及34F在介電層35中形成。因此，由於接觸插塞34E及34F與邊緣20M之間的界面，電阻器48之接觸電阻顯著減少。此外，接觸電阻與過渡金屬二硫化物帶120之數目成反比，所以增加過渡金屬二硫化物帶120之數目有利地減少了接觸電阻。
第15圖至第17圖繪示用於形成具有所要金屬及半導電邊緣之過渡金屬硫族化合物層的示例性製程。參看第15圖，在介電層36的上方形成過渡金屬硫族化合物層20作為毯覆層(Blanket Layer)。下一步，使用掃描穿遂顯微術(STM)決定過渡金屬硫族化合物層20中的原子分佈，且找出過渡金屬硫族化合物層20中原子之方向。因此找出半導電邊緣及金屬邊緣之方向。
下一步，亦如第15圖所示，使掃描穿遂顯微術的前端探針尖端50貼近過渡金屬硫族化合物層20之表面，在前端探針尖端50上施加電壓(例如，約2V與約5V之間的電壓)。因此，移除前端探針尖端50下方之過渡金屬硫族化合物層20的部分。根據所得裝置的要求，前端探針尖端在所要的方向上移動，以產生金屬邊緣或半導電邊緣。第16圖繪示示例性實施方式，在此實施方式中所得邊緣為邊緣20M。利用前端探針尖端50亦可形成半導電邊緣。
下一步，如第17圖所示，執行光微影製程。應用光阻52以保護過渡金屬硫族化合物層20之所要的部分，且曝露過渡金屬硫族化合物層20之不需要的部分。隨後在 蝕刻製程中移除不需要的部分，留下如第18圖所示之結構。隨後移除光阻52。藉由使用前端探針尖端形成所要的金屬及半導電邊緣，即使光微影製程可能沒有原子級別的精確度，仍可形成半導電邊緣及金屬邊緣。在另一實施方式中，跳過使用前端探針尖端進行切割之步驟。
本揭露之實施方式有一些有優勢的特徵。藉由形成接觸過渡金屬硫族化合物層之金屬邊緣的接觸插塞，接觸電阻顯著減少。另一方面，半導電邊緣可用於某些地方(諸如閘電極的下方)，以減少漏電流。
根據本揭露之一些實施方式，一種半導體裝置包括過渡金屬硫族化合物層，此層具有第一邊緣，第一邊緣具有鋸齒狀(Zigzag)原子配置。金屬材料具有與過渡金屬硫族化合物層重疊之部分。金屬材料具有與過渡金屬硫族化合物層之第一邊緣接觸的第二邊緣。
根據本揭露之另一實施方式，一種半導體裝置包括介電層及覆蓋此介電層之過渡金屬硫族化合物層。過渡金屬硫族化合物層具有金屬邊緣。接觸插塞具有與過渡金屬硫族化合物層重疊之第一部分，及未與過渡金屬硫族化合物層對準之第二部分。接觸插塞之第二部分具有與過渡金屬硫族化合物層之金屬邊緣接觸之邊緣。
根據本揭露之另一實施方式，一種半導體裝置包括過渡金屬硫族化合物層。過渡金屬硫族化合物層包括源極區域，源極區域具有第一邊緣，第一邊緣具有第一鋸齒狀(Zigzag)原子配置；汲極區域，汲極區域具有第二邊緣， 第二邊緣具有第二鋸齒狀(Zigzag)原子配置；及通道區域，通道區域位於源極區域與汲極區域之間。通道區域具有兩個相對邊緣，此等邊緣具有扶手椅狀(Armchair)原子配置。裝置進一步包括源極接觸插塞，源極接觸插塞具有接觸源極區域之頂表面之第一底表面，及接觸第一邊緣之第三邊緣。此裝置進一步包括汲極接觸插塞，汲極接觸插塞具有接觸汲極區域之頂表面之第二底表面，及接觸第二邊緣之第四邊緣。
前述內容概述了若干實施方式的特徵，以便本領域熟習此項技藝者可更好地理解本揭露的各態樣。本領域熟習此項技藝者應當瞭解到他們可容易地使用本揭露作為基礎來設計或者修改用於實行相同目的及/或實現本文引入的實施方式的相同優勢的其他製程及結構。本領域熟習此項技藝者亦應當瞭解到，此類等效構造不脫離本揭露的精神及範疇，以及在不脫離本揭露的精神及範疇的情況下，其可對本文進行各種改變、取代及變更。
雖然本發明已以一較佳實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20‧‧‧過渡金屬硫族化合物層
20M‧‧‧邊緣
34‧‧‧接觸插塞
34A‧‧‧邊緣
36‧‧‧介電層

Claims (20)

  1. 一種半導體裝置包含：一過渡金屬硫族化合物層，該過渡金屬硫族化合物層包含具有一鋸齒狀(Zigzag)原子配置之一第一邊緣；以及一金屬材料，該金屬材料具有與該過渡金屬硫族化合物層重疊之一部分，其中該金屬材料包含接觸該過渡金屬硫族化合物層之該第一邊緣之一邊緣。
  2. 如請求項1所述之裝置，其中該金屬材料進一步包含一底表面，該底表面接觸該過渡金屬硫族化合物層之一頂表面。
  3. 如請求項1所述之半導體裝置，該半導體裝置進一步包含：一場效電晶體(FET)，該場效電晶體包含：一閘極介電質，該閘極介電質與該過渡金屬硫族化合物層之一中間部分重疊，其中該過渡金屬硫族化合物層包含一第一源極/汲極區域及一第二源極/汲極區域，其中該第一邊緣為該第一源極/汲極區域之一邊緣；以及一閘電極，該閘電極覆蓋該閘極介電質。
  4. 如請求項3所述之裝置，其中該過渡金屬硫族化合物層進一步包含一第二邊緣，該第二邊緣從該第一源極/汲極區域延伸至該第二源極/汲極區域，該第二邊緣之一部分由該閘電極重疊，其中該第二邊緣具有一扶手椅原子配置。
  5. 如請求項3所述之裝置，其中該第一源極/汲極區域進一步包含一第三邊緣，該第三邊緣接觸該金屬材料，其中該第三邊緣既不平行於又不垂直於該第一邊緣，且該第三邊緣具有一鋸齒狀(Zigzag)原子配置。
  6. 如請求項3所述之裝置，其中該第二源極/汲極區域進一步包含相互平行且接觸該FET之一接觸插塞之邊緣的兩個邊緣，其中該等兩個邊緣既不平行於又不垂直於該第一邊緣。
  7. 如請求項3所述之半導體裝置，其中該第一源極/汲極區域進一步包含穿過該過渡金屬硫族化合物層之一開口，該金屬材料包含穿過該開口之一通孔部分，其中該過渡金屬硫族化合物層包含位於該開口之相對側上的部分，且其中該過渡金屬硫族化合物層包含位於該開口中之至少一金屬邊緣。
  8. 如請求項7所述之半導體裝置，其中該過渡金屬硫族化合物層完全環繞該開口。
  9. 如請求項1所述之半導體裝置，其中該過渡金屬硫族化合物層形成一電阻器之一部分，該金屬材料進一步接觸該第一邊緣，以形成與該電阻器之一末端之一接觸。
  10. 一種半導體裝置，包含：一介電層；一過渡金屬硫族化合物層，該過渡金屬硫族化合物層覆蓋該介電層，其中該過渡金屬硫族化合物層包含一第一金屬邊緣；以及 一接觸插塞，該接觸插塞具有與該過渡金屬硫族化合物層重疊之一第一部分，及未與該過渡金屬硫族化合物層對準之一第二部分，其中該接觸插塞之該第二部分具有一邊緣，該邊緣與該過渡金屬硫族化合物層之該第一金屬邊緣接觸。
  11. 如請求項10所述之裝置，其中該過渡金屬硫族化合物層包含：一過渡金屬元素，該過渡金屬元素選自由以下構成之群組：Ti、V、Co、Ni、Zr、Mo、Tc、Rh、Pd、Hf、Ta、W、Re、Ir及Pt；以及一硫族元素，該硫族元素選自由以下構成之群組：S、Se及Te。
  12. 如請求項10所述之裝置，其中該第一金屬邊緣具有一鋸齒狀(Zigzag)原子配置。
  13. 如請求項10所述之半導體裝置，其中該接觸插塞之該第二部分與該介電層實體接觸。
  14. 如請求項10所述之裝置，其中該接觸插塞包含一通孔部分，該通孔部分穿過該過渡金屬硫族化合物層以接觸該介電層，該過渡金屬硫族化合物層完全環繞該接觸插塞之該通孔部分，其中該接觸插塞之該通孔部分接觸該過渡金屬硫族化合物層之一金屬邊緣。
  15. 如請求項14所述之裝置，其中該過渡金屬硫族化合物層之該第一金屬邊緣具有鋸齒狀(Zigzag)直線段，其中該鋸齒狀(Zigzag)直線段之每一者具有大於約1奈米之一長度。
  16. 一種半導體裝置，包含：一過渡金屬硫族化合物層，該過渡金屬硫族化合物層包含：一源極區域，該源極區域包含具有一第一鋸齒狀(Zigzag)原子配置之一第一邊緣；一汲極區域，該汲極區域包含具有一第二鋸齒狀(Zigzag)原子配置之一第二邊緣；以及一通道區域，該通道區域位於該源極區域與該汲極區域之間，其中該通道區域包含具有一扶手椅狀(Armchair)原子配置之兩個相反的邊緣；一源極接觸插塞，該源極接觸插塞包含接觸該源極區域之一頂表面之一第一底表面，及接觸該第一邊緣之一第三邊緣；以及一汲極接觸插塞，該汲極接觸插塞包含接觸該汲極區域之一頂表面之一第二底表面，及接觸該第二邊緣之一第四邊緣。
  17. 如請求項16所述之裝置，其中該第一邊緣及該第二邊緣既不平行於也不垂直於該通道區域之該等兩個相對邊緣。
  18. 如請求項16所述之半導體裝置，其中該源極區域進一步包含接觸該源極接觸插塞之一額外邊緣之一第五邊緣，其中該第五邊緣與該第一邊緣彼此接合，其中該第五邊緣具有一鋸齒狀(Zigzag)原子配置。
  19. 如請求項16所述之半導體裝置，其中該汲極區域進一步包含接觸該汲極接觸插塞之一額外邊緣之 一第六邊緣，其中該第六邊緣與該第二邊緣彼此平行，其中該第六邊緣具有一鋸齒狀(Zigzag)原子配置。
  20. 如請求項16所述之裝置，其中該源極接觸插塞及該汲極接觸插塞之一者包含穿過該過渡金屬硫族化合物層之一通孔部分，其中該過渡金屬硫族化合物層完全環繞該通孔部分，其中該源極接觸插塞及該汲極接觸插塞之一者的該通孔部分接觸該過渡金屬硫族化合物層之一金屬邊緣。
TW104139749A 2015-08-31 2015-11-27 半導體裝置 TWI580033B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/840,898 US9576950B1 (en) 2015-08-31 2015-08-31 Contacts to transition metal dichalcogenide and manufacturing methods thereof

Publications (2)

Publication Number Publication Date
TW201709502A true TW201709502A (zh) 2017-03-01
TWI580033B TWI580033B (zh) 2017-04-21

Family

ID=58017395

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139749A TWI580033B (zh) 2015-08-31 2015-11-27 半導體裝置

Country Status (3)

Country Link
US (1) US9576950B1 (zh)
CN (1) CN106486531B (zh)
TW (1) TWI580033B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789380B (zh) * 2017-03-17 2023-01-11 台灣積體電路製造股份有限公司 具有二維側邊異質結構之半導體裝置及其製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
CN107452631A (zh) * 2017-05-08 2017-12-08 北京大学 一种利用金属性过渡金属硫属化合物制备电子器件电极的方法
KR102334380B1 (ko) 2017-09-04 2021-12-02 삼성전자 주식회사 2차원 물질을 포함하는 소자의 제조 방법
KR102608959B1 (ko) 2017-09-04 2023-12-01 삼성전자주식회사 2차원 물질을 포함하는 소자
CN107919388A (zh) * 2017-11-15 2018-04-17 苏州大学 降低二维材料场效应晶体管接触电阻的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242041B2 (en) * 2003-09-22 2007-07-10 Lucent Technologies Inc. Field-effect transistors with weakly coupled layered inorganic semiconductors
JP2009135219A (ja) * 2007-11-29 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US9012345B2 (en) * 2010-03-26 2015-04-21 Dioxide Materials, Inc. Electrocatalysts for carbon dioxide conversion
US9608101B2 (en) 2011-01-04 2017-03-28 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
WO2013057732A2 (en) * 2011-10-20 2013-04-25 Yeda Research And Development Co.Ltd. Ordered stacked sheets of layered inorganic compounds, nanostructures comprising them, processes for their preparation and uses thereof
BR112014010178A2 (pt) * 2011-10-28 2017-06-27 Univ Georgetown processo e sistema para gerar uma fotorresposta de junções de schottky de mos2
CN103378149A (zh) * 2012-04-20 2013-10-30 中国科学院微电子研究所 Mosfet及其制造方法
KR101922115B1 (ko) * 2012-12-27 2018-11-26 삼성전자주식회사 이중 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터
CN103178211B (zh) * 2013-03-28 2015-06-10 武汉大学 MoO3/MoS2复合薄膜作为阳极界面层的有机太阳能电池及其制备方法
US9337210B2 (en) * 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9076686B1 (en) * 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
CN103787417B (zh) * 2014-03-07 2015-12-30 深圳先进技术研究院 一种磁性层状二硫化钼纳米片的制备方法
CN104022158B (zh) * 2014-05-27 2017-01-25 南昌大学 一种MoS2薄膜晶体管
US9859513B2 (en) * 2014-11-25 2018-01-02 University Of Kentucky Research Foundation Integrated multi-terminal devices consisting of carbon nanotube, few-layer graphene nanogaps and few-layer graphene nanoribbons having crystallographically controlled interfaces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789380B (zh) * 2017-03-17 2023-01-11 台灣積體電路製造股份有限公司 具有二維側邊異質結構之半導體裝置及其製造方法

Also Published As

Publication number Publication date
TWI580033B (zh) 2017-04-21
US20170062414A1 (en) 2017-03-02
CN106486531B (zh) 2020-01-14
US9576950B1 (en) 2017-02-21
CN106486531A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
TWI580033B (zh) 半導體裝置
US9559168B2 (en) Field effect transistors and methods of forming same
US11800823B2 (en) Method for manufacturing thermal dispersion layer in programmable metallization cell
KR102140148B1 (ko) 이차원 물질을 포함하는 메모리소자와 그 제조방법 및 동작방법
CN102956681B (zh) 薄膜器件
TW201828474A (zh) 場效電晶體
TWI484642B (zh) 包括二極體結構之半導體結構及半導體裝置及其形成方法
US8541770B2 (en) Select devices including an open volume, memory devices and systems including same, and methods for forming same
CN110534563B (zh) 一种具有自对准反馈栅的晶体管及其制备方法
TW201820479A (zh) 半導體元件的製造方法
CN109326601A (zh) 半导体器件和制造方法
Lee et al. Effects of unusual gate current on the electrical properties of oxide thin-film transistors
US10355119B2 (en) Method for manufacturing semiconductor device
Ryoo et al. Implementation of oxide vertical channel TFTs with sub-150 nm channel length using atomic-layer deposited IGZO active and HfO2 gate insulator
US10505109B1 (en) Phase transition based resistive random-access memory
US11527538B2 (en) Method for fabricating a semiconductor device with array region and peripheral region
JP6004420B2 (ja) 不揮発性化合物の除去方法
TWI804831B (zh) 半導體元件及其形成方法
US11114536B1 (en) Semiconductor device having multiple dimensions of gate structures and method for fabricating the same
TW202145350A (zh) 鰭式場效電晶體裝置和其形成方法
US20230276633A1 (en) Ferroelectric memory device and method of fabricating the same
US10431672B1 (en) Method of forming a III-V and Zn based finFET structure using low temperature deposition techniques
Molina-Reyes et al. Low temperature passivation of silicon surfaces for enhanced performance of Schottky-barrier MOSFET
TWI619173B (zh) 電晶體及其製造方法
TW201545313A (zh) 積體電路裝置