TW201828474A - 場效電晶體 - Google Patents

場效電晶體 Download PDF

Info

Publication number
TW201828474A
TW201828474A TW106132666A TW106132666A TW201828474A TW 201828474 A TW201828474 A TW 201828474A TW 106132666 A TW106132666 A TW 106132666A TW 106132666 A TW106132666 A TW 106132666A TW 201828474 A TW201828474 A TW 201828474A
Authority
TW
Taiwan
Prior art keywords
molybdenum disulfide
layer
effect transistor
field effect
dielectric layer
Prior art date
Application number
TW106132666A
Other languages
English (en)
Inventor
吳育任
劉繼文
陳爍帆
Original Assignee
台灣積體電路製造股份有限公司
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 國立臺灣大學 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201828474A publication Critical patent/TW201828474A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

場效電晶體(field effect transistor,FET)包含閘極介電層、形成於閘極介電層上的二維通道層以及閘極電極。二維通道層包含主體區(body region)，其具有第一側邊與相對於第一側邊的第二側邊，主體區為場效電晶體的通道。二維通道層更包含每個從主體區的第一側邊突出的第一指區域與每個從主體區的第二側邊突出的第二指區域。源極電極覆蓋第一指區域，而汲極電極覆蓋第二指區域。

Description

場效電晶體
本發明實施例係關於使用二維材料的場效電晶體以及其製作方法，更具體是關於使用過渡金屬二硫族化物(transition metal dichalcogenide,TMD)，特別是關於二硫化鉬(MoS2)的場效電晶體與其製作方法。
石墨烯作為二維材料(或二維拓撲材料)，已經成為在sub-10nm技術節點中應用於電晶體的可能材料。二維材料也就是由單層原子形成的單層材料。單層二維材料具有與組成原子的直徑相同的厚度，或具有通常為零點幾奈米到幾奈米的厚度。由於它零能隙的特性，石墨烯電晶體的低開關比(ON/OFF ratio)限制了其實際應用。其他具有能隙的二維材料，例如過渡金屬二硫族化物(transition metal dichalcogenide,TMD)，引起了電晶體應用的關注。然而，通常很難將TMD材料高度摻雜雜質。
根據本揭露的一態樣，場效電晶體包含閘極介電層、形成於閘極介電層上的通道層以及閘極電極。通道層 包含主體區，主體區具有第一側邊與相對於第一側邊的第二側邊，且主體區作為場效電晶體的通道。通道層更包含每個皆從主體區的第一側邊突出的第一指區域以及每個皆從主體區的第二側邊突出的第二指區域。源極電極覆蓋第一指區域，而汲極電極覆蓋第二指區域。
10‧‧‧基材
15‧‧‧導電層
20‧‧‧介電層
25‧‧‧背閘極介電層
30‧‧‧二硫化鉬層
30-1‧‧‧第一側邊
30-2‧‧‧第二側邊
30B‧‧‧主體區
30F‧‧‧指區域
30Fs‧‧‧第一指區域
30Fd‧‧‧第二指區域
31F‧‧‧指區域
32F‧‧‧指區域
33F‧‧‧指區域
34F‧‧‧指區域
35F‧‧‧指區域
36F‧‧‧指區域
37F‧‧‧指區域
40D‧‧‧汲極電極
40S‧‧‧源極電極
50‧‧‧閘極介電層
55‧‧‧前閘極介電層
60‧‧‧閘極電極
65‧‧‧前閘極電極
θ‧‧‧角度
L1‧‧‧長度
L2‧‧‧長度
LC‧‧‧通道長度
LGD‧‧‧距離
S1‧‧‧間隔
W1‧‧‧寬度
W2‧‧‧寬度
Y1-Y1‧‧‧線
ZG‧‧‧方向
當結合隨附圖式閱讀時，自以下詳細描述將很好地理解本揭露。應強調，根據工業中的標準實務，各特徵並非按比例繪製且僅用於說明之目的。事實上，為了論述清晰之目的，可任意增加或減小特徵之尺寸。
第1A圖與第1B圖繪示二硫化鉬(MoS2)的邊緣結構，而第1C圖繪示鋸齒型邊緣結構與扶手椅形邊緣結構之間的關係。
第2A圖繪示具有鋸齒型邊緣結構(ZMoS2-20)的二硫化鉬奈米帶的能帶圖模擬，而第2B圖繪示具有扶手椅型邊緣結構(AMoS2-20)的二硫化鉬奈米帶的能帶圖模擬。
第3A圖係根據本揭露的一實施例例示性的繪示場效電晶體的二硫化鉬層結構的示意圖，而第3B圖係根據本揭露的一實施例例示性的繪示具有源極/汲極電極的二硫化鉬層結構的示意圖。
第4-6圖係根據本揭露的實施例例示性的繪示場效電晶體的二硫化鉬層結構的平面圖。
第7A圖與第7B圖例示性的繪示源極/汲極電極周圍結構的示意圖。
第8A-9C圖繪示根據本揭露的一個實施例的例示性的使用二硫化鉬層的場效電晶體之依序的製造步驟示意圖。
第10A-11C圖繪示根據本揭露的另一個實施例的例示性的使用二硫化鉬層的場效電晶體之依序的製造步驟示意圖。
第12A圖繪示根據本揭露的一個實施例的ID-VG特性模擬，而第12B圖繪示一對照的示例的ID-VG特性模擬。
第13A圖繪示根據本揭露的一個實施例的ID-VD特性模擬，而第13B圖繪示一對照的示例的ID-VD特性模擬。
第14A圖繪示根據本揭露的一個實施例的ID-VG特性模擬，而第14B圖繪示一對照的示例的ID-VG特性模擬。
第15A圖繪示根據本揭露的一個實施例的ID-VG特性模擬，而第15B圖繪示一對照的示例的ID-VG特性模擬。
第16A-16C圖繪示根據本揭露的實施例中閘極電極與汲極電極之間的距離LGD的影響。
應了解到，以下揭露提供許多不同實施例，或示例，以建置所提供之標的物的不同特徵。以下敘述之成份和排列方式的特定示例是為了簡化本揭露。這些當然僅是做為示例，其目的不在構成限制。舉例而言，第一特徵形成在第二特徵之上或上方的描述包含第一特徵和第二特徵有直 接接觸的實施例，也包含有其他特徵形成在第一特徵和第二特徵之間，以致第一特徵和第二特徵沒有直接接觸的實施例。除此之外，本揭露在各種示例中會重複元件符號及/或字母。此重複的目的是為了簡化和明確，並不表示所討論的各種實施例及/或配置之間有任何關係。
再者，空間相對性用語，例如「下方(beneath)」、「在…之下(below)」、「低於(lower)」、「在…之上(above)」、「高於(upper)」等，是為了易於描述圖式中所繪示的元素或特徵和其他元素或特徵的關係。空間相對性用語除了圖式中所描繪的方向外，還包含裝置在使用或操作時的不同方向。裝置可以其他方式定向(旋轉90度或在其他方向)，而本文所用的空間相對性描述也可以如此解讀。另外，「由…製成(made of)」可以與「包括(comprising)」或「由…構成(consisting of)」的意思相同。
在本揭露中，「2D」或「二維」並不一定用數學的意思使用，而且其具有使在石墨烯、過渡金屬二硫族化物(transition metal dichalcogenide,TMD)或相似材料的技術領域具有通常知識者能夠理解的意思。
第1A圖與第1B圖繪示二硫化鉬(MoS2)的邊緣結構。眾所周知具有不同的邊緣結構的二維材料，例如石墨烯、TMD(包含二硫化鉬(MoS2)或二硫化鎢(WS2))電性不同。其中一種邊緣結構稱為鋸齒型邊緣結構(zigzag edge structure)，如第1A圖所示，而另一種邊緣結構稱為扶手 椅形邊緣結構(armchair edge structure)，如第1B圖所示。在鋸齒型邊緣結構中，邊緣垂直延伸至位於邊緣處的原子鍵(atomic bond)，而載子(carrier)沿著此方向傳遞(參看第1A圖中之箭頭)。在扶手椅型邊緣結構中，邊緣水平延伸至位於邊緣處的原子鍵，而載子沿著此方向傳遞(參看第1B圖中之箭頭)。
當二硫化鉬層形成於奈米帶(nano-ribbon)結構中時，位於邊緣處的原子形成一能態(energy state)，而鋸齒型邊緣結構和扶手椅型邊緣結構之間的能態不同。在本揭露的一些實施例中，奈米帶結構指的是具有寬度等於或小於100nm的細長形狀。在其他實施例中，奈米帶結構具有等於或小於50nm的寬度。在一些實施例中，奈米帶的長寬比(長度/寬度)為2或2以上。在另外一些實施例中，奈米帶結構具有5或5以上的長寬比。
第1C圖繪示鋸齒型邊緣結構與扶手椅型邊緣結構的關係。如第1C圖所示，鋸齒型邊緣方向與扶手椅型邊緣方向的夾角為30°。
第2A圖繪示具有鋸齒型邊緣結構(ZMoS2-20)的二硫化鉬奈米帶的能帶圖模擬，而第2B圖繪示具有扶手椅型邊緣結構(AMoS2-20)的二硫化鉬奈米帶的能帶圖模擬。為了分析各邊緣結構的電態(electrical state)，藉由使用緊束縛近似法(tight binding method)的模擬，計算各邊緣結構的具有不同厚度的二硫化鉬奈米帶的E-k關係。在第2A圖中，奈米帶的寬度設定為2.75nm，而在2B圖中， 奈米帶的寬度設定為3.17nm。
如第2B圖所示，具有扶手椅型邊緣結構的奈米帶具有較窄的能帶寬度的邊緣態(edge state)，產生一個能隙，也就是說，具有扶手椅型邊緣結構的奈米帶會有類似半導體的功能。相對地，如第2A圖所示，具有鋸齒型邊緣結構的奈米帶具有橫跨整個能隙的邊緣態，也就是說，具有鋸齒型邊緣結構的奈米帶會有類似金屬的功能。
因為兩邊緣貢獻載子傳遞，奈米帶的能態可能會被奈米帶的寬度影響。當奈米帶的寬度減小時，主體態(bulk state)的數量減少，但邊緣態的數量維持不變。結果，邊緣態的密度增加。因此，使用具有短周期結構的指矩陣(finger array)有利於增加總電流。越小的奈米帶寬度且具有越多的指(finger)可以增加導電性。
基於前述的分析，本揭露的發明人將具有鋸齒型邊緣結構的二硫化鉬奈米帶作為場效電晶體(field effect transistor,FET)的源極與汲極，其依序與源極電極金屬和汲極電極金屬碰觸。
根據本揭露的一實施例，第3A圖為例示性的繪示場效電晶體的二硫化鉬層結構的示意圖，而第3B圖例示性的繪示具有源極/汲極電極的二硫化鉬層結構的示意圖。
如第3A圖所示，二維層(例如二硫化鉬層30)形成於介電層20上，而介電層20形成於基材10上。二硫化鉬層30包括具有沿Y方向延伸的第一側邊30-1與沿Y方向延伸但與第一側邊30-1相對的第二側邊30-2的主體區 30B。主體區30B為場效電晶體的通道。主體區30B為不含有任何切口或孔道的主體(bulk)，而且大致上為矩形。在某些實施例中，具有複數個主體區。
二氧化鉬層30包括第一指區域30Fs(複數個奈米帶)與第二指區域30Fd。第一指區域30Fs中，每個奈米帶皆從主體區的第一側邊30-1突出。而第二指區域30Fd中，則每個奈米帶皆從主體區的第二側邊30-2突出。每個第一指區域30Fs與每個第二指區域30Fd沿著X方向延伸，其對應於二硫化鉬層30的鋸齒型邊緣方向ZG。指結構可以稱為梳結構(comb structure)，其中梳結構的齒(teeth)對應指區域。
如第3B圖所示，源極電極40S覆蓋第一指區域30Fs，而汲極電極40D覆蓋第二指區域30Fd。
在一些實施例中，介電層20作為閘極介電層的功用，而在這種情況下，基材10為導電材料(例如金屬)，其作為閘極電極的功用。在其他實施例中，基材10為矽。
第4圖繪示例示性的二硫化相層30的結構的平面圖。如上所述，二硫化鉬層30包含主體區30B、第一指區域(複數個奈米帶)30Fs以及第二指區域30Fd。每個第一指區域30Fs與第二指區域30Fd具有細長形狀，例如大致為矩形，而且具有沿X方向延伸的長邊與沿Y方向延伸的短邊，短邊的長度較長邊短。
在一些實施例中，每個第一指區域30Fs與/或第二指區域30Fd在Y方向上的寬度W1介於約2nm至約50 nm的範圍之間。在其他實施例中，寬度W1介於約5nm至約30nm的範圍之間。在一些實施例中，每個第一指區域30Fs與第二指區域30Fd在X方向上的長度L1介於寬度W1的兩倍至約10μm的範圍之間。在其他實施例中，長度L1介於約20nm至約200nm的範圍之間。
如第4圖所示，第一指區域30Fs與第二指區域30Fd在Y方向上彼此間隔開，並且形成線與空間(line-and-space)圖案。間隔S1介於相鄰的兩個指區域之間，在一些實施例中，間隔S1介於約2nm至約100nm。在其他實施例中，間隔S1介於約5nm至約50nm。在一些實施例中，間隔對寬度的比例(S1/W1)介於約為1至約為5的範圍內。而在其他實施例中，此比例介於約為1.5至約為2.5的範圍內。
主體區30B大致為矩形的形狀，其具有寬度W2與長度L2。寬度W2可以根據所需要的場效電晶體電流容量(current capacity)來決定，而長度L2可以根據所需要的場效電晶體速度(speed)來決定。在一些實施例中，寬度W2介於約100nm至約1μm的範圍內，而長度L2介於約10nm至約500nm的範圍內。值得注意的是，如果主體區30B的寬度W2變得太小，主體區30B會變成類金屬(metal-like)，而不會如場效電晶體一樣作用。在一些實施例中，長度L1對寬度W1的長寬比(L1/W1)至少為2。在其他實施例中，長寬比至少為5。長寬比的上限可以實際確定，可能高達1000。
指區域的數量可以不限制。在一些實施例中，第一指區域30Fs(與第二指區域30Fd)的數量為5-20。第一指區域30Fs的數量可以等於第二指區域30Fd的數量，或大於或小於第二指區域30Fd的數量。
第5圖繪示根據本揭露的另一個實施例的例示性的二硫化鉬層30結構的平面圖。在第4圖中，指區域的寬度W1在X方向上大致為定值。在第5圖中，每個指區域的寬度W1會改變。
在一個實施例中，指區域31F的寬度W1隨著與第一側邊30-1的距離增加而逐步減小。在另一個實施例中，指區域32F的寬度W1隨著與第一側邊30-1的距離增加而逐步增加。在又一個實施例中，指區域33F的寬度W1隨著與第一側邊30-1的距離增加而交替地逐步減小和增加。上述的逐步至少為1次。在第5圖的所有情況中，指區域的每段在X方向上的側邊皆平行於X方向，例如鋸齒型邊緣方向。
第6圖繪示根據本揭露的另一個實施例的例示性的二硫化鉬層30結構的平面圖。在第5圖中，每個指區域的寬度W1逐步改變。在第6圖中，每個指區域的寬度W1逐漸改變。
在一個實施例中，指區域34F的寬度W1隨著與第一側邊30-1的距離增加而逐漸減小。在另一個實施例中，指區域35F的寬度W1隨著與第一側邊30-1的距離增加而逐漸增加。在又一個實施例中，指區域36F的寬度W1隨 著與第一側邊30-1的距離增加，逐漸減小然後增加(這可以重複)。在另一個實施例中，指區域37F的寬度W1隨著與第一側邊30-1的距離增加，逐漸增加然後減小(這可以重複)。
當每個指區域的寬度W1逐漸改變，指區域的長邊與X方向(例如鋸齒型方向)形成夾角，較小的角度θ由長邊與X方向形成，其介於-10°與10°之間。如第1C圖所示，當此角度為30°，邊緣結構變為扶手椅型邊緣結構。
第7A圖與第7B圖繪示例示性的源極/汲極電極周圍結構的示意圖。第7B圖為對應於第7A圖的線Y1-Y1的剖面圖。
源極電極40S覆蓋第一指區域30Fs。如第7B圖所示，源極電極40S覆蓋第一指區域30Fs的上表面與兩個相對側表面，如此一來源極電極40S直接接觸每個第一指區域30Fs的鋸齒型邊緣。汲極電極具有類似的結構。
第8A-9C圖繪示根據本揭露的一個實施例的例示性的使用二硫化鉬層的場效電晶體之依序的製造步驟示意圖。應了解到，在此方法的另外的實施例中，可以在第8A-9C圖所示的製程之前、之間與之後，增加額外的步驟，而以下所述的一些步驟可以置換或刪除。步驟/製程的順序可以互換。
如第8A圖所示，介電層20形成於基材10上。在一些實施例中，介電層20包含一或多層的二氧化矽(SiO2)、氮化矽(SiN)、氮氧化矽(SiON)、氧化鋁(Al2O3)、二氧化鉿(HfO2)或其他合適材料。在某些實施例中，介電 層20包含鋰(Li)、鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鈧(Sc)、釔(Y)、鋯(Zr)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)與/或其混合物的氧化物。介電層20可以藉由化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)或原子層沉積(atomic layer deposition,ALD)形成。在一些實施例中，介電層20的厚度介於約10nm至約1000nm的範圍內。基材10可以為任何能夠支撐場效電晶體的材料。在一個實施例中，導電材料(例如金屬)或半導體材料(例如矽)可以用作為基材10。
在一些實施例中，當形成背閘極型場效電晶體(back-gate type FET)時，基材10由導電材料製成，而介電層20則由選自二氧化矽、二氧化鉿與氧化鋁中一種或多種製成。在一些實施例中，背閘極型場效電晶體的介電層20的厚度介於約2nm至約20nm。
接著，如第8B圖所示，二硫化鉬層30形成於介電層20上。二硫化鉬層30可以為單層或多層。二硫化鉬層30的數量沒有限制。在一些實施例中，二硫化鉬層30的數量介於1至200之間。在其他實施例中，二硫化鉬層的數量介於10至100之間。
二硫化鉬層30可以藉由CVD形成。在CVD製程中，三氧化鉬(MoO3)與硫(S)粉末用作為源材料(source material)，再將粉末置於反應室加熱。反應室在氮氣環境 中加熱至600-700ºC。在這個加熱環境中，三氧化鉬粉末被硫蒸氣還原，生成揮發性次氧化物(suboxide)MoO3-x。此次氧化合物擴散到基材上，並且與硫蒸氣反應，生成二硫化鉬層30於介電層20上，而此介電層20形成於基材10上。藉由調整反應時間或載體氣體(例如氮氣)的流量，可以控制二硫化鉬層30的數量。
在形成二硫化鉬層30後，二硫化鉬層30的晶體取向確認為鋸齒型邊緣方向。二硫化鉬層30的取向可以藉由測量二硫化鉬層30的導熱係數或電導率來確認。室溫下，具有扶手椅型邊緣結構的奈米帶的導熱係數相較於具有鋸齒型邊緣結構的奈米帶低約25%。具有鋸齒型邊緣結構的奈米帶的電導率也比具有扶手椅型邊緣結構的奈米帶高。二硫化鉬層30的取向也可以藉由X-光繞射(X-ray diffraction,XRD)確認。
如第8C圖所示，在確認鋸齒型邊緣方向之後，執行圖案化步驟以形成指區域，此圖案化步驟包含微影(lithography)和蝕刻(etching)。圖案化二硫化鉬層30，使得指區域30Fs與30Fd沿鋸齒型邊緣方向延伸。微影可以包含光學微影、電子束微影或X-光微影。主體區30B會成為場效電晶體的通道。
如第9A圖所示，在圖案化指區域後，形成源極電極40S與汲極電極40D。金屬材料毯覆層(blanket layer)形成於二硫化鉬層30之上，並且執行圖案化步驟以定義源極電極40S與汲極電極40D，此圖案化步驟包含微影和蝕 刻。金屬層可以由PVD、濺鍍(sputtering)、CVD或其他合適的膜形成方法形成。
源極與汲極電極的金屬材料的功函數比二硫化鉬的電子親和力大。在一些實施例中，選自鋁(Al)、鈦(Ti)、鎳(Ni)和金(Au)中一種或多種用於源極與汲極電極。這些金屬可以與具有鋸齒型邊緣結構的奈米帶形成歐姆接觸(ohmic contact)。
之後，如第9B圖所示，閘極介電層50形成於二硫化鉬層30的主體區30B上。在一些實施例中，閘極介電層50由選自二氧化矽、二氧化鉿與氧化鋁中一種或多種製成。在某些實施例中，閘極介電層50包含鋰(Li)、鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鈧(Sc)、釔(Y)、鋯(Zr)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)與/或其混合物的氧化物。閘極介電層50的介電材料毯覆層(blanket layer)藉由CVD、PVD或ALD形成，並且執行圖案化步驟以得到閘極介電層50於主體區30B上。在一些實施例中，閘極介電層50的厚度介於約2nm至約20nm。
此外，如第9C圖所示，閘極電極60形成於閘極介電層50上。閘極電極60可以為導電材料，例如金屬(如鋁、鈦、鎳與/或金)以及多晶矽(polysilicon)。
在某些實施例中，在如第8C圖形成指區域後，形成閘極介電層50，而後閘極電極60、源極電極40S與汲極電極40D藉由一個膜形成步驟與一個圖案化步驟同時形 成。此外，在其他實施例中，在如第8B圖形成二硫化鉬層30後，形成閘極介電層50，而後圖案化指區域，接著形成源極電極40S與汲極電極40D與閘極電極60。
在背閘極型場效電晶體的情況下，不會形成閘極介電層50與閘極電極60(上閘極)。
第10A-11C圖繪示根據本揭露的另一個實施例的例示性的使用二硫化鉬層的場效電晶體之依序的製造步驟示意圖。應了解到，在此方法的另外的實施例中，可以在第10A-11C圖所示的製程之前、之間與之後，增加額外的步驟，而以下所述的一些步驟可以置換或刪除。步驟/製程的順序可以互換。上述對應第8A-9C圖的製程、材料與/或配置可以應用於以下實施例。
在第10A-11C圖的實施例中，描述了雙閘極(背閘極(back gate)與前閘極(front gate))場效電晶體的製造方法。
如第10A圖所示，導電層15作為背閘極電極，其形成於基材10上。導電層15包含一或多層金屬，例如鋁(Al)、銅(Cu)、鎳(Ni)、鈦(Ti)、氮化鈦(TiN)或鎢(W)或多晶矽。另外，背閘極介電層25形成於導電層15上。在一些實施例中，背閘極介電層25由選自二氧化矽、二氧化鉿與氧化鋁中一種或多種製成。在某些實施例中，背閘極介電層25包含鋰(Li)、鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鈧(Sc)、釔(Y)、鋯(Zr)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、 鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)與/或其混合物的氧化物。在一些實施例中，背閘極介電層25的厚度介於約2nm至約20nm。
接著，如第10B圖所示，類似於第8B圖，二硫化鉬層30形成於背閘極介電層25上。在形成二硫化鉬層30後，二硫化鉬層30的晶體取向確認為鋸齒型邊緣方向。
如第10C圖所示，類似於第8C圖，在確認鋸齒型邊緣方向後，執行圖案化步驟以形成指區域，此圖案化步驟包含微影(lithography)和蝕刻(etching)。
如第11A圖所示，類似於第9A圖，在圖案化指區域30Fs與30Fd後，形成源極電極40S與汲極電極40D。
接著，如第11B圖所示，前閘極介電層55形成於二硫化鉬層30的主體區30B上。前閘極介電層55由選自二氧化矽、二氧化鉿與氧化鋁中一種或多種製成，而且使用類似閘極介電層50的製程形成。在一些實施例中，前閘極介電層55的厚度介於約2nm至約20nm。
此外，如第11C圖所示，類似於第9C圖，前閘極電極65形成於前閘極介電層55上。前閘極電極65可以是導電材料，例如金屬(如鋁、鈦、鎳與/或金)與多晶矽。
在某些實施例中，在如第10C圖形成指區域之後，形成前閘極介電層55，而後前閘極電極65、源極電極40S與汲極電極40D藉由一個膜形成步驟與一個圖案化步驟同時形成。此外，在其他實施例中，在如第10B圖形成二硫化鉬層30之後，形成前閘極介電層55，接著圖案化指區 域，再形成源極電極40S與汲極電極40D與前閘極電極65。
第12A圖繪示模擬在源極與汲極具有指區域的二硫化鉬場效電晶體的ID-VG特性(奈米帶-源極/汲極場效電晶體)，而第12B圖繪示模擬在源極與汲極不具有指區域(如主體(bulk))的二硫化鉬場效電晶體的ID-VG特性(主體-源極/汲極場效電晶體)。在第12A圖與第12B圖中，假設閘極介電層為二氧化矽。如第12A圖與第12B圖所示，奈米帶-源極/汲極場效電晶體顯現出色的ID-VG特性。
第13A圖繪示模擬在源極與汲極具有指區域的二硫化鉬場效電晶體的ID-VD特性，而第13B圖繪示模擬在源極與汲極不具有指區域(如主體)的二硫化鉬場效電晶體的ID-VD特性(主體-源極/汲極場效電晶體)。在第13A圖與第13B圖中，假設閘極介電層為二氧化矽。如第13A圖與第13B圖所示，奈米帶-源極/汲極場效電晶體顯現出色的ID-VD特性。尤其，在主體-源極/汲極場效電晶體中，因為主體二硫化鉬的源極和汲極與金屬電極的源極和汲極之間的蕭特基接觸(Schottky contact)的緣故，接觸電阻上升而ID-VD特性降低。
第14A圖繪示模擬在源極與汲極具有指區域的二硫化鉬元件的ID-VG特性(奈米帶元件)，而第14B圖繪示模擬在源極與汲極不具有指區域(如主體)的二硫化鉬元件的ID-VG特性(主體元件)。
如第14A圖所示，在負閘極電壓下，奈米帶元件顯現雙極(bipolar)特性。因此，n型金氧半場效電晶體 (n-type metal-oxide-semiconductor field-effect transistor,n-MOS)與p型金氧半場效電晶體(p-type metal-oxide-semiconductor field-effect transistor,p-MOS)可以具有相同結構。藉由使用高介電閘極介電層(high-k gate dielectric layer)(例如二氧化鉿)並調整能隙(例如更多層的二硫化鉬)，元件的效能可以更進一步改善。
第15A圖繪示模擬在源極與汲極具有指區域的二硫化鉬元件的ID-VG特性(奈米帶元件)，而第15B圖繪示模擬在源極與汲極不具有指區域(如主體)的二硫化鉬元件的ID-VG特性(主體元件)。
在第15A圖與第15B圖中，調整了金屬閘極的功函數調整層。如第15B圖所示，藉由調整金屬功函數，可以使具有較小能隙(約1.2eV)的主體二硫化鉬元件成為雙極元件。然而，在同樣的金屬功函數下，相較於第15A圖，主體二硫化鉬元件的效能比起奈米帶元件還是比較差。
第16A-16C圖繪示閘極電極與具有高介電閘極介電材料的汲極電極之間的距離LGD的影響。如第16A圖所示，距離LGD為閘極電極60(或前閘極電極65)與汲極電極40D之間的距離。第16B圖繪示模擬二硫化鉬奈米帶-源極/汲極場效電晶體在LGD為2nm且通道長度LC為200nm時的ID-VG特性，而第16C圖繪示模擬二硫化鉬奈米帶-源極/汲極場效電晶體在LGD為20nm且通道長度LC為200nm時的ID-VG特性。
如第16B圖與第16C圖所示，當LGD變大，則ID-VG特性變差。尤其，當LGD約為40nm或更大，場效電晶體的特性顯著的變差。
此外，在背閘極場效電晶體(雙閘極場效電晶體)的情況下，背閘極電極65在X方向的寬度比通道長度LC大，通道長度LC為源極電極與汲極電極之間的距離。
在此描述的各種實施例或示例提供一些優於習知技術的優點。舉例來說，在本揭露中，藉由使用二硫化鉬層奈米帶(指區域)作為場效電晶體的源極與汲極，可以改善場效電晶體的效能。尤其，藉由使用具有鋸齒型邊緣結構的奈米帶作為源極與汲極，可以使源極和汲極與源極電極和汲極電極之間有良好的歐姆接觸。
應了解到，並不是所有的優點都在本文中被討論，對於所有實施例或示例，不需要特別的優點，而且其它實施例或示例可以提供不同的優點。
根據本揭露的一態樣，場效電晶體包含閘極介電層、形成於閘極介電層上的通道層以及閘極電極。通道層包含主體區，主體區具有第一側邊與相對於第一側邊的第二側邊，且主體區作為場效電晶體的通道。通道層更包含每個皆從主體區的第一側邊突出的第一指區域以及每個皆從主體區的第二側邊突出的第二指區域。源極電極覆蓋第一指區域，而汲極電極覆蓋第二指區域。
根據本揭露的另一態樣，場效電晶體包含第一閘極介電層、二維形成於第一閘極介電層上並與其接觸的二 硫化鉬層、第一閘極電極以及源極電極與汲極電極。二硫化鉬層包含主體區，主體區具有第一側邊與相對於第一側邊的第二側邊，且主體區作為場效電晶體的通道。二硫化鉬層更包含每個皆從主體區的第一側邊突出的第一指區域以及每個皆從主體區的第二側邊突出的第二指區域。源極電極覆蓋第一指區域，而汲極電極覆蓋第二指區域。每個第一指區域與每個第二指區域沿第一方向延伸。第一方向對應於二硫化鉬層的鋸齒型邊緣結構。
根據本揭露的另一態樣，在製造場效電晶體的方法中，二硫化鉬層以二維的方式形成。圖案化二硫化鉬層以使其包含主體區，主體區具有第一側邊與相對於第一側邊的第二側邊，二硫化鉬層更包含每個皆從主體區的第一側邊突出的第一指區域以及每個皆從主體區的第二側邊突出的第二指區域。形成源極電極與汲極電極，而且源極電極覆蓋第一指區域，汲極電極覆蓋第二指區域。每個第一指區域與每個第二指區域沿第一方向延伸。第一方向對應於二硫化鉬層的鋸齒型邊緣結構。
上文概述若干實施例或示例之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，可輕易使用本揭露作為基礎來設計或修改其他製程及結構，以便實施本文所介紹之實施例的相同目的及/或實現相同優點。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露之精神及範疇，且可在不脫離本揭露之精神及範疇的情況下產生本文的各種變化、替代及更改。

Claims (1)

  1. 一種場效電晶體，包含：一閘極介電層；一通道層，形成於該閘極介電層上；以及一閘極電極，其中：該通道層包含一主體區，該主體區具有一第一側邊與相對於該第一側邊的一第二側邊，該主體區作為該場效電晶體的一通道，該通道層更包含每個皆從該主體區的該第一側邊突出的複數個第一指區域以及每個皆從該主體區的該第二側邊突出的複數個第二指區域，以及一源極電極覆蓋該些第一指區域，而且一汲極電極覆蓋該些第二指區域。
TW106132666A 2016-10-25 2017-09-22 場效電晶體 TW201828474A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/333,442 2016-10-25
US15/333,442 US10141412B2 (en) 2016-10-25 2016-10-25 Field effect transistor using transition metal dichalcogenide and a method for manufacturing the same

Publications (1)

Publication Number Publication Date
TW201828474A true TW201828474A (zh) 2018-08-01

Family

ID=61969978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106132666A TW201828474A (zh) 2016-10-25 2017-09-22 場效電晶體

Country Status (3)

Country Link
US (1) US10141412B2 (zh)
CN (1) CN107978638A (zh)
TW (1) TW201828474A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825479B (zh) * 2021-09-15 2023-12-11 旺宏電子股份有限公司 半導體結構及其製造方法
US11955416B2 (en) 2021-09-15 2024-04-09 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
KR102618541B1 (ko) * 2016-08-04 2023-12-28 삼성전자주식회사 이차원 물질층을 포함하는 전자 소자
US10784351B2 (en) 2017-03-17 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. 2D crystal hetero-structures and manufacturing methods thereof
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
CN109326652A (zh) * 2018-09-27 2019-02-12 上海电力学院 一种激光局部加热制备p型二维材料mosfet的方法
KR20210094332A (ko) * 2020-01-21 2021-07-29 삼성전자주식회사 2d 채널을 포함하는 트랜지스터
CN111969058B (zh) * 2020-07-30 2022-07-01 电子科技大学中山学院 一种二硫化钼场效应晶体管及其制备方法和应用
US11670720B2 (en) * 2020-11-25 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US20220406923A1 (en) * 2021-06-17 2022-12-22 Honda Motor Co., Ltd. Bilayer metal dichalcogenides, syntheses thereof, and uses thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023161A (ja) * 2013-07-19 2015-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法ならびに電子機器
US10026751B2 (en) * 2015-10-02 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device including a repeater/buffer at higher metal routing layers and methods of manufacturing the same
US10514357B2 (en) * 2016-03-25 2019-12-24 Honda Motor Co., Ltd. Chemical sensor based on layered nanoribbons

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825479B (zh) * 2021-09-15 2023-12-11 旺宏電子股份有限公司 半導體結構及其製造方法
US11955416B2 (en) 2021-09-15 2024-04-09 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same

Also Published As

Publication number Publication date
US20180114839A1 (en) 2018-04-26
US10141412B2 (en) 2018-11-27
CN107978638A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
TW201828474A (zh) 場效電晶體
Quhe et al. High-performance sub-10 nm monolayer Bi 2 O 2 Se transistors
US9768030B2 (en) Method for forming tunnel MOSFET with ferroelectric gate stack
US9576950B1 (en) Contacts to transition metal dichalcogenide and manufacturing methods thereof
CN104617137B (zh) 一种场效应器件及其制备方法
Kwon et al. Electrical characteristics of multilayer MoS2 transistors at real operating temperatures with different ambient conditions
CN104362176B (zh) 高开关比的自对准双栅小带隙半导体晶体管及制备方法
KR20130022854A (ko) 튜너블 배리어를 구비한 그래핀 스위칭 소자
CN1862831A (zh) 包括金属绝缘体转换材料的晶体管及其制造方法
US9577036B1 (en) FinFET isolation structure and method for fabricating the same
JP5513955B2 (ja) 半導体装置およびその製造方法
CN108122993A (zh) 半导体装置的制造方法
WO2012087660A2 (en) Semiconductor device contacts
CN108091693B (zh) 铁电场效应晶体管及其制备方法
US10510893B2 (en) Method for fabricating FinFET isolation structure
CN105742345A (zh) 一种隧穿场效应晶体管及其制备方法
RU2504861C1 (ru) Способ изготовления полевого нанотранзистора с контактами шоттки с укороченным управляющим электродом нанометровой длины
US10269982B2 (en) Metallic channel device and manufacturing method thereof
Tang et al. Charge Trapping Memory Characteristics of p-Si/Ultrathin Al2O3∕(HfO2) 0.8 (Al2O3) 0.2∕ Al2O3/Metal Multilayer Structure
Roy et al. The effect of fixed charge in tunnel-barrier contacts for Fermi-level depinning in germanium
US20220052201A1 (en) Semiconductor device structure and method for forming the same
KR102343346B1 (ko) 전자 소자 및 전자 소자 제어 방법
Tsai et al. Suppression of short channel effects in FinFETs using crystalline ZrO2 high-K/Al2O3 buffer layer gate stack for low power device applications
Zhu et al. Silicon nanowire NVM with high-k gate dielectric stack
RU2717157C2 (ru) Способ изготовления тунельного многозатворного полевого нанотранзистора с контактами шоттки